JP4854769B2 - 撮像装置、撮像システム及びそれらの制御方法 - Google Patents

Description

本発明は、医療用の診断や工業用の非破壊検査に用いて好適な撮像装置、放射線撮像装置及びシステムに関する。特に平面型の検出器からの信号を複数のＡ／Ｄ変換器でデジタル出力として読み出すことが可能な撮像装置、放射線撮像装置、及びそれらの撮像システムに関するものである。なお、本明細書では、Ｘ線、γ線などの電磁波やα線、β線も放射線に含めるものとして説明する。

近年、Ｘ線による医療画像診断や非破壊検査に用いる撮影装置として、半導体材料によって形成された平面型の検出器（Ｆｌａｔ Ｐａｎｅｌ Ｄｅｔｅｃｔｏｒ、以下ＦＰＤと略す）を用いた放射線撮像装置が実用化され始めている。このＦＰＤを用いた放射線撮像装置は、患者などの被検体を透過したＸ線などの放射線をＦＰＤでアナログ電気信号に変換し、そのアナログ電気信号をアナログデジタル変換してデジタル画像信号を取得するデジタル撮影が可能な装置である。このようなＦＰＤを有する放射線撮像装置は、例えば医療画像診断においては、一般撮影のような静止画撮影や、透視撮影のような動画撮影のデジタル撮像装置として用いられている。

撮像装置に使用される信号出力用回路（読出回路）として、特許文献１や特許文献２に開示されている回路が知られている。特許文献１には、複数の演算増幅器からの並列信号を読み出し用スイッチで直列信号として順次読み出し、出力バッファアンプを介した直列信号をＡ／Ｄ変換回路（ＡＤＣ）部でデジタルデータを出力する信号転送装置が開示されている。また、特許文献２には、特許文献１の出力バッファアンプの前段にプログラマブルゲインアンプ（ＰＧＡ）を備えた回路が開示されている。特許文献１及び２に開示された装置又は回路は、Ｓ／Ｎ特性に優れ、かつ読み出しスピードを高速化し、多画素化に好適な信号転送装置とされている。

特開２００２−１９９２９２号公報 特開２０００−１８８７２４号公報

特許文献１及び２に示すような信号出力回路は、更なるチップサイズの小型化や多集積化が求められている。そのため、信号出力回路に使用される素子は、素子サイズを更に小さくすることが要求される。しかしながらサイズの小さな素子を用いると１／ｆノイズ（フリッカノイズ）が問題となっている。この１／ｆノイズは、素子サイズの寸法を大きくすることにより低減させることができることが知られている。しかしながら、寸法の小さな素子を用いる場合には、１／ｆノイズを低減させることができないという問題がある。そのような場合、読み出し用スイッチ以降の出力バッファアンプや、ＰＧＡ、ＡＤＣ部での１／ｆノイズにより、画像に低周波数のアーチファクトが発生する。撮像装置のうち、特に放射線撮像装置には広いダイナミックレンジが必要なため、放射線撮像装置に用いられる読み出し回路には低ノイズ性が求められる。

本発明は、上記問題点を鑑みて、素子サイズの寸法を小さくしても１／ｆノイズによる取得画像に対するアーチファクトを低減することが可能な撮像装置又は撮像システムを提供することを課題とするものである。

本願発明者は、上述の課題を解決すべく鋭意検討を重ねた結果、以下に示す発明の諸態様に想到した。

本発明に係る撮像装置は、放射線又は光を電荷に変換し当該電荷に基づくアナログ電気信号を出力するための画素を行列状に複数備えた検出部と、リセット信号を出力するリセット手段を有し、複数の前記画素から出力されたアナログ電気信号に基づく複数の画素信号を出力する合間に、複数の前記リセット信号を出力する信号処理動作を行う読出回路と、前記読出回路から出力された複数の画素信号及び複数の前記リセット信号を、順次デジタルデータである複数の画素データ及び複数のリセットデータにそれぞれ変換して出力するＡ／Ｄ変換器と、前記複数の画素データの補正処理を行う補正処理部と、を有する撮像装置であって、前記補正処理部は、前記複数の画素データの夫々を、前記複数のリセットデータの少なくとも一部を加算平均処理した値で減算処理するものであり、且つ、前記加算平均処理されるリセットデータは、前記Ａ／Ｄ変換器からの各画素データの出力に対し、時間的に前に前記Ａ／Ｄ変換器から出力されたリセットデータと、時間的に後に前記Ａ／Ｄ変換器から出力されたリセットデータと、を含むことを特徴とする。

本発明に係る撮像装置の制御方法は、放射線又は光を電荷に変換し当該電荷に基づくアナログ電気信号を出力するための画素を行列状に複数備えた検出部と、リセット信号を出力するリセット手段を有して複数の前記画素から出力されたアナログ電気信号に基づく複数の画素信号を出力する合間に複数の前記リセット信号を出力する信号処理動作を行う読出回路と、前記読出回路から出力された複数の画素信号及び複数の前記リセット信号を、順次デジタルデータである複数の画素データ及び複数のリセットデータにそれぞれ変換して出力するＡ／Ｄ変換器と、前記複数の画素データの補正処理を行う補正処理部と、を有する撮像装置の制御方法であって、前記補正処理部が前記複数のリセットデータの少なくとも一部を加算平均処理した値で前記複数の画素データの夫々を減算処理するように、前記補正処理部を制御し、前記加算平均処理されるリセットデータは、前記Ａ／Ｄ変換器からの各画素データの出力に対し、時間的に前に前記Ａ／Ｄ変換器から出力されたリセットデータと、時間的に後に前記Ａ／Ｄ変換器から出力されたリセットデータと、を含むことを特徴とする。

本発明によれば、素子サイズの寸法を小さくしても１／ｆノイズによる取得画像に対するアーチファクトを低減することが可能な撮像装置又は撮像システムを提供することが可能となる。

本発明の第１の実施形態に係る撮像装置の概念的ブロック図である。 本発明の第１の実施形態に係る撮像装置の概念的な等価回路図を含む撮像装置の概念図である。 本発明の第１の実施形態に係る撮像装置の撮像動作を説明するためのタイミングチャートである。 本発明の第１の実施形態に係る撮像装置の補正処理を説明するためのブロック図及びタイミングチャートである。 本発明の効果を説明するための画像データである。 本発明の第２の実施形態に係る撮像装置の撮像動作を説明するためのタイミングチャートである。 本発明の第２の実施形態に係る撮像装置の補正処理を説明するためのブロック図である。 本発明の第３の実施形態に係る撮像装置の撮像動作を説明するためのタイミングチャートである。 本発明の第４の実施形態に係る撮像装置の読出回路の等価回路図である。 本発明の撮像装置を用いた放射線撮像システムを説明する概念図である。

以下、本発明を好適に適用可能な実施形態について図面を参照しながら詳細に説明する。

（第１の実施形態）
図１は、本発明の第１の実施形態に係る撮像装置の概念的ブロック図である。図１の撮像装置１００は、放射線又は光をアナログ電気信号に変換するための画素を行列状に複数備えた検出部１０１と、検出部１０１からアナログ電気信号を出力するために検出部１０１を駆動する駆動回路１０２と、を有する。本実施形態では、説明の簡便化のために検出部１０１は、８行８列の画素を有する形態とし、４画素列分を一組とする第１の画素群１０１ａ、第２の画素群１０１ｂに分割されている。第１の画素群１０１ａの画素から出力されたアナログ電気信号である画素信号は、対応する第１の読出回路１０３ａによって読み出される。第１の読出回路１０３ａの画素から出力されたアナログ電気信号である画素信号１１３は、対応する第１のＡ／Ｄ変換器１０４ａによってデジタルデータ１１４に変換される。同様に、第２の画素群１０１ｂからのアナログ電気信号は、対応する第２の読出回路１０３ｂ及び第２のＡ／Ｄ変換器１０４ｂによって読み出されてデジタルデータに変換される。第１及び第２のＡ／Ｄ変換器１０４ａ，ｂからのデジタルデータは、デジタルデータ処理手段１０５によって、後述する信号処理やデジタルマルチプレックス処理、オフセット補正等が行われ、デジタル画像信号として出力される。信号処理部１０６は、第１及び第２の読出回路１０３ａ，ｂを含む読出回路部１０３と、第１及び第２のＡ／Ｄ変換器１０４ａ，ｂを含むＡ／Ｄ変換部１０４と、デジタルデータ処理手段１０５とを有する。そして、撮像装置１００は、信号処理部１０６に対して夫々に対応するバイアスを与える電源部１０７を有する。電源部１０７は、読出回路部１０３に対して基準電圧Ｖｒｅｆ１，Ｖｒｅｆ２，Ｖｒｅｆ３を与える。撮像装置１００は更に、信号処理部１０６及び電源部１０７の少なくとも一方を制御するための制御部１０８を有する。この制御部１０８は電源部１０７に対して制御信号１１８を供給している。また、制御回路１０８は、読出回路部１０３に対して制御信号１１６、１１７、１２０を供給している。そして、制御回路１０８は、駆動回路１０２に駆動制御信号１１９を供給し、駆動回路１０２はそれに基づいて検出部１０１に駆動信号１１１を供給している。

図２（ａ）は、本発明の第１の実施形態に係る撮像装置の概念的な等価回路図を含む撮像装置の概念図である。なお、図１を用いて説明した構成と同じものは同じ番号を付与してあり、詳細な説明は割愛する。検出部１０１は、行列状に複数配置された画素２０１を有する。図２（ａ）には８行８列にわたって８×８個の画素２０１が配置されている。画素２０１は、放射線又は光を電荷に変換する変換素子Ｓと、その電荷に応じた電気信号を出力するスイッチ素子Ｔと、を有する。光を電荷に変換する変換素子Ｓとしては、ガラス基板等の絶縁性基板上に配置され、アモルファスシリコンを主材料とするＰＩＮ型フォトダイオードなどの、光電変換素子が好適に用いられる。放射線を電荷に変換する変換素子としては、上述の光電変換素子の放射線入射側に放射線を光電変換素子が感知可能な波長帯域の光に変換する波長変換体を備えた間接型の変換素子や、放射線を直接電荷に変換する直接型の変換素子が好適に用いられる。スイッチ素子Ｔとしては、制御端子と２つの主端子を有するトランジスタが好適に用いられ、光電変換素子が絶縁性基板上の備えられる画素の場合には、薄膜トランジスタ（ＴＦＴ）が好適に用いられる。変換素子Ｓの一方の電極はスイッチ素子Ｔの２つの主端子の一方に電気的に接続され、他方の電極は共通の配線を介してバイアス電源１０６ａと電気的に接続される。行方向の複数の画素のスイッチ素子、例えばＴ_１１〜Ｔ_１８は、それらの制御端子が１行目の駆動配線Ｇ_１に共通に電気的に接続されており、駆動回路１０２からスイッチ素子の導通状態を制御する駆動信号が、駆動配線を介して行単位で与えられる。列方向の複数の画素のスイッチ素子、例えばＴ_１１〜Ｔ_８１は、それらの他方の主端子が１列目の信号配線Ｓｉｇ_１に電気的に接続されており、導通状態になっている間に、変換素子の電荷に応じた電気信号を、信号配線を介して読出回路１０３に出力する。列方向に複数配列された信号配線Ｓｉｇ_１〜Ｓｉｇ_８は、検出部１０１の複数の画素から出力された電気信号を並列に読出回路部１０３に伝送する。本実施形態では、検出部１０１は４画素列分を一組とする第１の画素群１０１ａ、第２の画素群１０１ｂに分割されている。第１の画素群１０１ａから出力されたアナログ電気信号は、読出回路１０３内の対応する第１の読出回路１０３ａによって並列に読み出され、第２の画素群１０１ｂから出力されたアナログ電気信号は、第２の読出回路１０３ｂによって並列に読み出される。

第１の読出回路１０３ａは、第１の画素群１０１ａから並列に出力された電気信号を増幅する第１の増幅回路部２０２ａと、第１の増幅回路部２０２ａからの電気信号をサンプルしホールドするための第１のサンプルホールド回路部２０３ａと、を有する。第２の読出回路１０３ｂも同様に、第２の増幅回路部２０２ｂと第２のサンプルホールド回路部２０３ｂとを有する。また第１及び第２の読出回路は、第１又は第２のサンプルホールド回路部から並列に読み出された電気信号を、それぞれ順次出力して直列信号の画像信号として出力する第１及び第２のマルチプレクサ２０４ａ，ｂを有する。更に第１及び第２の読出回路は、画像信号をインピーダンス変換して出力する出力バッファである第１及び第２の可変増幅器２０５ａ，ｂを夫々有する。画素からの電気信号は、信号用バッファＳＦＳを介して第１の可変増幅器２０５ａ又は第２の可変増幅器２０５ｂに入力される。また、ノイズ成分は、ノイズ用バッファＳＦＮを介して第１の可変増幅器２０５ａ又は第２の可変増幅器２０５ｂに入力される。第１の可変増幅器２０５ａに入力された画素からの電気信号とノイズ成分は減算されて出力され、第１のＡ／Ｄ変換器１０４ａに入力される。同様に、第２の可変増幅器２０５ｂに入力された画素からの電気信号とノイズ成分は減算されて出力され、第２のＡ／Ｄ変換器１０４ｂに入力される。第１の及び第２のＡ／Ｄ変換器１０４ａ，ｂには、電源部１０７から基準電圧Ｖｒｅｆ_３が入力される。ここで、第１及び第２の読み出し回路１０３ａ，ｂの信号用バッファＳＦＳのゲートにはリセットスイッチＳＲＳを介して電源部１０７から所定のタイミングで基準電圧Ｖｒｅｆ２が入力される。また、第１及び第２の読み出し回路１０３ａ，ｂのノイズ用バッファＳＦＮのゲートにはリセットスイッチＳＲＮを介して電源部１０７から所定のタイミングで基準電圧Ｖｒｅｆ_２が入力される。つまりリセットスイッチＳＲは、所定のタイミングでバッファＳＦのゲートに基準電圧Ｖｒｅｆ_２を与えることにより、所定のタイミングで可変増幅器の入力をリセットするものである。

制御回路１０８は、第１及び第２の増幅回路部２０２ａ，ｂに対して制御信号１１６を与えている。また制御回路１０８は、リセットスイッチＳＲＳ，ＳＲＮに対して制御信号１１７ａを、第１及び第２のマルチプレクサに対して制御信号１１７ｂを、夫々与えている。そして、制御回路１０８は、第１及び第２のサンプルホールド回路部に対して制御信号１２０ｓ、１２０ｎを、夫々与えている。更に、制御回路１０８は、第１及び第２のＡ／Ｄ変換器に対して制御信号１２９を、デジタルデータ処理手段１０５に対して制御信号１３０を、それぞれ与えて制御する。

図２（ｂ）は、読出回路１０３を詳細に説明するための等価回路図である。増幅回路部２０２は各信号配線に対応してそれぞれ、画素から読み出された電気信号（画素信号）を増幅して出力する演算増幅器Ａと、積分容量Ｃｆと、積分容量をリセットするリセットスイッチＲＣと、を有する増幅回路を備える。演算増幅器Ａの反転入力端子には出力された電気信号が入力され、出力端子から増幅された電気信号が出力される。演算増幅器Ａの正転入力端子には電源部１０７から基準電圧Ｖｒｅｆ_１が入力される。また、積分容量Ｃｆが演算増幅器Ａの反転入力端子と出力端子の間に配置され、積分容量Ｃｆと並列にリセットスイッチＲＣが接続される。サンプルホールド回路部２０３は、各増幅回路に対応して奇数行信号用サンプルホールド回路、偶数行信号用サンプルホールド回路、奇数行ノイズ用サンプルホールド回路、偶数行ノイズ用サンプルホールド回路を備えている。奇数行信号用サンプルホールド回路は、奇数行の画素からの電気信号をサンプリングするサンプリングスイッチＳＨＯＳと、奇数行の画素信号を保持するサンプリング容量Ｃｈｏｓとを有している。偶数行信号用サンプルホールド回路は、偶数行の画素信号をサンプリングするサンプリングスイッチＳＨＥＳと、偶数行の画素信号を保持するサンプリング容量Ｃｈｅｓとを有している。奇数行ノイズ用サンプルホールド回路は、奇数行の画素信号をサンプリングする前に演算増幅器のノイズ成分をサンプリングするサンプリングスイッチＳＨＯＮと、当該ノイズ信号を保持するサンプリング容量Ｃｈｏｎとを有している。偶数行ノイズ用サンプルホールド回路は、偶数行の画素信号をサンプリングする前に演算増幅器のノイズをサンプリングするサンプリングスイッチＳＨＥＮと、当該ノイズ信号を保持するサンプリング容量Ｃｈｅｎとを有している。マルチプレクサ２０４は、奇数行信号用サンプルホールド回路に対応してスイッチＭＳＯＳを、偶数行信号用サンプルホールド回路に対応してスイッチＭＳＥＳを、各増幅回路に対応して夫々備えている。また、奇数行ノイズ用サンプルホールド回路に対応してスイッチＭＳＯＮを、偶数行ノイズ用サンプルホールド回路に対応してスイッチＭＳＥＮを各増幅回路に対応して夫々備えている。そして、各スイッチを順次選択することにより、画素信号又はノイズ成分の並列信号を直列信号に変換する動作が行われる。

次に、図２及び図３を参照して、本発明の撮像装置の動作を説明する。図３は、本発明の第１の実施形態に係る撮像装置の撮像動作を説明するためのタイミングチャートである。

まず、撮像装置１００は行単位の画素の出力動作を行う。検出部１０１に放射線又は光が照射されて、各変換素子Ｓには照射された放射線又は光に応じた電荷が生成される。まず制御部１０８から制御信号１１６が与えられたリセットスイッチＲＣによって積分容量Ｃｆがリセットされ、増幅回路がリセットされる。次に、制御部１０８からサンプルホールド回路部に制御信号１２０ｎ，１２０ｏｅが与えられる。それにより奇数行ノイズ用サンプルホールド回路のサンプリングスイッチＳＨＯＮが導通され、リセットされた増幅回路から増幅回路のノイズ成分がサンプリング容量Ｃｈｏｎに転送される。サンプリングスイッチＳＨＯＮが非導通にされてノイズ成分がサンプリング容量Ｃｈｏｎに保持される。次に、駆動回路１０２から１行目の駆動配線Ｇ_１に与えられて１行目のスイッチ素子Ｔ_１１〜Ｔ_１８が導通される。それにより、１行目の変換素子Ｓ_１１〜Ｓ_１４で発生された電荷に基づくアナログ電気信号が、各画素から信号配線Ｓｉｇ_１〜Ｓｉｇ_４を介して並列に第１の読出回路１０３ａに伝送される。また１行目の変換素子Ｓ_１５〜Ｓ_１８で発生された電荷に基づくアナログ電気信号が、各画素から信号配線Ｓｉｇ_５〜Ｓｉｇ_８を介して並列に第２の読出回路１０３ｂに伝送される。そして、制御部１０８からサンプルホールド回路部に制御信号１２０ｓ，１２０ｏｅが与えられる。それにより奇数行信号用サンプルホールド回路のサンプリングスイッチＳＨＯＳが導通され、読み出された画素信号が増幅回路を介してサンプリング容量Ｃｈｏｓに転送される。この際、画素信号には増幅回路のノイズ成分が付加される。そしてサンプリングスイッチＳＨＯＳが非導通にされてノイズ成分が付加された画素信号がサンプリング容量Ｃｈｏｎに保持される。

次に、撮像装置１００は以下に示す信号処理動作を行う。制御部１０８から各リセットスイッチＳＲＳ，ＳＲＮに制御信号１１７ａが与えられる。それにより各リセットスイッチＳＲＳ，ＳＲＮが導通されて各バッファＳＦＳ，ＳＦＮのゲートに基準電圧Ｖｒｅｆ_２が与えられ、各可変増幅器２０５ａ，２０５ｂの入力がリセットされる。つまり、リセットスイッチＳＲＳ，ＳＲＮは、Ａ／Ｄ変換器にリセット信号を出力するリセット手段である。この際に各Ａ／Ｄ変換器１０４ａ，１０４ｂはそれぞれ可変増幅器２０５ａ，２０５ｂからの出力をデジタルデータ（デジタルデータ）Ｎ_ｄ１，Ｎ_ｄ４に変換してデジタルデータ処理手段１０５に出力する。このデジタルデータＮ_ｄ１，Ｎ_ｄ４は、可変増幅器の１／ｆノイズ成分を含む各可変増幅器のリセットデータである。次に、各リセットスイッチＳＲＳ，ＳＲＮが非導通にされ、この際に各Ａ／Ｄ変換器１０４ａ，１０４ｂはそれぞれ各可変増幅器２０５ａ，２０５ｂからの出力をデジタルデータＳ_ｄ１，Ｓ_ｄ１に変換してデジタルデータ処理手段１０５に出力する。この動作を擬似リセットデータ出力動作と称する。

次に、各リセットスイッチＳＲＳ，ＳＲＮが再度導通されて各バッファＳＦＳ，ＳＦＮのゲートに基準電圧Ｖｒｅｆ_２が与えられ、各可変増幅器２０５ａ，２０５ｂの入力が再度リセットされる。この際に各Ａ／Ｄ変換器１０４ａ，１０４ｂは、制御部１０８からの制御信号１２９に応じて、それぞれ可変増幅器２０５ａ，２０５ｂからの出力をデジタルデータＮ（１，１），Ｎ（１，５）に変換してデジタルデータ処理手段１０５に出力する。このデジタルデータＮ（１，１），Ｎ（１，５）はデジタルデータＮ_ｄ１，Ｎ_ｄ４と同様に、可変増幅器の１／ｆノイズ成分を含む各可変増幅器のリセットデータである。この動作をリセットデータ出力動作と称する。

次に、制御部１０８から各マルチプレクサに制御信号１１７ｂが与えられる。それに応じて、第１のマルチプレクサ２０４ａのスイッチＭＳＯＳ１及びスイッチＭＳＯＮ１が導通される。それにより、ノイズ成分が付加された１列目の画素の画素信号がバッファＳＦＳを介して、ノイズ成分がバッファＳＦＮを介して、それぞれ第１の可変増幅器２０５ａに入力される。また、第２のマルチプレクサ２０４ｂのスイッチＭＳＯＳ５及びスイッチＭＳＯＮ５が同時に導通される。それにより、ノイズ成分が付加された５列目の画素の画素信号がバッファＳＦＳを介して、ノイズ成分がバッファＳＦＮを介して、それぞれ第２の可変増幅器２０５ｂに入力される。ノイズ成分が付加された画素信号とノイズ成分は、各可変増幅器において差分処理される。そして、差分処理された画素信号が増幅されて可変増幅器から出力される。これにより増幅回路からの出力から各増幅回路のノイズ成分が除去される。各Ａ／Ｄ変換器１０４ａ，１０４ｂは出力された各画素信号をデジタルデータＳ（１，１）、Ｓ（１，５）に変換してデジタルデータ処理手段１０５に出力する。このデジタルデータＳ（１，１）、Ｓ（１，５）は、画素信号に各可変増幅器の１／ｆノイズ成分が付加されたデータである。この動作を画素データ出力動作と称する。

次に、再びリセットデータ出力動作が行われ、各Ａ／Ｄ変換器１０４ａ，１０４ｂからデジタルデータＮ（１，２），Ｎ（１，６）がデジタルデータ処理手段１０５に出力される。

そして、２列目及び６列目に対して画素データ出力動作が行われ、各Ａ／Ｄ変換器１０４ａ，１０４ｂからデジタルデータＳ（１，２）、Ｓ（１，６）がデジタルデータ処理手段１０５に出力される。

同様に、リセットデータ出力動作、３列目及び７列目に対する画素データ出力動作、リセットデータ出力動作、４列目及び８列目に対する画素データ出力動作が順次行われる。それによりデジタルデータ処理手段１０５にデジタルデータＮ（１，３）とＮ（１，７）、Ｓ（１，３）とＳ（１，７）、Ｎ（１，４）とＮ（１，８）、Ｓ（１，４）とＳ（１，８）がそれぞれ出力される。

その後、擬似リセットデータ出力動作が２回繰り返し行われ、デジタルデータ処理手段１０５にデジタルデータＮ_ｄ２とＮ_ｄ５、Ｓ_ｄ２とＳ_ｄ５、Ｎ_ｄ３とＮ_ｄ６、Ｓ_ｄ３とＳ_ｄ６、が出力される。

これらの各Ａ／Ｄ変換器から出力された各データは、デジタルデータ処理手段１０５で後に説明する補正処理が行われて、各補正後画素データＤ（１，１）〜Ｄ（１，４）、Ｄ（１，５）〜Ｄ（１，８）が出力される。

このように、行単位の画素の信号処理動作には、擬似リセットデータ出力動作と、各列単位のリセットデータ出力動作及び画素データ出力動作と、その後の２回の擬似リセットデータ出力動作が含まれている。そして行単位の画素の出力動作と信号処理動作により、行単位の画素の読出動作が達成される。そしてこの行単位の画素の読出動作が繰り返し行われて、１画像分の読出動作が達成される。

ここで本実施形態において、２行目の画素の出力動作は、１行目の信号処理動作がなされる期間内で行われている。まず１行目と同様にリセットスイッチＲＣによって積分容量Ｃｆがリセットされ、増幅回路がリセットされる。次に偶数行ノイズ用サンプルホールド回路のサンプリングスイッチＳＨＥＮが導通され、リセットされた増幅回路から増幅回路のノイズ成分がサンプリング容量Ｃｈｅｎに転送される。サンプリングスイッチＳＨＥＮが非導通にされてノイズ成分がサンプリング容量Ｃｈｅｎに保持される。次に、駆動回路１０２から２行目の駆動配線Ｇ_２に与えられて２行目のスイッチ素子Ｔ_２１〜Ｔ_２８が導通される。それにより、２行目の変換素子Ｓ_２１〜Ｓ_２４で発生された電荷に基づくアナログ電気信号が、各画素から信号配線Ｓｉｇ_１〜Ｓｉｇ_４を介して並列に第１の読出回路１０３ａに伝送される。また１行目の変換素子Ｓ_２５〜Ｓ_２８で発生された電荷に基づくアナログ電気信号が、各画素から信号配線Ｓｉｇ_５〜Ｓｉｇ_８を介して並列に第２の読出回路１０３ｂに伝送される。そして、偶数行信号用サンプルホールド回路のサンプリングスイッチＳＨＥＳが導通され、読み出された画素信号が増幅回路を介してサンプリング容量Ｃｈｅｓに転送される。この際、画素信号には増幅回路のノイズ成分が付加される。そしてサンプリングスイッチＳＨＥＳが非導通にされてノイズ成分が付加された画素信号がサンプリング容量Ｃｈｅｎに保持される。２行目の画素データ出力動作においては、各マルチプレクサのスイッチＭＳＥＳ及びスイッチＭＳＥＮが、１行目と同様順次導通される。それ以外は１行目と同様の動作が行われる。このような出力動作及び信号処理動作を行うため、次の行単位の出力動作を、先の行単位の信号処理動作がなされる期間内で行うことができる。そのため、次の行単位の信号処理動作後に先の行単位の出力動作を行う場合に比べて、１画像分の読み出し動作にかかる時間を短縮することができる。

次に、図４を用いてデジタルデータ処理手段１０５で行われる補正処理を説明する。図４（ａ）は、デジタルデータ処理手段１０５に含まれる補正処理部４００を説明するためのブロック図である。図４（ｂ）は、補正処理部４００にて行われる補正処理を説明するためのタイミングチャートである。なお、本実施形態において、図４（ａ）の補正処理部４００は各Ａ／Ｄ変換器毎に備えられており、以下の説明では、第１のＡ／Ｄ変換器１０４ａに対応して設けられたものとして説明を行う。ただし本補正処理部は上記に限定されるものではなく、第１及び第２のＡ／Ｄ変換器からのデータをデジタルマルチプレックスした後のデータに対して補正処理するように設けられていてもよい。

補正処理部４００は、リセットデータ処理部４０１と画素データ処理部４０２と加算器４０３とを含む。リセットデータ処理部４０１は、複数の遅延素子４１１〜４１４と加算器４１５と乗算器４１６とを含む。画素データ処理部４０２は、複数の遅延素子４２１〜４２２を含む。

制御部１０８からの制御信号１３０に基づいて、リセットデータ処理部４０１の各遅延素子４１１〜４１４にはＮ＿ＣＬＫが、画素データ処理部４０２の各遅延素子４２１〜４２２にはＳ＿ＣＬＫが、それぞれ与えられている。第１のＡ／Ｄ変換器１０４ａから出力されたデジタルデータＮ_ｄ１が補正処理部４００に入力され、Ｎ＿ＣＬＫの立ち上がりに応じてリセットデータ処理部４０１の遅延素子４１１に保持される。次に、Ｓ_ｄ１が補正処理部４００に入力され、Ｓ＿ＣＬＫの立ち上がりに応じて画素データ処理部４０２の遅延素子４２１に保持される。次に、Ｎ（１，１）が補正処理部４００に入力され、Ｎ＿ＣＬＫの立ち上がりに応じて遅延素子４１１に保持され、Ｎ_ｄ１は遅延素子４１２に保持される。次に、Ｓ（１，１）が補正処理部４００に入力され、Ｓ＿ＣＬＫの立ち上がりに応じて遅延素子４２１に保持される。次に、Ｎ（１，２）が補正処理部４００に入力され、Ｎ＿ＣＬＫの立ち上がりに応じて遅延素子４１１に保持され、Ｎ（１，１）は遅延素子４１２に保持され、Ｎ_ｄ１は遅延素子４１３に保持される。次に、Ｓ（１，２）が補正処理部４００に入力され、Ｓ＿ＣＬＫの立ち上がりに応じて遅延素子４２１に保持され、Ｓ（１，１）は遅延素子４２２に保持され、遅延素子４２２から加算機４０３にＳ（１，１）が出力される。次に、Ｎ（１，３）が補正処理部４００に入力され、Ｎ＿ＣＬＫの立ち上がりに応じて遅延素子４１１に保持され、Ｎ（１，２）は遅延素子４１２に保持され、Ｎ（１，１）は遅延素子４１３に保持され、Ｎ_ｄ１は遅延素子４１４に保持される。そして、各遅延素子４１１〜４１４からの出力が加算器１１５に出力されて加算され、乗算器４１６で平均化のために１／４倍されて加算器４０３に出力される。加算器４０３は、画素データ処理部４０２から出力されたデータとリセットデータ処理部４０１から出力されたデータを減算処理し、補正された画素データＤ（１，１）を出力する。この処理により、画素データＤ（１，１）は、Ｓ（１，１）−（Ｎ_ｄ１＋Ｎ（１，１）＋Ｎ（１，２）＋Ｎ（１，３））／４となる。同様に画素データＤ（１，２）は、Ｓ（１，２）−（Ｎ（１，１）＋Ｎ（１，２）＋Ｎ（１，３）＋Ｎ（１，４））／４となる。つまり、本補正処理では、まず行単位の信号処理動作の期間内に読出回路が複数のリセット信号をＡ／Ｄ変換器に与える。Ａ／Ｄ変換器は複数のリセット信号を複数のリセットデータに変換する。補正処理部は、Ａ／Ｄ変換器から出力された複数のリセットデータを加算平均処理する。そして補正処理部は、同じ期間内にＡ／Ｄ変換器から出力された所定行の画素データと加算平均処理されたリセットデータとを減算処理することにより、補正後の画素データを取得する。また、本実施形態では、補正処理される画素データに対して時間的に近傍で且つ前後２つずつの計４つのリセットデータを加算平均処理している。ただし本実施形態は前後２つずつに限定されるものではなく、前後同数ずつであればよい。

図５（ａ）及び（ｂ）を用いて本発明の効果を説明する。図５（ａ）は本補正処理を行っていない画像データを示すものであり、図５（ｂ）は本補正処理を行った画像データを示すものである。本補正処理を行った画像データは、本補正処理を行っていない画像データに比べて横筋状のノイズが目立たなく良好な画像となっている。これは、高周波なノイズ成分と低周波な１／ｆノイズ成分とを含むリセットデータを加算平均処理することにより、処理されたリセットデータ中の高周波なノイズ成分が抑制される。つまり、加算平均処理はリセットデータに対してローパスフィルタ（ＬＰＦ）がかけられたと考えることができる。そのため、加算平均処理されたリセットデータは、低周波な１／ｆノイズ成分が主体的となる。このＬＰＦ処理は、加算平均処理するリセットデータの数が多くなれば精度が向上する。そして、低周波な１／ｆノイズ成分を含む画素データと加算平均処理されたリセットデータを減算することにより、画素データから良好に１／ｆノイズ成分を低減することができる。この減算処理は、画素データに対してハイパスフィルタ（ＨＰＦ）がかけられたと考えることができる。つまり本補正処理は、画素データに対してＬＰＦ処理とＨＰＦ処理の両方を行うことができるものであり、良好な補正処理が行い得る。このＨＰＦ処理は、減算処理に使用するデータが時間的に近ければ近いほど精度が向上する。そして、横筋状のノイズの原因となる１／ｆノイズ成分を低減することにより、画像に与えるアーチファクトを低減することが可能となる。このように、本補正処理を行う補正処理部４００によって、素子サイズの寸法が小さい読出回路もしくはＡ／Ｄ変換器を使用しても、読出回路もしくはＡ／Ｄ変換器で発生する１／ｆノイズが、取得された画像に与えるアーチファクトを低減することが可能となる。

また、本実施形態では、第１の画素群１０１ａ及び第２の画素群１０１ｂに応じて、２つの読出回路部とＡ／Ｄ変換器を並列に用いて画像データを出力している。このような形態では、第１の読出回路部１０３ａ及び第１のＡ／Ｄ変換器１０４ａと、第２の読出回路部１０３ｂ及び第２のＡ／Ｄ変換器１０４ｂとの間で、ノイズ特性が異なる場合がある。その場合、得られた画像データに、第１の画素群１０１ａと第２の画素群１０１ｂに応じた画像段差が発生する場合がある。本発明の補正処理により、各読出回路部とＡ／Ｄ変換器で発生するノイズを良好に低減できるため、読出回路部とＡ／Ｄ変換器を並列に用いた形態でも画像段差を低減することが可能となる。

（第２の実施形態）
次に、図６及び図７を用いて第２の実施形態を説明する。本実施形態は、補正処理部を除いて第１の実施形態と同一の装置を用いている。また、本実施形態は、第１の実施形態と動作が異なっている。第１の実施形態と同様の装置構成及び動作については詳細な説明は割愛する。

図６は、本実施形態に係る撮像動作を説明するためのタイミングチャートである。図７は、本実施形態に係る補正処理部７００を説明するためのブロック図である。本実施形態に係る信号処理動作は、擬似リセットデータ出力動作を行っていない。そのため、信号処理動作及び読出動作に掛かる時間が第１の実施形態に比べて短くなる。また、本実施形態に係る補正処理は、行単位の信号処理動作によって得られたリセットデータを全て使用して加算平均処理を行う。補正処理部７００は、リセットデータ処理部７０１と画素データ処理部７０２と加算器７０３とを含む。リセットデータ処理部７０１は、加算器７１１と遅延素子７１２と乗算器４１３とを含む。この遅延素子７１２には、図４（ｂ）で示すものと同じＮ＿ＣＬＫが与えられている。画素データ処理部７０２は、ＦＩＦＯ（Ｆｉｒｓｔ−Ｉｎ Ｆｉｒｓｔ−Ｏｕｔ）によって構成されている。この画素データ処理部７０２には、図４（ｂ）で示すものと同じＳ＿ＣＬＫが与えられている。

第１のＡ／Ｄ変換器１０４ａから出力されたデジタルデータＮ（１，１）が補正処理部７００に入力され、Ｎ＿ＣＬＫの立ち上がりに応じてリセットデータ処理部７０１の遅延素子７１２に保持される。次に、Ｓ（１，１）が補正処理部７００に入力され、Ｓ＿ＣＬＫの立ち上がりに応じて画素データ処理部７０２のＦＩＦＯに保持される。次に、Ｎ（１，２）が補正処理部７００に入力され、加算器７１１でＮ（１，２）とＮ（１，１）が加算されたデータが、Ｎ＿ＣＬＫの立ち上がりに応じて遅延素子７１２に保持される。次に、Ｓ（１，２）が補正処理部７００に入力され、Ｓ＿ＣＬＫの立ち上がりに応じてＦＩＦＯに保持される。次に、Ｎ（１，３）が補正処理部７００に入力され、加算器７１１でＮ（１，３）とＮ（１，１）及びＮ（１，２）が加算されたデータが、Ｎ＿ＣＬＫの立ち上がりに応じて遅延素子７１２に保持される。次に、Ｓ（１，３）が補正処理部７００に入力され、Ｓ＿ＣＬＫの立ち上がりに応じてＦＩＦＯに保持される。次に、Ｎ（１，４）が補正処理部７００に入力され、加算器７１１でＮ（１，４）とＮ（１，１）、Ｎ（１，２）及びＮ（１，３）が加算されたデータが、Ｎ＿ＣＬＫの立ち上がりに応じて遅延素子７１２に保持される。この時の加算されたデータは乗算器７１３で平均化のために１／４倍されて加算器７０３に入力される。次に、Ｓ（１，４）が補正処理部７００に入力され、Ｓ＿ＣＬＫの立ち上がりに応じてＦＩＦＯに保持され、Ｓ（１，１）がＦＩＦＯから加算器７０３に入力される。加算器７０３は、画素データ処理部７０２から出力されたデータとリセットデータ処理部７０１から出力されたデータを減算処理し、補正された画素データＤ（１，１）を出力する。この処理により、画素データＤ（１，１）は、Ｓ（１，１）−（Ｎ（１，１）＋Ｎ（１，２）＋Ｎ（１，３）＋Ｎ（１，４））／４となる。同様に画素データＤ（１，２）は、Ｓ（１，２）−（Ｎ（１，１）＋Ｎ（１，２）＋Ｎ（１，３）＋Ｎ（１，４））／４となる。

本実施形態は、行方向の画素数が多くなればなるほど、第１の実施形態と比べてＬＰＦ処理の精度が高くなり、より良好な補正処理を行うことが可能となる。また、擬似リセットデータ出力動作を行わないため、信号処理動作及び読出動作に掛かる時間が第１の実施形態に比べて短くすることができる。ただし、行単位で全てのリセットデータが補正処理部７００に入力されるまで画素データの補正を開始することができないため、補正処理に掛かる時間が長くなる可能性がある。

（第３の実施形態）
次に、図８を用いて第３の実施形態を説明する。本実施形態は、第１及び第２の実施形態と動作が異なっている。第１及び第２の実施形態と同様の装置構成及び動作については詳細な説明は割愛する。

図８は、本実施形態に係る撮像動作を説明するためのタイミングチャートである。本実施形態に係る信号処理動作は、行単位の信号処理動作の期間に行われる最初の画素データ出力動作よりも前に第１の擬似リセットデータ出力動作を有している。また、最後の画素データ出力動作よりも後に第２の擬似リセットデータ出力動作を有している。そして、画素データ出力動作の間にリセットデータ出力動作を有していない。そのため、信号処理動作及び読出動作に掛かる時間が第１及び第２の実施形態に比べて短くなる。また、本実施形態に係る補正処理は、行単位の擬似リセットデータ出力動作によって得られたリセットデータを使用して加算平均処理を行う。この処理により、画素データＤ（１，１）は、Ｓ（１，１）−（Ｎ_ｄ１＋Ｎ_ｄ２）／２となる。同様に画素データＤ（１，２）は、Ｓ（１，２）−（Ｎ_ｄ１＋Ｎ_ｄ２）／２となる。

本実施形態は、画素データ出力動作の間にリセットデータ出力動作を有していないため、信号処理動作及び読出動作に掛かる時間が第１及び第２の実施形態に比べて短くすることができる。ただし、最後に擬似リセットデータ出力動作のリセットデータが補正処理部に入力されるまで画素データの補正を開始することができない。そのため、補正処理を開始するまでの時間が長くなる可能性がある。

（第４の実施形態）
次に、図９を用いて第４の実施形態を説明する。本実施形態は、第１の実施形態と比べて、読出回路の構成及び使用方法が異なる。その相違を第１の読出回路１０３ａを例に説明する。

図９は、本実施形態に係る読出回路を説明するための等価回路図である。本実施形態では、第１の増幅回路部２０２ａとして、増幅率可変型の増幅回路を用いている。そして、制御部１０８は、制御信号１１６ｓｗを与えることで、透視（動画）撮影と一般（静止画）撮影等の撮影モードに応じて増幅回路部２０２の増幅率を切り替える。本実施形態では、制御部１０８は透視撮影においては増幅率を１０倍とし、一般撮影においては増幅率を１倍とするよう、増幅回路部２０２の増幅率を制御している。

増幅回路部２０２の増幅率が高い場合、画素データに含まれるノイズデータは、検出部１０１及び増幅回路部２０２で発生するノイズ成分が支配的となる。そのため、可変増幅器２０５やＡ／Ｄ変換器１０４の１／ｆノイズ成分の影響が相対的に小さくなり、画像データに１／ｆノイズに起因するアーチファクトが目立たなくなる。

そこで、本実施形態では、制御部１０８は、増幅回路部２０２の増幅率が高い第１の撮影モードでは先に説明した補正処理を行わず、増幅回路部２０２の増幅率が低い第２の撮影モードでは当該補正処理を行うよう、読出回路１０３及び補正処理部４００を制御する。補正処理を行わないで得られた画像データにおいて、横筋状のノイズがランダムノイズの１／１０以下であれば補正処理を行わなくてもよく、１／１０以上であれば補正処理を行う必要がある。また、画像段差がランダムノイズの１／１０以下であれば補正処理を行わなくてもよく、１／１０以上であれば補正処理を行う必要がある。上記の判断基準に則して、各撮影モードにおいて補正処理を行うか否かを予め決定しておき、制御部１０８に上記制御を行わせればよい。

このように、上記補正処理が必要ない撮影モードにおいては補正処理を行わないように制御することにより、撮影動作に掛かる時間を短くすることができ、フレームレートを高くすることができる。本実施形態のように、透視撮影においてフレームレートを高くすることができることは非常に好ましい。

（応用例）
次に、図１０に本発明を用いた移動可能な放射線撮像システムへの応用例を示す。図１０（ａ）は、透視撮影と静止画撮影が可能な可搬型の放射線撮像装置を用いた放射線撮像システムの概念図である。図１０（ａ）において、撮像装置１００をＣ型アーム６０１から取り外し、Ｃ型アーム６０１に備えられた放射線発生装置２０６を用いて撮影を行う例を示している。ここで、Ｃ型アーム６０１は放射線発生装置２０６及び撮像装置１００を保持するものである。６０２は撮像装置１００で得られた画像データの表示が可能な表示部、６０３は被検体６０４を載せるための寝台である。また、６０５は放射線発生装置２０６、撮像装置１００、及びＣ型アーム６０１を移動可能にする台車、６０６はそれらを制御可能な構成を有する移動型の制御装置である。制御装置６０６は、撮像装置１００で得られた画像信号を画像処理して表示装置６０２等に伝送することも可能である。また、制御装置６０６による画像処理により生成された画像データは、電話回線等の伝送手段により遠隔地へ転送することができる。それにより、ドクタールームなどの別の場所でディスプレイに表示もしくは光ディスク等の保存手段に保存することができ、遠隔地の医師が診断することも可能である。また、伝送された画像データをフィルムプロセッサによりフィルムとして記録することもできる。なお、本発明の制御部１０９は、その構成の一部又は全部が撮像装置１００内に備えられていてもよく、また制御装置６０６内に備えられていてもよい。

図１０（ｂ）は、透視撮影と静止画撮影が可能な可搬型の放射線撮像装置を用いた放射線撮像システムである。図１０（ｂ）では、撮像装置１００をＣ型アーム６０１から取り外し、Ｃ型アーム６０１に備えられた放射線発生装置２０６とは別の放射線発生装置６０７を用いて撮影を行う例を示している。なお、本発明の制御部１０９は、放射線発生装置２０６だけでなく、別の放射線発生装置６０７も制御可能であることは言うまでもない。

なお、本発明の実施形態は、例えばコンピュータがプログラムを実行することによって実現することができる。また、プログラムをコンピュータに供給するための手段、例えばかかるプログラムを記録したＣＤ−ＲＯＭ等のコンピュータ読み取り可能な記録媒体又はかかるプログラムを伝送するインターネット等の伝送媒体も本発明の実施形態として適用することができる。また、上記のプログラムも本発明の実施形態として適用することができる。上記のプログラム、記録媒体、伝送媒体及びプログラムプロダクトは、本発明の範疇に含まれる。また、各実施形態では、撮像装置１００のデジタルデータ処理手段が補正処理を行ったが、本発明はそれに限定されるものではない。制御装置６０６等の撮像装置１００の外部の画像処理装置で行ってもよい。また、各実施形態から容易に想像可能な組み合わせによる発明も本発明の範疇に含まれる。

１００ 撮像装置
１０１ 検出部
１０２ 駆動回路
１０３ 読出回路
１０４ Ａ／Ｄ変換器
１０５ デジタルデータ処理手段
１０６ 信号処理部
１０７ 電源部
１０８ 制御部
２０１ 画素
２０２ 増幅回路部
２０３ サンプルホールド回路部
２０４ マルチプレクサ
２０５ 可変増幅器
４００ 補正処理部

Claims (11)

1. 放射線又は光を電荷に変換し当該電荷に基づくアナログ電気信号を出力するための画素を行列状に複数備えた検出部と、
   リセット信号を出力するリセット手段を有し、複数の前記画素から出力されたアナログ電気信号に基づく複数の画素信号を出力する合間に、複数の前記リセット信号を出力する信号処理動作を行う読出回路と、前記読出回路から出力された複数の画素信号及び複数の前記リセット信号を、順次デジタルデータである複数の画素データ及び複数のリセットデータにそれぞれ変換して出力するＡ／Ｄ変換器と、
   前記複数の画素データの補正処理を行う補正処理部と、を有する撮像装置であって、
   前記補正処理部は、前記複数の画素データの夫々を、前記複数のリセットデータの少なくとも一部を加算平均処理した値で減算処理するものであり、且つ、前記加算平均処理されるリセットデータは、前記Ａ／Ｄ変換器からの各画素データの出力に対し、時間的に前に前記Ａ／Ｄ変換器から出力されたリセットデータと、時間的に後に前記Ａ／Ｄ変換器から出力されたリセットデータと、を含むことを特徴とする撮像装置。
2. 前記補正処理部は、前記加算平均処理されるリセットデータとして、前記複数のリセットデータのうち前記Ａ／Ｄ変換器からの各画素データの出力に対して時間的に近傍である複数のリセットデータを、加算平均処理することを特徴とする請求項１に記載の撮像装置。
3. 前記補正処理部は、前記加算平均処理されるリセットデータとして、前記複数のリセットデータのうち前記Ａ／Ｄ変換器からの各画素データの出力に対して時間的に近傍で且つ前後同数である前記複数のリセットデータを、加算平均処理することを特徴とする請求項２に記載の撮像装置。
4. 前記複数の画素データのうちの所定の画素データよりも前に前記Ａ／Ｄ変換器から出力された前記複数のリセットデータのうちの第１リセットデータと、前記所定の画素データと、前記所定の画素データよりも後に前記Ａ／Ｄ変換器から出力された前記複数のリセットデータのうちの第２リセットデータと、が順次に前記補正処理部に出力され、
   前記補正処理部は、前記加算平均処理されるリセットデータとして、前記第１リセットデータと前記第２リセットデータとを含む複数のリセットデータを、加算平均処理することを特徴とする請求項１から３のいずれか１項に記載の撮像装置。
5. 前記補正処理部は、前記Ａ／Ｄ変換器から出力された前記複数のリセットデータを全て使用して加算平均処理することを特徴とする請求項１に記載の撮像装置。
6. 前記信号処理動作は、前記読出回路及び前記Ａ／Ｄ変換器が前記補正処理部に前記リセットデータを出力するリセットデータ出力動作と、前記読出回路及び前記Ａ／Ｄ変換器が前記補正処理部に前記画素データを出力する画素データ出力動作と、前記読出回路及び前記Ａ／Ｄ変換器が前記検出部の所定行の複数の画素に応じた前記信号処理動作の期間内に最初に行われる前記画素データ出力動作よりも前に、若しくは、前記期間内に最後に行われる前記画素データ出力動作よりも後に、前記期間内で前記リセットデータを出力する擬似リセットデータ出力動作と、を含むことを特徴とする請求項１から５のいずれか１項に記載の撮像装置。
7. 前記信号処理動作は、前記読出回路及び前記Ａ／Ｄ変換器が前記補正処理部に前記リセットデータを出力するリセットデータ出力動作と、前記読出回路及び前記Ａ／Ｄ変換器が前記補正処理部に前記画素データを出力する画素データ出力動作と、を含み、且つ、複数の前記画素データ出力動作の間に前記リセットデータ出力動作を有さず、
   前記リセットデータ出力動作は、前記読出回路及び前記Ａ／Ｄ変換器が、前記検出部の所定行の複数の画素に応じた前記信号処理動作の期間内に最初に行われる前記画素データ出力動作よりも前に前記期間内で前記リセットデータを出力する第１の擬似リセットデータ出力動作と、前記期間内に最後に行われる前記画素データ出力動作よりも後に前記期間内で前記リセットデータを出力する第２の擬似リセットデータ出力動作と、を含み、
   前記補正処理部は、前記第１の擬似リセットデータ出力動作で出力されたリセットデータと前記第２の擬似リセットデータ出力動作で出力されたリセットデータとを加算平均処理することを特徴とする請求項１に記載の撮像装置。
8. 前記検出部は、複数の前記画素が複数の画素群に分割されており、
   前記読出回路及び前記Ａ／Ｄ変換器は、複数の画素群に応じて複数備えられており、
   複数の前記読出回路の夫々は、前記リセット手段を有し、前記検出部の所定行の複数の画素に応じた前記信号処理動作の期間内で複数の前記読出回路の夫々に応じた各画素群内の前記所定行の複数の画素に応じた複数の画素信号を出力する合間に、複数の前記リセット信号を出力し、
   複数の前記Ａ／Ｄ変換器の夫々は、前記期間内に複数の前記読出回路の夫々から出力された複数の画素信号及び複数の前記リセット信号を、順次デジタルデータである複数の画素データ及び複数のリセットデータに変換して出力し、
   前記補正処理部は、複数の前記Ａ／Ｄ変換器の夫々から出力される前記複数の画素データの夫々を、前記のＡ／Ｄ変換器からの各画素データの出力に対して時間的に前に前記のＡ／Ｄ変換器から出力されたリセットデータと、記のＡ／Ｄ変換器からの各画素データの出力に対して時間的に後に前記のＡ／Ｄ変換器から出力されたリセットデータと、を加算平均処理した値で減算処理することを特徴とする請求項１から７のいずれか１項に記載の撮像装置。
9. 複数の撮影モードに応じて、前記読出回路、前記Ａ／Ｄ変換器、及び前記補正処理部の制御を行う制御部を更に有し、
   前記制御部は、前記複数の撮影モードのうち、前記補正処理を行わずに得られた画像データにおいて横筋状のノイズがランダムノイズの１／１０以下となる撮影モードでは、前記補正処理を行わず、前記横筋状のノイズがランダムノイズの１／１０以上となる撮影モードでは前記補正処理を行うように、前記読出回路、前記Ａ／Ｄ変換器、及び前記補正処理部の制御を行うことを特徴とする請求項１から８のいずれか１項に記載の撮像装置。
10. 請求項１から９のいずれか１項に記載の撮像装置と、
    前記撮像装置で得られた画像データの表示が可能な表示部と、
    を有する撮像システム。
11. 放射線又は光を電荷に変換し当該電荷に基づくアナログ電気信号を出力するための画素を行列状に複数備えた検出部と、リセット信号を出力するリセット手段を有して複数の前記画素から出力されたアナログ電気信号に基づく複数の画素信号を出力する合間に複数の前記リセット信号を出力する信号処理動作を行う読出回路と、前記読出回路から出力された複数の画素信号及び複数の前記リセット信号を、順次デジタルデータである複数の画素データ及び複数のリセットデータにそれぞれ変換して出力するＡ／Ｄ変換器と、前記複数の画素データの補正処理を行う補正処理部と、を有する撮像装置の制御方法であって、
    前記補正処理部が前記複数のリセットデータの少なくとも一部を加算平均処理した値で前記複数の画素データの夫々を減算処理するように、前記補正処理部を制御し、
    前記加算平均処理されるリセットデータは、前記Ａ／Ｄ変換器からの各画素データの出力に対し、時間的に前に前記Ａ／Ｄ変換器から出力されたリセットデータと、時間的に後に前記Ａ／Ｄ変換器から出力されたリセットデータと、を含むことを特徴とする制御方法。