JP4848790B2 - プラズマディスプレイ装置 - Google Patents

Description

本発明は、プラズマディスプレイパネルを用いた画像表示装置であるプラズマディスプレイ装置に関する。

プラズマディスプレイパネル（以下、「パネル」と呼ぶ）は、前面パネル基板と背面パネル基板との一対のパネル基板を、両基板間に放電空間が形成されるように対向配置し、放電空間に希ガスを封入し、周辺部を封着した構成である。前面パネル基板上には走査電極と維持電極とからなる表示電極が複数形成され、背面パネル基板上には表示電極と直交する方向にデータ電極が複数形成されており、表示電極とデータ電極との立体交差部には単位発光領域である放電セルが形成される。このように構成されたパネルの表示電極とデータ電極とに所定の波形の電圧を印加して各放電セルで選択的に放電を発生させることで、各放電セルに形成された蛍光体層がこの放電によって発光し、これによってパネルから所望の画像が表示される。

パネルを駆動する方法としてはサブフィールド法、すなわち、１フィールド期間を複数のサブフィールドに分割した上で、発光させるサブフィールドの組み合わせによって階調表示を行う方法が一般的である。各サブフィールドは、初期化期間、書込期間および維持期間を有し、初期化期間では初期化放電を発生し、続く書込み動作に必要な壁電荷を各電極上に形成する。書込期間では、表示を行うべき放電セルにおいて選択的に書込み放電を発生し壁電荷を形成する。そして維持期間では、走査電極と維持電極とからなる表示電極対に交互に維持パルスを印加し、書込み放電を起こした放電セルで維持放電を発生させ、対応する放電セルの蛍光体層を発光させることにより画像表示を行う。

プラズマディスプレイ装置では、このような駆動方法を利用して画像表示動作を行うため、パネルの各電極に高電圧の駆動電圧波形の駆動信号を供給する電極駆動部やこの電極駆動部に高電圧を供給する高電圧電源などを有している。また、電極駆動部から各電極に対し駆動信号を安定に供給したり、あるいは過剰な電流が流れないようにしたりするため、電極駆動部と電極との間に例えば抵抗器などを電流制限素子として挿入し、プラズマディスプレイ装置の安定化、あるいは電源立ち上げ時や異常放電などにより偶発する電子部品の損傷などを防止するような技術が提案されている（例えば、特許文献１参照）。また、このような電極駆動部と電極との間に電流制限素子として挿入する抵抗器として、特に過大な電流などにも対応させるような場合、通常、中電力以上の抵抗器が使用されている。このような目的に使用する抵抗器の１つの具体例として、従来、中電力以上に対応し、耐熱性のよい酸化金属皮膜抵抗器が利用されていた。
特開２００５−１０７８８号公報

しかしながら、従来例のように、駆動動作の異常などによる過大な電流にも対応させるために酸化金属皮膜抵抗器を使用した場合、過大な電流の電流量によっては、そのような電流を抑制するための抵抗器自体が発熱したり、さらには損傷したりするなどの可能性が高いという課題があった。

すなわち、上述のような酸化金属皮膜抵抗器は、加工しやすいため、抵抗体表面をコイル状などにトリミングして抵抗値調整が行われる。このように、酸化金属皮膜抵抗器は、容易に抵抗値が設定できるが、このようなトリミングにより抵抗体表面が不均一となりやすく、このような要因によって断線耐量のばらつきが大きくなり、信頼性も低くなりやすかった。特に、プラズマディスプレイ装置は、上述したように多数の電極に高電圧のパルスを印加して画像を表示させるため、装置の電源起動時に過渡的な突入電流が毎回発生したり、高電圧のパルスによる大電流のピーク電流を含むような電流が定常的に発生する可能性がある。このようなプラズマディスプレイ装置において、信頼性の低い酸化金属皮膜抵抗器を使用すると、例えば、抵抗体表面の不均一な箇所に大電流が流れ、局所的に抵抗体表面が損傷し、さらにそのような損傷が抵抗体全体の破壊を引き起こすなどのおそれがあり、その結果、プラズマディスプレイ装置が適切に動作しなくなるなどの不都合までも引き起こすおそれがあった。

本発明はこれらの課題に鑑みなされたものであり、万一、電極駆動部やこの電極駆動部に電源電圧を供給するブートストラップ回路で使用する抵抗器に過大な電流が流れたとしても、その抵抗器自体やその抵抗器と接続されたＩＣや半導体などの電子部品を不都合なく保護することができるプラズマディスプレイ装置を提供することを目的とする。

上述したような課題を解決するために、本発明のプラズマディスプレイ装置は、走査電極と維持電極とを複数形成した基板とデータ電極を走査電極および維持電極に対して直交するように複数形成した基板とを対向配置させることで内部に放電セルを形成したプラズマディスプレイパネルと、走査電極、維持電極およびデータ電極を駆動するための電極駆動部とを有し、電極駆動部は、複数の回路と、この回路に電源電圧を供給するブートストラップ回路とを備え、ブートストラップ回路は、電源電圧となる電圧が充電されるコンデンサと、コンデンサの一端にカソードが接続されたダイオードと、一端がダイオードのアノードに接続されるとともに他端が電源に接続された抵抗器とを備え、かつこの抵抗器を巻き線状の抵抗線を用いた巻き線抵抗器とした構成である。

また、本発明のプラズマディスプレイ装置は、走査電極と維持電極とを複数形成した基板とデータ電極を走査電極および維持電極に対して直交するように複数形成した基板とを対向配置させることで内部に放電セルを形成したプラズマディスプレイパネルと、走査電極を駆動するための走査電極駆動部と、維持電極を駆動するための維持電極駆動部と、データ電極を駆動するためのデータ電極駆動部とを有し、さらに、走査電極駆動部は、書込期間における走査電極への書込バイアス電圧を生成する書込バイアス電圧生成回路と、書込期間における走査電極への走査パルス電圧を生成する走査パルス電圧生成回路と、書込バイアス電圧生成回路から書込バイアス電圧が供給され、走査パルス電圧生成回路から走査パルス電圧が供給され、供給された書込バイアス電圧と走査パルス電圧とを所定のタイミングで切替えてそれぞれの走査電極に印加する複数の走査ドライバ回路と、書込バイアス電圧生成回路と走査ドライバ回路との間に接続された抵抗器とを備え、書込バイアス電圧生成回路と走査ドライバ回路との間に接続された抵抗器を巻き線状の抵抗線を用いた巻き線抵抗器とした構成である。

本発明によれば、電極駆動部やこの電極駆動部に電源電圧を供給するブートストラップ回路に使用する抵抗器を、信頼性が高くかつパルス状の信号の流入を制限できる巻き線抵抗器としているため、万一、電極駆動部やこの電極駆動部に電源電圧を供給するブートストラップ回路に使用する抵抗器に過大な電流が流れたとしても、その抵抗器自体やその抵抗器と接続された電子部品を不都合なく保護することができるため、高品質かつ高信頼性を有するプラズマディスプレイ装置を提供することができる。

以下、本発明の実施の形態について図面を参照しながら詳細に説明する。

（実施の形態）
図１は、本発明の実施の形態におけるプラズマディスプレイ装置のパネルの構造を示す分解斜視図である。パネル１０は、ガラス製の前面基板２１と背面基板３１とを対向配置して、その間に多数の放電セルを形成するように構成されている。前面基板２１上には表示電極対を構成する走査電極２２と維持電極２３とが互いに平行に対をなして複数形成されている。そして、走査電極２２および維持電極２３を覆うように誘電体層２４が形成され、誘電体層２４上には保護層２５が形成されている。また、背面基板３１上には絶縁体層３３で覆われた複数のデータ電極３２が設けられ、絶縁体層３３上に井桁状の隔壁３４が設けられている。また、絶縁体層３３の表面および隔壁３４の側面に蛍光体層３５が設けられている。そして、走査電極２２および維持電極２３とデータ電極３２とが交差するように前面基板２１と背面基板３１とが対向配置されており、電極の交差するそれぞれの位置に放電セルが形成されている。放電セルには放電ガスとして、例えばネオンとキセノンの混合ガスが封入されている。なお、パネル１０の構造は上述したものに限られるわけではなく、例えば井桁状の隔壁３４のかわりにストライプ状の隔壁を備えたものであってもよい。

図２は本発明の実施の形態に用いるパネル１０の電極配列図である。行方向にｎ本の走査電極ＳＣＮ１〜ＳＣＮｎ（図１の走査電極２２）およびｎ本の維持電極ＳＵＳ１〜ＳＵＳｎ（図１の維持電極２３）が配列され、列方向にｍ本のデータ電極ＤＤ１〜ＤＤｍ（図１のデータ電極３２）が配列されている。そして、１対の走査電極ＳＣＮｉおよび維持電極ＳＵＳｉ（ｉ＝１〜ｎ）と１つのデータ電極ＤＤｊ（ｊ＝１〜ｍ）とが交差した部分に放電セルが形成され、放電セルは放電空間内にｍ×ｎ個形成されている。

図２に示すような各電極を駆動する手法として、１フィールド期間を複数のサブフィールドに分割したうえで、発光させるサブフィールドの組み合わせによって階調表示を行う方法が一般的である。このような手法はサブフィールド法と呼ばれており、本実施の形態でもこのようなサブフィールド法に基づき各電極を駆動するような構成例を挙げて説明する。

図３は本発明の実施の形態におけるプラズマディスプレイ装置のブロック図である。プラズマディスプレイ装置１００は、パネル１０、画像信号処理部４２、データ電極駆動部４３、走査電極駆動部４４、維持電極駆動部４６、およびタイミング発生部４８を備えている。画像信号処理部４２は、画像信号ｓｉｇを各放電セルのサブフィールドごとの発光・非発光を示す画像データに変換する。データ電極駆動部４３は、サブフィールドごとの画像データを各データ電極３２に対応する信号に変換し、各データ電極３２を駆動する。走査電極駆動部４４は、各走査電極２２に所定の駆動電圧波形を供給し、各走査電極２２を駆動する。維持電極駆動部４６は、各維持電極２３に所定の駆動電圧波形を供給し、各維持電極２３を駆動する。また、データ電極駆動部４３、走査電極駆動部４４および維持電極駆動部４６により、走査電極、維持電極およびデータ電極を駆動するための電極駆動部が構成される。タイミング発生部４８は、水平同期信号Ｈおよび垂直同期信号Ｖをもとにして各電極駆動部の駆動電圧波形を制御する各種のタイミング信号を発生し、各電極駆動部へ供給する。

図４は、本発明の実施の形態におけるパネル１０の各電極に印加する駆動電圧波形図である。図４に示すように、本プラズマディスプレイ装置では、サブフィールド法に基づき、初期化期間、書込期間、および維持期間を含む複数のサブフィールドにより１フィールド期間を構成している。さらに、本プラズマディスプレイ装置では、各サブフィールドごとにデータ電極、走査電極および維持電極に、図４に示すような駆動電圧波形の駆動信号を印加することで、放電セルを選択的に発光させて階調表示を行う。

また、図５は本発明の実施の形態におけるプラズマディスプレイ装置の走査電極駆動部４４の構成を示す回路図である。次に、図４で示したような駆動電圧波形を生成する走査電極駆動部４４の構成について説明する。

図５に示すように走査電極駆動部４４は、初期化電圧発生回路５０と、走査電極側維持パルス発生回路（以下、適宜、「維持パルス発生回路」と呼ぶ）６０と、走査パルス発生回路７０とを備える。初期化電圧発生回路５０は、サブフィールドの初期化期間における走査電極への駆動信号を生成する。維持パルス発生回路６０は、サブフィールドの維持期間における走査電極への駆動信号を生成する。また、走査パルス発生回路７０は、サブフィールドの書込期間における走査電極への駆動信号を生成するとともに、初期化電圧発生回路５０、維持パルス発生回路６０および走査パルス発生回路７０で生成した駆動信号を走査電極駆動信号として、パネル１０の走査電極ＳＣＮ１〜ＳＣＮｎのそれぞれに印加することで走査電極の駆動を行う。

さらに、走査電極駆動部４４は、タイミング信号を生成するドライバなどへの電源電圧Ｖｃｃを、初期化電圧発生回路５０、維持パルス発生回路６０および走査パルス発生回路７０に供給するロジック用電源１５１と、初期化電圧波形を発生させるための電源電圧Ｖｓｅｔを初期化電圧発生回路５０に供給する初期化用電源１５３と、維持パルスを発生させるための電源電圧Ｖｓｕｓを維持パルス発生回路６０に供給する維持パルス用電源１５２と、書込期間における書込バイアス電圧を発生させるための電源電圧Ｖｓｃｎを走査パルス発生回路７０に供給する書込バイアス用電源１５４と、走査パルスを発生させるための電源電圧Ｖａｄを走査パルス発生回路７０に供給する走査パルス用電源１５５とをさらに備える。

特に、本実施の形態での走査電極駆動部４４は、初期化電圧発生回路５０、維持パルス発生回路６０および走査パルス発生回路７０で生成した高電圧の各駆動電圧波形を合成したり切替えたりすることによって、図４に示したような走査電極駆動信号を生成している。このような高電圧の複雑な駆動電圧波形を生成するため、プラズマディスプレイ装置では、通常、一部の回路をフローティング状態で動作させるように構成される。本実施の形態では、このようなフローティング状態である回路に電源電圧を供給するため、ブートストラップ方式と呼ばれる手法を利用して、フローティング状態である回路に電源電圧を供給している。このようなブートストラップ方式は、フローティング状態ではない電源からダイオードとコンデンサを用いてこのコンデンサに充電し、この充電電圧をフローティング状態であるハイサイド側の回路の電源とするような構成で実現できる。

初期化電圧発生回路５０は、初期化期間における初期化電圧波形の走査電極駆動信号を生成するミラー積分回路５１およびミラー積分回路５２、ミラー積分回路５１およびミラー積分回路５２などにタイミング信号を供給するハーフブリッジドライバ５４およびドライバ５５を備える。また、初期化電圧発生回路５０から出力された信号は、走査パルス発生回路７０の基準電位とする基準電位Ａに供給される。

ミラー積分回路５１は、走査パルス発生回路７０の基準電位Ａをランプ状に上昇させることで初期化電圧波形の上り傾斜波形を発生し、ミラー積分回路５２は基準電位Ａをランプ状に降下させることで初期化電圧波形の下り傾斜波形を発生する。さらに、ミラー積分回路５１とミラー積分回路５２との間に設けたＦＥＴ（電界効果トランジスタ）Ｑ１２により初期化電圧波形の上り傾斜波形と下り傾斜波形とを切替えている。このような動作により、図４で示すような初期化期間における走査電極駆動信号を生成する。このようなランプ波形を発生するため、ミラー積分回路５１はＦＥＴＱ１１、コンデンサＣ１５および抵抗器Ｒ１１により、また、ミラー積分回路５２はＦＥＴＱ１３、コンデンサＣ１８および抵抗器Ｒ１２により、ミラー積分回路を構成している。

また、初期化電圧発生回路５０において、ＦＥＴＱ１１とＦＥＴＱ１２を駆動するハーフブリッジドライバ５４には、ロジック用電源１５１からブートストラップ方式によりハーフブリッジドライバ５４の高圧側、すなわちハイサイド側駆動回路へ駆動用電圧が供給される。このようなブートストラップ方式に基づくブートストラップ回路を構成するため、初期化電圧発生回路５０は、抵抗器Ｒ１４、ダイオードＤ１３およびコンデンサＣ１４を有している。すなわち、ロジック用電源１５１からの電源電圧Ｖｃｃは、正側が抵抗器Ｒ１４およびダイオードＤ１３を介し、負側がＦＥＴＱ１５を介してコンデンサＣ１４に充電され、この充電された電圧が、ハーフブリッジドライバ５４のフローティング状態であるハイサイド側駆動回路の駆動用電圧として利用される。同様に、初期化電圧発生回路５０は、抵抗器Ｒ１５、ダイオードＤ１４およびコンデンサＣ１３を有し、これらによってもブートストラップ回路を構成している。すなわち、ロジック用電源１５１からの電源電圧Ｖｃｃは、正側が抵抗器Ｒ１４、ダイオードＤ１３、抵抗器Ｒ１５およびダイオードＤ１４を介し、負側がＦＥＴＱ１２およびＦＥＴＱ１５を介してコンデンサＣ１３に充電され、この充電された電圧もハーフブリッジドライバ５４のフローティング状態であるハイサイド側駆動回路の駆動用電圧として利用される。さらに、初期化電圧発生回路５０は、抵抗器Ｒ１６、ダイオードＤ１５およびコンデンサＣ１６を有し、これらによってもブートストラップ回路を構成している。すなわち、初期化用電源１５３の電源電圧Ｖｓｅｔも、ブートストラップ方式により、正側が抵抗器Ｒ１６およびダイオードＤ１５を介し、負側がＦＥＴＱ１５を介してコンデンサＣ１６に充電される。この充電された電圧がミラー積分回路５１の電源として利用される。

さらに、初期化電圧発生回路５０は、ＦＥＴＱ１３を駆動するドライバ５５の電源としてのロジック用電源１５１のバイバス用コンデンサＣ１７を有している。

次に、維持パルス発生回路６０は、維持パルスを発生させるためのＦＥＴＱ１４とＦＥＴＱ１５、およびＦＥＴＱ１４とＦＥＴＱ１５とにタイミング信号を供給するハーフブリッジドライバ６４を備える。ハーフブリッジドライバ６４からのタイミング信号による制御に応じて、ＦＥＴＱ１４は維持パルス電圧Ｖｓｕｓの出力をオンオフし、ＦＥＴＱ１５は接地電位の出力をオンオフし、これによって維持パルス発生回路６０から、接地電位と電圧Ｖｓｕｓとが交番する維持パルスが出力される。また、ＦＥＴＱ１４とＦＥＴＱ１５とを駆動するハーフブリッジドライバ６４には、ロジック用電源１５１からブートストラップ方式により、ハーフブリッジドライバ６４のフローティング状態であるハイサイド側駆動回路へ駆動用電圧が供給される。このようなブートストラップ回路を構成するため、維持パルス発生回路６０は、抵抗器Ｒ１３、ダイオードＤ１６およびコンデンサＣ１９を有している。すなわち、ロジック用電源１５１からの電源電圧Ｖｃｃは、正側が抵抗器Ｒ１３およびダイオードＤ１６を介し、負側がＦＥＴＱ１５を介してコンデンサＣ１９に充電され、この充電された電圧がハーフブリッジドライバ６４のハイサイド側駆動回路の駆動用電圧として利用される。さらに、維持パルス発生回路６０は、ハーフブリッジドライバ６４の低圧側、すなわちローサイド側駆動回路の駆動用電圧としてのロジック用電源１５１のバイバス用コンデンサＣ１０を有している。なお、維持パルス発生回路６０には、維持パルスのスイッチング時にパネルの電極容量とのＬＣ共振を利用してスイッチング損失を低減する電力回収回路６９をさらに備えていてもよい。

次に、走査パルス発生回路７０は、ドライバ７４の制御により基準電位Ａを走査パルス電圧Ｖａｄに接続するためのＦＥＴＱ２３と、書込期間における走査電極ＳＣＮ１〜ＳＣＮｎへの書込バイアス電圧Ｖｓｃｎを生成し、出力する書込バイアス電圧生成回路７３と、書込バイアス電圧Ｖｓｃｎから走査パルス電圧Ｖａｄに所定のタイミングで切替えて書込バイアス電圧に重畳した走査パルス信号を生成し、走査電極ＳＣＮ１〜ＳＣＮｎにその走査パルス信号を供給するそれぞれの走査ドライバ回路（以下、走査ドライバと呼ぶ）７６とを備える。なお、ドライバ７４とＦＥＴＱ２３とにより、書込期間における走査電極ＳＣＮ１〜ＳＣＮｎへの走査パルス電圧Ｖａｄを生成する走査パルス電圧生成回路が構成される。

走査パルス発生回路７０において、それぞれの走査ドライバ７６には、ロジック用電源１５１からブートストラップ方式によりそれぞれの走査ドライバ７６へ駆動用電圧が供給される。このようなブートストラップ回路を構成するため、走査パルス発生回路７０は、抵抗器Ｒ１７、ダイオードＤ１１およびコンデンサＣ１１を有している。すなわち、ロジック用電源１５１からの電源電圧Ｖｃｃは、正側が抵抗器Ｒ１７およびダイオードＤ１１を介し、負側がＦＥＴＱ１２およびＦＥＴＱ１５を介してコンデンサＣ１１に充電され、この充電された電圧がそれぞれの走査ドライバ７６の駆動用電圧として利用される。さらに、走査パルス発生回路７０は、抵抗器Ｒ１８、ダイオードＤ１２およびコンデンサＣ１２を有し、これによってもブートストラップ回路を構成している。すなわち、書込バイアス用電源１５４の電源電圧Ｖｓｃｎも、ブートストラップ方式により、正側が抵抗器Ｒ１８およびダイオードＤ１２を介し、負側がＦＥＴＱ１２およびＦＥＴＱ１５を介してコンデンサＣ１２に充電される。この充電された電圧が書込バイアス電圧生成回路７３の電源として利用される。

また、走査パルス発生回路７０において、書込バイアス電圧生成回路７３は、書込期間を示すタイミング信号を出力するドライバ７５と、ドライバ７５のタイミング信号に応じて書込バイアス電圧Ｖｓｃｎを書込期間に出力するようにスイッチングするためのＦＥＴＱ２０およびＦＥＴＱ２１を備える。ＦＥＴＱ２０は、書込バイアス用電源１５４の電源電圧Ｖｓｃｎの出力をオンオフし、ＦＥＴＱ２１は、基準電位Ａの電圧の出力をオンオフする。書込バイアス電圧生成回路７３は、このような構成により、書込期間において書込バイアス電圧Ｖｓｃｎを出力し、書込期間以外の期間において基準電位Ａの電圧を出力し、抵抗器Ｒ２０を介してそれぞれの走査ドライバ７６に書込バイアス電圧Ｖｓｃｎを供給している。

ところで、上述したブートストラップ方式に用いるダイオードは、高電圧と接続されるため、電源立ち上げ時や装置の異常などにより破壊される可能性があった。このため、本実施の形態のプラズマディスプレイ装置において、各ブートストラップ回路では、上述したようにダイオードＤ１６と抵抗器Ｒ１３、ダイオードＤ１３と抵抗器Ｒ１４、ダイオードＤ１４と抵抗器Ｒ１５、ダイオードＤ１５と抵抗器Ｒ１６、ダイオードＤ１１と抵抗器Ｒ１７、およびダイオードＤ１２と抵抗器Ｒ１８のように、ダイオードと抵抗器とを直列接続した構成としている。すなわち、本実施の形態のプラズマディスプレイ装置では、このような抵抗器を電流制限素子としてダイオードと直列接続しており、これによって、ブートストラップ回路に一時的に高電圧が発生したようなときでも、ダイオードに過大な電流が流れたり、過大な電圧が印加されたりし、それによってダイオードが破壊されるなどの不都合を防止している。また、書込バイアス電圧生成回路７３とそれぞれの走査ドライバ７６との間においても、装置の異常などにより書込バイアス電圧生成回路７３に過大な電流が流れ込み、それによってＦＥＴＱ２０やＦＥＴＱ２１が破壊されるなどの不都合が生じる可能性があった。このため、本実施の形態のプラズマディスプレイ装置では、書込バイアス電圧生成回路７３とそれぞれの走査ドライバ７６との間に、電流制限素子としての抵抗器Ｒ２０を挿入しており、これによって、例えば、走査電極の異常などにより走査ドライバ７６から逆流するような過大な電流が発生しても、その電流量を抑制し、書込バイアス電圧生成回路７３の破壊などを防止している。

さらに、装置の電源起動時に過渡的な突入電流が毎回発生したり、装置の異常などにより過大な電流が流れた場合、これらの抵抗器にもその電流が流れることとなるため、これらの抵抗器がそのような過大な電流の影響を受けやすいと、これら抵抗器がさらに装置の異常などを引き起こすというような可能性もあった。このような不都合を解消するため、本実施の形態のプラズマディスプレイ装置においては、これら抵抗器Ｒ１３、抵抗器Ｒ１４、抵抗器Ｒ１５、抵抗器Ｒ１６、抵抗器Ｒ１７、抵抗器Ｒ１８および抵抗器Ｒ２０を、巻き線状の抵抗線を用いた巻き線抵抗器としている。

以下、このように構成された本プラズマディスプレイ装置の各サブフィールドにおける駆動動作について説明する。

まず、図４に示す第１サブフィールドの初期化期間では、維持電極駆動部４６から維持電極ＳＵＳ１〜ＳＵＳｎに電圧０ボルトを印加するとともに、走査電極駆動部４４のミラー積分回路５１を用いて電圧Ｖｉ１から電圧Ｖｉ２に向かって緩やかに上昇するランプ電圧を基準電位Ａに印加する。このとき、ＦＥＴＱ１２をオフにするとともに、それぞれの走査ドライバ７６が基準電位Ａの電圧をそれぞれの走査電極ＳＣＮ１〜ＳＣＮｎに供給するように制御する。すると、図４に示すように電圧Ｖｉ１から電圧Ｖｉ２に向かって緩やかに上昇するランプ電圧が走査電極ＳＣＮ１〜ＳＣＮｎに印加される。その後、維持電極駆動部４６から維持電極ＳＵＳ１〜ＳＵＳｎに電圧Ｖｅを印加するとともに、走査電極駆動部４４において、ＦＥＴＱ１２をオンにし、ミラー積分回路５２を用いて電圧Ｖｉ３から電圧Ｖｉ４に向かって緩やかに下降するランプ電圧を基準電位Ａに印加する。これにより、それぞれの走査ドライバ７６を介して、電圧Ｖｉ３から電圧Ｖｉ４に向かって緩やかに下降するランプ電圧が走査電極ＳＣＮ１〜ＳＣＮｎに印加される。すると、各放電セルで微弱な初期化放電が発生し、続く書込み動作に必要な壁電荷を各電極上に形成する。なお、初期化期間の動作としては、図４の第２サブフィールドの初期化期間に示したように、走査電極ＳＣＮ１〜ＳＣＮｎに対して緩やかに下降するランプ電圧を印加するだけでもよい。

次に、書込期間では、まず、走査電極駆動部４４において、走査パルス発生回路７０のＦＥＴＱ２３をオンにし、走査パルス発生回路７０の基準電位Ａを走査パルス電圧Ｖａｄにする。また、このとき、書込バイアス電圧生成回路７３において、ドライバ７５は、書込期間を示すタイミング信号に応じた切替信号をＦＥＴＱ２０に、またその反転信号をＦＥＴＱ２１に出力する。これにより、書込期間では、ＦＥＴＱ２０がオン、ＦＥＴＱ２１がオフとなり、書込バイアス電圧生成回路７３からは、基準電位Ａに対して書込バイアス電圧Ｖｓｃｎだけ高い電圧が出力され、抵抗器Ｒ２０に供給される。

このように、書込期間においては、基準電位Ａに走査パルス電圧Ｖａｄが供給され、書込バイアス電圧生成回路７３から抵抗器Ｒ２０を介してそれぞれの走査ドライバ７６に書込バイアス電圧Ｖｓｃｎが供給された状態となる。これとともに、書込期間の開始時において、それぞれの走査ドライバ７６は、供給された書込バイアス電圧Ｖｓｃｎを選択し、走査電極ＳＣＮ１〜ＳＣＮｎにこの書込バイアス電圧Ｖｓｃｎを出力する。これによって基準電位Ａに電圧Ｖｓｃｎだけ加算された電圧、すなわち図４に示すような書込バイアス電圧Ｖｓｃｎが、それぞれの走査ドライバ７６を介して走査電極ＳＣＮ１〜ＳＣＮｎに印加されることとなる。次に、１行目の走査電極ＳＣＮ１に対応する走査ドライバ７６のみにおいて、供給された走査パルス電圧Ｖａｄの基準電位Ａを選択する。これによって、１行目の走査電極ＳＣＮ１には、書込バイアス電圧Ｖｓｃｎに対して負となる走査パルス電圧Ｖａｄが印加される。このとき、発光すべき放電セルに対応するデータ電極３２にデータ電極駆動部４３を用いて正の書込パルス電圧Ｖｄを印加する。すると走査パルス電圧Ｖａｄと書込パルス電圧Ｖｄとが同時に印加された１行目の放電セルでは書込み放電が発生し、走査電極ＳＣＮ１および維持電極ＳＵＳ１に壁電荷を蓄積する書込み動作が行われる。

次に、１行目の走査ドライバ７６が書込バイアス電圧Ｖｓｃｎを選択するように戻し、２行目の走査電極ＳＣＮ２に対応する走査ドライバ７６が供給された走査パルス電圧Ｖａｄの基準電位Ａを選択するように制御する。これによって、２行目の走査電極ＳＣＮ２に、走査パルス電圧Ｖａｄが印加される。このとき、発光すべき放電セルに対応するデータ電極３２に書込パルス電圧Ｖｄを印加する。すると走査パルス電圧Ｖａｄと書込パルス電圧Ｖｄとが同時に印加された２行目の放電セルでは書込み放電が発生し、書込み動作が行われる。以上の書込み動作をｎ行目の放電セルに至るまで繰り返し、発光すべき放電セルに対して選択的に書込み放電を発生させ壁電荷を形成する。

続く維持期間では、維持電極駆動部４６から維持電極ＳＵＳ１〜ＳＵＳｎに電圧０ボルトを印加する。そして、走査電極駆動部４４において、それぞれの走査ドライバ７６が基準電位Ａを選択するように制御するとともに、ＦＥＴＱ２３をオフに、ＦＥＴＱ１２およびＦＥＴＱ１４をオンにして、走査電極ＳＣＮ１〜ＳＣＮｎに電圧Ｖｓｕｓを印加する。こうして走査電極ＳＣＮ１〜ＳＣＮｎに維持パルス電圧Ｖｓｕｓを印加すると、書込み放電を起こした放電セルでは維持放電が起こり発光する。次に、走査電極駆動部４４のＦＥＴＱ１４をオフに、ＦＥＴＱ１５をオンにして走査電極ＳＣＮ１〜ＳＣＮｎに電圧０ボルトを印加するとともに、維持電極駆動部４６から維持電極ＳＵＳ１〜ＳＵＳｎに維持パルス電圧Ｖｓｕｓを印加する。すると維持放電を起こした放電セルでは再び維持放電が起こり発光する。以降同様に、走査電極ＳＣＮ１〜ＳＣＮｎと維持電極ＳＵＳ１〜ＳＵＳｎとに交互に必要な回数の維持パルスを印加して、放電セルを所定の輝度で発光させる。

続くサブフィールドにおいても上述したサブフィールドの動作と同様の動作を繰り返すことにより放電セルを発光させ、画像を表示している。

以上説明したような走査電極駆動部４４、維持電極駆動部４６およびデータ電極駆動部４３の動作を実行することで、各電極には図４で示したような駆動電圧波形が印加されることとなり、画像に応じた放電セルを発光させてパネル上に画像が表示される。

以上、本プラズマディスプレイ装置が異常なく動作する場合の駆動動作を中心に説明したが、次に、本プラズマディスプレイ装置において駆動動作中などに過大なパルス状の電流が発生するようなメカニズムについて、その一例を挙げて説明する。

例えば、それぞれの走査ドライバ７６のうちの１つの出力端子が短絡するなどして破壊された場合、ロジック用電源１５１からの電源電圧Ｖｃｃの電源ラインを短絡してその電源電圧が低下することがある。このような状況が生じると、電源電圧Ｖｃｃは破壊されていない他の走査ドライバ７６にも共通に供給されているので、破壊されていない走査ドライバ７６に印加されている電源電圧Ｖｃｃも低下する。すると、正常な走査ドライバ７６も動作しなくなり、内部のスイッチング回路が動作しないこととなる。仮にこの状態で、維持期間において、維持電極ＳＵＳ１〜ＳＵＳｎに維持パルスが印加されると、走査電極ＳＣＮ１〜ＳＣＮｎと維持電極ＳＵＳ１〜ＳＵＳｎとの間の電極間容量を介して走査ドライバ７６の出力に維持パルス電圧Ｖｓｕｓが印加される。すると破壊されていないそれぞれの走査ドライバ７６内部の動作停止状態のスイッチング回路を介して、パルス状の過大な電流が書込バイアス電圧生成回路７３方向へと逆流することになる。

このような異常状態が継続すると、過剰な電流が集中したＦＥＴＱ２１は急激に温度上昇し、このときの温度上昇が大きすぎるとＦＥＴＱ２１までが破壊されるおそれがある。また、異常発生のメカニズムとしては、上述した走査ドライバ７６の誤動作の例だけでなく、例えば、ドライバ７４、ドライバ７５、ドライバ５５、ハーフブリッジドライバ５４あるいはハーフブリッジドライバ６４などのタイミング信号を生成するロジック回路の誤動作や故障などによっても生じる可能性がある。また、このような異常が発生することにより、ブートストラップ回路に一時的に高電圧が発生しダイオードに過大な電流が流れ、それによってダイオードが破壊されるおそれもあった。

このような不都合を防止するため、上述したように、本実施の形態のプラズマディスプレイ装置では、書込バイアス電圧生成回路７３とそれぞれの走査ドライバ７６との間に電流制限素子としての抵抗器Ｒ２０を挿入している。さらに、各ブートストラップ回路において、ダイオードＤ１６と抵抗器Ｒ１３、ダイオードＤ１３と抵抗器Ｒ１４、ダイオードＤ１４と抵抗器Ｒ１５、ダイオードＤ１５と抵抗器Ｒ１６、ダイオードＤ１１と抵抗器Ｒ１７、およびダイオードＤ１２と抵抗器Ｒ１８を直列接続している。

ところが、さらに、電流を制限するために設けたこれらの抵抗器にも大電流が流れることとなるため、これらの抵抗器自身も異常に発熱するなどのおそれがある。このとき、これらの抵抗器自身の抵抗体表面が不均一であったりすると、上述したように、抵抗体表面の不均一な箇所に大電流が流れ、局所的に抵抗体表面が損傷し、さらにその損傷が抵抗体全体の破壊を引き起こすなどの可能性もあり、その結果、プラズマディスプレイ装置が適切に動作しなくなるなどの不都合までも引き起こすおそれがあった。

このため、本実施の形態のプラズマディスプレイ装置は、これら抵抗器Ｒ１３、抵抗器Ｒ１４、抵抗器Ｒ１５、抵抗器Ｒ１６、抵抗器Ｒ１７、抵抗器Ｒ１８および抵抗器Ｒ２０を巻き線抵抗器とし、これによって、過大な電流による抵抗器自体の損傷や破壊を抑制している。すなわち、巻き線抵抗器は、金属抵抗線を抵抗体として巻枠に巻いた構成であり、このようなコイル形状により高周波特性が良くないものの、例えば、酸化金属皮膜抵抗器などのようにトリミング加工処理などは成されていないため、抵抗体が均一である。このため、巻き線抵抗器は酸化金属皮膜抵抗器などに比べて信頼性も高くなり、このような巻き線抵抗器に過大な電流が流れたとしても抵抗器自身の損傷や破壊を抑制でき、その結果、プラズマディスプレイ装置における保護機能なども適切に動作しなくなるなどの不都合も防止できる。

また、本実施の形態のプラズマディスプレイ装置において、これら巻き線抵抗器である抵抗器Ｒ１３、抵抗器Ｒ１４、抵抗器Ｒ１５、抵抗器Ｒ１６、抵抗器Ｒ１７、抵抗器Ｒ１８および抵抗器Ｒ２０は、直流電圧を供給する電源ラインに挿入しているため、高周波特性は重要としない。一方、プラズマディスプレイ装置は、多数の電極に高電圧のパルスを印加して画像を表示させるため、装置内において異常が発生した場合、上述した異常発生のメカニズムのように、書込バイアス電圧生成回路７３や各ブートストラップ回路のダイオードなどの電子部品にパルス状の過大な電流が流れ込んだり、パルス状の過大な電圧が印加される可能性が大きい。よって、コイル形状により誘導成分を持った巻き線抵抗器である抵抗器Ｒ２０を、書込バイアス電圧生成回路７３とそれぞれの走査ドライバ７６との間に挿入することにより、この巻き線抵抗器の誘導成分によってパルス状の過大な電流が書込バイアス電圧生成回路７３へと流れ込むのを抑制できる。すなわち、本来高周波特性が良くないという巻き線抵抗器の特性を利用して、高周波成分を多く含んだパルス状の電流を制限できるため、書込バイアス電圧生成回路７３への保護効果を高めることができる。また、同様に、各ブートストラップ回路において、コイル形状により誘導成分を持った巻き線抵抗器である抵抗器Ｒ１３、抵抗器Ｒ１４、抵抗器Ｒ１５、抵抗器Ｒ１６、抵抗器Ｒ１７および抵抗器Ｒ１８を、それぞれ対応したダイオードと直列に接続することにより、この巻き線抵抗器の誘導成分によってパルス状の過大な電流や電圧を抑制できるため、ブートストラップ回路におけるダイオードへの保護効果を高めることも可能となる。

なお、以上の説明では、走査電極駆動部４４における抵抗器Ｒ１３、抵抗器Ｒ１４、抵抗器Ｒ１５、抵抗器Ｒ１６、抵抗器Ｒ１７、抵抗器Ｒ１８および抵抗器Ｒ２０を巻き線抵抗器とするような一例をあげて説明したが、これら抵抗器のいくつかを巻き線抵抗器としてもよく、また、例えば、維持電極駆動部４６やデータ電極駆動部４３に設けたブートストラップ回路にも巻き線抵抗器を備えるような構成であってもよい。

以上説明したように、本発明のプラズマディスプレイ装置は、走査電極駆動部４４の各ブートストラップ回路において、ダイオードＤ１６と巻き線抵抗器Ｒ１３、ダイオードＤ１３と巻き線抵抗器Ｒ１４、ダイオードＤ１４と巻き線抵抗器Ｒ１５、ダイオードＤ１５と巻き線抵抗器Ｒ１６、ダイオードＤ１１と巻き線抵抗器Ｒ１７、およびダイオードＤ１２と巻き線抵抗器Ｒ１８を直列接続した構成である。また、書込バイアス電圧生成回路７３とそれぞれの走査ドライバ７６との間に巻き線抵抗器Ｒ２０を挿入した構成である。本発明のプラズマディスプレイ装置は、このような構成により、万一、走査電極駆動部４４の書込バイアス電圧生成回路７３や電源電圧を供給するブートストラップ回路に使用する抵抗器に過大な電流が流れたとしても、これらの抵抗器を信頼性が高くかつパルス状の信号の流入を制限できる巻き線抵抗器としているため、その抵抗器自体やその抵抗器と接続された電子部品を不都合なく保護することができ、これによって、高品質かつ高信頼性を有するプラズマディスプレイ装置を提供することができる。

本発明は、万一、電極駆動部などに異常が発生しても、異常現象から電子部品を不都合なく保護することが可能となり、高品質かつ高信頼性を有するプラズマディスプレイ装置を提供することができるので、その産業上の利用可能性は極めて高い。

本発明の実施の形態のプラズマディスプレイ装置におけるパネルの分解斜視図 同プラズマディスプレイ装置におけるパネルの電極配列図 同プラズマディスプレイ装置のブロック図 同プラズマディスプレイ装置におけるパネルの各電極に印加する駆動電圧波形図 同プラズマディスプレイ装置における走査電極駆動部の回路図

符号の説明

１０ プラズマディスプレイパネル（パネル）
２１ 前面基板
２２ 走査電極
２３ 維持電極
２４ 誘電体層
２５ 保護層
３１ 背面基板
３２ データ電極
３３ 絶縁体層
３４ 隔壁
３５ 蛍光体層
４２ 画像信号処理部
４３ データ電極駆動部
４４ 走査電極駆動部
４６ 維持電極駆動部
４８ タイミング発生部
５０ 初期化電圧発生回路
５１，５２ ミラー積分回路
５４，６４ ハーフブリッジドライバ
５５，７４，７５ ドライバ
６０ 走査電極側維持パルス発生回路（維持パルス発生回路）
６９ 電力回収回路
７０ 走査パルス発生回路
７３ 書込バイアス電圧生成回路
７６ 走査ドライバ回路（走査ドライバ）
１００ プラズマディスプレイ装置
１５１ ロジック用電源
１５２ 維持パルス用電源
１５３ 初期化用電源
１５４ 書込バイアス用電源
１５５ 走査パルス用電源

Claims (2)

1. 走査電極と維持電極とを複数形成した基板とデータ電極を前記走査電極および前記維持電極に対して直交するように複数形成した基板とを対向配置させることで内部に放電セルを形成したプラズマディスプレイパネルと、前記走査電極、前記維持電極および前記データ電極を駆動するための電極駆動部とを有し、
   前記電極駆動部は、複数の回路と、前記回路に電源電圧を供給するブートストラップ回路とを備え、前記ブートストラップ回路は、前記電源電圧となる電圧が充電されるコンデンサと、前記コンデンサの一端にカソードが接続されたダイオードと、一端が前記ダイオードのアノードに接続されるとともに他端が電源に接続された抵抗器とを備え、かつ前記抵抗器を巻き線状の抵抗線を用いた巻き線抵抗器により構成したことを特徴とするプラズマディスプレイ装置。
2. 走査電極と維持電極とを複数形成した基板とデータ電極を前記走査電極および前記維持電極に対して直交するように複数形成した基板とを対向配置させることで内部に放電セルを形成したプラズマディスプレイパネルと、前記走査電極を駆動するための走査電極駆動部と、前記維持電極を駆動するための維持電極駆動部と、前記データ電極を駆動するためのデータ電極駆動部とを有し、
   前記走査電極駆動部は、
   前記書込期間における前記走査電極への書込バイアス電圧を生成する書込バイアス電圧生成回路と、
   前記書込期間における前記走査電極への走査パルス電圧を生成する走査パルス電圧生成回路と、
   前記書込バイアス電圧生成回路から前記書込バイアス電圧が供給され、前記走査パルス電圧生成回路から前記走査パルス電圧が供給され、供給された前記書込バイアス電圧と前記走査パルス電圧とを所定のタイミングで切替えてそれぞれの走査電極に印加する複数の走査ドライバ回路と、
   前記書込バイアス電圧生成回路と前記走査ドライバ回路との間に接続された抵抗器とを備え、
   前記書込バイアス電圧生成回路と前記走査ドライバ回路との間に接続された抵抗器は、巻き線状の抵抗線を用いた巻き線抵抗器により構成したことを特徴とするプラズマディスプレイ装置。

Images