JP4844345B2 - Comparator circuit with hysteresis - Google Patents
Comparator circuit with hysteresis Download PDFInfo
- Publication number
- JP4844345B2 JP4844345B2 JP2006284875A JP2006284875A JP4844345B2 JP 4844345 B2 JP4844345 B2 JP 4844345B2 JP 2006284875 A JP2006284875 A JP 2006284875A JP 2006284875 A JP2006284875 A JP 2006284875A JP 4844345 B2 JP4844345 B2 JP 4844345B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- voltage dividing
- dividing resistor
- threshold
- threshold value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Manipulation Of Pulses (AREA)
Description
本発明は、コンパレータの参照電圧にヒステリシスを形成するヒステリシス付きコンパレータ回路に関するものである。 The present invention relates to a comparator circuit with hysteresis for forming hysteresis in a reference voltage of a comparator.
従来より、コンパレータの参照電圧にヒステリシスを形成するヒステリシス付きコンパレータ回路が知られている（例えば、特許文献１参照）。図４は、従来のヒステリシス付きコンパレータ回路の回路図である。 Conventionally, a comparator circuit with hysteresis for forming hysteresis in a reference voltage of a comparator is known (for example, see Patent Document 1). FIG. 4 is a circuit diagram of a conventional comparator circuit with hysteresis.
この図に示されるように、コンパレータ１００には参照電圧と被比較対象となる入力電圧ＶＩＮが入力されるように構成され、入力電圧ＶＩＮが参照電圧よりも大きければコンパレータ１００からＨｉレベルが出力され、逆に小さければコンパレータ１００からＬｏｗレベルが出力されるようになっている。参照電圧は、基準電圧を分圧抵抗１０１〜１０３で分圧することにより形成される。すなわち、コンパレータ１００の出力がＬｏｗレベルとなり、スイッチ１０４がオフされているときには、分圧抵抗１０１と分圧抵抗１０２の間の電位が高電圧側のしきい値を設定する参照電圧ＶＩＨとなる。そして、コンパレータ１００の出力がＨｉレベルとなり、スイッチ１０４がオンされると、分圧抵抗１０２と分圧抵抗１０３の間の電位が低電圧側のしきい値を設定する参照電圧ＶＩＬとなる。このように、分圧抵抗１０１〜１０３の抵抗比に基づいてしきい値を取ることで、高精度なしきい値を設定できるようにしている。
上記従来のコンパレータ回路では、より高精度なしきい値を設定するために、抵抗１０１〜１０３のいずれかをトリミングすることで、しきい値の合わせ込みを行っている。しかしながら、抵抗１０１〜１０３をトリミングした場合、高電圧側のしきい値と低電圧側のしきい値それぞれを設定する参照電圧ＶＩＨ、ＶＩＬのいずれか一方のみを調整しようとしても双方共に調整されてしまうため、一方のみしか高精度化が図れず、高精度化に限界があった。
In the conventional comparator circuit described above, in order to set a highly accurate threshold value, the threshold value is adjusted by trimming any one of the
本発明は上記点に鑑みて、第１のしきい値（高電圧側のしきい値）とそれよりも低い第２のしきい値（低電圧側のしきい値）をそれぞれ別々に調整できるようにすることで、双方の高精度化が図れるようにすることを目的とする。 In view of the above points, the present invention can separately adjust the first threshold value (high voltage side threshold value) and the lower second threshold value (low voltage side threshold value). By doing so, it is an object to improve the accuracy of both.
上記目的を達成するため、本発明では、第１のしきい値となる第１参照電圧（ＶＩＨ）を設定する第１しきい値設定回路（２）と、第１のしきい値よりも低い第２のしきい値となる第２参照電圧（ＶＩＬ）を設定する第２しきい値設定回路（３）と、第１参照電圧（ＶＩＨ）もしくは第２参照電圧（ＶＩＬ）と入力電圧（ＶＩＮ）とを大小比較し、その比較結果に応じた出力を発生させるコンパレータ（１）と、コンパレータ（１）に対して第１参照電圧（ＶＩＨ）と第２参照電圧（ＶＩＬ）のいずれを入力するかをコンパレータ（１）の出力に基づいて切替えるスイッチ手段（４、５）とを有し、第１しきい値設定回路（２）は、互いに直列接続された第１分圧抵抗（２ａ）および第２分圧抵抗（２ｂ）により第１基準電圧を分圧し、これら第１分圧抵抗（２ａ）および第２分圧抵抗（２ｂ）の間の電位を第１参照電圧（ＶＩＨ）として設定するものであり、第２しきい値設定回路（３）は、互いに直列接続された第３分圧抵抗（３ａ）および第４分圧抵抗（３ｂ）により第２基準電圧を分圧し、これら第３分圧抵抗（３ａ）および第４分圧抵抗（３ｂ）の間の電位を第２参照電圧（ＶＩＬ）として設定するものであることを特徴としている。 In order to achieve the above object, in the present invention, a first threshold value setting circuit (2) for setting a first reference voltage (VIH) serving as a first threshold value is lower than the first threshold value. A second threshold setting circuit (3) for setting a second reference voltage (VIL) as a second threshold; a first reference voltage (VIH) or a second reference voltage (VIL) and an input voltage (VIN); ) And a comparator (1) for generating an output corresponding to the comparison result, and either the first reference voltage (VIH) or the second reference voltage (VIL) is input to the comparator (1). Switch means (4, 5) for switching between the first voltage dividing resistor (2a) and the first voltage dividing resistor (2a) connected in series to each other. The first reference voltage is divided by the second voltage dividing resistor (2b). The potential between the first voltage dividing resistor (2a) and the second voltage dividing resistor (2b) is set as the first reference voltage (VIH), and the second threshold setting circuit (3) is connected in series with each other. The second reference voltage is divided by the connected third voltage dividing resistor (3a) and the fourth voltage dividing resistor (3b), and between these third voltage dividing resistor (3a) and the fourth voltage dividing resistor (3b). it is a feature that is intended to set potential as the second reference voltage (VIL).
このように、第１しきい値となる第１参照電圧（ＶＩＨ）を設定する第１しきい値設定回路（２）と、第２しきい値となる第２参照電圧（ＶＩＬ）を設定する第２しきい値設定回路（３）とを別々に備え、これら第１、第２しきい値設定回路（２、３）により、第１、第２しきい値をそれぞれ独立して設定できるようにしている。このため、一方のしきい値の設定により他方のしきい値までずれてしまうことを防止でき、高電圧側のしきい値と低電圧側のしきい値の双方の高精度化を図ることができる。 In this way, the first threshold setting circuit (2) for setting the first reference voltage (VIH) as the first threshold and the second reference voltage (VIL) as the second threshold are set. A second threshold value setting circuit (3) is provided separately, and the first and second threshold value setting circuits (2, 3) can set the first and second threshold values independently. I have to. For this reason, it is possible to prevent the threshold value from being shifted to the other threshold value by setting one threshold value, and to improve the accuracy of both the high voltage side threshold value and the low voltage side threshold value. it can.
また、第２分圧抵抗（２ｂ）に対してハイサイド側に配置される第１分圧抵抗（２ａ）をトリミング抵抗として用い、かつ、第３分圧抵抗（３ａ）に対してローサイド側に配置される第４分圧抵抗（３ｂ）をトリミング抵抗として用いている。 Further , the first voltage dividing resistor (2a) arranged on the high side with respect to the second voltage dividing resistor (2b) is used as a trimming resistor, and on the low side with respect to the third voltage dividing resistor (3a). It is used fourth voltage dividing resistors (3b) as the trimming resistors are arranged.
このようにすれば、第１分圧抵抗（２ａ）をトリミングすることで第１参照電圧（ＶＩＨ）を徐々に減少させ、第４分圧抵抗（２ｄ）をトリミングすることで第２参照電圧ＶＩＬ）を徐々に増加させることができる。 In this case, the first reference voltage (VIH) is gradually decreased by trimming the first voltage dividing resistor (2a), and the second reference voltage VIL is trimmed by trimming the fourth voltage dividing resistor (2d). ) Can be gradually increased.
さらに、第１分圧抵抗（２ａ）および第４分圧抵抗（３ｂ）をトリミングする前の状態において、第１しきい値設定回路（２）により設定される第１参照電圧（ＶＩＨ）は第２しきい値設定回路（３）により設定される第２参照電圧（ＶＩＬ）よりも高くなるようにしている。このようにすれば、予め高く設定された第１参照電圧（ＶＩＨ）を徐々に減少させ、それよりも低く設定された第２参照電圧（ＶＩＬ）を徐々に増加させれば、これらを狙い値に調整することが可能となる。このとき、第１、第２のしきい値の高低を反転させることも無いため、例えばトリミング途中にも第１、第２参照電圧（ＶＩＨ、ＶＩＬ）の区別が付き、誤って第１のしきい値を調整しなければならないのに第２のしきい値を調整してしまう等のミスの発生を無くすことも可能となる。 Furthermore , in a state before trimming the first voltage dividing resistor (2a) and the fourth voltage dividing resistor (3b), the first reference voltage (VIH) set by the first threshold value setting circuit (2) is the first voltage. It is set to be higher than the second reference voltage (VIL) set by the two threshold setting circuit ( 3 ) . In this way, if the first reference voltage (VIH) set high in advance is gradually decreased and the second reference voltage (VIL) set lower than that is gradually increased, these values are set as target values. It becomes possible to adjust to. At this time, since the levels of the first and second threshold values are not reversed, for example, the first and second reference voltages (VIH and VIL) are distinguished even during trimming, and the first and second threshold voltages are mistakenly detected. It is also possible to eliminate the occurrence of mistakes such as adjusting the second threshold value when the threshold value must be adjusted.
なお、スイッチ手段（４、５）は、例えば、第１分圧抵抗（２ａ）および第２分圧抵抗（２ｂ）の間とコンパレータ（１）との間のスイッチングを行う第１スイッチ（４）と、第３分圧抵抗（３ａ）および第４分圧抵抗（３ｂ）の間とコンパレータ（１）との間のスイッチングを行う第２スイッチ（５）とを有して構成され、コンパレータ（１）の出力に基づいて第１スイッチ（４）がオンされるときには第２スイッチ（５）がオフされ、第１スイッチ（４）がオフされるときには第２スイッチ（５）がオンされるように構成される。 The switch means (4, 5) is, for example, a first switch (4) that performs switching between the first voltage dividing resistor (2a) and the second voltage dividing resistor (2b) and the comparator (1). And a second switch (5) for switching between the third voltage dividing resistor (3a) and the fourth voltage dividing resistor (3b) and the comparator (1). ) So that the second switch (5) is turned off when the first switch (4) is turned on, and the second switch (5) is turned on when the first switch (4) is turned off. Composed.
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。 In addition, the code | symbol in the bracket | parenthesis of each said means shows the correspondence with the specific means as described in embodiment mentioned later.
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, the same or equivalent parts are denoted by the same reference numerals in the drawings.
（第１実施形態）
図１は、本発明の第１実施形態を適用したヒステリシス付きコンパレータ回路の回路図である。以下、この図を参照して本実施形態のコンパレータ回路について説明する
図１に示すように、本実施形態のコンパレータ回路は、コンパレータ１と、高電圧側の参照電圧ＶＩＨを形成する第１しきい値設定回路２と、低電圧側の参照電圧ＶＩＬを形成する第２しきい値設定回路３と、第１スイッチ４および第２スイッチ５が備えられた構成とされている。
(First embodiment)
FIG. 1 is a circuit diagram of a comparator circuit with hysteresis to which the first embodiment of the present invention is applied. Hereinafter, the comparator circuit of this embodiment will be described with reference to this figure. As shown in FIG. 1, the comparator circuit of this embodiment has a comparator 1 and a first threshold for forming a reference voltage VIH on the high voltage side. The
コンパレータ１は、第１、第２しきい値設定回路２、３で形成される高電圧側もしくは低電圧側の参照電圧ＶＩＨ、ＶＩＬと被比較対象となる入力電圧ＶＩＮが入力されるように構成され、入力電圧ＶＩＮが参照電圧ＶＩＨ、ＶＩＬよりも大きければコンパレータ１からＨｉレベルが出力され、逆に小さければコンパレータ１からＬｏｗレベルが出力されるようになっている。
The comparator 1 is configured such that the reference voltages VIH and VIL on the high voltage side or the low voltage side formed by the first and second
第１しきい値設定回路２は、高電圧側のしきい値となる参照電圧ＶＩＨを形成するものであり、分圧抵抗２ａ、２ｂを有した構成とされている。これら分圧抵抗２ａ、２ｂにて基準電圧を分圧し、分圧抵抗２ａと分圧抵抗２ｂの間の電位を参照電圧ＶＩＨとして用いている。これら分圧抵抗２ａ、２ｂのうちの一方または双方をトリミング抵抗として用いても良いが、本実施形態では、参照電圧ＶＩＨを構成する分圧抵抗２ａ、２ｂの接続点よりもハイサイド側に配置された分圧抵抗２ａをトリミング抵抗としている。
The first
第２しきい値設定回路３は、低電圧側のしきい値となる参照電圧ＶＩＬを形成するものであり、分圧抵抗３ａ、３ｂを有した構成とされている。これら分圧抵抗３ａ、３ｂにて基準電圧を分圧し、分圧抵抗３ａと分圧抵抗３ｂの間の電位を参照電圧ＶＩＬとして用いている。これら分圧抵抗３ａ、３ｂのうちの一方または双方をトリミング抵抗として用いても良いが、本実施形態では、参照電圧ＶＩＬを構成する分圧抵抗３ａ、３ｂの接続点よりもローサイド側に配置された分圧抵抗２ａをトリミング抵抗としている。
The second threshold setting circuit 3 forms a reference voltage VIL serving as a threshold on the low voltage side, and has a configuration including voltage dividing
なお、第１しきい値設定回路２に備えられた分圧抵抗２ａ、２ｂと第２しきい値設定回路３に備えられた分圧抵抗３ａ、３ｂの大小関係に関しては特に規定は無いが、分圧抵抗２ａの抵抗値Ｒ１と分圧抵抗２ｂの抵抗値Ｒ２との分圧比（Ｒ２／Ｒ１）の方が、分圧抵抗３ａの抵抗値Ｒ３と分圧抵抗３ｂの抵抗値Ｒ４との分圧比（Ｒ４／Ｒ３）よりも高くされることで、参照電圧ＶＩＨ＞参照電圧ＶＩＬの関係が成り立つようにされている。
Although there is no particular definition regarding the magnitude relationship between the voltage dividing
第１スイッチ４と第２スイッチ５は、コンパレータ１の出力電位に基づいてオン・オフされる。具体的には、第１スイッチ４は、コンパレータ１の出力電位がＬｏｗレベルのときにオン、Ｈｉレベルのときにオフされる。第２スイッチ５は、コンパレータ１の出力電位がＨｉレベルのときにオフ、Ｌｏｗレベルのときにオンされる。 The first switch 4 and the second switch 5 are turned on / off based on the output potential of the comparator 1. Specifically, the first switch 4 is turned on when the output potential of the comparator 1 is at a low level and turned off when it is at a high level. The second switch 5 is turned off when the output potential of the comparator 1 is at the Hi level, and turned on when the output potential is at the Low level.
続いて、上記のように構成された本実施形態のコンパレータ回路のしきい値設定手法および作動について説明する。 Next, a threshold setting method and operation of the comparator circuit of the present embodiment configured as described above will be described.
図２は、トリミング抵抗として用いる分圧抵抗２ａおよび分圧抵抗３ｂの抵抗値に対するしきい値の変化を示したグラフである。
FIG. 2 is a graph showing changes in threshold values with respect to resistance values of the
まず、トリミング抵抗として用いる分圧抵抗２ａおよび分圧抵抗３ｂのトリミング前の状態において、分圧抵抗２ａと分圧抵抗２ｂの間の電位が図２中Ａ点、分圧抵抗３ａと分圧抵抗３ｂの間の電位が図２中Ｂ点となるように、各分圧抵抗２ａ、２ｂ、３ａ、３ｂの抵抗値を設定しておく。このとき、Ａ点の電位、つまりトリミング前の高電圧側のしきい値となる参照電圧ＶＩＨと、Ｂ点の電位、つまりトリミング前の低電圧側のしきい値となる参照電圧ＶＩＬとの差が小さい方が好ましいが、この差は各分圧抵抗２ａ、２ｂ、３ａ、３ｂの出来栄えによって必然的に決まり、例えば１Ｖ程度となる。このため、少なくとも、Ａ点の電位がＢ点の電位よりも大きくなるように、各分圧抵抗２ａ、２ｂ、３ａ、３ｂの抵抗値を設定しておく。
First, in the state before trimming of the
続いて、分圧抵抗２ａをトリミングしていく。これにより、分圧抵抗２ａの抵抗値が高くなるため、分圧抵抗２ａと分圧抵抗２ｂの間の電位となる参照電圧ＶＩＨが徐々に小さくなる。そして、この参照電圧ＶＩＨが狙い値となるまでトリミングを続ける。
Subsequently, the
また、同時に分圧抵抗３ｂもトリミングしていく。これにより、分圧抵抗３ｂの抵抗値が高くなるため、分圧抵抗３ａと分圧抵抗３ｂの間の電位となる参照電圧ＶＩＬが徐々に大きくなる。そして、この参照電圧ＶＩＬが狙い値となるまでトリミングを続ける。
At the same time, the
このようにして、参照電圧ＶＩＨ、ＶＩＬが共に狙い値となるように調整され、高電圧側のしきい値と低電圧側のしきい値が設定され、これらの差が所望値、例えば１０〜１００ｍＶ程度とされる。したがって、高電圧側のしきい値と低電圧側のしきい値の設定次第で、ヒステリシスを大きくしたり小さくしたり適宜設定することが可能となる。 In this way, both the reference voltages VIH and VIL are adjusted so as to be the target values, the threshold value on the high voltage side and the threshold value on the low voltage side are set, and the difference between them is a desired value, for example, 10 to 10. It is about 100 mV. Therefore, depending on the setting of the high voltage side threshold value and the low voltage side threshold value, the hysteresis can be increased or decreased or set appropriately.
このようにして高電圧側のしきい値と低電圧側のしきい値の設定されると、コンパレータ回路は、入力電圧ＶＩＮを参照電圧ＶＩＨ、ＶＩＬと大小比較し、入力電圧ＶＩＮの方が大きければコンパレータ１の出力電位がＨｉレベルとなり、第１スイッチ４がオフ、第２スイッチ５がオンとなり、入力電圧ＶＩＮが参照電圧ＶＩＬと大小比較される。一方、入力電圧ＶＩＮの方が小さければコンパレータ１の出力電位がＬｏｗレベルとなり、第１スイッチ４がオン、第２スイッチ５がオフとなり、入力電圧ＶＩＮが参照電圧ＶＩＨと大小比較される。 When the high voltage side threshold value and the low voltage side threshold value are thus set, the comparator circuit compares the input voltage VIN with the reference voltages VIH and VIL, and the input voltage VIN is larger. For example, the output potential of the comparator 1 becomes Hi level, the first switch 4 is turned off, the second switch 5 is turned on, and the input voltage VIN is compared with the reference voltage VIL. On the other hand, if the input voltage VIN is smaller, the output potential of the comparator 1 becomes low level, the first switch 4 is turned on, the second switch 5 is turned off, and the input voltage VIN is compared with the reference voltage VIH.
なお、入力電圧ＶＩＮが入力された当初は、それ以前の入力電圧ＶＩＮがゼロ（もしくは非常に小さい値）になっているため、第１スイッチ４がオン、第２スイッチ５がオフとなり、入力電圧ＶＩＮは参照電圧ＶＩＨと大小比較されることになる。 Since the input voltage VIN before the input voltage VIN is initially zero (or very small value), the first switch 4 is turned on and the second switch 5 is turned off. VIN is compared with the reference voltage VIH.
以上説明したように、本実施形態では、高電圧側のしきい値となる参照電圧ＶＩＨを形成する第１しきい値設定回路２と、低電圧側のしきい値となる参照電圧ＶＩＬを形成する第２しきい値設定回路３とを別々に備え、これら第１、第２しきい値設定回路２、３により、高電圧側と低電圧側それぞれのしきい値を独立して設定できるようにしている。このため、一方のしきい値の設定により他方のしきい値までずれてしまうことを防止でき、高電圧側のしきい値と低電圧側のしきい値の双方の高精度化を図ることができる。
As described above, in the present embodiment, the first
また、上述したように、本実施形態では、トリミング抵抗として用いる分圧抵抗２ａおよび分圧抵抗３ｂのトリミング前の状態において、分圧抵抗２ａと分圧抵抗２ｂの間の電位が図２中Ａ点、分圧抵抗３ａと分圧抵抗３ｂの間の電位が図２中Ｂ点となるように、各分圧抵抗２ａ、２ｂ、３ａ、３ｂの抵抗値を設定している。そして、高電圧側のしきい値に関しては分圧抵抗２ａをトリミングすることによりしきい値を減少させ、低電圧側のしきい値に関しては分圧抵抗３ｂをトリミングすることによりしきい値を増加させる形態としている。
Further, as described above, in this embodiment, the potential between the
したがって、トリミング前の状態において、高電圧側のしきい値の方が低電圧側のしきい値よりも大きくされているため、トリミング時に参照電圧ＶＩＨ、ＶＩＬを確認する際に、いずれが高電圧側のしきい値を設定するための第１しきい値設定回路２であり、いずれが低電圧側のしきい値を設定するための第２しきい値設定回路３であるかを的確に判断することが可能となる。また、高電圧側のしきい値を減少させ、かつ、低電圧側のしきい値を増加させるにあたり、しきい値の高低が反転することも無いため、例えばトリミング途中にも高電圧側のしきい値と低電圧側のしきい値の区別が付き、誤って高電圧側のしきい値を調整しなければならないのに低電圧側のしきい値を調整してしまう等のミスの発生を無くすことも可能となる。
Therefore, since the threshold value on the high voltage side is larger than the threshold value on the low voltage side in the state before trimming, when the reference voltages VIH and VIL are checked during trimming, whichever is higher. 1 is a first threshold
（第２実施形態）
本発明の第２実施形態について説明する。本実施形態のコンパレータ回路は、第１実施形態に対して第１、第２しきい値設定回路の構成を変更したものであり、その他に関しては第１実施形態と同様であるため、異なる部分についてのみ説明する。
(Second Embodiment)
A second embodiment of the present invention will be described. The comparator circuit of the present embodiment is obtained by changing the configuration of the first and second threshold setting circuits with respect to the first embodiment, and is otherwise the same as that of the first embodiment. Only explained.
本実施形態では、分圧抵抗１０ａ〜１０ｃにより基準電圧を分圧して高電圧側のしきい値となる参照電圧ＶＩＨと低電圧側のしきい値となる参照電圧ＶＩＬを形成している。具体的には、互いに並列接続された分圧抵抗１０ｂ、１０ｃが分圧抵抗１０ａに対して直列接続されると共に、分圧抵抗１０ｃに対する電流経路のオンオフを制御するスイッチ手段としてのＭＯＳトランジスタ１１が備えられている。 In the present embodiment, the reference voltage is divided by the voltage dividing resistors 10a to 10c to form the reference voltage VIH serving as the high voltage side threshold and the reference voltage VIL serving as the low voltage side threshold. Specifically, the voltage dividing resistors 10b and 10c connected in parallel to each other are connected in series to the voltage dividing resistor 10a, and the MOS transistor 11 as a switch means for controlling on / off of a current path for the voltage dividing resistor 10c is provided. Is provided.
このような構成では、ＭＯＳトランジスタ１１がオフして分圧抵抗１０ｃに対する電流経路がオフされているときには、分圧抵抗１０ａ、１０ｂにて高電圧側のしきい値となる参照電圧ＶＩＨが形成され、ＭＯＳトランジスタ１１がオンして分圧抵抗１０ｃに対する電流経路がオンされると、分圧抵抗１０ａ〜１０ｃにて低電圧側のしきい値となる参照電圧ＶＩＬが形成される。 In such a configuration, when the MOS transistor 11 is turned off and the current path to the voltage dividing resistor 10c is turned off, the reference voltage VIH serving as a threshold on the high voltage side is formed by the voltage dividing resistors 10a and 10b. When the MOS transistor 11 is turned on and the current path to the voltage dividing resistor 10c is turned on, a reference voltage VIL serving as a threshold on the low voltage side is formed by the voltage dividing resistors 10a to 10c.
すなわち、本実施形態の場合、分圧抵抗１０ａ、１０ｂにて第１しきい値設定回路１２が構成されると共に分圧抵抗１０ａ〜１０ｃにて第２しきい値設定回路１３が構成されている。そして、これら分圧抵抗１０ａ〜１０ｃのうち、分圧抵抗１０ａおよび分圧抵抗１０ｃがトリミング抵抗として用いられ、分圧抵抗１０ａをトリミングすることにより、第１しきい値設定回路１２が設定する高電圧側のしきい値となる参照電圧ＶＩＨを調整でき、分圧抵抗１０ｃをトリミングすることで第２しきい値設定回路１３が設定する低電圧側のしきい値となる参照電圧ＶＩＬを調整できる。 That is, in the case of the present embodiment, the first threshold value setting circuit 12 is configured by the voltage dividing resistors 10a and 10b, and the second threshold value setting circuit 13 is configured by the voltage dividing resistors 10a to 10c. . Of these voltage dividing resistors 10a to 10c, the voltage dividing resistor 10a and the voltage dividing resistor 10c are used as trimming resistors. By trimming the voltage dividing resistor 10a, the high value set by the first threshold value setting circuit 12 is set. The reference voltage VIH serving as the voltage-side threshold can be adjusted, and the reference voltage VIL serving as the low-voltage threshold set by the second threshold setting circuit 13 can be adjusted by trimming the voltage dividing resistor 10c. .
このような本実施形態のコンパレータ回路は、コンパレータ１にて入力電圧ＶＩＮを参照電圧ＶＩＨ、ＶＩＬと大小比較し、入力電圧ＶＩＮの方が大きければコンパレータ１の出力電位がＨｉレベルとなり、ＭＯＳトランジスタ１１がオンになって、入力電圧ＶＩＮが参照電圧ＶＩＬと大小比較される。一方、入力電圧ＶＩＮの方が小さければコンパレータ１の出力電位がＬｏｗレベルとなり、ＭＯＳトランジスタ１１がオフになって、入力電圧ＶＩＮが参照電圧ＶＩＨと大小比較される。 In such a comparator circuit of this embodiment, the comparator 1 compares the input voltage VIN with the reference voltages VIH and VIL. If the input voltage VIN is larger, the output potential of the comparator 1 becomes Hi level, and the MOS transistor 11 Is turned on, and the input voltage VIN is compared with the reference voltage VIL. On the other hand, if the input voltage VIN is smaller, the output potential of the comparator 1 becomes low level, the MOS transistor 11 is turned off, and the input voltage VIN is compared with the reference voltage VIH.
以上説明したコンパレータ回路によっても、分圧抵抗１０ａ、１０ｃをトリミングすることにより、高電圧側と低電圧側それぞれのしきい値を独立して設定できる。このため、一方のしきい値の設定により他方のしきい値までずれてしまうことを防止でき、高電圧側のしきい値と低電圧側のしきい値の双方の高精度化を図ることができる。なお、分圧抵抗１０ａのトリミングにより、高電圧側のしきい値だけでなく低電圧側のしきい値もずれてしまうことになるが、低電圧側のしきい値に関しては別途分圧抵抗１０ｃをトリミングすることで高電圧側のしきい値をずらすことなく調整できるため、上述したように高電圧側と低電圧側それぞれのしきい値を実質的に独立して設定することが可能である。 Also by the comparator circuit described above, the threshold values on the high voltage side and the low voltage side can be set independently by trimming the voltage dividing resistors 10a and 10c. For this reason, it is possible to prevent the threshold value from being shifted to the other threshold value by setting one threshold value, and to improve the accuracy of both the high voltage side threshold value and the low voltage side threshold value. it can. The trimming of the voltage dividing resistor 10a shifts not only the threshold on the high voltage side but also the threshold on the low voltage side. However, the threshold on the low voltage side is separately divided. Can be adjusted without shifting the threshold on the high voltage side, so that the threshold values on the high voltage side and the low voltage side can be set substantially independently as described above. .
（他の実施形態）
上記第１実施形態では、第１、第２しきい値設定回路２、３で用いている基準電位が同じ電位であることを前提に説明しているが、異なる電位であっても構わない。また、スイッチ手段として、第１、第２スイッチ４、５およびＭＯＳトランジスタ１１を示したが、コンパレータ１の出力に応じてスイッチング動作が行えるものであればどのようなものであっても構わない。
(Other embodiments)
The first embodiment has been described on the assumption that the reference potentials used in the first and second
また、上記各実施形態では、各分圧抵抗２ａ、２ｂ、３ａ、３ｂ、１０ａ〜１０ｃの数を１つずつしか記載していないが複数個の抵抗を直列または並列接続したもので構成しても構わない。
Further, in each of the above embodiments, the number of each of the
１…コンパレータ、２…第１しきい値設定回路、２ａ、２ｂ…分圧抵抗、３…第２しきい値設定回路、３ａ、３ｂ…分圧抵抗、４、５…第１、第２スイッチ、１０ａ〜１０ｃ…分圧抵抗、１１…ＭＯＳトランジスタ、１２…第１しきい値抵抗設定回路、１３…第２しきい値設定回路。 DESCRIPTION OF SYMBOLS 1 ... Comparator, 2 ... 1st threshold value setting circuit, 2a, 2b ... Voltage dividing resistor, 3 ... 2nd threshold value setting circuit, 3a, 3b ... Voltage dividing resistance, 4, 5 ... 1st, 2nd switch 10a to 10c: voltage dividing resistor, 11 ... MOS transistor, 12 ... first threshold resistance setting circuit, 13 ... second threshold setting circuit.
Claims (2)
前記第１のしきい値よりも低い第２のしきい値となる第２参照電圧（ＶＩＬ）を設定する第２しきい値設定回路（３）と、
前記第１参照電圧（ＶＩＨ）もしくは前記第２参照電圧（ＶＩＬ）と入力電圧（ＶＩＮ）とを大小比較し、その比較結果に応じた出力を発生させるコンパレータ（１）と、
前記コンパレータ（１）に対して前記第１参照電圧（ＶＩＨ）と前記第２参照電圧（ＶＩＬ）のいずれを入力するかを前記コンパレータ（１）の出力に基づいて切替えるスイッチ手段（４、５）とを有し、
前記第１しきい値設定回路（２）は、互いに直列接続された第１分圧抵抗（２ａ）および第２分圧抵抗（２ｂ）により第１基準電圧を分圧し、これら第１分圧抵抗（２ａ）および第２分圧抵抗（２ｂ）の間の電位を第１参照電圧（ＶＩＨ）として設定するものであり、
前記第２しきい値設定回路（３）は、互いに直列接続された第３分圧抵抗（３ａ）および第４分圧抵抗（３ｂ）により第２基準電圧を分圧し、これら第３分圧抵抗（３ａ）および第４分圧抵抗（３ｂ）の間の電位を第２参照電圧（ＶＩＬ）として設定するものであり、
前記第１分圧抵抗（２ａ）は、トリミング抵抗として用いられ、前記第２分圧抵抗（２ｂ）に対してハイサイド側に配置されており、
前記第４分圧抵抗（３ｂ）は、トリミング抵抗として用いられ、前記第３分圧抵抗（３ａ）に対してローサイド側に配置されており、
前記第１分圧抵抗（２ａ）および前記第４分圧抵抗（３ｂ）をトリミングする前の状態において、前記第１しきい値設定回路（２）により設定される前記第１参照電圧（ＶＩＨ）は前記第２しきい値設定回路（３）により設定される前記第２参照電圧（ＶＩＬ）よりも高くなっていることを特徴とするヒステリシス付きコンパレータ回路。 A first threshold setting circuit (2) for setting a first reference voltage (VIH) serving as a first threshold;
A second threshold value setting circuit (3) for setting a second reference voltage (VIL) that becomes a second threshold value lower than the first threshold value;
A comparator (1) that compares the first reference voltage (VIH) or the second reference voltage (VIL) with the input voltage (VIN) and generates an output according to the comparison result;
Switch means (4, 5) for switching whether to input the first reference voltage (VIH) or the second reference voltage (VIL) to the comparator (1) based on the output of the comparator (1) And
The first threshold value setting circuit (2) divides a first reference voltage by a first voltage dividing resistor (2a) and a second voltage dividing resistor (2b) connected in series to each other, and these first voltage dividing resistors The potential between (2a) and the second voltage dividing resistor (2b) is set as the first reference voltage (VIH),
The second threshold setting circuit (3) divides the second reference voltage by a third voltage dividing resistor (3a) and a fourth voltage dividing resistor (3b) connected in series to each other, and these third voltage dividing resistors (3a) and der used to set the potential between the fourth voltage dividing resistors (3b) as a second reference voltage (VIL) is,
The first voltage dividing resistor (2a) is used as a trimming resistor, and is arranged on the high side with respect to the second voltage dividing resistor (2b).
The fourth voltage dividing resistor (3b) is used as a trimming resistor, and is disposed on the low side with respect to the third voltage dividing resistor (3a).
The first reference voltage (VIH) set by the first threshold setting circuit (2) in a state before trimming the first voltage dividing resistor (2a) and the fourth voltage dividing resistor (3b). Is higher than the second reference voltage (VIL) set by the second threshold value setting circuit (3) .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006284875A JP4844345B2 (en) | 2006-10-19 | 2006-10-19 | Comparator circuit with hysteresis |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006284875A JP4844345B2 (en) | 2006-10-19 | 2006-10-19 | Comparator circuit with hysteresis |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008103995A JP2008103995A (en) | 2008-05-01 |
| JP4844345B2 true JP4844345B2 (en) | 2011-12-28 |
Family
ID=39437980
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006284875A Expired - Fee Related JP4844345B2 (en) | 2006-10-19 | 2006-10-19 | Comparator circuit with hysteresis |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4844345B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010258950A (en) * | 2009-04-28 | 2010-11-11 | Seiko Epson Corp | Comparison circuit, integrated circuit device, and electronic apparatus |
| US9141119B2 (en) * | 2013-01-16 | 2015-09-22 | Freescale Semiconductor, Inc. | Reducing output voltage ripple of power supplies |
| JP2021040257A (en) * | 2019-09-04 | 2021-03-11 | ローム株式会社 | Voltage comparison circuit |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4900783A (en) * | 1988-04-13 | 1990-02-13 | Hoechst Celanese Corporation | Acetal copolymers with backbone double bonds and graft copolymers thereof |
| JPH03280616A (en) * | 1990-03-29 | 1991-12-11 | Fujitsu Ltd | Hysteresis circuit |
| KR100186344B1 (en) * | 1996-10-18 | 1999-04-15 | 문정환 | Hysteresis input buffer |
| JP4023423B2 (en) * | 2003-09-16 | 2007-12-19 | ソニー株式会社 | Portable device |
| JP4211616B2 (en) * | 2004-01-27 | 2009-01-21 | 株式会社デンソー | Hysteresis comparator circuit |
-
2006
- 2006-10-19 JP JP2006284875A patent/JP4844345B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008103995A (en) | 2008-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5060988B2 (en) | Temperature detection circuit | |
| CN108075750B (en) | Current clamp circuit | |
| JP4844345B2 (en) | Comparator circuit with hysteresis | |
| US9654315B2 (en) | Slicer apparatus and calibration method thereof | |
| US8519744B2 (en) | Method of utilizing dual comparators to facilitate a precision signal rectification and timing system without signal feedback | |
| JP2007135762A (en) | Pachinko shooting control device | |
| US10837843B2 (en) | Voltage measuring system | |
| JP7205388B2 (en) | inductive load controller | |
| US9417644B2 (en) | Apparatus for and method of controlling power supply system | |
| JP4888714B2 (en) | Voltage applied current measurement circuit | |
| JP3182794U (en) | Switch input detection circuit | |
| JP6230397B2 (en) | Failure detection device and program thereof | |
| CN103984382B (en) | A kind of method to set up of digital regulation resistance exponent number of connecting | |
| JP2003028901A (en) | Current-detecting circuit using multi-source mos | |
| JP4955725B2 (en) | Binary circuit | |
| US11652404B2 (en) | Method for calibrating currents, current control system, and voltage control system | |
| KR102114519B1 (en) | Controller | |
| US7888952B2 (en) | Circuit arrangement for balancing a resistance circuit | |
| KR102399143B1 (en) | Semiconductor device | |
| JP4972506B2 (en) | Signal delay circuit | |
| JP2010156621A (en) | Semiconductor device for sensor | |
| JP4532572B2 (en) | Destination determination circuit, destination operation control device, and destination determination method | |
| JP2007259158A (en) | Resistance ladder | |
| JP5478020B2 (en) | Waveform generating apparatus and image forming apparatus | |
| JP2005110156A (en) | Voltage comparator circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081030 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110412 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110426 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110624 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110913 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110926 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141021 Year of fee payment: 3 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4844345 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141021 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |