JP4842537B2 - Display device - Google Patents
Display device Download PDFInfo
- Publication number
- JP4842537B2 JP4842537B2 JP2004351234A JP2004351234A JP4842537B2 JP 4842537 B2 JP4842537 B2 JP 4842537B2 JP 2004351234 A JP2004351234 A JP 2004351234A JP 2004351234 A JP2004351234 A JP 2004351234A JP 4842537 B2 JP4842537 B2 JP 4842537B2
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- gate
- period
- pixels
- gate line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000011159 matrix material Substances 0.000 claims description 3
- 238000000034 method Methods 0.000 description 29
- 239000010410 layer Substances 0.000 description 21
- 239000006185 dispersion Substances 0.000 description 11
- 239000000758 substrate Substances 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 5
- 230000001413 cellular effect Effects 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 230000000750 progressive effect Effects 0.000 description 4
- 238000007789 sealing Methods 0.000 description 4
- 239000010409 thin film Substances 0.000 description 3
- 230000005281 excited state Effects 0.000 description 2
- 230000005283 ground state Effects 0.000 description 2
- 230000001771 impaired effect Effects 0.000 description 2
- 238000004020 luminiscence type Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000000565 sealant Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000002041 carbon nanotube Substances 0.000 description 1
- 229910021393 carbon nanotube Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 150000002484 inorganic compounds Chemical class 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
- 238000003079 width control Methods 0.000 description 1
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Studio Devices (AREA)
- Control Of El Displays (AREA)
Description
本発明は、複数の画素を有する表示装置、電子機器に関する。また、時間階調法で階調を表現する表示装置、電子機器に関する。 The present invention relates to a display device and an electronic apparatus having a plurality of pixels. In addition, the present invention relates to a display device and an electronic device that express gradation by a time gradation method.
表示装置には、アナログのビデオ信号を用いた駆動方法と、デジタルのビデオ信号を用いた駆動方法とがある。前者の駆動方法では、発光素子の輝度をアナログのビデオ信号で制御することで、階調を表現する。一方、後者の駆動方法の1つに、1フレーム期間中において画素が点灯する長さを制御し、階調を表示する時間階調法がある。時間階調法で表示を行う場合、1フレーム期間を複数のサブフレーム期間に分割する。そしてビデオ信号に従い、各サブフレーム期間において画素を点灯又は非点灯の状態にする。上記構成により、1フレーム期間中に、画素が点灯する期間のトータルの長さを、ビデオ信号により制御することができ、階調を表現することができる(例えば、特許文献1参照)。
時間階調法で階調を表現する場合、フレーム周波数によっては画素部に擬似輪郭が表示されてしまうという問題がある。擬似輪郭とは、時間階調法で中間階調を表示したときに度々視認される不自然な輪郭線であって、人間の視覚の特性によって生じる知覚輝度の変動が主な原因とされている。擬似輪郭には、動画を表示する際に生じる動画擬似輪郭と、静止画を表示する際に生じる静止画擬似輪郭とがある。動画擬似輪郭は、連続して出現するフレーム期間において、先のフレーム期間に含まれるサブフレーム期間と後のフレーム期間に含まれるサブフレーム期間とが、連続した1つのフレーム期間として人間の目に視認されてしまうことで発生する。つまり動画擬似輪郭とは、本来のフレーム期間で表示されるべき階調数とは異なる階調数が人間の目に認識されてしまうことで画素部に表示される、不自然な明るい線や暗い線に相当する。静止画擬似輪郭の発生のメカニズムも、動画擬似輪郭の場合と同様である。静止画擬似輪郭は、静止画を表示する場合に、階調数が互いに異なる領域の境界において人間の視点が左右上下に微妙に動いてしまうために、境界付近の画素にあたかも動画が表示されているように見えることで発生する。つまり静止画擬似輪郭とは、階調数が互いに異なる領域の境界付近の画素において動画擬似輪郭が発生することで、境界付近に揺れ動くように発生する、不自然な明るい線や暗い線に相当する。 When gradation is expressed by the time gradation method, there is a problem that a pseudo contour is displayed in the pixel portion depending on the frame frequency. Pseudo contour is an unnatural contour line that is often seen when intermediate gray levels are displayed by the time gray scale method, and is mainly caused by fluctuations in perceived luminance caused by human visual characteristics. . The pseudo contour includes a moving image pseudo contour generated when a moving image is displayed and a still image pseudo contour generated when a still image is displayed. In a pseudo-contour, a subframe period included in a previous frame period and a subframe period included in a subsequent frame period are visually recognized by human eyes as a continuous frame period. It happens by being done. In other words, a moving image pseudo contour is an unnatural bright line or dark line that is displayed on the pixel portion when the number of gradations different from the number of gradations that should be displayed in the original frame period is recognized by the human eye. Corresponds to a line. The generation mechanism of the still image pseudo contour is the same as that of the moving image pseudo contour. When displaying a still image, a still image pseudo-contour shows that a moving image is displayed on the pixels near the boundary because the human viewpoint slightly moves left and right and up and down at the boundary between regions with different numbers of tones. Occurs by appearing to be. In other words, a still image pseudo-contour corresponds to an unnatural bright line or dark line that appears to move around the boundary by generating a moving picture pseudo-contour at a pixel near the boundary of an area having different gradation levels. .
擬似輪郭の発生を抑制するためには、フレーム周波数を高くすることが有効である。しかしながら、フレーム周波数が高くなると、各サブフレーム期間の長さが短くなる。そうすると、最も短いサブフレーム期間の長さに合わせて、駆動回路の駆動周波数を高くする必要が生じるため、駆動回路の信頼性や消費電力を考慮すると、むやみにフレーム周波数を高くするのは好ましくない。 In order to suppress the occurrence of pseudo contour, it is effective to increase the frame frequency. However, as the frame frequency increases, the length of each subframe period decreases. Then, it becomes necessary to increase the drive frequency of the drive circuit in accordance with the length of the shortest subframe period. Therefore, it is not preferable to increase the frame frequency unnecessarily in consideration of the reliability and power consumption of the drive circuit. .
また、擬似輪郭の発生を抑制する空間分散という方法も有効である。通常であれば、時間階調法で階調を表現する場合、サブフレーム期間の出現する順番は、全ての画素で同じであるが、空間分散の手法では、画素ごとにサブフレーム期間が出現する順番を変えるものである。つまり、空間分散の方法とは、同じ階調を表示するとしても、画素ごとにサブフレーム期間が出現する順番を変えることにより、画素が点灯するタイミングを変える方法である。このような空間分散の方法を、単純なプログレッシブ駆動のパネルで行う場合、点灯期間が同じサブフレーム期間で画素の点灯又は非点灯の状態の入れ替えを行うことにより実現する手法、又は、点灯期間の和が等しい複数のサブフレーム期間の間で画素の点灯又は非点灯の状態の入れ替えを行うことによって実現する手法がある。画素の点灯又は非点灯の状態を入れ替えるためには、画素に入力するビデオ信号を入れ替える必要があるが、単純なプログレッシブ駆動のパネルでは、入れ替えるビデオ信号が限られるため、効果が制限されてしまう。 In addition, a method called spatial dispersion that suppresses the generation of pseudo contours is also effective. Normally, when the gradation is expressed by the time gradation method, the order in which the subframe periods appear is the same for all the pixels, but in the spatial dispersion method, the subframe period appears for each pixel. Change the order. In other words, the spatial dispersion method is a method of changing the timing at which the pixels are lit by changing the order in which the subframe periods appear for each pixel even if the same gradation is displayed. When such a spatial dispersion method is performed with a simple progressive drive panel, a method realized by switching the lighting or non-lighting state of the pixels in the same subframe period or the lighting period There is a technique realized by switching the lighting or non-lighting state of a pixel between a plurality of subframe periods having the same sum. In order to switch the lighting or non-lighting state of a pixel, it is necessary to replace the video signal input to the pixel. However, in a simple progressive drive panel, the video signal to be replaced is limited, and thus the effect is limited.
本発明は上述した問題に鑑み、駆動周波数を高くする必要がなく、空間分散の方法を採り入れることで擬似輪郭の発生を抑制する表示装置、電子機器を提供することを課題とする。 In view of the above-described problems, it is an object of the present invention to provide a display device and an electronic apparatus that do not require a high driving frequency and suppress the generation of pseudo contours by adopting a spatial dispersion method.
本発明の表示装置は、少なくとも複数の画素と複数のゲート線を有する。複数の画素は、少なくとも、複数のサブフレーム期間が第1の順番で出現する第1の画素と、1フレーム期間において複数のサブフレーム期間が第2の順番で出現する第2の画素とを有することを特徴とする。例えば、1フレーム期間が3つのサブフレーム期間に分割されている場合、第1の画素では、第1のサブフレーム期間、第2のサブフレーム期間、第3のサブフレーム期間の順に出現し、第2の画素では、第3のサブフレーム期間、第2のサブフレーム期間、第1のサブフレーム期間の順に出現する。また、複数のゲート線は、少なくとも、第1の画素が含むトランジスタが接続された第1のゲート線と、第2の画素が含むトランジスタが接続された第2のゲート線を有する。 The display device of the present invention includes at least a plurality of pixels and a plurality of gate lines. The plurality of pixels include at least a first pixel in which a plurality of subframe periods appear in a first order and a second pixel in which a plurality of subframe periods appear in a second order in one frame period. It is characterized by that. For example, when one frame period is divided into three subframe periods, the first pixel appears in the order of the first subframe period, the second subframe period, and the third subframe period. In the second pixel, the third subframe period, the second subframe period, and the first subframe period appear in this order. The plurality of gate lines include at least a first gate line to which a transistor included in the first pixel is connected and a second gate line to which a transistor included in the second pixel is connected.
上記構成に加えて、本発明の表示装置は、少なくとも、第1のゲート線を制御する第1のゲートドライバと、第2のゲート線を制御する第2のゲートドライバを有する。これらのゲートドライバは、第1の画素と第2の画素の各々のサブフレーム期間の出現の順番が異なるように動作させるために設けられている。 In addition to the above structure, the display device of the present invention includes at least a first gate driver that controls the first gate line and a second gate driver that controls the second gate line. These gate drivers are provided in order to operate the first pixel and the second pixel so that the order of appearance of the sub-frame periods of the first pixel and the second pixel is different.
また、本発明の表示装置が含む第1のゲート線を構成する導電層の一部は、第2のゲート線を構成する第2の導電層と重なることを特徴とする。このように、ゲート線の配置を工夫することにより、空間分散をより効果的に行うことができる。 In addition, a part of the conductive layer included in the first gate line included in the display device of the present invention overlaps with the second conductive layer included in the second gate line. Thus, the spatial dispersion can be more effectively performed by devising the arrangement of the gate lines.
本発明の表示装置は、少なくとも複数のゲート線を有する。複数のゲート線は、複数のグループ(以下ゲート線グループとよぶ)に分かれており、複数のゲート線は、各ゲート線グループで走査されることを特徴とする。
また、本発明の表示装置は、少なくとも複数の画素を有する。複数の画素は、複数のグループ(以下画素グループとよぶ)に分かれており、複数の画素の動作は、各画素グループで制御され、より詳しくは、各画素グループで、サブフレーム期間の出現の順番を変えることを特徴とする。
The display device of the present invention has at least a plurality of gate lines. The plurality of gate lines are divided into a plurality of groups (hereinafter referred to as gate line groups), and the plurality of gate lines are scanned by each gate line group.
The display device of the present invention includes at least a plurality of pixels. The plurality of pixels are divided into a plurality of groups (hereinafter referred to as pixel groups), and the operations of the plurality of pixels are controlled by each pixel group, and more specifically, the order of appearance of the subframe periods in each pixel group It is characterized by changing.
上記構成に加えて、本発明の表示装置は、複数のゲート線を制御するゲートドライバを有し、より詳しくは、各ゲート線グループでゲートドライバを設けるよい。この場合、ゲート線グループの個数と同じ個数だけ、ゲートドライバを設けるとよい。このような複数のゲートドライバは、複数の画素の、複数のサブフレーム期間の出現の順番が異なるように動作させるために設けられている。 In addition to the above structure, the display device of the present invention includes a gate driver that controls a plurality of gate lines, and more specifically, a gate driver may be provided in each gate line group. In this case, gate drivers may be provided as many as the number of gate line groups. Such a plurality of gate drivers are provided to operate the plurality of pixels so that the order of appearance of the plurality of subframe periods is different.
また、複数のゲート線グループから選択された第1のゲート線グループが含む第1のゲート線を構成する導電層の一部は、複数のゲート線グループから選択された第2のゲート線グループが含む第2のゲート線を構成する導電層と重なることを特徴とする。
また、複数のゲート線グループから選択された第1のゲート線グループが含む複数のゲート線のうちの少なくとも1本を構成する導電層の一部は、複数のゲート線グループから選択された第2のゲート線グループが含む複数のゲート線のうちの少なくとも1本を構成する導電層と重なることを特徴とする。
このように、ゲート線の配置を工夫することにより、空間分散をより効果的に行うことができる。
In addition, a part of the conductive layer constituting the first gate line included in the first gate line group selected from the plurality of gate line groups has the second gate line group selected from the plurality of gate line groups. The conductive layer is included in the second gate line including the conductive layer.
In addition, a part of the conductive layer constituting at least one of the plurality of gate lines included in the first gate line group selected from the plurality of gate line groups is the second selected from the plurality of gate line groups. The gate line group overlaps with a conductive layer constituting at least one of a plurality of gate lines included in the gate line group.
Thus, the spatial dispersion can be more effectively performed by devising the arrangement of the gate lines.
本発明の表示装置が含む複数の画素の各々は、1フレーム期間で総階調数の全ての階調を表現することが可能であり、複数のサブフレーム期間のうち、ビデオ信号により選択されたサブフレーム期間において画素が点灯することで、所望の階調を表現する。複数の画素の各々は、少なくとも1つのスイッチ用素子を有する。また、複数の画素の各々は、発光素子と、画素に対するビデオ信号の入力を制御するスイッチ用トランジスタと、発光素子の電流値を制御する駆動用トランジスタ有する。 Each of the plurality of pixels included in the display device of the present invention can express all the gradations of the total number of gradations in one frame period, and is selected by a video signal in the plurality of subframe periods. A pixel is turned on in the sub-frame period to express a desired gradation. Each of the plurality of pixels has at least one switching element. Each of the plurality of pixels includes a light emitting element, a switching transistor that controls input of a video signal to the pixel, and a driving transistor that controls a current value of the light emitting element.
本発明は、上記構成の表示装置を用いたパネルを提供する。パネルとは、複数の画素が封止された状態にあり、多くの場合において、複数の画素が一対の基板により封止された状態にあるものに相当する。 The present invention provides a panel using the display device having the above structure. A panel is in a state in which a plurality of pixels are sealed, and in many cases, corresponds to a state in which a plurality of pixels are sealed with a pair of substrates.
本発明は、上記構成の表示装置を用いたモジュールを提供する。モジュールとは、上記のパネルに、プリント基板を接続した状態にあり、プリント基板には、コントローラ回路や電源回路に相当する複数のICチップが実装されている。 The present invention provides a module using the display device configured as described above. A module is a state in which a printed circuit board is connected to the above-described panel, and a plurality of IC chips corresponding to a controller circuit and a power supply circuit are mounted on the printed circuit board.
本発明は、上記構成の表示装置を用いた携帯端末を提供する。携帯端末とは、携帯電話装置(携帯電話機、携帯電話ともよぶ)、PDA、電子手帳及び携帯型ゲーム機等に相当する。 The present invention provides a portable terminal using the display device configured as described above. The portable terminal corresponds to a cellular phone device (also referred to as a cellular phone or a cellular phone), a PDA, an electronic notebook, a portable game machine, and the like.
本発明は、上記構成の表示装置を用いたデジタルカメラを提供する。デジタルカメラの表示部として、本発明の表示装置の構成が用いられる。 The present invention provides a digital camera using the display device configured as described above. The configuration of the display device of the present invention is used as a display unit of a digital camera.
本発明は、上記構成の表示装置を用いたデジタルビデオカメラを提供する。デジタルビデオカメラの表示部として、本発明の表示装置の構成が用いられる。 The present invention provides a digital video camera using the display device configured as described above. As the display unit of the digital video camera, the configuration of the display device of the present invention is used.
本発明は、上記構成の表示装置を用いたディスプレイを提供する。ディスプレイとは、パーソナルコンピュータのモニターとして用いたり、広告表示用のモニターとして用いたりするものに相当する。 The present invention provides a display using the display device configured as described above. The display corresponds to a display used as a personal computer monitor or an advertisement display monitor.
本発明は、上記構成の表示装置を用いたテレビジョン装置を提供する。 The present invention provides a television apparatus using the display device having the above structure.
上記構成を有する本発明により、より効果的な空間分散が可能となるので擬似輪郭の発生を抑えることができる。また、駆動回路の駆動周波数を高くする必要がないため、駆動回路の消費電力が高くなることがなく、駆動回路の信頼性を損ねることがない。 According to the present invention having the above-described configuration, more effective spatial dispersion is possible, so that the generation of pseudo contours can be suppressed. In addition, since it is not necessary to increase the drive frequency of the drive circuit, the power consumption of the drive circuit does not increase and the reliability of the drive circuit is not impaired.
以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. However, the present invention can be implemented in many different modes, and those skilled in the art can easily understand that the modes and details can be variously changed without departing from the spirit and scope of the present invention. Is done. Therefore, the present invention is not construed as being limited to the description of this embodiment mode.
(実施の形態1)
本発明の表示装置の構成について、図1を用いて説明する。本発明の表示装置は、画素101が複数設けられた画素部102と、ソースドライバ103と、ゲートドライバ104、105とを有する。複数の画素101は、座標(1、1)から、座標(x、y)(x、yは自然数)まで、マトリクス状に配置されている。画素部102は、複数のソース線S1〜Sx、複数のゲート線G1〜Gy、複数の電源線V1〜Vyが設けられており、これらの配線により、各画素101に対して各種信号の電圧または電源電圧が供給されている。
(Embodiment 1)
The structure of the display device of the present invention will be described with reference to FIG. The display device of the present invention includes a
本発明は、複数のゲート線G1〜Gyを複数のゲート線グループに分けることを特徴とする。また、複数の画素101を複数の画素グループに分けることを特徴とする。各画素グループは、各ゲート線グループに対応するものであり、より詳しくは、同じゲート線グループのゲート線に接続するトランジスタを含む画素は、同じ画素グループとなる。
なお、ゲート線を走査するゲートドライバは、ゲート線グループ毎に設けることが好ましいが、複数のゲート線グループで共有してもよい。複数のゲート線グループでゲートドライバを共有する場合、ゲートドライバの出力の供給を切り替える切り替え回路を設ける必要がある。複数のゲートドライバは、複数の画素の、複数のサブフレーム期間の出現の順番が異なるように動作させるために設けられる。
The present invention is characterized in that a plurality of gate lines G1 to Gy are divided into a plurality of gate line groups. In addition, the
Note that a gate driver for scanning a gate line is preferably provided for each gate line group, but may be shared by a plurality of gate line groups. When a gate driver is shared by a plurality of gate line groups, it is necessary to provide a switching circuit that switches supply of the output of the gate driver. The plurality of gate drivers are provided to operate the plurality of pixels so that the order of appearance of the plurality of subframe periods is different.
また本発明は、複数の画素の制御は、各画素グループで独立して行うことを特徴としており、具体的には、各画素グループで、サブフレーム期間の出現の順番を変えることを特徴とする。
換言すると、本発明は、少なくとも、複数のサブフレーム期間が第1の順番で出現する第1の画素と、1フレーム期間において複数のサブフレーム期間が第2の順番で出現する第2の画素とを有することを特徴とする。例えば、1フレーム期間が3つのサブフレーム期間に分割されている場合、第1の画素では、第1のサブフレーム期間、第2のサブフレーム期間、第3のサブフレーム期間の順に出現し、第2の画素では、第3のサブフレーム期間、第2のサブフレーム期間、第1のサブフレーム期間の順に出現する。また、複数のゲート線は、少なくとも、第1の画素が含むトランジスタが接続された第1のゲート線と、第2の画素が含むトランジスタが接続された第2のゲート線を有する。
上記特徴を有する本発明は、空間分散を実現し、擬似輪郭の発生を抑制することができる。
Further, the present invention is characterized in that control of a plurality of pixels is performed independently in each pixel group, and specifically, the order of appearance of subframe periods is changed in each pixel group. .
In other words, the present invention includes at least a first pixel in which a plurality of subframe periods appear in a first order, and a second pixel in which a plurality of subframe periods appear in a second order in one frame period; It is characterized by having. For example, when one frame period is divided into three subframe periods, the first pixel appears in the order of the first subframe period, the second subframe period, and the third subframe period. In the second pixel, the third subframe period, the second subframe period, and the first subframe period appear in this order. The plurality of gate lines include at least a first gate line to which a transistor included in the first pixel is connected and a second gate line to which a transistor included in the second pixel is connected.
The present invention having the above features can realize spatial dispersion and suppress the generation of pseudo contours.
本実施の形態では、複数のゲート線G1〜Gyを2つのゲート線グループに分けて、各ゲート線グループにゲートドライバを設ける形態について説明する。具体的には、奇数行目に配置された複数のゲート線G1、G3、・・・、G(y−1)を1つのゲート線グループとし、偶数行目に配置された複数のゲート線G2、G4、・・・、Gyをもう1つのゲート線グループに分けて、奇数行目のゲート線を走査するゲートドライバ104と、偶数行目のゲート線を走査するゲートドライバ105の2つを設ける形態について説明する。ゲートドライバ104とゲートドライバ105は、ソースドライバ103による制限を除いて、独立に動作する。
In this embodiment, a mode in which a plurality of gate lines G1 to Gy are divided into two gate line groups and a gate driver is provided in each gate line group will be described. Specifically, a plurality of gate lines G1, G3,..., G (y−1) arranged in odd rows are set as one gate line group, and a plurality of gate lines G2 arranged in even rows. , G4,..., Gy are divided into another gate line group, and two
また、本実施の形態では、複数のゲート線G1、G3、・・・、G(y−1)に接続するトランジスタを含む画素101を1つの画素グループとし、複数のゲート線G2、G4、・・・、Gyに接続するトランジスタを含む画素101をもう1つの画素グループとする。そして、複数の画素101の制御は、各画素グループで独立して行う。
In this embodiment, the
次に、本発明の表示装置が含むゲートドライバ104の構成について、図2(A)を用いて説明する。ゲートドライバ104の各々は、シフトレジスタ202、203、AND回路204、205、OR回路206、バッファ回路207を有する。
Next, the structure of the
シフトレジスタ202、203の出力は、それぞれ、AND回路204、205に入力される。パルス幅制御信号PWC1、PWC2は、AND回路204、205の出力期間が重ならないようにするための信号であり、AND回路204、205の出力はOR回路206に入力される。OR回路206の出力パルスはバッファ回路207によって電流増幅され、ゲート線G1、G3、・・・、G(y−1)に出力される。ゲートドライバ105は、バッファ回路207の出力がゲート線G2、G4、・・・、Gに出力される以外は、ゲートドライバ104の構成と同様である。
The outputs of the shift registers 202 and 203 are input to AND
次に、シフトレジスタ202、203の構成について、図2(B)を用いて説明する。シフトレジスタ202、203は複数のフリップフロップ回路208とAND回路209を有する。シフトレジスタ202、203には、同じ構成のものが使用可能だが、別の構成のものを使用してもよい。
Next, the structure of the shift registers 202 and 203 will be described with reference to FIG. The shift registers 202 and 203 have a plurality of flip-
シフトレジスタ210には、クロック信号(GCLK)、スタートパルス信号(GSP)などの各種制御信号が入力される。クロック信号の1周期の長さの前段の出力パルスが、フリップフロップ回路208によってクロック信号の半周期の長さだけシフトされて出力される。次に、AND回路209によってこの出力パルスと前段の出力とのANDをとることにより、クロック信号の半周期の長さのパルスが生成される。
Various control signals such as a clock signal (GCLK) and a start pulse signal (GSP) are input to the
次に、本発明の表示装置が含むソースドライバ103の構成について、図2(C)を用いて説明する。ソースドライバ103は、シフトレジスタ210、ラッチ回路211、212、選択回路213を有する。
Next, the structure of the
シフトレジスタ210には、クロック信号(CLK)、スタートパルス信号(SP)などの各種制御信号が入力される。クロック信号(CLK)とスタートパルス信号(SP)が入力されると、シフトレジスタ210においてタイミング信号が生成される。生成したタイミング信号は、1段目のラッチ回路211に順に入力される。ラッチ回路211にタイミング信号が入力されると、タイミング信号のパルスに同期して、ビデオ信号が順にラッチ回路211に書き込まれ、保持される。なお、本実施の形態ではラッチ回路211に順にビデオ信号を書き込んでいるが、本発明はこの構成に限定されない。複数のステージのラッチ回路211をいくつかのグループに分け、グループごとに並行してビデオ信号を入力する、いわゆる分割駆動を行っても良い。また、ラッチ回路211の全ステージのラッチ回路への、ビデオ信号の書き込みが1通り終了するまでの期間を、行選択期間と呼ぶ。実際には、上記行選択期間に水平帰線期間が加えられた期間を行選択期間に含むことがある。行選択期間が終了すると、2段目のラッチ回路212に、制御信号の1つに相当するラッチ信号が供給され、ラッチ信号に同期してラッチ回路211に保持されているビデオ信号が、ラッチ回路212に一斉に書き込まれる。ビデオ信号をラッチ回路212に送出し終えたラッチ回路211には、再びシフトレジスタ210からのタイミング信号に同期して、次のビットのビデオ信号の書き込みが順次行われる。この2順目の1行選択期間中には、ラッチ回路212に書き込まれ、保持されているビデオ信号が、選択回路213に入力される。そして、選択回路213により、ビデオ信号を出力するか、消去の信号を出力するかが選択され、選択されたビデオ信号又は消去の信号は、画素部102に入力される。なお、ソースドライバ103が出力するビデオ信号は、画素部102において画素101が画像を表示するための信号である。また、ソースドライバ103が出力する消去信号は、1水平期間の整数倍ではない点灯期間を設定する際に、画素101に供給される信号である。
Various control signals such as a clock signal (CLK) and a start pulse signal (SP) are input to the
本発明の表示装置の構成は、上記構成に限定されず、各画素101に各種信号の電圧または電源電圧を供給するための配線の種類及び数及び配置は、画素101の構成に合わせて適宜変更することが可能である。また、ソースドライバ103、ゲートドライバ104、105の構成は、上記構成に限定されず、画素部102の構成に合わせて適宜変更することが可能である。また、シフトレジスタ202、203、210は、複数のゲート線を順番に選択するタイミング信号を出力する回路であるが、シフトレジスタ202、203、210の代わりに、複数のゲート線をランダムに選択するタイミング信号を出力する回路(例えばデコーダ)を用いても良い。また、ソースドライバ103とゲートドライバ104、105は、画素部102と同じ基板上に形成しても良いし、異なる基板上に形成しても良い。
The structure of the display device of the present invention is not limited to the above structure, and the type, number, and arrangement of wirings for supplying various signal voltages or power supply voltages to each
次に、画素部102の具体的な構成について、図3を用いて説明する。画素部102が含む複数の画素101の各々は、発光素子804、スイッチ用トランジスタ805、駆動用トランジスタ806、容量素子807を有する。
Next, a specific configuration of the
ソース線Sn(nは自然数、1≦n≦x)には、ソースドライバ103によってビデオ信号および消去信号が入力される。スイッチ用トランジスタ805は、ゲート線Gk(kは自然数)に入力される選択信号に従って、駆動用トランジスタ806のゲート電極への、ビデオ信号又は消去信号の電位の供給を制御する。駆動用トランジスタ806は、ビデオ信号又は消去信号の電位に従って、発光素子804への電流の供給を制御する。スイッチ用トランジスタ805のスイッチングは、ゲート線Gkに入力される選択信号により制御される。また容量素子807は、駆動用トランジスタ806のゲート電圧を保持する。なお、駆動用トランジスタ806のゲート電圧を、駆動用トランジスタ806のゲート容量や他の寄生容量で賄うことが可能な場合、容量素子807を設けなくてもよい。
A video signal and an erase signal are input by the
次に、画素部102におけるゲート線の配置について説明する。通常のプログレッシブ駆動が採用された画素部102では、奇数行目(G(2k−1)行目)に配置されたゲート線は、奇数行目((2k−1)行目)に配置された画素101のスイッチ用トランジスタ805に接続する(k=1、2、・・・、y/2)。また、偶数行目(G(2k)行目)に配置されたゲート線は、偶数行目((2k)行目)に配置された画素101のスイッチ用トランジスタ805に接続する。つまり、奇数行目のゲート線は奇数行目の画素のスイッチ用トランジスタ805に接続し、偶数行目のゲート線は偶数行目の画素のスイッチ用トランジスタ805に接続する。
Next, arrangement of gate lines in the
一方、本発明の表示装置の画素部102では、奇数行目(G(2k−1)行目)に配置されたゲート線は、奇数列目((n−1)列目)で奇数行目((2k−1)行目)に配置された画素101のスイッチ用トランジスタ805と、偶数列目(n列目)で偶数行目(2k行目)の画素101のスイッチ用トランジスタ805に接続する。
また、偶数行目(G(2k)行目)に配置されたゲート線は、偶数列目(n列目)で奇数行目((2k−1)行目)に配置された画素101のスイッチ用トランジスタ805と、奇数列目((n−1)列目)で偶数行目(2k行目)に配置された画素101のスイッチ用トランジスタ805に接続する。
つまり、本発明では、奇数行目のゲート線は、座標(奇数、奇数)と、座標(偶数、偶数)に配置された画素101が含むスイッチ用トランジスタ805に接続する。また、偶数行目のゲート線は、座標(偶数、奇数)、座標(奇数、偶数)に配置された画素101が含むスイッチ用トランジスタ805に接続する。ゲート線と画素101を上記のような接続関係にするため、奇数行目(G(2k−1)行目)のゲート線を構成する導電層の一部は、偶数行目(2k行目)のゲート線を構成する導電層の一部と重なることを特徴とする。このように、ゲート線の配置を工夫することにより、空間分散をより効果的に行い、擬似輪郭の発生を抑制することができる。
On the other hand, in the
The gate lines arranged in the even-numbered rows (G (2k) rows) are switches of the
That is, in the present invention, the gate lines in the odd rows are connected to the switching
なお、ゲート線の配置はこの方法に限らない。例えば、画素101が含む赤・緑・青のいずれかに対応する3つの副画素にあわせて、3画素毎に別の行に配置された画素101のスイッチ用トランジスタ805をオン及びオフしてもよい。
Note that the arrangement of the gate lines is not limited to this method. For example, even if the switching
次に、1フレーム期間で、4ビットの表示(総階調数32の表示)を行う場合のタイミングチャートの例について、図4を用いて説明する。1フレーム期間は4つのサブフレーム期間に分割される。 Next, an example of a timing chart in the case of performing 4-bit display (display of the total number of gradations 32) in one frame period will be described with reference to FIG. One frame period is divided into four subframe periods.
期間Tw1A〜Tw4Aは、G(2k−1)行目のゲート線を走査する期間であって、ソースドライバ103が画素101にビデオ信号を供給する期間を表す(図4、タイミングチャート401参照)。期間Tw1A〜Tw4Aの各々で、y/2回、1行分の数のデータをサンプリングし、サンプリングしたデータをソース線に出力する。期間Tw1Aは最下位ビット(1ビット目)のデータを出力する期間であり、期間Tw2Aは下から2番目のビットのデータを出力する期間であり、期間Tw3Aは下から3番目のビットのデータを出力する期間であり、期間Tw4Aが最上位ビット(4ビット目)のデータを出力する期間である。
A period Tw1A to Tw4A is a period during which the gate line of the G (2k-1) th row is scanned, and represents a period during which the
期間Tw1B〜Tw4Bは、G(2k)行目のゲート線を走査する期間であって、ソースドライバ103が画素101にビデオ信号を供給する期間を表す(図4、タイミングチャート402参照)。期間Tw1B〜Tw4Bの各々で、y/2回、1行分の数のデータをサンプリングし、サンプリングしたデータをソース線に出力する。期間Tw1Bは最下位ビット(1ビット目)のデータを出力する期間であり、期間Tw2Bは下から2番目のビットのデータを出力する期間であり、期間Tw3Bは下から3番目のビットのデータを出力する期間であり、期間Tw4Bは最上位ビット(4ビット目)のデータを出力する期間である。
A period Tw1B to Tw4B is a period during which the gate line of the G (2k) th row is scanned, and represents a period during which the
期間Te1A〜Te2Aは、G(2k−1)行目のゲート線を走査する期間であって、ソースドライバ103が画素101に消去信号を供給する期間を表す(図4、タイミングチャート403参照)。期間Te1A〜Te2Aの各々で、でy/2行分の数の画素を非点灯状態にする。期間Te1Aが最下位ビットのデータの消去に対応し、期間Te4Aが下から2番目のビットの消去に対応する。
A period Te1A to Te2A is a period during which the gate line of the G (2k−1) th row is scanned, and represents a period during which the
期間Te1B〜Te2Bは、G(2k)行目のゲート線を走査する期間であって、ソースドライバ103が画素101に消去信号を供給する期間を表す(図4、タイミングチャート404参照)。期間Te1B〜Te2Bの各々で、y/2回行分の数の画素を非点灯状態にする。期間Te1Bが最下位ビットのデータの消去に対応し、期間Te4Bが下から2番目のビットの消去に対応する。
A period Te1B to Te2B is a period during which the gate line of the G (2k) -th row is scanned and represents a period during which the
期間Ti1A〜Ti4A及び期間Ti1B〜Ti4Bは、実際に画素101が点灯する期間を表す。期間Ti1A〜Ti4Aは、期間Tw1A〜Tw4Aでソース線に出力されたビデオ信号に従って画素101が点灯する期間を表す。期間Ti1B〜Ti4Bは、期間Tw1B〜Tw4Bでソース線に出力されたビデオ信号に従って画素101が点灯する期間を表す。
The periods Ti1A to Ti4A and the periods Ti1B to Ti4B represent periods in which the
そこで、図4に、1行目のゲート線G1によってスイッチングされるトランジスタを含む画素101の点灯のタイミングチャート405と、(y−1)行目のゲート線G(y−1)によってスイッチングされるトランジスタを含む画素101の点灯のタイミングチャート416を表す。また、2行目のゲート線G2によってスイッチングされるトランジスタを含む画素101の点灯のタイミングチャート417と、y行目のゲート線Gyによってスイッチングされるトランジスタを含む画素101の点灯のタイミングチャート418を表す。このように2つのグループで、同じビットのデータの点灯期間、すなわち、期間Ti1Aと期間Ti1B、期間Ti2Aと期間Ti2B、期間Ti3Aと期間Ti3B、期間Ti4Aと期間Ti4Bが1フレーム期間の中で出現するタイミングが異なるため、本発明は、空間分散を実現し、擬似輪郭の発生を抑制することができる。
Therefore, in FIG. 4, the
また、1フレーム期間は複数のサブフレーム期間に分かれており、複数のサブフレーム期間の各々は、書き込み期間と点灯期間を有するが、本発明の表示装置の1フレーム期間における合計の書き込み期間は、単純なプログレッシブ駆動のパネルの1フレーム期間における合計の書き込み期間と変わらないため、駆動周波数を高くする必要がない。従って、駆動回路の周波数が高くなることがなく、また、駆動回路の信頼性を損ねることがない。
(実施の形態2)
Further, one frame period is divided into a plurality of subframe periods, and each of the plurality of subframe periods has a writing period and a lighting period, but the total writing period in one frame period of the display device of the present invention is: Since it is not different from the total writing period in one frame period of a simple progressive driving panel, it is not necessary to increase the driving frequency. Therefore, the frequency of the drive circuit does not increase, and the reliability of the drive circuit is not impaired.
(Embodiment 2)
本発明の表示装置の構成について、図5を用いて説明する。本発明の表示装置は、画素101が複数設けられた画素部102と、ソースドライバ103と、ゲートドライバ104、105とを有する。また画素部102は、複数のソース線Sn(nは自然数、1≦n≦y)、複数のゲート線Ga(2k)、Gb(2k)(kは自然数、1≦k≦y/2)、複数の電源線Vnが設けられており、これらの配線により、各画素101に対して各種信号の電圧または電源電圧が供給されている。
The structure of the display device of the present invention will be described with reference to FIG. The display device of the present invention includes a
本発明は、複数のゲート線を複数のゲート線グループに分けることを特徴とする。また、複数のゲート線グループに対応して、複数の画素101を複数の画素グループに分けることを特徴とする。そして、複数の画素の制御は、各画素グループで独立して行うことを特徴としており、具体的には、各画素グループで、サブフレーム期間の出現の順番を変えることを特徴とする。
The present invention is characterized in that a plurality of gate lines are divided into a plurality of gate line groups. A plurality of
本実施の形態では、複数のゲート線Ga(2k)、Gb(2k)を2つのグループに分けて、各グループにゲートドライバを設ける形態について説明する。具体的には、奇数行目に配置された複数のゲート線Ga1、Ga3、・・・、Ga(2k−1)、Ga(2k+1)、・・・、Ga(y−1)、及びゲート線Gb1、Gb3、・・・、Gb(2k−1)、Gb(2k+1)、・・・、Gb(y−1)を1つのグループとし、偶数行目に配置された複数のゲート線Ga2、Ga4、・・・、Ga(2k)、Ga(2K+2)、・・・、Gay、及びゲート線Gb2、Gb4、・・・、Gb(2k)、Gb(2K+2)、・・・、Gbyをもう1つのグループとする。そして、奇数行目のゲート線を走査するゲートドライバ104と、偶数行目のゲート線を走査するゲートドライバ105の2つを設けている。
In this embodiment, a mode in which a plurality of gate lines Ga (2k) and Gb (2k) are divided into two groups and a gate driver is provided in each group will be described. Specifically, a plurality of gate lines Ga1, Ga3,..., Ga (2k−1), Ga (2k + 1),. Gb1, Gb3,..., Gb (2k-1), Gb (2k + 1),..., Gb (y-1) as one group, and a plurality of gate lines Ga2, Ga4 arranged in even rows , ..., Ga (2k), Ga (2K + 2), ..., Gay, and gate lines Gb2, Gb4, ..., Gb (2k), Gb (2K + 2), ..., Gby One group. Two
本発明は、各画素のグループの制御は、各画素のグループで独立して行うことを特徴としており、具体的には、各画素のグループで、サブフレーム期間の出現の順番を変えることを特徴とする。
換言すると、本発明は、少なくとも、複数のサブフレーム期間が第1の順番で出現する第1の画素と、1フレーム期間において複数のサブフレーム期間が第2の順番で出現する第2の画素とを有することを特徴とする。また、複数のゲート線は、少なくとも、第1の画素が含むトランジスタが接続された第1のゲート線と、第2の画素が含むトランジスタが接続された第2のゲート線を有する。
The present invention is characterized in that the control of each pixel group is performed independently in each pixel group, and specifically, the order of appearance of subframe periods is changed in each pixel group. And
In other words, the present invention includes at least a first pixel in which a plurality of subframe periods appear in a first order, and a second pixel in which a plurality of subframe periods appear in a second order in one frame period; It is characterized by having. The plurality of gate lines include at least a first gate line to which a transistor included in the first pixel is connected and a second gate line to which a transistor included in the second pixel is connected.
画素101は、発光素子804、スイッチ用トランジスタ805、駆動用トランジスタ806、容量素子807、消去用トランジスタ808を有する。この構成は、上記の図2に示す構成に消去用トランジスタ808を追加した構成である。消去用トランジスタ808の配置により、強制的に発光素子804に電流が流れない期間を作ることができるため、デューティ比を向上させることができる。
The
次に、ゲートドライバ104の構成について、図6を用いて説明する。ゲートドライバ104の各々は、シフトレジスタ701、選択回路702、スイッチ703、レベルシフタ回路704、バッファ回路705とを有する。レベルシフタ回路704、バッファ回路705は各ゲート線に対応して設けられている。
Next, the configuration of the
シフトレジスタ701は、外部から供給される制御信号(クロック信号等)に従って、順次タイミングパルスを下段の回路に出力する。選択回路702は、スイッチ703に制御信号を供給する回路である。スイッチは選択回路702から出力される信号に従って、ゲート線Ga1又はゲート線Gb1と導通状態となる。ゲートドライバ105の構成は、バッファ回路705の出力がゲート線Ga2、Ga4、・・・、Gan、ゲート線Gb2、Gb4、・・・、Gbnに出力される以外は、ゲートドライバ104の構成と同様である。
The
本実施の形態は、上記の実施の形態と自由に組み合わせることができる。また、本実施の形態は、点灯期間が同じサブフレーム期間で画素の点灯又は非点灯の状態の入れ替えを行うことにより実現する手法、又は、点灯期間の和が等しい複数のサブフレーム期間間で画素の点灯又は非点灯の状態の入れ替えを行うことによって実現する手法と組み合わせて用いてもよい。
(実施の形態3)
This embodiment mode can be freely combined with the above embodiment modes. Further, in this embodiment, a method realized by switching the lighting or non-lighting state of a pixel in a subframe period with the same lighting period, or a pixel between a plurality of subframe periods having the same sum of lighting periods You may use in combination with the method implement | achieved by replacing the lighting or non-lighting state of.
(Embodiment 3)
本発明の表示装置の一形態である、画素部40と、第1のゲートドライバ41と、第2のゲートドライバと、ソースドライバ43とを搭載したパネルについて説明する。基板20上には、発光素子13を含む画素を複数有する画素部40、第1のゲートドライバ41、第2のゲートドライバ42、ソースドライバ43及び接続フィルム407が設けられる(図7(A)参照)。接続フィルム407は外部回路(ICチップ)と接続する。
A panel mounted with a
図7(B)はパネルのA−Bにおける断面図を示し、画素部40に設けられた駆動用トランジスタ12と発光素子13と容量素子16と、ソースドライバ43に設けられたCMOS回路410を示す。
画素部40と第1のゲートドライバ41、第2のゲートドライバ42及びソースドライバ43の周囲にはシール材408が設けられ、発光素子13は、シール材408と対向基板406により封止される。この封止処理は、発光素子13を水分から保護するための処理であり、ここではカバー材(ガラス、セラミックス、プラスチック、金属等)により封止する方法を用いるが、熱硬化性樹脂や紫外光硬化性樹脂を用いて封止する方法、金属酸化物や窒化物等のバリア能力が高い薄膜により封止する方法を用いてもよい。基板20上に形成される素子は、非晶質半導体に比べて移動度等の特性が良好な結晶質半導体(ポリシリコン)により形成することが好適であり、そうすると、同一表面上におけるモノリシック化が実現される。上記構成を有するパネルは、接続する外部ICの個数が減少するため、小型・軽量・薄型が実現される。
FIG. 7B is a cross-sectional view taken along the line AB of the panel, and shows a driving
A
なお上記の図7に示す構成では、発光素子13の画素電極は透光性を有し、発光素子13の対向電極は遮光性を有する。従って、発光素子13は下面出射を行う。
また上記とは異なる構成として、発光素子13の画素電極は遮光性を有し、発光素子13の対向電極は透光性を有する場合がある(図8(A)参照)。この場合、発光素子13は上面出射を行う。
In the configuration shown in FIG. 7, the pixel electrode of the light-emitting
As a structure different from the above, the pixel electrode of the light-emitting
また上記とは異なる構成として、発光素子13の画素電極と、発光素子13の対向電極の両者が透光性を有する場合がある(図8(B)参照)。この場合、発光素子13は両面出射を行う。
Further, as a structure different from the above, there are cases where both the pixel electrode of the light-emitting
なお、図7に示す構成では、駆動用トランジスタ12のソースドレイン配線上に絶縁層を設けて、当該絶縁層上に発光素子13の画素電極を設けている。しかしながら、本発明はこの構成に制約されず、図8(A)(B)に示す構成のように、駆動用トランジスタ12のソースドレイン配線と同じ層に、発光素子13の画素電極が設けられてもよい。また、駆動用トランジスタ12のソースドレイン配線と、発光素子13の画素電極とが積層する部分は、図8(A)に示すように、駆動用トランジスタ12のソースドレイン配線が下層で、発光素子13の画素電極が上層でもよいし、図8(B)に示すように、発光素子13の画素電極が下層で、駆動用トランジスタ12のソースドレイン配線が上層でもよい。
In the configuration illustrated in FIG. 7, an insulating layer is provided over the source / drain wiring of the driving
なお、画素部40は絶縁表面上に形成された非晶質半導体(アモルファスシリコン)をチャネル部としたTFTにより構成し、第1のゲートドライバ41と、第2のゲートドライバと、ソースドライバ43とはICチップにより構成してもよい。ICチップは、COG方式により基板20上に貼り合わせたり、基板20に接続する接続フィルム407に貼り合わせたりしてもよい。非晶質半導体は、CVD法を用いることで、大面積の基板に簡単に形成することができ、かつ結晶化の工程が不要であることから、安価なパネルの提供を可能とする。また、この際、インクジェット法に代表される液滴吐出法により導電層を形成すると、より安価なパネルの提供を可能とする。
Note that the
本発明の表示装置が含む発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的にはOLED(Organic Light Emitting Diode)や、FED(Field Emission Display)に用いられているMIM型の電子源素子(電子放出素子)等が含まれる。発光素子の一つであるOLEDは、電場を加えることで発生するルミネッセンス(Electro Luminescence)が得られる電界発光材料を含む層(以下電界発光層と略記)と、陽極と、陰極とを有している。電界発光層は陽極と陰極の間に設けられており、単層または複数の層で構成されている。これらの層の中に無機化合物を含んでいる場合もある。電界発光層におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光(蛍光)と三重項励起状態から基底状態に戻る際の発光(リン光)とが含まれる。 The light-emitting element included in the display device of the present invention includes, in its category, an element whose luminance is controlled by current or voltage. Specifically, the light-emitting element is used for OLED (Organic Light Emitting Diode) and FED (Field Emission Display). MIM type electron source elements (electron emitting elements) and the like are included. An OLED that is one of light-emitting elements includes a layer containing an electroluminescent material (hereinafter, abbreviated as an electroluminescent layer) from which luminescence generated by applying an electric field is obtained, an anode, and a cathode. Yes. The electroluminescent layer is provided between the anode and the cathode, and is composed of a single layer or a plurality of layers. In some cases, these layers contain an inorganic compound. Luminescence in the electroluminescent layer includes light emission (fluorescence) when returning from the singlet excited state to the ground state and light emission (phosphorescence) when returning from the triplet excited state to the ground state.
また、本発明の表示装置において用いられるトランジスタには、多結晶半導体、微結晶半導体(セミアモルファス半導体を含む)、アモルファス半導体を用いた薄膜トランジスタを用いることができるが、本発明の表示装置に用いられるトランジスタは薄膜トランジスタに限定されない。単結晶シリコンを用いて形成されたトランジスタであっても良いし、SOIを用いたトランジスタであっても良い。また、有機半導体を用いたトランジスタであっても良いし、カーボンナノチューブを用いたトランジスタであってもよい。また本発明の表示装置の画素に設けられたトランジスタは、シングルゲート構造を有していても良いし、ダブルゲート構造やそれ以上のゲート電極を有するマルチゲート構造であっても良い。
(実施の形態4)
As the transistor used in the display device of the present invention, a polycrystalline semiconductor, a microcrystalline semiconductor (including a semi-amorphous semiconductor), or a thin film transistor using an amorphous semiconductor can be used, but the transistor is used in the display device of the present invention. The transistor is not limited to a thin film transistor. A transistor formed using single crystal silicon or a transistor using SOI may be used. Further, a transistor using an organic semiconductor or a transistor using carbon nanotubes may be used. In addition, the transistor provided in the pixel of the display device of the present invention may have a single gate structure, a double gate structure, or a multi-gate structure having more gate electrodes.
(Embodiment 4)
本発明の表示装置を用いた電子機器の一態様について、図9、10を参照して説明する。ここで例示する電子機器は携帯電話装置であり、筐体2700、2706、パネル2701、ハウジング2702、プリント配線基板2703、操作ボタン2704、バッテリ2705とを含む(図9参照)。パネル2701は、複数の画素がマトリクス状に配置された画素部を有しており、一対の基板により画素部が封止された状態である。パネル2701はハウジング2702に脱着自在に組み込まれ、ハウジング2702はプリント配線基板2703に嵌着される。ハウジング2702はパネル2701が組み込まれる電子機器に合わせて、形状や寸法が適宜変更される。プリント配線基板2703には、中央処理回路(CPU)、コントローラ回路、電源回路に相当する複数のICチップが実装される。モジュールとは、パネルにプリント配線基板2703が実装された状態に相当する。
One mode of an electronic device using the display device of the present invention will be described with reference to FIGS. The electronic device illustrated here is a mobile phone device, and includes
パネル2701は、接続フィルム2708を介して、プリント配線基板2703と一体化される。上記のパネル2701、ハウジング2702、プリント配線基板2703は、操作ボタン2704やバッテリ2705と共に、筐体2700、2706の内部に収納される。パネル2701が含む画素部は、筐体2700に設けられた開口窓から視認できるように配置されている。
The
なお、筐体2700、2706は、携帯電話装置の外観形状を一例として示したものであり、本実施の形態に係る電子機器は、その機能や用途に応じて様々な態様に変容しうる。従って、以下に、電子機器の態様の一例について、図8を参照して説明する。
Note that the
携帯端末である携帯電話装置は、画素部9102等を含む(図10(A)参照)。携帯端末である携帯型ゲーム装置は、画素部9801等を含む(図10(B)参照)。デジタルビデオカメラは、画素部9701、9702等を含む(図10(C)参照)。携帯情報端末であるPDA(personal digital assistant)は、画素部9201等を含む(図10(D)参照)。テレビジョン装置は、画素部9301等を含む(図10(E)参照)。モニター装置は、画素部9401等を含む(図10(F)参照)。
A cellular phone device which is a portable terminal includes a
本発明は、携帯端末である携帯電話装置(携帯電話機、携帯電話ともよぶ)、PDA、電子手帳及び携帯型ゲーム機や、テレビジョン装置(テレビ、テレビジョン受信機ともよぶ)、ディスプレイ(モニター装置ともよぶ)、デジタルカメラ、デジタルビデオカメラ、カーオーディオ等の音響再生装置、家庭用ゲーム機等の様々な電子機器に適用することができる。本実施の形態は、上記の実施の形態と自由に組み合わせることができる。 The present invention relates to a mobile phone device (also referred to as a mobile phone or a mobile phone) which is a mobile terminal, a PDA, an electronic notebook, a portable game machine, a television device (also referred to as a television or a television receiver), a display (a monitor device). It can also be applied to various electronic devices such as a digital camera, a digital video camera, a sound reproduction device such as a car audio, and a home game machine. This embodiment mode can be freely combined with the above embodiment modes.
Claims (2)
前記複数の画素はマトリクス状に配置され、
前記複数の画素は、少なくとも、複数のサブフレーム期間が第1の順番で出現する複数の第1の画素と、前記複数のサブフレーム期間が第2の順番で出現する複数の第2の画素を有し、
前記複数のゲート線は、少なくとも、前記第1の画素が含む第1のスイッチ用トランジスタが接続された第1のゲート線と、前記第2の画素が含む第2のスイッチ用トランジスタが接続された第2のゲート線を有し、
複数の前記第1の画素は、座標(奇数、奇数)と、座標(偶数、偶数)と、に配置され、
複数の前記第2の画素は、座標(偶数、奇数)と、座標(奇数、偶数)と、に配置され、
前記第1の画素は、前記第1のスイッチ用トランジスタと、第1の駆動用トランジスタと、第1の発光素子と、を有し、
前記第1のスイッチ用トランジスタは、前記第1のゲート線より入力される選択信号に従って、前記第1の駆動用トランジスタのゲート電極へのビデオ信号の電位の供給を制御し、
前記第1の駆動用トランジスタは、前記第1の発光素子への電流の供給を制御し、
前記第2の画素は、前記第2のスイッチ用トランジスタと、第2の駆動用トランジスタと、第2の発光素子と、を有し、
前記第2のスイッチ用トランジスタは、前記第2のゲート線より入力される選択信号に従って、前記第2の駆動用トランジスタのゲート電極へのビデオ信号の電位の供給を制御し、
前記第2の駆動用トランジスタは、前記第2の発光素子への電流の供給を制御することを特徴とする表示装置。 Having a plurality of pixels and a plurality of gate lines;
The plurality of pixels are arranged in a matrix,
The plurality of pixels include at least a plurality of first pixels in which a plurality of subframe periods appear in a first order and a plurality of second pixels in which the plurality of subframe periods appear in a second order. Have
The plurality of gate lines are connected to at least a first gate line to which a first switching transistor included in the first pixel is connected and a second switching transistor included in the second pixel. A second gate line;
The plurality of first pixels are arranged at coordinates (odd number, odd number) and coordinates (even number, even number),
The plurality of second pixels are arranged at coordinates (even number, odd number) and coordinates (odd number, even number),
The first pixel includes the first switching transistor, a first driving transistor, and a first light emitting element.
The first switching transistor controls the supply of the potential of the video signal to the gate electrode of the first driving transistor in accordance with a selection signal input from the first gate line,
The first driving transistor controls the supply of current to the first light emitting element,
The second pixel includes the second switching transistor, a second driving transistor, and a second light emitting element.
The second switching transistor controls the supply of the potential of the video signal to the gate electrode of the second driving transistor in accordance with a selection signal input from the second gate line,
The display device, wherein the second driving transistor controls supply of current to the second light emitting element.
第1のゲートドライバと、第2のゲートドライバと、を有し、
前記第1のゲートドライバは、前記第1のゲート線を走査し、
前記第2のゲートドライバは、前記第2のゲート線を走査することを特徴とする表示装置。 In claim 1 ,
A first gate driver and a second gate driver;
The first gate driver scans the first gate line;
The display device, wherein the second gate driver scans the second gate line.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004351234A JP4842537B2 (en) | 2004-12-03 | 2004-12-03 | Display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004351234A JP4842537B2 (en) | 2004-12-03 | 2004-12-03 | Display device |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2006162762A JP2006162762A (en) | 2006-06-22 |
JP2006162762A5 JP2006162762A5 (en) | 2007-12-06 |
JP4842537B2 true JP4842537B2 (en) | 2011-12-21 |
Family
ID=36664887
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004351234A Expired - Fee Related JP4842537B2 (en) | 2004-12-03 | 2004-12-03 | Display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4842537B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007333913A (en) * | 2006-06-14 | 2007-12-27 | Sony Corp | Display device |
JP2013104995A (en) * | 2011-11-14 | 2013-05-30 | Mitsubishi Electric Corp | Display device |
JP5939076B2 (en) * | 2012-07-31 | 2016-06-22 | ソニー株式会社 | Display device, driving circuit, driving method, and electronic apparatus |
CN111656430B (en) * | 2018-02-01 | 2022-07-26 | 株式会社半导体能源研究所 | Display device and electronic apparatus |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003114646A (en) * | 2001-08-03 | 2003-04-18 | Semiconductor Energy Lab Co Ltd | Display device and its driving method |
JP2003131616A (en) * | 2001-10-26 | 2003-05-09 | Hitachi Ltd | Display device and display controller |
JP4707011B2 (en) * | 2002-04-24 | 2011-06-22 | セイコーエプソン株式会社 | Electro-optical device and driving method thereof |
JP4566545B2 (en) * | 2003-10-24 | 2010-10-20 | 大日本印刷株式会社 | Time-division gradation display drive, time-division gradation display |
-
2004
- 2004-12-03 JP JP2004351234A patent/JP4842537B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006162762A (en) | 2006-06-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9697772B2 (en) | Light emitting device and method of driving the light emitting device | |
JP4494214B2 (en) | Display device, electronic equipment | |
US7425937B2 (en) | Device and driving method thereof | |
US6583576B2 (en) | Light-emitting device, and electric device using the same | |
JP3772889B2 (en) | Electro-optical device and driving device thereof | |
KR101060017B1 (en) | Image display | |
US7324123B2 (en) | Display device and electronic apparatus | |
US7733309B2 (en) | Image display apparatus | |
US6873116B2 (en) | Light emitting device | |
US20110292008A1 (en) | Display Device and Driving Method Thereof | |
KR20050107319A (en) | Electronic device, driving method of electronic device and electronic equipment | |
US7864139B2 (en) | Organic EL device, driving method thereof, and electronic apparatus | |
KR20070057020A (en) | Image display device | |
KR20120075417A (en) | Driving method of liquid crystal display device | |
JP2006091923A (en) | Electro-optical device and electronic equipment | |
JP6417608B2 (en) | Image display device and image display device driving method. | |
JP4999390B2 (en) | Display device | |
JP2011128442A (en) | Display panel, display device and electronic equipment | |
JP4842537B2 (en) | Display device | |
JP4604455B2 (en) | Electro-optical device, driving method of electro-optical device, and electronic apparatus | |
JP2005326865A (en) | Driving method for electronic apparatus, electronic apparatus, and electronic equipment | |
JP2002049354A (en) | Self-luminescence device and electric appliance using the same | |
JP4467900B2 (en) | Driving method of light emitting device | |
JP4788095B2 (en) | Electro-optical device, driving method of electro-optical device, and electronic apparatus | |
JP4421641B2 (en) | Driving method of light emitting device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071017 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071017 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101207 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110124 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110628 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110822 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110927 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111006 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4842537 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141014 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141014 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |