JP4840053B2 - 電力増幅装置 - Google Patents

電力増幅装置 Download PDF

Info

Publication number
JP4840053B2
JP4840053B2 JP2006266300A JP2006266300A JP4840053B2 JP 4840053 B2 JP4840053 B2 JP 4840053B2 JP 2006266300 A JP2006266300 A JP 2006266300A JP 2006266300 A JP2006266300 A JP 2006266300A JP 4840053 B2 JP4840053 B2 JP 4840053B2
Authority
JP
Japan
Prior art keywords
circuit
stage
input
output
frequency band
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006266300A
Other languages
English (en)
Other versions
JP2008085929A (ja
Inventor
将之 嶋田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2006266300A priority Critical patent/JP4840053B2/ja
Priority to US11/859,313 priority patent/US7642859B2/en
Publication of JP2008085929A publication Critical patent/JP2008085929A/ja
Application granted granted Critical
Publication of JP4840053B2 publication Critical patent/JP4840053B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/111—Indexing scheme relating to amplifiers the amplifier being a dual or triple band amplifier, e.g. 900 and 1800 MHz, e.g. switched or not switched, simultaneously or not

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Description

本発明は、電力増幅装置（電力増幅回路）に関する。たとえば、ＣＤＭＡ方式の携帯電話機などの通信端末装置に適用される送信電力増幅器などに用いて好適な電力増幅装置に関する。
今日における日本の携帯電話加入者数は、人口の約８０％程度であり、そのうちＣＤＭＡ（Code Division Multiple Access ）技術を用いた移動体通信端末装置の所有者数は、約５０％に相当している。今後の端末需要が、ＰＤＣ（Personal Digital Cellular）端末装置などからＷ−ＣＤＭＡ（Wideband−ＣＤＭＡ）方式の移動体通信端末装置に置き換わる過程では、移動体通信端末装置の需要はさらに増加すると考えられる。
ここで、移動体通信端末装置を始めとする通信端末装置においては、送信波を生成するために電力増幅回路（電力増幅装置、特に送信電力増幅回路とも称する）が設けられている（たとえば特許文献１を参照）。この電力増幅回路は、その周波数帯域が、送信波の周波数帯域に対応したものとなるようにされている。
特開平１１−２６１４７９号公報
一方、移動体通信端末装置の需要拡大と、端末装置のアプリケーション増加に伴い、移動体通信の情報伝達能力拡大を図るため、キャリア周波数の再編成が行なわれることになっている。
移動体通信キャリア周波数の再編に伴い、各端末装置には新たな周波数に対応したシステムの搭載が必要となり、また、アプリケーションの増加も影響して、端末サイズの拡大を生じてしまうが、そのサイズ拡大を防ぐために、端末装置内部部品の小型化が要求されている。
このため、昨今の各社電力増幅装置のトレンドは小型化が主流となっており、再編される各周波数に対応した電力増幅装置を、小型化して開発する状況となっている。
しかし、昨今の電力増幅装置の小型化には物理的限界が見えてきており、さらなる移動体通信端末装置の利便性を考慮した際には、アプリケーションの付加や携帯のし易さなどを考慮すると、部品の小型化だけでは対応できない状況が生じてしまう。
さらには、再編され新たに加えられたキャリア周波数帯域に対応したシステムを、そのまま従来の端末装置に付加したのでは、キャリア周波数の別（周波数帯域別）に、それぞれ適合した個別の電力増幅アンプを設けることになるが、それでは、必然的に価格の増加につながり、エンドユーザのニーズに対応できないことが考えられる。その結果、必然的に部品単体価格の低下を行なわなければならない状況が生じてしまう。
本発明は、上記事情に鑑みてなされたものであり、複数種類の周波数帯域の信号の電力増幅を、周波数帯域別の電力増幅アンプを使用しなくても実現することのできる仕組みを提供することを目的とする。
本発明に係る電力増幅装置は、信号を増幅する増幅素子をそれぞれが有して縦続配置され、複数種類の周波数帯域の信号の何れかが入力されたときに、当該入力された周波数帯域の信号を前記増幅素子で増幅して出力する複数段の増幅回路と、初段の前記増幅回路の前記増幅素子である初段増幅素子の入力側に配され、前記複数種類の周波数帯域の信号を供給する回路の出力インピーダンスと前記初段増幅素子の入力インピーダンスとの間でインピーダンス整合をとる入力段整合回路と、最終段の前記増幅回路の前記増幅素子である最終段増幅素子の出力側に配され、前記最終段増幅素子から出力される信号を受け取る回路の入力インピーダンスと前記最終段増幅素子の出力インピーダンスとの間でインピーダンス整合をとる出力段整合回路と、前記複数段の増幅回路の各段間に１つずつ設けられることで前記複数種類の周波数帯域の信号に対して共通化され、前段の前記増幅素子の出力インピーダンスと後段の前記増幅素子の入力インピーダンスとの間でインピーダンス整合をとる段間整合回路と、を備え、前記初段増幅素子は、ソースがビアホールを介して基準電位に接続されるトランジスタであり、前記初段増幅素子より後段の前記増幅回路の前記増幅素子である後段増幅素子は、ワイヤボンディングまたはリボンボンディングによって形成され所定の大きさのインピーダンス成分を持つ負帰還用のインピーダンス素子を介してソースを基準電位に接続させることで、前記初段増幅素子のトランジスタより増幅度を低下させ、かつ、当該後段増幅素子の入力インピーダンスの周波数依存性を減少させているトランジスタである。
複数種類の周波数帯域の信号に対して電力増幅用の能動素子を共通化することで、複数種類の周波数帯域の信号に対する能動素子のインピーダンス整合が問題となり得るが、入力側と出力側のそれぞれにインピーダンス整合をとる整合回路を設けることで、その対応を取るのである。複数段構成とする場合には、段間においても整合回路を設けることで、同様の対応を取るのである。
複数段構成の増幅回路において、後段の前記増幅回路の増幅素子（後段増幅素子）は、ワイヤボンディングまたはリボンボンディングによって形成され所定の大きさのインピーダンス成分を持つ負帰還用のインピーダンス素子を介してソースが基準電位に接続される。一方、初段の前記増幅回路の増幅素子（初段増幅素子）は、ソースがビアホールを介して基準電位に接続される。そのため、後段増幅素子の増幅度が初段増幅素子よりも低下され、かつ、後段増幅素子の入力インピーダンスの周波数依存性を減少させている。このため、段間整合回路は、複数種類の周波数帯域の信号に対して共通化が容易になっている。
なお、必要に応じて経路選択用スイッチ回路を用意して、複数種類の周波数帯域の信号を流す経路を周波数帯域別に設けてもよい。この場合でも、複数種類の周波数帯域の信号に対して各段の電力増幅用の能動素子を共通化するので、増幅回路（つまり能動素子）に対する入出力は複数種類の周波数帯域の信号に対して１系統とする。
また、経路選択用スイッチ回路を使用して複数種類の周波数帯域の信号を流す経路を周波数帯域別に設ける場合、整合回路も周波数帯域別にそれぞれ適合したものを使用するのがよい。なお、複数段構成とする場合には、段間整合回路についても同様に周波数帯域別にそれぞれ適合したものを使用するようにしてもよい。
また、経路選択用スイッチ回路を使用して複数種類の周波数帯域の信号を流す経路を周波数帯域別に設ける場合、経路選択用スイッチ回路の帯域別側の端子と接続され、経路選択用スイッチ回路が当該帯域別側の端子を経由する信号を非選択時には動作して当該信号を本来の信号経路とは違う経路信号に流してしまう一方で、経路選択用スイッチ回路が当該帯域別側の端子を経由する信号を選択時には機能停止状態となるアイソレーション回路を設けるのがよい。アイソレーション回路は、発振防止用の終端抵抗を備えている構成のものであるとさらに好ましい。
経路選択用スイッチ回路は、電力増幅回路の１チップ化や単一正電源動作対応のため、接合型シュードモルフィック高電子移動度トランジスタで構成するとよい。
本発明によれば、複数種類の周波数帯域の信号に対して電力増幅用の能動素子を共通化するようにしたので、複数種類の周波数帯域の信号の電力増幅を、周波数帯域別の電力増幅アンプを使用しなくても実現することができる。
また、単純に能動素子を共通化したのでは、複数種類の周波数帯域の信号に対する能動素子のインピーダンス整合が問題となり得るが、入力側と出力側のそれぞれにインピーダンス整合をとる整合回路を設けることで、インピーダンス不整合の問題を回避することができる。
以下、図面を参照して本発明の実施形態について詳細に説明する。
＜＜基本構成＞＞
図１〜図４は、本発明に係る電力増幅装置の一実施形態である送信電力増幅回路１の基本構成を説明する図である。ここで、本実施形態の送信電力増幅回路１は、少なくとも、入力される複数種類の周波数帯域ＦＢの高周波信号に対して、トランジスタ（ＦＥＴ；Field Effect Transistor ：電界効果トランジスタを含む）などのアクティブ素子（増幅素子）で構成される電力増幅アンプAMP を共通に使用する構成を採る。つまり、基本的に、共通（１系統とも称する）の増幅手段、すなわち共通のアクティブ素子にて、複数種類の周波数帯域ＦＢの信号を増幅させる構成を採る。
電力増幅用のアクティブ素子を複数種類の周波数帯域の信号に対して共通化させることで、周波数帯域別に、それぞれ適合した個別の電力増幅回路を設ける際に必要となる部品単体の小型化と低価格化を回避できるようにする。
たとえば、周波数再編に伴い新たに加えられたキャリア周波数帯域に対応したシステムを構築する際、移動体通信キャリア周波数の再編に伴う新たな周波数帯域に対応した帯域別の電力増幅回路を移動体通信端末装置に付加する必要がなくなり、現状の送信システム領域を維持することができる。携帯電話の周波数マルチバンド化が進む中で、複数種類の周波数帯域に対応した携帯電話の送信増幅器を開発するにあたって有効な仕組みとなる。
ここで、電力増幅アンプAMP は、１段構成で、ある所望の出力電力を得るために必要な増幅率Ａｏを取得する構成を採ってもよいし、２段以上の複数段構成を採用して、ある所望の出力電力を得るために必要な増幅率Ａｏを各段の電力増幅アンプAMP1〜AMPn（ｎは２以上の正の整数）に適当な割当比で割り振る構成を採ってもよい。
なお、電力増幅アンプAMP の段数に拘わらず、電力増幅アンプAMP を複数種類の周波数帯域ＦＢに対して１系統とする、つまり共通化するのであるから、その複数種類の周波数帯域ＦＢに適合するように、その特性の広帯域化を図っておくことが前提となる。
複数段構成とする場合、各段への増幅率の割振り方としては、均等に割り振る考え方と、不均等に割り振る考え方の２つに大別できるが、広帯域化を実現するためには、実際の所は、前段の方が後段よりも高ゲインとなるようにしておくのが好ましい（詳細は後述する）。
ただし、１系統の電力増幅アンプAMP のみで広帯域化を図るには限度があり、ＣＤＭＡで求められるような周波数範囲で、複数種類の周波数帯域ＦＢに対して適合するように広帯域化を図ることは困難であり、この対処のために、本実施形態では、以下のような構成を採る。
すなわち、本実施形態の送信電力増幅回路１の特徴部分として、電力増幅アンプAMP の信号入力側と信号出力側とには、複数種類の周波数帯域ＦＢの信号に対してインピーダンスマッチングを採るための整合回路Ｍを配するようにする。
整合回路Ｍは、インピーダンス変換機能を持ち、所望の周波数帯域ＦＢ内で、その入力側に接続される回路の出力インピーダンスと電力増幅アンプAMP の入力インピーダンスとの整合（マッチング）をとるように働き、また、電力増幅アンプAMP の出力インピーダンスとその電力増幅アンプAMP の出力側に接続される回路の入力インピーダンスとの整合（マッチング）をとるように働くものである。
整合回路Ｍとしてはたとえば、誘導素子（インダクタンス素子）および容量素子（コンデンサ素子、キャパシタ素子）の組合せで構成する。また、所望の周波数帯域ＦＢ内で、所望のインピーダンス特性が得られるような構成および素子定数とする。
ここで、電力増幅アンプAMP の入力側に設けられる入力段の整合回路Ｍ（特に入力段整合回路Ｍｉと称する）と、電力増幅アンプAMP の出力側に設けられる出力段の整合回路Ｍ（特に出力段整合回路Ｍｏと称する）とは、同じ構成や素子定数を採ることも考えられるが、実際の所は一般的に、電力増幅アンプAMP の入力インピーダンスと出力インピーダンスとは異なる。よって、入力段整合回路Ｍｉと出力段整合回路Ｍｏとは、それぞれのインピーダンスとの整合を採るべく、入力側と出力側のインピーダンスマッチングのそれぞれに最適化させた各別の構成や素子定数を採るのがよい。
また、複数個の増幅回路（電力増幅アンプAMP ）を縦続配置した複数段構成とする場合には、段間にも、前段の電力増幅アンプAMP （能動素子）の出力インピーダンスと後段の電力増幅アンプAMP （能動素子）の入力インピーダンスとの間でインピーダンス整合をとる整合回路Ｍ（特に段間整合回路Ｍｍと称する）を設けるのが好ましい。この場合にも、入力側と段間と出力側のインピーダンスマッチングのそれぞれに最適化させた構成や素子定数を採るのがよい。
また、必要に応じて、電力増幅アンプAMP の信号入力側と信号出力側とには、複数種類の周波数帯域ＦＢの信号に対して、それぞれの経路を別にするためのトランジスタ（特に電界効果トランジスタが好ましい）を利用した経路選択用スイッチ回路SWを信号経路切替部（スイッチ手段）として設けてもよい。つまり、信号経路切替部によって所望の経路を選択し１系統の電力増幅アンプAMP で増幅する構成を採ることができる。
また、電力増幅アンプAMP を複数段構成とする場合において、周波数帯域ＦＢ別に段間整合回路Ｍｍを配する場合には、その周波数帯域ＦＢ別の段間整合回路Ｍｍの信号入力側と信号出力側とに、複数種類の周波数帯域ＦＢの信号に対して、それぞれの経路を別にするための経路選択用スイッチ回路SWを信号経路切替部（スイッチ手段）として設ける。
この場合の経路選択用スイッチ回路SWの配置位置としては、整合回路Ｍの信号入力側とすることもできるし、整合回路Ｍの信号出力側とすることもできる。
たとえば、電力増幅アンプAMP の信号入力側について言えば、先ず、ｍ入力−１出力型の経路選択用スイッチ回路SWを使用する。ここで、“ｍ”は、複数種類の周波数帯域ＦＢの信号の帯域区分数を意味し、２以上の正の整数である。つまりｍ種類の周波数帯域ＦＢの信号を取り扱う。
そして、ｍ種類の周波数帯域ＦＢの信号のそれぞれに対して各別（つまり周波数帯域ＦＢ別）の入力段整合回路Ｍｉを設け、かつ、ｍ種類の周波数帯域ＦＢの信号を周波数帯域ＦＢ別の入力段整合回路Ｍｉに入力し、その出力を経路選択用スイッチ回路SWの各入力端に入力し、その出力を電力増幅アンプAMP に入力する第１の構成を採ることができる。あるいは、ｍ種類の周波数帯域ＦＢの信号を経路選択用スイッチ回路SWの各入力端に入力し、その出力を１つの入力段整合回路Ｍｉに入力し、その出力を電力増幅アンプAMP に入力する第２の構成を採ることもできる。
また、電力増幅アンプAMP の信号出力側について言えば、先ず、１入力−ｍ出力型の経路選択用スイッチ回路SWを使用する。“ｍ”は、前述と同様に、複数種類の周波数帯域ＦＢの信号の帯域区分数を意味し、２以上の正の整数である。
そして、ｍ種類の周波数帯域ＦＢの信号のそれぞれに対して各別（つまり周波数帯域ＦＢ別）の出力段整合回路Ｍｏを設け、かつ、電力増幅アンプAMP の出力信号を経路選択用スイッチ回路SWの１つの入力端に入力し、各出力端からの出力信号を周波数帯域ＦＢ別の出力段整合回路Ｍｏに入力し、その出力信号を外部（たとえばアンテナ出力回路ANT など）に渡す第１の構成を採ることができる。あるいは、電力増幅アンプAMP の出力信号を１つの出力段整合回路Ｍｏに入力し、その出力を経路選択用スイッチ回路SWの１つの入力端に入力し、各出力端からの出力信号をアンテナ出力回路ANT などに渡す第２の構成を採ることもできる。
また、電力増幅アンプAMP を複数段構成とする場合において、周波数帯域ＦＢ別に段間整合回路Ｍｍを配する場合には、１入力−ｍ出力型の経路選択用スイッチ回路SWを段間整合回路Ｍｍの入力側に設け、かつ、ｍ入力−１出力型の経路選択用スイッチ回路SWを段間整合回路Ｍｍの出力側に設ける。
そして、前段の電力増幅アンプAMP の出力信号を１入力−ｍ出力型の経路選択用スイッチ回路SWの入力端に入力し、各出力端からの出力信号を周波数帯域ＦＢ別の段間整合回路Ｍｍに入力し、その出力信号をｍ入力−１出力型の経路選択用スイッチ回路SWの各入力端に入力し、その出力を後段の電力増幅アンプAMP に入力する。
何れにしても、経路選択用スイッチ回路SWを設けるか否かに拘わらず、整合回路Ｍを複数種類の周波数帯域ＦＢに対して１つとする、つまり共通化する場合には、複数種類の周波数帯域ＦＢに適合するように、その特性の広帯域化を図っておく。
このように、本実施形態の送信電力増幅回路１の構成では、複数種類の周波数帯域ＦＢの信号を入力段整合回路Ｍｉを介して電力増幅アンプAMP に入力して増幅した後に、その出力信号を出力段整合回路Ｍｏを介してアンテナ出力回路ANT などに供給するようにしたので、複数種類の周波数帯域ＦＢの信号に対して共通の増幅手段（電力増幅アンプAMP ）を用いた場合でも、送信電力増幅回路１の全体として、広帯域化に対応することができる。電力増幅アンプAMP を複数種類の周波数帯域ＦＢの信号のそれぞれに対して種類別に設ける必要がないので、移動体通信端末装置では現状と同程度の送信システム領域を維持することができ、新たな周波数帯域ＦＢに対する電力増幅装置（特に電力増幅アンプAMP ）を付加する必要がなくなる。
また、経路選択用スイッチ回路SWを利用する構成を採る場合、移動体通信端末装置のシステム上で周波数切替に必要なスイッチシステム（本実施形態の経路選択用スイッチ回路SW）を送信電力増幅回路１に内蔵する構成を採るようにすれば、現状のままの送信システム領域を維持することができる。
なお、電力増幅アンプAMP や経路選択用スイッチ回路SWに使用するアクティブ素子としてのトランジスタは、ガリウム・砒素（ＧａＡｓ）、アルミニウム・ガリウム・砒素（ＡｌＧａＡｓ）、インジウム・ガリウム・砒素（ＩｎＧａＡｓ）などの化合物半導体をヘテロ接合（２種類の異なった半導体材料の接合）し、接合面を電子が高速移動する性質を利用した超高速トランジスタの一例である高電子移動度トランジスタ（ＨＥＭＴ；High Electron Mobility Transistor ）とするのがよい。
基本的な構造は、ＧａＡｓなどの半絶縁性基板上に、電子走行層（チャネル層）であるアンドープのＧａＡｓ層と、電子供給層（ドープ層）であるｎ型のＡｌＧａＡｓ層を積み重ねた構成となる。
なお、通常のＨＥＭＴの電子走行層を構成するアンドープのＧａＡｓを擬似格子整合（pseudomorphic ）する他の材質（たとえばＩｎＧａＡｓ）に変更することにより、より高移動度、高電子濃度を実現したシュードモルフィックＨＥＭＴにすることもできる。
各化合物半導体の電子走行層と各化合物半導体の電子供給層とが接続（ヘテロ接合）されると、その界面では伝導帯と価電子帯、両者のバンドの不連続が生じるのであるが、伝導体の傾きである電界強度は連続で変化するため、電子供給層界面近くの電子走行層中では、伝導帯がフェルミ準位より低いエネルギとなる結果、この領域には、過剰な電子（２次元電子ガスと称する）が誘起される。
この結果、電子供給層と電子走行層が分離された構造になるため、電子走行時にドナー・イオンによるクーロン散乱などの高抵抗となる要因を減少させることができ、オン抵抗を小さくすることができる。よって、動作速度が速く、高周波増幅素子および高周波スイッチング素子として好適なアクティブ素子を実現できる。
たとえば、ガリウム・砒素などの化合物半導体の基板上に積層された複数の半導体層間にヘテロ接合界面を利用した高移動度電子走行層を形成し、複数の半導体層の少なくとも一方の側面に拡散層を設け、そこに不純物をドーピングすることでｐｎ接合によるゲートを形成し、拡散層上にオーミック接続層を介してソース電極またはドレイン電極を形成した構造を持つ高電子移動度トランジスタとする。このような構造の高電子移動度トランジスタを、特に、ＪＰ−ＨＥＭＴ（Junction Pseudomorphic ＨＥＭＴ ；接合シュードモルフィックＨＥＭＴ）と称する。
高電子移動度トランジスタのゲートをｐｎ接合とするＪＰ−ＨＥＭＴにすれば、単一正電源動作を可能にすることができ、負電源発生回路などの周辺部品を削減することも可能になる。また、リセス構造を用いなければならないショットキー接合ゲートよりもオン抵抗を小さくすることができ、高周波増幅素子および高周波スイッチング素子として好適なアクティブ素子を実現できる。
また、少なくとも電力増幅アンプAMP を構成するアクティブ素子や経路選択用スイッチ回路SWを構成するスイッチ素子として高電子移動度トランジスタを用いることにより、送信電力増幅回路１を１チップで形成することも可能となる。
次に、前述で説明した各要素を組み合わせて種々の送信電力増幅回路１を具現化するための回路構成の基本について、幾つかの機能ブロック図を用いて説明する。
＜基本構成１＞
図１は、第１の基本構成例（基本１）を説明する回路ブロック図である。ここで、図１（Ａ）はその第１例（基本１_1）を示し、図１（Ｂ）はその第２例（基本１_2）を示す。また、図１（Ｃ）の各図は、各整合回路Ｍの構成例を示す。図１（Ｃ）の各図において、Ｃ＊は容量素子であり、Ｌ＊は誘導素子である（“＊”は１〜５）。
ここで、各送信電力増幅回路１は、たとえばＣＤＭＡ（Code Division Multiple Access ）方式やＰＤＣ（Personal Digital Cellular ）方式などの各種方式の携帯電話機あるいは通信端末装置に用いて好適なものである。
図１（Ａ）に示す第１の基本構成例（基本１_1）は、１段構成の電力増幅アンプAMP の信号入力側に入力段整合回路Ｍｉを配置し、その信号出力側に出力段整合回路Ｍｏを配置したもので、最も基本的な構成である。
１つの電力増幅アンプAMP の入力側と出力側とに、インピーダンス整合を採るための整合回路Ｍを配することで、１つの電力増幅アンプAMP のみで、ある所望の出力電力を得るために必要な増幅率Ａ０を確保しつつ、必要な複数種類の周波数帯域ＦＢの高周波信号にも対応するようにしている。電力増幅アンプAMP を１系統だけにしても、各周波数帯域ＦＢにて特性が得られるように送信電力増幅回路１を動作させるのである。
入力端子２を介して供給される周波数帯域ＦＢ１〜周波数帯域ＦＢ２の信号が、周波数帯域ＦＢ１〜周波数帯域ＦＢ２で整合された整合回路３（入力段整合回路Ｍｉ）を経て増幅回路４（電力増幅アンプAMP ）によりＡ０倍に増幅され、周波数帯域ＦＢ１〜周波数帯域ＦＢ２で整合された整合回路７（出力段整合回路Ｍｏ）を経由し、出力端子９より、周波数帯域ＦＢ１〜周波数帯域ＦＢ２の出力信号として出力される。
以下、整合回路３（入力段整合回路Ｍｉ）と整合回路７（出力段整合回路Ｍｏ）とを纏めて、単に整合回路Ｍとして説明することもある。
なお、周波数帯域ＦＢ１の信号とは、中心周波数Ｆ１０で帯域幅ＢＷ１の高周波信号で、周波数帯域ＦＢ２の信号とは、中心周波数Ｆ２０で帯域幅ＢＷ２の高周波信号である。
一方、図１（Ｂ）に示す第２の基本構成例（基本１_2）は、電力増幅アンプAMP を２段構成の電力増幅アンプAMP_1，AMP_2とするとともに、１段目の電力増幅アンプAMP_1 の信号入力側に入力段整合回路Ｍｉを配置し、１段目の電力増幅アンプAMP_1 の信号出力側と２段目の電力増幅アンプAMP_2 の信号入力側とに段間整合回路Ｍｍを配置し、２段目の電力増幅アンプAMP_2 の信号出力側に出力段整合回路Ｍｏを配置したものである。
以下、整合回路３（入力段整合回路Ｍｉ）と整合回路５（段間整合回路Ｍｍ）と整合回路７（出力段整合回路Ｍｏ）とを纏めて、単に整合回路Ｍとして説明することもある。
電力増幅アンプAMP を複数段構成とすることで、各段（本例では２段）の電力増幅アンプAMP が担当する増幅率を小さくすることができ、その分だけ、各段の電力増幅アンプAMP を広帯域化し易くしている。
すなわち、入力端子２を介して供給される周波数帯域ＦＢ１〜周波数帯域ＦＢ２の信号が、周波数帯域ＦＢ１〜周波数帯域ＦＢ２で整合された整合回路３（入力段整合回路Ｍｉ）を経て１段目の増幅回路４（電力増幅アンプAMP_1 ）によりＡ１倍に増幅され、さらに、周波数帯域ＦＢ１〜周波数帯域ＦＢ２で整合された整合回路５（段間整合回路Ｍｍ）を経由して２段目の増幅回路６（電力増幅アンプAMP_6 ）によりＡ２倍に増幅される。
さらに、周波数帯域ＦＢ１〜周波数帯域ＦＢ２で整合された整合回路７（出力段整合回路Ｍｏ）を経由し、出力端子９より、ある所望の出力電力の周波数帯域ＦＢ１〜周波数帯域ＦＢ２の出力信号として出力される。全体の増幅率は、各段の増幅率Ａ１，Ａ２を合成したものとなり、これにより、ある所望の出力電力を得るために必要な増幅率Ａ０（＝Ａ１＋Ａ２）が確保される。
ここで、各段への増幅率の割振り方（配分の仕方）としては、均等に割り振る考え方と、不均等に割り振る考え方の２つに大別できる。後段になるほど信号レベルが大きくなり、トランジスタ（本例ではＦＥＴ）のサイズを大きくせざるを得なくなるため、実際の所は、大信号レベルでは広帯域化を実現するのが難しくなる。一方、信号レベルが小さいときにはトランジスタ（本例ではＦＥＴ）のサイズは小さくてもよく、広帯域化を図るのが比較的容易であり、増幅率Ａを大きくする障害は後段の電力増幅アンプAMP に比べて少ない。要するに、アクティブ素子が同じであったとしても、裸の（負帰還を掛けない状態での）ゲイン特性における最大ゲインＡmax の周波数範囲は、信号レベルが小さいときには広くできるが信号レベルが大きいときには狭くなる傾向にある。
この点を踏まえると、信号レベルが小さな前段の電力増幅アンプAMP の増幅率の方を、信号レベルが大きな後段の電力増幅アンプAMP の増幅率の方をよりも大きく設定するのが、全体としての広帯域化の上では都合がよいと考えられる。図１（Ｂ）に示す２段構成の場合であれば、１段目の増幅回路４の増幅率Ａ１は中〜高利得に設定し、２段目の増幅回路６の増幅率Ａ２は小〜中利得に設定するとよい。
ただし、第１の基本構成例（基本１_1，１_2）の場合、整合回路Ｍ（Ｍｉ，Ｍｍ，Ｍｏ）は、複数種類の周波数帯域ＦＢ１，ＦＢ２の信号に対して共通化されているので、１つの整合回路Ｍで、ｎ種類（図では２種類）の周波数帯域ＦＢの信号に対応する必要があり、整合回路Ｍそのものの特性としても、インピーダンス特性がｎ種類の周波数帯域ＦＢの全体に亘って適合したものである必要がある。つまり、本例の場合の整合回路Ｍは、複数種類の周波数帯域に対して広帯域化を図っておく必要があり、回路設計が厳しくなる。
たとえば、入力段整合回路Ｍｉとしては、図１（Ｃ１）に示すように、Ｃ１−Ｌ１−Ｃ２型の構成を採ることができるが、その際の素子定数の選択が１種類の周波数帯域ＦＢの信号に対応する場合よりも厳しくなる。
同様に、段間整合回路Ｍｍとしては、入力段整合回路Ｍｉと同様に図１（Ｃ１）に示す構成を採ることもできるし、これに代えて、図１（Ｃ２）に示すように、Ｃ０−Ｌ１−Ｃ１−Ｌ２−Ｃ２型の構成を採ることができるが、その際の素子定数の選択が１種類の周波数帯域ＦＢの信号に対応する場合よりも厳しくなる。なお、この場合の容量素子Ｃ２は、インピーダンス整合用として機能させずに直流カット用としてのみ機能させることもできる。
また、出力段整合回路Ｍｏとしては、図１（Ｃ３）に示すように、Ｃ１−Ｃ２−Ｌ１−Ｃ３−Ｌ２−Ｃ４−Ｃ５型の構成を採ることができるが、その際の素子定数の選択が１種類の周波数帯域ＦＢの信号に対応する場合よりも厳しくなる。なお、この場合の容量素子Ｃ１，Ｃ５は、インピーダンス整合用として機能させずに直流カット用としてのみ機能させることもできる。
＜基本構成２＞
また、図２に示す第２の基本構成例（基本２_1，２_2）は、１段構成の電力増幅アンプAMP を具備した図１（Ａ）に示した第１の基本構成例（基本１_1）に対する変形例であって、周波数帯域ＦＢの別に信号を電力増幅アンプAMP に入出力するべく、信号経路切替部としての経路選択用スイッチ回路SWを設けて、信号経路切替部によって所望の経路を選択し１系統の電力増幅アンプAMP で増幅する構成を採っている。
ここで、図２（Ａ）に示す第２の基本構成例（基本２_1）は、電力増幅アンプAMP の入力側の経路選択用スイッチ回路SW１を入力段整合回路Ｍｉの信号出力側とし、電力増幅アンプAMP の出力側の経路選択用スイッチ回路SW４を出力段整合回路Ｍｏの信号入力側としている。
すなわち、一方の入力端子２_1を介して供給される周波数帯域ＦＢ１の信号が、周波数帯域ＦＢ１で整合された整合回路３_1（入力段整合回路Ｍｉ_1）および経路選択用スイッチ回路SW１を経て増幅回路４（電力増幅アンプAMP ）により増幅され、経路選択用スイッチ回路SW４および周波数帯域ＦＢ１で整合された整合回路７_1（出力段整合回路Ｍｏ_1）を経由し、一方の出力端子９_1より、周波数帯域ＦＢ１の出力信号として出力される。
また、他方の入力端子２_2を介して供給される周波数帯域ＦＢ２の信号が、周波数帯域ＦＢ２で整合された整合回路３_2（入力段整合回路Ｍｉ_2）および経路選択用スイッチ回路SW１を経て増幅回路４（電力増幅アンプAMP ）により増幅され、経路選択用スイッチ回路SW４および周波数帯域ＦＢ２で整合された整合回路７_2（出力段整合回路Ｍｏ_2）を経由し、他方の出力端子９_2より、周波数帯域ＦＢ２の出力信号として出力される。
このように、複数種類の周波数帯域ＦＢの信号に対して、１段構成の電力増幅アンプAMP を共通化して増幅させ、一方、各周波数帯域ＦＢ１，ＦＢ２で整合された整合回路３，７を周波数帯域ＦＢの別に設け、経路選択用スイッチ回路SW１，ＳＷ４を用いて所望の経路を選択することで、増幅素子としてのＦＥＴを１経路だけにしても、各周波数帯域ＦＢ１，ＦＢ２にて特性が得られるように送信電力増幅回路１を動作させることができる。
このような構成では、入力段整合回路Ｍｉおよび出力段整合回路Ｍｏのそれぞれを周波数帯域ＦＢの別に設ける必要があり回路規模が増えるが、各入力段整合回路Ｍｉおよび出力段整合回路Ｍｏのそれぞれは、担当する周波数帯域ＦＢ（本例ではＦＢ１とＦＢ２）にのみ適合させたものであればよく、回路構成や素子定数の選択の幅が大きくなる利点がある。
換言すれば、図２（Ａ）に示す第２の基本構成例（基本２_1）は、複数種類の周波数帯域ＦＢ（本例では周波数帯域ＦＢ１および周波数帯域ＦＢ２）が比較的広帯域である場合に用いるのが好ましいということになる。
一方、図２（Ｂ）に示す第２の基本構成例（基本２_2）は、電力増幅アンプAMP の入力側の経路選択用スイッチ回路SW１を入力段整合回路Ｍｉの信号入力側とし、電力増幅アンプAMP の出力側の経路選択用スイッチ回路SW４を出力段整合回路Ｍｏの信号出力側としている。
すなわち、一方の入力端子２_1を介して供給される周波数帯域ＦＢ１の信号が、経路選択用スイッチ回路SW１および周波数帯域ＦＢ１〜周波数帯域ＦＢ２で整合された整合回路３（入力段整合回路Ｍｉ）を経て増幅回路４（電力増幅アンプAMP ）により増幅され、周波数帯域ＦＢ１〜周波数帯域ＦＢ２で整合された整合回路７（出力段整合回路Ｍｏ）および経路選択用スイッチ回路SW４を経由し、一方の出力端子９_1より、周波数帯域ＦＢ１の出力信号として出力される。
また、他方の入力端子２_2を介して供給される周波数帯域ＦＢ２の信号が、経路選択用スイッチ回路SW１および周波数帯域ＦＢ１〜周波数帯域ＦＢ２で整合された整合回路３（入力段整合回路Ｍｉ）を経て増幅回路４（電力増幅アンプAMP ）により増幅され、周波数帯域ＦＢ１〜周波数帯域ＦＢ２で整合された整合回路７（出力段整合回路Ｍｏ）および経路選択用スイッチ回路SW４を経由し、他方の出力端子９_2より、周波数帯域ＦＢ２の出力信号として出力される。
このような構成では、１つの入力段整合回路Ｍｉや出力段整合回路Ｍｏのみで、複数種類の周波数帯域ＦＢに適合させる必要があり、回路構成や素子定数の選択の幅が小さくなるが、電力増幅アンプAMP だけでなく入力段整合回路Ｍｉおよび出力段整合回路Ｍｏのそれぞれも１系統のみとなるので、回路規模を小さくできる利点がある。
換言すれば、図２（Ｂ）に示す第２の基本構成例（基本２_2）は、複数種類の周波数帯域ＦＢ（本例では周波数帯域ＦＢ１および周波数帯域ＦＢ２）が比較的狭帯域である場合に用いるのが好ましいということになる。
なお、１つの入力段整合回路Ｍｉや出力段整合回路Ｍｏを、複数種類の周波数帯域ＦＢ（本例では周波数帯域ＦＢ１および周波数帯域ＦＢ２）に対して共通に使用するという点は、図１（Ａ）に示した第１の基本構成例（基本１_1）や図１（Ｂ）に示した第１の基本構成例（基本１_2）も同様である。よって、図１に示す第１の基本構成例（基本１_1，１_2）は、複数種類の周波数帯域ＦＢ（本例では周波数帯域ＦＢ１および周波数帯域ＦＢ２）が比較的狭帯域である場合に用いるのが好ましいということになる。
＜基本構成３＞
また、図３に示す第３の基本構成例（基本３_1，３_2）は、複数段（具体的には２段）構成の電力増幅アンプAMP を具備した図１（Ｂ）に示した第１の基本構成例（基本１_2）に対する変形例であって、周波数帯域ＦＢの別に信号を各段の電力増幅アンプAMP_1 ，AMP_2 に入出力するべく、信号経路切替部としての経路選択用スイッチ回路SWを設けて、信号経路切替部によって所望の経路を選択し１系統の電力増幅アンプAMP で増幅する構成を採っている。
特に段間に関しては、１段目の増幅回路４（電力増幅アンプAMP_1 ）から出力される周波数帯域ＦＢ１の信号が、経路選択用スイッチ回路SW２、周波数帯域ＦＢ１で整合された整合回路５_1（段間整合回路Ｍｍ_1）、および経路選択用スイッチ回路SW３を経て２段目の増幅回路６（電力増幅アンプAMP_2 ）に入力され、また、１段目の増幅回路４（電力増幅アンプAMP_1 ）から出力される周波数帯域ＦＢ２の信号が、経路選択用スイッチ回路SW２、周波数帯域ＦＢ２で整合された整合回路５_2（段間整合回路Ｍｍ_2）、および経路選択用スイッチ回路SW３を経て２段目の増幅回路６（電力増幅アンプAMP_2 ）に入力されるようにしている。
ここで、図３（Ａ）に示す第３の基本構成例（基本３_1）の１段目の電力増幅アンプAMP_1 の入力側と、２段目の電力増幅アンプAMP_2 の出力側とは、図２（Ａ）に示した第２の基本構成例（基本２_1）と同様であり、さらに、１段目の電力増幅アンプAMP_1 の出力側と２段目の電力増幅アンプAMP_2 の入力側との間に、周波数帯域ＦＢの別に信号を段間整合回路Ｍｍに入出力するべく、信号経路切替部としての経路選択用スイッチ回路SW２，SW３を設けて、信号経路切替部によって所望の経路を選択し、全体として、１系統の電力増幅アンプAMP で増幅する構成を採っている。基本的には、第１の基本構成例（基本１_2）の効果と第２の基本構成例（基本２_1）の効果を享受できる。
一方、図３（Ｂ）に示す第３の基本構成例（基本３_2）の１段目の電力増幅アンプAMP_1 の入力側と、２段目の電力増幅アンプAMP_2 の出力側とは、図２（Ｂ）に示した第２の基本構成例（基本２_2）と同様であり、さらに、１段目の電力増幅アンプAMP_1 の出力側と２段目の電力増幅アンプAMP_2 の入力側との間に、周波数帯域ＦＢの別に信号を段間整合回路Ｍｍに入出力するべく、信号経路切替部としての経路選択用スイッチ回路SW２，SW３を設けて、信号経路切替部によって所望の経路を選択し、全体として、１系統の電力増幅アンプAMP で増幅する構成を採っている。基本的には、第１の基本構成例（基本１_2）の効果と第２の基本構成例（基本２_2）の効果を享受できる。
特に、段間に配される段間整合回路Ｍｍに関しても、周波数帯域ＦＢの別に設けており、複数種類の周波数帯域ＦＢの信号に対して、１段目の増幅用ＦＥＴと２段目の増幅用ＦＥＴを共通化して多段的に増幅させ、一方、入力側、段間、および出力側のそれぞれに、各周波数帯域ＦＢ１，ＦＢ２の別に整合された整合回路Ｍを別々に設け、経路選択用スイッチ回路SWを用いて所望の経路を選択することにより、増幅素子としてのＦＥＴを１経路だけにしても、各周波数帯域ＦＢ１，ＦＢ２にて特性が得られるように送信電力増幅回路１を動作させることができる。
このような構成では、段間整合回路Ｍｍを周波数帯域ＦＢの別に設ける必要があり回路規模が増えるが、段間整合回路Ｍｍは、担当する周波数帯域ＦＢ（本例ではＦＢ１とＦＢ２）にのみ適合させたものであればよく、回路構成や素子定数の選択の幅が大きくなる利点がある。
換言すれば、図３に示す第３の基本構成例（基本３_1，３_2）は、２段目の増幅用ＦＥＴ６２のソース側の構成がどのようなものであるかに拘わらず、段間整合回路Ｍｍに関しては、複数種類の周波数帯域ＦＢ（本例では周波数帯域ＦＢ１および周波数帯域ＦＢ２）が比較的広帯域である場合に用いるのが好ましいということになる。
後述する基本構成４や第４〜第６実施形態の構成のように、経路選択用スイッチ回路SW２，SW３を取り外して１つの段間整合回路Ｍｍで複数種類の周波数帯域ＦＢでかつ広帯域に対応させるには、２段目の増幅用ＦＥＴ６２のソース側にインピーダンス素子を設けて、２段目の増幅用ＦＥＴ６２の増幅率を低下させて広帯域にしておく必要があるのと異なるのである。
＜基本構成４＞
また、図４（Ａ）に示す第４の基本構成例（基本４_1）は図３（Ａ）に示した第３の基本構成例（基本３_1）に対する変形例であり、図４（Ｂ）に示す第４の基本構成例（基本４_2）は図３（Ｂ）に示した第３の基本構成例（基本３_2）に対する変形例であって、１段目の電力増幅アンプAMP_1 の出力側と２段目の電力増幅アンプAMP_2 の入力側との間には、複数種類の周波数帯域ＦＢに適合させた１系統の段間整合回路Ｍｍを設けるようにしたものである。
これらの場合でも、信号経路切替部としての経路選択用スイッチ回路SW１，SW４を設けており、全体としては、信号経路切替部によって所望の経路を選択し、１系統の電力増幅アンプAMP で増幅する構成を採っていることに変わりがない。
段間に配される段間整合回路Ｍｍに関しては、周波数帯域ＦＢの別ではなく周波数帯域ＦＢ１〜周波数帯域ＦＢ２に適合させて設ける必要があるが、全体としては、複数種類の周波数帯域ＦＢの信号に対して１段目の増幅用ＦＥＴと２段目の増幅用ＦＥＴを共通化して多段的に増幅させ、一方、入力側、および出力側のそれぞれに、各周波数帯域ＦＢ１，ＦＢ２の別に整合された整合回路Ｍを別々に設け、経路選択用スイッチ回路SWを用いて所望の経路を選択することにより、増幅素子としてのＦＥＴを１経路だけにしても、各周波数帯域ＦＢ１，ＦＢ２にて特性が得られるように送信電力増幅回路１を動作させることができる。
このような構成では、１系統のみの段間整合回路Ｍｍのみで複数種類の周波数帯域ＦＢに適合させる必要があり回路構成や素子定数の選択の幅が小さくなるが、段間の段間整合回路Ｍｍを１系統にすることができるので、その分だけ回路規模を小さくできる利点がある。
換言すれば、図４に示す第４の基本構成例（基本４_1，４_2）は、２段目の増幅用ＦＥＴ６２のソース側の構成がどのようなものであるかに拘わらず、段間整合回路Ｍｍに関しては、複数種類の周波数帯域ＦＢ（本例では周波数帯域ＦＢ１および周波数帯域ＦＢ２）が比較的狭帯域である場合に用いるのが好ましいということになる。
後述する第４〜第６実施形態の構成のように、経路選択用スイッチ回路SW２，SW３を取り外して１つの段間整合回路Ｍｍで複数種類の周波数帯域ＦＢでかつ広帯域に対応させるには、２段目の増幅用ＦＥＴ６２のソース側にインピーダンス素子を設けて２段目の増幅用ＦＥＴ６２の増幅率を低下させて広帯域にしておく必要があるが、複数種類の周波数帯域ＦＢであっても狭帯域であれば、２段目の増幅用ＦＥＴ６２の増幅率を低下させて広帯域にしておくことは必須とならないのである。
なお、１つの段間整合回路Ｍｍを、複数種類の周波数帯域ＦＢ（本例では周波数帯域ＦＢ１および周波数帯域ＦＢ２）に対して共通に使用するという点は、図１（Ｂ）に示した第１の基本構成例（基本１_2）も同様である。よって、図１（Ｂ）に示す第１の基本構成例（基本１_2）は、２段目の増幅用ＦＥＴ６２のソース側の構成がどのようなものであるかに拘わらず、複数種類の周波数帯域ＦＢ（本例では周波数帯域ＦＢ１および周波数帯域ＦＢ２）が比較的狭帯域である場合に用いるのが好ましいということになる。
なお、図３と図４に示した例では、電力増幅アンプAMP を２段構成にしつつ、２種類の周波数帯域ＦＢに対応する構成例で示したが、何れも、その数は、３以上にすることができる。たとえば、図３（Ａ）に示した例において、ｎ種類の周波数帯域ＦＢの信号が入力される場合には、入力側の整合回路３、段間の整合回路５、および出力側の整合回路７と、信号経路を切り替える各経路選択用スイッチ回路SWと、入力端子２および出力端子９を、ｎ種類並列に配置することで対応することができる。
図４（Ａ）に示した例において、ｎ種類の周波数帯域ＦＢの信号が入力される場合には、入力側の整合回路３および出力側の整合回路７と、信号経路を切り替える各経路選択用スイッチ回路SWと、入力端子２および出力端子９を、ｎ種類並列に配置することで対応することができる。
また、ｍ段の電力増幅アンプAMP を用いて送信電力増幅回路１を構成する場合には、各段間に段間整合回路Ｍｍを配することで対応することができる。また、この場合には、図３に示した例と同様に、周波数帯域ＦＢの別に段間整合回路Ｍｍおよび経路選択用スイッチ回路SWを各段間について配してもよいし、図４に示した例と同様に、全周波数帯域ＦＢ（周波数帯域ＦＢ１〜周波数帯域ＦＢｍ）に適合した１つの段間整合回路Ｍｍを配してもよい。
なお、図２〜図４に示した第２〜第４の基本構成例（基本２_1，３_1，４_1）は、入力段整合回路Ｍｉおよび出力段整合回路Ｍｏのそれぞれを周波数帯域ＦＢの別に設けるようにしていたが、何れか一方については、その複数種類の周波数帯域ＦＢに適合する１つの整合回路Ｍを用いることで、共通化するようにしてもよい。すなわち、どちらか片方だけの共通化および独立化にすることができる。
この場合、共通化していない方の整合回路Ｍ（入力段整合回路Ｍｉおよび出力段整合回路Ｍｏの何れか一方）に関して、複数種類の周波数帯域ＦＢの高周波信号に対して経路選択用スイッチ回路SWにて経路選択を行なうことで、送信電力増幅回路１の要求特性（ある所望の出力電力を得るために必要とする増幅率Ａ０と広帯域化）を引き出し易くなる。
つまり、送信電力増幅回路１全体としてのサイズと特性のバランスを考慮して、入力側や出力側の各整合回路Ｍを、複数種類の周波数帯域ＦＢに対して共通化するのか、それとも独立にするのかを、決めるのがよい。
もちろん、この点は、段間の段間整合回路Ｍｍについても言えることであり、段間の整合回路Ｍ（段間整合回路Ｍｍ）を、複数種類の周波数帯域ＦＢに対して独立化するのか、つまり第３の基本構成例（基本３_1，３_2）を採用するのか、それとも共通にするのか、つまり第４の基本構成例（基本４_1，４_2）を採用するのかを、決めるのがよい。
次に、具体的な構成例について、説明する。なお、何れも、２種類の周波数帯域ＦＢ１，ＦＢ２に対応する構成例で示す。また、ＦＥＴの制御入力端子としてのゲート端子にはＧ、入力端子としてのソース端子にはＳ，出力端子としてのドレイン端子にはＤを付して示す。
＜第１実施形態＞
図５および図６は、送信電力増幅回路１の具体的な構成例の第１実施形態を説明する図である。ここで、図５は、送信電力増幅回路１の第１実施形態を示す回路図である。また、図６は、第１実施形態（後述のその他も同様）の電力増幅回路１に用いて好適な増幅素子としてのＪＰ−ＨＥＭＴの構造例を示す図である。
第１実施形態の送信電力増幅回路１は、図３（Ａ）に示した第３の基本構成例（基本３_1）を具現化したものである。すなわち、図５に示すように、２種類の周波数帯域ＦＢ１，ＦＢ２の高周波信号が入力されることを前提とした第１実施形態の送信電力増幅回路１は、２つの電力増幅用ＦＥＴである第１段目の増幅回路４をなす増幅用ＦＥＴ４２および第２段目の増幅回路６をなす増幅用ＦＥＴ６２を備える。増幅用ＦＥＴ４２，６２は、ソース端が直接に接地されたソース接地アンプ回路となっている。したがって、そのゲイン（増幅率）は、自身の相互コンダクタンスｇｍそのもので決まり、相当に高いと考えてよい。
また、第１実施形態の送信電力増幅回路１は、入力側の経路選択用スイッチとしての経路選択用スイッチ回路SW１をなす第１のスイッチ用ＦＥＴ１１２，１１４、段間側の増幅用ＦＥＴ４２の出力側に設けられた経路選択用スイッチ回路SW２をなす第２のスイッチ用ＦＥＴ１２２，１２４、段間側の増幅用ＦＥＴ６２の入力側に設けられた経路選択用スイッチ回路SW３をなす第３のスイッチ用ＦＥＴ１３２，１３４、および出力側の経路選択用スイッチとしての経路選択用スイッチ回路SW４をなす第４のスイッチ用ＦＥＴ１４２，１４４を備えている。各スイッチ用ＦＥＴ１１２，１１４，１２２，１２４，１３２，１３４，１４２，１４４のソースとドレインは、図示した態様に限らず、ソースとドレインとを入れ換えて接続してもよい。
各増幅用ＦＥＴ４２，６２は、ソース接地回路となっており、かつ、ソースが直接に基準電位Ｖss（本例では接地電位ＧＮＤ）に接続されている。また、ソース接地とされた１段目の増幅用ＦＥＴ４２は、そのゲートが、直流電圧切断用のコンデンサ４４を介して、第１のスイッチ用ＦＥＴ１１２，１１４の各ドレインに共通に接続されている。また、１段目の増幅用ＦＥＴ４２のドレインは、直流電圧切断用のコンデンサ４６を介して、第２のスイッチ用ＦＥＴ１２２，１２４の各ドレインに共通に接続されている。
経路選択用スイッチ回路SW１において、一方の第１のスイッチ用ＦＥＴ１１２のソースは、直流電圧切断用のコンデンサ１１３を介して周波数帯域ＦＢ１に適合した整合回路３_1（入力段整合回路Ｍｉ_1）の出力に接続され、その整合回路３_1の入力は一方の入力端子２_1に接続され、周波数帯域ＦＢ１の高周波信号が入力されるようになっている。また、他方の第１のスイッチ用ＦＥＴ１１４のソースは、直流電圧切断用のコンデンサ１１５を介して周波数帯域ＦＢ２に適合した整合回路３_2（入力段整合回路Ｍｉ_2）の出力に接続され、その整合回路３_2の入力は他方の入力端子２_2に接続され、周波数帯域ＦＢ２の高周波信号が入力されるようになっている。
経路選択用スイッチ回路SW２において、一方の第２のスイッチ用ＦＥＴ１２２のソースは、直流電圧切断用のコンデンサ１２３を介して周波数帯域ＦＢ１に適合した整合回路５_1（段間整合回路Ｍｍ_1）の入力に接続され、その整合回路５_1の出力が直流電圧切断用のコンデンサ１３３を介して経路選択用スイッチ回路SW３をなす一方の第３のスイッチ用ＦＥＴ１３２のソースに接続されている。
また、他方の第２のスイッチ用ＦＥＴ１２４のソースは、直流電圧切断用のコンデンサ１２５を介して周波数帯域ＦＢ２に適合した整合回路５_2（段間整合回路Ｍｍ_1）の入力に接続され、その整合回路５_2の出力が直流電圧切断用のコンデンサ１３５を介して経路選択用スイッチ回路SW３をなす他方の第３のスイッチ用ＦＥＴ１３４のソースに接続されている。
また、ソース接地とされた２段目の増幅用ＦＥＴ６２は、そのゲートが、直流電圧切断用のコンデンサ６４を介して、第３のスイッチ用ＦＥＴ１３２，１３４の各ドレインに共通に接続されている。また、２段目の増幅用ＦＥＴ６２のドレインは、直流電圧切断用のコンデンサ６６を介して、第４のスイッチ用ＦＥＴ１４２，１４４の各ドレインに共通に接続されている。
経路選択用スイッチ回路SW４において、一方の第４のスイッチ用ＦＥＴ１４２のソースは、直流電圧切断用のコンデンサ１４３を介して周波数帯域ＦＢ１に適合した整合回路７_1（出力段整合回路Ｍｏ_1）の入力に接続され、整合回路７_1の出力が一方の出力端子９_1に接続されており、周波数帯域ＦＢ１の高周波信号が出力されるようになっている。
また、他方の第４のスイッチ用ＦＥＴ１４４のソースは、直流電圧切断用のコンデンサ１４５を介して周波数帯域ＦＢ２に適合した整合回路７_2（出力段整合回路Ｍｏ_2）の入力に接続され、整合回路７_2の出力が他方の出力端子９_2に接続されており、周波数帯域ＦＢ２の高周波信号が出力されるようになっている。
各経路選択用スイッチ回路SW１〜SW４において、周波数帯域ＦＢ１側に機能する一方の各スイッチ用ＦＥＴ１１２，１２２，１３２，１４２のゲートは、共通に、第１の制御端子８_1に接続されており、図示を割愛した移動体通信端末装置に設けられた制御回路からの切替制御信号Ctl1が供給されるようになっている。また、周波数帯域ＦＢ２側に機能する他方の各スイッチ用ＦＥＴ１１４，１２４，１３４，１４４のゲートは、共通に、第２の制御端子８_2に接続されており、図示を割愛した移動体通信端末装置に設けられた制御回路からの切替制御信号Ctl2が供給されるようになっている。
＜第１実施形態の動作＞
このような構成の第１実施形態の送信電力増幅回路１は、入力される複数種類（本例では２種類）の周波数帯域ＦＢの何れか１つの高周波信号が対応する入力端子２（本例では２_1，２_2）に入力されたとき、経路選択用スイッチ回路SW１〜SW４にて、その何れか１つの周波数帯域ＦＢに最適な入力段整合回路Ｍｉ、段間整合回路Ｍｍ、および出力段整合回路Ｍｏを選択した上で、１段目の増幅用ＦＥＴ４２と２段目の増幅用ＦＥＴ６２において入力信号を多段的に増幅し、出力信号を出力するようになっている。
具体的には、入力端子２_1に周波数帯域ＦＢ１の高周波信号が入力したときは、第１の制御端子８_1には、たとえば２．６Ｖの切替制御信号Ctl1が供給され、第２の制御端子８_2には、たとえば０Ｖの切替制御信号Ctl2が供給される。
これにより、各経路選択用スイッチ回路SW１〜SW４の周波数帯域ＦＢ１側に機能する各スイッチ用ＦＥＴ１１２，１２２，１３２，１４２のゲートに２．６Ｖの切替制御信号Ctl1が供給されるようになり、これらの各ＦＥＴがオン動作する（動作可能状態となる）一方で、各経路選択用スイッチ回路SW１〜SW４の周波数帯域ＦＢ２側に機能する各スイッチ用ＦＥＴ１１４，１２４，１３４，１４４のゲートに０Ｖの切替制御信号Ctl2が供給されるようになり、これらの各ＦＥＴがオフ動作する（動作停止状態となる）。
このため、入力端子２_1を介して供給された周波数帯域ＦＢ１の高周波信号が、周波数帯域ＦＢ１で整合された入力段整合回路Ｍｉ_1を経て１段目の増幅用ＦＥＴ４２により増幅され、さらに周波数帯域ＦＢ１で整合された段間整合回路Ｍｍ_1を介して２段目の増幅用ＦＥＴ６２に入力されることで増幅用ＦＥＴ６２により増幅され、さらに、周波数帯域ＦＢ１で整合された出力段整合回路Ｍｏ_1を経由して、出力端子９_1より周波数帯域ＦＢ１の出力信号として出力される。
これに対して、入力端子２_2に周波数帯域ＦＢ２の高周波信号が入力したときは、第１の制御端子８_1には、たとえば０Ｖの切替制御信号Ctl1が供給され、第２の制御端子８_2には、たとえば２．６Ｖの切替制御信号Ctl2が供給される。
これにより、各経路選択用スイッチ回路SW１〜SW４の周波数帯域ＦＢ１側に機能する各スイッチ用ＦＥＴ１１２，１２２，１３２，１４２のゲートに０Ｖの切替制御信号Ctl1が供給されるようになり、これらの各ＦＥＴがオフ動作する（動作可能状態となる）一方で、各経路選択用スイッチ回路SW１〜SW４の周波数帯域ＦＢ２側に機能する各スイッチ用ＦＥＴ１１４，１２４，１３４，１４４のゲートに２．６Ｖの切替制御信号Ctl2が供給されるようになり、これらの各ＦＥＴがオン動作する（動作停止状態となる）。
このため、入力端子２_2を介して供給された周波数帯域ＦＢ２の高周波信号が、周波数帯域ＦＢ２で整合された入力段整合回路Ｍｉ_2を経て１段目の増幅用ＦＥＴ４２により増幅され、さらに周波数帯域ＦＢ２で整合された段間整合回路Ｍｍ_2を介して２段目の増幅用ＦＥＴ６２に入力されることで増幅用ＦＥＴ６２により増幅され、さらに、周波数帯域ＦＢ２で整合された出力段整合回路Ｍｏ_2を経由して、出力端子９_2より周波数帯域ＦＢ２の出力信号として出力される。
このように、複数種類の周波数帯域ＦＢ（本例ではＦＢ１，ＦＢ２の２種類）の信号に対して、１段目の増幅用ＦＥＴ４２と２段目の増幅用ＦＥＴ６２を共通化して多段的に増幅させ、一方、入力側、段間、および出力側のそれぞれに各周波数帯域ＦＢで整合された整合回路Ｍを別々に設け、経路選択用スイッチ回路SWを用いて所望の経路を選択することにより、増幅用ＦＥＴ（本例では増幅用ＦＥＴ４２，６２）を１経路だけにしても各周波数帯域ＦＢにて特性が得られるように送信電力増幅回路１を動作させることができる。
なお、本例では、各経路選択用スイッチ回路SW１〜SW４をなす周波数帯域ＦＢ１の系統の各スイッチ用ＦＥＴ１１２，１２２，１３２，１４２の各ゲート、もしくは周波数帯域ＦＢ２の系統の各スイッチ用ＦＥＴ１１４，１２４，１３４，１４４の各ゲートに印加する電圧（切替制御信号Ctl1，Ctl2）を０Ｖとすることにより、各周波数帯域ＦＢの系統のスイッチ用ＦＥＴを連動して動作停止状態として、複数種類の周波数帯域ＦＢに対する送信電力増幅回路１の動作を、何れか１つの周波数帯域ＦＢのみを通過させるように制御を実現していたが、複数種類の周波数帯域ＦＢの内の必要な１つの周波数帯域ＦＢのみを通過させて、それ以外の周波数帯域ＦＢについては動作停止状態に制御することができるものである限り、その他の仕組みを採用することもできる。
たとえば、周波数帯域ＦＢ１の系統の各スイッチ用ＦＥＴ１１２，１２２，１３２，１４２、もしくは周波数帯域ＦＢ２の系統の各スイッチ用ＦＥＴ１１４，１２４，１３４，１４４に供給している電源自体を停止制御して、何れかの周波数帯域ＦＢの系統のスイッチ用ＦＥＴを動作停止状態に制御するようにしてもよい。
＜電力増幅回路の１チップ化＞
ここで、第１実施形態の送信電力増幅回路１においては、増幅用ＦＥＴ４２，６２および各経路選択用スイッチ回路SW１〜SW４をなす各スイッチ用ＦＥＴ１１２，１１４，１２２，１２４，１３２，１３４，１４２，１４４としては、通常の高電子移動度トランジスタ（ＨＥＭＴ）を用いることで、ガリウム砒素チップ上に集積化された１チップのモノリシックＩＣとすることができる。
さらに好ましくは、通常の高電子移動度トランジスタとは異なる構成を有するＪＰ−ＨＥＭＴを用いることで、送信電力増幅回路１を、ガリウム砒素チップ上に集積化された１チップのモノリシックＩＣとすることができるとともに、単一電源動作に対応可能にすることができる。
ＪＰ−ＨＥＭＴとは、通常のＨＥＭＴのチャネルを構成するｉ−ＧａＡｓを擬似格子整合（pseudomorphic ）する他の材質に変更することにより、より高移動度、高電子濃度を実現したＨＥＭＴである。加えて、ＡｌＧａＡｓのｐｎ接合のビルトイン電圧に対応した正電圧をゲート電極に印加可能に構成したものである。
＜ＪＰ−ＨＥＭＴについて＞
ここで、ＪＰ−ＨＥＭＴの構成例としては、図６（Ａ）に示す本実施形態のＪＰ−ＨＥＭＴ３００Ａと、図６（Ｂ）に示す通常の（既存の）Ｐ−ＨＥＭＴ３００Ｂとの対比から分かるように、通常のＰ−ＨＥＭＴ３００Ｂに対して、若干の変更を加えた構造となっている。
すなわち、先ず、本実施形態のＪＰ−ＨＥＭＴ３００Ａおよび通常のＰ−ＨＥＭＴ３００Ｂの何れにおいても、半絶縁性の化合物半導体（たとえばＧａＡｓ）の基板（以下ＧａＡｓ基板３０１と称する）上に、アンドープＧａＡｓ／ＡｌＧａＡｓ系のバッファ層３０２、Ｓｉドープｎ型ＡｌＧａＡｓの電子供給層（ドープ層）３０４、アンドープＡｌＧａＡｓのスペーサ層３０６、アンドープＩｎＧａＡｓの電子走行層（チャネル層）３０８、アンドープＡｌＧａＡｓのスペーサ層３１０、Ｓｉドープｎ型ＡｌＧａＡｓの電子供給層３１２を、それぞれエピタキシャル成長法により順次成長させた構成となっている。
つまり、ＧａＡｓ基板３０１上に、上にＳｉドープｎ型ＡｌＧａＡｓの電子供給層３１２、下にＳｉドープｎ型ＡｌＧａＡｓの電子供給層３０４を有したアンドープＩｎＧａＡｓの電子走行層３０８をチャネルとするダブルドープダブルへテロ構造となっている。
そして、通常のＰ−ＨＥＭＴ３００Ｂにおけるソースとドレインとしては、図６（Ｂ）に示すように、Ｓｉドープｎ−ＡｌＧａＡｓの電子供給層３１２の上に、位置整合させてｎ＋型ＧａＡｓのオーミック接続層（キャップ層）３２２を形成し、その上にソース電極３２４やドレイン電極３２６を設けている。
また、ゲート（電子走行層）３２１としては、Ｓｉドープｎ−ＡｌＧａＡｓの電子供給層３１２の一部に位置整合させて窪みを設けてリセス構造とし、そこにゲート電極３１８を配してショットキー接合させることで形成している。この場合、リセス構造による物理的な抵抗の増加によるオン抵抗（図中に抵抗素子の記号を付して示す）が問題となる。
一方、本実施形態におけるソースとドレインとしては、通常のＰ−ＨＥＭＴ３００Ｂと異なり、図６（Ａ）に示すように、薄くＳｉドープしたＡｌＧａＡｓの拡散層３１４の上に、位置整合させてｎ＋型ＧａＡｓのオーミック接続層（キャップ層）３２２を形成し、その上にソース電極３２４やドレイン電極３２６を設けている。
また、ＪＰ−ＨＥＭＴ３００Ａにおけるゲート（電子走行層）３２０としては、Ｓｉドープｎ型ＡｌＧａＡｓの電子供給層３１２上に形成した薄くＳｉドープしたＡｌＧａＡｓの拡散層３１４上に、位置整合させてｐ型不純物であるＺｎを拡散することで、ｐ＋型埋込みゲート３１６を形成し、その上にゲート電極３１８を設けている。
つまり、ＪＰ−ＨＥＭＴ３００Ａは、全体としては、ＧａＡｓ基板３０１上に積層された複数の半導体層間にヘテロ接合界面を利用した高移動度電子走行層（アンドープＩｎＧａＡｓの電子走行層３０８）を形成し、複数の半導体層の一方の側面に薄くＳｉドープしたＡｌＧａＡｓの拡散層３１４を設け、その上に不純物をドーピングすることでｐｎ接合によるゲート３２０を形成しその上にゲート電極３１８を形成し、また薄くＳｉドープしたＡｌＧａＡｓの拡散層３１４上にｎ＋型ＧａＡｓのオーミック接続層３２２を介してソース電極３２４やドレイン電極３２６を形成した構造を持つ。
このような構造のＪＰ−ＨＥＭＴ３００Ａは、２層の２次元電子ガス層を電子走行層３０８としており、Ｓｉドープｎ−ＡｌＧａＡｓの電子供給層３１２，３０４と電子走行層３０８が分離された構造となるため、電子走行時にクーロン散乱などの高抵抗となる要因を減少させることができオン抵抗の低減化を図ることができる。また、薄くＳｉドープしたＡｌＧａＡｓの拡散層３１４上にｐ＋型埋込みゲートを形成しているため、Ｐ−ＨＥＭＴ３００Ｂのように、リセス構造による物理的なオン抵抗の増加を避けることができる。
このため、送信電力増幅回路１の増幅用ＦＥＴ４２，６２としてＪＰ−ＨＥＭＴ３００Ａを用いると、ハイパワー（高電力）、高速、低消費電力化を図ることができる。また、経路選択用スイッチ回路SWとしてＪＰ−ＨＥＭＴ３００Ａを用いた場合には、低ロス、高速化を図ることができる。
さらに、前述したように、ｐ＋型埋込みゲート３１６を形成しているため、ゲート電極３１８に薄くＳｉドープしたＡｌＧａＡｓの拡散層３１４のｐｎ接合のビルトイン電圧に対応した正電圧を印加することができ、これにより、ゲート電極３１８に正の電圧のみを印加して、送信電力増幅回路１を駆動させることができる。
このため、増幅用ＦＥＴや経路選択用スイッチ回路SWをなす各スイッチ用ＦＥＴとしてＪＰ−ＨＥＭＴ３００Ａを用いることにより、送信電力増幅回路１を１チップで形成することができるとともに、トランジスタのゲートをｐｎ接合とすることができるので、単一正電源動作を可能にすることができ、負電源発生回路などの周辺部品を削減することも可能になる。
なお、各ＦＥＴ（ＪＰ−ＨＭＥＴを含む）の代わりにＨＢＴ（Heterojunction Bipolar Transistor）を用いて送信電力増幅回路１を構成することも考えられる。しかしながら、この場合には、ＨＢＴは、ゲート電極に正電源を用いることができるのであるが、経路選択用スイッチ回路SWを形成することができないため、送信電力増幅回路１を１チップで形成することが困難となる。
また、各ＦＥＴとして、通常のＨＥＭＴを用いて送信電力増幅回路１を構成することも考えられる。しかしながら、通常のＨＥＭＴを用いた場合には、通常のＨＥＭＴはゲート電極に負電源を用いる必要があるため、送信電力増幅回路１以外に、負電源発生回路が必要となってしまい、これでは、移動体通信端末装置全体をコンパクトに構成するのには、不都合である。
なお、ＦＥＴのモノリシックＩＣ化に併せて、各整合回路Ｍ（入力段整合回路Ｍｉ、段間整合回路Ｍｍ、および出力段整合回路Ｍｏ）をなす容量素子Ｃおよび誘導素子に関しても、ガリウム砒素基板上にモノリシックに形成されるパターン容量やスパイラルインダクタとするようにしてもよい。
もちろん、モノリシックＩＣとしては、整合回路Ｍ（あるいは直流電圧切断用のコンデンサ）と接続する接続ポートを設け、各整合回路Ｍをなす容量素子Ｃおよび誘導素子に関しては、モノリシックＩＣの外部に、外部部品やワイヤーボンディングやリボンボンディングなどで形成することで、ＦＥＴ系のみをガリウム砒素基板上にモノリシックに形成するようにしてもよい。この場合、ＩＣ設計の変更を伴うことがないので、周波数帯域ＦＢの変更に柔軟に対応できる利点がある。
以上説明したように、図３（Ａ）に示した第３の基本構成例（基本３_1）を具現化した第１実施形態の送信電力増幅回路１では、複数種類の周波数帯域ＦＢの高周波信号に対して、複数段の増幅用ＦＥＴ（本例では４２，６２の２段）を共通化して多段的に増幅させ、一方、各周波数帯域ＦＢで整合された整合回路Ｍを別々に設け、経路選択用スイッチ回路SWを用いて所望の経路を選択することにより、増幅用ＦＥＴを１経路だけにしても、所望の増幅率を確保しつつ、各周波数帯域ＦＢに適合した特性を得ることができる。
また、送信電力増幅回路１を構成する増幅用ＦＥＴおよび経路選択用スイッチ回路SWをなすＦＥＴとしてＨＥＭＴを用いたときには、送信電力増幅回路１を１チップで形成することができるし、特にＦＥＴとしてＪＰ−ＨＥＭＴを用いたときには、単一電源で動作させることができるので、移動体通信端末装置全体をコンパクトに構成することができる。
すなわち、移動体通信端末装置が各周波数帯域ＦＢに対して擁する各経路（信号入力側および信号出力側の双方）を保持したまま、送信電力増幅回路１に接続することができ、移動体通信端末装置上に設けなくてはならない経路集約のための信号入力側および信号出力側の各スイッチを送信電力増幅回路１内に取り込むことができる。すなわち、移動体通信端末装置における送信システム領域の拡大とコストの増加を回避することができる。
たとえば、ＣＤＭＡ方式移動体通信において、キャリア周波数再編に伴うシステム変更のための、新たな周波数帯域ＦＢに対応した電力増幅回路の付加による端末装置の大型化は、第１実施形態の送信電力増幅回路１を用いることで回避することができ、また端末装置の高価格化も避けることができる。
＜第２実施形態＞
図７は、送信電力増幅回路１の具体的な構成例の第２実施形態を示す回路図である。第２実施形態の送信電力増幅回路１は、第１実施形態の構成をベースとして、経路選択用スイッチとしての各経路選択用スイッチ回路SWに対して、アイソレーション増加回路（アイソレーション回路）を付加した点に特徴を有する。
ここで、アイソレーション増加回路は、各経路選択用スイッチ回路SW１〜SW４の帯域別側の端子に接続されたアイソレーション用のスイッチ（たとえばＦＥＴを利用する）を有して構成され、各経路選択用スイッチ回路SW１〜SW４が当該端子を経由する信号を非選択時には動作して当該信号を本来の信号経路とは違う経路（典型的には接地側）に流してしまう一方で、各経路選択用スイッチ回路SW１〜SW４が帯域別側の端子を経由する信号を選択時にはアイソレーション機能を停止状態とするものである。
第１実施形態の構成をベースとしているので、第１実施形態と同様の効果を享受できるのは当然のこととして、新たに付加したアイソレーション増加回路による効果が得られるようになる。以下、第１実施形態との相違点を中心に説明する。
第２実施形態の送信電力増幅回路１は、図７に示すように、入力側の経路選択用スイッチ回路SW１を構成する一方の第１のスイッチ用ＦＥＴ１１２に対して、第１のアイソレーション増加回路用ＦＥＴ２１２と直流電圧切断用コンデンサ２１３を具備する一方の第１のアイソレーション増加回路２１０が設けられ、他方の第１のスイッチ用ＦＥＴ１１４に対して、第１のアイソレーション増加回路用ＦＥＴ２１４と直流電圧切断用コンデンサ２１５を具備する他方の第１のアイソレーション増加回路２１１が設けられている。
一方の第１のアイソレーション増加回路２１０において、第１のアイソレーション増加回路用ＦＥＴ２１２は、ゲートが切替制御信号Ctl2が供給される制御端子８_2に接続され、ドレインが第１のスイッチ用ＦＥＴ１１２のソースに接続され、ソースが直流電圧切断用コンデンサ２１３を介して基準電位Ｖss（＝接地電位GND ）に接続されている。
同様に、他方の第１のアイソレーション増加回路２１１において、第１のアイソレーション増加回路用ＦＥＴ２１４は、ゲートが切替制御信号Ctl1が供給される制御端子８_1に接続され、ドレインが第１のスイッチ用ＦＥＴ１１４のソースに接続され、ソースが直流電圧切断用コンデンサ２１５を介して基準電位Ｖss（＝接地電位GND ）に接続されている。
また、段間の経路選択用スイッチ回路SW２を構成する一方の第２のスイッチ用ＦＥＴ１２２に対して、第２のアイソレーション増加回路用ＦＥＴ２２２と直流電圧切断用コンデンサ２２３を具備する一方の第２のアイソレーション増加回路２２０が設けられ、他方の第２のスイッチ用ＦＥＴ１２４に対して、第２のアイソレーション増加回路用ＦＥＴ２２４と直流電圧切断用コンデンサ２２５を具備する他方の第２のアイソレーション増加回路２２１が設けられている。
一方の第２のアイソレーション増加回路２２０において、第２のアイソレーション増加回路用ＦＥＴ２２２は、ゲートが切替制御信号Ctl2が供給される制御端子８_2に接続され、ドレインが第２のスイッチ用ＦＥＴ１２２のソースに接続され、ソースが直流電圧切断用コンデンサ２２３を介して基準電位Ｖss（＝接地電位GND ）に接続されている。
同様に、他方の第２のアイソレーション増加回路２２１において、第２のアイソレーション増加回路用ＦＥＴ２２４は、ゲートが切替制御信号Ctl1が供給される制御端子８_1に接続され、ドレインが第２のスイッチ用ＦＥＴ１２４のソースに接続され、ソースが直流電圧切断用コンデンサ２２５を介して基準電位Ｖss（＝接地電位GND ）に接続されている。
また、段間の経路選択用スイッチ回路SW３を構成する一方の第３のスイッチ用ＦＥＴ１３２に対して、第３のアイソレーション増加回路用ＦＥＴ２３２と直流電圧切断用コンデンサ２３３を具備する一方の第３のアイソレーション増加回路２３０が設けられ、他方の第３のスイッチ用ＦＥＴ１３４に対して、第３のアイソレーション増加回路用ＦＥＴ２３４と直流電圧切断用コンデンサ２３５を具備する他方の第３のアイソレーション増加回路２３１が設けられている。
一方の第３のアイソレーション増加回路２３０において、第３のアイソレーション増加回路用ＦＥＴ２３２は、ゲートが切替制御信号Ctl2が供給される制御端子８_2に接続され、ドレインが第３のスイッチ用ＦＥＴ１３２のソースに接続され、ソースが直流電圧切断用コンデンサ２３３を介して基準電位Ｖss（＝接地電位GND ）に接続されている。
同様に、他方の第３のアイソレーション増加回路２３１において、第３のアイソレーション増加回路用ＦＥＴ２３４は、ゲートが切替制御信号Ctl1が供給される制御端子８_1に接続され、ドレインが第３のスイッチ用ＦＥＴ１３４のソースに接続され、ソースが直流電圧切断用コンデンサ２３５を介して基準電位Ｖss（＝接地電位GND ）に接続されている。
また、出力側の経路選択用スイッチ回路SW４を構成する一方の第４のスイッチ用ＦＥＴ１４２に対して、第４のアイソレーション増加回路用ＦＥＴ２４２と直流電圧切断用コンデンサ２４３を具備する一方の第４のアイソレーション増加回路２４０が設けられ、他方の第４のスイッチ用ＦＥＴ１４４に対して、第４のアイソレーション増加回路用ＦＥＴ２４４と直流電圧切断用コンデンサ２４５を具備する他方の第４のアイソレーション増加回路２４１が設けられている。
一方の第４のアイソレーション増加回路２４０において、第４のアイソレーション増加回路用ＦＥＴ２４２は、ゲートが切替制御信号Ctl2が供給される制御端子８_2に接続され、ドレインが第４のスイッチ用ＦＥＴ１４２のソースに接続され、ソースが直流電圧切断用コンデンサ２４３を介して基準電位Ｖss（＝接地電位GND ）に接続されている。
同様に、他方の第４のアイソレーション増加回路２４１において、第４のアイソレーション増加回路用ＦＥＴ２４４は、ゲートが切替制御信号Ctl1が供給される制御端子８_1に接続され、ドレインが第４のスイッチ用ＦＥＴ１４４のソースに接続され、ソースが直流電圧切断用コンデンサ２４５を介して基準電位Ｖss（＝接地電位GND ）に接続されている。
各アイソレーション増加回路用ＦＥＴ２１２，２１４，２２２，２２４，２３２，２３４，２４２，２４４は、ゲートがＨレベルとされることでオンし、ゲートがＬレベルとされることでオフするスイッチとして機能し、オン時にはドレイン端の信号を接地側に流してしまうことで、経路選択用スイッチ回路SW１〜SW４の対応するスイッチ用ＦＥＴ１１２，１１４，１２２，１２４，１３２，１３４，１４２，１４４のアイソレーションを高めるように機能する。非選択の周波数帯域の信号のアイソレーションを高めて、送信電力増幅回路１の動作を安定化するようにするのである。
＜第２実施形態の動作＞
このような構成の第２実施形態の送信電力増幅回路１は、入力される複数種類（本例では２種類）の周波数帯域ＦＢの何れか１つの高周波信号が対応する入力端子２（本例では２_1，２_2）に入力されたとき、経路選択用スイッチ回路SW１〜SW４にて、その何れか１つの周波数帯域ＦＢに最適な入力段整合回路Ｍｉ、段間整合回路Ｍｍ、および出力段整合回路Ｍｏを選択するとともに、それ以外の周波数帯域ＦＢ側についての各アイソレーション増加回路を起動した上で、１段目の増幅用ＦＥＴ４２と２段目の増幅用ＦＥＴ６２において入力信号を多段的に増幅し、出力信号を出力するようになっている。
処理対象の周波数帯域ＦＢ以外については、アイソレーション増加回路が動作することにより、そのアイソレーション増加回路に接続されている経路選択用スイッチ回路SWを構成するスイッチ用ＦＥＴのオフ時のアイソレーションをより高めることができ、処理対象の周波数帯域ＦＢの信号がそれ以外（非選択対象）の周波数帯域ＦＢの経路に回りこむ不都合を強力に防止して、より効率的な増幅動作を行なうことができる。
逆に、経路選択用スイッチ回路SWで非選択とされた処理対象外の周波数帯域ＦＢの信号が、経路選択用スイッチ回路SWで選択された処理対象の周波数帯域ＦＢに漏れ込むのを、スイッチの入出力端（非選択の整合回路Ｍ側の端子）にてアイソレーション増加回路が動作することで確実に防止する。
具体的には、入力端子２_1に周波数帯域ＦＢ１の高周波信号が入力したときは、第１の制御端子８_1には、たとえば２．６Ｖの切替制御信号Ctl1が供給され、第２の制御端子８_2には、たとえば０Ｖの切替制御信号Ctl2が供給される。
これにより、周波数帯域ＦＢ２側の各アイソレーション増加回路２１１，２２１，２３１，２４１が有する各アイソレーション増加回路用ＦＥＴ２１４，２２４，２３４，２４４のゲートにも２．６Ｖの切替制御信号Ctl1が供給されるようになり、これらの各ＦＥＴがオン動作する（動作可能状態となる）ことで周波数帯域ＦＢ２側の信号を側の各アイソレーション増加回路２１１，２２１，２３１，２４１が起動（アイソレーション増加回路用ＦＥＴ２１４，２２４，２３４，２４４がオン）することで直流電圧切断用コンデンサ２１５，２２５，２３５，２４５を介して接地側に流してしまう。
一方、周波数帯域ＦＢ１側の各アイソレーション増加回路２１０，２２０，２３０，２４０が有する各アイソレーション増加回路用ＦＥＴ２１２，２２２，２３２，２４２のゲートに０Ｖの切替制御信号Ctl2が供給されるようになる。その結果、これらの各ＦＥＴがオフ動作する（動作停止状態となる）ことで周波数帯域ＦＢ１側の各アイソレーション増加回路２１０，２２０，２３０，２４０は機能停止状態となる。
このため、スイッチ用ＦＥＴ１１４，１２４，１３４，１４４を有する各経路選択用スイッチ回路SW１〜SW４の周波数帯域ＦＢ２側のアイソレーションをより高めることができ、周波数帯域ＦＢ１の信号が、周波数帯域ＦＢ２の経路に回りこむ不都合を強力に防止して、より効率的な増幅動作を行うことができる。
加えて、各経路選択用スイッチ回路SW１〜SW４の周波数帯域ＦＢ２側の整合回路Ｍの入出力端で周波数帯域ＦＢ２側の各アイソレーション増加回路２１１，２２１，２３１，２４１が動作することで周波数帯域ＦＢ２の信号を接地側に流してしまうので、各経路選択用スイッチ回路SW１〜SW４の選択性能が劣っていても、各経路選択用スイッチ回路SW１〜SW４で非選択とされた周波数帯域ＦＢ２の信号が、選択対象である周波数帯域ＦＢ１の経路に漏れ込むのをより確実に防止できる。
これに対して、入力端子２_2に周波数帯域ＦＢ２の高周波信号が入力したときは、第１の制御端子８_1には、たとえば０Ｖの切替制御信号Ctl1が供給され、第２の制御端子８_2には、たとえば２．６Ｖの切替制御信号Ctl2が供給される。
これにより、周波数帯域ＦＢ１側の各アイソレーション増加回路２１０，２２０，２３０，２４０が有する各アイソレーション増加回路用ＦＥＴ２１２，２２２，２３２，２４２のゲートにも２．６Ｖの切替制御信号Ctl2が供給されるようになり、これらの各ＦＥＴがオン動作する（動作可能状態となる）ことで周波数帯域ＦＢ１側の各アイソレーション増加回路２１０，２２０，２３０，２４０が起動（アイソレーション増加回路用ＦＥＴ２１２，２２２，２３２，２４２がオン）することで直流電圧切断用コンデンサ２１３，２２３，２３３，２４３を介して接地側に流してしまう。
一方、周波数帯域ＦＢ２側の各アイソレーション増加回路２１１，２２１，２３１，２４１が有する各アイソレーション増加回路用ＦＥＴ２１４，２２４，２３４，２４４のゲートに０Ｖの切替制御信号Ctl1が供給されるようになる。その結果、各ＦＥＴがオフ動作する（動作停止状態となる）ことで周波数帯域ＦＢ２側の各アイソレーション増加回路２１１，２２１，２３１，２４１は機能停止状態となる。
このため、スイッチ用ＦＥＴ１１２，１２２，１３２，１４２を有する各経路選択用スイッチ回路SW１〜SW４の周波数帯域ＦＢ１側のアイソレーションをより高めることができ、周波数帯域ＦＢ２の信号が、周波数帯域ＦＢ１の経路に回りこむ不都合を強力に防止して、より効率的な増幅動作を行うことができる。
加えて、各経路選択用スイッチ回路SW１〜SW４の周波数帯域ＦＢ１側の整合回路Ｍ側の入出力端で周波数帯域ＦＢ１側の各アイソレーション増加回路２１０，２２０，２３０，２４０が動作することで周波数帯域ＦＢ１の信号を接地側に流してしまうので、各経路選択用スイッチ回路SW１〜SW４の選択性能が劣っていても、各経路選択用スイッチ回路SW１〜SW４で非選択とされた周波数帯域ＦＢ１の信号が、選択対象である周波数帯域ＦＢ２の経路に漏れ込むのをより確実に防止できる。
＜第３実施形態＞
図８は、送信電力増幅回路１の具体的な構成例の第３実施形態を示す回路図である。第３実施形態の送信電力増幅回路１は、第２実施形態の構成をベースとして、経路選択用スイッチ回路SW（経路選択用スイッチ）に対する各アイソレーション増加回路について、発振防止回路を付加した点に特徴を有する。第２実施形態の構成をベースとしているので、第２実施形態と同様の効果を享受できるのは当然のこととして、新たに付加した発振防止回路による効果が得られるようになる。以下、第２実施形態との相違点を中心に説明する。
第３実施形態の送信電力増幅回路１は、周波数帯域ＦＢ１側の各アイソレーション増加回路２１０，２２０，２３０，２４０の少なくとも１つ、および周波数帯域ＦＢ２側の各アイソレーション増加回路２１１，２２１，２３１，２４１の少なくとも１つ（ただし周波数帯域ＦＢ１側と対になるもの）に、発振防止回路を追加する。一例として、図８に示すように、第３のアイソレーション増加回路２３０，２３１について、抵抗素子を発振防止用に利用した発振防止回路を設ける。
ここで、発振防止回路としては、各アイソレーション増加回路を構成するアイソレーション増加回路用ＦＥＴのソースと基準電位Ｖssとの間に配される回路を、直流電圧切断用コンデンサのみでなく、直流電圧切断用コンデンサと抵抗素子との直列回路にするのがよい。直流電圧切断用コンデンサと抵抗素子との直列回路であるから、その順序はソース側を直流電圧切断用コンデンサとする態様と、ソース側を抵抗素子とする態様の何れかを採り得る。
図８に示す例では、前者を採用している。すなわち、発振防止用の終端抵抗（ダンピング抵抗）２３６を直流電圧切断用コンデンサ２３３と基準電位Ｖss（＝接地電位GND ）との間に設け、発振防止用の終端抵抗（ダンピング抵抗）２３７を直流電圧切断用コンデンサ２３５と基準電位Ｖss（＝接地電位GND ）との間に設けている。
図示を割愛するが、後者を採用して、第３のアイソレーション増加回路用ＦＥＴ２３２のソースに発振防止用の終端抵抗２３６の一方の端子を接続し、終端抵抗２３６の他方の端子を直流電圧切断用コンデンサ２３３を介して基準電位Ｖss（＝接地電位GND ）に接続し、また、第３のアイソレーション増加回路用ＦＥＴ２３４のソースに発振防止用の終端抵抗２３７の一方の端子を接続し、終端抵抗２３６の他方の端子を直流電圧切断用コンデンサ２３５を介して基準電位Ｖss（＝接地電位GND ）に接続する態様を採ってもよい。
なお、いずれの構成においても、終端抵抗２３６，２３７の定数としては、たとえば、５０Ω程度にするとよい。
＜第３実施形態の動作＞
ここで、発振防止用の終端抵抗２３６，２３７を有してない前述の第２実施形態の送信電力増幅回路１では、図示を割愛した移動体通信端末装置に設けられた制御回路からの切替制御信号Ctl1，Ctl2により全て同じタイミングで各経路選択用スイッチ回路SWの動作が制御されるので、送信電力増幅回路１内において、選択された経路をオンする動作と選択されていない経路をオフする動作はほぼ同時に行なわれるはずである。
しかしながら、実際の所は、たとえば送信電力増幅回路１内の各経路選択用スイッチの動作速度に時間差が生じてしまった場合、瞬間的に経路が開放状態となり発振する虞れが生じる。
たとえば、移動体通信端末装置システムが周波数帯域ＦＢ１から周波数帯域ＦＢ２に周波数を切り替えたとき、送信電力増幅回路１の第１の制御端子８_1に供給される切替制御信号Ctl1が２．６Ｖから０Ｖに切り替り、また第２の制御端子８_2に供給される切替制御信号Ctl2が０Ｖから２．６Ｖに切り替ることで、送信電力増幅回路１内の各経路選択用スイッチ回路SWを構成する各スイッチ用ＦＥＴが動作し、信号経路が、周波数帯域ＦＢ１側から周波数帯域ＦＢ２側へと切り替る。
このとき、たとえば、第２の経路選択用スイッチ回路SW２のスイッチ用ＦＥＴ１２２，１２４の方が第３の経路選択用スイッチ回路SW３のスイッチ用ＦＥＴ１３２，１３４よりも速い動作速度で動作した場合には、第３の経路選択用スイッチ回路SW３の周波数帯域ＦＢ２側の第３のスイッチ用ＦＥＴ１３４の経路が、切替直後には、瞬間的に開放状態となるので、１段目の増幅用ＦＥＴ４２で増幅した周波数帯域ＦＢ２の信号が第２のスイッチ用ＦＥＴ１２４を通過して第３のスイッチ用ＦＥＴ１３４側に流れ、そこで停留してしまうことで、発振する可能性がある。
これに対して、発振防止用の終端抵抗２３７を有している第３実施形態の構成では、第１の制御端子８_1に供給されていた２．６Ｖの切替制御信号Ctl1により第３のアイソレーション増加回路用ＦＥＴ２３４がオン動作しているので、第３の経路選択用スイッチ回路SW３の周波数帯域ＦＢ２側の第３のスイッチ用ＦＥＴ１３４の経路を直流電圧切断用コンデンサ２３５を介して接地側に流し込むように動作しているが、このとき、終端抵抗２３７で終端することで、前述の発振を確実に防止することができる。終端抵抗２３７がダンピング機能を発揮するからである。終端抵抗２３７が存在してしなければ、直接に周波数帯域ＦＢ２の信号を接地側に流し込むようになるので、発振の虞れがあるのである。
また、たとえば、第２の経路選択用スイッチ回路SW２のスイッチ用ＦＥＴ１２２，１２４の方が第３の経路選択用スイッチ回路SW３のスイッチ用ＦＥＴ１３２，１３４よりも遅い動作速度で動作した場合には、第３の経路選択用スイッチ回路SW３の周波数帯域ＦＢ１側の第３のスイッチ用ＦＥＴ１３２の経路が、切替直後には、瞬間的に開放状態となるので、１段目の増幅用ＦＥＴ４２で増幅した周波数帯域ＦＢ２の信号が第２のスイッチ用ＦＥＴ１２２を通過して第３のスイッチ用ＦＥＴ１３２側に流れ、そこで停留してしまうことで、発振する可能性がある。
これに対して、発振防止用の終端抵抗２３６を有している第３実施形態の構成では、第２の制御端子８_2に供給される２．６Ｖの切替制御信号Ctl2により第３のアイソレーション増加回路用ＦＥＴ２３２がオン動作するので、第３の経路選択用スイッチ回路SW３の周波数帯域ＦＢ１側の第３のスイッチ用ＦＥＴ１３２の経路を直流電圧切断用コンデンサ２３３を介して接地側に流し込むように切り替えるが、このとき、終端抵抗２３６で終端することで、前述の発振を確実に防止することができる。終端抵抗２３６がダンピング機能を発揮するからである。終端抵抗２３６が存在してしなければ、直接に周波数帯域ＦＢ１の信号を接地側に流し込むようになるので、発振の虞れがあるのである。
なお、ここで示した事例は、第２の経路選択用スイッチ回路SW２と第３の経路選択用スイッチ回路SW３との関係における発振現象に着目して、第３の経路選択用スイッチ回路SWについて設けられた第３のアイソレーション増加回路２３０，２３１について発振防止用の抵抗素子を設ける例で説明したが、これは一例に過ぎず、その他の箇所のアイソレーション増加回路（本例でいえば２１０／２１１，２２０／２２１，２４０／２４１；“／”は対になるものを示す）について、発振防止用の抵抗素子を設けることもできる。
このように、第３実施形態の送信電力増幅回路１によれば、各経路選択用スイッチ回路SWを構成する各スイッチ用ＦＥＴの動作速度に差が生じても、発振を確実に防止することができる。
＜第４実施形態＞
図９は、送信電力増幅回路１の具体的な構成例の第４実施形態を示す回路図である。第４実施形態の送信電力増幅回路１は、増幅回路を構成する増幅用ＦＥＴのソース側に負帰還用のインピーダンス素子（特に処理対象の周波数帯域ＦＢにおいて抵抗成分として機能するもの）を追加して、ソース接地アンプ回路の増幅率を低下させるようにした点に第１の特徴を有する。
この第１の特徴の仕組みは、図１（Ｂ）に示した第１の基本構成例（基本１_2）を始めとする、電力増幅アンプAMP を複数段構成とする場合に適用する。何故なら、負帰還素子を追加して増幅率を低下させると、１段構成の電力増幅アンプAMP では、ある所望の出力電力を得るために必要とする増幅率Ａ０を確保することが事実上困難になるからである。
なお、第１の基本構成例（基本１_2）において説明したように、電力増幅アンプAMP を複数段構成とする場合には、増幅率の配分を、信号レベルが小さな前段の電力増幅アンプAMP の増幅率の方を、信号レベルが大きな後段の電力増幅アンプAMP の増幅率の方をよりも大きく設定するのが、全体としての広帯域化の上では都合がよいと考えられる。
よって、増幅用ＦＥＴのソース側に負帰還用のインピーダンス素子を追加して、電力増幅アンプAMP の増幅率を低下させる第１の特徴の仕組みは、後段側の電力増幅アンプAMP に適用するのが好ましい。
また、第４実施形態の送信電力増幅回路１は、図４（Ａ）に示した第４の基本構成例（基本４_1）の構成を採用しており、１段目の電力増幅アンプAMP_1 の出力側と２段目の電力増幅アンプAMP_2 の入力側との間には、複数種類の周波数帯域ＦＢに適合させた１系統の段間整合回路Ｍｍを設けるようにした点に第２の特徴を有する。
つまり、前述の第１〜第３実施形態の構成における、１段目の増幅用ＦＥＴ４２の出力整合回路として機能する周波数帯域ＦＢ１側の段間整合回路Ｍｍ_1と周波数帯域ＦＢ２側の段間整合回路Ｍｍ_2を共通化し、第２の経路選択用スイッチ回路SW２と第３の経路選択用スイッチ回路SW３を省いたものである。
第２の経路選択用スイッチ回路SW２と第３の経路選択用スイッチ回路SW３を省くので、それぞれに対応するアイソレーション増加回路２２０，２２１，２３０，２３１や、第３実施形態で説明した発振防止用の終端抵抗２３６，２３７も取り外すことができる。
なお、図示した例では、アイソレーション増加回路２１０，２４０を具備した第２あるいは第３実施形態に対する変形例で示しているが、アイソレーション増加回路２１０，２４０を具備しない第１実施形態に対する変形例としても適用できる。以下、第１〜第３実施形態との相違点を中心に説明する。
第４実施形態の送信電力増幅回路１は、２段目の増幅用ＦＥＴ６２のソースを、負帰還用のインピーダンス素子の一例である誘導素子もしくは抵抗素子を介して基準電位Ｖss（＝接地電位GND ）に接続するようにしている。増幅用ＦＥＴ６２のソース側に抵抗成分を負帰還用に設けることで、電力増幅アンプAMP の増幅率を、裸の増幅率Ａmax よりも低下させることができる。
たとえば、図９に示すように、第４実施形態の送信電力増幅回路１は、負帰還用のインピーダンス素子として誘導素子（インダクタ）６８を備える。なお、誘導素子６８を用いる場合、処理対象の周波数帯域ＦＢにおいて、事実上、抵抗成分として機能する程度の素子定数とする。一例として、この誘導素子６８は、周波数帯域ＦＢの中心周波数ＦＢ０が１ＧHz（ギガヘルツ）近傍であるときには、０コンマ数ｎＨのオーダーとする。
この場合、誘導素子６８としては、基本的には、たとえばワイヤーボンディングやリボンボンディングなどの、２段目の増幅用ＦＥＴ６２のソースと基準電位（本例では接地電位）との間に接続されるボンディング部材で形成することができるので、特に、ガリウム砒素基板上にモノリシックに形成されるスパイラルインダクタや外部部品で構成する必要はない。接続端子６９を増幅用ＦＥＴ６２のソース側に設けておき、接地との間でボンディングするだけでよい。この点は、インピーダンス素子として抵抗素子を使用する場合には、接続端子６９と接地との間に積極的に抵抗素子を配する必要があるのに対しての大きな利点である。
また、図９に示すように、第４実施形態の送信電力増幅回路１は、段間を、複数種類の周波数帯域ＦＢに適合させた１つの段間整合回路Ｍｍを用いることとし、それに併せて、経路選択用スイッチ回路SW２，SW３、およびアイソレーション増加回路２２０，２２１，２３０，２３１、終端抵抗２３６，２３７を取り外す。整合回路５（段間整合回路Ｍｍ）は、複数種類の周波数帯域ＦＢ１，ＦＢ２の信号に対して共通化されているのである。
また、経路選択用スイッチ回路SW２の出力側に設けていた直流電圧切断用のコンデンサ１２３，１２５と、経路選択用スイッチ回路SW３の入力側に設けていた直流電圧切断用のコンデンサ１３３，１３５を取り外す。
また、段間整合回路Ｍｍそのものは、直流カット機能を持つ容量素子Ｃを有しているので、１段目の増幅用ＦＥＴ４２の出力側に設けられた直流電圧切断用のコンデンサ４６と、２段目の増幅用ＦＥＴ６２の入力側に設けられた直流電圧切断用のコンデンサ６４も取り外して、１段目の増幅用ＦＥＴ４２のドレインに直接に段間整合回路Ｍｍの入力側を接続し、かつ、２段目の増幅用ＦＥＴ６２のゲートに直接に段間整合回路Ｍｍの出力側を接続している。
＜第４実施形態の動作＞
このような構成の第４実施形態の送信電力増幅回路１は、負帰還用のインピーダンス素子（本例では誘導素子６８）を２段目の増幅用ＦＥＴ６２のソースに直列に接続し接地するようにしたので、段間のインピーダンス整合（特に増幅用ＦＥＴ６２の入力インピーダンス）の周波数依存性を減少させることができる。その結果として、段間整合回路Ｍｍとしては、入力される複数種類の周波数帯域ＦＢの信号に対して共通化でき、そのために、帯域別の段間整合回路Ｍｍとする際に必要となる経路選択用スイッチ回路SW２，SW３を取り除くことができる。
たとえば、１段目の増幅用ＦＥＴ４２が所望の特性で増幅し出力を得るために要求するインピーダンスを、２段目の増幅用ＦＥＴ６２の入力インピーダンスを段間整合回路Ｍｍで変換して得る際に、２段目の増幅用ＦＥＴ６２のソースがインピーダンス素子（本例では誘導素子６８）を介さないでそのまま接地されるよりも、２段目の増幅用ＦＥＴ６２のソースがインピーダンス素子（本例では誘導素子６８）を介して接地される方が、周波数への依存を低減させたインピーダンスで実現することができる。
その結果として、段間の段間整合回路Ｍｍを１つにした場合に、複数種類の周波数帯域ＦＢに適合させる際の性能余裕が広くなるので、第１〜第３実施形態において段間に介在させていた、周波数帯域ＦＢ１用の段間整合回路Ｍｍ_1と周波数帯域ＦＢ２用の段間整合回路Ｍｍ_2とを１つの段間整合回路Ｍｍに共通化することが容易になる。それに伴い、経路選択用スイッチ回路SW２，SW３やそれに付随する直流電圧切断用のコンデンサ４６，１２３，１２５，１３５，１３３，１３５，６４を取り除くこともできる。全体として、大幅な部品点数の削減が可能となり、送信電力増幅回路１の規模を縮小化し、サイズとコストのスリム化を図ることができる。
また、インピーダンス素子の一例として用いた誘導素子６８は、基本的には、たとえばワイヤーボンディングやリボンボンディングなどで形成することができるので、特に、ガリウム砒素基板上にモノリシックに形成されるスパイラルインダクタや外部部品で構成する必要がないので、誘導素子６８をモノリシックＩＣの外部に配置することができる。この場合、前述のように、接続端子６９を介して、誘導素子６８を、増幅用ＦＥＴ６２のソースに接続するようにする。
誘導素子６８を２段目の増幅用ＦＥＴ６２のソース側に設けるに当たって、モノリシックＩＣで主要部（本例では電力増幅アンプAMP と経路選択用スイッチ回路SW）が構成された送信電力増幅回路１のチップサイズを拡大する必要がない。
なお、増幅用ＦＥＴのソース側に負帰還用のインピーダンス素子を追加して、電力増幅アンプAMP の増幅率を低下させる仕組みは、１段目の増幅用ＦＥＴ４２についても適用し得るものである。たとえば、増幅用ＦＥＴ４２のソース接地部もワイヤーボンディングなどで形成することが考えられる。
しかしながら、前述のように、送信電力増幅回路１全体として、ある所望の出力電力を得るために必要な増幅率Ａ０を確保するには、増幅用ＦＥＴのソース側に負帰還用のインピーダンス素子を追加して、電力増幅アンプAMP の増幅率を低下させる仕組みは、後段側の電力増幅アンプAMP （本例では２段目の増幅用ＦＥＴ６２）に適用するのが好ましく、前段側の電力増幅アンプAMP （本例では１段目の増幅用ＦＥＴ４２）に関しては、そのソース側の処理対象の周波数帯域ＦＢにおける抵抗成分をできるだけ小さくしておくのがよい。
１段目の増幅用ＦＥＴ４２のソース側の抵抗成分をできるだけ小さくするには、たとえば、増幅用ＦＥＴ４２のソース接地部にビアホール（Via Hole）を用いて基準電位Ｖssに接続するようにすることで、できるだけ、インピーダンス素子（抵抗素子や誘導素子）の成分を形成させないようにすることが望ましい。
＜第５実施形態＞
図１０は、送信電力増幅回路１の具体的な構成例の第５実施形態を示す回路図である。第５実施形態の送信電力増幅回路１は、第４実施形態の構成をさらに発展させ、入力側および出力側の各整合回路Ｍに関しても、複数種類の周波数帯域ＦＢに適合させた１系統の入力段整合回路Ｍｉ、出力段整合回路Ｍｏを設けるようにすることで、図１（Ｂ）に示した第１の基本構成例（基本１_2）の構成を採用するようにした点に特徴を有する。
つまり、前述の第４実施形態の構成における、周波数帯域ＦＢ１側の入力段整合回路Ｍｉ_1と周波数帯域ＦＢ２側の入力段整合回路Ｍｉ_2を共通化し、かつ、周波数帯域ＦＢ１側の出力段整合回路Ｍｏ_1と周波数帯域ＦＢ２側の出力段整合回路Ｍｏ_2も共通化し、さらに、第１の経路選択用スイッチ回路SW１と第４の経路選択用スイッチ回路SW４を省いたものである。
たとえば、図１０に示すように、複数種類の周波数帯域ＦＢに対して１つの入力段整合回路Ｍｉを用いるので、入力端子２も複数種類の周波数帯域ＦＢに対して１つにする。同様に、複数種類の周波数帯域ＦＢに対して１つの出力段整合回路Ｍｏを用いるので、出力端子９も複数種類の周波数帯域ＦＢに対して１つにする。
また、第１の経路選択用スイッチ回路SW１と第４の経路選択用スイッチ回路SW４を省くので、それぞれに対応するアイソレーション増加回路２１０，２１１，２４０，２４１や、経路選択用スイッチ回路SW１の入力側に設けていた直流電圧切断用のコンデンサ１１３，１１５と、経路選択用スイッチ回路SW４の出力側に設けていた直流電圧切断用のコンデンサ１４３，１４５を取り外す。
また、入力段整合回路Ｍｉそのものは、直流カット機能を持つ容量素子Ｃを有しているので、１段目の増幅用ＦＥＴ４２の入力側に設けられた直流電圧切断用のコンデンサ４４を取り外して、１段目の増幅用ＦＥＴ４２のゲートに直接に入力段整合回路Ｍｉの出力側を接続している。
また、出力段整合回路Ｍｏそのものは、直流カット機能を持つ容量素子Ｃを有しているので、２段目の増幅用ＦＥＴ６２の出力側に設けられた直流電圧切断用のコンデンサ６６を取り外して、２段目の増幅用ＦＥＴ６２のドレインに直接に出力段整合回路Ｍｏの入力側を接続している。
＜第５実施形態の動作＞
ここで、第４実施形態（第１〜第３実施形態にも適用可能）の構成において、信号入力側については、以下のことが言える。すなわち、周波数帯域ＦＢ別の入力段整合回路Ｍｉは、１段目の増幅用ＦＥＴ４２が所望の特性で増幅し出力を得るために要求するインピーダンスを、入力負荷インピーダンスを入力段整合回路Ｍｉで変換して得たときに、周波数帯域ＦＢ１および周波数帯域ＦＢ２が比較的狭帯域である場合において、１つの入力段整合回路Ｍｉのみで広帯域化して実現することができる。
つまり、入力側の入力段整合回路Ｍｉを１つにした場合に、複数種類の周波数帯域ＦＢ（本例では周波数帯域ＦＢ１および周波数帯域ＦＢ２）が比較的狭帯域である場合には、その複数種類の周波数帯域ＦＢに適合させる際の性能余裕が広くなるので、第４（第１１〜第３にも適用可能）実施形態において、信号入力側に介在させていた、周波数帯域ＦＢ１用の入力段整合回路Ｍｉ_1と周波数帯域ＦＢ２用の入力段整合回路Ｍｉ_2とを１つの入力段整合回路Ｍｉに共通化することが容易になるのである。
入力段整合回路Ｍｉを１系統としたことで、複数種類の周波数帯域ＦＢ（周波数帯域ＦＢ１および周波数帯域ＦＢ２）は、何れの周波数帯域ＦＢの信号においても１つの入力端子２より供給され、１つの整合回路３（入力段整合回路Ｍｉ）によって広帯域に入力負荷インピーダンスを所望のインピーダンスに変換させた経路を経て、１段目の増幅用ＦＥＴ４２に供給される。
ただし、このような仕組みは、増幅用ＦＥＴ４２が所望の特性で増幅し出力を得るのに、入力段整合回路Ｍｉが大きく影響しないことが考慮される。
このように、処理対象となる複数種類の周波数帯域ＦＢが比較的狭帯域である場合には、その複数種類の周波数帯域ＦＢに適合する入力側の整合回路Ｍ（入力段整合回路Ｍｉ）を共通化することが容易になり、１つの入力段整合回路Ｍｉを１段目の増幅用ＦＥＴ４２の信号入力側に配置することができる。それに伴い、第１の経路選択用スイッチ回路SW１やそれに付随する直流電圧切断用コンデンサ４４，１１３，１１５を取り除くこともできる。全体として、一層の大幅な部品点数の削減が可能となり、送信電力増幅回路１の規模を縮小化し、サイズとコストのスリム化を図ることができる。
また、信号出力側においても同様のことが言える。すなわち、第４実施形態（第１〜第３実施形態にも適用可能）の構成において使用していた周波数帯域ＦＢ別の出力段整合回路Ｍｏは、２段目の増幅用ＦＥＴ６２が所望の特性で増幅し出力を得るために要求するインピーダンスを、出力負荷インピーダンスを出力段整合回路Ｍｏで変換して得たときに、周波数帯域ＦＢ１および周波数帯域ＦＢ２が比較的狭帯域である場合において、１つの出力段整合回路Ｍｏのみで広帯域化して実現することができる。
つまり、出力側の出力段整合回路Ｍｏを１つにした場合に、複数種類の周波数帯域ＦＢ（本例では周波数帯域ＦＢ１および周波数帯域ＦＢ２）が比較的狭帯域である場合には、その複数種類の周波数帯域ＦＢに適合させる際の性能余裕が広くなるので、第４（第１１〜第３にも適用可能）実施形態において、信号出力側に介在させていた、周波数帯域ＦＢ１用の出力段整合回路Ｍｏ_1と周波数帯域ＦＢ２用の出力段整合回路Ｍｏ_2とを１つの出力段整合回路Ｍｏに共通化することが容易になるのである。
出力段整合回路Ｍｏを１系統としたことで、１段目の増幅用ＦＥＴ４２と２段目の増幅用ＦＥＴ６２とによって必要とされる増幅率Ａ０で増幅された複数種類の周波数帯域ＦＢ（周波数帯域ＦＢ１および周波数帯域ＦＢ２）は、何れの周波数帯域ＦＢの信号においても１つの整合回路７（出力段整合回路Ｍｏ）によって広帯域に出力負荷インピーダンスを所望のインピーダンスに変換させた経路を経て、１つの出力端子９より出力される。
ただし、このような仕組みは、出力段整合回路Ｍｏを、比較的大規模で形成することでの、誘導素子（インダクタ）Ｌと容量素子（キャパシタ）の共振を利用したインピーダンスの広帯域化が考慮される。
このように、処理対象となる複数種類の周波数帯域ＦＢが比較的狭帯域である場合には、その複数種類の周波数帯域ＦＢに適合する出力側の整合回路Ｍ（出力段整合回路Ｍｏ）を共通化することが容易になり、１つの出力段整合回路Ｍｏを２段目の増幅用ＦＥＴ６２の信号出力側に配置することができる。それに伴い、第４の経路選択用スイッチ回路SW４やそれに付随する直流電圧切断用コンデンサ６６，１４３，１４５を取り除くこともできる。全体として、一層の大幅な部品点数の削減が可能となり、送信電力増幅回路１の規模を縮小化し、サイズとコストのスリム化を図ることができる。
なお、図１０に示した第５実施形態の構成では、入力段整合回路Ｍｉおよび出力段整合回路Ｍｏのそれぞれを複数種類の周波数帯域ＦＢに適合する１つの整合回路Ｍを用いることで、共通化するようにしていたが、何れか一方については、周波数帯域ＦＢの別に設けるようにしてもよい。送信電力増幅回路１全体としてのサイズと特性のバランスを考慮して、入力側や出力側の各整合回路Ｍを、複数種類の周波数帯域ＦＢに対して共通化するのか、それとも独立にするのかを、決めればよいのである。
＜第６実施形態＞
図１１は、送信電力増幅回路１の具体的な構成例の第６実施形態を示す回路図である。第６実施形態の送信電力増幅回路１は、増幅回路を構成する増幅用ＦＥＴのソース側に負帰還用のインピーダンス素子を追加して増幅率を低下させるとともに、段間の整合回路Ｍには、複数種類の周波数帯域ＦＢに適合させた１系統の段間整合回路Ｍｍを設けるようにした第４実施形態の構成をベースとして、信号入力側と信号出力側に関しては経路選択用スイッチ回路SWおよび整合回路Ｍの配置順序を逆にして、図４（Ｂ）に示した第４の基本構成例（基本４_2）の構成を採用している点に特徴を有する。
すなわち、１段目の増幅用ＦＥＴ４２ の入力側の経路選択用スイッチ回路SW１を入力段整合回路Ｍｉの信号入力側とし、２段目の増幅用ＦＥＴ６２ の出力側の経路選択用スイッチ回路SW４を出力段整合回路Ｍｏの信号出力側としている。
具体的には、図１１に示すように、先ず、信号入力側に関しては、ソース接地とされた１段目の増幅用ＦＥＴ４２は、そのゲートが複数種類の周波数帯域ＦＢ（本例では周波数帯域ＦＢ１，ＦＢ２）に適合した１つの整合回路３（入力段整合回路Ｍｉ）の出力に接続されている。
整合回路３の入力は、直流電圧切断用のコンデンサ４４を介して経路選択用スイッチ回路SW１の各第１のスイッチ用ＦＥＴ１１２，１１４のドレインに共通に接続されている。
経路選択用スイッチ回路SW１において、一方の第１のスイッチ用ＦＥＴ１１２のソースは、直流電圧切断用のコンデンサ１１３を介して一方の入力端子２_1に接続され、周波数帯域ＦＢ１の高周波信号が入力されるようになっている。また、他方の第１のスイッチ用ＦＥＴ１１４のソースは、直流電圧切断用のコンデンサ１１５を介して他方の入力端子２_2に接続され、周波数帯域ＦＢ２の高周波信号が入力されるようになっている。
また、第２〜第４実施形態と同様に、各第１のスイッチ用ＦＥＴ１１２，１１４のソースには、第１のアイソレーション増加回路２１０，２１１が接続されている。
また、信号出力側に関しては、誘導素子６８を介してのソース接地とされた２段目の増幅用ＦＥＴ６２は、そのドレインが複数種類の周波数帯域ＦＢ（本例では周波数帯域ＦＢ１，ＦＢ２）に適合した１つの整合回路７（出力段整合回路Ｍｏ）の入力に接続されている。
整合回路７の出力は、直流電圧切断用のコンデンサ６６を介して経路選択用スイッチ回路SW４の各第４のスイッチ用ＦＥＴ１４２，１４４のドレインに共通に接続されている。
経路選択用スイッチ回路SW４において、一方の第４のスイッチ用ＦＥＴ１４２のソースは、直流電圧切断用のコンデンサ１４３を介して一方の出力端子９_1に接続され、周波数帯域ＦＢ１の高周波信号が出力されるようになっている。また、他方の第４のスイッチ用ＦＥＴ１４４のソースは、直流電圧切断用のコンデンサ１４５を介して他方の出力端子９_2に接続され、周波数帯域ＦＢ２の高周波信号が出力されるようになっている。
また、第２〜第４実施形態と同様に、各第４のスイッチ用ＦＥＴ１４２，１４４のソースには、第４のアイソレーション増加回路２４０，２４１が接続されている。
また、各経路選択用スイッチ回路SW１，SW４において、周波数帯域ＦＢ１側に機能する一方の各スイッチ用ＦＥＴ１１２，１４２のゲートは、共通に、第１の制御端子８_1に接続されており、図示を割愛した移動体通信端末装置に設けられた制御回路からの切替制御信号Ctl1が供給されるようになっている。また、周波数帯域ＦＢ２側に機能する他方の各スイッチ用ＦＥＴ１１４，１４４のゲートは、共通に、第２の制御端子８_2に接続されており、図示を割愛した移動体通信端末装置に設けられた制御回路からの切替制御信号Ctl2が供給されるようになっている。
なお、図示した例では、アイソレーション増加回路２１０，２４０を具備した第２あるいは第３実施形態に対する変形例としも示しているが、アイソレーション増加回路２１０，２４０を具備しない第１実施形態に対する変形例としても適用できる。
＜第６実施形態の動作＞
このような構成の第６実施形態の送信電力増幅回路１は、入力される複数種類（本例では２種類）の周波数帯域ＦＢの何れか１つの高周波信号が対応する入力端子２（本例では２_1，２_2）に入力されたとき、経路選択用スイッチ回路SW１，SW４にて、双方の周波数帯域ＦＢ１，ＦＢ２に適合させた入力段整合回路Ｍｉおよび出力段整合回路Ｍｏに入力した上で、１段目の増幅用ＦＥＴ４２と２段目の増幅用ＦＥＴ６２において入力信号を多段的に増幅し、出力信号を出力するようになっている。
具体的には、入力端子２_1に周波数帯域ＦＢ１の高周波信号が入力したときは、第１の制御端子８_1には、たとえば２．６Ｖの切替制御信号Ctl1が供給され、第２の制御端子８_2には、たとえば０Ｖの切替制御信号Ctl2が供給される。
これにより、各経路選択用スイッチ回路SW１，SW４の周波数帯域ＦＢ１側に機能する各スイッチ用ＦＥＴ１１２，１４２のゲートに２．６Ｖの切替制御信号Ctl1が供給されるようになり、これらの各ＦＥＴがオン動作する（動作可能状態となる）一方で、各経路選択用スイッチ回路SW１，SW４の周波数帯域ＦＢ２側に機能する各スイッチ用ＦＥＴ１１４，１４４のゲートに０Ｖの切替制御信号Ctl2が供給されるようになり、これらの各ＦＥＴがオフ動作する（動作停止状態となる）。
このため、入力端子２_1を介して供給された周波数帯域ＦＢ１の高周波信号が、入力段整合回路Ｍｉを経て１段目の増幅用ＦＥＴ４２により増幅され、さらに段間整合回路Ｍｍを介して２段目の増幅用ＦＥＴ６２に入力されることで増幅用ＦＥＴ６２により増幅され、さらに、出力段整合回路Ｍｏを経由して、出力端子９_1より周波数帯域ＦＢ１の出力信号として出力される。
これに対して、入力端子２_2に周波数帯域ＦＢ２の高周波信号が入力したときは、第１の制御端子８_1には、たとえば０Ｖの切替制御信号Ctl1が供給され、第２の制御端子８_2には、たとえば２．６Ｖの切替制御信号Ctl2が供給される。
これにより、各経路選択用スイッチ回路SW１，SW４の周波数帯域ＦＢ１側に機能する各スイッチ用ＦＥＴ１１２，１４２のゲートに０Ｖの切替制御信号Ctl1が供給されるようになり、これらの各ＦＥＴがオフ動作する（動作停止状態となる）一方で、各経路選択用スイッチ回路SW１，SW４の周波数帯域ＦＢ２側に機能する各スイッチ用ＦＥＴ１１４，１４４のゲートに２．６Ｖの切替制御信号Ctl2が供給されるようになり、これらの各ＦＥＴがオン動作する（動作可能状態となる）。
このため、入力端子２_2を介して供給された周波数帯域ＦＢ２の高周波信号が、入力段整合回路Ｍｉを経て１段目の増幅用ＦＥＴ４２により増幅され、さらに段間整合回路Ｍｍを介して２段目の増幅用ＦＥＴ６２に入力されることで増幅用ＦＥＴ６２により増幅され、さらに、出力段整合回路Ｍｏを経由して、出力端子９_2より周波数帯域ＦＢ２の出力信号として出力される。
このように、複数種類の周波数帯域ＦＢ（本例ではＦＢ１，ＦＢ２の２種類）の信号に対して、１段目の増幅用ＦＥＴ４２と２段目の増幅用ＦＥＴ６２を共通化して多段的に増幅させ、一方、入力側、段間、および出力側のそれぞれに、複数種類の周波数帯域ＦＢに適合させた１つの整合回路Ｍを設け、経路選択用スイッチ回路SWを用いて所望の経路を選択することにより、増幅用ＦＥＴ（本例では増幅用ＦＥＴ４２，６２）を１経路だけにしても各周波数帯域ＦＢにて特性が得られるように送信電力増幅回路１を動作させることができる。
これにより、第１実施形態と同様に、移動体通信端末装置が各周波数帯域ＦＢに対して擁する各経路（信号入力側および信号出力側の双方）を保持したまま、送信電力増幅回路１に接続することができ、移動体通信端末装置上に設けなくてはならない経路集約のための信号入力側および信号出力側の各スイッチを送信電力増幅回路１内に取り込むことができる。すなわち、移動体通信端末装置における送信システム領域の拡大とコストの増加を回避することができる。
また、特に、入力段整合回路Ｍｉおよび出力段整合回路Ｍｏのそれぞれを周波数帯域ＦＢの別に設けるのではなく、１つの入力段整合回路Ｍｉや出力段整合回路Ｍｏのみで複数種類の周波数帯域ＦＢに適合させるようにしているので、電力増幅アンプAMP だけでなく入力段整合回路Ｍｉおよび出力段整合回路Ｍｏのそれぞれも１系統のみとなるので、回路規模を小さくできる利点がある。
また、図示した構成では、第２〜第４実施形態と同様に、アイソレーション増加回路２１０，２１１，２４０，２４１を設けているので、処理対象の周波数帯域ＦＢ以外については、アイソレーション増加回路２１０，２１１，２４０，２４１が起動することにより、そのアイソレーション増加回路２１０，２１１，２４０，２４１に接続されている経路選択用スイッチ回路SW１，SW２を構成するアイソレーション増加回路用ＦＥＴ２１２，２１４，２４２，２４４のアイソレーションをより高めることができ、処理対象の周波数帯域ＦＢがそれ以外の周波数帯域ＦＢの経路に回りこむ不都合を強力に防止して、より効率的な増幅動作を行なうことができる。
なお、本例では、各経路選択用スイッチ回路SW１，SW４をなす周波数帯域ＦＢ１の系統の各スイッチ用ＦＥＴ１１２，１４２の各ゲート、もしくは周波数帯域ＦＢ２の系統の各スイッチ用ＦＥＴ１１４，１４４の各ゲートに印加する電圧（切替制御信号Ctl1，Ctl2）を０Ｖとすることにより、各周波数帯域ＦＢの系統のスイッチ用ＦＥＴを連動して動作停止状態として、複数種類の周波数帯域ＦＢに対する送信電力増幅回路１の動作を、何れか１つの周波数帯域ＦＢのみを通過させるように制御を実現していたが、複数種類の周波数帯域ＦＢの内の必要な１つの周波数帯域ＦＢのみを通過させて、それ以外の周波数帯域ＦＢについては動作停止状態に制御することができるものである限り、その他の仕組みを採用することもできる。この点は、第１実施形態で説明したことと同様である。
以上、本発明について実施形態を用いて本願発明の一例を説明したが、本発明の技術的範囲は上記実施形態に記載の範囲には限定されない。発明の要旨を逸脱しない範囲で、回路設計などに応じて、上記実施形態に多様な変更または改良を加えることができ、そのような変更または改良を加えた形態も本発明の技術的範囲に含まれる。
また、上記の実施形態は、クレーム（請求項）にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組合せの全てが発明の解決手段に必須であるとは限らない。前述した実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜の組合せにより種々の発明を抽出できる。実施形態に示される全構成要件から幾つかの構成要件が削除されても、効果が得られる限りにおいて、この幾つかの構成要件が削除された構成が発明として抽出され得る。
第１の基本構成例を説明する回路ブロック図である。 第２の基本構成例を説明する回路ブロック図である。 第３の基本構成例を説明する回路ブロック図である。 第４の基本構成例を説明する回路ブロック図である。 送信電力増幅回路の第１実施形態を示す回路図である。 各実施形態の電力増幅回路に用いて好適な増幅素子としてのＪＰ−ＨＥＭＴの構造例を示す図である。 送信電力増幅回路の第２実施形態を示す回路図である。 送信電力増幅回路の第３実施形態を示す回路図である。 送信電力増幅回路の第４実施形態を示す回路図である。 送信電力増幅回路の第５実施形態を示す回路図である。 送信電力増幅回路の第６実施形態を示す回路図である。
符号の説明
１…送信電力増幅回路、SW１，SW２,SW３，SW４…経路選択用スイッチ回路、１１２，１１４，１２２，１２４，１３２，１３４，１４２，１４４…スイッチ用ＦＥＴ、２１０，２１１，２２０，２２１，２３０，２３１，２４０，２４１…アイソレーション増加回路、２３６，２３７…終端抵抗、３００Ａ…ＪＰ−ＨＥＭＴ、３０１…ＧａＡｓ基板、３０２…バッファ層、３０４…電子供給層、３０６…スペーサ層、３０８…電子走行層、３１０…スペーサ層、３１２…電子供給層、３１４…拡散層、３１６…ｐ＋型埋込みゲート、３１８…ゲート電極、３２２…オーミック接続層、３２４…ソース電極、３２６…ドレイン電極、４，６…増幅回路、４２，６２…増幅用ＦＥＴ、６８…誘導素子、３，Ｍｉ…入力段整合回路、５，Ｍｍ…段間整合回路Ｍｍ、７，Ｍｏ…出力段整合回路

Claims (7)

  1. 信号を増幅する増幅素子をそれぞれが有して縦続配置され、複数種類の周波数帯域の信号の何れかが入力されたときに、当該入力された周波数帯域の信号を前記増幅素子で増幅して出力する複数段の増幅回路と、
    初段の前記増幅回路の前記増幅素子である初段増幅素子の入力側に配され、前記複数種類の周波数帯域の信号を供給する回路の出力インピーダンスと前記初段増幅素子の入力インピーダンスとの間でインピーダンス整合をとる入力段整合回路と、
    最終段の前記増幅回路の前記増幅素子である最終段増幅素子の出力側に配され、前記最終段増幅素子から出力される信号を受け取る回路の入力インピーダンスと前記最終段増幅素子の出力インピーダンスとの間でインピーダンス整合をとる出力段整合回路と、
    前記複数段の増幅回路の各段間に１つずつ設けられることで前記複数種類の周波数帯域の信号に対して共通化され、前段の前記増幅素子の出力インピーダンスと後段の前記増幅素子の入力インピーダンスとの間でインピーダンス整合をとる段間整合回路と、
    を備え、
    前記初段増幅素子は、ソースがビアホールを介して基準電位に接続されるトランジスタであり、
    前記初段増幅素子より後段の前記増幅回路の前記増幅素子である後段増幅素子は、ワイヤボンディングまたはリボンボンディングによって形成され所定の大きさのインピーダンス成分を持つ負帰還用のインピーダンス素子を介してソースを基準電位に接続させることで、前記初段増幅素子のトランジスタより増幅度を低下させ、かつ、当該後段増幅素子の入力インピーダンスの周波数依存性を減少させているトランジスタである
    電力増幅装置。
  2. 前記複数種類の周波数帯域の信号ごとに、前記入力段整合回路を各々有する入力経路が複数設けられ、
    複数設けられた前記入力経路の何れかを選択する入力経路の選択用スイッチ回路を
    さらに備える請求項１に記載の電力増幅装置。
  3. 前記複数種類の周波数帯域の信号ごとに、前記出力段整合回路を各々有する出力経路が複数設けられ、
    複数設けられた前記出力経路の何れかを選択する出力経路の選択用スイッチ回路を
    さらに備える請求項２に記載の電力増幅装置。
  4. 前記入力経路ごとの複数の前記入力段整合回路が前記入力経路の選択用スイッチ回路に接続される各経路と、前記出力経路ごとの複数の前記出力段整合回路が前記出力経路の選択用スイッチ回路に接続される各経路のそれぞれに対してアイソレーション回路が設けられ、
    各アイソレーション回路は、入力される制御信号に基づいて、当該アイソレーション回路が設けられた経路を経由する信号が非選択のときは動作して当該信号を本来の信号経路とは違う経路信号に流し、当該アイソレーション回路が設けられた経路を経由する信号が選択されたときは前記動作が停止状態となる
    請求項３に記載の電力増幅装置。
  5. 同時に動作し、または同時に動作が停止される複数の前記アイソレーション回路ごとに、発振防止用の終端抵抗が設けられている
    請求項４に記載の電力増幅装置。
  6. 前記入力経路の選択用スイッチ回路は、半絶縁性の化合物半導体の基板上に積層された複数の半導体層間にヘテロ接合界面を利用した高移動度電子走行層が形成され、前記複数の半導体層の一方の側面に拡散層が設けられ、前記拡散層上に不純物をドーピングすることでｐｎ接合によるゲートが形成された接合型シュードモルフィック高電子移動度トランジスタを有する
    請求項２ないし５の何れか一項に記載の電力増幅装置。
  7. 前記出力経路の選択用スイッチ回路は、半絶縁性の化合物半導体の基板上に積層された複数の半導体層間にヘテロ接合界面を利用した高移動度電子走行層が形成され、前記複数の半導体層の一方の側面に拡散層が設けられ、前記拡散層上に不純物をドーピングすることでｐｎ接合によるゲートが形成された接合型シュードモルフィック高電子移動度トランジスタを有する
    請求項３ないし６の何れか一項に記載の電力増幅装置。
JP2006266300A 2006-09-29 2006-09-29 電力増幅装置 Expired - Fee Related JP4840053B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006266300A JP4840053B2 (ja) 2006-09-29 2006-09-29 電力増幅装置
US11/859,313 US7642859B2 (en) 2006-09-29 2007-09-21 Power amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006266300A JP4840053B2 (ja) 2006-09-29 2006-09-29 電力増幅装置

Publications (2)

Publication Number Publication Date
JP2008085929A JP2008085929A (ja) 2008-04-10
JP4840053B2 true JP4840053B2 (ja) 2011-12-21

Family

ID=39260524

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006266300A Expired - Fee Related JP4840053B2 (ja) 2006-09-29 2006-09-29 電力増幅装置

Country Status (2)

Country Link
US (1) US7642859B2 (ja)
JP (1) JP4840053B2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7724170B2 (en) * 2007-12-02 2010-05-25 The Chinese University Of Hong Kong Sensor interface devices and amplifiers
JP5126676B2 (ja) * 2008-07-03 2013-01-23 日立金属株式会社 増幅器
WO2010096582A2 (en) 2009-02-18 2010-08-26 Rayspan Corporation Metamaterial power amplifier systems
JP4744615B2 (ja) * 2009-02-26 2011-08-10 株式会社日立製作所 マイクロ波、ミリ波帯増幅回路及びそれを用いたミリ波無線機
US8395435B2 (en) * 2009-07-30 2013-03-12 Qualcomm, Incorporated Switches with bias resistors for even voltage distribution
JPWO2012102284A1 (ja) * 2011-01-28 2014-06-30 株式会社村田製作所 送信モジュール
US9106185B2 (en) * 2013-03-11 2015-08-11 Qualcomm Incorporated Amplifiers with inductive degeneration and configurable gain and input matching
JP2018181943A (ja) * 2017-04-05 2018-11-15 株式会社村田製作所 電力増幅モジュール
US10211830B2 (en) 2017-04-28 2019-02-19 Qualcomm Incorporated Shunt termination path
US10910714B2 (en) 2017-09-11 2021-02-02 Qualcomm Incorporated Configurable power combiner and splitter
US11264958B2 (en) * 2018-09-28 2022-03-01 Skyworks Solutions, Inc. Parallel cascode amplifier for enhanced low-power mode efficiency
US11563410B1 (en) * 2018-12-28 2023-01-24 Rockwell Collins, Inc. Systems and methods for multi-band power amplifiers
US11522508B1 (en) * 2021-08-13 2022-12-06 Raytheon Company Dual-band monolithic microwave IC (MMIC) power amplifier
CN117394808B (zh) * 2023-12-06 2024-03-26 烟台睿创微纳技术股份有限公司 一种功率放大器

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02143604A (ja) * 1988-11-25 1990-06-01 Nec Corp 超高周波増幅器
JPH0537255A (ja) * 1991-07-29 1993-02-12 Mitsubishi Electric Corp 広帯域増幅器
US5774017A (en) * 1996-06-03 1998-06-30 Anadigics, Inc. Multiple-band amplifier
JPH10190379A (ja) * 1996-12-26 1998-07-21 Matsushita Electric Ind Co Ltd 複数周波数帯域高効率線形電力増幅器
US6121840A (en) * 1996-12-24 2000-09-19 Murata Manufacturing Co., Ltd. High-frequency amplifier
JP3811557B2 (ja) * 1997-10-21 2006-08-23 松下電器産業株式会社 複数周波数帯域高効率線形電力増幅器
JPH11261479A (ja) 1998-03-12 1999-09-24 Sony Corp 携帯電話機の電力増幅器の切り替え方式
US6384688B1 (en) * 1998-07-08 2002-05-07 Hitachi, Ltd. High-frequency power amplifier module
JP2001284992A (ja) * 2000-03-28 2001-10-12 Toshiba Corp 高周波増幅器及び高周波半導体装置
JP4137814B2 (ja) * 2004-02-19 2008-08-20 ソニー・エリクソン・モバイルコミュニケーションズ株式会社 スイッチ装置、スイッチ付電力増幅装置及び携帯通信端末装置
JP2006005848A (ja) * 2004-06-21 2006-01-05 Sharp Corp 電力増幅器及び高周波通信装置
JP4585337B2 (ja) * 2005-03-14 2010-11-24 株式会社エヌ・ティ・ティ・ドコモ バイアス回路
JP2006262240A (ja) * 2005-03-18 2006-09-28 Sony Ericsson Mobilecommunications Japan Inc 電力増幅装置および携帯電話端末
US7417508B1 (en) * 2007-03-08 2008-08-26 Sige Semiconductor (U.S.), Corp. Multiple RF path amplifiers

Also Published As

Publication number Publication date
US7642859B2 (en) 2010-01-05
JP2008085929A (ja) 2008-04-10
US20080079487A1 (en) 2008-04-03

Similar Documents

Publication Publication Date Title
JP4840053B2 (ja) 電力増幅装置
US11606065B2 (en) Body tie optimization for stacked transistor amplifier
US9276526B2 (en) Amplifier with variable feedback impedance
CN107431461B (zh) 具有am-am补偿的多尔蒂功率放大器
US8417196B2 (en) Apparatus and method for directional coupling
US8253485B2 (en) Power amplifier
TW201630337A (zh) 具有多個微型化之單頻帶功率放大器之多頻帶裝置
JP2015122628A (ja) スイッチング回路および半導体モジュール
KR20120069563A (ko) 전력증폭기
US10109999B2 (en) Technology for extending a radio frequency (RF) bandwidth of an envelope tracking (ET) power amplifier (PA)
KR20230116708A (ko) 전력 증폭기 시스템
JP7384318B1 (ja) 電力増幅器
US20230344395A1 (en) Power amplifier systems with load control
JP2005244862A (ja) バイパススイッチなしでバイアス変調オプションを有する複数電力モード用電力増幅器
CN102265511A (zh) 功率放大器
JP5234996B2 (ja) バイパススイッチなしでバイアス変調オプションを有する複数電力モード用電力増幅器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090916

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20091007

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091016

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110516

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110906

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110919

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141014

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees