以下、図面を参照して本発明の実施形態について詳細に説明する。
<<基本構成>>
図1〜図4は、本発明に係る電力増幅装置の一実施形態である送信電力増幅回路1の基本構成を説明する図である。ここで、本実施形態の送信電力増幅回路1は、少なくとも、入力される複数種類の周波数帯域FBの高周波信号に対して、トランジスタ(FET;Field Effect Transistor :電界効果トランジスタを含む)などのアクティブ素子(増幅素子)で構成される電力増幅アンプAMP を共通に使用する構成を採る。つまり、基本的に、共通(1系統とも称する)の増幅手段、すなわち共通のアクティブ素子にて、複数種類の周波数帯域FBの信号を増幅させる構成を採る。
電力増幅用のアクティブ素子を複数種類の周波数帯域の信号に対して共通化させることで、周波数帯域別に、それぞれ適合した個別の電力増幅回路を設ける際に必要となる部品単体の小型化と低価格化を回避できるようにする。
たとえば、周波数再編に伴い新たに加えられたキャリア周波数帯域に対応したシステムを構築する際、移動体通信キャリア周波数の再編に伴う新たな周波数帯域に対応した帯域別の電力増幅回路を移動体通信端末装置に付加する必要がなくなり、現状の送信システム領域を維持することができる。携帯電話の周波数マルチバンド化が進む中で、複数種類の周波数帯域に対応した携帯電話の送信増幅器を開発するにあたって有効な仕組みとなる。
ここで、電力増幅アンプAMP は、1段構成で、ある所望の出力電力を得るために必要な増幅率Aoを取得する構成を採ってもよいし、2段以上の複数段構成を採用して、ある所望の出力電力を得るために必要な増幅率Aoを各段の電力増幅アンプAMP1〜AMPn(nは2以上の正の整数)に適当な割当比で割り振る構成を採ってもよい。
なお、電力増幅アンプAMP の段数に拘わらず、電力増幅アンプAMP を複数種類の周波数帯域FBに対して1系統とする、つまり共通化するのであるから、その複数種類の周波数帯域FBに適合するように、その特性の広帯域化を図っておくことが前提となる。
複数段構成とする場合、各段への増幅率の割振り方としては、均等に割り振る考え方と、不均等に割り振る考え方の2つに大別できるが、広帯域化を実現するためには、実際の所は、前段の方が後段よりも高ゲインとなるようにしておくのが好ましい(詳細は後述する)。
ただし、1系統の電力増幅アンプAMP のみで広帯域化を図るには限度があり、CDMAで求められるような周波数範囲で、複数種類の周波数帯域FBに対して適合するように広帯域化を図ることは困難であり、この対処のために、本実施形態では、以下のような構成を採る。
すなわち、本実施形態の送信電力増幅回路1の特徴部分として、電力増幅アンプAMP の信号入力側と信号出力側とには、複数種類の周波数帯域FBの信号に対してインピーダンスマッチングを採るための整合回路Mを配するようにする。
整合回路Mは、インピーダンス変換機能を持ち、所望の周波数帯域FB内で、その入力側に接続される回路の出力インピーダンスと電力増幅アンプAMP の入力インピーダンスとの整合(マッチング)をとるように働き、また、電力増幅アンプAMP の出力インピーダンスとその電力増幅アンプAMP の出力側に接続される回路の入力インピーダンスとの整合(マッチング)をとるように働くものである。
整合回路Mとしてはたとえば、誘導素子(インダクタンス素子)および容量素子(コンデンサ素子、キャパシタ素子)の組合せで構成する。また、所望の周波数帯域FB内で、所望のインピーダンス特性が得られるような構成および素子定数とする。
ここで、電力増幅アンプAMP の入力側に設けられる入力段の整合回路M(特に入力段整合回路Miと称する)と、電力増幅アンプAMP の出力側に設けられる出力段の整合回路M(特に出力段整合回路Moと称する)とは、同じ構成や素子定数を採ることも考えられるが、実際の所は一般的に、電力増幅アンプAMP の入力インピーダンスと出力インピーダンスとは異なる。よって、入力段整合回路Miと出力段整合回路Moとは、それぞれのインピーダンスとの整合を採るべく、入力側と出力側のインピーダンスマッチングのそれぞれに最適化させた各別の構成や素子定数を採るのがよい。
また、複数個の増幅回路(電力増幅アンプAMP )を縦続配置した複数段構成とする場合には、段間にも、前段の電力増幅アンプAMP (能動素子)の出力インピーダンスと後段の電力増幅アンプAMP (能動素子)の入力インピーダンスとの間でインピーダンス整合をとる整合回路M(特に段間整合回路Mmと称する)を設けるのが好ましい。この場合にも、入力側と段間と出力側のインピーダンスマッチングのそれぞれに最適化させた構成や素子定数を採るのがよい。
また、必要に応じて、電力増幅アンプAMP の信号入力側と信号出力側とには、複数種類の周波数帯域FBの信号に対して、それぞれの経路を別にするためのトランジスタ(特に電界効果トランジスタが好ましい)を利用した経路選択用スイッチ回路SWを信号経路切替部(スイッチ手段)として設けてもよい。つまり、信号経路切替部によって所望の経路を選択し1系統の電力増幅アンプAMP で増幅する構成を採ることができる。
また、電力増幅アンプAMP を複数段構成とする場合において、周波数帯域FB別に段間整合回路Mmを配する場合には、その周波数帯域FB別の段間整合回路Mmの信号入力側と信号出力側とに、複数種類の周波数帯域FBの信号に対して、それぞれの経路を別にするための経路選択用スイッチ回路SWを信号経路切替部(スイッチ手段)として設ける。
この場合の経路選択用スイッチ回路SWの配置位置としては、整合回路Mの信号入力側とすることもできるし、整合回路Mの信号出力側とすることもできる。
たとえば、電力増幅アンプAMP の信号入力側について言えば、先ず、m入力−1出力型の経路選択用スイッチ回路SWを使用する。ここで、“m”は、複数種類の周波数帯域FBの信号の帯域区分数を意味し、2以上の正の整数である。つまりm種類の周波数帯域FBの信号を取り扱う。
そして、m種類の周波数帯域FBの信号のそれぞれに対して各別(つまり周波数帯域FB別)の入力段整合回路Miを設け、かつ、m種類の周波数帯域FBの信号を周波数帯域FB別の入力段整合回路Miに入力し、その出力を経路選択用スイッチ回路SWの各入力端に入力し、その出力を電力増幅アンプAMP に入力する第1の構成を採ることができる。あるいは、m種類の周波数帯域FBの信号を経路選択用スイッチ回路SWの各入力端に入力し、その出力を1つの入力段整合回路Miに入力し、その出力を電力増幅アンプAMP に入力する第2の構成を採ることもできる。
また、電力増幅アンプAMP の信号出力側について言えば、先ず、1入力−m出力型の経路選択用スイッチ回路SWを使用する。“m”は、前述と同様に、複数種類の周波数帯域FBの信号の帯域区分数を意味し、2以上の正の整数である。
そして、m種類の周波数帯域FBの信号のそれぞれに対して各別(つまり周波数帯域FB別)の出力段整合回路Moを設け、かつ、電力増幅アンプAMP の出力信号を経路選択用スイッチ回路SWの1つの入力端に入力し、各出力端からの出力信号を周波数帯域FB別の出力段整合回路Moに入力し、その出力信号を外部(たとえばアンテナ出力回路ANT など)に渡す第1の構成を採ることができる。あるいは、電力増幅アンプAMP の出力信号を1つの出力段整合回路Moに入力し、その出力を経路選択用スイッチ回路SWの1つの入力端に入力し、各出力端からの出力信号をアンテナ出力回路ANT などに渡す第2の構成を採ることもできる。
また、電力増幅アンプAMP を複数段構成とする場合において、周波数帯域FB別に段間整合回路Mmを配する場合には、1入力−m出力型の経路選択用スイッチ回路SWを段間整合回路Mmの入力側に設け、かつ、m入力−1出力型の経路選択用スイッチ回路SWを段間整合回路Mmの出力側に設ける。
そして、前段の電力増幅アンプAMP の出力信号を1入力−m出力型の経路選択用スイッチ回路SWの入力端に入力し、各出力端からの出力信号を周波数帯域FB別の段間整合回路Mmに入力し、その出力信号をm入力−1出力型の経路選択用スイッチ回路SWの各入力端に入力し、その出力を後段の電力増幅アンプAMP に入力する。
何れにしても、経路選択用スイッチ回路SWを設けるか否かに拘わらず、整合回路Mを複数種類の周波数帯域FBに対して1つとする、つまり共通化する場合には、複数種類の周波数帯域FBに適合するように、その特性の広帯域化を図っておく。
このように、本実施形態の送信電力増幅回路1の構成では、複数種類の周波数帯域FBの信号を入力段整合回路Miを介して電力増幅アンプAMP に入力して増幅した後に、その出力信号を出力段整合回路Moを介してアンテナ出力回路ANT などに供給するようにしたので、複数種類の周波数帯域FBの信号に対して共通の増幅手段(電力増幅アンプAMP )を用いた場合でも、送信電力増幅回路1の全体として、広帯域化に対応することができる。電力増幅アンプAMP を複数種類の周波数帯域FBの信号のそれぞれに対して種類別に設ける必要がないので、移動体通信端末装置では現状と同程度の送信システム領域を維持することができ、新たな周波数帯域FBに対する電力増幅装置(特に電力増幅アンプAMP )を付加する必要がなくなる。
また、経路選択用スイッチ回路SWを利用する構成を採る場合、移動体通信端末装置のシステム上で周波数切替に必要なスイッチシステム(本実施形態の経路選択用スイッチ回路SW)を送信電力増幅回路1に内蔵する構成を採るようにすれば、現状のままの送信システム領域を維持することができる。
なお、電力増幅アンプAMP や経路選択用スイッチ回路SWに使用するアクティブ素子としてのトランジスタは、ガリウム・砒素(GaAs)、アルミニウム・ガリウム・砒素(AlGaAs)、インジウム・ガリウム・砒素(InGaAs)などの化合物半導体をヘテロ接合(2種類の異なった半導体材料の接合)し、接合面を電子が高速移動する性質を利用した超高速トランジスタの一例である高電子移動度トランジスタ(HEMT;High Electron Mobility Transistor )とするのがよい。
基本的な構造は、GaAsなどの半絶縁性基板上に、電子走行層(チャネル層)であるアンドープのGaAs層と、電子供給層(ドープ層)であるn型のAlGaAs層を積み重ねた構成となる。
なお、通常のHEMTの電子走行層を構成するアンドープのGaAsを擬似格子整合(pseudomorphic )する他の材質(たとえばInGaAs)に変更することにより、より高移動度、高電子濃度を実現したシュードモルフィックHEMTにすることもできる。
各化合物半導体の電子走行層と各化合物半導体の電子供給層とが接続(ヘテロ接合)されると、その界面では伝導帯と価電子帯、両者のバンドの不連続が生じるのであるが、伝導体の傾きである電界強度は連続で変化するため、電子供給層界面近くの電子走行層中では、伝導帯がフェルミ準位より低いエネルギとなる結果、この領域には、過剰な電子(2次元電子ガスと称する)が誘起される。
この結果、電子供給層と電子走行層が分離された構造になるため、電子走行時にドナー・イオンによるクーロン散乱などの高抵抗となる要因を減少させることができ、オン抵抗を小さくすることができる。よって、動作速度が速く、高周波増幅素子および高周波スイッチング素子として好適なアクティブ素子を実現できる。
たとえば、ガリウム・砒素などの化合物半導体の基板上に積層された複数の半導体層間にヘテロ接合界面を利用した高移動度電子走行層を形成し、複数の半導体層の少なくとも一方の側面に拡散層を設け、そこに不純物をドーピングすることでpn接合によるゲートを形成し、拡散層上にオーミック接続層を介してソース電極またはドレイン電極を形成した構造を持つ高電子移動度トランジスタとする。このような構造の高電子移動度トランジスタを、特に、JP−HEMT(Junction Pseudomorphic HEMT ;接合シュードモルフィックHEMT)と称する。
高電子移動度トランジスタのゲートをpn接合とするJP−HEMTにすれば、単一正電源動作を可能にすることができ、負電源発生回路などの周辺部品を削減することも可能になる。また、リセス構造を用いなければならないショットキー接合ゲートよりもオン抵抗を小さくすることができ、高周波増幅素子および高周波スイッチング素子として好適なアクティブ素子を実現できる。
また、少なくとも電力増幅アンプAMP を構成するアクティブ素子や経路選択用スイッチ回路SWを構成するスイッチ素子として高電子移動度トランジスタを用いることにより、送信電力増幅回路1を1チップで形成することも可能となる。
次に、前述で説明した各要素を組み合わせて種々の送信電力増幅回路1を具現化するための回路構成の基本について、幾つかの機能ブロック図を用いて説明する。
<基本構成1>
図1は、第1の基本構成例(基本1)を説明する回路ブロック図である。ここで、図1(A)はその第1例(基本1_1)を示し、図1(B)はその第2例(基本1_2)を示す。また、図1(C)の各図は、各整合回路Mの構成例を示す。図1(C)の各図において、C*は容量素子であり、L*は誘導素子である(“*”は1〜5)。
ここで、各送信電力増幅回路1は、たとえばCDMA(Code Division Multiple Access )方式やPDC(Personal Digital Cellular )方式などの各種方式の携帯電話機あるいは通信端末装置に用いて好適なものである。
図1(A)に示す第1の基本構成例(基本1_1)は、1段構成の電力増幅アンプAMP の信号入力側に入力段整合回路Miを配置し、その信号出力側に出力段整合回路Moを配置したもので、最も基本的な構成である。
1つの電力増幅アンプAMP の入力側と出力側とに、インピーダンス整合を採るための整合回路Mを配することで、1つの電力増幅アンプAMP のみで、ある所望の出力電力を得るために必要な増幅率A0を確保しつつ、必要な複数種類の周波数帯域FBの高周波信号にも対応するようにしている。電力増幅アンプAMP を1系統だけにしても、各周波数帯域FBにて特性が得られるように送信電力増幅回路1を動作させるのである。
入力端子2を介して供給される周波数帯域FB1〜周波数帯域FB2の信号が、周波数帯域FB1〜周波数帯域FB2で整合された整合回路3(入力段整合回路Mi)を経て増幅回路4(電力増幅アンプAMP )によりA0倍に増幅され、周波数帯域FB1〜周波数帯域FB2で整合された整合回路7(出力段整合回路Mo)を経由し、出力端子9より、周波数帯域FB1〜周波数帯域FB2の出力信号として出力される。
以下、整合回路3(入力段整合回路Mi)と整合回路7(出力段整合回路Mo)とを纏めて、単に整合回路Mとして説明することもある。
なお、周波数帯域FB1の信号とは、中心周波数F10で帯域幅BW1の高周波信号で、周波数帯域FB2の信号とは、中心周波数F20で帯域幅BW2の高周波信号である。
一方、図1(B)に示す第2の基本構成例(基本1_2)は、電力増幅アンプAMP を2段構成の電力増幅アンプAMP_1,AMP_2とするとともに、1段目の電力増幅アンプAMP_1 の信号入力側に入力段整合回路Miを配置し、1段目の電力増幅アンプAMP_1 の信号出力側と2段目の電力増幅アンプAMP_2 の信号入力側とに段間整合回路Mmを配置し、2段目の電力増幅アンプAMP_2 の信号出力側に出力段整合回路Moを配置したものである。
以下、整合回路3(入力段整合回路Mi)と整合回路5(段間整合回路Mm)と整合回路7(出力段整合回路Mo)とを纏めて、単に整合回路Mとして説明することもある。
電力増幅アンプAMP を複数段構成とすることで、各段(本例では2段)の電力増幅アンプAMP が担当する増幅率を小さくすることができ、その分だけ、各段の電力増幅アンプAMP を広帯域化し易くしている。
すなわち、入力端子2を介して供給される周波数帯域FB1〜周波数帯域FB2の信号が、周波数帯域FB1〜周波数帯域FB2で整合された整合回路3(入力段整合回路Mi)を経て1段目の増幅回路4(電力増幅アンプAMP_1 )によりA1倍に増幅され、さらに、周波数帯域FB1〜周波数帯域FB2で整合された整合回路5(段間整合回路Mm)を経由して2段目の増幅回路6(電力増幅アンプAMP_6 )によりA2倍に増幅される。
さらに、周波数帯域FB1〜周波数帯域FB2で整合された整合回路7(出力段整合回路Mo)を経由し、出力端子9より、ある所望の出力電力の周波数帯域FB1〜周波数帯域FB2の出力信号として出力される。全体の増幅率は、各段の増幅率A1,A2を合成したものとなり、これにより、ある所望の出力電力を得るために必要な増幅率A0(=A1+A2)が確保される。
ここで、各段への増幅率の割振り方(配分の仕方)としては、均等に割り振る考え方と、不均等に割り振る考え方の2つに大別できる。後段になるほど信号レベルが大きくなり、トランジスタ(本例ではFET)のサイズを大きくせざるを得なくなるため、実際の所は、大信号レベルでは広帯域化を実現するのが難しくなる。一方、信号レベルが小さいときにはトランジスタ(本例ではFET)のサイズは小さくてもよく、広帯域化を図るのが比較的容易であり、増幅率Aを大きくする障害は後段の電力増幅アンプAMP に比べて少ない。要するに、アクティブ素子が同じであったとしても、裸の(負帰還を掛けない状態での)ゲイン特性における最大ゲインAmax の周波数範囲は、信号レベルが小さいときには広くできるが信号レベルが大きいときには狭くなる傾向にある。
この点を踏まえると、信号レベルが小さな前段の電力増幅アンプAMP の増幅率の方を、信号レベルが大きな後段の電力増幅アンプAMP の増幅率の方をよりも大きく設定するのが、全体としての広帯域化の上では都合がよいと考えられる。図1(B)に示す2段構成の場合であれば、1段目の増幅回路4の増幅率A1は中〜高利得に設定し、2段目の増幅回路6の増幅率A2は小〜中利得に設定するとよい。
ただし、第1の基本構成例(基本1_1,1_2)の場合、整合回路M(Mi,Mm,Mo)は、複数種類の周波数帯域FB1,FB2の信号に対して共通化されているので、1つの整合回路Mで、n種類(図では2種類)の周波数帯域FBの信号に対応する必要があり、整合回路Mそのものの特性としても、インピーダンス特性がn種類の周波数帯域FBの全体に亘って適合したものである必要がある。つまり、本例の場合の整合回路Mは、複数種類の周波数帯域に対して広帯域化を図っておく必要があり、回路設計が厳しくなる。
たとえば、入力段整合回路Miとしては、図1(C1)に示すように、C1−L1−C2型の構成を採ることができるが、その際の素子定数の選択が1種類の周波数帯域FBの信号に対応する場合よりも厳しくなる。
同様に、段間整合回路Mmとしては、入力段整合回路Miと同様に図1(C1)に示す構成を採ることもできるし、これに代えて、図1(C2)に示すように、C0−L1−C1−L2−C2型の構成を採ることができるが、その際の素子定数の選択が1種類の周波数帯域FBの信号に対応する場合よりも厳しくなる。なお、この場合の容量素子C2は、インピーダンス整合用として機能させずに直流カット用としてのみ機能させることもできる。
また、出力段整合回路Moとしては、図1(C3)に示すように、C1−C2−L1−C3−L2−C4−C5型の構成を採ることができるが、その際の素子定数の選択が1種類の周波数帯域FBの信号に対応する場合よりも厳しくなる。なお、この場合の容量素子C1,C5は、インピーダンス整合用として機能させずに直流カット用としてのみ機能させることもできる。
<基本構成2>
また、図2に示す第2の基本構成例(基本2_1,2_2)は、1段構成の電力増幅アンプAMP を具備した図1(A)に示した第1の基本構成例(基本1_1)に対する変形例であって、周波数帯域FBの別に信号を電力増幅アンプAMP に入出力するべく、信号経路切替部としての経路選択用スイッチ回路SWを設けて、信号経路切替部によって所望の経路を選択し1系統の電力増幅アンプAMP で増幅する構成を採っている。
ここで、図2(A)に示す第2の基本構成例(基本2_1)は、電力増幅アンプAMP の入力側の経路選択用スイッチ回路SW1を入力段整合回路Miの信号出力側とし、電力増幅アンプAMP の出力側の経路選択用スイッチ回路SW4を出力段整合回路Moの信号入力側としている。
すなわち、一方の入力端子2_1を介して供給される周波数帯域FB1の信号が、周波数帯域FB1で整合された整合回路3_1(入力段整合回路Mi_1)および経路選択用スイッチ回路SW1を経て増幅回路4(電力増幅アンプAMP )により増幅され、経路選択用スイッチ回路SW4および周波数帯域FB1で整合された整合回路7_1(出力段整合回路Mo_1)を経由し、一方の出力端子9_1より、周波数帯域FB1の出力信号として出力される。
また、他方の入力端子2_2を介して供給される周波数帯域FB2の信号が、周波数帯域FB2で整合された整合回路3_2(入力段整合回路Mi_2)および経路選択用スイッチ回路SW1を経て増幅回路4(電力増幅アンプAMP )により増幅され、経路選択用スイッチ回路SW4および周波数帯域FB2で整合された整合回路7_2(出力段整合回路Mo_2)を経由し、他方の出力端子9_2より、周波数帯域FB2の出力信号として出力される。
このように、複数種類の周波数帯域FBの信号に対して、1段構成の電力増幅アンプAMP を共通化して増幅させ、一方、各周波数帯域FB1,FB2で整合された整合回路3,7を周波数帯域FBの別に設け、経路選択用スイッチ回路SW1,SW4を用いて所望の経路を選択することで、増幅素子としてのFETを1経路だけにしても、各周波数帯域FB1,FB2にて特性が得られるように送信電力増幅回路1を動作させることができる。
このような構成では、入力段整合回路Miおよび出力段整合回路Moのそれぞれを周波数帯域FBの別に設ける必要があり回路規模が増えるが、各入力段整合回路Miおよび出力段整合回路Moのそれぞれは、担当する周波数帯域FB(本例ではFB1とFB2)にのみ適合させたものであればよく、回路構成や素子定数の選択の幅が大きくなる利点がある。
換言すれば、図2(A)に示す第2の基本構成例(基本2_1)は、複数種類の周波数帯域FB(本例では周波数帯域FB1および周波数帯域FB2)が比較的広帯域である場合に用いるのが好ましいということになる。
一方、図2(B)に示す第2の基本構成例(基本2_2)は、電力増幅アンプAMP の入力側の経路選択用スイッチ回路SW1を入力段整合回路Miの信号入力側とし、電力増幅アンプAMP の出力側の経路選択用スイッチ回路SW4を出力段整合回路Moの信号出力側としている。
すなわち、一方の入力端子2_1を介して供給される周波数帯域FB1の信号が、経路選択用スイッチ回路SW1および周波数帯域FB1〜周波数帯域FB2で整合された整合回路3(入力段整合回路Mi)を経て増幅回路4(電力増幅アンプAMP )により増幅され、周波数帯域FB1〜周波数帯域FB2で整合された整合回路7(出力段整合回路Mo)および経路選択用スイッチ回路SW4を経由し、一方の出力端子9_1より、周波数帯域FB1の出力信号として出力される。
また、他方の入力端子2_2を介して供給される周波数帯域FB2の信号が、経路選択用スイッチ回路SW1および周波数帯域FB1〜周波数帯域FB2で整合された整合回路3(入力段整合回路Mi)を経て増幅回路4(電力増幅アンプAMP )により増幅され、周波数帯域FB1〜周波数帯域FB2で整合された整合回路7(出力段整合回路Mo)および経路選択用スイッチ回路SW4を経由し、他方の出力端子9_2より、周波数帯域FB2の出力信号として出力される。
このような構成では、1つの入力段整合回路Miや出力段整合回路Moのみで、複数種類の周波数帯域FBに適合させる必要があり、回路構成や素子定数の選択の幅が小さくなるが、電力増幅アンプAMP だけでなく入力段整合回路Miおよび出力段整合回路Moのそれぞれも1系統のみとなるので、回路規模を小さくできる利点がある。
換言すれば、図2(B)に示す第2の基本構成例(基本2_2)は、複数種類の周波数帯域FB(本例では周波数帯域FB1および周波数帯域FB2)が比較的狭帯域である場合に用いるのが好ましいということになる。
なお、1つの入力段整合回路Miや出力段整合回路Moを、複数種類の周波数帯域FB(本例では周波数帯域FB1および周波数帯域FB2)に対して共通に使用するという点は、図1(A)に示した第1の基本構成例(基本1_1)や図1(B)に示した第1の基本構成例(基本1_2)も同様である。よって、図1に示す第1の基本構成例(基本1_1,1_2)は、複数種類の周波数帯域FB(本例では周波数帯域FB1および周波数帯域FB2)が比較的狭帯域である場合に用いるのが好ましいということになる。
<基本構成3>
また、図3に示す第3の基本構成例(基本3_1,3_2)は、複数段(具体的には2段)構成の電力増幅アンプAMP を具備した図1(B)に示した第1の基本構成例(基本1_2)に対する変形例であって、周波数帯域FBの別に信号を各段の電力増幅アンプAMP_1 ,AMP_2 に入出力するべく、信号経路切替部としての経路選択用スイッチ回路SWを設けて、信号経路切替部によって所望の経路を選択し1系統の電力増幅アンプAMP で増幅する構成を採っている。
特に段間に関しては、1段目の増幅回路4(電力増幅アンプAMP_1 )から出力される周波数帯域FB1の信号が、経路選択用スイッチ回路SW2、周波数帯域FB1で整合された整合回路5_1(段間整合回路Mm_1)、および経路選択用スイッチ回路SW3を経て2段目の増幅回路6(電力増幅アンプAMP_2 )に入力され、また、1段目の増幅回路4(電力増幅アンプAMP_1 )から出力される周波数帯域FB2の信号が、経路選択用スイッチ回路SW2、周波数帯域FB2で整合された整合回路5_2(段間整合回路Mm_2)、および経路選択用スイッチ回路SW3を経て2段目の増幅回路6(電力増幅アンプAMP_2 )に入力されるようにしている。
ここで、図3(A)に示す第3の基本構成例(基本3_1)の1段目の電力増幅アンプAMP_1 の入力側と、2段目の電力増幅アンプAMP_2 の出力側とは、図2(A)に示した第2の基本構成例(基本2_1)と同様であり、さらに、1段目の電力増幅アンプAMP_1 の出力側と2段目の電力増幅アンプAMP_2 の入力側との間に、周波数帯域FBの別に信号を段間整合回路Mmに入出力するべく、信号経路切替部としての経路選択用スイッチ回路SW2,SW3を設けて、信号経路切替部によって所望の経路を選択し、全体として、1系統の電力増幅アンプAMP で増幅する構成を採っている。基本的には、第1の基本構成例(基本1_2)の効果と第2の基本構成例(基本2_1)の効果を享受できる。
一方、図3(B)に示す第3の基本構成例(基本3_2)の1段目の電力増幅アンプAMP_1 の入力側と、2段目の電力増幅アンプAMP_2 の出力側とは、図2(B)に示した第2の基本構成例(基本2_2)と同様であり、さらに、1段目の電力増幅アンプAMP_1 の出力側と2段目の電力増幅アンプAMP_2 の入力側との間に、周波数帯域FBの別に信号を段間整合回路Mmに入出力するべく、信号経路切替部としての経路選択用スイッチ回路SW2,SW3を設けて、信号経路切替部によって所望の経路を選択し、全体として、1系統の電力増幅アンプAMP で増幅する構成を採っている。基本的には、第1の基本構成例(基本1_2)の効果と第2の基本構成例(基本2_2)の効果を享受できる。
特に、段間に配される段間整合回路Mmに関しても、周波数帯域FBの別に設けており、複数種類の周波数帯域FBの信号に対して、1段目の増幅用FETと2段目の増幅用FETを共通化して多段的に増幅させ、一方、入力側、段間、および出力側のそれぞれに、各周波数帯域FB1,FB2の別に整合された整合回路Mを別々に設け、経路選択用スイッチ回路SWを用いて所望の経路を選択することにより、増幅素子としてのFETを1経路だけにしても、各周波数帯域FB1,FB2にて特性が得られるように送信電力増幅回路1を動作させることができる。
このような構成では、段間整合回路Mmを周波数帯域FBの別に設ける必要があり回路規模が増えるが、段間整合回路Mmは、担当する周波数帯域FB(本例ではFB1とFB2)にのみ適合させたものであればよく、回路構成や素子定数の選択の幅が大きくなる利点がある。
換言すれば、図3に示す第3の基本構成例(基本3_1,3_2)は、2段目の増幅用FET62のソース側の構成がどのようなものであるかに拘わらず、段間整合回路Mmに関しては、複数種類の周波数帯域FB(本例では周波数帯域FB1および周波数帯域FB2)が比較的広帯域である場合に用いるのが好ましいということになる。
後述する基本構成4や第4〜第6実施形態の構成のように、経路選択用スイッチ回路SW2,SW3を取り外して1つの段間整合回路Mmで複数種類の周波数帯域FBでかつ広帯域に対応させるには、2段目の増幅用FET62のソース側にインピーダンス素子を設けて、2段目の増幅用FET62の増幅率を低下させて広帯域にしておく必要があるのと異なるのである。
<基本構成4>
また、図4(A)に示す第4の基本構成例(基本4_1)は図3(A)に示した第3の基本構成例(基本3_1)に対する変形例であり、図4(B)に示す第4の基本構成例(基本4_2)は図3(B)に示した第3の基本構成例(基本3_2)に対する変形例であって、1段目の電力増幅アンプAMP_1 の出力側と2段目の電力増幅アンプAMP_2 の入力側との間には、複数種類の周波数帯域FBに適合させた1系統の段間整合回路Mmを設けるようにしたものである。
これらの場合でも、信号経路切替部としての経路選択用スイッチ回路SW1,SW4を設けており、全体としては、信号経路切替部によって所望の経路を選択し、1系統の電力増幅アンプAMP で増幅する構成を採っていることに変わりがない。
段間に配される段間整合回路Mmに関しては、周波数帯域FBの別ではなく周波数帯域FB1〜周波数帯域FB2に適合させて設ける必要があるが、全体としては、複数種類の周波数帯域FBの信号に対して1段目の増幅用FETと2段目の増幅用FETを共通化して多段的に増幅させ、一方、入力側、および出力側のそれぞれに、各周波数帯域FB1,FB2の別に整合された整合回路Mを別々に設け、経路選択用スイッチ回路SWを用いて所望の経路を選択することにより、増幅素子としてのFETを1経路だけにしても、各周波数帯域FB1,FB2にて特性が得られるように送信電力増幅回路1を動作させることができる。
このような構成では、1系統のみの段間整合回路Mmのみで複数種類の周波数帯域FBに適合させる必要があり回路構成や素子定数の選択の幅が小さくなるが、段間の段間整合回路Mmを1系統にすることができるので、その分だけ回路規模を小さくできる利点がある。
換言すれば、図4に示す第4の基本構成例(基本4_1,4_2)は、2段目の増幅用FET62のソース側の構成がどのようなものであるかに拘わらず、段間整合回路Mmに関しては、複数種類の周波数帯域FB(本例では周波数帯域FB1および周波数帯域FB2)が比較的狭帯域である場合に用いるのが好ましいということになる。
後述する第4〜第6実施形態の構成のように、経路選択用スイッチ回路SW2,SW3を取り外して1つの段間整合回路Mmで複数種類の周波数帯域FBでかつ広帯域に対応させるには、2段目の増幅用FET62のソース側にインピーダンス素子を設けて2段目の増幅用FET62の増幅率を低下させて広帯域にしておく必要があるが、複数種類の周波数帯域FBであっても狭帯域であれば、2段目の増幅用FET62の増幅率を低下させて広帯域にしておくことは必須とならないのである。
なお、1つの段間整合回路Mmを、複数種類の周波数帯域FB(本例では周波数帯域FB1および周波数帯域FB2)に対して共通に使用するという点は、図1(B)に示した第1の基本構成例(基本1_2)も同様である。よって、図1(B)に示す第1の基本構成例(基本1_2)は、2段目の増幅用FET62のソース側の構成がどのようなものであるかに拘わらず、複数種類の周波数帯域FB(本例では周波数帯域FB1および周波数帯域FB2)が比較的狭帯域である場合に用いるのが好ましいということになる。
なお、図3と図4に示した例では、電力増幅アンプAMP を2段構成にしつつ、2種類の周波数帯域FBに対応する構成例で示したが、何れも、その数は、3以上にすることができる。たとえば、図3(A)に示した例において、n種類の周波数帯域FBの信号が入力される場合には、入力側の整合回路3、段間の整合回路5、および出力側の整合回路7と、信号経路を切り替える各経路選択用スイッチ回路SWと、入力端子2および出力端子9を、n種類並列に配置することで対応することができる。
図4(A)に示した例において、n種類の周波数帯域FBの信号が入力される場合には、入力側の整合回路3および出力側の整合回路7と、信号経路を切り替える各経路選択用スイッチ回路SWと、入力端子2および出力端子9を、n種類並列に配置することで対応することができる。
また、m段の電力増幅アンプAMP を用いて送信電力増幅回路1を構成する場合には、各段間に段間整合回路Mmを配することで対応することができる。また、この場合には、図3に示した例と同様に、周波数帯域FBの別に段間整合回路Mmおよび経路選択用スイッチ回路SWを各段間について配してもよいし、図4に示した例と同様に、全周波数帯域FB(周波数帯域FB1〜周波数帯域FBm)に適合した1つの段間整合回路Mmを配してもよい。
なお、図2〜図4に示した第2〜第4の基本構成例(基本2_1,3_1,4_1)は、入力段整合回路Miおよび出力段整合回路Moのそれぞれを周波数帯域FBの別に設けるようにしていたが、何れか一方については、その複数種類の周波数帯域FBに適合する1つの整合回路Mを用いることで、共通化するようにしてもよい。すなわち、どちらか片方だけの共通化および独立化にすることができる。
この場合、共通化していない方の整合回路M(入力段整合回路Miおよび出力段整合回路Moの何れか一方)に関して、複数種類の周波数帯域FBの高周波信号に対して経路選択用スイッチ回路SWにて経路選択を行なうことで、送信電力増幅回路1の要求特性(ある所望の出力電力を得るために必要とする増幅率A0と広帯域化)を引き出し易くなる。
つまり、送信電力増幅回路1全体としてのサイズと特性のバランスを考慮して、入力側や出力側の各整合回路Mを、複数種類の周波数帯域FBに対して共通化するのか、それとも独立にするのかを、決めるのがよい。
もちろん、この点は、段間の段間整合回路Mmについても言えることであり、段間の整合回路M(段間整合回路Mm)を、複数種類の周波数帯域FBに対して独立化するのか、つまり第3の基本構成例(基本3_1,3_2)を採用するのか、それとも共通にするのか、つまり第4の基本構成例(基本4_1,4_2)を採用するのかを、決めるのがよい。
次に、具体的な構成例について、説明する。なお、何れも、2種類の周波数帯域FB1,FB2に対応する構成例で示す。また、FETの制御入力端子としてのゲート端子にはG、入力端子としてのソース端子にはS,出力端子としてのドレイン端子にはDを付して示す。
<第1実施形態>
図5および図6は、送信電力増幅回路1の具体的な構成例の第1実施形態を説明する図である。ここで、図5は、送信電力増幅回路1の第1実施形態を示す回路図である。また、図6は、第1実施形態(後述のその他も同様)の電力増幅回路1に用いて好適な増幅素子としてのJP−HEMTの構造例を示す図である。
第1実施形態の送信電力増幅回路1は、図3(A)に示した第3の基本構成例(基本3_1)を具現化したものである。すなわち、図5に示すように、2種類の周波数帯域FB1,FB2の高周波信号が入力されることを前提とした第1実施形態の送信電力増幅回路1は、2つの電力増幅用FETである第1段目の増幅回路4をなす増幅用FET42および第2段目の増幅回路6をなす増幅用FET62を備える。増幅用FET42,62は、ソース端が直接に接地されたソース接地アンプ回路となっている。したがって、そのゲイン(増幅率)は、自身の相互コンダクタンスgmそのもので決まり、相当に高いと考えてよい。
また、第1実施形態の送信電力増幅回路1は、入力側の経路選択用スイッチとしての経路選択用スイッチ回路SW1をなす第1のスイッチ用FET112,114、段間側の増幅用FET42の出力側に設けられた経路選択用スイッチ回路SW2をなす第2のスイッチ用FET122,124、段間側の増幅用FET62の入力側に設けられた経路選択用スイッチ回路SW3をなす第3のスイッチ用FET132,134、および出力側の経路選択用スイッチとしての経路選択用スイッチ回路SW4をなす第4のスイッチ用FET142,144を備えている。各スイッチ用FET112,114,122,124,132,134,142,144のソースとドレインは、図示した態様に限らず、ソースとドレインとを入れ換えて接続してもよい。
各増幅用FET42,62は、ソース接地回路となっており、かつ、ソースが直接に基準電位Vss(本例では接地電位GND)に接続されている。また、ソース接地とされた1段目の増幅用FET42は、そのゲートが、直流電圧切断用のコンデンサ44を介して、第1のスイッチ用FET112,114の各ドレインに共通に接続されている。また、1段目の増幅用FET42のドレインは、直流電圧切断用のコンデンサ46を介して、第2のスイッチ用FET122,124の各ドレインに共通に接続されている。
経路選択用スイッチ回路SW1において、一方の第1のスイッチ用FET112のソースは、直流電圧切断用のコンデンサ113を介して周波数帯域FB1に適合した整合回路3_1(入力段整合回路Mi_1)の出力に接続され、その整合回路3_1の入力は一方の入力端子2_1に接続され、周波数帯域FB1の高周波信号が入力されるようになっている。また、他方の第1のスイッチ用FET114のソースは、直流電圧切断用のコンデンサ115を介して周波数帯域FB2に適合した整合回路3_2(入力段整合回路Mi_2)の出力に接続され、その整合回路3_2の入力は他方の入力端子2_2に接続され、周波数帯域FB2の高周波信号が入力されるようになっている。
経路選択用スイッチ回路SW2において、一方の第2のスイッチ用FET122のソースは、直流電圧切断用のコンデンサ123を介して周波数帯域FB1に適合した整合回路5_1(段間整合回路Mm_1)の入力に接続され、その整合回路5_1の出力が直流電圧切断用のコンデンサ133を介して経路選択用スイッチ回路SW3をなす一方の第3のスイッチ用FET132のソースに接続されている。
また、他方の第2のスイッチ用FET124のソースは、直流電圧切断用のコンデンサ125を介して周波数帯域FB2に適合した整合回路5_2(段間整合回路Mm_1)の入力に接続され、その整合回路5_2の出力が直流電圧切断用のコンデンサ135を介して経路選択用スイッチ回路SW3をなす他方の第3のスイッチ用FET134のソースに接続されている。
また、ソース接地とされた2段目の増幅用FET62は、そのゲートが、直流電圧切断用のコンデンサ64を介して、第3のスイッチ用FET132,134の各ドレインに共通に接続されている。また、2段目の増幅用FET62のドレインは、直流電圧切断用のコンデンサ66を介して、第4のスイッチ用FET142,144の各ドレインに共通に接続されている。
経路選択用スイッチ回路SW4において、一方の第4のスイッチ用FET142のソースは、直流電圧切断用のコンデンサ143を介して周波数帯域FB1に適合した整合回路7_1(出力段整合回路Mo_1)の入力に接続され、整合回路7_1の出力が一方の出力端子9_1に接続されており、周波数帯域FB1の高周波信号が出力されるようになっている。
また、他方の第4のスイッチ用FET144のソースは、直流電圧切断用のコンデンサ145を介して周波数帯域FB2に適合した整合回路7_2(出力段整合回路Mo_2)の入力に接続され、整合回路7_2の出力が他方の出力端子9_2に接続されており、周波数帯域FB2の高周波信号が出力されるようになっている。
各経路選択用スイッチ回路SW1〜SW4において、周波数帯域FB1側に機能する一方の各スイッチ用FET112,122,132,142のゲートは、共通に、第1の制御端子8_1に接続されており、図示を割愛した移動体通信端末装置に設けられた制御回路からの切替制御信号Ctl1が供給されるようになっている。また、周波数帯域FB2側に機能する他方の各スイッチ用FET114,124,134,144のゲートは、共通に、第2の制御端子8_2に接続されており、図示を割愛した移動体通信端末装置に設けられた制御回路からの切替制御信号Ctl2が供給されるようになっている。
<第1実施形態の動作>
このような構成の第1実施形態の送信電力増幅回路1は、入力される複数種類(本例では2種類)の周波数帯域FBの何れか1つの高周波信号が対応する入力端子2(本例では2_1,2_2)に入力されたとき、経路選択用スイッチ回路SW1〜SW4にて、その何れか1つの周波数帯域FBに最適な入力段整合回路Mi、段間整合回路Mm、および出力段整合回路Moを選択した上で、1段目の増幅用FET42と2段目の増幅用FET62において入力信号を多段的に増幅し、出力信号を出力するようになっている。
具体的には、入力端子2_1に周波数帯域FB1の高周波信号が入力したときは、第1の制御端子8_1には、たとえば2.6Vの切替制御信号Ctl1が供給され、第2の制御端子8_2には、たとえば0Vの切替制御信号Ctl2が供給される。
これにより、各経路選択用スイッチ回路SW1〜SW4の周波数帯域FB1側に機能する各スイッチ用FET112,122,132,142のゲートに2.6Vの切替制御信号Ctl1が供給されるようになり、これらの各FETがオン動作する(動作可能状態となる)一方で、各経路選択用スイッチ回路SW1〜SW4の周波数帯域FB2側に機能する各スイッチ用FET114,124,134,144のゲートに0Vの切替制御信号Ctl2が供給されるようになり、これらの各FETがオフ動作する(動作停止状態となる)。
このため、入力端子2_1を介して供給された周波数帯域FB1の高周波信号が、周波数帯域FB1で整合された入力段整合回路Mi_1を経て1段目の増幅用FET42により増幅され、さらに周波数帯域FB1で整合された段間整合回路Mm_1を介して2段目の増幅用FET62に入力されることで増幅用FET62により増幅され、さらに、周波数帯域FB1で整合された出力段整合回路Mo_1を経由して、出力端子9_1より周波数帯域FB1の出力信号として出力される。
これに対して、入力端子2_2に周波数帯域FB2の高周波信号が入力したときは、第1の制御端子8_1には、たとえば0Vの切替制御信号Ctl1が供給され、第2の制御端子8_2には、たとえば2.6Vの切替制御信号Ctl2が供給される。
これにより、各経路選択用スイッチ回路SW1〜SW4の周波数帯域FB1側に機能する各スイッチ用FET112,122,132,142のゲートに0Vの切替制御信号Ctl1が供給されるようになり、これらの各FETがオフ動作する(動作可能状態となる)一方で、各経路選択用スイッチ回路SW1〜SW4の周波数帯域FB2側に機能する各スイッチ用FET114,124,134,144のゲートに2.6Vの切替制御信号Ctl2が供給されるようになり、これらの各FETがオン動作する(動作停止状態となる)。
このため、入力端子2_2を介して供給された周波数帯域FB2の高周波信号が、周波数帯域FB2で整合された入力段整合回路Mi_2を経て1段目の増幅用FET42により増幅され、さらに周波数帯域FB2で整合された段間整合回路Mm_2を介して2段目の増幅用FET62に入力されることで増幅用FET62により増幅され、さらに、周波数帯域FB2で整合された出力段整合回路Mo_2を経由して、出力端子9_2より周波数帯域FB2の出力信号として出力される。
このように、複数種類の周波数帯域FB(本例ではFB1,FB2の2種類)の信号に対して、1段目の増幅用FET42と2段目の増幅用FET62を共通化して多段的に増幅させ、一方、入力側、段間、および出力側のそれぞれに各周波数帯域FBで整合された整合回路Mを別々に設け、経路選択用スイッチ回路SWを用いて所望の経路を選択することにより、増幅用FET(本例では増幅用FET42,62)を1経路だけにしても各周波数帯域FBにて特性が得られるように送信電力増幅回路1を動作させることができる。
なお、本例では、各経路選択用スイッチ回路SW1〜SW4をなす周波数帯域FB1の系統の各スイッチ用FET112,122,132,142の各ゲート、もしくは周波数帯域FB2の系統の各スイッチ用FET114,124,134,144の各ゲートに印加する電圧(切替制御信号Ctl1,Ctl2)を0Vとすることにより、各周波数帯域FBの系統のスイッチ用FETを連動して動作停止状態として、複数種類の周波数帯域FBに対する送信電力増幅回路1の動作を、何れか1つの周波数帯域FBのみを通過させるように制御を実現していたが、複数種類の周波数帯域FBの内の必要な1つの周波数帯域FBのみを通過させて、それ以外の周波数帯域FBについては動作停止状態に制御することができるものである限り、その他の仕組みを採用することもできる。
たとえば、周波数帯域FB1の系統の各スイッチ用FET112,122,132,142、もしくは周波数帯域FB2の系統の各スイッチ用FET114,124,134,144に供給している電源自体を停止制御して、何れかの周波数帯域FBの系統のスイッチ用FETを動作停止状態に制御するようにしてもよい。
<電力増幅回路の1チップ化>
ここで、第1実施形態の送信電力増幅回路1においては、増幅用FET42,62および各経路選択用スイッチ回路SW1〜SW4をなす各スイッチ用FET112,114,122,124,132,134,142,144としては、通常の高電子移動度トランジスタ(HEMT)を用いることで、ガリウム砒素チップ上に集積化された1チップのモノリシックICとすることができる。
さらに好ましくは、通常の高電子移動度トランジスタとは異なる構成を有するJP−HEMTを用いることで、送信電力増幅回路1を、ガリウム砒素チップ上に集積化された1チップのモノリシックICとすることができるとともに、単一電源動作に対応可能にすることができる。
JP−HEMTとは、通常のHEMTのチャネルを構成するi−GaAsを擬似格子整合(pseudomorphic )する他の材質に変更することにより、より高移動度、高電子濃度を実現したHEMTである。加えて、AlGaAsのpn接合のビルトイン電圧に対応した正電圧をゲート電極に印加可能に構成したものである。
<JP−HEMTについて>
ここで、JP−HEMTの構成例としては、図6(A)に示す本実施形態のJP−HEMT300Aと、図6(B)に示す通常の(既存の)P−HEMT300Bとの対比から分かるように、通常のP−HEMT300Bに対して、若干の変更を加えた構造となっている。
すなわち、先ず、本実施形態のJP−HEMT300Aおよび通常のP−HEMT300Bの何れにおいても、半絶縁性の化合物半導体(たとえばGaAs)の基板(以下GaAs基板301と称する)上に、アンドープGaAs/AlGaAs系のバッファ層302、Siドープn型AlGaAsの電子供給層(ドープ層)304、アンドープAlGaAsのスペーサ層306、アンドープInGaAsの電子走行層(チャネル層)308、アンドープAlGaAsのスペーサ層310、Siドープn型AlGaAsの電子供給層312を、それぞれエピタキシャル成長法により順次成長させた構成となっている。
つまり、GaAs基板301上に、上にSiドープn型AlGaAsの電子供給層312、下にSiドープn型AlGaAsの電子供給層304を有したアンドープInGaAsの電子走行層308をチャネルとするダブルドープダブルへテロ構造となっている。
そして、通常のP−HEMT300Bにおけるソースとドレインとしては、図6(B)に示すように、Siドープn−AlGaAsの電子供給層312の上に、位置整合させてn+型GaAsのオーミック接続層(キャップ層)322を形成し、その上にソース電極324やドレイン電極326を設けている。
また、ゲート(電子走行層)321としては、Siドープn−AlGaAsの電子供給層312の一部に位置整合させて窪みを設けてリセス構造とし、そこにゲート電極318を配してショットキー接合させることで形成している。この場合、リセス構造による物理的な抵抗の増加によるオン抵抗(図中に抵抗素子の記号を付して示す)が問題となる。
一方、本実施形態におけるソースとドレインとしては、通常のP−HEMT300Bと異なり、図6(A)に示すように、薄くSiドープしたAlGaAsの拡散層314の上に、位置整合させてn+型GaAsのオーミック接続層(キャップ層)322を形成し、その上にソース電極324やドレイン電極326を設けている。
また、JP−HEMT300Aにおけるゲート(電子走行層)320としては、Siドープn型AlGaAsの電子供給層312上に形成した薄くSiドープしたAlGaAsの拡散層314上に、位置整合させてp型不純物であるZnを拡散することで、p+型埋込みゲート316を形成し、その上にゲート電極318を設けている。
つまり、JP−HEMT300Aは、全体としては、GaAs基板301上に積層された複数の半導体層間にヘテロ接合界面を利用した高移動度電子走行層(アンドープInGaAsの電子走行層308)を形成し、複数の半導体層の一方の側面に薄くSiドープしたAlGaAsの拡散層314を設け、その上に不純物をドーピングすることでpn接合によるゲート320を形成しその上にゲート電極318を形成し、また薄くSiドープしたAlGaAsの拡散層314上にn+型GaAsのオーミック接続層322を介してソース電極324やドレイン電極326を形成した構造を持つ。
このような構造のJP−HEMT300Aは、2層の2次元電子ガス層を電子走行層308としており、Siドープn−AlGaAsの電子供給層312,304と電子走行層308が分離された構造となるため、電子走行時にクーロン散乱などの高抵抗となる要因を減少させることができオン抵抗の低減化を図ることができる。また、薄くSiドープしたAlGaAsの拡散層314上にp+型埋込みゲートを形成しているため、P−HEMT300Bのように、リセス構造による物理的なオン抵抗の増加を避けることができる。
このため、送信電力増幅回路1の増幅用FET42,62としてJP−HEMT300Aを用いると、ハイパワー(高電力)、高速、低消費電力化を図ることができる。また、経路選択用スイッチ回路SWとしてJP−HEMT300Aを用いた場合には、低ロス、高速化を図ることができる。
さらに、前述したように、p+型埋込みゲート316を形成しているため、ゲート電極318に薄くSiドープしたAlGaAsの拡散層314のpn接合のビルトイン電圧に対応した正電圧を印加することができ、これにより、ゲート電極318に正の電圧のみを印加して、送信電力増幅回路1を駆動させることができる。
このため、増幅用FETや経路選択用スイッチ回路SWをなす各スイッチ用FETとしてJP−HEMT300Aを用いることにより、送信電力増幅回路1を1チップで形成することができるとともに、トランジスタのゲートをpn接合とすることができるので、単一正電源動作を可能にすることができ、負電源発生回路などの周辺部品を削減することも可能になる。
なお、各FET(JP−HMETを含む)の代わりにHBT(Heterojunction Bipolar Transistor)を用いて送信電力増幅回路1を構成することも考えられる。しかしながら、この場合には、HBTは、ゲート電極に正電源を用いることができるのであるが、経路選択用スイッチ回路SWを形成することができないため、送信電力増幅回路1を1チップで形成することが困難となる。
また、各FETとして、通常のHEMTを用いて送信電力増幅回路1を構成することも考えられる。しかしながら、通常のHEMTを用いた場合には、通常のHEMTはゲート電極に負電源を用いる必要があるため、送信電力増幅回路1以外に、負電源発生回路が必要となってしまい、これでは、移動体通信端末装置全体をコンパクトに構成するのには、不都合である。
なお、FETのモノリシックIC化に併せて、各整合回路M(入力段整合回路Mi、段間整合回路Mm、および出力段整合回路Mo)をなす容量素子Cおよび誘導素子に関しても、ガリウム砒素基板上にモノリシックに形成されるパターン容量やスパイラルインダクタとするようにしてもよい。
もちろん、モノリシックICとしては、整合回路M(あるいは直流電圧切断用のコンデンサ)と接続する接続ポートを設け、各整合回路Mをなす容量素子Cおよび誘導素子に関しては、モノリシックICの外部に、外部部品やワイヤーボンディングやリボンボンディングなどで形成することで、FET系のみをガリウム砒素基板上にモノリシックに形成するようにしてもよい。この場合、IC設計の変更を伴うことがないので、周波数帯域FBの変更に柔軟に対応できる利点がある。
以上説明したように、図3(A)に示した第3の基本構成例(基本3_1)を具現化した第1実施形態の送信電力増幅回路1では、複数種類の周波数帯域FBの高周波信号に対して、複数段の増幅用FET(本例では42,62の2段)を共通化して多段的に増幅させ、一方、各周波数帯域FBで整合された整合回路Mを別々に設け、経路選択用スイッチ回路SWを用いて所望の経路を選択することにより、増幅用FETを1経路だけにしても、所望の増幅率を確保しつつ、各周波数帯域FBに適合した特性を得ることができる。
また、送信電力増幅回路1を構成する増幅用FETおよび経路選択用スイッチ回路SWをなすFETとしてHEMTを用いたときには、送信電力増幅回路1を1チップで形成することができるし、特にFETとしてJP−HEMTを用いたときには、単一電源で動作させることができるので、移動体通信端末装置全体をコンパクトに構成することができる。
すなわち、移動体通信端末装置が各周波数帯域FBに対して擁する各経路(信号入力側および信号出力側の双方)を保持したまま、送信電力増幅回路1に接続することができ、移動体通信端末装置上に設けなくてはならない経路集約のための信号入力側および信号出力側の各スイッチを送信電力増幅回路1内に取り込むことができる。すなわち、移動体通信端末装置における送信システム領域の拡大とコストの増加を回避することができる。
たとえば、CDMA方式移動体通信において、キャリア周波数再編に伴うシステム変更のための、新たな周波数帯域FBに対応した電力増幅回路の付加による端末装置の大型化は、第1実施形態の送信電力増幅回路1を用いることで回避することができ、また端末装置の高価格化も避けることができる。
<第2実施形態>
図7は、送信電力増幅回路1の具体的な構成例の第2実施形態を示す回路図である。第2実施形態の送信電力増幅回路1は、第1実施形態の構成をベースとして、経路選択用スイッチとしての各経路選択用スイッチ回路SWに対して、アイソレーション増加回路(アイソレーション回路)を付加した点に特徴を有する。
ここで、アイソレーション増加回路は、各経路選択用スイッチ回路SW1〜SW4の帯域別側の端子に接続されたアイソレーション用のスイッチ(たとえばFETを利用する)を有して構成され、各経路選択用スイッチ回路SW1〜SW4が当該端子を経由する信号を非選択時には動作して当該信号を本来の信号経路とは違う経路(典型的には接地側)に流してしまう一方で、各経路選択用スイッチ回路SW1〜SW4が帯域別側の端子を経由する信号を選択時にはアイソレーション機能を停止状態とするものである。
第1実施形態の構成をベースとしているので、第1実施形態と同様の効果を享受できるのは当然のこととして、新たに付加したアイソレーション増加回路による効果が得られるようになる。以下、第1実施形態との相違点を中心に説明する。
第2実施形態の送信電力増幅回路1は、図7に示すように、入力側の経路選択用スイッチ回路SW1を構成する一方の第1のスイッチ用FET112に対して、第1のアイソレーション増加回路用FET212と直流電圧切断用コンデンサ213を具備する一方の第1のアイソレーション増加回路210が設けられ、他方の第1のスイッチ用FET114に対して、第1のアイソレーション増加回路用FET214と直流電圧切断用コンデンサ215を具備する他方の第1のアイソレーション増加回路211が設けられている。
一方の第1のアイソレーション増加回路210において、第1のアイソレーション増加回路用FET212は、ゲートが切替制御信号Ctl2が供給される制御端子8_2に接続され、ドレインが第1のスイッチ用FET112のソースに接続され、ソースが直流電圧切断用コンデンサ213を介して基準電位Vss(=接地電位GND )に接続されている。
同様に、他方の第1のアイソレーション増加回路211において、第1のアイソレーション増加回路用FET214は、ゲートが切替制御信号Ctl1が供給される制御端子8_1に接続され、ドレインが第1のスイッチ用FET114のソースに接続され、ソースが直流電圧切断用コンデンサ215を介して基準電位Vss(=接地電位GND )に接続されている。
また、段間の経路選択用スイッチ回路SW2を構成する一方の第2のスイッチ用FET122に対して、第2のアイソレーション増加回路用FET222と直流電圧切断用コンデンサ223を具備する一方の第2のアイソレーション増加回路220が設けられ、他方の第2のスイッチ用FET124に対して、第2のアイソレーション増加回路用FET224と直流電圧切断用コンデンサ225を具備する他方の第2のアイソレーション増加回路221が設けられている。
一方の第2のアイソレーション増加回路220において、第2のアイソレーション増加回路用FET222は、ゲートが切替制御信号Ctl2が供給される制御端子8_2に接続され、ドレインが第2のスイッチ用FET122のソースに接続され、ソースが直流電圧切断用コンデンサ223を介して基準電位Vss(=接地電位GND )に接続されている。
同様に、他方の第2のアイソレーション増加回路221において、第2のアイソレーション増加回路用FET224は、ゲートが切替制御信号Ctl1が供給される制御端子8_1に接続され、ドレインが第2のスイッチ用FET124のソースに接続され、ソースが直流電圧切断用コンデンサ225を介して基準電位Vss(=接地電位GND )に接続されている。
また、段間の経路選択用スイッチ回路SW3を構成する一方の第3のスイッチ用FET132に対して、第3のアイソレーション増加回路用FET232と直流電圧切断用コンデンサ233を具備する一方の第3のアイソレーション増加回路230が設けられ、他方の第3のスイッチ用FET134に対して、第3のアイソレーション増加回路用FET234と直流電圧切断用コンデンサ235を具備する他方の第3のアイソレーション増加回路231が設けられている。
一方の第3のアイソレーション増加回路230において、第3のアイソレーション増加回路用FET232は、ゲートが切替制御信号Ctl2が供給される制御端子8_2に接続され、ドレインが第3のスイッチ用FET132のソースに接続され、ソースが直流電圧切断用コンデンサ233を介して基準電位Vss(=接地電位GND )に接続されている。
同様に、他方の第3のアイソレーション増加回路231において、第3のアイソレーション増加回路用FET234は、ゲートが切替制御信号Ctl1が供給される制御端子8_1に接続され、ドレインが第3のスイッチ用FET134のソースに接続され、ソースが直流電圧切断用コンデンサ235を介して基準電位Vss(=接地電位GND )に接続されている。
また、出力側の経路選択用スイッチ回路SW4を構成する一方の第4のスイッチ用FET142に対して、第4のアイソレーション増加回路用FET242と直流電圧切断用コンデンサ243を具備する一方の第4のアイソレーション増加回路240が設けられ、他方の第4のスイッチ用FET144に対して、第4のアイソレーション増加回路用FET244と直流電圧切断用コンデンサ245を具備する他方の第4のアイソレーション増加回路241が設けられている。
一方の第4のアイソレーション増加回路240において、第4のアイソレーション増加回路用FET242は、ゲートが切替制御信号Ctl2が供給される制御端子8_2に接続され、ドレインが第4のスイッチ用FET142のソースに接続され、ソースが直流電圧切断用コンデンサ243を介して基準電位Vss(=接地電位GND )に接続されている。
同様に、他方の第4のアイソレーション増加回路241において、第4のアイソレーション増加回路用FET244は、ゲートが切替制御信号Ctl1が供給される制御端子8_1に接続され、ドレインが第4のスイッチ用FET144のソースに接続され、ソースが直流電圧切断用コンデンサ245を介して基準電位Vss(=接地電位GND )に接続されている。
各アイソレーション増加回路用FET212,214,222,224,232,234,242,244は、ゲートがHレベルとされることでオンし、ゲートがLレベルとされることでオフするスイッチとして機能し、オン時にはドレイン端の信号を接地側に流してしまうことで、経路選択用スイッチ回路SW1〜SW4の対応するスイッチ用FET112,114,122,124,132,134,142,144のアイソレーションを高めるように機能する。非選択の周波数帯域の信号のアイソレーションを高めて、送信電力増幅回路1の動作を安定化するようにするのである。
<第2実施形態の動作>
このような構成の第2実施形態の送信電力増幅回路1は、入力される複数種類(本例では2種類)の周波数帯域FBの何れか1つの高周波信号が対応する入力端子2(本例では2_1,2_2)に入力されたとき、経路選択用スイッチ回路SW1〜SW4にて、その何れか1つの周波数帯域FBに最適な入力段整合回路Mi、段間整合回路Mm、および出力段整合回路Moを選択するとともに、それ以外の周波数帯域FB側についての各アイソレーション増加回路を起動した上で、1段目の増幅用FET42と2段目の増幅用FET62において入力信号を多段的に増幅し、出力信号を出力するようになっている。
処理対象の周波数帯域FB以外については、アイソレーション増加回路が動作することにより、そのアイソレーション増加回路に接続されている経路選択用スイッチ回路SWを構成するスイッチ用FETのオフ時のアイソレーションをより高めることができ、処理対象の周波数帯域FBの信号がそれ以外(非選択対象)の周波数帯域FBの経路に回りこむ不都合を強力に防止して、より効率的な増幅動作を行なうことができる。
逆に、経路選択用スイッチ回路SWで非選択とされた処理対象外の周波数帯域FBの信号が、経路選択用スイッチ回路SWで選択された処理対象の周波数帯域FBに漏れ込むのを、スイッチの入出力端(非選択の整合回路M側の端子)にてアイソレーション増加回路が動作することで確実に防止する。
具体的には、入力端子2_1に周波数帯域FB1の高周波信号が入力したときは、第1の制御端子8_1には、たとえば2.6Vの切替制御信号Ctl1が供給され、第2の制御端子8_2には、たとえば0Vの切替制御信号Ctl2が供給される。
これにより、周波数帯域FB2側の各アイソレーション増加回路211,221,231,241が有する各アイソレーション増加回路用FET214,224,234,244のゲートにも2.6Vの切替制御信号Ctl1が供給されるようになり、これらの各FETがオン動作する(動作可能状態となる)ことで周波数帯域FB2側の信号を側の各アイソレーション増加回路211,221,231,241が起動(アイソレーション増加回路用FET214,224,234,244がオン)することで直流電圧切断用コンデンサ215,225,235,245を介して接地側に流してしまう。
一方、周波数帯域FB1側の各アイソレーション増加回路210,220,230,240が有する各アイソレーション増加回路用FET212,222,232,242のゲートに0Vの切替制御信号Ctl2が供給されるようになる。その結果、これらの各FETがオフ動作する(動作停止状態となる)ことで周波数帯域FB1側の各アイソレーション増加回路210,220,230,240は機能停止状態となる。
このため、スイッチ用FET114,124,134,144を有する各経路選択用スイッチ回路SW1〜SW4の周波数帯域FB2側のアイソレーションをより高めることができ、周波数帯域FB1の信号が、周波数帯域FB2の経路に回りこむ不都合を強力に防止して、より効率的な増幅動作を行うことができる。
加えて、各経路選択用スイッチ回路SW1〜SW4の周波数帯域FB2側の整合回路Mの入出力端で周波数帯域FB2側の各アイソレーション増加回路211,221,231,241が動作することで周波数帯域FB2の信号を接地側に流してしまうので、各経路選択用スイッチ回路SW1〜SW4の選択性能が劣っていても、各経路選択用スイッチ回路SW1〜SW4で非選択とされた周波数帯域FB2の信号が、選択対象である周波数帯域FB1の経路に漏れ込むのをより確実に防止できる。
これに対して、入力端子2_2に周波数帯域FB2の高周波信号が入力したときは、第1の制御端子8_1には、たとえば0Vの切替制御信号Ctl1が供給され、第2の制御端子8_2には、たとえば2.6Vの切替制御信号Ctl2が供給される。
これにより、周波数帯域FB1側の各アイソレーション増加回路210,220,230,240が有する各アイソレーション増加回路用FET212,222,232,242のゲートにも2.6Vの切替制御信号Ctl2が供給されるようになり、これらの各FETがオン動作する(動作可能状態となる)ことで周波数帯域FB1側の各アイソレーション増加回路210,220,230,240が起動(アイソレーション増加回路用FET212,222,232,242がオン)することで直流電圧切断用コンデンサ213,223,233,243を介して接地側に流してしまう。
一方、周波数帯域FB2側の各アイソレーション増加回路211,221,231,241が有する各アイソレーション増加回路用FET214,224,234,244のゲートに0Vの切替制御信号Ctl1が供給されるようになる。その結果、各FETがオフ動作する(動作停止状態となる)ことで周波数帯域FB2側の各アイソレーション増加回路211,221,231,241は機能停止状態となる。
このため、スイッチ用FET112,122,132,142を有する各経路選択用スイッチ回路SW1〜SW4の周波数帯域FB1側のアイソレーションをより高めることができ、周波数帯域FB2の信号が、周波数帯域FB1の経路に回りこむ不都合を強力に防止して、より効率的な増幅動作を行うことができる。
加えて、各経路選択用スイッチ回路SW1〜SW4の周波数帯域FB1側の整合回路M側の入出力端で周波数帯域FB1側の各アイソレーション増加回路210,220,230,240が動作することで周波数帯域FB1の信号を接地側に流してしまうので、各経路選択用スイッチ回路SW1〜SW4の選択性能が劣っていても、各経路選択用スイッチ回路SW1〜SW4で非選択とされた周波数帯域FB1の信号が、選択対象である周波数帯域FB2の経路に漏れ込むのをより確実に防止できる。
<第3実施形態>
図8は、送信電力増幅回路1の具体的な構成例の第3実施形態を示す回路図である。第3実施形態の送信電力増幅回路1は、第2実施形態の構成をベースとして、経路選択用スイッチ回路SW(経路選択用スイッチ)に対する各アイソレーション増加回路について、発振防止回路を付加した点に特徴を有する。第2実施形態の構成をベースとしているので、第2実施形態と同様の効果を享受できるのは当然のこととして、新たに付加した発振防止回路による効果が得られるようになる。以下、第2実施形態との相違点を中心に説明する。
第3実施形態の送信電力増幅回路1は、周波数帯域FB1側の各アイソレーション増加回路210,220,230,240の少なくとも1つ、および周波数帯域FB2側の各アイソレーション増加回路211,221,231,241の少なくとも1つ(ただし周波数帯域FB1側と対になるもの)に、発振防止回路を追加する。一例として、図8に示すように、第3のアイソレーション増加回路230,231について、抵抗素子を発振防止用に利用した発振防止回路を設ける。
ここで、発振防止回路としては、各アイソレーション増加回路を構成するアイソレーション増加回路用FETのソースと基準電位Vssとの間に配される回路を、直流電圧切断用コンデンサのみでなく、直流電圧切断用コンデンサと抵抗素子との直列回路にするのがよい。直流電圧切断用コンデンサと抵抗素子との直列回路であるから、その順序はソース側を直流電圧切断用コンデンサとする態様と、ソース側を抵抗素子とする態様の何れかを採り得る。
図8に示す例では、前者を採用している。すなわち、発振防止用の終端抵抗(ダンピング抵抗)236を直流電圧切断用コンデンサ233と基準電位Vss(=接地電位GND )との間に設け、発振防止用の終端抵抗(ダンピング抵抗)237を直流電圧切断用コンデンサ235と基準電位Vss(=接地電位GND )との間に設けている。
図示を割愛するが、後者を採用して、第3のアイソレーション増加回路用FET232のソースに発振防止用の終端抵抗236の一方の端子を接続し、終端抵抗236の他方の端子を直流電圧切断用コンデンサ233を介して基準電位Vss(=接地電位GND )に接続し、また、第3のアイソレーション増加回路用FET234のソースに発振防止用の終端抵抗237の一方の端子を接続し、終端抵抗236の他方の端子を直流電圧切断用コンデンサ235を介して基準電位Vss(=接地電位GND )に接続する態様を採ってもよい。
なお、いずれの構成においても、終端抵抗236,237の定数としては、たとえば、50Ω程度にするとよい。
<第3実施形態の動作>
ここで、発振防止用の終端抵抗236,237を有してない前述の第2実施形態の送信電力増幅回路1では、図示を割愛した移動体通信端末装置に設けられた制御回路からの切替制御信号Ctl1,Ctl2により全て同じタイミングで各経路選択用スイッチ回路SWの動作が制御されるので、送信電力増幅回路1内において、選択された経路をオンする動作と選択されていない経路をオフする動作はほぼ同時に行なわれるはずである。
しかしながら、実際の所は、たとえば送信電力増幅回路1内の各経路選択用スイッチの動作速度に時間差が生じてしまった場合、瞬間的に経路が開放状態となり発振する虞れが生じる。
たとえば、移動体通信端末装置システムが周波数帯域FB1から周波数帯域FB2に周波数を切り替えたとき、送信電力増幅回路1の第1の制御端子8_1に供給される切替制御信号Ctl1が2.6Vから0Vに切り替り、また第2の制御端子8_2に供給される切替制御信号Ctl2が0Vから2.6Vに切り替ることで、送信電力増幅回路1内の各経路選択用スイッチ回路SWを構成する各スイッチ用FETが動作し、信号経路が、周波数帯域FB1側から周波数帯域FB2側へと切り替る。
このとき、たとえば、第2の経路選択用スイッチ回路SW2のスイッチ用FET122,124の方が第3の経路選択用スイッチ回路SW3のスイッチ用FET132,134よりも速い動作速度で動作した場合には、第3の経路選択用スイッチ回路SW3の周波数帯域FB2側の第3のスイッチ用FET134の経路が、切替直後には、瞬間的に開放状態となるので、1段目の増幅用FET42で増幅した周波数帯域FB2の信号が第2のスイッチ用FET124を通過して第3のスイッチ用FET134側に流れ、そこで停留してしまうことで、発振する可能性がある。
これに対して、発振防止用の終端抵抗237を有している第3実施形態の構成では、第1の制御端子8_1に供給されていた2.6Vの切替制御信号Ctl1により第3のアイソレーション増加回路用FET234がオン動作しているので、第3の経路選択用スイッチ回路SW3の周波数帯域FB2側の第3のスイッチ用FET134の経路を直流電圧切断用コンデンサ235を介して接地側に流し込むように動作しているが、このとき、終端抵抗237で終端することで、前述の発振を確実に防止することができる。終端抵抗237がダンピング機能を発揮するからである。終端抵抗237が存在してしなければ、直接に周波数帯域FB2の信号を接地側に流し込むようになるので、発振の虞れがあるのである。
また、たとえば、第2の経路選択用スイッチ回路SW2のスイッチ用FET122,124の方が第3の経路選択用スイッチ回路SW3のスイッチ用FET132,134よりも遅い動作速度で動作した場合には、第3の経路選択用スイッチ回路SW3の周波数帯域FB1側の第3のスイッチ用FET132の経路が、切替直後には、瞬間的に開放状態となるので、1段目の増幅用FET42で増幅した周波数帯域FB2の信号が第2のスイッチ用FET122を通過して第3のスイッチ用FET132側に流れ、そこで停留してしまうことで、発振する可能性がある。
これに対して、発振防止用の終端抵抗236を有している第3実施形態の構成では、第2の制御端子8_2に供給される2.6Vの切替制御信号Ctl2により第3のアイソレーション増加回路用FET232がオン動作するので、第3の経路選択用スイッチ回路SW3の周波数帯域FB1側の第3のスイッチ用FET132の経路を直流電圧切断用コンデンサ233を介して接地側に流し込むように切り替えるが、このとき、終端抵抗236で終端することで、前述の発振を確実に防止することができる。終端抵抗236がダンピング機能を発揮するからである。終端抵抗236が存在してしなければ、直接に周波数帯域FB1の信号を接地側に流し込むようになるので、発振の虞れがあるのである。
なお、ここで示した事例は、第2の経路選択用スイッチ回路SW2と第3の経路選択用スイッチ回路SW3との関係における発振現象に着目して、第3の経路選択用スイッチ回路SWについて設けられた第3のアイソレーション増加回路230,231について発振防止用の抵抗素子を設ける例で説明したが、これは一例に過ぎず、その他の箇所のアイソレーション増加回路(本例でいえば210/211,220/221,240/241;“/”は対になるものを示す)について、発振防止用の抵抗素子を設けることもできる。
このように、第3実施形態の送信電力増幅回路1によれば、各経路選択用スイッチ回路SWを構成する各スイッチ用FETの動作速度に差が生じても、発振を確実に防止することができる。
<第4実施形態>
図9は、送信電力増幅回路1の具体的な構成例の第4実施形態を示す回路図である。第4実施形態の送信電力増幅回路1は、増幅回路を構成する増幅用FETのソース側に負帰還用のインピーダンス素子(特に処理対象の周波数帯域FBにおいて抵抗成分として機能するもの)を追加して、ソース接地アンプ回路の増幅率を低下させるようにした点に第1の特徴を有する。
この第1の特徴の仕組みは、図1(B)に示した第1の基本構成例(基本1_2)を始めとする、電力増幅アンプAMP を複数段構成とする場合に適用する。何故なら、負帰還素子を追加して増幅率を低下させると、1段構成の電力増幅アンプAMP では、ある所望の出力電力を得るために必要とする増幅率A0を確保することが事実上困難になるからである。
なお、第1の基本構成例(基本1_2)において説明したように、電力増幅アンプAMP を複数段構成とする場合には、増幅率の配分を、信号レベルが小さな前段の電力増幅アンプAMP の増幅率の方を、信号レベルが大きな後段の電力増幅アンプAMP の増幅率の方をよりも大きく設定するのが、全体としての広帯域化の上では都合がよいと考えられる。
よって、増幅用FETのソース側に負帰還用のインピーダンス素子を追加して、電力増幅アンプAMP の増幅率を低下させる第1の特徴の仕組みは、後段側の電力増幅アンプAMP に適用するのが好ましい。
また、第4実施形態の送信電力増幅回路1は、図4(A)に示した第4の基本構成例(基本4_1)の構成を採用しており、1段目の電力増幅アンプAMP_1 の出力側と2段目の電力増幅アンプAMP_2 の入力側との間には、複数種類の周波数帯域FBに適合させた1系統の段間整合回路Mmを設けるようにした点に第2の特徴を有する。
つまり、前述の第1〜第3実施形態の構成における、1段目の増幅用FET42の出力整合回路として機能する周波数帯域FB1側の段間整合回路Mm_1と周波数帯域FB2側の段間整合回路Mm_2を共通化し、第2の経路選択用スイッチ回路SW2と第3の経路選択用スイッチ回路SW3を省いたものである。
第2の経路選択用スイッチ回路SW2と第3の経路選択用スイッチ回路SW3を省くので、それぞれに対応するアイソレーション増加回路220,221,230,231や、第3実施形態で説明した発振防止用の終端抵抗236,237も取り外すことができる。
なお、図示した例では、アイソレーション増加回路210,240を具備した第2あるいは第3実施形態に対する変形例で示しているが、アイソレーション増加回路210,240を具備しない第1実施形態に対する変形例としても適用できる。以下、第1〜第3実施形態との相違点を中心に説明する。
第4実施形態の送信電力増幅回路1は、2段目の増幅用FET62のソースを、負帰還用のインピーダンス素子の一例である誘導素子もしくは抵抗素子を介して基準電位Vss(=接地電位GND )に接続するようにしている。増幅用FET62のソース側に抵抗成分を負帰還用に設けることで、電力増幅アンプAMP の増幅率を、裸の増幅率Amax よりも低下させることができる。
たとえば、図9に示すように、第4実施形態の送信電力増幅回路1は、負帰還用のインピーダンス素子として誘導素子(インダクタ)68を備える。なお、誘導素子68を用いる場合、処理対象の周波数帯域FBにおいて、事実上、抵抗成分として機能する程度の素子定数とする。一例として、この誘導素子68は、周波数帯域FBの中心周波数FB0が1GHz(ギガヘルツ)近傍であるときには、0コンマ数nHのオーダーとする。
この場合、誘導素子68としては、基本的には、たとえばワイヤーボンディングやリボンボンディングなどの、2段目の増幅用FET62のソースと基準電位(本例では接地電位)との間に接続されるボンディング部材で形成することができるので、特に、ガリウム砒素基板上にモノリシックに形成されるスパイラルインダクタや外部部品で構成する必要はない。接続端子69を増幅用FET62のソース側に設けておき、接地との間でボンディングするだけでよい。この点は、インピーダンス素子として抵抗素子を使用する場合には、接続端子69と接地との間に積極的に抵抗素子を配する必要があるのに対しての大きな利点である。
また、図9に示すように、第4実施形態の送信電力増幅回路1は、段間を、複数種類の周波数帯域FBに適合させた1つの段間整合回路Mmを用いることとし、それに併せて、経路選択用スイッチ回路SW2,SW3、およびアイソレーション増加回路220,221,230,231、終端抵抗236,237を取り外す。整合回路5(段間整合回路Mm)は、複数種類の周波数帯域FB1,FB2の信号に対して共通化されているのである。
また、経路選択用スイッチ回路SW2の出力側に設けていた直流電圧切断用のコンデンサ123,125と、経路選択用スイッチ回路SW3の入力側に設けていた直流電圧切断用のコンデンサ133,135を取り外す。
また、段間整合回路Mmそのものは、直流カット機能を持つ容量素子Cを有しているので、1段目の増幅用FET42の出力側に設けられた直流電圧切断用のコンデンサ46と、2段目の増幅用FET62の入力側に設けられた直流電圧切断用のコンデンサ64も取り外して、1段目の増幅用FET42のドレインに直接に段間整合回路Mmの入力側を接続し、かつ、2段目の増幅用FET62のゲートに直接に段間整合回路Mmの出力側を接続している。
<第4実施形態の動作>
このような構成の第4実施形態の送信電力増幅回路1は、負帰還用のインピーダンス素子(本例では誘導素子68)を2段目の増幅用FET62のソースに直列に接続し接地するようにしたので、段間のインピーダンス整合(特に増幅用FET62の入力インピーダンス)の周波数依存性を減少させることができる。その結果として、段間整合回路Mmとしては、入力される複数種類の周波数帯域FBの信号に対して共通化でき、そのために、帯域別の段間整合回路Mmとする際に必要となる経路選択用スイッチ回路SW2,SW3を取り除くことができる。
たとえば、1段目の増幅用FET42が所望の特性で増幅し出力を得るために要求するインピーダンスを、2段目の増幅用FET62の入力インピーダンスを段間整合回路Mmで変換して得る際に、2段目の増幅用FET62のソースがインピーダンス素子(本例では誘導素子68)を介さないでそのまま接地されるよりも、2段目の増幅用FET62のソースがインピーダンス素子(本例では誘導素子68)を介して接地される方が、周波数への依存を低減させたインピーダンスで実現することができる。
その結果として、段間の段間整合回路Mmを1つにした場合に、複数種類の周波数帯域FBに適合させる際の性能余裕が広くなるので、第1〜第3実施形態において段間に介在させていた、周波数帯域FB1用の段間整合回路Mm_1と周波数帯域FB2用の段間整合回路Mm_2とを1つの段間整合回路Mmに共通化することが容易になる。それに伴い、経路選択用スイッチ回路SW2,SW3やそれに付随する直流電圧切断用のコンデンサ46,123,125,135,133,135,64を取り除くこともできる。全体として、大幅な部品点数の削減が可能となり、送信電力増幅回路1の規模を縮小化し、サイズとコストのスリム化を図ることができる。
また、インピーダンス素子の一例として用いた誘導素子68は、基本的には、たとえばワイヤーボンディングやリボンボンディングなどで形成することができるので、特に、ガリウム砒素基板上にモノリシックに形成されるスパイラルインダクタや外部部品で構成する必要がないので、誘導素子68をモノリシックICの外部に配置することができる。この場合、前述のように、接続端子69を介して、誘導素子68を、増幅用FET62のソースに接続するようにする。
誘導素子68を2段目の増幅用FET62のソース側に設けるに当たって、モノリシックICで主要部(本例では電力増幅アンプAMP と経路選択用スイッチ回路SW)が構成された送信電力増幅回路1のチップサイズを拡大する必要がない。
なお、増幅用FETのソース側に負帰還用のインピーダンス素子を追加して、電力増幅アンプAMP の増幅率を低下させる仕組みは、1段目の増幅用FET42についても適用し得るものである。たとえば、増幅用FET42のソース接地部もワイヤーボンディングなどで形成することが考えられる。
しかしながら、前述のように、送信電力増幅回路1全体として、ある所望の出力電力を得るために必要な増幅率A0を確保するには、増幅用FETのソース側に負帰還用のインピーダンス素子を追加して、電力増幅アンプAMP の増幅率を低下させる仕組みは、後段側の電力増幅アンプAMP (本例では2段目の増幅用FET62)に適用するのが好ましく、前段側の電力増幅アンプAMP (本例では1段目の増幅用FET42)に関しては、そのソース側の処理対象の周波数帯域FBにおける抵抗成分をできるだけ小さくしておくのがよい。
1段目の増幅用FET42のソース側の抵抗成分をできるだけ小さくするには、たとえば、増幅用FET42のソース接地部にビアホール(Via Hole)を用いて基準電位Vssに接続するようにすることで、できるだけ、インピーダンス素子(抵抗素子や誘導素子)の成分を形成させないようにすることが望ましい。
<第5実施形態>
図10は、送信電力増幅回路1の具体的な構成例の第5実施形態を示す回路図である。第5実施形態の送信電力増幅回路1は、第4実施形態の構成をさらに発展させ、入力側および出力側の各整合回路Mに関しても、複数種類の周波数帯域FBに適合させた1系統の入力段整合回路Mi、出力段整合回路Moを設けるようにすることで、図1(B)に示した第1の基本構成例(基本1_2)の構成を採用するようにした点に特徴を有する。
つまり、前述の第4実施形態の構成における、周波数帯域FB1側の入力段整合回路Mi_1と周波数帯域FB2側の入力段整合回路Mi_2を共通化し、かつ、周波数帯域FB1側の出力段整合回路Mo_1と周波数帯域FB2側の出力段整合回路Mo_2も共通化し、さらに、第1の経路選択用スイッチ回路SW1と第4の経路選択用スイッチ回路SW4を省いたものである。
たとえば、図10に示すように、複数種類の周波数帯域FBに対して1つの入力段整合回路Miを用いるので、入力端子2も複数種類の周波数帯域FBに対して1つにする。同様に、複数種類の周波数帯域FBに対して1つの出力段整合回路Moを用いるので、出力端子9も複数種類の周波数帯域FBに対して1つにする。
また、第1の経路選択用スイッチ回路SW1と第4の経路選択用スイッチ回路SW4を省くので、それぞれに対応するアイソレーション増加回路210,211,240,241や、経路選択用スイッチ回路SW1の入力側に設けていた直流電圧切断用のコンデンサ113,115と、経路選択用スイッチ回路SW4の出力側に設けていた直流電圧切断用のコンデンサ143,145を取り外す。
また、入力段整合回路Miそのものは、直流カット機能を持つ容量素子Cを有しているので、1段目の増幅用FET42の入力側に設けられた直流電圧切断用のコンデンサ44を取り外して、1段目の増幅用FET42のゲートに直接に入力段整合回路Miの出力側を接続している。
また、出力段整合回路Moそのものは、直流カット機能を持つ容量素子Cを有しているので、2段目の増幅用FET62の出力側に設けられた直流電圧切断用のコンデンサ66を取り外して、2段目の増幅用FET62のドレインに直接に出力段整合回路Moの入力側を接続している。
<第5実施形態の動作>
ここで、第4実施形態(第1〜第3実施形態にも適用可能)の構成において、信号入力側については、以下のことが言える。すなわち、周波数帯域FB別の入力段整合回路Miは、1段目の増幅用FET42が所望の特性で増幅し出力を得るために要求するインピーダンスを、入力負荷インピーダンスを入力段整合回路Miで変換して得たときに、周波数帯域FB1および周波数帯域FB2が比較的狭帯域である場合において、1つの入力段整合回路Miのみで広帯域化して実現することができる。
つまり、入力側の入力段整合回路Miを1つにした場合に、複数種類の周波数帯域FB(本例では周波数帯域FB1および周波数帯域FB2)が比較的狭帯域である場合には、その複数種類の周波数帯域FBに適合させる際の性能余裕が広くなるので、第4(第11〜第3にも適用可能)実施形態において、信号入力側に介在させていた、周波数帯域FB1用の入力段整合回路Mi_1と周波数帯域FB2用の入力段整合回路Mi_2とを1つの入力段整合回路Miに共通化することが容易になるのである。
入力段整合回路Miを1系統としたことで、複数種類の周波数帯域FB(周波数帯域FB1および周波数帯域FB2)は、何れの周波数帯域FBの信号においても1つの入力端子2より供給され、1つの整合回路3(入力段整合回路Mi)によって広帯域に入力負荷インピーダンスを所望のインピーダンスに変換させた経路を経て、1段目の増幅用FET42に供給される。
ただし、このような仕組みは、増幅用FET42が所望の特性で増幅し出力を得るのに、入力段整合回路Miが大きく影響しないことが考慮される。
このように、処理対象となる複数種類の周波数帯域FBが比較的狭帯域である場合には、その複数種類の周波数帯域FBに適合する入力側の整合回路M(入力段整合回路Mi)を共通化することが容易になり、1つの入力段整合回路Miを1段目の増幅用FET42の信号入力側に配置することができる。それに伴い、第1の経路選択用スイッチ回路SW1やそれに付随する直流電圧切断用コンデンサ44,113,115を取り除くこともできる。全体として、一層の大幅な部品点数の削減が可能となり、送信電力増幅回路1の規模を縮小化し、サイズとコストのスリム化を図ることができる。
また、信号出力側においても同様のことが言える。すなわち、第4実施形態(第1〜第3実施形態にも適用可能)の構成において使用していた周波数帯域FB別の出力段整合回路Moは、2段目の増幅用FET62が所望の特性で増幅し出力を得るために要求するインピーダンスを、出力負荷インピーダンスを出力段整合回路Moで変換して得たときに、周波数帯域FB1および周波数帯域FB2が比較的狭帯域である場合において、1つの出力段整合回路Moのみで広帯域化して実現することができる。
つまり、出力側の出力段整合回路Moを1つにした場合に、複数種類の周波数帯域FB(本例では周波数帯域FB1および周波数帯域FB2)が比較的狭帯域である場合には、その複数種類の周波数帯域FBに適合させる際の性能余裕が広くなるので、第4(第11〜第3にも適用可能)実施形態において、信号出力側に介在させていた、周波数帯域FB1用の出力段整合回路Mo_1と周波数帯域FB2用の出力段整合回路Mo_2とを1つの出力段整合回路Moに共通化することが容易になるのである。
出力段整合回路Moを1系統としたことで、1段目の増幅用FET42と2段目の増幅用FET62とによって必要とされる増幅率A0で増幅された複数種類の周波数帯域FB(周波数帯域FB1および周波数帯域FB2)は、何れの周波数帯域FBの信号においても1つの整合回路7(出力段整合回路Mo)によって広帯域に出力負荷インピーダンスを所望のインピーダンスに変換させた経路を経て、1つの出力端子9より出力される。
ただし、このような仕組みは、出力段整合回路Moを、比較的大規模で形成することでの、誘導素子(インダクタ)Lと容量素子(キャパシタ)の共振を利用したインピーダンスの広帯域化が考慮される。
このように、処理対象となる複数種類の周波数帯域FBが比較的狭帯域である場合には、その複数種類の周波数帯域FBに適合する出力側の整合回路M(出力段整合回路Mo)を共通化することが容易になり、1つの出力段整合回路Moを2段目の増幅用FET62の信号出力側に配置することができる。それに伴い、第4の経路選択用スイッチ回路SW4やそれに付随する直流電圧切断用コンデンサ66,143,145を取り除くこともできる。全体として、一層の大幅な部品点数の削減が可能となり、送信電力増幅回路1の規模を縮小化し、サイズとコストのスリム化を図ることができる。
なお、図10に示した第5実施形態の構成では、入力段整合回路Miおよび出力段整合回路Moのそれぞれを複数種類の周波数帯域FBに適合する1つの整合回路Mを用いることで、共通化するようにしていたが、何れか一方については、周波数帯域FBの別に設けるようにしてもよい。送信電力増幅回路1全体としてのサイズと特性のバランスを考慮して、入力側や出力側の各整合回路Mを、複数種類の周波数帯域FBに対して共通化するのか、それとも独立にするのかを、決めればよいのである。
<第6実施形態>
図11は、送信電力増幅回路1の具体的な構成例の第6実施形態を示す回路図である。第6実施形態の送信電力増幅回路1は、増幅回路を構成する増幅用FETのソース側に負帰還用のインピーダンス素子を追加して増幅率を低下させるとともに、段間の整合回路Mには、複数種類の周波数帯域FBに適合させた1系統の段間整合回路Mmを設けるようにした第4実施形態の構成をベースとして、信号入力側と信号出力側に関しては経路選択用スイッチ回路SWおよび整合回路Mの配置順序を逆にして、図4(B)に示した第4の基本構成例(基本4_2)の構成を採用している点に特徴を有する。
すなわち、1段目の増幅用FET42 の入力側の経路選択用スイッチ回路SW1を入力段整合回路Miの信号入力側とし、2段目の増幅用FET62 の出力側の経路選択用スイッチ回路SW4を出力段整合回路Moの信号出力側としている。
具体的には、図11に示すように、先ず、信号入力側に関しては、ソース接地とされた1段目の増幅用FET42は、そのゲートが複数種類の周波数帯域FB(本例では周波数帯域FB1,FB2)に適合した1つの整合回路3(入力段整合回路Mi)の出力に接続されている。
整合回路3の入力は、直流電圧切断用のコンデンサ44を介して経路選択用スイッチ回路SW1の各第1のスイッチ用FET112,114のドレインに共通に接続されている。
経路選択用スイッチ回路SW1において、一方の第1のスイッチ用FET112のソースは、直流電圧切断用のコンデンサ113を介して一方の入力端子2_1に接続され、周波数帯域FB1の高周波信号が入力されるようになっている。また、他方の第1のスイッチ用FET114のソースは、直流電圧切断用のコンデンサ115を介して他方の入力端子2_2に接続され、周波数帯域FB2の高周波信号が入力されるようになっている。
また、第2〜第4実施形態と同様に、各第1のスイッチ用FET112,114のソースには、第1のアイソレーション増加回路210,211が接続されている。
また、信号出力側に関しては、誘導素子68を介してのソース接地とされた2段目の増幅用FET62は、そのドレインが複数種類の周波数帯域FB(本例では周波数帯域FB1,FB2)に適合した1つの整合回路7(出力段整合回路Mo)の入力に接続されている。
整合回路7の出力は、直流電圧切断用のコンデンサ66を介して経路選択用スイッチ回路SW4の各第4のスイッチ用FET142,144のドレインに共通に接続されている。
経路選択用スイッチ回路SW4において、一方の第4のスイッチ用FET142のソースは、直流電圧切断用のコンデンサ143を介して一方の出力端子9_1に接続され、周波数帯域FB1の高周波信号が出力されるようになっている。また、他方の第4のスイッチ用FET144のソースは、直流電圧切断用のコンデンサ145を介して他方の出力端子9_2に接続され、周波数帯域FB2の高周波信号が出力されるようになっている。
また、第2〜第4実施形態と同様に、各第4のスイッチ用FET142,144のソースには、第4のアイソレーション増加回路240,241が接続されている。
また、各経路選択用スイッチ回路SW1,SW4において、周波数帯域FB1側に機能する一方の各スイッチ用FET112,142のゲートは、共通に、第1の制御端子8_1に接続されており、図示を割愛した移動体通信端末装置に設けられた制御回路からの切替制御信号Ctl1が供給されるようになっている。また、周波数帯域FB2側に機能する他方の各スイッチ用FET114,144のゲートは、共通に、第2の制御端子8_2に接続されており、図示を割愛した移動体通信端末装置に設けられた制御回路からの切替制御信号Ctl2が供給されるようになっている。
なお、図示した例では、アイソレーション増加回路210,240を具備した第2あるいは第3実施形態に対する変形例としも示しているが、アイソレーション増加回路210,240を具備しない第1実施形態に対する変形例としても適用できる。
<第6実施形態の動作>
このような構成の第6実施形態の送信電力増幅回路1は、入力される複数種類(本例では2種類)の周波数帯域FBの何れか1つの高周波信号が対応する入力端子2(本例では2_1,2_2)に入力されたとき、経路選択用スイッチ回路SW1,SW4にて、双方の周波数帯域FB1,FB2に適合させた入力段整合回路Miおよび出力段整合回路Moに入力した上で、1段目の増幅用FET42と2段目の増幅用FET62において入力信号を多段的に増幅し、出力信号を出力するようになっている。
具体的には、入力端子2_1に周波数帯域FB1の高周波信号が入力したときは、第1の制御端子8_1には、たとえば2.6Vの切替制御信号Ctl1が供給され、第2の制御端子8_2には、たとえば0Vの切替制御信号Ctl2が供給される。
これにより、各経路選択用スイッチ回路SW1,SW4の周波数帯域FB1側に機能する各スイッチ用FET112,142のゲートに2.6Vの切替制御信号Ctl1が供給されるようになり、これらの各FETがオン動作する(動作可能状態となる)一方で、各経路選択用スイッチ回路SW1,SW4の周波数帯域FB2側に機能する各スイッチ用FET114,144のゲートに0Vの切替制御信号Ctl2が供給されるようになり、これらの各FETがオフ動作する(動作停止状態となる)。
このため、入力端子2_1を介して供給された周波数帯域FB1の高周波信号が、入力段整合回路Miを経て1段目の増幅用FET42により増幅され、さらに段間整合回路Mmを介して2段目の増幅用FET62に入力されることで増幅用FET62により増幅され、さらに、出力段整合回路Moを経由して、出力端子9_1より周波数帯域FB1の出力信号として出力される。
これに対して、入力端子2_2に周波数帯域FB2の高周波信号が入力したときは、第1の制御端子8_1には、たとえば0Vの切替制御信号Ctl1が供給され、第2の制御端子8_2には、たとえば2.6Vの切替制御信号Ctl2が供給される。
これにより、各経路選択用スイッチ回路SW1,SW4の周波数帯域FB1側に機能する各スイッチ用FET112,142のゲートに0Vの切替制御信号Ctl1が供給されるようになり、これらの各FETがオフ動作する(動作停止状態となる)一方で、各経路選択用スイッチ回路SW1,SW4の周波数帯域FB2側に機能する各スイッチ用FET114,144のゲートに2.6Vの切替制御信号Ctl2が供給されるようになり、これらの各FETがオン動作する(動作可能状態となる)。
このため、入力端子2_2を介して供給された周波数帯域FB2の高周波信号が、入力段整合回路Miを経て1段目の増幅用FET42により増幅され、さらに段間整合回路Mmを介して2段目の増幅用FET62に入力されることで増幅用FET62により増幅され、さらに、出力段整合回路Moを経由して、出力端子9_2より周波数帯域FB2の出力信号として出力される。
このように、複数種類の周波数帯域FB(本例ではFB1,FB2の2種類)の信号に対して、1段目の増幅用FET42と2段目の増幅用FET62を共通化して多段的に増幅させ、一方、入力側、段間、および出力側のそれぞれに、複数種類の周波数帯域FBに適合させた1つの整合回路Mを設け、経路選択用スイッチ回路SWを用いて所望の経路を選択することにより、増幅用FET(本例では増幅用FET42,62)を1経路だけにしても各周波数帯域FBにて特性が得られるように送信電力増幅回路1を動作させることができる。
これにより、第1実施形態と同様に、移動体通信端末装置が各周波数帯域FBに対して擁する各経路(信号入力側および信号出力側の双方)を保持したまま、送信電力増幅回路1に接続することができ、移動体通信端末装置上に設けなくてはならない経路集約のための信号入力側および信号出力側の各スイッチを送信電力増幅回路1内に取り込むことができる。すなわち、移動体通信端末装置における送信システム領域の拡大とコストの増加を回避することができる。
また、特に、入力段整合回路Miおよび出力段整合回路Moのそれぞれを周波数帯域FBの別に設けるのではなく、1つの入力段整合回路Miや出力段整合回路Moのみで複数種類の周波数帯域FBに適合させるようにしているので、電力増幅アンプAMP だけでなく入力段整合回路Miおよび出力段整合回路Moのそれぞれも1系統のみとなるので、回路規模を小さくできる利点がある。
また、図示した構成では、第2〜第4実施形態と同様に、アイソレーション増加回路210,211,240,241を設けているので、処理対象の周波数帯域FB以外については、アイソレーション増加回路210,211,240,241が起動することにより、そのアイソレーション増加回路210,211,240,241に接続されている経路選択用スイッチ回路SW1,SW2を構成するアイソレーション増加回路用FET212,214,242,244のアイソレーションをより高めることができ、処理対象の周波数帯域FBがそれ以外の周波数帯域FBの経路に回りこむ不都合を強力に防止して、より効率的な増幅動作を行なうことができる。
なお、本例では、各経路選択用スイッチ回路SW1,SW4をなす周波数帯域FB1の系統の各スイッチ用FET112,142の各ゲート、もしくは周波数帯域FB2の系統の各スイッチ用FET114,144の各ゲートに印加する電圧(切替制御信号Ctl1,Ctl2)を0Vとすることにより、各周波数帯域FBの系統のスイッチ用FETを連動して動作停止状態として、複数種類の周波数帯域FBに対する送信電力増幅回路1の動作を、何れか1つの周波数帯域FBのみを通過させるように制御を実現していたが、複数種類の周波数帯域FBの内の必要な1つの周波数帯域FBのみを通過させて、それ以外の周波数帯域FBについては動作停止状態に制御することができるものである限り、その他の仕組みを採用することもできる。この点は、第1実施形態で説明したことと同様である。
1…送信電力増幅回路、SW1,SW2,SW3,SW4…経路選択用スイッチ回路、112,114,122,124,132,134,142,144…スイッチ用FET、210,211,220,221,230,231,240,241…アイソレーション増加回路、236,237…終端抵抗、300A…JP−HEMT、301…GaAs基板、302…バッファ層、304…電子供給層、306…スペーサ層、308…電子走行層、310…スペーサ層、312…電子供給層、314…拡散層、316…p+型埋込みゲート、318…ゲート電極、322…オーミック接続層、324…ソース電極、326…ドレイン電極、4,6…増幅回路、42,62…増幅用FET、68…誘導素子、3,Mi…入力段整合回路、5,Mm…段間整合回路Mm、7,Mo…出力段整合回路