JP4838060B2 - Analog waveform generator - Google Patents
Analog waveform generator Download PDFInfo
- Publication number
- JP4838060B2 JP4838060B2 JP2006173758A JP2006173758A JP4838060B2 JP 4838060 B2 JP4838060 B2 JP 4838060B2 JP 2006173758 A JP2006173758 A JP 2006173758A JP 2006173758 A JP2006173758 A JP 2006173758A JP 4838060 B2 JP4838060 B2 JP 4838060B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- waveform
- data
- address counter
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Description
本発明は、任意のアナログ波形信号を発生するアナログ波形発生装置に関し、特に、デジタル・ダイレクト・シンセサイザ(DDS)により時間軸上の波形変化を自由に変化させるアナログ波形発生装置に関する。
The present invention relates to an analog waveform generator that generates an arbitrary analog waveform signal, and more particularly, to an analog waveform generator that freely changes a waveform change on a time axis by a digital direct synthesizer (DDS).
従来、デジタル・ダイレクト・シンセサイザ(DDS)を使用したアナログ波形発生装置としては図7に示すものが知られている。 Conventionally, an analog waveform generator using a digital direct synthesizer (DDS) as shown in FIG. 7 is known.
図7において、回路ボード100にアナログ波形発生装置として、諸元メモリとして知られた制御メモリ102、クロック発生部104、アドレスカウンタ106、波形メモリ108、フリップフロップFFを用いたラッチ110、インバータ112及びDA変換器114を設けている。
In FIG. 7, a
制御メモリ102と波形メモリ108はバス116を介して外部のCPU118と接続される。CPU118は、波形の種別を示す波形IDに対応した波形データを波形メモリ108に格納し、また制御メモリ102に波形IDに対応したアドレスカウンタ106の最大アドレスを決める波形データ数Nとクロック発生部104で発生するクロック周期ΔTを決めるクロック周期設定データを予め格納している。
The
任意のアナログ波形を発生する際には、CPU118が制御メモリ102及び波形メモリ108に波形IDを通知して起動させる。CPU118から波形IDの指定による起動指示を受けた制御メモリ102は、クロック発生部104に波形IDに対応するクロック周期設定データをクロック発生部104に出力し、クロック周期設定データで決まる周期のクロックを基準クロックから生成して出力する。
When generating an arbitrary analog waveform, the
また制御メモリ102はアドレスカウンタ106に最大データ数Nを出力して最大アドレスANを設定し、クロック発生部104からのクロックを入力して積算することで、最大アドレスANの範囲でクロックに同期してアドレスを発生する。
Further, the
波形メモリ108はCPU118から指示された波形IDに対応した波形データの読出しモードを生成し、アドレスカウンタ106から出力されるアドレスに対応した波形データを順次読み出す。波形メモリ108から読み出された波形データはラッチ110に入力され、アドレスカウンタ106の動作クロックと同位相のクロックによりサンプルラッチされてDA変換器にラッチ波形データとして出力される。
The
DA変換器114にはインバータ112で反転されたアドレスカウンタ106の動作クロックとは逆位相のクロックが入力され、この逆位相クロックに同期して波形データをアナログ信号に変換して出力する。
The
ここでクロック発生部104が一般にデジタル・ダイレクト・シンセサイザ(DDS)と呼ばれている。
Here, the
このようなデジタル・ダイレクト・シンセサイザ(DDS)を備えたアナログ波形発生装置にあっては、クロック発生部104で発生するクロックの周期をクロック周期設定データにより変えることで、時間軸上の傾きを必要に応じて自由に変化させた波形を発生することができる。
In an analog waveform generator equipped with such a digital direct synthesizer (DDS), the inclination on the time axis is required by changing the clock cycle generated by the
図8は時間変化に対し直線的に増加する波形を発生させた場合であり、図8(A)はクロック周期ΔTの場合であり、これを2倍のクロック周期2ΔTに変化させると、図8(B)のように、時間軸上の傾きを半分にすることができる。
しかしながら、このような従来のデジタル・ダイレクト・シンセサイザ(DDS)を用いたアナログ波形発生装置にあっては、クロック周期を無制限に変えることができるというものではなく、クロック発生部104、アドレスカウンタ106、波形メモリ108、フリップフロップFFを用いたラッチ110、インバータ112及びDA変換器114が同期系の回路構成をとるため、各回路部に固有の遅延量や回路部間の伝播遅延を含む固有遅延τd以下のクロック周期では動作できないという問題がある。
However, in such an analog waveform generator using a conventional digital direct synthesizer (DDS), the clock cycle cannot be changed without limitation, and the
この固有遅延τdは、アドレスカウンタ106の応答延時間にアドレスカウンタ106から波形メモリ108までの伝播遅延時間を加えた遅延時間をT1、波形メモリ108の応答時間をT2、波形メモリ108からラッチ110までの伝播遅延時間をT3とすると、
固有遅延時間τdは
τd=T1+T2+T3
となる。
This intrinsic delay τd is a delay time obtained by adding a propagation delay time from the
The intrinsic delay time τd is τd = T1 + T2 + T3
It becomes.
図9はクロック周期ΔTが固有遅延τdより十分長く遅い場合の各部のタイムチャートであり、図9(A)はクロック、図9(B)は波形メモリアドレス、図9(C)は波形メモリ出力、図9(D)はラッチ入力、図9(E)はDA変換器入力である。 FIG. 9 is a time chart of each part when the clock period ΔT is sufficiently longer than the intrinsic delay τd, FIG. 9A is the clock, FIG. 9B is the waveform memory address, and FIG. 9C is the waveform memory output. 9D is a latch input, and FIG. 9E is a DA converter input.
図9(A)のクロック発生部104から出力されるクロックの時刻t1の立ち上がりに同期してアドレスカウンタ106が動作し、遅延時間T1後に図9(B)のアドレスA1が発生し、伝播時間T2を経て波形メモリ108に到達して図9(C)の波形データD1が読み出され、伝播時間T3後に図9(D)のようにラッチ110に入力し、時刻t2で固有遅延時間τdが経過した後時刻t3のクロックの立ち上がりでラッチされ、図9(E)のように波形データD1はDA変換器114に入力される。
The
この時刻t3のクロック立ち上がりタイミングにあっては、波形メモリ108から読み出された波形データD1は確定しており、正しい波形データD1をサンプルしてラッチでき、このように固有遅延時間τdに対し充分に遅いクロック周期では問題なく動作する。
At the clock rising timing at time t3, the waveform data D1 read from the
図10はクロック周期ΔTが固有遅延τdより短く早い場合の各部のタイムチャートである。図10(A)のクロック発生部104から出力されるクロックの時刻t1の立ち上がりに同期してアドレスカウンタ106が動作し、遅延時間T1後に図10(B)のアドレスA1が発生し、伝播時間T2を経て波形メモリ108に到達して図10(C)の波形データD1が読み出され、伝播時間T3を経て図10(D)のようにラッチ110に入力する。
FIG. 10 is a time chart of each part when the clock period ΔT is shorter and faster than the intrinsic delay τd. The
しかしながら、クロック周期が短いため、波形メモリ108から読み出されたデータD1がラッチ110に伝播している途中の時刻t2でクロックが立ち上がってデータD1をラッチするが、データの不定部分をサンプリングしてラッチしてしまうため、正常に動作することができない。
However, since the clock cycle is short, the clock rises and latches the data D1 at time t2 while the data D1 read from the
この問題を解決するためには、時刻t1のクロック位相に対し180°遅れたアドレスカウンタ106の動作クロックに対し逆位相となるクロックの時刻t3に同期してラッチ110のサンプリング動作を行えば、波形データが確定した状態でサンプリングでき、正常に動作する。しかし、この逆位相のクロックによるサンプリングでは、図9のようにクロック周期が固有遅延時間τdより長く遅くなった場合に正常に動作できなくなる問題がある。
In order to solve this problem, if the sampling operation of the
本発明は、固有遅延時間に対しクロック周期が短くなっても長くなっても正常に波形発生動作を可能にして生成波形を広帯域化するアナログ波形発生装置を提供することを目的とする。
An object of the present invention is to provide an analog waveform generation device that enables a waveform generation operation to be performed normally regardless of whether the clock cycle is shortened or lengthened with respect to the inherent delay time, and widens the generated waveform.
本発明は、デジタル・ダイレクト・シンセサイザ(DDS)を備えたアナログ波形発生装置を提供する。 The present invention provides an analog waveform generator having a digital direct synthesizer (DDS).
即ち本発明は、
クロック周期設定値に対応した周期のクロックを基準クロックに基づいて出力するクロック発生部と、
設定された最大アドレスまでの範囲で前記クロック発生部から出力されたクロックを積算してアドレスを発生するアドレスカウンタと、
最大アドレス数分の波形データを記憶し、アドレスカウンタにより発生したアドレスに対応する波形データを読み出す波形メモリと、
波形メモリから読み出された波形データをクロックに同期してアナログ信号に変換するDA変換部と、
で構成されるアナログ波形発生装置に於いて、
クロック発生部のクロック周期設定値を所定の判定値と比較し、クロック周期設定値が判定値より大きい場合は第1判定信号を出力し、クロック設定周期が判定値以下の場合は第2判定信号を出力するクロック周期判定部と、
クロック周期判定部から第1判定信号が出力された場合、波形メモリから読み出された波形データをアドレスカウンタの動作クロックと同位相のクロックでサンプリングしてDA部に出力し、第2判定信号が出力された場合は、波形メモリから読み出された波形データをアドレスカウンタの動作クロックと逆位相のクロックでサンプリングしてDA変換部に出力するサンプルセレクト部と、
を設けたことを特徴とする。
That is, the present invention
A clock generator for outputting a clock having a period corresponding to the clock period setting value based on the reference clock;
An address counter that generates an address by accumulating the clocks output from the clock generator in a range up to a set maximum address;
Waveform memory for storing the waveform data for the maximum number of addresses and reading the waveform data corresponding to the address generated by the address counter;
A DA converter that converts the waveform data read from the waveform memory into an analog signal in synchronization with the clock;
In an analog waveform generator composed of
The clock cycle setting value of the clock generator is compared with a predetermined determination value, and if the clock cycle setting value is larger than the determination value, a first determination signal is output, and if the clock setting cycle is less than the determination value, the second determination signal is output. A clock cycle determination unit that outputs
When the first determination signal is output from the clock cycle determination unit, the waveform data read from the waveform memory is sampled with a clock having the same phase as the operation clock of the address counter and output to the DA unit, and the second determination signal is A sample select unit that samples the waveform data read from the waveform memory with a clock having a phase opposite to the operation clock of the address counter and outputs the sampled data to the DA converter;
Is provided.
ここで、クロック周期判定値に設定する判定値は、アドレスカウンタの応答時間、アドレスカウンタから波形メモリまでの伝播遅延時間、波形メモリの応答時間及び波形メモリからサンプリングセレクト部までの伝播遅延時間を合計した固有遅延時間とする。 Here, the judgment value set as the clock period judgment value is the sum of the response time of the address counter, the propagation delay time from the address counter to the waveform memory, the response time of the waveform memory, and the propagation delay time from the waveform memory to the sampling select section. The inherent delay time.
クロック発生部のクロック周期設定値はクロック周波数であり、クロック周期判定部は、固有遅延時間の逆数の周波数を判定値としてクロック周波数と比較する。 The clock cycle setting value of the clock generation unit is the clock frequency, and the clock cycle determination unit compares the frequency of the reciprocal of the inherent delay time with the clock frequency as a determination value.
サンプルセレクタ部は、
アドレスカウンタの動作クロックと同位相の第1クロックを入力して立ち上がりタイミングで波形メモリから読み出された波形データをラッチし、同位相サンプルデータとして出力する第1ラッチと、
インバータで反転された前記アドレスカウンタの動作クロックと逆位相の第2クロックを入力して立ち上がりタイミングで前記波形メモリから読み出された波形データをラッチし、逆位相サンプルデータとして出力する第2ラッチと、
第1ラッチの同位相サンプルデータ、第2ラッチの逆位相サンプルデータ、アドレスカウンタの動作クロックと同位相の同位相クロック、及びインタバータで反転されたアドレスカウンタの動作クロックと逆位相の逆位相クロックを入力し、クロック周期判定部から第1判定信号が出力された場合は同位相サンプルデータと逆位相クロックを選択してDA変換部に出力し、クロック周期判定部から第2判定信号が出力された場合は逆位相サンプルデータと同位相クロックを選択してDA変換部に出力するセレクタと、
を備える。
The sample selector part
A first latch that inputs a first clock having the same phase as the operation clock of the address counter, latches waveform data read from the waveform memory at the rising timing, and outputs the latched waveform data as in-phase sample data;
A second latch that inputs a second clock having a phase opposite to the operation clock of the address counter inverted by the inverter, latches the waveform data read from the waveform memory at the rising timing, and outputs the latched data as the anti-phase sample data; ,
In-phase sample data of the first latch, anti-phase sample data of the second latch, in-phase clock in phase with the operation clock of the address counter, and anti-phase clock in phase opposite to the operation clock of the address counter inverted by the inverter When the first determination signal is output from the clock cycle determination unit, the in-phase sample data and the anti-phase clock are selected and output to the DA conversion unit, and the second determination signal is output from the clock cycle determination unit In this case, a selector that selects the same phase clock as the antiphase sample data and outputs the same phase clock to the DA converter,
Is provided.
本発明のアナログ波形発生装置は、更に、外部のCPUにバス接続された制御メモリを有し、CPUのバスには波形メモリ及びクロック周期判定部が接続され、
CPUは波形識別子に対応して波形メモリには波形データを格納すると共にアドレスカウンタに最大アドレスを決める波形データ数とクロック周期設定値を格納し、
CPUは任意のアナログ波形の発生要求を受けた際に、要求波形の波形識別子を波形メモリに出力して対応する波形データの読出状態を生成すると共に、要求波形の波形識別子を制御メモリに出力してアドレスカウンタに対応する最大アドレスを設定し、且つクロック発生部に対応するクロック周期設定値を設定して波形発生を開始させる。
The analog waveform generator of the present invention further includes a control memory connected to an external CPU by a bus, and a waveform memory and a clock cycle determination unit are connected to the CPU bus.
The CPU stores the waveform data in the waveform memory corresponding to the waveform identifier, and stores the number of waveform data and the clock cycle setting value for determining the maximum address in the address counter,
When the CPU receives a request to generate an arbitrary analog waveform, it outputs the waveform identifier of the requested waveform to the waveform memory to generate the corresponding waveform data read state, and outputs the waveform identifier of the requested waveform to the control memory. The maximum address corresponding to the address counter is set, and the clock cycle setting value corresponding to the clock generation unit is set to start waveform generation.
本発明によれば、クロック周期がアナロク波形発生装置を構成する回路部の応答時間や回路部間の伝播遅延時間で決まる固有遅延時間に対しクロック周期が短いか長いかを判定し、これに応じてアドレスカウンタの動作クロックに対し波形データをサンプリングするクロックの位相を同位相また逆位相に切替えて正常に動作させることができ、アナロク波形発生装置の固有遅延時間に制約されることなく、クロックを必要に応じて低速から高速の範囲で変化させて広帯域化した波形発生ができる。 According to the present invention, it is determined whether the clock cycle is short or long with respect to the intrinsic delay time determined by the response time of the circuit units constituting the analog waveform generator and the propagation delay time between the circuit units. The phase of the clock that samples the waveform data with respect to the operation clock of the address counter can be switched to the same phase or the opposite phase to operate normally, and the clock is not limited by the inherent delay time of the analog waveform generator. Waveforms with a wide band can be generated by changing from low speed to high speed as necessary.
またクロック周期を固有遅延時間以下に短くできることで、波形メモリの限界速度での読出しを可能とし、クロック速度が速くなることで、同じ波形発生時間で読み出すことのできる波形データのデータ数を増加させることができ、波形データの分解能が向上し、より微細な任意のアナログ波形を高精度に発生することができる。
In addition, the clock cycle can be shortened to less than the intrinsic delay time, enabling reading at the limit speed of the waveform memory, and increasing the clock speed increases the number of waveform data that can be read in the same waveform generation time. Thus, the resolution of the waveform data is improved, and a finer arbitrary analog waveform can be generated with high accuracy.
図1は本発明によるアナログ波形発生装置の実施形態を示した回路ブロック図である。図1において、本実施形態は回路ボード10にアナログ波形発生装置の各回路部を実装しており、アナログ波形発生装置は制御メモリ12、クロック発生部14、アドレスカウンタ16、波形メモリ18、サンプリングセレクト部20、DA変換器22及びクロック周期判定部24を備えている。
FIG. 1 is a circuit block diagram showing an embodiment of an analog waveform generator according to the present invention. 1, in this embodiment, each circuit unit of an analog waveform generator is mounted on a
回路ボード10上の制御メモリ12及び波形メモリ18はバス28に接続され、CPU26からアナログ波形成型に必要なデータが格納できるようにしている。CPU26は図2に示すアナログ波形発生に必要なCPU設定データ30を有し、これをバス28を介して回路ボート10上の制御メモリ12及び波形メモリ18に格納する。
The
CPU設定データ30は波形ID、波形データDi、波形データ数N及びクロック周期設定データFで構成されている。CPU26は図2のCPU設定データ30のうちの波形データDiを波形IDと共に波形メモリ18に予め格納する。同時にCPU設定データ30の波形データ数Nとクロック周期設定データFを制御メモリ12に格納する。
The CPU setting data 30 includes a waveform ID, waveform data Di, number N of waveform data, and clock cycle setting data
図2のCPU設定データ30は発生する波形の種別に応じて複数準備され、必要に応じて回路ボード側に格納される。ここで波形データDiは時間軸上で変化するアナログ波形をN個のデータに分割したデータであり、i=1〜NのアドレスA1〜ANにそれぞれの波形データD1〜Dnをメモリテーブルとしてもっており、これが波形メモリ18に格納される。
A plurality of CPU setting data 30 in FIG. 2 are prepared according to the type of waveform to be generated, and stored on the circuit board side as necessary. Here, the waveform data Di is data obtained by dividing an analog waveform that changes on the time axis into N pieces of data, and each waveform data D1 to Dn is stored as a memory table at addresses A 1 to A N where i = 1 to N. This is stored in the
再び図1を参照するに、クロック発生部14は制御メモリ12から設定されたクロック周期設定データFに対応するクロック周期のクロックCLK1を基準クロックCLK0に基づいて発生する。クロック発生部14から出力されたクロックCLK1はアドレスカウンタ16の動作クロックとなり、またサンプリングセレクト部20のサンプリングクロックとなる。制御メモリ12からクロック発生部14に設定するクロック周期設定データFは例えばクロックの周波数データである。
Referring again to FIG. 1, the
アドレスカウンタ16は制御メモリ12から設定された波形データ数Nを最大アドレスANとし、クロック発生部14からのクロックCLK1によるクロックカウント(積算)でアドレスAiを最大アドレスANの範囲、即ちアドレスA1〜ANを発生する。
波形メモリ18はCPU26から格納された波形データDiのメモリテーブルを波形生成開始時にCPU26から指定された波形IDにより選択して読み出し状態とし、続いてアドレスカウンタ16から出力されるアドレスAiに対応した波形データDiを読み出してサンプリングセレクト部20に出力する。
The
サンプリングセレクト部20は波形メモリ18から読み出された波形Diをクロック発生器14からのクロックCLK1に基づいてサンプリングし、サンプリングされた波形データDiをDA変換器22に出力し、同時にサンプリングセレクト部20から出力されるCLK2のタイミングでアナログ信号に変換して出力する。
The sampling
クロック周期判定部24は回路ボード10に実装されたアドレスカウンタ16、波形メモリ18、サンプリングセレクト部20及びDA変換器22の各回路部における応答時間及び各回路間の伝播遅延時間を合わせ固有遅延時間τdに対応した判定値Fthの設定をCPU26から受け、アナログ波形の発生動作の際に制御メモリ12からクロック発生部14に設定されるクロック周期設定データFと比較し、この比較結果に応じたセレクト信号Esをサンプリングセレクト部20に出力し、サンプリングセレクト部20に次のサンプリングセレクト動作を行うわせる。
The clock
(1)クロック周期設定データFが判定値Fthより大きい場合は、アドレスカウンタ16の動作クロックと同位相の同位相サンプリングクロックを使用して、そのとき波形メモリ18から読み出されている波形データDiをサンプリングする。
(2)クロック周期設定データFが判定値Fth以下の場合には、アドレスカウンタ16の動作クロックと逆位相の逆位相サンプリングクロックにより、そのとき波形メモリ18から出力されている波形データDiをサンプリングする。
(1) When the clock cycle setting data F is larger than the determination value Fth, the waveform data Di read out from the
(2) When the clock cycle setting data F is equal to or less than the determination value Fth, the waveform data Di output from the
図3は図1のクロック周期判定部24の詳細を示した回路ブロック図である。図3において、クロック周期判定部24には比較回路32が設けられ、比較回路32は入力端子Aにクロック周期設定データFを入力し、入力端子Bに判定値Fthを入力し、クロック周期設定データFが判定値Fthより大きければLレベルとなるセレクト信号Es(第1判定信号)を出力し、クロック周期設定データFが判定値Fth以下であればHレベルとなるセレクト信号Es(第2判定信号)を出力する。
FIG. 3 is a circuit block diagram showing details of the clock
ここでクロック周期判定部24に設定する判定値Fthは図1のアドレスカウンタ16からサンプリングセレクト部20に入力するまでの各回路部の応答時間と伝播遅延時間を合わせた固有遅延時間τdに基づいて決められる。
Here, the determination value Fth set in the clock
即ちアドレスカウンタが応答してからアドレスの波形メモリ18まで伝える伝播時間T1、波形メモリ18が波形データを読出す応答時間をT2、波形メモリ18からサンプリングセレクト20まで波形データが伝播するまでの時間をT3とすると、固有遅延τdは
τd=T1+T2+T3
で与えられる。
That is, the propagation time T1 transmitted from the address counter to the
Given in.
このような回路ボード10のアナロク波形発生装置における固有遅延時間τdは設計段階で設計データを使用して算出するか、あるいは回路ボード10を組み立てた状態で実測して求め、CPU26に図2のCPU設定データ30に示したようにセットする。
The intrinsic delay time τd in the analog waveform generator of the
例えば本実施形態について設計上計算または実測された伝播遅延時間τdがτd=20nsである場合、CPU26はクロック周期判定部24に対する判定値Fthとして固有遅延時間τdの逆数となる判定値Fthを設定する。即ち判定値Fthは
Fth=1/τd=1/20ns=50MHz
として求められ、判定値Fth=50MHzがクロック周期判定部24に設定される。
For example, when the propagation delay time τd calculated or actually measured for this embodiment is τd = 20 ns, the
The determination value Fth = 50 MHz is set in the clock
一方、制御メモリ12に経由してCPU26からクロック発生部14に設定されるクロック周期設定データFは、設定するクロック周期をΔTとすると、その逆数である
F=1/ΔT
となるクロック周波数として設定され、クロック周期判定部24で判定値Fthと比較される。
On the other hand, the clock cycle setting data F set from the
And is compared with the determination value Fth by the clock
もちろん本実施形態にあってはクロック周期設定データ及び判定値として周波数を使用しているが、周期であってもよい。 Of course, in this embodiment, the frequency is used as the clock cycle setting data and the determination value, but the cycle may be used.
図4は図1のサンプリングセレクト部20の詳細を示した回路ブロック図である。図4において、サンプリングセレクト部20はFFを用いた第1ラッチ34、同じくフリップフロップFFを用いた第2ラッチ35、4入力2出力のセレクタ36、インバータ38で構成される。
FIG. 4 is a circuit block diagram showing details of the sampling
第1ラッチ34は波形メモリ18から読み出された波形データDiとクロック発生部14から出力されたアドレスカウンタ16の動作クロックと同じクロックCLK1が入力される。ここでアドレスカウンタ16の動作クロックと同位相のクロックCLK1を同位相サンプルクロックと呼ぶ。
The
第1ラッチ34は同位相サンプルクロックCLK1の立ち上がりのタイミングで波形データDiをサンプリングしてラッチし、セレクタ36のC側の入力端子に出力する。この第1ラッチ34からセレクタ36に出力されるサンプルデータを同位相サンプルデータDsとする。
The
第2ラッチ35は波形メモリ18から読み出された波形データDiを入力すると共にインバータ38で反転した反転クロックCLK1を入力している。ここで反転クロックCLK1はアンダーラインを付して示している。第2ラッチ35はインバータ38からの反転クロックCLK1の立ち上がりのタイミングで波形データDiをサンプリングしてラッチし、サンプルデータDsをセレクタ36のD側に出力する。
The
インバータ38で反転した反転クロックCLK1はその立ち上がりがアドレスカウンタ16の動作クロックに対し180度位相の異なった逆位相にあることから逆位相サンプルクロックと呼ぶ。また第2ラッチ35から出力される逆位相サンプルクロックCLK1でサンプリングされる波形データにアンダーラインを付してを逆位相サンプルデータDsととする。
The inverted clock CLK1 inverted by the
更にセレクタ36のC側にはインバータ38で反転された逆位相サンプルクロックCLK1が入力され、D側には同位相サンプルクロックCLK1が入力されている。
Further, the reverse phase sample clock CLK1 inverted by the
セレクタ36は図3に示したクロック周期判定部24から出力されたセレクト信号EsがLレベルの場合(第1判定信号出力時)、C側の同位相サンプルデータDsと逆位相サンプルクロックCLK1を選択し、波形データDi及びクロックCLK2としてDA変換器22に出力する。
The
一方、セレクト信号EsがHレベルの場合(第2判定信号出力時)、D側の逆位相サンプルデータDsと同位相サンプルクロックCLK1を選択し、波形データDi及びクロックCLK2として次段のDA変換器22に出力する。 On the other hand, when the select signal Es is at the H level (when the second determination signal is output), the D-phase opposite phase sample data Ds and the same phase sample clock CLK1 are selected, and the DA converter at the next stage is selected as the waveform data Di and the clock CLK2. 22 to output.
次に図1の本実施形態におけるアナログ波形の発生動作を説明する。図5はクロック発生部14に設定するクロック周期設定データFがクロック周期判定部24に設定する判定値Fthより大きい場合、即ちクロック周期Δdが固有遅延時間τdより長い場合の波形発生動作のタイムチャートである。
Next, the operation of generating an analog waveform in this embodiment of FIG. 1 will be described. FIG. 5 is a time chart of the waveform generation operation when the clock cycle setting data F set in the
図5において、図5(A)はクロック発生部14から出力されるクロックCLK1、図5(B)はアドレスカウンタ16が出力する波形メモリアドレス、図5(C)は波形メモリ16から読み出される波形メモリ出力、図5(D)はサンプリングセレクト部20に設けた図4の第1ラッチ34、第2ラッチ35に対する波形データのラッチ入力、図5(E)はDA変換器22に対するサンプリングされた波形データのDA値入力を示している。
5A is a clock CLK1 output from the
まずアナログ信号波形の発生に先立ち、CPU26は図2のCPU設定データ30に示すように、波形IDに対応して波形データDi、波形データ数N、クロック周期設定データFに基づき、バス28を介して波形メモリ18に波形IDを識別子として波形データDiを格納し、同時に制御メモリ12に波形データ数Nとクロック周期設定データFを格納する。
Prior to the generation of the analog signal waveform, the
更にクロック周期判定部24に対し設計データから計算するか、あるいは実測で得られた回路ボード10のアナロク波形発生装置における固有遅延時間τdに基づく判定値Fthを格納する。
Further, a determination value Fth based on the inherent delay time τd in the analog waveform generation device of the
このような回路ボード10に対する必要なデータ格納が済んだ状態でCPU26が任意の波形IDを指定した波形発生要求を受けると、要求された波形IDを制御メモリ12及び波形メモリ18に通知し、波形発生動作を開始する。
When the
CPU26から波形IDの指定による発生要求を受けた制御メモリ12は、すでに格納されている波形IDに対応したクロック周期設定データFをクロック発生部14に設定し、同時にクロック周期判定部24に入力する。
The
またアドレスカウンタ16に対し波形データ数Nを出力して最大アドレスANを設定する。一方、波形メモリ18にあってはCPU26からの波形IDを指定した起動要求を受けて指定された波形IDに対応する波形データDiの読出し可能状態を作り出す。
Further, the number N of waveform data is output to the
クロック周期判定部24は制御メモリ12から出力されたクロック周期設定データFとCPU26に設定されている判定値Fthとを比較し、クロック周期設定データFが判定値Fthより大きい時、すなわちクロック周期ΔTが固有遅延時間τdより長い場合は、Lレベルとなるセレクト信号Es(第1判定信号)をサンプリングセレクト部20に出力する。
The clock
このLレベルとなるセレクト信号Esを受けたサンプリングセレクト部20は、図4に示すように、セレクタ36のC側に対する第1ラッチ34からの同位相サンプルデータDsとインバータ38で反転された逆位相サンプルクロックCLK1の選択状態を確立する。
Upon receipt of the L level select signal Es, the
このようなクロック周期設定データFが判定値Fthより大きい場合、即ちクロック周期ΔTが固有遅延時間τdより長い場合については、図5のタイムチャートに示す動作となる。 When the clock cycle setting data F is larger than the determination value Fth, that is, when the clock cycle ΔT is longer than the intrinsic delay time τd, the operation shown in the time chart of FIG. 5 is performed.
まず図5(A)のクロックCLK1における時刻t1の立ち上がりタイミングがアドレスカウンタ16のアドレスカウンタ動作タイミング40となり、また1周期遅れた同じタイミングがサンプリングセレクト部20におけるサンプリングタイミングとなり、両者は同位相のクロックによるタイミングとなる。
First, the rising timing of the time t1 in the clock CLK1 in FIG. 5A becomes the address counter operation timing 40 of the
時刻t1でクロックCLK1の立ち上がりに同期してアドレスカウンタ16が動作し、応答時間T1後に図5(B)の波形メモリアドレスA1を出力する。この波形メモリアドレスA1は伝播遅延時間T2を得て波形メモリ18に伝わり、図5(C)のように波形メモリ18からアドレスA1に対応した波形データD1が出力される。
At time t1, the
波形メモリ18から出力された波形データD1は伝播遅延時間T3後にサンプリングセレクト部20に入力する。即ち図4のサンプリングセレクト部20におけるセレクタ36によりセレクト状態にあるC側のラッチ34に入力する。
The waveform data D1 output from the
そして時刻t1からクロック周期ΔTを経た時刻t3でクロックCLK1がHレベルに立ち上がり、これがサンプルタイミングとなり、図4の第1ラッチ34でそのとき入力している波形データD1を同位相サンプルデータとしてサンプリングしてラッチし、C側のセレクタ状態にあるセレクタ36を介して波形データD1を次段のDA変換器22に出力する。
The clock CLK1 rises to the H level at the time t3 after the clock period ΔT from the time t1, and this becomes the sample timing, and the waveform data D1 input at that time is sampled as in-phase sample data by the
同時にセレクタ36からはC側に入力しているインバータ38で反転された逆位相サンプルクロックCLK1がクロックCLK2としてDA変換器22に出力され、図5(E)のようにDA変換器22に入力してアナログデータに変換され、クロック周期にわたり出力が行われる。
At the same time, the reverse phase sample clock CLK1 inverted by the
一方、図1のクロック周期判定部24において、クロック発生部14に設定したクロック周期設定データFが判定値Fth以下であった場合、すなわちクロック周期ΔTが固有遅延時間τdより短かった場合には、クロック周期判定部24はHレベルとなるセレクト信号Es(第2判定信号)をサンプリングセレクト部20に出力する。
On the other hand, in the clock
このHレベルとなるセレクト信号Esを受けた図4のサンプリングセレクト部20は、セレクタ36がD側に入力している第2ラッチ35からの逆位相サンプルデータDsと同位相サンプルクロックCLK1を選択する。
Upon receiving the select signal Es at H level, the sampling
このようにクロック周期ΔTが固有遅延時間τdより短い場合の動作は、図6のタイムチャートに示すようになる。図6(A)のクロックCLK1、すなわちアドレスカウンタ16の動作クロックにあっては、例えば時刻t1の立ち上がりがアドレスカウンタ動作タイミング40となる。
The operation when the clock period ΔT is shorter than the intrinsic delay time τd is as shown in the time chart of FIG. In the clock CLK1 of FIG. 6A, that is, the operation clock of the
これに対しサンプリングセレクト部20における図4のセレクタ36が選択しているD側のラッチ35に対するインバータ38で反転された逆位相サンプルクロックCLK1によるサンプルタイミングは、時刻t1のアドレスカウンタ動作タイミング40に対し180度位相のずれた逆位相のサンプルタイミング42となる。
On the other hand, the sampling timing by the antiphase sample clock CLK1 inverted by the
このため図6(A)の時刻t1のクロックCLK1の立ち上がりでアドレスカウンタ16が動作して応答時間T1後に、図6(B)の波形メモリアドレスA1を波形メモリ18に出力し、波形メモリ18から図6(C)のように波形データD1が伝播遅延時間T2を経て読み出され、続いて波形メモリ18から伝播遅延時間T3を経てサンプリングセレクト部20に図6(D)のように波形データDiが入力する。
Therefore after the response time
しかしながら、クロック周期ΔTが固有遅延時間τdより短いため、もし図5のようにアドレスカウンタ動作タイミング40とサンプルタイミング42が同位相であった場合には、伝播遅延時間T3の途中の不定状態でクロックCLK1が立ち上がって波形データをサンプリングすることになり、これでは不定データがサンプリングされるため正常に波形出力ができない。
However, since the clock period ΔT is shorter than the intrinsic delay time τd, if the address counter operation timing 40 and the
これに対し本実施形態にあっては、サンプルタイミング42としてアドレスカウンタ16のアドレスカウンタ動作タイミング40に対し180度位相のずれた逆位相の逆位相サンプルクロックCLK1を使用した第2ラッチ35による波形データのサンプリングを、クロック周期ΔTを経過した時刻t3のタイミングで行うため、この時点でサンプリングセレクト部20に入力するデータは不定状態を過ぎて確定した状態にあり、正しい波形データDiをサンプリングして図6(E)のようにDA変換器22に入力してアナログ信号に変換することができる。
On the other hand, in the present embodiment, the waveform data by the
尚、上記の実施形態は回路ボード10に実装回路として構成したアナログ波形装置を例にとるものであったが、回路ボード10の実装ではなく、単一のICとして構成してもよい。また回路ボード10上にICを実装して回路構成する以外に、CPU26のプログラム制御により制御メモリ12、クロック発生部14、アドレスカウンタ16、波形メモリ18、サンプリングセレクト部20、クロック周期判定部24の制御処理を実行して処理結果をCPUの出力ポートであるDA変換ポートから出力するアナログ波形発生装置を構成してもよい。
In the above embodiment, the analog waveform device configured as a mounting circuit on the
また波形メモリ18に格納する波形データとしては、図8に示したような時間軸に対し直線的に変化する波形データ以外に、正弦波形のように一定周期で繰り返し変化する周期性の波形など、必要に応じて適宜のアナログ波形に必要な波形データを準備して格納すればよい。もちろん周期性の波形データの場合には一定期分の波形データを波形メモリ18に格納し、これを繰り返し発生することになる。
As the waveform data stored in the
また本発明は上記の実施形態に限定されず、その目的と利点を損なうことのない適宜の変形を含み、更に上記の実施形態に示した数値による限定は受けない
ここで本発明の特徴をまとめて列挙すると次の付記のようになる。
The present invention is not limited to the above-described embodiment, includes appropriate modifications that do not impair the object and advantages thereof, and is not limited by the numerical values shown in the above-described embodiment. The features of the present invention are summarized here. And enumerate as follows.
(付記1)
クロック周期設定値に対応した周期のクロックを基準クロックに基づいて発生するクロック発生部と、
設定された最大アドレスまでの範囲で前記クロック発生部から出力されたクロックを積算してアドレスを発生するアドレスカウンタと、
前記最大アドレス数分の波形データを記憶し、前記アドレスカウンタにより発生したアドレスに対応する波形データを読み出す波形メモリと、
前記波形メモリから読み出された波形データを前記クロックに同期してアナログ信号に変換するDA変換器と、
で構成されるアナログ波形発生装置に於いて、
前記クロック発生部に設定されたクロック周期設定値を所定の判定値と比較し、前記クロック周期設定値が前記判定値より大きい場合は第1判定信号を出力し、前記クロック設定周期が前記判定値以下の場合は第2判定信号を出力するクロック周期判定部と、
前記クロック周期判定部から第1判定信号が出力された場合、前記波形メモリから読み出された波形データを前記アドレスカウンタの動作クロックと同位相のクロックでサンプリングして前記DA変換部に出力し、前記第2判定信号が出力された場合は、前記波形メモリから読み出された波形データを前記アドレスカウンタの動作クロックと逆位相のクロックでサンプリングして前記DA変換部に出力するサンプリングセレクト部と、
を設けたことを特徴とするアナログ波形発生装置。(1)
(Appendix 1)
A clock generator for generating a clock having a period corresponding to the clock period setting value based on the reference clock;
An address counter that generates an address by accumulating the clocks output from the clock generator in a range up to a set maximum address;
Waveform memory for storing the waveform data for the maximum number of addresses and reading out waveform data corresponding to the address generated by the address counter;
A DA converter that converts the waveform data read from the waveform memory into an analog signal in synchronization with the clock;
In an analog waveform generator composed of
The clock cycle setting value set in the clock generator is compared with a predetermined determination value, and if the clock cycle setting value is larger than the determination value, a first determination signal is output, and the clock setting cycle is the determination value. A clock cycle determination unit that outputs a second determination signal in the following cases;
When the first determination signal is output from the clock cycle determination unit, the waveform data read from the waveform memory is sampled with a clock having the same phase as the operation clock of the address counter and output to the DA conversion unit, When the second determination signal is output, a sampling select unit that samples the waveform data read from the waveform memory with a clock having a phase opposite to that of the operation clock of the address counter, and outputs the sampled data to the DA conversion unit;
An analog waveform generator characterized by comprising: (1)
(付記2)
付記1記載のアナログ波形発生装置に於いて、前記クロック周期判定部の判定値は、前記アドレスカウンタの応答時間、前記アドレスカウンタから前記波形メモリまでのアドレス伝播遅延時間、前記波形メモリの応答時間及び前記波形メモリから前記サンプリングセレクト部までの伝播遅延時間を合計した固有遅延時間であることを特徴とするアナログ波形発生装置。(2)
(Appendix 2)
In the analog waveform generation device according to
(付記3)
付記1記載のアナログ波形発生装置に於いて、前記クロック発生部のクロック周期設定値はクロック周波数であり、前記クロック周期判定部は、前記固有遅延時間の逆数の周波数を判定値として前記クロック周波数と比較することを特徴とするアナログ波形発生装置。
(Appendix 3)
In the analog waveform generator according to
(付記4)
付記1記載のアナログ波形発生装置に於いて、前記サンプリングセレクト部は、
前記アドレスカウンタの動作クロックと同位相の第1クロックを入力して立ち上がりタイミングで前記波形メモリから読み出された波形データをラッチし、同位相サンプルデータとして出力する第1ラッチと、
インバータで反転された前記アドレスカウンタの動作クロックと逆位相の第2クロックを入力して立ち上がりタイミングで前記波形メモリから読み出された波形データをラッチし、逆位相サンプルデータとして出力する第2ラッチと、
前記第1ラッチの同位相サンプルデータ、前記第2ラッチの逆位相サンプルデータ、前記アドレスカウンタの動作クロックと同位相の同位相クロック、及び前記インタバータで反転された前記アドレスカウンタの動作クロックと逆位相の逆位相クロックを入力し、前記クロック周期判定部から第1判定信号が出力された場合は前記同位相サンプルデータと逆位相クロックを選択して前記DA変換部に出力し、前記クロック周期判定部から第2判定信号が出力された場合は前記逆位相サンプルデータと同位相クロックを選択して前記DA変換部に出力するセレクタと、
を備えたことを特徴とするアナログ波形発生装置。(3)
(Appendix 4)
In the analog waveform generator according to
A first latch that inputs a first clock having the same phase as the operation clock of the address counter, latches waveform data read from the waveform memory at a rising timing, and outputs the latched waveform data as in-phase sample data;
A second latch that inputs a second clock having a phase opposite to the operation clock of the address counter inverted by the inverter, latches the waveform data read from the waveform memory at the rising timing, and outputs the latched data as the anti-phase sample data; ,
In-phase sample data of the first latch, anti-phase sample data of the second latch, in-phase clock having the same phase as the operation clock of the address counter, and anti-phase of the operation clock of the address counter inverted by the inverter When the first determination signal is output from the clock cycle determination unit, the in-phase sample data and the reverse phase clock are selected and output to the DA conversion unit, and the clock cycle determination unit When the second determination signal is output from the selector that selects the opposite phase sample data and the same phase clock and outputs to the DA converter,
An analog waveform generator characterized by comprising: (3)
(付記5)
付記1記載のアナログ波形発生装置に於いて、更に、外部のCPUにバス接続された制御メモリを有し、前記CPUのバスには前記波形メモリ及びクロック周期判定部が接続され、
前記CPUは波形識別子に対応して前記波形メモリに波形データを格納すると共に前記アドレスカウンタに最大アドレスを決める波形データ数とクロック周期設定値を格納し、
前記CPUは任意のアナログ波形の発生要求を受けた際に、要求波形の波形識別子を前記波形メモリに出力して対応する波形データの読出状態を生成すると共に、前記要求波形の波形識別子を前記制御メモリに出力して前記アドレスカウンタに対応する最大アドレスを設定し、且つ前記クロック発生部に対応するクロック周期設定値を設定して波形発生を開始させることを特徴とするアナログ波形発生装置。
(Appendix 5)
The analog waveform generator according to
The CPU stores waveform data in the waveform memory corresponding to the waveform identifier and stores the number of waveform data and a clock cycle setting value for determining the maximum address in the address counter,
When the CPU receives a request for generating an arbitrary analog waveform, it outputs the waveform identifier of the requested waveform to the waveform memory to generate a read state of the corresponding waveform data, and controls the waveform identifier of the requested waveform. An analog waveform generating apparatus characterized in that the waveform generation is started by setting a maximum address corresponding to the address counter by outputting to a memory and setting a clock cycle setting value corresponding to the clock generator.
10:回路ボード
12:制御メモリ
14:クロック発生部
16:アドレスカウンタ
18:波形メモリ
20:サンプリングセレクト部
22:DA変換器
24:クロック周期判定部
26:CPU
28:バス
30:CPU設定データ
32:比較回路
34:第1ラッチ
35:第2ラッチ
36:セレクタ
38:インバータ
40:アドレスカウンタ動作タイミング
42:サンプルタイミング
10: Circuit board 12: Control memory 14: Clock generation unit 16: Address counter 18: Waveform memory 20: Sampling selection unit 22: DA converter 24: Clock cycle determination unit 26: CPU
28: Bus 30: CPU setting data 32: Comparison circuit 34: First latch 35: Second latch 36: Selector 38: Inverter 40: Address counter operation timing 42: Sample timing
Claims (3)
設定された最大アドレスまでの範囲で前記クロック発生部から出力されたクロックを積算してアドレスを発生するアドレスカウンタと、
前記最大アドレス数分の波形データを記憶し、前記アドレスカウンタにより発生したアドレスに対応する波形データを読み出す波形メモリと、
前記波形メモリから読み出された波形データを前記クロックに同期してアナログ信号に変換するDA変換部と、
で構成されるアナログ波形発生装置に於いて、
前記クロック発生部に設定されたクロック周期設定値を所定の判定値と比較し、前記クロック周期設定値が前記判定値より大きい場合は第1判定信号を出力し、前記クロック設定周期が前記判定値以下の場合は第2判定信号を出力するクロック周期判定部と、
前記クロック周期判定部から第1判定信号が出力された場合、前記波形メモリから読み出された波形データを前記アドレスカウンタの動作クロックと同位相のクロックでサンプリングして前記DA変換部に出力し、前記第2判定信号が出力された場合は、前記波形メモリから読み出された波形データを前記アドレスカウンタの動作クロックと逆位相のクロックでサンプリングして前記DA変換部に出力するサンプリングセレクト部と、
を設けたことを特徴とするアナログ波形発生装置。
A clock generator for generating a clock having a period corresponding to the clock period setting value based on the reference clock;
An address counter that generates an address by accumulating the clocks output from the clock generator in a range up to a set maximum address;
Waveform memory for storing the waveform data for the maximum number of addresses and reading out waveform data corresponding to the address generated by the address counter;
A DA converter that converts the waveform data read from the waveform memory into an analog signal in synchronization with the clock;
In an analog waveform generator composed of
The clock cycle setting value set in the clock generator is compared with a predetermined determination value, and if the clock cycle setting value is larger than the determination value, a first determination signal is output, and the clock setting cycle is the determination value. A clock cycle determination unit that outputs a second determination signal in the following cases;
When the first determination signal is output from the clock cycle determination unit, the waveform data read from the waveform memory is sampled with a clock having the same phase as the operation clock of the address counter and output to the DA conversion unit, When the second determination signal is output, a sampling select unit that samples the waveform data read from the waveform memory with a clock having a phase opposite to that of the operation clock of the address counter, and outputs the sampled data to the DA conversion unit;
An analog waveform generator characterized by comprising:
2. The analog waveform generation device according to claim 1, wherein the determination value of the clock cycle determination unit includes a response time of the address counter, an address propagation delay time from the address counter to the waveform memory, and a response time of the waveform memory. And an analog waveform generator characterized by a total delay time of propagation delay times from the waveform memory to the sampling select section.
前記アドレスカウンタの動作クロックと同位相の第1クロックを入力して立ち上がりタイミングで前記波形メモリから読み出された波形データをラッチし、同位相サンプルデータとして出力する第1ラッチと、
インバータで反転された前記アドレスカウンタの動作クロックと逆位相の第2クロックを入力して立ち上がりタイミングで前記波形メモリから読み出された波形データをラッチし、逆位相サンプルデータとして出力する第2ラッチと、
前記第1ラッチの同位相サンプルデータ、前記第2ラッチの逆位相サンプルデータ、前記アドレスカウンタの動作クロックと同位相の同位相クロック、及び前記インタバータで反転された前記アドレスカウンタの動作クロックと逆位相の逆位相クロックを入力し、前記クロック周期判定部から第1判定信号が出力された場合は前記同位相サンプルデータと逆位相クロックを選択して前記DA変換部に出力し、前記クロック周期判定部から第2判定信号が出力された場合は前記逆位相サンプルデータと同位相クロックを選択して前記DA変換部に出力するセレクタと、
を備えたことを特徴とするアナログ波形発生装置。 The analog waveform generator according to claim 1, wherein the sampling select unit includes:
A first latch that inputs a first clock having the same phase as the operation clock of the address counter, latches waveform data read from the waveform memory at a rising timing, and outputs the latched waveform data as in-phase sample data;
A second latch that inputs a second clock having a phase opposite to the operation clock of the address counter inverted by the inverter, latches the waveform data read from the waveform memory at the rising timing, and outputs the latched data as the anti-phase sample data; ,
In-phase sample data of the first latch, anti-phase sample data of the second latch, in-phase clock having the same phase as the operation clock of the address counter, and anti-phase of the operation clock of the address counter inverted by the inverter When the first determination signal is output from the clock cycle determination unit, the in-phase sample data and the reverse phase clock are selected and output to the DA conversion unit, and the clock cycle determination unit When the second determination signal is output from the selector that selects the opposite phase sample data and the same phase clock and outputs to the DA converter,
An analog waveform generator characterized by comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006173758A JP4838060B2 (en) | 2006-06-23 | 2006-06-23 | Analog waveform generator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006173758A JP4838060B2 (en) | 2006-06-23 | 2006-06-23 | Analog waveform generator |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008005296A JP2008005296A (en) | 2008-01-10 |
JP4838060B2 true JP4838060B2 (en) | 2011-12-14 |
Family
ID=39009307
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006173758A Expired - Fee Related JP4838060B2 (en) | 2006-06-23 | 2006-06-23 | Analog waveform generator |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4838060B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5327395B2 (en) * | 2010-09-28 | 2013-10-30 | 三菱電機株式会社 | D / A converter, peripheral device, and PLC |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61288603A (en) * | 1985-06-17 | 1986-12-18 | Toa Denpa Kogyo Kk | Frequency synthesizer |
JP3201437B2 (en) * | 1993-02-17 | 2001-08-20 | 横河電機株式会社 | Waveform generator trigger synchronization circuit |
JPH09219624A (en) * | 1996-02-09 | 1997-08-19 | N F Kairo Sekkei Block:Kk | Dds system waveform generator |
-
2006
- 2006-06-23 JP JP2006173758A patent/JP4838060B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008005296A (en) | 2008-01-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4478836B2 (en) | Synchronous mirror delay (SMD) circuit including a ring oscillator for timing of coarse and fine delay intervals and method thereof | |
US6710726B2 (en) | Serializer-deserializer circuit having increased margins for setup and hold time | |
US7889581B2 (en) | Digital DLL circuit | |
US7843743B2 (en) | Data output circuit for semiconductor memory apparatus | |
US7808846B2 (en) | Semiconductor memory device | |
JP5015793B2 (en) | Digital frequency synthesizer and method for generating a frequency sweep | |
CN104702249A (en) | Signal generator with burst synchronization function | |
JP4192228B2 (en) | Data generator | |
JP6313085B2 (en) | Semiconductor device | |
JP4320139B2 (en) | Timing generator and test device | |
US8395946B2 (en) | Data access apparatus and associated method for accessing data using internally generated clocks | |
JP4838060B2 (en) | Analog waveform generator | |
JP4192229B2 (en) | Data generator | |
JP2010038733A (en) | Semiconductor integrated circuit | |
JP5154901B2 (en) | Signal generation circuit | |
JP2006332919A (en) | Semiconductor integrated circuit | |
JP2000049595A (en) | Dll circuit | |
JP2001319494A (en) | Built-in self-test device for memory circuit | |
CN117040535B (en) | Phase indicating circuit, converter chip and multi-chip synchronization system | |
TWI482172B (en) | Circuit and method for generating multiphase clock signals and corresponding indication signals | |
JP5533424B2 (en) | Integrated circuit device and skew adjustment method for integrated circuit device | |
KR101418519B1 (en) | Frequency Divider And Method For Dividing Frequency Of Frequency Divider | |
JP2006525750A (en) | Waveform glitch prevention method | |
JP2006314006A (en) | Semiconductor integrated circuit | |
JP2007121063A (en) | Frequency measurement circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090309 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110822 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110906 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110929 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141007 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |