JP4836659B2 - DC / DC converter - Google Patents
DC / DC converter Download PDFInfo
- Publication number
- JP4836659B2 JP4836659B2 JP2006133436A JP2006133436A JP4836659B2 JP 4836659 B2 JP4836659 B2 JP 4836659B2 JP 2006133436 A JP2006133436 A JP 2006133436A JP 2006133436 A JP2006133436 A JP 2006133436A JP 4836659 B2 JP4836659 B2 JP 4836659B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- inverter
- value
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
本発明は、単相のフルブリッジインバータを有する車両用のDC/DCコンバータに関する。 The present invention relates to a DC / DC converter for a vehicle having a single-phase full-bridge inverter.
一般に、対角位置にあるスイッチング素子が同時にON−OFFを行い、正負の矩形波電圧を出力する単相のフルブリッジインバータと、このフルブリッジインバータの交流出力を所定電圧の直流に整流して出力する車両用のDC/DCコンバータにおいては、スイッチング素子が欠相により不動作となると、フルブリッジインバータのインバータ出力電流が正又は負のみにしか流れない。そこで従来は、その電流状態を検出して欠相を検知している。 In general, a single-phase full-bridge inverter that simultaneously outputs ON and OFF switching elements at diagonal positions and outputs positive and negative rectangular wave voltages, and rectifies and outputs the AC output of this full-bridge inverter to a predetermined voltage DC In a DC / DC converter for a vehicle, when the switching element becomes inoperative due to an open phase, the inverter output current of the full bridge inverter flows only positively or negatively. Therefore, conventionally, the current state is detected to detect the phase loss.
しかしながら、車両用のDC/DCコンバータはスイッチング周波数がkHzオーダと非常に高く、例えばサンプリングの遅いソフトウエアでは、高周波電流波形を正しく検出することが困難であった。 However, a DC / DC converter for a vehicle has a very high switching frequency on the order of kHz, and it is difficult to correctly detect a high-frequency current waveform by software with slow sampling, for example.
本発明は、上述したような従来技術の問題点に鑑みてなされたものであり、高周波で動作するフルブリッジインバータを有するDC/DCコンバータにおいて、欠相の誤検知がなく、かつ、欠相を容易に検出可能なDC/DCコンバータを提供することを目的とする。 The present invention has been made in view of the above-described problems of the prior art, and in a DC / DC converter having a full-bridge inverter that operates at a high frequency, there is no false detection of phase loss, and phase loss is eliminated. It is an object to provide a DC / DC converter that can be easily detected.
本発明の1つの特徴は、対角位置にあるスイッチング素子が同時にON−OFFを行い、正負の矩形波電圧を出力する単相のフルブリッジインバータを有するDC/DCコンバータにおいて、前記フルブリッジインバータの出力に流れる電流を検出するインバータ電流検出回路と、前記インバータ電流検出回路の検出電流値を予め設定されたインバータ電流比較値と比較する第1の電流比較回路と、前記インバータ電流検出回路の検出電流値の正負の反転値を前記インバータ電流比較値と比較する第2の電流比較回路と、前記第1の電流比較回路の出力に接続された、所定のディレイ時間を持つ第1のOFFディレイ回路と、前記第2の電流比較回路の出力に接続された、所定のディレイ時間を持つ第2のOFFディレイ回路と、前記第1と第2のOFFディレイ回路のいずれかの出力が継続してOFFとなることにより欠相を検知する欠相検知回路とを備えたことにある。 One feature of the present invention is that a DC / DC converter having a single-phase full-bridge inverter that simultaneously outputs ON / OFF switching elements at diagonal positions and outputs positive and negative rectangular wave voltages, the full-bridge inverter includes: An inverter current detection circuit for detecting a current flowing through the output; a first current comparison circuit for comparing a detection current value of the inverter current detection circuit with a preset inverter current comparison value; and a detection current of the inverter current detection circuit A second current comparison circuit for comparing a positive / negative inverted value of the value with the inverter current comparison value; and a first OFF delay circuit having a predetermined delay time connected to the output of the first current comparison circuit; A second OFF delay circuit having a predetermined delay time connected to the output of the second current comparison circuit; In that a phase loss detection circuit for detecting loss of phase by one of the outputs of the second OFF delay circuit is OFF continuously.
本発明の別の特徴は、対角位置にあるスイッチング素子が同時にON−OFFを行い、正負の矩形波電圧を出力する単相のフルブリッジインバータを有するDC/DCコンバータにおいて、前記フルブリッジインバータの出力に流れる電流を検出するインバータ電流検出回路と、前記インバータ電流検出回路の検出電流値を予め設定されたインバータ電流比較値と比較する第1の電流比較回路と、前記インバータ電流検出回路の検出電流値の正負の反転値を前記インバータ電流比較値と比較する第2の電流比較回路と、前記第1の電流比較回路の出力に接続された、サンプリング時間よりも長いOFFディレイ特性を持つ第1のOFFディレイ回路と、前記第2の電流比較回路の出力に接続された、サンプリング時間よりも長いOFFディレイ特性を持つ第2のOFFディレイ回路と、前記第1と第2のOFFディレイ回路のいずれかの出力が継続してOFFとなることにより欠相を検知する欠相検知回路とを備えたことにある。 Another feature of the present invention is that a DC / DC converter having a single-phase full-bridge inverter that simultaneously outputs ON / OFF switching elements at diagonal positions and outputs positive and negative rectangular wave voltages, the full-bridge inverter includes: An inverter current detection circuit for detecting a current flowing through the output; a first current comparison circuit for comparing a detection current value of the inverter current detection circuit with a preset inverter current comparison value; and a detection current of the inverter current detection circuit A first current comparison circuit that compares a positive / negative inverted value of the value with the inverter current comparison value; and a first current comparison circuit that is connected to an output of the first current comparison circuit and has an OFF delay characteristic longer than a sampling time. An OFF delay circuit longer than the sampling time connected to the output of the OFF delay circuit and the second current comparison circuit. A second OFF delay circuit having characteristics, and a phase loss detection circuit that detects a phase loss by continuously turning off the output of one of the first and second OFF delay circuits. is there.
本発明のさらに別の特徴は、対角位置にあるスイッチング素子が同時にON−OFFを行い、正負の矩形波電圧を出力する単相のフルブリッジインバータを有するDC/DCコンバータにおいて、前記フルブリッジインバータの出力に流れる電流を検出するインバータ電流検出回路と、前記インバータ電流検出回路の検出電流値を比較値と比較する第1の電流比較回路と、前記インバータ電流検出回路の検出電流値の正負の反転値を前記比較値と比較する第2の電流比較回路と、前記第1の電流比較回路の出力に接続された、スイッチング周期よりも長いOFFディレイ特性を持つ第1のOFFディレイ回路と、前記第2の電流比較回路の出力に接続された、スイッチング周期よりも長いOFFディレイ特性を持つ第2のOFFディレイ回路と、前記第1と第2のOFFディレイ回路のいずれかの出力が継続してOFFとなることにより欠相を検知する欠相検知回路とを備えたことにある。 According to still another aspect of the present invention, in the DC / DC converter having a single-phase full-bridge inverter that outputs switching between positive and negative rectangular wave voltages, the switching elements in the diagonal positions simultaneously turn on and off, and the full-bridge inverter. An inverter current detection circuit for detecting a current flowing through the output of the inverter, a first current comparison circuit for comparing a detection current value of the inverter current detection circuit with a comparison value, and a positive / negative inversion of a detection current value of the inverter current detection circuit A second current comparison circuit for comparing a value with the comparison value, a first OFF delay circuit connected to an output of the first current comparison circuit and having an OFF delay characteristic longer than a switching period; A second OFF delay circuit having an OFF delay characteristic longer than the switching cycle, connected to the output of the current comparison circuit of 2 Is to have a phase loss detection circuit for detecting loss of phase by one of the outputs of said first and second OFF delay circuit is OFF continuously.
本発明のDC/DCコンバータによれば、フルブリッジインバータが高周波で動作するときに、その欠相の誤検知がなく、欠相を容易に検出できる。 According to the DC / DC converter of the present invention, when the full bridge inverter operates at a high frequency, there is no erroneous detection of the phase loss, and the phase loss can be easily detected.
以下、本発明の実施の形態を図に基づいて詳説する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
(第1の実施の形態)図1は本発明の第1の実施の形態のDC/DCコンバータの回路構成を示している。DC/DCコンバータは、主回路構成として、対角位置にあるスイッチング素子が同時にON−OFFを行い、正負の矩形波電圧を出力する単相のフルブリッジインバータ1と、トランス2と、このトランス2の二次電流を整流する整流回路3から構成される。
(First Embodiment) FIG. 1 shows a circuit configuration of a DC / DC converter according to a first embodiment of the present invention. The DC / DC converter has, as a main circuit configuration, a single-phase full-
本実施の形態のDC/DCコンバータでは、フルブリッジインバータ1の出力電流Iinvを所定のサンプリング周期毎に検出するインバータ電流検出器11、インバータ検出電流値Iinvと比較するためのインバータ電流比較値I1を設定する比較値設定器12を備えている。またDC/DCコンバータは、欠相検知のために、インバータ電流検出器11のインバータ検出電流値Iinvと比較値設定器12によるインバータ電流比較値I1とを比較し、インバータ検出電流値Iinv>インバータ電流比較値I1が成立する時に信号を出力する比較回路14、またインバータ電流検出器4のインバータ検出電流値Iinvの正負を反転させる反転回路13、この反転回路13が正負反転させたインバータ検出電流値−Iinvとインバータ電流既定値I1とを比較し、反転インバータ検出電流値−Iinv>インバータ電流比較値I1が成立する時に信号を出力する比較回路14A、さらに、比較回路14及び比較回路14Aから出力された信号に対してインバータ1の予め設定した所定時間だけディレイをかけるOFFディレイ回路15,15Aを備えている。
In the DC / DC converter of the present embodiment, the inverter
DC/DCコンバータでは、さらに、OFFディレイ回路15,15Aの出力の排他的論理和を演算する排他的論理和回路16、この排他的論理和回路16が所定時間以上継続してハイ(H)を出力する時にハイ(H)、そうでない時にロー(L)を出力するONディレイ回路17、そして、このONディレイ回路17のロー(L)出力により欠相と判断してインバータ1のゲートOFF信号を出力するゲートOFF出力回路20を備えている。
In the DC / DC converter, the
次に、上記構成のDC/DCコンバータによる欠相検知動作について、図2、図3のタイミングチャートを用いて説明する。 Next, the phase loss detection operation by the DC / DC converter having the above configuration will be described with reference to timing charts of FIGS.
図2は、正常時のインバータ検出電流値Iinvとインバータ電流既定値I1、反転回路13の出力−Iinv、比較回路14,14Aの出力、OFFディレイ回路15,15Aの出力の関係を示す図である。比較回路14は、インバータ検出電流値Iinvとインバータ電流比較値I1とを比較し、インバータ検出電流値Iinv>インバータ電流比較値I1が成立する時にハイ(H)信号を出力する。比較回路14Aは、反転回路13による反転検出電流値−Iinvとインバータ電流既定値I1とを比較し、反転インバータ検出電流値−Iinv>インバータ電流比較値I1が成立する時にハイ(H)信号を出力する。OFFディレイ回路15,15Aそれぞれは、比較回路14及び比較回路14Aから出力されたハイ(H)信号に対してディレイをかけ、ハイ(H)信号を所定時間維持し続ける。
FIG. 2 is a diagram showing a relationship between the inverter detection current value Iinv and the inverter current predetermined value I1 in the normal state, the output −Iinv of the inverting
この結果、排他的論理和回路16は、OFFディレイ回路15及び15Aの出力の排他的論理和を演算し、共にハイ(H)信号が入力されているのでハイ(H)信号を継続して出力し、ONディレイ回路17は継続してハイ(H)信号が入力されるので欠相はなしとしてゲートOFF信号を出力せず、インバータ1の動作を継続させる。
As a result, the
図3は、欠相時のインバータ検出電流値Iinvとインバータ電流既定値I1、反転回路13の出力−Iinv、比較回路14,14Aの出力、OFFディレイ回路15,15Aの出力の関係を示す図である。比較回路14はインバータ検出電流値Iinvがインバータ電流比較値I1以上のときにその出力を変化させる。逆に、インバータ1の負の電流検出系統では、比較回路14Aが反転電流値−Iinvがインバータ電流比較値I1以下であるときにその出力を変化させるが、欠相が発生した場合には、図3に示すように、例えば、反転回路13による反転検出電流値−Iinvがインバータ電流既定値I1よりも大きくなることはなく、その結果、比較回路14Aの出力がハイ(H)になることはなく、継続してロー(L)のままである。このため、一方のOFFディレイ回路15はハイ(H)信号を出力し続けるが、他方のOFFディレイ回路15Aの出力はロー(L)のままになる。
FIG. 3 is a diagram showing the relationship between the inverter detection current value Iinv and the inverter current predetermined value I1 at the time of phase loss, the output −Iinv of the inverting
この結果、排他的論理和回路16は、OFFディレイ回路15,15Aの出力が異なる状態になるのでその出力を一定時間以上継続して変化させ、ONディレイ回路17の出力も変化し、ゲートOFF出力回路20はこれによって欠相検知とみなしてフルブリッジインバータ1をゲートOFFさせて停止させる。
As a result, since the outputs of the
以上のように、本実施の形態のDC/DCコンバータによれば、欠相を高周波の電流波形で検知するのではなく、直流値であるOFFディレイ回路14,14Aの出力で検出できるので、容易に欠相検出できる。
As described above, according to the DC / DC converter of the present embodiment, the phase loss can be detected not by the high-frequency current waveform but by the output of the
(第2の実施の形態)次に、本発明の第2の実施の形態について説明する。本実施の形態のDC/DCコンバータの構成は第1の実施の形態で用いた図1のDC/DCコンバータと同じである。そして、本実施の形態のDC/DCコンバータは、図1に示すOFFディレイ回路15,15Aのディレイ時間が第1の実施の形態では予め設定した所定時間としたものを、インバータ電流検出器11によるインバータ1の電流検出のサンプリング時間より長い時間にしたことを特徴としている。
(Second Embodiment) Next, a second embodiment of the present invention will be described. The configuration of the DC / DC converter of the present embodiment is the same as that of the DC / DC converter of FIG. 1 used in the first embodiment. In the DC / DC converter according to the present embodiment, the
本実施の形態のDC/DCコンバータによれば、フルブリッジインバータ1のスイッチング素子の欠相を高周波の電流波形で検知するのではなく、直流値であるOFFディレイ回路15,15Aの出力で検出できるので、容易に欠相検知できる。
According to the DC / DC converter of the present embodiment, the phase loss of the switching element of the
(第3の実施の形態)次に、本発明の第3の実施の形態のDC/DCコンバータについて説明する。本実施の形態のDC/DCコンバータの構成は、第1の実施の形態で用いた図1のDC/DCコンバータと同じである。そして、本実施の形態のDC/DCコンバータは、図1に示すOFFディレイ回路15,15Aのディレイ時間が第1の実施の形態では予め設定した所定時間としたものを、インバータ1のスイッチング周期の時間より長い時間としたことを特徴としている。
(Third Embodiment) Next, a DC / DC converter according to a third embodiment of the present invention will be described. The configuration of the DC / DC converter of the present embodiment is the same as that of the DC / DC converter of FIG. 1 used in the first embodiment. In the DC / DC converter of the present embodiment, the delay time of the
本実施の形態のDC/DCコンバータによれば、欠相を高周波の電流波形で検知するのではなく、直流値であるOFFディレイ回路15,15Aの出力で検出できるので、容易に欠相検知できる。
According to the DC / DC converter of the present embodiment, the phase loss can be detected not by the high-frequency current waveform but by the outputs of the
(第4の実施の形態)次に、本発明の第4の実施の形態のDC/DCコンバータについて説明する。図4は本発明の第4の実施の形態のDC/DCコンバータの回路構成を示す。本実施の形態のDC/DCコンバータは、その出力である負荷電流Icnvが小さい時には欠相検知をマスクすることを特徴とし、負荷電流検出器21、この負荷電流検出器21の検出した負荷検出電流値Icnvに対する負荷電流比較値I2を設定する負荷電流比較値設定器22、負荷検出電流値Icnvと負荷電流比較値I2とを比較する負荷電流比較器23と、そして、負荷電流比較器23の出力によってゲートOFF出力回路20の出力を禁止するためのAND回路24を追加的に備えている。尚、図4において、図1に示した第1の実施の形態と共通する要素には同一の符号を付して示してある。
(Fourth Embodiment) Next, a DC / DC converter according to a fourth embodiment of the present invention will be described. FIG. 4 shows a circuit configuration of a DC / DC converter according to a fourth embodiment of the present invention. The DC / DC converter of the present embodiment is characterized by masking phase loss detection when the output load current Icnv is small. The
次に、本実施の形態のDC/DCコンバータの欠相検知動作について説明する。負荷電流比較回路21では負荷電流検出器21の検出した負荷検出電流値Icnvを負荷電流比較値設定器22からの負荷電流比較値I2と比較し、Icnv<I2の場合には負荷電流比較器23の出力はロー(L)となり、AND回路24により欠相検知の機能をマスクする。これにより、負荷検出電流値I2が極端に小さい時には欠相を誤検出する可能性があるので、第1の実施の形態と同様に容易に欠相検知できると共に、負荷電流が少ない時に不要な誤検出を防止することができる。
Next, the phase loss detection operation of the DC / DC converter of this embodiment will be described. The load
尚、本実施の形態にあっても、第1の実施の形態に対する第2、第3の実施の形態と同様に、OFFディレイ回路15,15Aのディレイ時間はインバータ電流検出器11のサンプリング周期あるいはフルブリッジインバータ1のスイッチング周期より長い時間に設定することができる。
Even in the present embodiment, the delay time of the
(第5の実施の形態)次に、本発明の第5の実施の形態のDC/DCコンバータについて説明する。図5は本実施の形態のDC/DCコンバータの回路構成を示している。本実施の形態のDC/DCコンバータにおける主回路構成は、図1に示した第1の実施の形態と共通である。 (Fifth Embodiment) Next, a DC / DC converter according to a fifth embodiment of the present invention will be described. FIG. 5 shows a circuit configuration of the DC / DC converter of the present embodiment. The main circuit configuration in the DC / DC converter of the present embodiment is the same as that of the first embodiment shown in FIG.
そして本実施の形態のDC/DCコンバータでは、負荷電流Icnvに係数Kを掛けた値を比較値としてインバータ検出電流値Iinv及びその反転値−Iinvと比較して欠相判別する点に特徴があり、フルブリッジインバータ1の出力電流を所定のサンプリング周期毎に検出するインバータ電流検出器11、同様に所定のサンプリング周期毎に負荷電流を検出する負荷電流検出器21、この負荷検出検出器21の出力する負荷検出電流値I2に係数Kをかけて比較値K*Icnvとして出力する係数掛算器25、インバータ電流検出器11のインバータ検出電流値Iinvと係数掛算器25からの比較値K*Icnvとを比較し、インバータ検出電流値Iinv>比較値K*Icnvが成立する時に信号を出力する比較回路14、またインバータ電流検出器4のインバータ検出電流値Iinvの正負を反転させる反転回路13、この反転回路13が正負反転させたインバータ検出電流値−Iinvと比較値K*Icnvとを比較し、反転インバータ検出電流値−Iinv>比較値K*Icnvが成立する時に信号を出力する比較回路14Aを備えている。さらに、本実施の形態のDC/DCコンバータは、第1の実施の形態と同様のOFFディレイ回路15,15A、排他的論理和回路16、ONディレイ回路17及びゲートOFF出力回路20を備えている。
The DC / DC converter according to the present embodiment is characterized in that the phase loss is determined by comparing the value obtained by multiplying the load current Icnv by the coefficient K with the inverter detection current value Iinv and its inverted value -Iinv as a comparison value. The inverter
次に、上記構成のDC/DCコンバータによる欠相検知動作について、図6、図7のタイミングチャートを用いて説明する。図6は、負荷電流Icnvが少ない場合のインバータ電流Iinv、比較値K*Icnv、比較回路14,14Aの出力の関係を示しており、図7は、負荷電流Icnvが多い場合のインバータ電流、比較値、比較回路出力の関係を示している。
Next, the phase loss detection operation by the DC / DC converter having the above configuration will be described with reference to timing charts of FIGS. 6 shows the relationship between the inverter current Iinv when the load current Icnv is small, the comparison value K * Icnv, and the outputs of the
比較回路14でインバータ検出電流値Iinv>比較値K*Icnvが成立する時、比較回路14から信号がハイ(H)信号が出力される。また、インバータ検出電流値Iinvは、反転回路13で反転されて比較回路14Aに入力され、この比較回路14Aにおいて反転値−Iinvと比較値K*Icnvとが比較される。そして−Iinv>K*Icnvが成立するとき、比較回路14Aからハイ(H)信号が出力される。
When the
比較回路14及び14Aから出力された信号は、OFFディレイ回路15,15Aにそれぞれ入力される。OFFディレイ回路15,15Aのディレイ時間が予め設定されたディレイ時間より長い場合は、OFFディレイ回路15,15Aの出力は連続してハイ(H)となる。スイッチング素子が欠相した場合には、比較回路14若しくは比較回路14Aの条件が成立しなくなるため、OFFディレイ回路15若しくはOFFディレイ回路15Aの出力が連続してロー(L)となる。OFFディレイ回路15,15Aの出力を排他的論理和16に入力し、ONディレイ回路17で決まる時間継続した場合に、その出力は変化して欠相検知信号となり、ゲートOFF出力回路20はフルブリッジインバータ1に対してゲートOFF信号を出力して停止させる。
The signals output from the
本実施の形態では、フルブリッジインバータ1の正の電流検出系統は、インバータ検出電流値Iinvが負荷検出電流値IcnvをK倍して得られる比較値K*Icnv以上のときにその出力を変化させる。同様にインバータ1の負の電流検出系統は、反転インバータ検出電流値−Iinvが比較値K*Icnv以下であるときにその出力を変化させる。正負の電流検出系統の出力は、それぞれOFFディレイ回路15,15Aに入力される。この2つのOFFディレイ回路15,15Aの出力が排他的論理和回路16に入力され、それらが異なる状態になったときにその出力は変化し、ONディレイ回路17によりその状態が一定時間継続した場合に、その出力は変化し欠相検知し、フルブリッジインバータ1を停止することができる。
In the present embodiment, the positive current detection system of full-
本実施の形態によれば、図6、図7に示したように、負荷電流Icnvの大きさによって欠相を検出するインバータ電流Iinvに対する比較レベルを変えることができ、それにより、負荷電流Icnvが大きい時には誤動作が発生し難くなり、また負荷電流が小さい時にも確実に欠相を検出することができる。さらに、OFFディレイ回路15,15Aの出力は直流であるため、サンプリングの遅いソフトウエアでも欠相の検出が可能となる。
According to the present embodiment, as shown in FIGS. 6 and 7, the comparison level with respect to the inverter current Iinv for detecting the open phase can be changed according to the magnitude of the load current Icnv, and thereby the load current Icnv is When the load current is large, malfunctions are unlikely to occur, and even when the load current is small, an open phase can be detected reliably. Furthermore, since the outputs of the
尚、本実施の形態にあっても、第1の実施の形態に対する第2、第3の実施の形態のようにOFFディレイ回路15,15Aのディレイ時間をインバータ1のスイッチング周期よりも長くし、あるいはインバータ電流検出器11のサンプリング周期よりも長くすることができる。
Even in this embodiment, the delay times of the
(第6の実施の形態)次に、本発明の第6の実施の形態のDC/DCコンバータについて、図8を参照して説明する。本実施の形態は、図1に示した第1の実施の形態に対する図4に示した第4の実施の形態のように、負荷電流Icnvが小さい時には欠相検知をマスクする構成を特徴とし、図5に示した第5の実施の形態のDC/DCコンバータの回路要素に対して、さらに、負荷電流比較値I2を設定する負荷電流比較値設定器22、負荷電流検出器21の出力Icnvを負荷電流比較値I2と比較する負荷電流比較器23、そして、負荷電流比較器23の出力によってゲートOFF出力回路20の出力を禁止するためのAND回路24を追加的に備えている。尚、図8において、図5に示した第5の実施の形態と共通する要素には同一の符号を付して示してある。
(Sixth Embodiment) Next, a DC / DC converter according to a sixth embodiment of the present invention will be described with reference to FIG. This embodiment is characterized in that the phase loss detection is masked when the load current Icnv is small, as in the fourth embodiment shown in FIG. 4 with respect to the first embodiment shown in FIG. For the circuit elements of the DC / DC converter of the fifth embodiment shown in FIG. 5, the load current comparison
本実施の形態のDC/DCコンバータによれば、負荷検出電流値Icnvを負荷電流比較値I2と比較し、Icnv<I2の場合は負荷電流比較器23の出力をロー(L)にし、これをAND回路24によりゲートOFF出力回路20の出力を禁止する。これにより、負荷電流Icnvが少ない時に欠相検知の機能をマスクすることができ、負荷電流が少ない時に不要な誤検出を防止することができる。
According to the DC / DC converter of the present embodiment, the load detection current value Icnv is compared with the load current comparison value I2, and when Icnv <I2, the output of the load
尚、本実施の形態にあっても、第1の実施の形態に対する第2、第3の実施の形態のようにOFFディレイ回路15,15Aのディレイ時間をインバータ1のスイッチング周期よりも長くし、あるいはインバータ電流検出器11のサンプリング周期よりも長くすることができる。
Even in this embodiment, the delay times of the
1 フルブリッジインバータ
2 トランス
3 整流回路
2 比較値
11 インバータ電流検出器
12 インバータ電流比較値設定器
13 反転回路
14,14A 比較回路
15,15A OFFディレイ回路
16 排他的論理和回路
17 ONディレイ回路
20 ゲートOFF出力回路
21 負荷電流検出器
22 負荷電流比較値設定器
23 負荷電流比較器
24 AND回路
25 係数掛算器
DESCRIPTION OF
Claims (6)
前記フルブリッジインバータの出力に流れる電流を検出するインバータ電流検出回路と、
前記インバータ電流検出回路の検出電流値を予め設定されたインバータ電流比較値と比較する第1の電流比較回路と、
前記インバータ電流検出回路の検出電流値の正負の反転値を前記インバータ電流比較値と比較する第2の電流比較回路と、
前記第1の電流比較回路の出力に接続された、所定のディレイ時間を持つ第1のOFFディレイ回路と、
前記第2の電流比較回路の出力に接続された、所定のディレイ時間を持つ第2のOFFディレイ回路と、
前記第1と第2のOFFディレイ回路のいずれかの出力が継続してOFFとなることにより欠相を検知する欠相検知回路とを備えたことを特徴とするDC/DCコンバータ。 In a DC / DC converter having a single-phase full-bridge inverter in which switching elements at diagonal positions simultaneously turn on and off and output positive and negative rectangular wave voltages,
An inverter current detection circuit for detecting a current flowing through the output of the full bridge inverter;
A first current comparison circuit that compares a detected current value of the inverter current detection circuit with a preset inverter current comparison value;
A second current comparison circuit that compares positive and negative inversion values of the detected current value of the inverter current detection circuit with the inverter current comparison value;
A first OFF delay circuit having a predetermined delay time connected to the output of the first current comparison circuit;
A second OFF delay circuit having a predetermined delay time connected to the output of the second current comparison circuit;
A DC / DC converter, comprising: a phase loss detection circuit that detects phase loss when the output of either of the first and second OFF delay circuits is continuously turned OFF.
前記フルブリッジインバータの出力に流れる電流を検出するインバータ電流検出回路と、
前記インバータ電流検出回路の検出電流値を予め設定されたインバータ電流比較値と比較する第1の電流比較回路と、
前記インバータ電流検出回路の検出電流値の正負の反転値を前記インバータ電流比較値と比較する第2の電流比較回路と、
前記第1の電流比較回路の出力に接続された、サンプリング時間よりも長いOFFディレイ特性を持つ第1のOFFディレイ回路と、
前記第2の電流比較回路の出力に接続された、サンプリング時間よりも長いOFFディレイ特性を持つ第2のOFFディレイ回路と、
前記第1と第2のOFFディレイ回路のいずれかの出力が継続してOFFとなることにより欠相を検知する欠相検知回路とを備えたことを特徴とするDC/DCコンバータ。 In a DC / DC converter having a single-phase full-bridge inverter in which switching elements at diagonal positions simultaneously turn on and off and output positive and negative rectangular wave voltages,
An inverter current detection circuit for detecting a current flowing through the output of the full bridge inverter;
A first current comparison circuit that compares a detected current value of the inverter current detection circuit with a preset inverter current comparison value;
A second current comparison circuit that compares positive and negative inversion values of the detected current value of the inverter current detection circuit with the inverter current comparison value;
A first OFF delay circuit connected to the output of the first current comparison circuit and having an OFF delay characteristic longer than a sampling time;
A second OFF delay circuit connected to the output of the second current comparison circuit and having an OFF delay characteristic longer than the sampling time;
A DC / DC converter, comprising: a phase loss detection circuit that detects phase loss when the output of either of the first and second OFF delay circuits is continuously turned OFF.
前記フルブリッジインバータの出力に流れる電流を検出するインバータ電流検出回路と、
前記インバータ電流検出回路の検出電流値を比較値と比較する第1の電流比較回路と、
前記インバータ電流検出回路の検出電流値の正負の反転値を前記比較値と比較する第2の電流比較回路と、
前記第1の電流比較回路の出力に接続された、スイッチング周期よりも長いOFFディレイ特性を持つ第1のOFFディレイ回路と、
前記第2の電流比較回路の出力に接続された、スイッチング周期よりも長いOFFディレイ特性を持つ第2のOFFディレイ回路と、
前記第1と第2のOFFディレイ回路のいずれかの出力が継続してOFFとなることにより欠相を検知する欠相検知回路とを備えたことを特徴とするDC/DCコンバータ。 In a DC / DC converter having a single-phase full-bridge inverter in which switching elements at diagonal positions simultaneously turn on and off and output positive and negative rectangular wave voltages,
An inverter current detection circuit for detecting a current flowing through the output of the full bridge inverter;
A first current comparison circuit that compares a detection current value of the inverter current detection circuit with a comparison value;
A second current comparison circuit that compares positive and negative inversion values of the detection current value of the inverter current detection circuit with the comparison value;
A first OFF delay circuit connected to the output of the first current comparison circuit and having an OFF delay characteristic longer than a switching period;
A second OFF delay circuit connected to an output of the second current comparison circuit and having an OFF delay characteristic longer than a switching period;
A DC / DC converter, comprising: a phase loss detection circuit that detects phase loss when the output of either of the first and second OFF delay circuits is continuously turned OFF.
前記負荷電流検出回路が検出する検出電流値が予め設定された負荷電流比較値以下の時に、前記欠相検知回路に対して欠相検知動作を禁止する欠相検知制限回路とを備えたことを特徴とする請求項1〜3のいずれかに記載のDC/DCコンバータ。 A load current detection circuit for detecting an output current of the DC / DC converter;
A phase loss detection limiting circuit that prohibits the phase loss detection operation from being performed with respect to the phase loss detection circuit when a detection current value detected by the load current detection circuit is equal to or less than a preset load current comparison value. The DC / DC converter according to any one of claims 1 to 3.
前記第1の電流比較回路は、前記インバータ電流比較値に代えて、前記負荷電流検出回路の負荷検出電流値と前記インバータ電流検出回路のインバータ検出電流値とを比較し、
前記第2の電流比較回路は、前記インバータ電流比較値に代えて、前記負荷電流検出回路の負荷検出電流値と前記インバータ電流検出回路のインバータ検出電流値の正負の反転値とを比較することを特徴とする請求項1〜3のいずれかに記載のDC/DCコンバータ。 A load current detection circuit for detecting an output current of the DC / DC converter;
The first current comparison circuit compares the load detection current value of the load current detection circuit with the inverter detection current value of the inverter current detection circuit instead of the inverter current comparison value,
The second current comparison circuit compares a load detection current value of the load current detection circuit with a positive / negative inverted value of the inverter detection current value of the inverter current detection circuit instead of the inverter current comparison value. The DC / DC converter according to any one of claims 1 to 3.
An open phase detection limiting circuit is provided that prohibits the open phase detection operation for the open phase detection circuit when a detection current value detected by the load current detection circuit is equal to or less than a preset load current comparison value. The DC / DC converter according to claim 5.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006133436A JP4836659B2 (en) | 2006-05-12 | 2006-05-12 | DC / DC converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006133436A JP4836659B2 (en) | 2006-05-12 | 2006-05-12 | DC / DC converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007306725A JP2007306725A (en) | 2007-11-22 |
JP4836659B2 true JP4836659B2 (en) | 2011-12-14 |
Family
ID=38840190
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006133436A Active JP4836659B2 (en) | 2006-05-12 | 2006-05-12 | DC / DC converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4836659B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5319250B2 (en) * | 2008-11-21 | 2013-10-16 | 株式会社東芝 | AC output unstable state detection circuit and power converter |
JP6591953B2 (en) * | 2015-12-24 | 2019-10-16 | 旭化成エレクトロニクス株式会社 | Magnetic sensor device and current sensor device |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59127580A (en) * | 1983-01-10 | 1984-07-23 | Fuji Electric Co Ltd | Defect detector for inverter |
JP2798360B2 (en) * | 1994-11-24 | 1998-09-17 | 本田技研工業株式会社 | Operation control method and device for inverter type welding machine |
JPH08168265A (en) * | 1994-12-09 | 1996-06-25 | Mitsubishi Electric Corp | Device for detecting abnormality of converter |
JP4110477B2 (en) * | 2004-06-07 | 2008-07-02 | 株式会社デンソー | DC-DC converter |
-
2006
- 2006-05-12 JP JP2006133436A patent/JP4836659B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2007306725A (en) | 2007-11-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9455622B2 (en) | Inverter and over current protection method thereof | |
US8248109B2 (en) | Methods and systems for detection of zero crossings in a signal | |
US20140204636A1 (en) | Current limiting control method for diode neutral-point-clamped three-level inverter and related circuit | |
WO2017145303A1 (en) | Converter device | |
KR20150094552A (en) | Resonant converter control techniques to manage negative sr current | |
TW201320565A (en) | Resonant converting circuit and resonant controller | |
JP2007017187A (en) | Phase interruption detection circuit | |
CN107276025B (en) | Electric leakage detection device | |
JP2006254664A (en) | Power conditioner | |
JP4836659B2 (en) | DC / DC converter | |
JP2006242739A (en) | Voltage drop detection method and device by waveform comparison | |
WO2017154334A1 (en) | Inverter device | |
JP5511599B2 (en) | Commutation type shut-off device | |
JP3474984B2 (en) | DC component detector | |
JP2008128897A (en) | Power supply device | |
JP6736986B2 (en) | Power supply switching device | |
JP7038327B2 (en) | Power converter | |
JP6031793B2 (en) | Zero cross detection circuit and high power factor rectification circuit | |
JP3812350B2 (en) | Power converter | |
JP2011053108A (en) | Reverse phase/phase interruption detecting device | |
JP4761118B2 (en) | Power failure detection device | |
JP3664692B2 (en) | Arithmetic processing unit | |
JP2003189598A (en) | Switching power unit | |
JP2009092504A (en) | Voltage fault detector | |
JP2003199244A (en) | Bus-bar protective relay |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090417 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110826 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110906 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110927 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141007 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4836659 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141007 Year of fee payment: 3 |