JP4831133B2 - 電子回路、電気光学装置およびこれを備える電子機器 - Google Patents
電子回路、電気光学装置およびこれを備える電子機器 Download PDFInfo
- Publication number
- JP4831133B2 JP4831133B2 JP2008164184A JP2008164184A JP4831133B2 JP 4831133 B2 JP4831133 B2 JP 4831133B2 JP 2008164184 A JP2008164184 A JP 2008164184A JP 2008164184 A JP2008164184 A JP 2008164184A JP 4831133 B2 JP4831133 B2 JP 4831133B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- current
- voltage
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Semiconductor Integrated Circuits (AREA)
- Analogue/Digital Conversion (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Thin Film Transistor (AREA)
Description
ポリシリコン形成技術を用いて基板上に形成される回路や該回路を用いた液晶表示装置、
該液晶表示装置を備えた電子機器に関する。
を形成する、いわゆるSystem On Glass(SOG)技術がさかんに開発されている。例え
ば液晶ディスプレイのガラス基板上にドライバー回路を内蔵するモノシリックドライバー
などである。
ガラス基板上に形成することが考えられる。例えば液晶ディスプレイを構成する透明基板
上に光センサーとセンシング回路とを内蔵し、外光の状態を検出してその結果によってバ
ックライトの照度をコントロールするように構成すれば環境にかかわらず、液晶の視認状
態を最良に保つことができる。その他、温度センサー、ジャイロセンサー、傾きセンサー
など、ガラス基板上に形成することでメリットのあるセンサーは数多い。一般的にこれら
のセンサーの出力はアナログ信号であって、これをガラス基板上に形成したデジタルロジ
ック回路で処理し、適切な制御に用いるためにはA/D変換回路で信号をデジタル変換す
ることが必要となる。
電流デバイスのセンサー1は、一端を電源電位VDに、もう一端(このノードをNod
e−Aとし、その電位をVAとする)をトランジスター2のドレイン及びゲート電極に接
続されてなる。トランジスター2のソース電極は電源電位VSに接続される。また、No
de−Aはコンパレーター回路3に接続されている。
Aとの間にかかる電圧(VD−VA)によって電源電位VDとNode−Aとの間に流れ
る電流量Isenseが変化する。
ース間電位Vds=VA−VSであるのでVds=Vgs、ゆえにトランジスター2の閾
値電圧Vth>0であればVds>Vgs−Vthとなり、このトランジスター2はVt
h<VA−VSであれば常にトランジスター2は飽和領域で動作する。飽和領域での一般
的なMOSトランジスター特性の次の(式1)で示される。
はPIN接合ダイオードを用いた光センサーデバイスがあげられる。このようなデバイス
に逆バイアスを印加すると、電流量Isenseは一定の範囲であれば光照度に比例した
電流の流れる定電流源となるので、(式5)のようになる。
レーター回路3の回路構成であって、入力電位Vinと基準電位Vrefとを比較してV
in(=VA)>VrefならHigh電位(≒VD)、Vin(=VA)<Vrefな
らLow電位(≒VS)をOutへ出力する回路である。ゆえに、コンパレーター回路3
に基準電位Vrefを与え、出力信号OUTの端子のデジタル出力結果を参照すれば電位
VAが基準電位Vrefより上か下かがわかる。この際、256階調でデジタル変換した
ければコンパレーター回路3を255個並列配置し、それぞれに異なった基準電位Vre
fを与えればよい。あるいは、基準電位Vrefに255STEPの階段波を入力し、出
力結果をメモリしていけば同様の変換が可能である。どちらを選択するかは回路面積や消
費電力、サンプリングレートとの関係で決めればよい。また、両者の折中案を採用するこ
とも無論可能である。すなわち、各々レベルの異なる16個の15STEP階段波をそれ
ぞれ16個のコンパレーターに入力してやれば256階調がデジタル変換することができ
る。
ンジスター3dは互いに同じサイズの素子であることが望ましい。例えばトランジスター
3a,3b,3c,3d全てチャネル幅W=10μm、チャネル長=6μmとすればよい
。
senseがわかり、したがって求める物理量、例えば照度がわかる。すなわち、センス
した結果をA/D変換できるのである。
なるセンサーであっても同じ電子回路でA/D変換が可能である。例えば測定量によって
決まる一定のインピーダンスRsenseを持つようなセンサーデバイスであれば以下の
式で電流量Isenseは表される。
とで温度Tが求まる。
しかしながら、一般にポリシリコン薄膜トランジスターは単結晶シリコン基板上に形成
されたMOSトランジスターに比べて特性が悪く、特に飽和特性が悪い。このため、A/
D変換が可能なダイナミックレンジが著しく狭くなるという問題点を有する。
バイス上に形成されたMOSデバイスの出力特性グラフ、グラフ(B)はポリシリコン薄
膜トランジスターデバイスの出力特性グラフである。
グラフ(A)、グラフ(B)上でほぼ水平となっている部分が(式1)に従う飽和領域
であって、Vgs>VthかつVgs−Vth<Vds<Vkinkの範囲である。ここ
でVkinkはキンク(kink)現象が起こり始める電圧である。Vds>Vkink
の領域では(式1)に従わなくなる。単結晶シリコンデバイス上に形成されたMOSデバ
イスではVkinkが高く、(式1)は比較的広範囲で成り立つ。(グラフ上、水平にな
っている部分が広い)。このため、(式6)で導出できる電流量Isenseのレンジも
相対的に大きくなる。
があり、仮にW=10μm、L=6μm、移動度1300cm2/V/S、ゲート酸化膜
厚=100nmとすると、(式4)からIsense<3mA程度である。ここで下限は
理論的にはVgs→Vth(Va→Vth−Vs)でIds→0であるが、実際には微小
リーク電流Ileakが常に流れているため、Vgs→VthでもIds→Ileakと
なって、ある程度以下の領域では変化が見られなくなる。また、現実的には閾値電圧Vt
hの製造ばらつき最大範囲をΔVthとすると、VA=ΔVth−VS程度以上である必
要がある。これらを勘案すると、現実的なIsense>1nA程度であり、単結晶シリ
コンデバイス上に形成されたMOSデバイスであれば図12の構成でIsense=1n
A〜3mAの範囲のA/D変換が可能である。すなわち、測定ダイナミックレンジは3,
000,000倍程度である。なお、レンジを低電流側にシフトさせるにはトランジスタ
ー2のチャネル幅Wを小さくし(あるいはチャネル長Lを大きくし)、高電流側にシフト
させるにはトランジスター2のチャネル幅Wを大きくすれば良い(あるいはチャネル長L
を小さくする)。この場合もダイナミックレンジは変化しない。
形成されたいわゆるLTPS(Low Temperature Poly Silicon)薄膜トランジスターにお
いては、移動度が100cm2/V/S前後であり、Kink電圧が低く、Vkink=
6V程度でKink現象が生じはじめる。また、オフリークが高く、Vds=Vgs=V
thでのIleakはW=10μm、L=6μmで10nA程度になる。また前述のΔV
thも数10mV〜200mV程度と大きくなり、先ほどと同様の計算を行うと、測定可
能な電流範囲はIsense=10nA〜80μAであって、ダイナミックレンジは8,
000倍程度とMOSトランジスターに比べ非常に狭くなる。
コンデバイス上のMOSトランジスターを用いる場合に比べ、十分なA/D変換ダイナミ
ックレンジがとれないという問題点を有する。
たA/D変換回路であって、十分なA/D変換ダイナミックレンジをとることを可能とし
、更には、ポリシリコン薄膜トランジスターに相応しいA/D変換回路を提案するもので
ある。
このような構成を用いれば、電圧検出回路は、複数のCMOSインバーター又はCMOSクロックド・インバーターで構成されるのため、薄膜ポリシリコンを能動層に用いた電界効果型トランジスターを用いた回路であっても十分なA/D変換ダイナミックレンジを確保することができる。
案する。これによれば、A/D変換回路をガラス基板上にアクティブマトリクスと同一製
造工程で製造することができるために、安価にセンサー内蔵の電気光学装置を製造できる
。これを電子機器に組み込むことで表示品位に優れて多機能な電子機器をより抵コストで
製造することができる。また、センサーの配置自由度が高まるため、外形を小さくでき、
デザイン性に優れた電子機器を製造できるというメリットも有する。
変換回路100aの構成例であり、図12の従来の構成と同じ箇所には、同じ符号を付し
て、説明を省略する。
この回路では電流量Isenseと電位VAとの変換にトランジスターを用いず、第1
の容量素子としてのコンデンサー12及び第2の容量素子としてのコンデンサー14を配
置している。レンジ切替回路としてのトランジスター15、第1のスイッチ素子としての
トランジスター11および電圧検出回路としてのコンパレーター回路3を構成する各トラ
ンジスターは基板としてのガラス基板上に形成された薄膜ポリシリコンを能動層に用いた
電界効果型トランジスターにより構成される。
は、センサー1からの出力を電流量に応じた電圧に変換する電流電圧変換回路を構成し、
トランジスター15は、該電流電圧変換回路の測定レンジとしての電流電圧変換範囲の範
囲を切り替えるレンジ切り替え回路を構成する。
デンサー14が、Node−Aと電源電位VSとの間に並列に接続される。トランジスタ
ー15のゲート電極には、電流電圧変換レンジの範囲を切り替えるためのレンジ切り替え
信号V1が接続されている。
=9.9pFとする。VD、VSは外部から与えられる電源電位であって、例えばVD=
8V、VS=0Vとする。トランジスター11、トランジスター15は薄膜ポリシリコン
を能動層としてもつNチャネル型電界効果型トランジスターであって、それぞれチャネル
幅W=20μm、チャネル長L=6μmとする。
、トランジスター15はONし、Node−Aに繋がっている容量はC12+C14=1
0pFとなる。V1=VSのとき、トランジスター15はOFFし、Node−Aに繋が
っている容量はC12=100fFとなる。
setは電源電位VDとなり、トランジスター11がONしてNode−Aの電位VAは
初期電位Vpが書き込まれる。初期電位Vpは、基準電位Vrefよりも小さい値である
。ここでは例えばVref=4V、Vp=3Vとする。
11はOFFする。この後、時間t>t0でセンサー1にはその測定量に応じて電流量I
senseが流れ、電位VAは電源電位VDに近づいていく。従って電位VAは時間tの
関数となって以下の(式11)で表すことが出来る。
リシリコン膜を能動層として用いたラテラル型PIN接合ダイオードを用いた光センサー
デバイスである。ここではカソード電極を電源電位VDに接続し、アノード電極をNod
e−Aに接続し、常時逆バイス状態で使用する。この時、センサー1には電圧(VD−V
A)が一定の条件下では照度にのみ依存する定常電流源となるので以下の(式12)が成
立する。
Vp<VA(t)<Vrefで使用するので、基準電位Vrefをあまり大きくしないこ
とが必要となる。
ここでNode−Aはコンパレーター回路3に接続されており、電位VA(t)と基準
電位Vrefが比較され、Vref>VA(t)の時はLow電位(≒VS)が、Vre
f<VA(t)の時はHigh電位(≒VD)が出力される。なお、コンパレーター回路
3は図13の従来例と同じ構成であっても良いし、図2、図3に示すような構成であって
もよい。
位Vrefが電源電位VSにより近い場合は図13の構成が、基準電位Vrefが電源電
位VDにより近い場合は図2の構成が適している。一方、図3の構成は素子数が大きく回
路面積が大きくなるが図13あるいは図2の構成より動作する基準電位Vrefの範囲が
広い。また、これらの他に図13や図2の構成に定電流源(バイアス電圧をゲートに印加
したトランジスターなどが用いられる)を電源電位VD又は電源電位VSの電源に直列に
繋ぐことで動作マージンの拡大を図った構成なども考えられる。以上のうち、いずれのコ
ンパレーターを用いるかは面積、動作マージンなどのトレードオフで最も適したものを選
択すればよい。
は反転する。従って、出力信号OUTの電位が反転した反転時間t’がわかれば(式14
)から電流量Isenseを知ることができる。
くなるとセンサー1の1センス期間が長くなるからであり、要求に応じて一定の期間以下
としなくてはならない。本実施例は液晶表示装置に搭載する照度センサー回路であり、外
光の照度が変化した時にすみやかにフィードバックをする必要があるため、t’−t0<
1/10秒という制約があるとする。
動作速度が有限であり、コンパレーター回路3からの出力を処理する回路も一定の処理時
間を要するからで、本実施例ではt’−t0>10μ秒という制約があるとする。
また、VD>>Vref>Vp>VSという制約があるので、Vref−Vpもあまり
大きく変えることはできない。
enseの範囲は、1pA〜10nAとなって測定ダイナミックレンジは10,000倍
であって従来例の薄膜トランジスターでの結果と大きな差異は無い。
しかしながら、V1=VDに切り替えることによって、電流量Isenseは100p
A〜10μAの範囲で測定可能であって、両モードでのレンジをあわせるとIsense
=1pA〜10μAとが測定可能な電流領域であって測定ダイナミックレンジを10,0
00,000倍に広げることが可能である。
表示装置を実現する実施例1での透過型VGA解像度液晶表示装置のためのアクティブマ
トリクス基板101の構成図である。アクティブマトリクス基板101上には、480本
の走査線A1〜A480と1920本のデータ線B1〜B1920が直交して形成されて
おり、480本の容量線D1〜D480は走査線A1〜A480と並行かつ交互に配置さ
れている。容量線D1〜D480は相互に短絡されてコモン電位入力端子602に接続さ
れる。対向導通部304もまた、コモン電位入力端子602に接続される。また、図1で
示すセンサー1及びA/D変換回路100aもやはりアクティブマトリクス基板101上
に形成され、その出力信号OUT1〜OUT8は出力端子603に繋がっており、外光の
照度に応じた出力がなされる。
480の整数)とデータ線Bm(mは、1≦m≦1920の整数)の各交点にはNチャネ
ル型電界効果ポリシリコン薄膜トランジスターよりなる画素スイッチング素子401(A
n,Bm)が形成されており、そのゲート電極は走査線Anに、ソース・ドレイン電極は
それぞれデータ線Bmと画素電極402(An,Bm)に接続されている。画素電極40
2(An,Bm)は容量線Dn(nは、1≦n≦480の整数)と補助容量コンデンサー
を形成し、また液晶表示装置として組み立てられた際には液晶素子をはさんでコモン電極
としての対抗基板電極とやはりコンデンサーを形成する。ここでトランジスター11、ト
ランジスター15、コンパレーター回路3を構成する各トランジスターと画素スイッチン
グ素子401(An,Bm)は同一工程で製造されている。
た、データ線B1〜B1920はデータ線駆動回路302およびデータ線プレチャージ回
路303に接続されて映像信号及びプレチャージ電位を与えられる。走査線駆動回路30
1、データ線駆動回路302およびデータ線プレチャージ回路303は信号入力端子60
1に接続され、必要な各種信号および電源電位を与えられる。走査線駆動回路301、デ
ータ線駆動回路302、データ線プレチャージ回路303はアクティブマトリクス基板上
にポリシリコン薄膜トランジスターを集積することで形成されており、画素スイッチング
素子401(An,Bm)と同一工程で製造される、いわゆる駆動回路内蔵型の液晶表示
装置となっている。
液晶装置の斜視構成図(一部断面図)である。液晶表示装置910は、第1の基板として
のアクティブマトリクス基板101と第2の基板としての対向基板912とでネマティッ
ク相をなす液晶材料922を挟持し、シール材923でアクティブマトリクス基板101
と対向基板912とを貼り合わせ、液晶材料922を封入している。アクティブマトリク
ス基板101の画素電極上には、図示しないがポリイミドなどからなる配向材料が塗布さ
れラビング処理された配向膜が形成されている。また、対向基板912は、図示しないが
画素に対応したカラーフィルタと、光抜けを防止し、コントラストを向上させるためのブ
ラックマトリクスと、コモン電位が供給されるITO膜でなる対向電極が形成され、液晶
材料922と接触する面にはポリイミドなどからなる配向材料が塗布され、アクティブマ
トリクス基板101の配向膜のラビング処理の方向とは直交する方向にラビング処理され
ている。
1の外側には、下偏光板925を各々配置し、互いの偏光方向が直交するよう(クロスニ
コル状)に配置する。さらに下偏光板925下には、面光源を成すバックライトユニット
926が配置される。バックライトユニット926は、冷陰極管やLEDに導光板や散乱
板をとりつけたものでも良いし、EL素子によって全面発光するユニットでもよい。バッ
クライトユニット926は、コネクタ926aを通じて電子機器本体と接続され、電源を
供給される。図示しないが、さらに必要に応じて、周囲を外殻で覆っても良いし、あるい
は上偏光板924のさらに上に保護用のガラスやアクリル板を取り付けても良いし、視野
角改善のため光学補償フィルムを貼っても良い。
部927が設けられ、その張り出し部927にある信号入力端子601、コモン電位入力
端子602、出力端子603(図4参照)には、可撓性基板としてのFPC928a及び
外部駆動IC929が実装され、アクティブマトリクス基板101上の複数の信号入力端
子が電気的に接続されている。図1では、外部駆動IC929は2個のICで構成されて
いるが、1個もしくは3個以上でもよい。FPC928aは、電源IC、信号制御IC、
コンデンサー、抵抗、ROM、バックライト制御ユニット930などを有する制御基板9
21に接続され、基準電位、制御信号、映像データをアクティブマトリクス基板101へ
供給する。また、制御基板921はコネクタ928cを通じてバックライトユニット92
6にも接続され、制御基板921上のバックライト制御ユニット930によってバックラ
イトユニット926はそのON・OFF、輝度調整が可能なようになっている。
びA/D変換回路100aの出力信号OUTが入力される。また、同様に制御基板921
はFPC928aを通じてセンサー1及びA/D変換回路100aに対してレンジ切り替
え信号V1を出力することで、センサー1及びA/D変換回路100aの測定レンジを切
り替えることができる。出力信号OUT1〜OUT8は外部の照度に応じて変化するので
、この信号をもとに制御基板921上のバックライト制御ユニット930はバックライト
ユニット926の輝度を調整、あるいはON/OFFを行うことで外光に応じて最も視認
性の良い状態にバックライトユニット926を保つことができるのである。
に示す。ここでバックライト制御ユニット930からバックライトユニット926に送ら
れる輝度制御信号は0〜255の1Byteデータであり、制御信号が255のとき輝度
MAXであり、制御信号が0のときバックライトOFFであるとする。バックライト制御
ユニット930はまずV1=VSとして出力信号OUTのデータを読み込む。このとき、
出力信号OUTが全てHigh(VD)であればV1=VDに切り替え、再度読み込みを
行う。切り替え後、出力信号OUTが全てLow(VS)であれば再度V1=VSに切り
替える。このようにしてレンジを切り替えながら出力信号OUTを読み込み、図7のよう
なルックアップテーブルを参照して出力信号OUTおよびレンジ切り替え信号V1の状態
から設定値を読み込み、バックライト照度を読み込んだ設定値に設定する。このような動
作を0.1秒おきに繰り返すアルゴリズムとなっている。図7のルックアップテーブルは
照度がセンサー限界検出感度程度の非常に暗い時にはまぶしくないようにある程度の照度
でバックライトをつけ、明るくなるにつれて照度を増して外光によってみにくくなること
を防止している。V1=VDの時のレンジの下限とV1=VDの時のレンジの上限はオー
バーラップしているから、設定値もオーバーラップしている。本実施例では透過型液晶表
示装置であるので、外光に対してバックライト照度が単調に増加する設定にしているが、
半透過型液晶表示装置の場合はある程度外光が明るくなり、反射モードのみで十分視認性
が良いくらいの外光照度になればバックライトをOFF(設定=0)にすればよい。
整する構成を例としてあげたが、温度センサーを内蔵して液晶やバックライトの温度依存
性を調整して常に最適な表示特性を得る構成など、様々なセンサー1を基板上に内蔵する
際にも応用可能である。例えば(式8)のようにインピーダンスが温度によって変化する
温度センサーを内蔵するのであれば、(式12)にかわって次の(式14)を用いる。
ばらつく場合は事前に較正を行って(式13)、(式15)に基づくIsense−t’
あるいはRsense−t’変換テーブルをモジュール内にEPROM等で個別に書き込
んでおき、変換する際はそのテーブルを参照すると良い。
光学装置としての液晶表示装置910と、これを制御する表示情報処理回路780、中央
演算回路781、外部I/F回路782、入出力機器783、電源回路784よりなる。
表示情報処理回路780は、中央演算回路781からのコマンドに基づき、RAM(Rand
om Access Memory)に格納した映像データを適宜書き換え、タイミング信号とともに液晶
表示装置910へ映像信号を供給する。中央演算回路781は、外部I/F回路782か
らの入力に基づいて様々な演算を行い、その結果をもとに表示情報処理回路780および
外部I/F回路782へコマンドを出力する。外部I/F回路782は、入出力機器78
3からの情報を中央演算回路781へ送るとともに、中央演算回路781からのコマンド
に基づいて入出力機器783を制御する。入出力機器783とは、スイッチ、キーボード
、ハードディスク、フラッシュメモリユニットなどである。また、電源回路784は、上
記の各構成要素に所定の電源電圧を供給する。
ここで電子機器とは、具体的にはモニター、TV、ノートパソコン、PDA、デジタル
カメラ、ビデオカメラ、携帯電話、フォトビューワー、ビデオプレイヤー、DVDプレイ
ヤー、オーディオプレイヤーなどである。
ブマトリクス基板101上に形成し、これを用いて電気光学装置を構成することで、セン
サー1を内蔵した高付加価値のパネルを作成でき、またそのパネルを電子機器に応用する
ことで高品質な表示品位を有する電子機器を実現できるのである。
1及びA/D変換回路100bの回路構成図である。
第1のスイッチ素子としてのトランジスター11、第1の容量素子としてのコンデンサ
ー12、第2の容量素子としてのコンデンサー14、レンジ切替回路としてのトランジス
ター15については実施例1の同じ番号の説明と全く構成・動作であって、Node−A
の総容量C1がV1=VSの時は100fF、V1=VDの時は10pFになるのも同様
である。トランジスター36及びトランジスター37のチャネル長・チャネル幅はトラン
ジスター15と同じである。
してNode−Aに接続され、他端がそれぞれ電位Vp1および電位Vp2に接続されて
おり、レンジ切り替え信号V1に応じて、リセット電位を切り替えるリセット電位切替回
路を構成する。信号XV1はレンジ切り替え信号V1の逆極性信号であって、V1=VD
のときXV1=VS、V1=VSのときXV1=VDである。V1=VS(XV1=VD
)の時は実施例1と同様に電位Vp1がVreset=VDタイミングにおいて書き込ま
れる。一方、V1=VD(XV1=VS)の時は電位Vp2がVreset=VDタイミ
ングにおいて書き込まれる。
ー1及びA/D変換回路100cの回路構成図である。
Node−Aのレンジ切替回路としての容量切り替えの手段として、実施例1や実施例
2で示したようなコンデンサーとスイッチを用いる構成の代わりに電界効果型のトランジ
スター23のソース・ドレイン電極を短絡した電界効果コンデンサーを用いている。電界
効果型のトランジスター23のソース・ドレイン電極はレンジ切り替え信号V1に接続さ
れている。Node−Aの電位VAは初期電位Vpと基準電位Vrefとの間であって、
VS+Vth<Vp<VD−Vthとする。ここで閾値電圧Vthはトランジスター23
の閾値電圧である。トランジスター21のチャネル幅W=20μm、チャネル長L=6μ
m、トランジスター23のチャネル幅W=2770μm、チャネル長L=10μmとする
。また、コンデンサー22の容量は100fFとする。
VS>Vthであって、トランジスター23はONし、ゲート電極とオーバーラップした
薄膜ポリシリコン領域にはチャネルが形成される。この時、トランジスター23のゲート
絶縁膜膜厚=100nm、比誘電率=4.0とすると、トランジスター23のゲートとソ
ース・ドレインとの間、すなわちNode−AとV1との間の容量は9.9pFである。
すなわち、この時のNode−AとV1との間の総容量はコンデンサー22の容量を足し
て10pFとなる。
VD<0であって、トランジスター23はOFFし、ゲート電極とオーバーラップした薄
膜ポリシリコン領域は高抵抗となる。この時、トランジスター23のゲートとソース・ド
レインとの間、すなわちNode−AとV1との間の容量はほぼ0となって、この時のN
ode−AとV1との間の総容量はコンデンサー22の容量のみで100fFとなる。
回路としての電圧検出手段としてクロックド・インバーター370、クロックド・インバ
ーター380を用いる。信号XV1はレンジ切り替え信号V1の逆極性信号であって、V
1=VDのときXV1=VS、V1=VSのときXV1=VDである。すなわち、V1=
VSの時はクロックド・インバーター380が動作し、V1=VDの時はクロックド・イ
ンバーター370が動作する。ここでクロックド・インバーター370の動作点V37と
クロックド・インバーター380の動作点V38はV38>V37>Vpとなるようにク
ロックド・インバーター370、クロックド・インバーター380を構成するトランジス
ターのサイズを設定する。ここで動作点とは、クロックド・インバーターがクロック・オ
ン時に入力電位と出力電位が等しくなる時の入力電位として定義され、動作点を境にクロ
ックド・インバーターの出力はHigh・Lowが逆転することになる。
ネル幅を50μm、pチャネル型トランジスターのチャネル幅を10μm、クロックド・
インバーター380を構成するNチャネル型トランジスターのチャネル幅を30μm、p
チャネル型トランジスターのチャネル幅を30μmと構成して、チャネル幅の比を異なら
せて、V37=2.5V、V38=4Vと設定した。また、トランジスター23の閾値電
圧Vthは1V程度であって、VD=8V、VS=0V、Vp=2Vとする。
表される。V1=VDの時、クロックド・インバーター370はVA(t)=V37=2
.5Vで出力信号OUTが反転するから、この時のタイミングを反転時間t’とすると、
電流量Isenseは(式17)で表される(C1=100fF)。
とV1=VSの時のレンジをあわせ、Isense=0.5pA〜2μAが測定可能な領
域となって、4,000,000倍の測定ダイナミックレンジを有することになる。
以下、電気光学装置への応用などは実施例1と同様であるので省略する。
使用しても良い。この構成はクロックド・インバーター370,380の変わりに2つの
コンパレーター回路31,32を与えた回路構成で、基準電位としてV37(=2.5V
)とV38(=4.0V)を与えることで、本実施例と全く同様の動作を実現している。
コンパレーター回路31,32の具体的な構成としては図2、図3、図13のいずれかの
回路を使用すればよい。図11の構成はコンパレーター回路を使用しているため、トラン
ジスターの閾値電圧Vthが変動しても図10の構成に比べ精度が低下しにくい。しかし
ながら、素子数が多くなるため、回路面積が増大するというデメリットも有するので、バ
ランスを考慮してどちらを使用するかを決めればよい。
ず、測定量を電流量に変換するセンサーであればいかなるセンサーにも応用可能である。
また、電気光学装置として液晶表示装置だけでなく、有機ELディスプレイ等に応用して
も一向に差し支えない。基板としてガラス基板ではなく石英基板やプラスチック基板上を
用いてもよい。
ば、実施例1でコンパレーター3の代わりに実施例3でのクロックド・インバーター37
0,380のような構成を組み合わせても良いし、実施例2でも同様である。
ーやインバーター、伝送ゲートの数を増やしてより多階調でA/D変換できるようにして
もよい。
…第1のスイッチ素子としてのトランジスター、12…第1の容量素子としてのコンデン
サー、14…第2の容量素子としてのコンデンサー、15…レンジ切替回路としてのトラ
ンジスター、21,23,36,37…トランジスター、22…コンデンサー、31,3
2…コンパレーター回路、100a,100b,100c,100d…A/D変換回路、
101…第1の基板としてのアクティブマトリクス基板、301…走査線駆動回路、30
2…データ線駆動回路、303…データ線プレチャージ回路、304…対向導通部、37
0,380…クロックド・インバーター、401(An,Bm)…画素スイッチング素子
、402(An,Bm)…画素電極、601…信号入力端子、602…コモン電位入力端
子、603…出力端子、780…表示情報処理回路、781…中央演算回路、782…外
部I/F回路、783…入出力機器、784…電源回路、910…電気光学装置としての
液晶表示装置、912…第2の基板としての対向基板、921…制御基板、922…液晶
材料、923…シール材、924…上偏光板、925…下偏光板、926…バックライト
ユニット、926a,928c…コネクタ、927…張り出し部、928a…可撓性基板
としてのFPC、929…外部駆動IC、930…バックライト制御ユニット、An,A
1〜A480…走査線、Bm,B1〜B1920…データ線、C1…総容量、Dn,D1
〜D480…容量線、Isense…電流量、MAX…輝度、OFF…バックライト、O
UT,OUT1〜OUT8…出力信号、PIN…ラテラル型、Rsense…インピーダ
ンス、t,t0…時間、t’…反転時間、V1…レンジ切り替え信号、V37,V38…
動作点、VA(t),VA,Vp1,Vp2…電位、VD,VS…電源電位、VGA…透
過型、Vp…初期電位、Vref…基準電位、Vreset…初期電位書き込み信号、V
th…閾値電圧、XV1…信号。
Claims (3)
- 基板上に薄膜ポリシリコンを能動層に用いたトランジスターを備えた電子回路であって、
測定量を電流量に変換するセンサーと、
蓄積回路と、該蓄積回路の容量値を切り替えることで電流電圧変換レンジを切り替えるレンジ切替回路と、を有し、前記電流電圧変換レンジに基づき、前記センサーで変換された前記電流量を電圧に変換する電流電圧変換回路と、
複数のCMOSインバーター又はCMOSクロックド・インバーターで構成され、前記電流電圧変換回路で変換された前記電圧を検出し所定の信号を出力する電圧検出回路と、 前記電流電圧変換レンジに応じて、前記電圧検出回路を構成する前記複数のCMOSインバーター又はCMOSクロックド・インバーターの少なくとも1つを選択する選択回路と、
を備え、
前記電圧検出回路の前記CMOSインバーター又は前記CMOSクロックド・インバーターを構成するNチャネル型トランジスターのチャネル幅とPチャネル型トランジスターのチャネル幅の比が異なることを特徴とする電子回路。 - 請求項1に記載の電子回路を備えたことを特徴とする電気光学装置。
- 少なくとも、請求項2に記載の前記電気光学装置と、該電気光学装置に表示する表示情報を処理する表示情報処理回路とを備えたことを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008164184A JP4831133B2 (ja) | 2008-06-24 | 2008-06-24 | 電子回路、電気光学装置およびこれを備える電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008164184A JP4831133B2 (ja) | 2008-06-24 | 2008-06-24 | 電子回路、電気光学装置およびこれを備える電子機器 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006137410A Division JP4175384B2 (ja) | 2006-05-17 | 2006-05-17 | 電子回路、電気光学装置およびこれを備える電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009025816A JP2009025816A (ja) | 2009-02-05 |
JP4831133B2 true JP4831133B2 (ja) | 2011-12-07 |
Family
ID=40397616
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008164184A Expired - Fee Related JP4831133B2 (ja) | 2008-06-24 | 2008-06-24 | 電子回路、電気光学装置およびこれを備える電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4831133B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7132197B2 (ja) * | 2019-09-19 | 2022-09-06 | 株式会社東芝 | 保護回路、半導体装置及び方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0864841A (ja) * | 1994-08-18 | 1996-03-08 | Fujikura Ltd | 半導体加速度センサ |
JPH0864693A (ja) * | 1994-08-18 | 1996-03-08 | Fujikura Ltd | 半導体センサ |
DE19740211A1 (de) * | 1997-09-12 | 1999-03-18 | Bodenseewerk Perkin Elmer Co | Detektoreinrichtung zur Verwendung in der Atomabsorptionsspektroskopie |
JP2005345286A (ja) * | 2004-06-03 | 2005-12-15 | Seiko Epson Corp | 光センサ、光センサ出力処理方法、表示装置および電子機器 |
-
2008
- 2008-06-24 JP JP2008164184A patent/JP4831133B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009025816A (ja) | 2009-02-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4187006B2 (ja) | 電子回路、電気光学装置およびこれを備える電子機器 | |
JP4175384B2 (ja) | 電子回路、電気光学装置およびこれを備える電子機器 | |
JP6983264B2 (ja) | 酸化物トランジスタの閾値電圧に対する補償を行うディスプレイを有する電子デバイス | |
US8537124B2 (en) | Touch sensor, liquid crystal display panel having the same and driving method for the same | |
US7825361B2 (en) | Light sensor test unit of testing a light sensor that senses an external light, method of testing light sensor using the same and display apparatus | |
US10395609B2 (en) | Semiconductor device, display panel, display device, input/output device, and data processing device | |
US7805272B2 (en) | Sensing circuit, optical detection circuit, display device, and electronic apparatus | |
JP2008022412A (ja) | 電子回路、電気光学装置およびこれを備える電子機器 | |
US20140085172A1 (en) | Flat Panel Display, Threshold Voltage Sensing Circuit, and Method for Sensing Threshold Voltage | |
US20080278667A1 (en) | Display device and electronic apparatus including display device | |
KR102542606B1 (ko) | 화소 및 이를 포함하는 표시 장치 | |
JP2005340265A (ja) | 光センサ、光センサの読取方法、マトリクス型光センサ回路および電子機器 | |
JP2007322830A (ja) | 表示装置及びその制御方法 | |
JP4831133B2 (ja) | 電子回路、電気光学装置およびこれを備える電子機器 | |
KR101502371B1 (ko) | 액정 표시 장치 및 이의 구동 방법 | |
CN111486979B (zh) | 一种温度检测电路及其驱动方法、显示装置及其驱动方法 | |
JP2008218854A (ja) | 光量検出回路、電気光学装置および電子機器 | |
US10902790B2 (en) | Semiconductor device, display panel, display device, input/output device, and data processing device | |
JP2009065209A (ja) | 光センサ、光センサの読取方法、マトリクス型光センサ回路および電子機器 | |
JP2005091646A (ja) | アクティブマトリクス基板、表示装置および電子機器 | |
JP2015059786A (ja) | 発振回路、計測装置、半導体装置、電気光学装置、及び電子機器 | |
JP2008205480A (ja) | 光センサ、光センサの読取方法、マトリクス型光センサ回路および電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20100526 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20100526 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110607 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110726 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110823 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110905 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4831133 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140930 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140930 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140930 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |