JP4830402B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4830402B2 JP4830402B2 JP2005242791A JP2005242791A JP4830402B2 JP 4830402 B2 JP4830402 B2 JP 4830402B2 JP 2005242791 A JP2005242791 A JP 2005242791A JP 2005242791 A JP2005242791 A JP 2005242791A JP 4830402 B2 JP4830402 B2 JP 4830402B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- wafer
- identifier
- wiring
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
図1は、本発明の実施の形態1に係る半導体装置を示す上面図である。チップ1の表面には、識別子としてチップタグ2が作り込まれている。ただし、チップタグ2は、チップの表面に埋め込んでもよい。このチップタグ2には、半導体装置が属するロット名又はウェハ番号が書き込まれている。
図3は、本発明の実施の形態2に係る識別子を示す上面図である。まず、チップの表面に、複数の抵抗3を直列に接続した2本の抵抗列を平行に作成する。次に、それぞれの抵抗列の一端にパッド4を接続する。
図4は、本発明の実施の形態3に係る識別子を示す上面図である。複数の縦配線10と複数の横配線11を別の層に作成した格子状の配線が設けられている。ただし、縦配線10と横配線11の間には層間絶縁膜が存在するため、互いに絶縁されている。
図5は、本発明の実施の形態4に係る識別子を示す上面図である。チップ上に下地膜17を介して、平行に5つの抵抗18が配置されている。各抵抗18の一端にパッド19が接続され、他端に配線20が接続されている。配線20はまとめてパッド21に接続されている。
2 チップタグ
3 抵抗
4,14,15,19,21 パッド
5 配線
6 リファレンス抵抗
10 縦配線
11 横配線
12,13 抵抗列
16 コンタクトホール
17 下地膜
18 抵抗
20 配線
Claims (4)
- ウェハをロットごとに処理して前記ウェハ上に複数の半導体装置を製造する工程と、
各半導体装置の固有の特性を評価する工程と、
各半導体装置の固有の特性とその半導体装置が属するロット名又はウェハ番号の情報を関連付けたデータを作成する工程と、
各チップの表面に、その半導体装置が属するロット名又はウェハ番号を示す識別子を付す工程と、
前記ウェハを前記半導体装置ごとに分割する工程とを有し、
前記識別子は、複数の抵抗を直列に接続した2本の抵抗列と、前記2本の抵抗列の間を接続する配線とを有し、
前記配線は、ステッパマスクを用いて転写することにより形成され、
前記転写の際にオフセット量を調整することで前記配線の位置を変えて前記識別子の抵抗値を調整し、
前記識別子の抵抗値により前記半導体装置の情報が識別されることを特徴とする半導体装置の製造方法。 - ウェハをロットごとに処理して前記ウェハ上に複数の半導体装置を製造する工程と、
各半導体装置の固有の特性を評価する工程と、
各半導体装置の固有の特性とその半導体装置が属するロット名又はウェハ番号の情報を関連付けたデータを作成する工程と、
各チップの表面に、その半導体装置が属するロット名又はウェハ番号を示す識別子を付す工程と、
前記ウェハを前記半導体装置ごとに分割する工程とを有し、
前記識別子は、複数の縦配線と複数の横配線を別の層に作成した格子状の配線と、前記複数の縦配線に接続された抵抗列と、前記複数の横配線に接続された抵抗列と、前記複数の縦配線の1つと前記複数の横配線の1つとを接続するコンタクトホールとを有し、
前記コンタクトホールは、ステッパマスクを用いて転写することにより形成され、
前記転写の際にオフセット量を調整することで前記コンタクトホールの位置を変えて前記識別子の抵抗値を調整し、
前記識別子の抵抗値により前記半導体装置の情報が識別されることを特徴とする半導体装置の製造方法。 - ウェハをロットごとに処理して前記ウェハ上に複数の半導体装置を製造する工程と、
各半導体装置の固有の特性を評価する工程と、
各チップの表面に、その半導体装置の固有の特性を示す識別子を付す工程と、
前記ウェハを前記半導体装置ごとに分割する工程とを有し、
前記識別子は、複数の抵抗を直列に接続した2本の抵抗列と、前記2本の抵抗列の間を接続する配線とを有し、
前記配線は、ステッパマスクを用いて転写することにより形成され、
前記転写の際にオフセット量を調整することで前記配線の位置を変えて前記識別子の抵抗値を調整し、
前記識別子の抵抗値により前記半導体装置の情報が識別されることを特徴とする半導体装置の製造方法。 - ウェハをロットごとに処理して前記ウェハ上に複数の半導体装置を製造する工程と、
各半導体装置の固有の特性を評価する工程と、
各チップの表面に、その半導体装置の固有の特性を示す識別子を付す工程と、
前記ウェハを前記半導体装置ごとに分割する工程とを有し、
前記識別子は、複数の縦配線と複数の横配線を別の層に作成した格子状の配線と、前記複数の縦配線に接続された抵抗列と、前記複数の横配線に接続された抵抗列と、前記複数の縦配線の1つと前記複数の横配線の1つとを接続するコンタクトホールとを有し、
前記コンタクトホールは、ステッパマスクを用いて転写することにより形成され、
前記転写の際にオフセット量を調整することで前記コンタクトホールの位置を変えて前記識別子の抵抗値を調整し、
前記識別子の抵抗値により前記半導体装置の情報が識別されることを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005242791A JP4830402B2 (ja) | 2005-08-24 | 2005-08-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005242791A JP4830402B2 (ja) | 2005-08-24 | 2005-08-24 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007059605A JP2007059605A (ja) | 2007-03-08 |
JP4830402B2 true JP4830402B2 (ja) | 2011-12-07 |
Family
ID=37922831
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005242791A Expired - Fee Related JP4830402B2 (ja) | 2005-08-24 | 2005-08-24 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4830402B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009076625A (ja) | 2007-09-20 | 2009-04-09 | Hitachi Ltd | 半導体装置およびその製造方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61278127A (ja) * | 1985-05-31 | 1986-12-09 | Mitsubishi Electric Corp | 半導体装置 |
JPH07235617A (ja) * | 1994-02-23 | 1995-09-05 | Hitachi Ltd | 半導体装置 |
-
2005
- 2005-08-24 JP JP2005242791A patent/JP4830402B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007059605A (ja) | 2007-03-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4359576B2 (ja) | 第2の基板上に第1の基板のチップを配置する方法 | |
US10431551B2 (en) | Visual identification of semiconductor dies | |
CN101147148B (zh) | 将制作监视器添加到集成电路芯片的方法 | |
US20020056070A1 (en) | Method and apparatus for extracting parasitic element of semiconductor circuit | |
JP2008523607A (ja) | 識別コードを有する半導体チップ、その製造方法及び半導体チップの管理システム | |
JP4838061B2 (ja) | 半導体集積回路におけるチップid付加方法 | |
JP4830402B2 (ja) | 半導体装置の製造方法 | |
US20070114652A1 (en) | Surface-mount packaging for chip | |
US10109590B2 (en) | Indexing of electronic devices distributed on different chips | |
WO2007043470A1 (ja) | 転写生成物、転写生成物の製造方法、転写生成物の配置位置特定方法 | |
JP5426885B2 (ja) | 半導体装置、半導体装置の製造方法、半導体装置の製造装置 | |
US8344477B2 (en) | Semiconductor chip, semiconductor wafer, method of manufacturing semiconductor chip | |
JP3928681B2 (ja) | 半導体装置およびその製造方法 | |
JP2007042882A (ja) | 半導体装置、その製造方法及び半導体装置の個別管理情報認識方法 | |
JP2007150029A (ja) | テープキャリア及び検査結果管理方法 | |
CN107767882B (zh) | 用于带头模块的引线接合电研磨导件 | |
US10159150B2 (en) | Ceramic board with memory formed in the ceramic | |
KR100531956B1 (ko) | 메모리에서 각 층별 특성을 파악할 수 있는 다층 패드 | |
JPS596504B2 (ja) | 半導体素子および半導体素子製作用マスク | |
JPH10233350A (ja) | 半導体チップおよびそれを用いた半導体装置の製造システム | |
JP3937813B2 (ja) | 集積回路 | |
JPH05175089A (ja) | ウェーハidマーク構造及びその製法 | |
JP2001358144A (ja) | 半導体装置およびその製造方法 | |
JP2005302755A (ja) | 半導体集積回路の管理方法及び半導体集積回路 | |
CN115132724A (zh) | 一种芯片的布局结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080801 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090202 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110628 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110729 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110823 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110905 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4830402 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140930 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |