JP4830312B2 - Compound semiconductor single crystal and manufacturing method thereof - Google Patents
Compound semiconductor single crystal and manufacturing method thereof Download PDFInfo
- Publication number
- JP4830312B2 JP4830312B2 JP2005046112A JP2005046112A JP4830312B2 JP 4830312 B2 JP4830312 B2 JP 4830312B2 JP 2005046112 A JP2005046112 A JP 2005046112A JP 2005046112 A JP2005046112 A JP 2005046112A JP 4830312 B2 JP4830312 B2 JP 4830312B2
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- compound semiconductor
- crystal
- temperature
- melt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Description
本発明は、発光ダイオード（ＬＥＤ）、レーザダイオード（ＬＤ）等の光電子分野やトランジスタ等の電子分野に利用されるＧａＡｓ、ＩｎＰ、ＧａＰ、ＩｎＡｓ、ＧａＳｂ、ＩｎＳｂなどのＩＩＩ−Ｖ族化合物半導体単結晶、またはＣｄＴｅやＺｎＳｅなどのＩＩ−ＶＩ族化合物半導体単結晶とその製造方法に関するものである。 The present invention relates to a group III-V compound semiconductor single crystal such as GaAs, InP, GaP, InAs, GaSb, and InSb used in the optoelectronic field such as a light emitting diode (LED) and a laser diode (LD) and the electronic field such as a transistor. Or a group II-VI compound semiconductor single crystal such as CdTe or ZnSe and a method for producing the same.
化合物半導体単結晶としては、たとえばヒ化ガリウム（ＧａＡｓ）、リン化ガリウム（ＧａＰ）、ヒ化インジウム（ＩｎＡｓ）、リン化インジウム（ＩｎＰ）、アンチモン化ガリウム（ＧａＳｂ）、アンチモン化インジウム（ＩｎＳｂ）などのＩＩＩ−Ｖ族化合物半導体単結晶、およびテルル化カドミウム（ＣｄＴｅ）、セレン化亜鉛（ＺｎＳｅ）などのＩＩ−ＶＩ族化合物半導体単結晶があげられる。 Examples of compound semiconductor single crystals include gallium arsenide (GaAs), gallium phosphide (GaP), indium arsenide (InAs), indium phosphide (InP), gallium antimonide (GaSb), and indium antimonide (InSb). III-V group compound semiconductor single crystals and II-VI group compound semiconductor single crystals such as cadmium telluride (CdTe) and zinc selenide (ZnSe).
これらの化合物半導体単結晶は、水平ブリッジマン法（ＨＢ法）、液体封止引上げ法（ＬＥＣ法）、垂直ブリッジマン法（ＶＢ法）、垂直温度勾配凝固法（ＶＧＦ法）、ＶＢ法とＶＧＦ法を併用する方法などのさまざまな工業的方法により製造されている。これらのうちでＶＢ法とＶＧＦ法（それらを併用する方法を含む）は、他の製法では製造することができない低転位密度の結晶を製造できるので、近年特に注目を集めている。 These compound semiconductor single crystals are composed of the horizontal Bridgman method (HB method), liquid sealing pulling method (LEC method), vertical Bridgman method (VB method), vertical temperature gradient solidification method (VGF method), VB method and VGF. It is manufactured by various industrial methods such as a method using a combination of methods. Among these, the VB method and the VGF method (including methods using them in combination) have attracted particular attention in recent years because they can produce crystals with a low dislocation density that cannot be produced by other production methods.
ＶＢ法は、たとえば非特許文献１に記載されているように、化合物半導体原料を収容した坩堝をヒータなどの加熱手段を有する炉内に設置して原料を融解したのち、加熱手段を上昇させるか坩堝を下降させることによって、坩堝の下端に設置した種結晶側から融液を固化させることによって単結晶を成長させる方法である。坩堝には、一般に熱分解窒化ホウ素（ｐＢＮ）や石英などの材料が使用される。これに対して、ＶＧＦ法は、たとえば特許文献１に記載されているように、加熱手段と坩堝の位置関係を固定し、加熱手段の温度プロファイルを変化させることによって、種結晶側から温度を降下させて単結晶を成長させる方法である。
In the VB method, for example, as described in
ヒ化ガリウム（ＧａＡｓ）、リン化ガリウム（ＧａＰ）、リン化インジウム（ＩｎＰ）、ヒ化インジウム（ＩｎＡｓ）などのＩＩＩ−Ｖ族化合物半導体やテルル化カドミウム（ＣｄＴｅ）、セレン化亜鉛（ＺｎＳｅ）などのＩＩ−ＶＩ族化合物半導体のＶＢ法やＶＧＦ法による単結晶成長では、高蒸気圧成分の解離蒸発を防ぐ必要がある。そこで、原料の入った坩堝を石英アンプルに封入密閉してアンプル内の蒸気圧をコントロールする方法や、高耐圧のステンレス製チャンバ内で原料融液表面を酸化ホウ素（Ｂ2Ｏ3）などの液体封止剤で覆って、さらにアルゴンガスや窒素ガスで加圧封止することによって高蒸気圧成分が原料融液から解離蒸発するのを抑制する方法などが行われている。
ＶＢ法やＶＧＦ法などのように、縦型の単結晶成長用容器に化合物半導体の種結晶と原料を収容し、加熱手段によって種結晶の一部と原料を加熱融解して実質的に化学量論組成に調整した原料融液を作製し、そして種結晶の未融解部分から原料融液側に向けて結晶成長させる単結晶の製造方法では、一般に単結晶成長用容器の周囲に複数の加熱手段が配置され、原料融液を融点より高温にして、固液界面から種結晶側に向かって温度が低くなるように温度勾配が形成される。 As in the VB method and the VGF method, the seed crystal and raw material of the compound semiconductor are accommodated in a vertical single crystal growth vessel, and a part of the seed crystal and the raw material are heated and melted by a heating means to obtain a substantially stoichiometric amount. In a single crystal manufacturing method in which a raw material melt adjusted to a theoretical composition is prepared and crystal growth is performed from the unmelted portion of the seed crystal toward the raw material melt side, a plurality of heating means are generally provided around the single crystal growth vessel. And the temperature gradient is formed so that the temperature of the raw material melt is made higher than the melting point and the temperature decreases from the solid-liquid interface toward the seed crystal.
非特許文献２では、固液界面で発生する固化潜熱をＱL、固液界面から結晶側へ流出する熱流束をＱOUT、融液側から固液界面へ流入する熱流束をＱＩN、そして固液界面近傍において結晶側面から結晶に流入する熱流束をＱRで表すとき、固液界面の形状は下記式（１）の熱流束バランスに依存し、ＱR＞０のときに固液界面の形状が融液側に向かって凸形状になってＱR＜０のときに凹形状になると記載されている。化合物半導体の結晶成長においては、固液界面の形状が凹になればリニエジ（lineage）などの結晶欠陥が発生することが知られている。非特許文献２においては、固液界面の形状はできるだけ平坦にするのが好ましいとされ、下記式（２）の関係を満足するように、ＱL、ＱＩN、およびＱOUTを調整する必要があると記載されている。
ＱR ＝ ＱOUT −（ＱL ＋ ＱＩN） （１）
ＱR ＝ ＱOUT −（ＱL ＋ ＱＩN） ＞ ０ （２）
また、非特許文献２には、「成長速度を小さくすることによって固化潜熱ＱLを減少させることは、凸形状の固液界面の実現に有効であるが、結晶の生産性を低下させるという欠点がある。したがって、ＱＩNとＱOUTを調整することによって、凸形状の固液界面を実現するのが好ましい。」と記載されている。すなわち、凸形状の固液界面を実現するためには、ＱＩNを小さくするかＱOUTを大きくするのが好ましい旨が述べられている。しかし、ＱＩNを小さくすることには限界があるので、実質的には、結晶側の温度勾配大きくしてＱOUTを大きくすることによって、式（２）の関係を満足させなければならない。非特許文献２ではＬＥＣ法における熱流速バランスが示されているが、ＶＢ法やＶＧＦ法においては固体と液体の配置が上下反対になっているだけで、熱流束バランスに関する考え方は同じである。
In
Q R = Q OUT- (Q L + Q IN ) (1)
Q R = Q OUT − (Q L + Q IN )> 0 (2)
Further, Non-Patent
化合物半導体結晶の低転位密度化は、結晶品質における最も重要な課題の一つである。また、結晶の成長速度を速くすれば、製造コストを削減できるだけでなくて生産性向上にも寄与するので、成長速度の高速化は結晶製造における重要な技術課題である。ところが従来の製法では、低転位密度化と成長速度の高速化という２つの条件を同時に満足させることは困難であった。その理由は、以下のように考えられる。 Lowering the dislocation density of compound semiconductor crystals is one of the most important issues in crystal quality. Further, if the crystal growth rate is increased, not only the manufacturing cost can be reduced, but also the productivity can be improved. Therefore, increasing the growth rate is an important technical problem in crystal production. However, in the conventional manufacturing method, it has been difficult to satisfy the two conditions of low dislocation density and high growth rate at the same time. The reason is considered as follows.
すなわち、結晶の成長速度を速くするほど、固化潜熱ＱLが大きくなる。したがって、適正な固液界面形状を維持しながら成長させるためには、結晶の縦方向の温度勾配を大きくしてＱOUTを大きくする必要がある。その結果、結晶内部に大きな熱応力が生じて、結晶の転位密度が増加する。結晶の転位密度の増加は、その結晶を用いて作製されるデバイスの特性に悪影響を与えるので、固化潜熱ＱLの増加を伴う成長速度の増加には限界がある。固化潜熱の発生量が大きい大口径の結晶では、温度勾配や成長速度の制約が特に顕著になる。直径１００ｍｍのＧａＡｓ結晶の成長速度と転位密度の関係では、たとえば成長速度４ｍｍ／ｈの場合の転位密度は２，０００〜５，０００ｃｍ-2であるが、成長速度８ｍｍ／ｈの場合の転位密度は２０，０００〜５０,０００ｃｍ-2である。また、直径１５０ｍｍのＧａＡｓ結晶の成長速度と転位密度の関係では、たとえば成長速度３ｍｍ／ｈの場合の転位密度は３，０００〜１０，０００ｃｍ-2であるが、６ｍｍ／ｈの場合の転位密度は３０，０００〜１００,０００ｃｍ-2である。 That is, the higher the crystal growth rate, the greater the solidification latent heat Q L. Therefore, in order to grow while maintaining an appropriate solid-liquid interface shape, it is necessary to increase the Q OUT by increasing the temperature gradient in the longitudinal direction of the crystal. As a result, a large thermal stress is generated inside the crystal, increasing the dislocation density of the crystal. Since an increase in the dislocation density of a crystal adversely affects the characteristics of a device manufactured using the crystal, there is a limit to an increase in the growth rate accompanying an increase in the solidification latent heat Q L. In the case of a large-diameter crystal that generates a large amount of latent heat of solidification, restrictions on the temperature gradient and growth rate are particularly significant. In relation to the growth rate and dislocation density of a GaAs crystal having a diameter of 100 mm, for example, the dislocation density at a growth rate of 4 mm / h is 2,000 to 5,000 cm −2 , but the dislocation density at a growth rate of 8 mm / h. Is from 20,000 to 50,000 cm −2 . Further, regarding the relationship between the growth rate and dislocation density of a GaAs crystal having a diameter of 150 mm, for example, the dislocation density at a growth rate of 3 mm / h is 3,000 to 10,000 cm −2 , but the dislocation density at 6 mm / h. Is 30,000 to 100,000 cm -2 .
本発明者は、ＶＢ法やＶＧＦ法などによって、縦型の単結晶成長容器内に化合物半導体の種結晶と原料を収容し、加熱手段によって種結晶の一部と原料を融解して実質的に化学量論組成に調整した原料融液を作製し、種結晶の未融解部分から原料融液側に向かって結晶成長させる単結晶の製造方法において、化合物半導体の融点温度においてその結晶に比べて小さな熱伝導率を有する部材を単結晶成長用容器の外周に配置することによって、良好な固液界面形状を維持しながら原料融液の温度を降下させて結晶成長させ得ることを見出した。 The inventor accommodates a seed crystal and a raw material of a compound semiconductor in a vertical single crystal growth vessel by a VB method or a VGF method, and substantially melts a part of the seed crystal and the raw material by a heating means. In a method for producing a single crystal in which a raw material melt adjusted to a stoichiometric composition is prepared and crystal growth is performed from the unmelted portion of the seed crystal toward the raw material melt side, the melting point temperature of the compound semiconductor is smaller than that of the crystal. It has been found that by disposing a member having thermal conductivity on the outer periphery of the single crystal growth vessel, the temperature of the raw material melt can be lowered while maintaining a good solid-liquid interface shape to allow crystal growth.
本発明者はまた、その小さな熱伝導率を有する部材を単結晶成長用容器の外周に配置して原料融液の温度を降下させるに際に、原料融液の少なくとも一部をその融液状態に保ったまま融点より低温の状態すなわち過冷却状態にして、種結晶の未融解部分から融液側に向かって固化を進行させれば、融液内に新たな固化相を発生させることなく種結晶から融液の最上部まで一方向に固化が進行し、さらに良好に固液界面形状を維持しながら結晶成長させ得ることを見出した。 The inventor also arranges a member having the small thermal conductivity on the outer periphery of the single crystal growth vessel to lower the temperature of the raw material melt, and at least a part of the raw material melt is in the melt state. If the solidification is progressed from the unmelted portion of the seed crystal toward the melt side while maintaining the temperature at a temperature lower than the melting point, that is, in a supercooled state, the seed does not form a new solidified phase in the melt. It has been found that solidification proceeds in one direction from the crystal to the top of the melt, and that the crystal can be grown while maintaining the solid-liquid interface shape better.
本発明者はさらに、このような方法によって非常に小さな温度勾配の下で結晶を成長させることが可能となり、従来の製法では考えられなかった極めて転位密度の低い結晶を成長させ得ること、さらに、低温度勾配下の成長では不可能と考えられていた非常に速い成長速度での単結晶育成が可能なことを見出した。 Furthermore, the present inventor can grow a crystal under a very small temperature gradient by such a method, and can grow a crystal having a very low dislocation density, which has not been considered in the conventional manufacturing method. It was found that single crystals can be grown at a very high growth rate, which was considered impossible with growth under a low temperature gradient.
ＶＢ法やＶＧＦ法などによって、縦型の単結晶成長用容器に化合物半導体の種結晶と原料を収容し、加熱手段によって種結晶の一部と原料を融解して実質的に化学量論組成に調整した原料融液を作製し、種結晶の未融解部分から原料融液側に向かって結晶成長させる単結晶の製造方法においては、通常は多数のヒータによって所望の温度分布を形成して、式（２）の関係を満足するように固液界面で発生する固化潜熱ＱL、固液界面から結晶側へ流出する熱流束ＱOUT、および融液側から固液界面へ流入する熱流束ＱＩNを制御しなければ、固液界面を適正な形状に制御することができない。しかし、限られた個数のヒータで適正な温度分布を形成して、さらに結晶成長の最初から最後まで良好な固液界面形状を維持することは非常に難しい。 The seed crystal and raw material of the compound semiconductor are accommodated in a vertical single crystal growth vessel by the VB method or the VGF method, and a part of the seed crystal and the raw material are melted by heating means to obtain a substantially stoichiometric composition. In the manufacturing method of a single crystal in which an adjusted raw material melt is prepared and crystal is grown from the unmelted portion of the seed crystal toward the raw material melt side, a desired temperature distribution is usually formed by a number of heaters, Solidification latent heat Q L generated at the solid-liquid interface so as to satisfy the relationship (2), heat flux Q OUT flowing out from the solid-liquid interface to the crystal side, and heat flux Q IN flowing into the solid-liquid interface from the melt side Without controlling this, the solid-liquid interface cannot be controlled to an appropriate shape. However, it is very difficult to form an appropriate temperature distribution with a limited number of heaters and to maintain a good solid-liquid interface shape from the beginning to the end of crystal growth.
本発明では、化合物半導体の融点温度においてその結晶に比べて小さな熱伝導率を有する部材を単結晶成長用容器の外周に配置する。したがって、固液界面で発生した潜熱は固液界面近傍の温度を上昇させるが、その小さな熱伝導率を有する部材が単結晶成長用容器の外周に配置されているので、その容器内の径方向への放熱が抑制される。その結果、たとえば式（２）においてＱR≒０となる。そこで、式（２）においてＱR＝０とおけば下記式（２ａ）の関係が得られる。
ＱR ＝ ＱOUT −（ＱL ＋ ＱＩN）＝０
ＱOUT ＝（ＱL ＋ ＱＩN） （２ａ）
ここで、固液界面近傍における融液側の温度勾配を可能な限り小さくなるように制御すればＱＩN≒０となるので、式（２ａ）でＱＩN＝０とおけば下記式（２ｂ）の関係が得られる。
ＱOUT ＝ ＱL （２ｂ）
また、融液上部の温度を降下させて固液界面近傍の温度が最も高くなるように融液の温度を制御すれば、固液界面近傍から固体側と液体側の両方に向かう熱流が生じる。そこで、結晶側へ流出する熱流束をＱOUT(SOLＩD)＞０として、融液側へ流出する熱流束をＱOUT(LＩQUＩD)＞０とすれば、固液界面近傍では下記式（３）のような熱流速バランスが成り立つ。
ＱOUT(SOLＩD) + ＱOUT(LＩQUＩD) ＝ ＱL （３）
すなわち、ＱOUT(SOLＩD)とＱOUT(LＩQUＩD)を制御することによって、固液界面を適正な形状に制御することが可能になる。ここで、ＱOUT(SOLＩD)は結晶の温度勾配に関係し、結晶の温度勾配が大きいほど大きくなる。また、ＱOUT(LＩQUＩD)は、融液の温度が低いほど大きくなる。
In the present invention, a member having a thermal conductivity smaller than that of the crystal at the melting point temperature of the compound semiconductor is disposed on the outer periphery of the single crystal growth vessel. Therefore, the latent heat generated at the solid-liquid interface increases the temperature in the vicinity of the solid-liquid interface, but since the member having the small thermal conductivity is disposed on the outer periphery of the single crystal growth vessel, the radial direction within the vessel Heat dissipation to is suppressed. As a result, for example, in equation (2), Q R ≈0. Therefore, if Q R = 0 in the equation (2), the relationship of the following equation (2a) is obtained.
Q R = Q OUT- (Q L + Q IN ) = 0
Q OUT = (Q L + Q IN ) (2a)
Here, if the temperature gradient on the melt side in the vicinity of the solid-liquid interface is controlled to be as small as possible, Q IN ≈0. Therefore, if Q IN = 0 in equation (2a), the following equation (2b) The relationship is obtained.
Q OUT = Q L (2b)
Further, if the temperature of the melt is controlled such that the temperature at the upper part of the melt is lowered so that the temperature in the vicinity of the solid-liquid interface becomes the highest, heat flows from the vicinity of the solid-liquid interface toward both the solid side and the liquid side. Therefore, if the heat flux flowing out to the crystal side is Q OUT (SOLID)> 0 and the heat flux flowing out to the melt side is Q OUT (LIQUID)> 0, the following equation (3) Such a heat flow rate balance is established.
Q OUT (SOLID) + Q OUT (LIQUID) = Q L (3)
That is, by controlling Q OUT (SOLID) and Q OUT (LIQUID), the solid-liquid interface can be controlled to an appropriate shape. Here, Q OUT (SOLID) is related to the temperature gradient of the crystal, and increases as the temperature gradient of the crystal increases. Further, Q OUT (LIQUID) increases as the melt temperature decreases.
ところで、融液が融点よりも低温の状態にあることは、“過冷却状態”にあると言われる。そして、過冷却状態にある融液の温度と融点の差は、“過冷却度”と称される。通常は過冷却度がゼロに近く、融液の温度が融点以下に低下すれば、その融液は固化すると考えるのが一般的である。しかし、本発明者は、化合物半導体単結晶、たとえばヒ化ガリウム（ＧａＡｓ）、リン化ガリウム（ＧａＰ）、ヒ化インジウム（ＩｎＡｓ）、リン化インジウム（ＩｎＰ）などのＩＩＩ−Ｖ族化合物半導体単結晶、またはテルル化カドミウム（ＣｄＴｅ）、セレン化亜鉛（ＺｎＳｅ）などのＩＩ−ＶＩ族化合物半導体単結晶の成長においては、原料融液部分を過冷却状態にしても容易には固化相が発生しないことを見出した。そして、このような過冷却状態を利用することによって、非常に大きなＱOUT(LＩQUＩD)が実現可能となり、その結果としてＱOUT(SOLＩD)を非常に小さくして結晶成長させ得ることが見出された。 By the way, it is said that the melt is in a “supercooled state” when it is in a state of lower temperature than the melting point. The difference between the temperature and the melting point of the melt in the supercooled state is referred to as “supercooling degree”. In general, it is generally considered that when the degree of supercooling is close to zero and the temperature of the melt falls below the melting point, the melt is solidified. However, the present inventor has found that a compound semiconductor single crystal, for example, a group III-V compound semiconductor single crystal such as gallium arsenide (GaAs), gallium phosphide (GaP), indium arsenide (InAs), indium phosphide (InP), etc. In the growth of II-VI group compound semiconductor single crystals such as cadmium telluride (CdTe) and zinc selenide (ZnSe), a solidified phase does not easily occur even if the raw material melt is supercooled. I found. By using such a supercooled state, it has been found that a very large Q OUT (LIQUID) can be realized, and as a result, Q OUT (SOLID) can be made very small to grow a crystal. It was.
前述の従来製法における熱バランス式（１）は、
ＱOUT = ＱL ＋ ＱＩN ＋ ＱR （１ａ）
に変形でき、ここでＱL＞０、ＱＩN＞０、およびＱR＞０である。
The heat balance formula (1) in the above-mentioned conventional manufacturing method is
Q OUT = Q L + Q IN + Q R (1a)
Where Q L > 0, Q IN > 0, and Q R > 0.
他方、本発明の方法では、化合物半導体の融点温度においてその結晶に比べて小さな熱伝導率を有する部材を単結晶成長用容器の外周に配置し、融液側の温度勾配を小さくすることによってＱR≒０およびＱＩN≒０となる。そこで、ＱR＝０およびＱＩN＝０とおけば、下記式（３ａ）が得られる。
ＱOUT(SOLＩD) ＝ ＱL − ＱOUT(LＩQUＩD) （３ａ）
ここで、融液が融点以上の温度に保持されている場合には、ＱOUT(LＩQUＩD)≒０となり、次式（３ｂ）が得られ、
ＱOUT(SOLＩD) ≒ ＱL （３ｂ）
さらに、融液の温度を降下させて過冷却状態にした場合にはＱOUT(LＩQUＩD)＞０となり、次式（３ｃ）が得られる。
ＱOUT(SOLＩD) ＜ ＱL （３ｃ）
そして、式（３ｂ）、式（３ｃ）、および式（１ａ）から、
ＱOUT(1a) ＞ ＱOUT(SOLＩD)(3b)＞ ＱOUT(SOLＩD)(3c)（過冷却状態）
の関係が見出される。
On the other hand, in the method of the present invention, a member having a thermal conductivity smaller than that of the crystal at the melting point temperature of the compound semiconductor is arranged on the outer periphery of the single crystal growth vessel, thereby reducing the temperature gradient on the melt side. R ≈ 0 and Q IN ≈ 0. Therefore, if Q R = 0 and Q IN = 0, the following formula (3a) is obtained.
Q OUT (SOLID) = Q L -Q OUT (LIQUID) (3a)
Here, when the melt is maintained at a temperature equal to or higher than the melting point, Q OUT (LIQUID) ≈0, and the following equation (3b) is obtained,
Q OUT (SOLID) ≒ Q L (3b)
Further, when the temperature of the melt is lowered to bring it into a supercooled state, Q OUT (LIQUID)> 0, and the following expression (3c) is obtained.
Q OUT (SOLID) <Q L (3c)
From the formula (3b), the formula (3c), and the formula (1a),
Q OUT (1a)> Q OUT (SOLID) (3b)> Q OUT (SOLID) (3c) (supercooled state)
The relationship is found.
すなわち、本発明の方法では、従来製法と比較して、結晶の温度勾配をはるかに小さくして結晶を成長させることが可能となる。実際の熱流束バランスはもっと複雑であって、このような簡易な式で表現することはできなが、定性的には以上のように説明することができる。 That is, according to the method of the present invention, it is possible to grow a crystal with a much smaller temperature gradient of the crystal as compared with the conventional manufacturing method. The actual heat flux balance is more complicated and cannot be expressed by such a simple formula, but can be explained qualitatively as described above.
なお、過冷却状態にしても化合物半導体の融液内に新たな固化相が発生しない理由は、以下のように考えることができる。すなわち、融液内に固化相を出現させるためには、融液内に結晶核を発生させるために必要な条件を満足させる必要がある。その一つが融液の温度であって、温度が低いほど結晶核が発生し易い。しかし、偶然に結晶核のエンブリオ（萌芽）が発生しても、その大きな表面エネルギのために大部分が消失してしまう。原料融液を過冷却状態にしても融液内に新たな固化相が容易に発生しないのは、このような結晶核発生のメカニズムと密接な関係があると考えられる。既に固相が存在する場合、たとえば種結晶を用いて単結晶を成長させるような場合には、新たな結晶核を発生させる必要がないので、大きな過冷却度の過冷却状態は生じないものと考えられる。 The reason why no new solidified phase is generated in the melt of the compound semiconductor even in the supercooled state can be considered as follows. That is, in order for the solidified phase to appear in the melt, it is necessary to satisfy the conditions necessary for generating crystal nuclei in the melt. One of them is the temperature of the melt, and the lower the temperature, the more easily crystal nuclei are generated. However, even if crystal nucleus embryos occur by chance, most of them disappear due to the large surface energy. The fact that a new solidified phase is not easily generated in the melt even when the raw material melt is supercooled is considered to be closely related to such a mechanism of crystal nucleus generation. When a solid phase already exists, for example, when a single crystal is grown using a seed crystal, it is not necessary to generate a new crystal nucleus, so that a supercooling state with a large supercooling degree does not occur. Conceivable.
上述のような結晶核は、通常は容器壁に発生し易い。これは、融液内部で結晶核が３次元的に発生する場合に比べて、容器壁に付着するように２次元的に発生する方が結晶核の表面エネルギが小さくなり、核が安定成長し易いからである。このようにして容器壁に結晶核が発生する場合の過冷却度の大きさは、容器壁の状態に大きく依存すると考えられる。 The crystal nuclei as described above are usually easily generated on the container wall. This is because the surface energy of the crystal nuclei is smaller when the crystal nuclei are generated three-dimensionally so as to adhere to the vessel wall than when the crystal nuclei are generated three-dimensionally within the melt, and the nuclei grow stably. It is easy. Thus, it is considered that the degree of supercooling when crystal nuclei are generated on the container wall largely depends on the state of the container wall.
本発明者は、縦型の単結晶成長用容器として熱分解窒化ホウ素（ｐＢＮ）容器を用いた場合には容器壁に結晶核が発生しにくくて大きな過冷却度を実現し易いことを見出し、また結晶成長用容器と融液の間に酸化ホウ素の被膜が介挿されている場合にさらに大きな過冷却度が実現し得ることを見出した。本発明者が行った実験では、ｐＢＮ容器を用いた場合に、融液の温度を融点よりも５０℃以上低下させても、融液側に新たな固化相が発生しなかった。また、ｐＢＮ容器と原料融液の間に酸化ホウ素の被膜が介挿されている場合には、融液の温度を融点よりも１００℃以上低下させても、融液側に新たな固化相が発生しなかった。 The present inventor has found that when a pyrolytic boron nitride (pBN) container is used as a vertical single crystal growth container, crystal nuclei are unlikely to be generated on the container wall, and a large degree of supercooling is easily achieved. It has also been found that a greater degree of supercooling can be achieved when a boron oxide film is interposed between the crystal growth vessel and the melt. In experiments conducted by the present inventors, when a pBN container was used, no new solidified phase was generated on the melt side even when the temperature of the melt was lowered by 50 ° C. or more from the melting point. In addition, when a boron oxide film is inserted between the pBN container and the raw material melt, a new solidified phase is formed on the melt side even if the temperature of the melt is lowered by 100 ° C. or more from the melting point. Did not occur.
このようにして、本発明者は、原料融液を過冷却状態にしても固化相が発生しない条件を見出したのである。そして、このような融液側への大きな放熱効果を利用することによって、従来の常識では考えられなかった大きな成長速度においても、適正な固液界面形状を維持しながら、高品質の結晶を成長させることが可能になった。さらに、従来法では不可能と考えられていたが、本発明では直径２００ｍｍの超大型結晶においても低転位密度化や成長速度の高速化が可能になった。 In this way, the present inventor has found a condition in which no solidified phase is generated even when the raw material melt is supercooled. And by using such a large heat dissipation effect on the melt side, it is possible to grow high quality crystals while maintaining an appropriate solid-liquid interface shape even at a large growth rate that could not be considered by conventional common sense. It became possible to make it. Furthermore, although it was considered impossible by the conventional method, the present invention has made it possible to reduce the dislocation density and increase the growth rate even for an ultra-large crystal having a diameter of 200 mm.
ところで、特許文献１においては、「［請求項１（補正後）］・・・異なる温度に制御可能な本質的に水平なフロアヒータ（２）と本質的に水平なカバーヒータ（３）とを有し、さらにファーネス（１）の回転軸（Ｍ）に垂直な放射状の方向における熱流を予め設定した速度に制限できる態様で設定される断熱装置が企画され、前記断熱装置（６）はその断熱効果をカバーヒータ（３）からフロアヒータ（２）に向けて減少させるよう設計されることを特徴とする、装置。」、「［請求項１０（補正後）］たとえばグラファイトで作られた断熱装置を特徴とする、・・・」、「［００１１］単結晶を製造するための装置は円筒形のファーネス１を有し、それはフロアヒータ２として下側の加熱プレートと、カバーヒータ３として上側の加熱プレートとを有する。この高温の熱伝導プレート（たとえばＣＦＣ）は円形の断面を有する。・・・」、「［００１２］図示されない制御器具が企画され、それによってフロアヒータ２およびカバーヒータ３を始動できることにより、カバーヒータ３をほぼ処理される材料の溶融温度において保ち、フロアヒータ２をそれより少し低い温度に保つことができる。加えてコントローラは、フロアヒータ２の温度がカバーヒータの温度に比べて成長プロセスにおいて継続的に減少可能であるよう設計され、それによって坩堝４中の原材料の溶融物は底部から頂部へと継続的に硬化できる。」、「「００１３」加えて円筒形のファーネス１は、たとえばファーネスの円筒形の境界壁に形成されるジャケットヒータ５を坩堝中の原材料の溶融点に近い温度に保ち得るように設定される。」、「［００１４］放射状の方向における熱の流れを防ぐために、ファーネス１は断熱性の材料で作られる軸対称の断熱材６を付加的に有する。断熱材６は、頂部および底部が開いた同軸の円筒形の内部を有する先細になった本体の形を有する。したがって断熱材６の外壁７は先端を切った円錐のような形であり、内壁８は円筒のような形である。・・・この断熱材はグラファイトでできていることが好ましい。・・・」、「［００１５］前述のファーネス１における断熱材６の設計および配置は、坩堝４中の原材料の溶融物とジャケットヒータ５との間の放射状の方向をカバーヒータ３からフロアヒータ２に移動する断熱を減少させる。」、「［００１７］生長プロセスは以下のように行われる。カバーヒータ３は約１３００℃の温度にされ、フロアヒータ２は約１２００℃の温度にされる。カバーヒータ３とフロアヒータ２との間に温度勾配が形成され、これは事実上２つの無限に平行な水平プレートの間に見られる温度勾配である。次にフロアヒータの温度を継続的に減少させることによって、坩堝４中の溶融物１１を底部から頂部へと均一に結晶化させる。カバーヒータ３の温度に対するフロアヒータ２の温度を制御および／または調整することによって、２つのヒータ間の溶融等温線の垂直位置を移動させることが可能であり、したがって結晶化を制御できる。システム全体のエネルギレベルが減少するため、ジャケットヒータを通じて補償される放射状の損失を減少させることを確実にするために、プロセス時間においてジャケットヒータをわずかに訂正して理想的な軸方向の温度を維持することが必要である。」、「［００１８］ジャケットヒータ５は全体の熱損失を補償し、放射状の熱流を防ぐ働きをする。断熱材６を通して、カバーヒータ３の領域における放射状の方向の高いレベルの断熱が達成される。このことは、結晶化プロセスにおけるファーネスの回転軸に平行な軸方向の熱流を保証する。」、「［００２１］製造される単結晶に依存して、たとえばその材料または直径に関して、断熱材６は中空の円筒として設計されてもよい。そのねらいは単に、厳密に軸方向の熱流を保証し、かつ放射状の方向への熱の流出を防ぐことである。この態様で、時間単位当りの一定の速度の結晶生長を得るという目標に到達できる。」、「［００２２］変更形においては、熱伝導円筒６は先細になった円錐の形ではなく、所望の軸方向の等温線コースが達成されるように成形される。ここではあらゆる特定の形が考えられ、所望の等温線コースによって算出される。材料の形および材料のタイプを通じて、あらゆるタイプの所望の熱流を設計できる。この態様で、時間単位当り一定の速度の結晶生長を得るという目標に到達できる。」などの記載がある。
By the way, in
また、特許文献２においては、「［請求項５］・・・混晶半導体単結晶の成長方法において、固液界面位置から上方に、少なくとも坩堝直径の長さを有する断熱材を坩堝の外周に密着配置して結晶成長する・・・」、「［００１３］・・・δＴは融液の坩堝中心部と外周部の温度差である・・・」、「［００１５］このδＴを小さくするには、坩堝外周からの熱の出入りを小さくしてやれば良い。したがって、坩堝壁に断熱材を張り付けてやれば良い。固液界面近傍の対流を抑制するには、上記の断熱材を固液界面から上方に少なくとも坩堝の直径の長さだけ延長する必要がある。なお、断熱材を直径の２倍以上長くしても効果は代わらないので、坩堝上部の温度をあまり上げたくない場合は、坩堝の上部は断熱材で覆う必要はない。・・・」、「［００１７］・・・坩堝の周囲を図３のようにアルミナ粉末の断熱材で取り囲んだところ、坩堝の中心部と外周部の融液温度の差δＴは約１℃となり、・・・」などの記載がある。
Further, in
さらに、特許文献３においては、「［請求項２］坩堝の外周を断熱材によって覆う・・・」、「［請求項４］固液界面近傍にある中間部の温度センサの温度をＴ2、融液側の温度センサの温度をＴ1、固体側の温度センサの温度をＴ3とし、融液側温度センサと、固液界面温度センサの距離をＬ1、固体側の温度センサと固液界面の温度センサの距離をＬ2とし、固体の熱伝導率をλs、液体の熱伝導率をλlとして、λl（Ｔ1−Ｔ2）／Ｌ1＞λs（Ｔ2−Ｔ3）／Ｌ2とした・・・」、「［００１５］更には、坩堝と温度センサの外周を断熱材で覆うとなお一層良い。ヒータからの輻射が温度センサに当ると、測定値が高めに出るが、断熱材で包むと、輻射が遮られる。熱伝導のみになるので、融液の温度をより正確に測定することができる。図２にそのような装置の概略を示す。坩堝６と熱電対挿入管９を囲むように断熱材１２が設けられる。これは下軸８の上頂にあり、下軸８、坩堝６と共に昇降する。ヒータ２、３、４、５からの輻射熱は断熱材の表面に当りこれを強熱する。表面が高温になるので、熱が熱伝導により内部に伝達される。伝導した熱により坩堝と原料が加熱される。坩堝や原料融液からも伝導により熱が外向きに伝わる。断熱材９を、ヒータと坩堝の中間に設けることは、ヒータからの熱の伝達を遮断するので、加熱の効率が悪い。しかし反面、坩堝内の温度分布の変化を抑えるので、温度分布が安定する。また熱電対で温度を測定する時、輻射を受けないのでより精密に測温することができる。」、「［００１８］さらに、優れた結晶性のものを作ろうとすると、図４に示すように、原料の固液界面は固体側が凸に、融液側が凹になっている方が良い。つまり、固液界面が中央で高く、周辺で低くなるような曲面になっているのが結晶性の点で望ましい。このためには、固液界面へ上方から流入する熱量Ｑ1と固液界面から下方へ流れ去る熱量Ｑ2とを比較し、Ｑ1がＱ2より大きくすると良い。図５に熱流の関係を示す。Ｑ1がＱ2より大きいと、その差Ｑ3＝Ｑ1−Ｑ2は、坩堝の中心へ向かう熱流となる。」、「［００１９］このような中心に向かう熱流が存在するということは、原料結晶、融液の外周の方が、中央部よりも温度が高いということである。温度は下方で低く、上方で高いのであるから、上向きに凸の等温線が形成される。このため固液界面が、上向きに凸となる。これにより良好な結晶性を持つ結晶ができる。Ｑ1＞Ｑ2という条件を温度分布によって書き表わしてみよう。」、「［００２０］縦方向上向きにＺ軸を定義する。上向きの熱流の大きさは、−λ（∂Ｔ／∂ｚ）によって表現することができる。ここでλは熱伝導率である。Ｔは温度、ｚはＺ軸上の座標である。温度センサを上（融液）、中（固液界面）、下（結晶）の３つの異なる高さに設けている場合は、これらの点での温度を実測できる。上の温度センサと、中（固液界面）の温度センサの距離をＬ1、中の温度センサと下（固体）の温度センサの距離をＬ2とする。上記の熱流Ｑ1、Ｑ2は、これら３点の温度Ｔ1（融液）、Ｔ2（固液界面）、Ｔ3（結晶）と距離によって次のように表すことができる。」、「［００２１］融液側から固液界面に向かう下向きの熱流Ｑ1は、Ｑ1＝λl（Ｔ1−Ｔ2）／Ｌ1となる。ここでλlは融液中の熱伝導率である。固液界面から結晶側に流れる下向きの熱流Ｑ2は、Ｑ2＝λs（Ｔ2−Ｔ3）／Ｌ2である。λsは固体中の熱伝導率である。固液界面を上向きに凸型にするためには、Ｑ1＞Ｑ2であれば良いので、結局λl（Ｔ1−Ｔ2）／Ｌ1＞λs（Ｔ2−Ｔ3）／Ｌ2であれば良い。」などの記載がある。
Further, in
本発明は、縦型の単結晶成長用容器内に原料を収容して加熱手段でその原料を融解して原料融液を作製し、その原料融液を固化させる結晶の製造方法において、化合物半導体の融点温度においてその結晶に比べて小さな熱伝導率を有する部材を前記単結晶成長用容器の外周に配置するという点では、特許文献１から３に類似している。しかし、本発明は、原料融液の温度を降下させることによって固化を進行させる点に大きな特徴がある。すなわち、ある時間ｔにおける融液の平均温度をＴtとして、ｄｔ時間後の融液の平均温度をＴdtで表したとき、Ｔｔ＞Ｔdtの条件を保つように融液の温度を制御することによって固化を進行させる。
The present invention relates to a compound semiconductor in which a raw material is accommodated in a vertical single crystal growth vessel, the raw material is melted by a heating means to produce a raw material melt, and the raw material melt is solidified. It is similar to
結晶の固液界面では、融液から流入する熱と結晶側へ流出する熱のほかに、固化潜熱が発生する。成長速度が速いほど、その固化潜熱の発生量も多くなる。ところが、特許文献１、２、および３のように、結晶成長用容器の外周に断熱材を配置する方法では、容器の側面方向への熱流出がその断熱材によって妨げられる。 特許文献３では、固液界面付近の熱流に関する記載があるが、固化潜熱の発生を考慮していない。特許文献３の段落［００２２］の［実施例１］および段落［００２５］の［実施例２］には、成長用容器として内径１２ｍｍの石英坩堝を用いたと記載されている。このように育成する結晶の直径が小さい場合には、発生する固化潜熱の総量が比較的小さい。したがって、特許文献３では、結晶の外周部に断熱材を配置しても問題にならなかったと考えられる。しかし、直径５０ｍｍ以上の実用サイズの結晶成長においては、固化潜熱の影響を無視することはできない。このように固液界面で発生する固化潜熱は、結晶の温度を低下させて結晶側への放熱量を増加させることによって放熱され、固液界面での熱バランスが維持される。
At the solid-liquid interface of the crystal, solidification latent heat is generated in addition to the heat flowing in from the melt and the heat flowing out to the crystal side. The faster the growth rate, the greater the amount of latent heat of solidification. However, as in
特許文献１においては、「［００１２］図示されない制御器具が企画され、それによってフロアヒータ２およびカバーヒータ３を始動できることにより、カバーヒータ３をほぼ処理される材料の溶融温度において保ち、フロアヒータ２をそれより少し低い温度に保つことができる。加えてコントローラは、フロアヒータ２の温度がカバーヒータの温度に比べて成長プロセスにおいて継続的に減少可能であるよう設計され、それによって坩堝４中の原材料の溶融物は底部から頂部へと継続的に硬化できる。」、および「［００１７］生長プロセスは以下のように行なわれる。カバーヒータ３は約１３００℃の温度にされ、フロアヒータ２は約１２００℃の温度にされる。カバーヒータ３とフロアヒータ２との間に温度勾配が形成され、これは事実上２つの無限に平行な水平プレートの間に見られる温度勾配である。次にフロアヒータの温度を継続的に減少させることによって、坩堝４中の溶融物１１を底部から頂部へと均一に結晶化させる。カバーヒータ３の温度に対するフロアヒータ２の温度を制御および／または調節することによって、２つのヒータの間の溶融等温線の垂直位置を移動させることが可能であり、したがって結晶化を制御できる。・・・」と記載されている。
In
しかし、これは、坩堝の上方に配置されたカバーヒータ３によってガリウム砒素融液の温度を融点よりも高い１３００℃に保持したまま、坩堝の下方に配置されたフロアヒータ２の温度を降下させて結晶側の放熱を促進させることにより、固化を進行させることを意味している。すなわち、本発明の特徴である「原料融液の温度を降下させることによって、種結晶の未融解部分から融液側に向かって固化を進行させる」ことは、特許文献１において記載も示唆もされていない。
However, this is because the temperature of the
さらに、特許文献１の方法では、周囲に断熱材が配置されているので、側面方向への放熱が困難である。したがって、実用的結晶成長速度で固化を進行させようとすれば、結晶内に非常に大きな温度勾配を生じさせる必要がある。その結果、結晶内に大きな熱応力が発生して、転位密度が増加する。このような転位密度増加による結晶品質の低下を防ぐためには、結晶の成長速度を小さくして固化潜熱の発生量を少なく抑える必要がある。そのようにすれば、結晶品質の低下をある程度抑制することができるが、生産性が著しく低下する。すなわち、特許文献１は、結晶の品質と生産性において、上述のような致命的問題を抱えている。
Furthermore, in the method of
本発明者は、「化合物半導体融液の熱伝導率がその結晶に比べてはるかに大きく、通常は結晶の２倍以上であること」、「融液対流による大きな熱輸送が可能であること」などに着目し、単結晶成長用容器の外周に熱伝導率が小さい部材を配置した場合でも、原料融液の温度を降下させることによって、固液界面で発生する固化潜熱を充分に放熱させることが可能であることを見出した。 The present inventor has stated that “the thermal conductivity of the compound semiconductor melt is much larger than that of the crystal and is usually twice or more that of the crystal”, “a large heat transport by melt convection is possible” Even if a member with low thermal conductivity is placed on the outer periphery of the single crystal growth vessel, the solidification latent heat generated at the solid-liquid interface can be sufficiently dissipated by lowering the temperature of the raw material melt. Found that is possible.
そこで、本発明では、このような融液の大きな熱輸送効果利用して、原料融液の温度を降下させることによって固化を進行させる。このようにして固化を進行させることにより、大きな結晶成長速度においても、固液界面における熱流束バランスを適正に維持しながら、良好な結晶成長を行なうことが可能となる。また、結晶側の放熱量を増加させる必要がなく、結晶内の温度勾配を小さくして結晶成長させ得るので、転位の少ない高品質の化合物半導体単結晶を育成することができる。 Therefore, in the present invention, solidification is advanced by lowering the temperature of the raw material melt by utilizing such a large heat transport effect of the melt. By proceeding solidification in this way, it is possible to perform good crystal growth while maintaining a proper heat flux balance at the solid-liquid interface even at a large crystal growth rate. In addition, since it is not necessary to increase the heat radiation amount on the crystal side and the temperature gradient in the crystal can be reduced to grow the crystal, a high-quality compound semiconductor single crystal with few dislocations can be grown.
本発明ではさらに、原料融液の少なくとも一部を融液状態に保ったまま融点より低温の状態すなわち過冷却状態にして、種結晶の未融解部分から融液側に向かって固化を進行させる方法を提案する。大きな熱伝達効果を有する融液を過冷却状態にすれば、固液界面で発生する固化潜熱をさらに効果的に放熱させることができる。 In the present invention, further, a method in which at least a part of the raw material melt is kept in a melted state, lower in temperature than the melting point, that is, in a supercooled state, and solidification proceeds from the unmelted portion of the seed crystal toward the melt side. Propose. If the melt having a large heat transfer effect is brought into a supercooled state, the latent heat of solidification generated at the solid-liquid interface can be dissipated more effectively.
特許文献４においては、融液内の対流を抑制する方法が提案されており、その段落［００１１］の１３行目から１７行目には「固液界面位置制御用ヒータ１と融液形成用ヒータ２との間には、寸法ｌ＝約２０ｍｍの隙間１４が設けてあり、温度分布の谷ＴL（＝約１２３３〜１２３７℃）を形成している。」と記載されており、図１にはその概念図が示されている。このように、特許文献４には、あたかもＧａＡｓ融液の温度を融点（ｍ．ｐ．＝１２３８℃）以下にしているかのような記載があるが、これはそのような意味ではない。特許文献４の記載を以下に引用する。
In
すなわち、「［０００３］［発明が解決しようとする課題］前述したように従来の垂直ブリッジマン法は、固液界面部１０より上部の高温域２１の温度分布は固液界面１０より除々に温度が高くなる分布を使用しているため、融液６の対流（矢印で示す）が固液界面１０位置まで影響を及ぼす。従って、図３（Ｂ）に示すように固液界面形状９は、種結晶８の反対の融液方向（矢印ａ）に対し凹面になりがちであった。その結果、（１）坩堝壁から欠陥を取込みやすく単結晶収率が悪い、（２）成長速度を遅くさせざるをえない（たとえば１〜３ｍｍ／ｈ）、という欠点があった。」、「本発明の目的は、融液の対流が固液界面に影響を及ぼすのを防ぐバッファゾーンを設けることによって、前記した従来技術の欠点を解消し、・・・」、「［０００９］［作用］界面加熱部と高温加熱部との間を広げる等して、これらの間に温度分布の谷を形成する隙間や冷却手段を設けると、融液内の対流が上下で遮断され、しかも温度勾配が０℃／ｃｍとなることにより、固液界面形状が融液方向に凸になり、単結晶収率が向上する。これは、従来は凸にするために成長速度を抑えていたことから、実質的には成長速度が速くなることを意味する。」、「［００１０］温度分布の谷部と固液界面との距離ＬをＬ≧０．５ｄとしたのは、Ｌ＜０．５ｄの場合は温度分布の谷部を設けても、融液の対流が固液界面まで達してしまうため、有効ではないからである。また、Ｌ≦２ｄとしたのは、Ｌ＞２ｄの場合は、融液の高さが高すぎるため、その間の融液の軸方向の温度匂配を０℃／ｃｍに保つのは難しくなり、温度の谷部と固液界面の中間部で新たな対流を形成したり、温度の谷部の温度を下げすぎて、その部分で融液が固化してしまうという様な不具合の発生する確率が高くなるからである。好ましくは、実用的に安定しているＬ＝約ｄとするのがよい。・・・」などと記載されている。
That is, “[0003] [Problems to be Solved by the Invention] As described above, in the conventional vertical Bridgman method, the temperature distribution in the high-
以上の記載から明らかなように、特許文献４では、融液を過冷却にすることが提案されているわけではない。特許文献４の段落［００１０］の８行目から１０行目の「・・・温度の谷部の温度を下げすぎて、その部分で融液が固化してしまうという様な不具合の発生する確率が高くなるからである。・・・」という記載は、明らかに「融液の温度を下げすぎると、融液の温度が融点よりも低くなって、その部分で融液が固化してしまうという様な不具合の発生する確率が高くなる。」ことを意味しているのである。
As is clear from the above description,
さらに、特許文献４におけるＴLがヒータの温度であることは、その図１中の温度分布１８（図１（Ｂ））がヒータの長さ分だけ示されていること、および種結晶８よりも下側の空間部分にも温度分布が示されていることからも明らかである。このようにヒータの温度を部分的に融点以下にしても、融液の温度は融点以下になるわけではない。坩堝４の設置された部分の温度は、温度の高い部分からの強い輻射熱を受けるので、融点よりも高い温度になるのが一般的である。
Furthermore, the fact that TL in
そのＴLの温度に関して、段落［００１１］の実施例１のＬ＝約ｄ（［００１１］の最終行）の場合に関して、段落［００１１］の１６行目に「谷ＴL（＝約１２３３〜１２３７℃）」と記載されているものの、段落［００１４］の実施例３における「Ｌ＝約２ｄにした以外は、実施例１と同一条件で成長を行った。その結果、ＴLの温度を１２３７℃近辺にしないと、その付近の融液が固化しやすく、成長の継続が困難になることが多かった。そのため、ＴLを１２３８〜１２３９℃に上げて成長を行ったところ、今度は融液の対流が大きくなり、成長条件が不安定になることがわかった。但し、ＴL＝約１２３７℃で融液が固化しなかった場合は単結晶が得られた。・・・」という記載から、ＴL＝約１２３７℃でも融液の固化が起こることがわかる。 Regarding the temperature of T L, in the case of L = about d (the last row of [0011]) in Example 1 of paragraph [0011], “Valley T L (= about 1233− although 1237 ° C.) "and are described, except that the" L = about 2d in example 3 paragraph [0014], was grown under the same conditions as in example 1. as a result, the temperature of the T L If 1237 is not in the vicinity ℃, the melt in the vicinity is likely to be solidified, was often the continuation of growth is difficult. for this reason, was subjected to growth by raising the T L to 1238~1239 ℃, in turn, financial It has been found that the convection of the liquid increases and the growth conditions become unstable, provided that a single crystal is obtained when the melt does not solidify at T L = about 1237 ° C. from, T L = about 1237 ℃ but solidification of the melt is Okoruko It is seen.
特許文献４の段落［００１１］の１１行目に「融点（ｍ．ｐ．＝１２３８℃）」と記載されているので、「ＴL＝約１２３７℃」は融点よりも１℃低いだけである。図１（Ｂ）のヒータの温度分布の谷部を１２３７℃近辺に設定した場合、融液の温度が１２３８℃以上になるというのは当業者の常識である。このような事実と、特許文献４の段落［００１４］の２行目から３行目における「その結果、ＴLの温度を１２３７℃近辺にしないと、その付近の融液が固化しやすく、成長の継続が困難になることが多かった。」という記載を考慮すれば、特許文献４は、融液を融点以下の温度にすれば融液が固化して単結晶が得られなくなるので「融液を融点以下の温度にしてはならない。」と考えていることが明らかであり、融液を過冷却にすることを示唆するものではない。
Since “melting point (mp = 1238 ° C.)” is described in the 11th line of paragraph [0011] of
本発明では、融液の温度降下量が大きいほど、また過冷却度が大きいほど、融液側へ流出する熱流束ＱOUT(LＩQUＩD)を大きくすることができて、より大きな効果が得られる。過冷却度に関しては、好ましくは原料融液の少なくとも一部を融点よりも１０℃以上、より好ましくは３０℃以上、さらに好ましくは５０℃以上低温にして、種結晶の未融解部分から融液側に向かって固化を進行させる。 In the present invention, the heat flux Q OUT (LIQUID) flowing out to the melt side can be increased as the temperature drop amount of the melt is increased and the degree of supercooling is increased, thereby obtaining a greater effect. Regarding the degree of supercooling, preferably at least a part of the raw material melt is at a temperature lower than the melting point by 10 ° C. or more, more preferably 30 ° C. or more, and even more preferably 50 ° C. or more, and the melt side from the unmelted portion of the seed crystal. Solidify toward
また、本発明では、原料融液の最上部の温度が最も低くなるような温度分布を形成して、種結晶の未融解部分から融液側に向かって固化を進行させるのが好ましい。このように融液の最上部で冷却された温度の低い融液は対流によって運ばれて、融液側へ流出する熱流束ＱOUT(LＩQUＩD)を増加させ、固化潜熱ＱLを効果的に奪い得る。ただし、融液の深さが非常に大きい場合には、融液対流が乱れて結晶成長が不安定になる可能性が考えられる。 Further, in the present invention, it is preferable to form a temperature distribution such that the temperature of the uppermost part of the raw material melt is the lowest, and solidification proceeds from the unmelted portion of the seed crystal toward the melt side. Thus, the low-temperature melt cooled at the top of the melt is carried by convection, increasing the heat flux Q OUT (LIQUID) flowing out to the melt side, and effectively depriving the solidification latent heat Q L. obtain. However, when the melt depth is very large, the melt convection may be disturbed and the crystal growth may become unstable.
そこで、原料融液の温度がほぼ均一になるような温度分布を形成して、種結晶の未融解部分から融液側に向かって固化を進行させてもよい。このように、融液の温度をほぼ均一にすることによって、深さの大きい融液においても、安定した結晶成長が可能になる。ただし、このように融液の温度をほぼ均一にした場合でも、固液界面近傍の融液側の温度は、融点以上の適正な温度に維持する必要がある。固液界面の融液側の温度が融点に近づき過ぎれば、融液の温度揺らぎの影響を受け易くなるので、結晶成長が不安定になることが考えられる。しかし、固化潜熱ＱL、結晶側へ流出する熱流束ＱOUT(SOLＩD)、および融液側へ流出する熱流束ＱOUT(LＩQUＩD)のバランスを取ることによって、固液界面近傍の融液側の温度を適正にコントロールすることができる。 Therefore, a temperature distribution may be formed so that the temperature of the raw material melt is substantially uniform, and solidification may proceed from the unmelted portion of the seed crystal toward the melt side. Thus, by making the temperature of the melt substantially uniform, stable crystal growth is possible even in a melt with a large depth. However, even when the temperature of the melt is substantially uniform in this way, the temperature on the melt side in the vicinity of the solid-liquid interface needs to be maintained at an appropriate temperature equal to or higher than the melting point. If the temperature on the melt side of the solid-liquid interface is too close to the melting point, it is likely to be affected by the temperature fluctuation of the melt, so that the crystal growth may become unstable. However, by balancing the solidification latent heat Q L , the heat flux Q OUT (SOLID) flowing out to the crystal side, and the heat flux Q OUT (LIQUID) flowing out to the melt side, the melt side near the solid-liquid interface The temperature can be controlled appropriately.
また、本発明では、種結晶と原料を収容した縦型の単結晶成長用容器を加熱手段に対して相対的に下方に移動させることによって、下方から上方に向かって固化を進行させるのが好ましい。このようにすれば、固液界面近傍の温度分布を安定に維持することができるので、安定した固液界面形状と成長速度を維持しながら結晶成長させることができる。 In the present invention, it is preferable that the vertical single crystal growth vessel containing the seed crystal and the raw material is moved downward relative to the heating means so that solidification proceeds from below to above. . In this way, the temperature distribution in the vicinity of the solid-liquid interface can be stably maintained, so that crystals can be grown while maintaining a stable solid-liquid interface shape and growth rate.
本発明は、５０ｍｍ径よりも大きな胴部を有する単結晶の成長において特に有効である。すなわち、その胴部の直径が大きいほど単位時間当たりに発生する固化潜熱の量が大きいので、融液側に放熱させることによって大きな放熱量が得られる本発明が特に有効である。また、本発明を適用することにより、従来法では困難と考えられていた５ｍｍ／ｈよりも大きな成長速度（＝固液界面の移動速度）で、結晶胴部の成長を行なうことができる。さらに、より洗練された結晶成長条件の下では、結晶胴部の成長速度を１０ｍｍ／ｈよりも大きく、さらには１５ｍｍ／ｈよりも大きくしても、良好な特性を有する化合物半導体単結晶が得られる。 The present invention is particularly effective in the growth of a single crystal having a body having a diameter larger than 50 mm. That is, since the amount of latent heat of solidification generated per unit time is larger as the diameter of the body portion is larger, the present invention in which a large heat radiation amount can be obtained by dissipating heat to the melt side is particularly effective. Further, by applying the present invention, the crystal body can be grown at a growth rate (= moving speed of the solid-liquid interface) higher than 5 mm / h, which was considered difficult by the conventional method. Furthermore, under more sophisticated crystal growth conditions, a compound semiconductor single crystal having good characteristics can be obtained even if the growth rate of the crystal body is greater than 10 mm / h, and even greater than 15 mm / h. It is done.
通常では、種結晶の断面積は、育成される単結晶胴部の断面積の０．５〜５％程度である。このように断面積の小さな種結晶を用いる理由は、種結晶にかかるコストをできるだけ少なくするためである。通常、種結晶は、単結晶の胴部から切断して採取する。すなわち、直径の小さい種結晶の方が、直径の大きな種結晶に比べて多数本採取できるので、１本当たりのコストが少なくて済む。しかし、このように小さな種結晶から胴部まで増径させて結晶を成長させる場合、増径部では結晶成長が進むにしたがって単位時間当たりに発生する固化潜熱の量が増加していく。したがって、安定した固液界面形状や成長速度を維持するためには、固化潜熱発生量の増加に合わせて放熱量を増加させていく必要がある。このような複雑な放熱量制御は、再現性に乏しいので、結晶を製造する際に大きな問題となる。 Usually, the cross-sectional area of the seed crystal is about 0.5 to 5% of the cross-sectional area of the single crystal body to be grown. The reason for using a seed crystal having such a small cross-sectional area is to reduce the cost of the seed crystal as much as possible. Usually, the seed crystal is cut and collected from the body of a single crystal. That is, since a larger number of seed crystals having a smaller diameter can be collected than a seed crystal having a larger diameter, the cost per one can be reduced. However, when the crystal is grown by increasing the diameter from the small seed crystal to the body portion, the amount of latent heat of solidification generated per unit time increases as the crystal growth proceeds in the increased diameter portion. Therefore, in order to maintain a stable solid-liquid interface shape and growth rate, it is necessary to increase the heat radiation amount in accordance with the increase in the amount of latent heat generation. Such complicated heat radiation amount control is poor in reproducibility, and becomes a big problem when manufacturing a crystal.
たとえば、５ｍｍ／ｈより大きな速度、さらに１０ｍｍ／ｈより大きな速度、さらには１５ｍｍ／ｈよりも大きな速度で結晶成長させようとすれば、増径部における固化潜熱の単位時間当たりの変化量が非常に大きなものになる。大きな速度で結晶成長させるためには、増径部における結晶径の変化率が小さい方が有利であり、結晶中心軸を含む縦断面において、種結晶から結晶胴部に至る増径部の結晶中心軸に対するテーパ角は３０°以下が好ましく、２２．５°以下がより好ましく、１５°以下がさらに好ましい。このように、種結晶から結晶胴部に至る増径部の結晶中心軸に対するテーパ角を小さくすれば、結晶成長の進行に伴う結晶断面積の変化が小さくなり、固化潜熱の変化率を小さくすることができる。このように、種結晶から結晶胴部にかけての直径変化を緩やかにすることによって、固化潜熱の変化量を小さく抑えることが可能になり、５ｍｍ／ｈ、さらに１０ｍｍ／ｈ、さらには１５ｍｍ／ｈより大きな成長速度においても、安定した固液界面形状を維持しながら単結晶を育成することが可能になる。 For example, if crystal growth is attempted at a speed greater than 5 mm / h, further greater than 10 mm / h, or even greater than 15 mm / h, the amount of change per unit time in the latent heat of solidification in the increased diameter portion is extremely high. It will be big. In order to grow crystals at a high speed, it is advantageous that the rate of change of the crystal diameter in the enlarged portion is small, and in the longitudinal section including the crystal central axis, the crystal center of the enlarged portion from the seed crystal to the crystal body The taper angle with respect to the axis is preferably 30 ° or less, more preferably 22.5 ° or less, and further preferably 15 ° or less. Thus, if the taper angle with respect to the crystal central axis of the increased diameter portion from the seed crystal to the crystal body portion is reduced, the change in the crystal cross-sectional area with the progress of crystal growth is reduced, and the rate of change in solidification latent heat is reduced. be able to. As described above, by gradually changing the diameter from the seed crystal to the crystal body, it is possible to suppress the amount of change in the latent heat of solidification to 5 mm / h, further 10 mm / h, and further 15 mm / h. Even at a high growth rate, it is possible to grow a single crystal while maintaining a stable solid-liquid interface shape.
しかし、上述のように増径部のテーパ角を小さくすれば、製品ウエハを採取できる単結晶胴部が短くなり、製品ウエハ径に満たない部分（＝増径部）の割合が大きくなって、製品ウエハの収率が低下する恐れがある。そこで、断面積の大きな種結晶を用いれば、増径部のテーパ角を小さくした場合でも、種結晶から単結晶胴部までを短くできるので、製品ウエハ径に満たない部分の割合を少なくできる。具体的には、種結晶の断面積が単結晶胴部の断面積の２５％以上とするのが好ましく、５０％以上とするのがより好ましく、７５％以上とするのがさらに好ましい。 However, if the taper angle of the increased diameter portion is reduced as described above, the single crystal body portion from which the product wafer can be collected becomes shorter, and the proportion of the portion less than the product wafer diameter (= increased portion) increases. There is a risk that the yield of the product wafer will decrease. Therefore, if a seed crystal having a large cross-sectional area is used, even if the taper angle of the increased diameter portion is reduced, the distance from the seed crystal to the single crystal body can be shortened, so that the proportion of the portion less than the product wafer diameter can be reduced. Specifically, the cross-sectional area of the seed crystal is preferably 25% or more of the cross-sectional area of the single crystal body part, more preferably 50% or more, and even more preferably 75% or more.
さらに、本発明では、結晶側への熱流束ＱOUT(SOLＩD)を小さく抑えることができるので、従来法よりもはるかに小さな温度勾配下で結晶を成長させることができる。具体的には、坩堝外壁面における成長軸方向すなわち縦方向の温度勾配を好ましくは２℃／ｃｍ未満にし、より好ましくは１℃／ｃｍ未満にして、単結晶胴部の固化を進行させることができる。また、固化の開始から終了までにおいて、成長中の結晶の温度を絶対温度において融点の０．９４倍、より好ましくは０．９７倍よりも高温に維持した状態で固化を進行させる。このように、胴部成長時の坩堝外壁面における成長軸方向の温度勾配を小さくすることによって、また、固化の開始から終了までにおいて結晶を所定の温度以上に保持しながら成長させることによって、結晶成長中の熱応力の発生を抑制することができ、転位密度の少ない結晶を成長させることができる。 Furthermore, in the present invention, since the heat flux Q OUT (SOLID) to the crystal side can be kept small, the crystal can be grown under a temperature gradient much smaller than that of the conventional method. More specifically, the temperature gradient in the growth axis direction, that is, the longitudinal direction, on the outer wall surface of the crucible is preferably less than 2 ° C./cm, more preferably less than 1 ° C./cm, and the solidification of the single crystal body is allowed to proceed. it can. Further, from the start to the end of solidification, solidification proceeds while the temperature of the growing crystal is maintained at a temperature higher than the melting point of 0.94 times, more preferably 0.97 times the absolute temperature. Thus, by reducing the temperature gradient in the growth axis direction on the outer wall surface of the crucible during the growth of the body part, and by growing the crystal while maintaining it at a predetermined temperature or more from the start to the end of solidification, Generation of thermal stress during growth can be suppressed, and a crystal having a low dislocation density can be grown.
さらに、本発明において、縦型の単結晶成長用容器は熱分解窒化ホウ素（ｐＢＮ）製であり、その単結晶成長用容器と融液の間に酸化ホウ素の被膜が介挿されることが好ましい。前述したように、熱分解窒化ホウ素（ｐＢＮ）容器の壁面には結晶核が発生し難く、また単結晶成長用容器と融液の間に酸化ホウ素の被膜が介挿されていれば、その容器の壁面にさらに結晶核が発生しにくくなる。したがって、融液を過冷却にした際に、不所望な結晶核が新たに発生するのを確実に防ぐことができる。単結晶成長用容器と融液の間に酸化ホウ素の被膜を介挿させるために、単結晶成長用容器に種結晶と原料と共に固形の酸化ホウ素を収容してもよいが、種結晶と原料を収容するのに先だって成長用容器の少なくとも融液と接触する部分に酸化ホウ素被膜を予め形成しておけばより効果的である。 In the present invention, the vertical single crystal growth vessel is preferably made of pyrolytic boron nitride (pBN), and a boron oxide film is preferably interposed between the single crystal growth vessel and the melt. As described above, if a crystal nucleus is hardly generated on the wall surface of the pyrolytic boron nitride (pBN) container and a boron oxide film is interposed between the single crystal growth container and the melt, the container Further, crystal nuclei are less likely to be generated on the wall surface. Therefore, when the melt is supercooled, it is possible to reliably prevent the generation of undesired crystal nuclei. In order to insert a boron oxide film between the single crystal growth vessel and the melt, the single crystal growth vessel may contain solid boron oxide together with the seed crystal and the raw material. It is more effective if a boron oxide film is formed in advance on at least a portion of the growth vessel that comes into contact with the melt prior to containing.
本発明は、ヒ化ガリウム（ＧａＡｓ）、リン化インジウム（ＩｎＰ）、リン化ガリウム（ＧａＰ）などの化合物半導体単結晶の成長に適用すれば特に効果的である。これらの化合物半導体では、結晶の熱伝導率が小さいので、結晶側への放熱量を大きくすることが難しい。また、比較的容易に無転位結晶が得られるシリコン（Ｓｉ）に比べて、化合物半導体結晶は塑性変形して転位が発生し易い。したがって、従来の方法では、化合物半導体結晶の成長速度の増加や低転位密度化を実現することが困難だったのである。また、これらの化合物半導体の融液は過冷却度を大きくしても固化相が生じにくいので、本発明は化合物半導体の単結晶育成に適しているのである。 The present invention is particularly effective when applied to the growth of compound semiconductor single crystals such as gallium arsenide (GaAs), indium phosphide (InP), and gallium phosphide (GaP). In these compound semiconductors, since the thermal conductivity of the crystal is small, it is difficult to increase the amount of heat released to the crystal side. In addition, compared to silicon ( Si 2 ) from which dislocation-free crystals can be obtained relatively easily, compound semiconductor crystals are plastically deformed and easily generate dislocations. Therefore, with the conventional method, it has been difficult to increase the growth rate of compound semiconductor crystals and to achieve a low dislocation density. In addition, since the melt of these compound semiconductors hardly causes a solidified phase even if the degree of supercooling is increased, the present invention is suitable for single crystal growth of compound semiconductors.
本発明によれば、平均値転位密度が３０ｃｍ-2未満であってシリコン濃度が５×１０16ｃｍ-3以上で５×１０17ｃｍ-3未満であるｎ型ヒ化ガリウム基板を提供することができる。ｎ型の電気伝導性を有するヒ化ガリウム基板には、所望の電気特性に制御するためのドーパントとしてシリコンが添加される。ｎ型ヒ化ガリウム基板は、主にＬＥＤやＬＤなどの光デバイスに用いられる。光デバイスでは転位がその特性に悪影響を及ぼすので、低転位密度であることが必要とされている。ヒ化ガリウム結晶にシリコンを添加すれば、固溶強化作用によってヒ化ガリウム結晶内の転位密度が減少する。しかし、５×１０17ｃｍ-3未満の低いシリコン濃度の場合には固溶強化の効果が充分に得られず、従来では平均転位密度が３０ｃｍ-2未満の低転位密度のｎ型ヒ化ガリウム結晶を成長させることができなかった。 According to the present invention, there is provided an n-type gallium arsenide substrate having an average dislocation density of less than 30 cm −2 and a silicon concentration of 5 × 10 16 cm −3 or more and less than 5 × 10 17 cm −3. Can do. Silicon is added to the n-type gallium arsenide substrate having electrical conductivity as a dopant for controlling desired electrical characteristics. The n-type gallium arsenide substrate is mainly used for optical devices such as LEDs and LDs. In optical devices, dislocations adversely affect their characteristics, so that a low dislocation density is required. If silicon is added to the gallium arsenide crystal, the dislocation density in the gallium arsenide crystal is reduced by the solid solution strengthening action. However, when the silicon concentration is less than 5 × 10 17 cm −3, the effect of solid solution strengthening cannot be sufficiently obtained, and conventionally, the low dislocation density n-type gallium arsenide has an average dislocation density of less than 30 cm −2. Crystals could not be grown.
本発明では、縦型の単結晶成長用容器内に種結晶と原料を収容し、加熱手段によって種結晶の一部と原料を融解して実質的に化学量論組成に調整した原料融液を作製し、種結晶の未融解部分から原料融液を固化させる単結晶の製造方法において、化合物半導体の融点温度においてその結晶に比べて小さな熱伝導率を有する部材を単結晶成長用容器の外周に配置し、原料融液の温度を降下させてヒ化ガリウム結晶を成長させることによって、５×１０17ｃｍ-3未満の低シリコン濃度においても、平均転位密度が３０ｃｍ-2未満、より精密に制御された条件では１５ｃｍ-2未満の低転位密度のｎ型ヒ化ガリウム基板が得られる。また、低転位密度化がより困難な直径１００ｍｍ以上さらには直径１２５ｍｍ以上の大口径基板においても同様に、５×１０17ｃｍ-3未満の低シリコン濃度で、平均転位密度が３０ｃｍ-2未満、さらに良好なものでは１５ｃｍ-2未満、最も良好なものでは５ｃｍ-2未満の非常に低い転位密度のｎ型ヒ化ガリウム基板が得られる。 In the present invention, a seed crystal and a raw material are accommodated in a vertical single crystal growth vessel, and a raw material melt adjusted to a substantially stoichiometric composition by melting a part of the seed crystal and the raw material by a heating means. In a method for producing a single crystal in which the raw material melt is solidified from an unmelted portion of the seed crystal, a member having a thermal conductivity smaller than that of the crystal at the melting point temperature of the compound semiconductor is provided on the outer periphery of the single crystal growth vessel. By arranging and growing the gallium arsenide crystal by lowering the temperature of the raw material melt, the average dislocation density is less than 30 cm −2 even at a low silicon concentration of less than 5 × 10 17 cm −3 , and more precisely controlled. Under these conditions, an n-type gallium arsenide substrate having a low dislocation density of less than 15 cm −2 is obtained. Similarly, even in a large-diameter substrate having a diameter of 100 mm or more and further a diameter of 125 mm or more, which is more difficult to reduce the dislocation density, the low dislocation density is less than 5 × 10 17 cm −3 and the average dislocation density is less than 30 cm −2 . Even better, an n-type gallium arsenide substrate with a very low dislocation density of less than 15 cm −2 and best of less than 5 cm −2 is obtained.
同様にして、硫黄ドープのリン化インジウム結晶を成長させることによって、３×１０18ｃｍ-3未満の低硫黄濃度においても、平均転位密度が５０ｃｍ-2未満、より精密に制御された条件では２５ｃｍ-2未満の低転位密度のｎ型リン化インジウム基板が得られる。また、低転位密度化がより困難な直径１００ｍｍ以上さらには直径１２５ｍｍ以上の大口径基板においても同様に、３×１０18ｃｍ-3未満の低硫黄濃度で、平均転位密度が５０ｃｍ-2未満、さらに良好なものでは２５ｃｍ-2未満、最も良好なものでは１０ｃｍ-2未満の非常に低い転位密度のｎ型リン化インジウム基板が得られる。 Similarly, by growing sulfur-doped indium phosphide crystals, the average dislocation density is less than 50 cm −2 at a low sulfur concentration of less than 3 × 10 18 cm −3 , and 25 cm under more precisely controlled conditions. An n-type indium phosphide substrate having a low dislocation density of less than −2 is obtained. Similarly, in a large-diameter substrate having a diameter of 100 mm or more, more preferably a diameter of 125 mm or more, which is more difficult to reduce the dislocation density, the low dislocation concentration is less than 3 × 10 18 cm −3 and the average dislocation density is less than 50 cm −2 . Even better, an n-type indium phosphide substrate with a very low dislocation density of less than 25 cm −2 , and most preferably less than 10 cm −2 is obtained.
このようにして得られた低転位密度のｎ型ヒ化ガリウム基板やｎ型リン化インジウム基板を光デバイス用基板として用いることにより、従来法で得られた結晶では予想し得なかった良好なデバイス特性が得られるだけでなく、デバイス製造において高い歩留りが安定して得られる。 By using the low dislocation density n-type gallium arsenide substrate or n-type indium phosphide substrate thus obtained as a substrate for an optical device, a good device that could not be expected with a crystal obtained by a conventional method Not only can the characteristics be obtained, but also high yields can be stably obtained in device manufacturing.
さらに、本発明では、転位密度の平均値が３００ｃｍ-2未満で、シリコン濃度が５×１０15ｃｍ-3未満で、そして比抵抗が１×１０3Ωｃｍ以上の半絶縁性ヒ化ガリウム基板を提供することができる。比抵抗が１×１０3Ωｃｍ以上の半絶縁性ヒ化ガリウム基板には、電気特性を制御するためのドーパントとしてクロムまたはカーボンがごく微量添加される。これらのドーパントをヒ化ガリウム結晶に添加しても、シリコンの場合のように固溶強化作用によってヒ化ガリウム結晶の転位密度が顕著に減少することはない。したがって、従来では、平均転位密度が３００ｃｍ-2未満の低転位密度の半絶縁性ヒ化ガリウム結晶を成長させることは困難であった。 Furthermore, the present invention provides a semi-insulating gallium arsenide substrate having an average value of dislocation density of less than 300 cm −2 , a silicon concentration of less than 5 × 10 15 cm −3 , and a specific resistance of 1 × 10 3 Ωcm or more. Can be provided. A semi-insulating gallium arsenide substrate having a specific resistance of 1 × 10 3 Ωcm or more is added with a very small amount of chromium or carbon as a dopant for controlling electrical characteristics. Even if these dopants are added to the gallium arsenide crystal, the dislocation density of the gallium arsenide crystal is not significantly reduced by the solid solution strengthening action as in the case of silicon. Therefore, conventionally, it has been difficult to grow a semi-insulating gallium arsenide crystal having a low dislocation density with an average dislocation density of less than 300 cm −2 .
本発明の方法で半絶縁性ヒ化ガリウム結晶を成長させることによって、平均転位密度が３００ｃｍ-2未満、さらに良好なものでは２００ｃｍ-2未満、最も良好なものでは１００ｃｍ-2未満の低転位密度の半絶縁性ヒ化ガリウム基板を得ることができる。低転位密度化がより困難な直径１５０ｍｍ以上さらには直径２００ｍｍ以上の大口径基板においても同様に、平均転位密度が３００ｃｍ-2未満、さらに良好なものでは２００ｃｍ-2未満、最も良好なものでは１００ｃｍ-2未満の低転位密度の半絶縁性ヒ化ガリウム基板を得ることができる。 By growing semi-insulating gallium arsenide crystals by the method of the present invention, a low dislocation density with an average dislocation density of less than 300 cm −2 , even better, less than 200 cm −2 , and most preferably less than 100 cm −2. A semi-insulating gallium arsenide substrate can be obtained. Similarly, in the case of a large-diameter substrate having a diameter of 150 mm or more and 200 mm or more, which is more difficult to reduce the dislocation density, the average dislocation density is less than 300 cm −2 , even better one is less than 200 cm −2 , and the best one is 100 cm. A semi-insulating gallium arsenide substrate having a low dislocation density of less than -2 can be obtained.
さらに、本発明では、転位密度の平均値が３００ｃｍ-2未満で比抵抗が１×１０3Ωｃｍ以上の半絶縁性リン化インジウム基板を提供することができる。比抵抗が１×１０3Ωｃｍ以上の半絶縁性リン化インジウム基板には、電気特性を制御するためのドーパントとして鉄がごく微量添加される。しかし、リン化インジウム結晶に鉄を添加しても、硫黄のような固溶強化作用によってリン化インジウム結晶の転位密度が顕著に減少することはない。したがって、従来では平均転位密度が３００ｃｍ-2未満の低転位密度の半絶縁性リン化インジウム結晶を成長させることは困難であった。 Furthermore, the present invention can provide a semi-insulating indium phosphide substrate having an average value of dislocation density of less than 300 cm −2 and a specific resistance of 1 × 10 3 Ωcm or more. To a semi-insulating indium phosphide substrate having a specific resistance of 1 × 10 3 Ωcm or more, a very small amount of iron is added as a dopant for controlling electrical characteristics. However, even if iron is added to the indium phosphide crystal, the dislocation density of the indium phosphide crystal is not significantly reduced by the solid solution strengthening action such as sulfur. Therefore, conventionally, it has been difficult to grow a semi-insulating indium phosphide crystal having a low dislocation density with an average dislocation density of less than 300 cm −2 .
本発明の方法で半絶縁性リン化インジウム結晶を成長させることによって、平均転位密度が３００ｃｍ-2未満、さらに良好なものでは２００ｃｍ-2未満、最も良好なものでは１００ｃｍ-2未満で比抵抗が１×１０3Ωｃｍ以上の低転位密度の鉄ドープ半絶縁性リン化インジウム基板を得ることができる。低転位密度化がより困難な直径１５０ｍｍ以上さらには直径２００ｍｍ以上の大口径基板においても同様に、平均転位密度が３００ｃｍ-2未満、さらに良好なものでは２００ｃｍ-2未満、最も良好なものでは１００ｃｍ-2未満で比抵抗が１×１０3Ωｃｍ以上の低転位密度の鉄ドープ半絶縁性リン化インジウム基板を得ることができる。 By growing a semi-insulating indium phosphide crystal by the method of the present invention, the average dislocation density is less than 300 cm −2 , even better is less than 200 cm −2 , and the best is less than 100 cm −2 and the specific resistance is low. An iron-doped semi-insulating indium phosphide substrate having a low dislocation density of 1 × 10 3 Ωcm or more can be obtained. Similarly, in the case of a large-diameter substrate having a diameter of 150 mm or more and 200 mm or more, which is more difficult to achieve a low dislocation density, the average dislocation density is less than 300 cm −2 , even better, less than 200 cm −2 , and the best is 100 cm An iron-doped semi-insulating indium phosphide substrate having a low dislocation density of less than −2 and a specific resistance of 1 × 10 3 Ωcm or more can be obtained.
ところで、化合物半導体基板を用いて作製されるＯＥＩＣ（光電子集積回路）は、光デバイスと電子デバイスを一つのチップ上に作製したデバイスである。前述したように、転位は光デバイスの特性に悪影響を及ぼす。本発明によって得られる低転位密度の半絶縁性ヒ化ガリウム基板や半絶縁性リン化インジウム基板を特にＯＥＩＣなどの光・電子デバイス用基板として用いることにより、従来法で得られた結晶からは予想し得なかった良好なデバイス特性が得られるだけでなく、デバイス製造において高い歩留りが安定して得られる。また、このように良好なデバイス特性と高い歩留りは、半絶縁性ヒ化ガリウム基板の場合には、カーボンを１×１０14ｃｍ-3以上添加した基板で顕著に見られる。 Incidentally, an OEIC (optoelectronic integrated circuit) manufactured using a compound semiconductor substrate is a device in which an optical device and an electronic device are manufactured on one chip. As described above, dislocations adversely affect the characteristics of optical devices. From the crystal obtained by the conventional method, the low dislocation density semi-insulating gallium arsenide substrate or semi-insulating indium phosphide substrate obtained by the present invention is used as a substrate for optical / electronic devices such as OEIC. Not only good device characteristics that could not be obtained, but also high yields can be stably obtained in device manufacturing. In addition, in the case of a semi-insulating gallium arsenide substrate, such good device characteristics and high yield are remarkably seen in a substrate to which carbon is added at 1 × 10 14 cm −3 or more.
（実施例１）
本発明の実施例１として、ｎ型ヒ化ガリウム（ＧａＡｓ）の単結晶が育成される。図１（Ａ）と（Ｂ）において、本発明に用いる単結晶製造装置の一例の模式的断面図とその装置中の坩堝外壁の温度分布のグラフの一例がそれぞれ示されている。この単結晶製造装置には、原料融液を形成するためのヒータ３、固液界面近傍を加熱するためのヒータ４、成長した結晶の温度分布をコントロールするためのヒータ５が設けられている。ヒータ３と４の間には断熱板６が設けられるとともに、ヒータ４と５の間には断熱板７が設けられ、それぞれの領域が熱的に遮断されるように配慮されている。
Example 1
As Example 1 of the present invention, a single crystal of n-type gallium arsenide (GaAs) is grown. FIGS. 1A and 1B show a schematic cross-sectional view of an example of a single crystal manufacturing apparatus used in the present invention and an example of a graph of temperature distribution of a crucible outer wall in the apparatus, respectively. This single crystal manufacturing apparatus is provided with a
実施例１においては、図２に示すように、予め酸化処理によって内表面を酸化ホウ素膜１５ａで被覆した内径約１０５ｍｍのｐＢＮ坩堝８をステンレス製チャンバ１の下軸９の上部に設けた坩堝台１０上に設置し、坩堝８の外周にグラファイト断熱材１１を配置する。坩堝８の下端の種結晶収容部１２に直径９５ｍｍの種結晶１３を収容し、さらにその上に、予備合成したヒ化ガリウム多結晶原料１４の約１５ｋｇと、酸化ホウ素（Ｂ2Ｏ3）１５の約７００ｇと、さらにドーパントとしての固体シリコン１６を収容する。この固体シリコンは高純度シリコンウエハを破砕したものであり、ヒ化ガリウム結晶の肩部（増径部と胴部の境界）におけるシリコン濃度が５×１０16ｃｍ-3となるように分量を秤量して用いられる。
In the first embodiment, as shown in FIG. 2, a crucible base in which a
その後、速やかにステンレス製チャンバ１を密閉し、そのチャンバ内部を真空ポンプで排気する。さらに、結晶成長時の圧力がゲージ圧で０．５ＭＰａになるようにチャンバ内に窒素ガスを導入し、ヒータの温度を上昇させて加熱を行なう。加熱昇温の過程でまず酸化ホウ素が軟化融解して、ヒ化ガリウム多結晶原料１４と種結晶１３を完全に封止する。さらに昇温を続けて、ヒータ３〜５の温度を調整しながら、種結晶１３の下部を融点以下の温度に保持する一方で多結晶原料１４と種結晶１３の上部を融点よりも高温に加熱して原料融液１７を生成させる。この状態に一定時間保持することによって、原料融液の組成と温度を安定化させる。
Thereafter, the
その後、下軸９を３ｒｐｍで回転させながらヒータ３の温度をゆっくり降下させる。そして、坩堝外壁面の融液上端に相当する部分の温度が融点よりも約３０℃だけ低温になるまでゆっくりと温度降下させる一方で５．５ｍｍ/ｈの速度で下軸９を下降させることによって、直径約１０５ｍｍのシリコンドープのヒ化ガリウム単結晶１８を成長させる。この時の坩堝８の外壁面における固液界面近傍の成長軸方向の温度勾配は、０．８℃／ｃｍである。
Thereafter, the temperature of the
図３において、このようにして育成された単結晶の外観と、その各部の名称が示されている。単結晶の肩部から、シリコンの濃度が５×１０16ｃｍ-3であって平均転位密度が約３０ｃｍ-2である低転位密度のｎ型ヒ化ガリウム基板が得られる。また同じ結晶の尾部（上端部）から、シリコン濃度が１×１０17ｃｍ-3であって平均転位密度が約１５ｃｍ-2である低転位密度のｎ型ヒ化ガリウム基板が得られる。 FIG. 3 shows the appearance of the single crystal grown in this way and the names of the respective parts. From the shoulder of the single crystal, an n-type gallium arsenide substrate having a low dislocation density with a silicon concentration of 5 × 10 16 cm −3 and an average dislocation density of about 30 cm −2 can be obtained. Further, an n-type gallium arsenide substrate having a low dislocation density having a silicon concentration of 1 × 10 17 cm −3 and an average dislocation density of about 15 cm −2 can be obtained from the tail (upper end) of the same crystal.
（実施例２）
本発明の実施例２として、図４に示されているように実施例１と同様の装置を用いて、半絶縁性ヒ化ガリウム（ＧａＡｓ）単結晶が育成される。本実施例２においては、予め酸化処理によって内表面を酸化ホウ素膜で被覆された内径約１５５ｍｍのｐＢＮ坩堝２８をステンレス製チャンバ２１の下軸２９の上部に設けられた坩堝台３０上に設置し、坩堝２８の外周にグラファイト断熱材３１を配置する。坩堝２８の下端の種結晶収容部３２内に直径１４５ｍｍの種結晶３３を収容し、さらにその上に、予備合成したヒ化ガリウム多結晶原料の約３０ｋｇと、酸化ホウ素（Ｂ2Ｏ3）３５の約１５００ｇと、さらにドーパントとしての固体カーボン（図示せず）を収容する。この固体カーボンは、ヒ化ガリウム結晶の肩部におけるカーボン濃度を５×１０15ｃｍ-3にするのに必要な分量を秤量して用いられる。
(Example 2)
As Example 2 of the present invention, a semi-insulating gallium arsenide (GaAs) single crystal is grown using an apparatus similar to Example 1 as shown in FIG. In the second embodiment, a
その後、速やかにステンレス製チャンバを密閉し、そのチャンバ内部を真空ポンプで排気する。さらに、結晶成長時の圧力がゲージ圧で０．５ＭＰａになるようにチャンバ内に窒素ガスを導入し、ヒータの温度を上昇させて加熱を行なう。加熱昇温の過程で、まず酸化ホウ素が軟化融解してヒ化ガリウム多結晶原料と種結晶３３を完全に封止する。さらに昇温を続け、ヒータ２３〜２５の温度を調整しながら、種結晶の下部を融点以下の温度に保持する一方で多結晶原料と種結晶３３の上部を融点よりも高温に加熱して原料融液３７を生成させる。この状態に一定時間保持することによって、原料融液の組成と温度を安定化させる。
Thereafter, the stainless steel chamber is quickly sealed, and the inside of the chamber is evacuated with a vacuum pump. Further, nitrogen gas is introduced into the chamber so that the pressure during crystal growth is 0.5 MPa as a gauge pressure, and heating is performed by raising the temperature of the heater. In the process of heating and heating, the boron oxide is first softened and melted to completely seal the gallium arsenide polycrystal raw material and the
その後、下軸２９を３ｒｐｍで回転させながらヒータ２３の温度をゆっくり降下させて、坩堝２８外壁面の融液上端に相当する部分の温度が融点よりも約１０℃だけ低温になるまでゆっくりと温度降下させる一方で８ｍｍ/ｈの速度で下軸２９を下降させることによって、直径約１５５ｍｍのカーボンドープのヒ化ガリウム単結晶３８を成長させる。この時の坩堝２８外壁面における固液界面近傍の成長軸方向の温度勾配は、２．０℃／ｃｍである。
Thereafter, the temperature of the
このようにして得られるヒ化ガリウム単結晶から、カーボン濃度が５×１０15ｃｍ-3で平均転位密度が約３００ｃｍ-2である低転位密度の半絶縁性ヒ化ガリウム基板が得られる。なお、この結晶の不純物シリコンの濃度は５×１０15ｃｍ-3未満であって、低転位密度化には寄与していない。 From the gallium arsenide single crystal thus obtained, a semi-insulating gallium arsenide substrate having a low dislocation density having a carbon concentration of 5 × 10 15 cm −3 and an average dislocation density of about 300 cm −2 is obtained. Note that the concentration of impurity silicon in this crystal is less than 5 × 10 15 cm −3 , and does not contribute to the reduction in dislocation density.
（実施例３）
本発明の実施例３として、図５に示されているように実施例１と同様の装置を用いて、ｎ型リン化インジウム（ＩｎＰ）の単結晶が育成される。本実施例３においては、予め酸化処理によって内表面を酸化ホウ素膜で被覆した内径約１０５ｍｍのｐＢＮ坩堝４８をステンレス製のチャンバ４１の下軸４９の上部に設けられた坩堝台５０上に設置し、坩堝４８の外周にグラファイト断熱材５１を配置する。坩堝４８の下端の種結晶収容部５２内に直径７０ｍｍの種結晶５３を収容し、さらにその上に、予備合成したリン化インジウム多結晶原料の約１０ｋｇと、酸化ホウ素（Ｂ2Ｏ3）５５の約７００ｇと、さらにドーパントとしての硫化インジウムを収容する。この硫化インジウムは、リン化インジウム結晶の肩部における硫黄の濃度が１×１０18ｃｍ-3となるように分量を秤量して用いられる。
(Example 3)
As Example 3 of the present invention, a single crystal of n-type indium phosphide (InP) is grown using an apparatus similar to Example 1 as shown in FIG. In the third embodiment, a
その後、速やかにステンレス製チャンバを密閉し、そのチャンバ内部を真空ポンプで排気する。さらに、結晶成長時の圧力がゲージ圧で５ＭＰａになるようにチャンバ内に窒素ガスを導入し、ヒータの温度を上昇させて加熱を行なう。加熱昇温の過程で、まず酸化ホウ素が軟化融解し、リン化インジウム多結晶原料と種結晶５３を完全に封止する。さらに昇温を続け、ヒータ４３〜４５の温度を調整しながら、種結晶の下部を融点以下の温度に保持する一方で多結晶原料と種結晶５３の上部を融点よりも高温に加熱して原料融液５７を生成させる。この状態に一定時間保持することによって、原料融液の組成と温度を安定化させる。
Thereafter, the stainless steel chamber is quickly sealed, and the inside of the chamber is evacuated with a vacuum pump. Further, nitrogen gas is introduced into the chamber so that the pressure during crystal growth is 5 MPa as a gauge pressure, and heating is performed by raising the temperature of the heater. In the process of heating and heating, boron oxide is first softened and melted, and the indium phosphide polycrystal raw material and the
その後、下軸４９を３ｒｐｍで回転させながらヒータ４３の温度をゆっくり降下させて、坩堝外壁面の融液上端に相当する部分の温度が融点よりも約４０℃だけ低温になるまでゆっくりと温度降下させる一方で１０．５ｍｍ/ｈの速度で下軸４９を下降させることによって、直径約１０５ｍｍの硫黄ドープのリン化インジウム単結晶５８を成長させる。この時の坩堝４８外壁面における固液界面近傍の成長軸方向の温度勾配は、１．０℃／ｃｍである。
Thereafter, the temperature of the
このようにして得られるリン化インジウム単結晶の肩部から、硫黄濃度が１×１０18ｃｍ-3で平均転位密度が約４５ｃｍ-2である低転位密度のｎ型リン化インジウム基板が得られる。また同じ結晶の尾部から、硫黄濃度が３×１０18ｃｍ-3で平均転位密度が約２０ｃｍ-2である低転位密度のｎ型リン化インジウム基板が得られる。 From the shoulder of the indium phosphide single crystal thus obtained, an n-type indium phosphide substrate having a low dislocation density having a sulfur concentration of 1 × 10 18 cm −3 and an average dislocation density of about 45 cm −2 is obtained. . Further, from the tail of the same crystal, an n-type indium phosphide substrate having a low dislocation density having a sulfur concentration of 3 × 10 18 cm −3 and an average dislocation density of about 20 cm −2 can be obtained.
（実施例４）
本発明の実施例４として、図６に示されているように実施例１と同様の装置を用いて、半絶縁性リン化インジウム（ＩｎＰ）の単結晶が育成される。本実施例４においては、予め酸化処理によって内表面を酸化ホウ素膜で被覆した内径約１５５ｍｍのｐＢＮ坩堝６８をステンレス製チャンバ６１の下軸６９の上部に設けられた坩堝台７０上に設置し、坩堝６８の外周にグラファイト断熱材７１を配置する。坩堝６８の下端の種結晶収容部７２内に直径１１０ｍｍの種結晶７３を収容し、さらにその上に、予備合成したリン化インジウム多結晶原料の約２０ｋｇと、酸化ホウ素（Ｂ2Ｏ3）７５の約１５００ｇと、さらにドーパントとしての高純度鉄を収容する。この高純度鉄は、リン化インジウム結晶の肩部における鉄の濃度が１×１０16ｃｍ-3となるような分量を秤量して用いられる。
Example 4
As Example 4 of the present invention, a single crystal of semi-insulating indium phosphide (InP) is grown using an apparatus similar to Example 1 as shown in FIG. In this Example 4, a
その後、速やかにステンレス製チャンバを密閉し、チャンバ内部を真空ポンプで排気する。さらに、結晶成長時の圧力がゲージ圧で５ＭＰａになるようにチャンバ内に窒素ガスを導入し、ヒータの温度を上昇させて加熱を行なう。加熱昇温の過程でまず酸化ホウ素が軟化融解し、リン化インジウム多結晶原料と種結晶７３を完全に封止する。その後さらに昇温を続け、ヒータ６３〜６５の温度を調整しながら、種結晶の下部を融点以下の温度に保持する一方で多結晶原料と種結晶７３の上部を融点よりも高温に加熱して原料融液７７を生成させる。この状態に一定時間保持することによって、原料融液の組成と温度を安定化させる。
Thereafter, the stainless steel chamber is quickly sealed, and the inside of the chamber is evacuated with a vacuum pump. Further, nitrogen gas is introduced into the chamber so that the pressure during crystal growth is 5 MPa as a gauge pressure, and heating is performed by raising the temperature of the heater. In the process of heating and heating, boron oxide is first softened and melted to completely seal the indium phosphide polycrystal raw material and the
その後、下軸６９を３ｒｐｍで回転させながらヒータ６３の温度をゆっくり降下させて、坩堝６８外壁面の融液上端に相当する部分の温度が融点よりも約５０℃だけ低温になるまでゆっくりと温度降下させる一方で１５．５ｍｍ/ｈの速度で下軸６９を下降させることによって、直径約１５５ｍｍの鉄ドープリン化インジウム単結晶７８を成長させる。この時の坩堝６８外壁面における固液界面近傍の成長軸方向の温度勾配は、１．５℃／ｃｍである。
Thereafter, the temperature of the
このようにして得られるリン化インジウム単結晶の肩部から、鉄濃度が１×１０16ｃｍ-3で平均転位密度が約３００ｃｍ-2である低転位密度の半絶縁性リン化インジウム基板が得られる。また、同じ結晶の尾部から、鉄濃度が１×１０17ｃｍ-3で平均転位密度が約１５０ｃｍ-2である低転位密度の半絶縁性リン化インジウム基板が得られる。 From the shoulder portion of the indium phosphide single crystal thus obtained, a semi-insulating indium phosphide substrate having a low dislocation density with an iron concentration of 1 × 10 16 cm −3 and an average dislocation density of about 300 cm −2 is obtained. It is done. In addition, a semi-insulating indium phosphide substrate having a low dislocation density with an iron concentration of 1 × 10 17 cm −3 and an average dislocation density of about 150 cm −2 can be obtained from the tail of the same crystal.
１ ステンレス製チャンバ、２ 断熱材、３、４、５ ヒータ、６、７ 断熱板、８ ｐＢＮ坩堝、９ 下軸、１０ 坩堝台、１１ グラファイト断熱材、１２ 種結晶収容部、１３ 種結晶、１４ ヒ化ガリウム多結晶原料、１５ 酸化ホウ素（Ｂ2Ｏ3）、１５ａ 酸化ホウ素膜、１６ 固体シリコン、１７ 原料融液、１８ ヒ化ガリウム単結晶、２１ ステンレス製チャンバ、２２ 断熱材、２３、２４、２５ ヒータ、２６、２７ 断熱板、２８ ｐＢＮ坩堝、２９ 下軸、３０ 坩堝台、３１ グラファイト断熱材、３２ 種結晶収容部、３３ 種結晶、３５ 酸化ホウ素（Ｂ2Ｏ3）、３７ 原料融液、３８ ヒ化ガリウム単結晶、４１ ステンレス製チャンバ、４２ 断熱材、４３、４４、４５ ヒータ、４６、４７ 断熱板、４８ ｐＢＮ坩堝、４９ 下軸、５０ 坩堝台、５１ グラファイト断熱材、５２ 種結晶収容部、５３ 種結晶、５５ 酸化ホウ素（Ｂ2Ｏ3）、５７ 原料融液、５８ リン化インジウム単結晶、６１ ステンレス製チャンバ、６２ 断熱材、６３、６４、６５ ヒータ、６６、６７ 断熱板、６８ ｐＢＮ坩堝、６９ 下軸、７０ 坩堝台、７１ グラファイト断熱材、７２ 種結晶収容部、７３ 種結晶、７５ 酸化ホウ素（Ｂ2Ｏ3）、７７ 原料融液、７８ リン化インジウム単結晶。 1 stainless steel chamber, 2 heat insulating material, 3, 4, 5 heater, 6, 7 heat insulating plate, 8 pBN crucible, 9 lower shaft, 10 crucible base, 11 graphite heat insulating material, 12 seed crystal accommodating part, 13 seed crystal, 14 Gallium arsenide polycrystal raw material, 15 Boron oxide (B 2 O 3 ), 15a Boron oxide film, 16 Solid silicon, 17 Raw material melt, 18 Gallium arsenide single crystal, 21 Stainless steel chamber, 22 Heat insulating material, 23, 24 , 25 heater, 26, 27 heat insulating plate, 28 pBN crucible, 29 lower shaft, 30 crucible base, 31 graphite heat insulating material, 32 seed crystal accommodating part, 33 seed crystal, 35 boron oxide (B 2 O 3 ), 37 raw material fusion Liquid, 38 gallium arsenide single crystal, 41 stainless steel chamber, 42 heat insulating material, 43, 44, 45 heater, 46, 47 heat insulating plate, 48 pBN crucible, 49 lower shaft, 50 crucible base, 1 graphite insulation, 52 or-accommodating section, 53 seed crystals, 55 boron oxide (B 2 O 3), 57 raw material melt, 58 indium phosphide single crystal, 61 stainless steel chamber, 62 a heat insulating material, 63, 64, 65 heater, 66, 67 heat insulating plate, 68 pBN crucible, 69 lower shaft, 70 crucible stand, 71 graphite heat insulating material, 72 seed crystal accommodating portion, 73 seed crystal, 75 boron oxide (B 2 O 3 ), 77 raw material melt 78 Indium phosphide single crystal.
Claims (45)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005046112A JP4830312B2 (en) | 2005-02-22 | 2005-02-22 | Compound semiconductor single crystal and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005046112A JP4830312B2 (en) | 2005-02-22 | 2005-02-22 | Compound semiconductor single crystal and manufacturing method thereof |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011046584A Division JP5370394B2 (en) | 2011-03-03 | 2011-03-03 | Compound semiconductor single crystal substrate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006232574A JP2006232574A (en) | 2006-09-07 |
| JP4830312B2 true JP4830312B2 (en) | 2011-12-07 |
Family
ID=37040642
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005046112A Expired - Fee Related JP4830312B2 (en) | 2005-02-22 | 2005-02-22 | Compound semiconductor single crystal and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4830312B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105247117A (en) * | 2013-03-26 | 2016-01-13 | 吉坤日矿日石金属株式会社 | Compound semiconductor wafer, photoelectric conversion element, and method for producing group iii-v compound semiconductor single crystals |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008098297A (en) * | 2006-10-10 | 2008-04-24 | Sumitomo Electric Ind Ltd | Semiconductor optical device |
| US7566641B2 (en) * | 2007-05-09 | 2009-07-28 | Axt, Inc. | Low etch pit density (EPD) semi-insulating GaAs wafers |
| CN102272359B (en) * | 2009-01-09 | 2014-05-21 | 住友电气工业株式会社 | Apparatus for manufacturing single crystal, method for manufacturing single crystal, and single crystal |
| US8647433B2 (en) * | 2009-12-13 | 2014-02-11 | Axt, Inc. | Germanium ingots/wafers having low micro-pit density (MPD) as well as systems and methods for manufacturing same |
| JP5981356B2 (en) * | 2013-01-22 | 2016-08-31 | Ｊｘ金属株式会社 | Compound semiconductor single crystal, compound semiconductor wafer, and method for producing compound semiconductor single crystal |
| WO2020121526A1 (en) * | 2018-12-14 | 2020-06-18 | 住友電気工業株式会社 | SEMI-INSULATING GaAs SUBSTRATE AND METHOD FOR PRODUCING GaAs SUBSTRATE |
| US11319646B2 (en) * | 2019-07-10 | 2022-05-03 | Sumitomo Electric Industries, Ltd. | Gallium arsenide single crystal substrate |
| CN115110151A (en) * | 2022-06-23 | 2022-09-27 | 浙江康鹏半导体有限公司 | Preparation process of gallium arsenide large-size substrate material for radio frequency chip |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3254329B2 (en) * | 1994-06-02 | 2002-02-04 | 株式会社神戸製鋼所 | Method and apparatus for producing compound single crystal |
| JPH08119784A (en) * | 1994-10-21 | 1996-05-14 | Kobe Steel Ltd | Production of compound single crystal and production device therefor |
| JPH08133897A (en) * | 1994-11-01 | 1996-05-28 | Kobe Steel Ltd | Production of single crystal of znse |
| JP2003055083A (en) * | 2001-08-10 | 2003-02-26 | Sumitomo Electric Ind Ltd | Crucible for growing compound semiconductor crystal |
| EP1634981B1 (en) * | 2003-05-07 | 2020-06-24 | Sumitomo Electric Industries, Ltd. | Indium phosphide substrate, indium phosphide single crystal and process for producing them |
-
2005
- 2005-02-22 JP JP2005046112A patent/JP4830312B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105247117A (en) * | 2013-03-26 | 2016-01-13 | 吉坤日矿日石金属株式会社 | Compound semiconductor wafer, photoelectric conversion element, and method for producing group iii-v compound semiconductor single crystals |
| US11211505B2 (en) | 2013-03-26 | 2021-12-28 | Jx Nippon Mining & Metals Corporation | Indium phosphide wafer, photoelectric conversion element, and method for producing a monocrystalline indium phosphide |
| US11349037B2 (en) | 2013-03-26 | 2022-05-31 | Jx Nippon Mining & Metals Corporation | Indium phosphide wafer, photoelectric conversion element, and method for producing a monocrystalline indium phosphide |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006232574A (en) | 2006-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4830312B2 (en) | Compound semiconductor single crystal and manufacturing method thereof | |
| US8506706B2 (en) | Systems, methods and substrates of monocrystalline germanium crystal growth | |
| US20090249994A1 (en) | Crystal growth apparatus and method | |
| TW201437440A (en) | Heat shield for improved continuous Czochralski process | |
| CN100570018C (en) | Process for producing crystal and device | |
| EP2510138B1 (en) | Methods for manufacturing monocrystalline germanium ingots/wafers having low micro-pit density (mpd) | |
| JP5370394B2 (en) | Compound semiconductor single crystal substrate | |
| TW201109483A (en) | Systems, methods and substrates of monocrystalline germanium crystal growth | |
| JP2010260747A (en) | Method for producing semiconductor crystal | |
| JP4784095B2 (en) | Compound semiconductor single crystal and method and apparatus for manufacturing the same | |
| JP5370393B2 (en) | Compound semiconductor single crystal substrate | |
| JP2013507313A (en) | Crystal growth apparatus and crystal growth method | |
| JP2704032B2 (en) | Method for manufacturing compound semiconductor single crystal | |
| JP2019043788A (en) | Method and apparatus for growing single crystal | |
| JP2009190914A (en) | Method for producing semiconductor crystal | |
| WO2010053586A2 (en) | Systems, methods and substrates of monocrystalline germanium crystal growth | |
| JP2004277266A (en) | Method for manufacturing compound semiconductor single crystal | |
| JP2010030847A (en) | Production method of semiconductor single crystal | |
| JP2004345888A (en) | Production method for compound semiconductor single crystal | |
| JP2010030868A (en) | Production method of semiconductor single crystal | |
| JP2013193942A (en) | Single crystal manufacturing apparatus and method for manufacturing single crystal using the same | |
| JP2001080987A (en) | Device for producing compound semiconductor crystal and production process using the same | |
| JPH03193689A (en) | Production of compound semiconductor crystal | |
| TWI513865B (en) | Germanium ingots/wafers having low micro-pit density (mpd) as well as systems and methods for manufacturing same | |
| JP2019172525A (en) | Seed crystal for growing single crystal |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070921 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110105 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110303 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110322 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110518 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110614 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110729 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110823 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110905 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140930 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |