JP4830142B2 - Switching circuit - Google Patents
Switching circuit Download PDFInfo
- Publication number
- JP4830142B2 JP4830142B2 JP2006243832A JP2006243832A JP4830142B2 JP 4830142 B2 JP4830142 B2 JP 4830142B2 JP 2006243832 A JP2006243832 A JP 2006243832A JP 2006243832 A JP2006243832 A JP 2006243832A JP 4830142 B2 JP4830142 B2 JP 4830142B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- capacitor
- diode
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electronic Switches (AREA)
Description
本発明は、トランジスタを備えているスイッチング回路に関する。 The present invention relates to a switching circuit including a transistor.
トランジスタの一対の主電極の間に電源と負荷を直列に接続し、そのトランジスタのオン・オフを切替えることによって、負荷に電力を供給する状態と電力を供給しない状態を切替えるスイッチング回路が知られている。例えば、インバータ回路はスイッチング回路を内蔵しており、トランジスタのオン・オフを切替えることによって、直流電力を交流電力に変換し、変換した交流電力をモータ（負荷の一例）に供給する。 A switching circuit that switches between a state of supplying power to a load and a state of not supplying power by connecting a power source and a load in series between a pair of main electrodes of the transistor and switching the transistor on and off is known. Yes. For example, the inverter circuit has a built-in switching circuit, converts the DC power into AC power by switching on / off of the transistor, and supplies the converted AC power to a motor (an example of a load).
特許文献１に、この種のスイッチング回路の一例が開示されている。特許文献１のスイッチング回路は、トランジスタのゲート電極とドレイン電極の間に接続されているとともにツェナーダイオードとダイオードが直列に接続されている直列回路を備えている。ツェナーダイオードは、トランジスタのドレイン電極側の配線にサージ電圧が発生すると、そのサージ電圧によって降伏するように設定されている。ダイオードは、トランジスタがオンするときに、トランジスタのゲート電極に向かって流れるゲート電流が直列回路を介してトランジスタのドレイン電極側の配線に流れるのを防止する。 Patent Document 1 discloses an example of this type of switching circuit. The switching circuit of Patent Document 1 includes a series circuit in which a Zener diode and a diode are connected in series while being connected between a gate electrode and a drain electrode of a transistor. The Zener diode is set so that when a surge voltage is generated in the wiring on the drain electrode side of the transistor, breakdown occurs due to the surge voltage. The diode prevents a gate current flowing toward the gate electrode of the transistor from flowing to the wiring on the drain electrode side of the transistor through the series circuit when the transistor is turned on.
特許文献１のスイッチング回路では、ツェナーダイオードの降伏電圧VZDとダイオードの順方向電圧VFの合計電圧（VZD＋VF）よりも大きなサージ電圧がトランジスタのドレイン電極側の配線に発生すると、ツェナーダイオードが降伏する。ツェナーダイオードが降伏すると、トランジスタのドレイン電極側の配線から直列回路を介してトランジスタのゲート電極に向けて電流が流れ、ゲート電極の電圧が持ち上がり、トランジスタがオンする。特許文献１のスイッチング回路は、サージ電圧が発生したときにトランジスタを瞬間的にオンさせることによって、トランジスタを介してサージエネルギーを外部に逃がすように動作することができる。 In the switching circuit of Patent Document 1, when a surge voltage larger than the total voltage (V ZD + V F ) of the breakdown voltage V ZD of the Zener diode and the forward voltage V F of the diode is generated in the wiring on the drain electrode side of the transistor, the Zener The diode breaks down. When the Zener diode breaks down, a current flows from the wiring on the drain electrode side of the transistor through the series circuit toward the gate electrode of the transistor, the voltage of the gate electrode rises, and the transistor is turned on. The switching circuit of Patent Document 1 can operate so as to release surge energy to the outside through a transistor by momentarily turning on the transistor when a surge voltage is generated.
しかしながら、ツェナーダイオードの降伏電圧VZDには、製造公差によって±１０％程度のばらつきが存在している。このため、特許文献１のスイッチング回路では、用いるツェナーダイオードによって、ツェナーダイオードが降伏するタイミングがばらついてしまう。この結果、特許文献１のスイッチング回路では、サージエネルギーを外部に逃がすタイミングを精度良く設定することができないという問題がある。 However, the breakdown voltage V ZD of the Zener diode has a variation of about ± 10% due to manufacturing tolerances. For this reason, in the switching circuit of Patent Document 1, the timing at which the Zener diode breakdown varies depending on the Zener diode used. As a result, the switching circuit of Patent Document 1 has a problem that the timing for releasing the surge energy to the outside cannot be set with high accuracy.
本発明者らは、上記の直列回路において、ツェナーダイオードに代えてキャパシタを用いる技術を創作した。本発明者らは、ツェナーダイオードに代えてキャパシタを用いても、サージ電圧を低く抑えることが可能であることを見出した。図１１に示すように、本発明者らが提案するスイッチング回路１１０は、ドレイン電極Ｄとソース電極Ｓの間に電源１８０と負荷１７０を直列に接続して用いるトランジスタ１５０と、そのトランジスタのゲート電極Ｇに接続されている制御回路１４０と、そのトランジスタ１５０のゲート電極Ｇとドレイン電極Ｄの間に接続されているとともにキャパシタ１３２とダイオード１３４が直列に接続されている直列回路１３０を備えている。なお参照番号１６０は、寄生インダクタンスである。このスイッチング回路１１０は、次の作用によってサージ電圧を低く抑えることができる。なお、本来は式で記述される現象を言語で説明するために、その説明は必ずしも万全でないことがある。
The inventors of the present invention have created a technique that uses a capacitor instead of a Zener diode in the above series circuit. The present inventors have found that the surge voltage can be kept low even if a capacitor is used instead of the Zener diode. As shown in FIG. 11, the
制御回路１４０がトランジスタ１５０をオフさせる電圧を出力しているときは、電源電圧Vddからダイオード１３４の順方向電圧VFを引いた電圧（Vdd−VF）がキャパシタ１３２に印加され、キャパシタ１３２の充電電圧は（Vdd−VF）となっている。
次に、制御回路１４０がトランジスタ１５０をオンさせる電圧を出力すると、トランジスタ１５０のドレイン電極Ｄの電圧が降下する。ダイオード１３４には逆バイアス電圧が加わるので、キャパシタ１３２は放電することができず、それ以前からの充電電圧（Vdd−VF）を維持する。
次に、制御回路１４０がトランジスタ１５０をオフさせる電圧を出力すると、トランジスタ１５０のドレイン電極Ｄの電圧が上昇する。寄生インダクタンス１６０が存在することから、ドレイン電極Ｄの電圧は電源電圧Vddを超えて上昇する。いわゆるサージ電圧が発生する。
トランジスタ１５０のドレイン電極Ｄの電圧が、キャパシタ１３２の充電電圧（Vdd−VF）とダイオード１３４の順方向電圧VFの合計電圧、即ち電源電圧Vddを超えると、ダイオード１３４に順方向電圧が作用し、キャパシタ１３２に充電電流が流れ始める。このため、トランジスタ１５０のゲート電極Ｇの放電速度が遅くなることによってトランジスタ１５０のドレイン電流の変化速度が遅くなり、トランジスタ１５０のドレイン電極Ｄの電圧の急峻な上昇が抑えられ、サージ電圧を低く抑えることができる。
なお、上記では、ゲート電極（制御電極）側にキャパシタが配置され、ドレイン電極（高電圧側の主電極）側にダイオードが配置されている直列回路を例示したが、ゲート電極側にダイオードが配置され、ドレイン電極側にキャパシタが配置されている直列回路を用いても、サージ電圧を低く抑えることができる。
When the
Next, when the
Next, when the
When the voltage of the drain electrode D of the
In the above, a series circuit in which a capacitor is disposed on the gate electrode (control electrode) side and a diode is disposed on the drain electrode (main voltage main electrode) side is illustrated, but a diode is disposed on the gate electrode side. Even if a series circuit in which a capacitor is arranged on the drain electrode side is used, the surge voltage can be kept low.
製造公差によってツェナーダイオードの降伏電圧が±１０％程度ばらつくのに対し、キャパシタを利用する技術によると、トランジスタのドレイン電極の電圧が電源電圧Vddを超えたときにトランジスタのゲート電極の電圧の低下速度が遅速化し、トランジスタのドレイン電流の低下速度が遅速化するので、サージ電圧の抑制能力にばらつきが小さいスイッチング回路を量産することができる。 While the breakdown voltage of the Zener diode varies by about ± 10% due to manufacturing tolerances, according to the technology using the capacitor, when the voltage of the drain electrode of the transistor exceeds the power supply voltage Vdd, the rate of decrease of the voltage of the gate electrode of the transistor Is slowed down, and the rate of decrease in the drain current of the transistor is slowed down, so that it is possible to mass-produce switching circuits with small variations in the ability to suppress surge voltage.
上記したように、キャパシタを利用すると、トランジスタのドレイン電極の電圧が電源電圧を超えたときにトランジスタのゲート電極の電圧の低下速度を遅速化し、トランジスタのドレイン電流の低下速度が遅速化するので、サージ電圧の抑制能力が安定する。
しかしながら、キャパシタを利用する場合、ドレイン電極の電圧が電源電圧を超えない限りゲート電極の電圧の低下速度が遅速化されず、トランジスタのドレイン電流の低下速度が遅速化されず、サージ電圧を抑制しきれない場合が生じる。
そこで本発明は、トランジスタの制御電極の電圧の変化速度を遅速化するタイミングが安定しているだけでなく、トランジスタの高電圧側の主電極の電圧が電源電圧を超えるよりも早いタイミングでトランジスタの制御電極の電圧の変化速度を遅速化することによって、サージ電圧の抑制能力が改善されたスイッチング回路を提供するために開発された。
As described above, when using the capacitor, when the voltage of the drain electrode of the transistor exceeds the power supply voltage, the rate of decrease in the voltage of the gate electrode of the transistor is slowed down, and the rate of decrease in the drain current of the transistor is slowed down. Surge voltage suppression capability is stable.
However, when a capacitor is used, unless the drain electrode voltage exceeds the power supply voltage, the gate electrode voltage reduction rate is not slowed down, the transistor drain current drop rate is not slowed down, and the surge voltage is suppressed. There are cases where it cannot be completed.
Therefore, the present invention not only stabilizes the timing of slowing the change rate of the voltage of the control electrode of the transistor, but also increases the transistor timing at a timing earlier than the voltage of the main electrode on the high voltage side of the transistor exceeds the power supply voltage. It was developed to provide a switching circuit with improved surge voltage suppression capability by slowing down the voltage change rate of the control electrode.
本発明は、トランジスタを備えているスイッチング回路に具現化することができる。本発明のスイッチング回路は、一対の主電極の間に電源と負荷を接続して用いるトランジスタと、そのトランジスタの制御電極に接続されているとともにそのトランジスタをオンさせる電圧とオフさせる電圧を交互に出力する制御回路と、そのトランジスタの制御電極と高電圧側の主電極の間に接続されているとともに第１キャパシタと第１ダイオードが直列に接続されている直列回路を備えている。第１ダイオードのカソードはトランジスタの制御電極側に接続しており、第１ダイオードのアノードはトランジスタの高電圧側の主電極側に接続されている。本発明のスイッチング回路はさらに、その第１キャパシタと第１ダイオードの接続線に接続されており、その接続線の電圧を調整する電圧調整回路を備えている。
なお第１キャパシタと第１ダイオードの直列回路では、第１キャパシタがトランジスタの制御電極側に配置され、第１ダイオードがトランジスタの高電圧側の主電極側に配置されていてもよく、あるいはその位置関係が逆であってもよい。
The present invention can be embodied in a switching circuit including a transistor. The switching circuit of the present invention alternately outputs a transistor used by connecting a power source and a load between a pair of main electrodes, a voltage for turning on and off the transistor connected to the control electrode of the transistor. And a series circuit that is connected between the control electrode of the transistor and the main electrode on the high voltage side and in which a first capacitor and a first diode are connected in series. The cathode of the first diode is connected to the control electrode side of the transistor, and the anode of the first diode is connected to the main electrode side on the high voltage side of the transistor. The switching circuit of the present invention is further connected to a connection line between the first capacitor and the first diode, and further includes a voltage adjustment circuit for adjusting the voltage of the connection line.
In the series circuit of the first capacitor and the first diode, the first capacitor may be disposed on the control electrode side of the transistor, and the first diode may be disposed on the main electrode side on the high voltage side of the transistor, or the position thereof. The relationship may be reversed.
上記の装置では、トランジスタがターンオフする際に、第１ダイオードに順方向電圧が作用し始めると、第１キャパシタに充電電流が流れ始め、それ以降はトランジスタの制御電極の電圧の変化速度が遅速化され、トランジスタの主電流の変化速度が遅速化され、トランジスタの高電圧側の主電極の電圧変化が遅速化され、トランジスタの高電圧側の主電極に現れるサージ電圧を低く抑えることができる。
電圧調整回路が存在しないと、第１ダイオードに順方向電圧が作用し始めるタイミングはトランジスタの高電圧側の主電極の電圧が電源電圧にまで上昇したタイミングに固定されてしまう。
それに対して電圧調整回路が付加されていると、トランジスタの高電圧側の主電極の電圧が電源電圧にまで上昇するよりも早いタイミングで第１ダイオードに順方向電圧が作用し始めるようにでき、より早いタイミングでトランジスタの制御電極の電圧の変化速度を遅速化することができ、より早いタイミングでトランジスタの主電流の変化速度を遅速化することができ、より早いタイミングでトランジスタの高電圧側の主電極の電圧変化を遅速化することができ、トランジスタの高電圧側の主電極に現れるサージ電圧を低く抑えることができる。
なお必要であれば、トランジスタの高電圧側の主電極の電圧が電源電圧以上に上昇したタイミングで第１ダイオードに順方向電圧が作用し始めるようにでき、遅いタイミングでトランジスタの制御電極の電圧の変化速度を遅速化することができ、遅いタイミングでトランジスタの主電流の変化速度を遅速化することができ、遅いタイミングでトランジスタの高電圧側の主電極の電圧変化を遅速化することができる。この場合、トランジスタのスイッチング損失を低減することができる。
In the above device, when the forward voltage starts to act on the first diode when the transistor is turned off, the charging current starts to flow to the first capacitor, and thereafter, the change rate of the voltage of the control electrode of the transistor is slowed down. Thus, the change rate of the main current of the transistor is slowed down, the voltage change of the main electrode on the high voltage side of the transistor is slowed down, and the surge voltage appearing on the main electrode on the high voltage side of the transistor can be suppressed low.
Without the voltage adjustment circuit, the timing at which the forward voltage starts to act on the first diode is fixed at the timing at which the voltage of the main electrode on the high voltage side of the transistor rises to the power supply voltage.
On the other hand, when a voltage adjustment circuit is added, the forward voltage can start to act on the first diode at an earlier timing than the voltage of the main electrode on the high voltage side of the transistor rises to the power supply voltage. The change speed of the voltage of the control electrode of the transistor can be slowed at an earlier timing, the change speed of the main current of the transistor can be slowed at an earlier timing, and the higher voltage side of the transistor can be The voltage change of the main electrode can be slowed down, and the surge voltage appearing at the main electrode on the high voltage side of the transistor can be kept low.
If necessary, the forward voltage can start to act on the first diode when the voltage of the main electrode on the high voltage side of the transistor rises above the power supply voltage, and the voltage of the control electrode of the transistor can be controlled at a later timing. The change rate can be slowed, the change rate of the main current of the transistor can be slowed at a slow timing, and the voltage change of the main electrode on the high voltage side of the transistor can be slowed at a slow timing. In this case, the switching loss of the transistor can be reduced.
本発明のスイッチング回路では、電圧調整回路が、第１キャパシタと第１ダイオードを接続する接続線と第１ダイオードのアノードの間に接続されているとともに第２キャパシタと第２ダイオードが直列に接続されている回路を有している。この場合、第２ダイオードのカソードが第１ダイオードのアノード側に接続されており、第２ダイオードのアノードが接続線側に接続されている。即ち、第２キャパシタと第２ダイオードは、第１ダイオードを迂回する経路を提供している。
この電圧調整回路では、トランジスタがオン状態に移行し、トランジスタの高電圧側の主電極の電圧が降下すると、第２ダイオードに順方向電圧が作用する。この結果、第１キャパシタを充電していた電荷の一部は、第２キャパシタを充電するように移動し、第１キャパシタと第１ダイオードを接続する接続線の電圧は低下する。接続線の電圧は、トランジスタがオフしているときは高電圧となり、トランジスタがオンしているときは低電圧となる。
この場合、トランジスタの高電圧側の主電極の電圧が電源電圧にまで上昇するよりも早いタイミングで第１ダイオードに順方向電圧が作用し始めるようにでき、より早いタイミングでトランジスタの制御電極の電圧の変化速度を遅速化することができ、より早いタイミングでトランジスタのドレイン電流の変化速度を遅速化することができ、より早いタイミングでトランジスタの高電圧側の主電極の電圧変化を遅速化することができ、トランジスタの高電圧側の主電極に現れるサージ電圧を低く抑えることができる。
In the switching circuit of the present invention, the voltage adjustment circuit is connected between the connection line connecting the first capacitor and the first diode and the anode of the first diode, and the second capacitor and the second diode are connected in series. and that that has a circuit. In this case, the cathode of the second diode is connected to the anode side of the first diode, and the anode of the second diode is connected to the connection line side. That is, the second capacitor and the second diode provide a path that bypasses the first diode.
In this voltage adjustment circuit, when the transistor is turned on and the voltage of the main electrode on the high voltage side of the transistor drops, a forward voltage acts on the second diode. As a result, a part of the charge that has charged the first capacitor moves so as to charge the second capacitor, and the voltage of the connection line connecting the first capacitor and the first diode decreases. The voltage of the connection line is high when the transistor is off, and low when the transistor is on.
In this case, the forward voltage can start to act on the first diode at an earlier timing than the voltage of the main electrode on the high voltage side of the transistor rises to the power supply voltage, and the voltage of the control electrode of the transistor can be obtained at an earlier timing. The rate of change of the transistor can be slowed, the rate of change of the drain current of the transistor can be slowed at an earlier timing, and the rate of change of the voltage on the main electrode on the high voltage side of the transistor can be delayed at an earlier timing. Thus, the surge voltage appearing at the main electrode on the high voltage side of the transistor can be kept low.
本発明のスイッチング回路では、第２コンデンサの静電容量が、第１コンデンサの静電容量以下であることが好ましい。
第２コンデンサの静電容量が大き過ぎると、第１キャパシタに蓄積されている電荷量が少なくなり過ぎ、第１キャパシタの充電電圧が小さくなり過ぎる。第１キャパシタの充電電圧が小さくなり過ぎると、トランジスタがターンオフした過渡期の序盤から第１ダイオードに順方向電圧が作用し始めるようになり、ターンオフ損失が増加してしまう。第２コンデンサの静電容量が第１コンデンサの静電容量以下に設定されていれば、第１キャパシタの充電電圧が小さくなり過ぎることを抑制できる。この結果、ターンオフ損失の増加を抑制しながら、サージ電圧も抑制することができる。
In the switching circuit of the present invention, it is preferable that the capacitance of the second capacitor is equal to or less than the capacitance of the first capacitor.
If the capacitance of the second capacitor is too large, the amount of charge stored in the first capacitor becomes too small, and the charging voltage of the first capacitor becomes too small. If the charging voltage of the first capacitor becomes too small, the forward voltage starts to act on the first diode from the beginning of the transition period in which the transistor is turned off, and the turn-off loss increases. If the capacitance of the second capacitor is set to be equal to or lower than the capacitance of the first capacitor, it is possible to suppress the charging voltage of the first capacitor from becoming too small. As a result, the surge voltage can be suppressed while suppressing an increase in turn-off loss.
本発明によると、電圧調整回路を利用して、トランジスタがオフしたときにトランジスタの制御電極に生じる電圧の変化速度を遅速化するタイミングを調整することができる。このタイミングを早く調整すれば、サージ電圧を低く抑えることができる。
本発明によると、トランジスタがターンオフする序盤では、トランジスタの制御電極に生じる電圧の変化速度を高速にすることによってターンオフ損失を抑制し（序盤ではトランジスタの主電極間の電圧が低いために、サージ電圧が過大となることがなく、制御電極の電圧の変化速度を高速にすることができる）、トランジスタがターンオフする終盤（トランジスタの主電極間の電圧が上昇しており、サージ電圧が過大となりえる期間）では、トランジスタの制御電極に生じる電圧の変化速度を遅速化することによってサージ電圧を低く抑えることができる。
一般的に、ターンオフ損失とサージ電圧はトレードオフの関係にあり、ターンオフ損失を抑制するとサージ電圧が過大となり、サージ電圧を抑制するとターンオフ損失が過大となる。本発明では、ターンオフする途中でトランジスタの制御電極に生じる電圧の変化速度を遅速化するために、ターンオフ損失とサージ電圧の両者を抑制することができる。
According to the present invention, the voltage adjustment circuit can be used to adjust the timing for slowing the rate of change of the voltage generated at the control electrode of the transistor when the transistor is turned off. If this timing is adjusted early, the surge voltage can be kept low.
According to the present invention, in the early stage when the transistor is turned off, the turn-off loss is suppressed by increasing the rate of change of the voltage generated at the control electrode of the transistor (in the early stage, since the voltage between the main electrodes of the transistor is low, the surge voltage is reduced). Is not excessive and the speed of change of the voltage of the control electrode can be increased), the end of the transistor turn-off (the period during which the voltage between the main electrodes of the transistor is rising and the surge voltage can be excessive) ), The surge voltage can be kept low by slowing the rate of change of the voltage generated at the control electrode of the transistor.
Generally, the turn-off loss and the surge voltage are in a trade-off relationship. If the turn-off loss is suppressed, the surge voltage becomes excessive, and if the surge voltage is suppressed, the turn-off loss becomes excessive. In the present invention, both the turn-off loss and the surge voltage can be suppressed in order to slow down the rate of change of the voltage generated at the control electrode of the transistor during the turn-off.
本発明の好ましい形態を列記する。
（第１形態） 本発明のスイッチング回路は、電界効果型のトランジスタを利用する。
（第２形態） 本発明のスイッチング回路は、MOSFETを利用する。
（第３形態） サージ電圧抑制回路とトランジスタは、同一の半導体基板に作り込まれている。
Preferred forms of the present invention are listed.
(First Embodiment) The switching circuit of the present invention uses a field effect transistor.
(Second Embodiment) The switching circuit of the present invention uses a MOSFET.
(3rd form) The surge voltage suppression circuit and the transistor are built in the same semiconductor substrate.
図１に、電界効果型のトランジスタ５０（n型MOSFET）を備えているスイッチング回路１０の回路図を示す。トランジスタ５０は、ドレイン電極Ｄとソース電極Ｓの間に電源８０と負荷７０を直列に接続して用いられる。トランジスタ５０と負荷７０の間の配線には、寄生インダクタンス６０が存在している。スイッチング回路１０は、制御回路４０が出力する駆動電圧Vinに基づいて、トランジスタ５０のオン・オフを切替える。駆動電圧Vinは、ゲート電極Ｇに入力される。
スイッチング回路１０は、トランジスタ５０のオン・オフを切替えることによって、電源８０が供給する電源電圧Vddを負荷７０に供給する状態と供給しない状態を切替える。
なお、ドレイン電極Ｄは高電圧側の主電極であり、ソース電極Ｓは低電圧側の主電極であって接地されており、ゲート電極Ｇは制御電極である。
FIG. 1 shows a circuit diagram of a switching
The switching
The drain electrode D is a main electrode on the high voltage side, the source electrode S is a main electrode on the low voltage side and is grounded, and the gate electrode G is a control electrode.
スイッチング回路１０は、トランジスタ５０と、制御回路４０と、サージ電圧対策回路１２を備えている。制御回路４０は、トランジスタ５０のゲート電極Ｇに接続されており、トランジスタ５０をオンさせる電圧とオフさせる電圧が交互に現れる矩形波の駆動電圧Vinをトランジスタ５０のゲート電極Ｇに出力している。サージ電圧対策回路１２は、直列回路３０と電圧調整回路２０を備えている。直列回路３０の一方端は、トランジスタ５０のゲート電極Ｇと制御回路４０の間の第１接続点４１に接続されている。直列回路３０の他方端は、トランジスタ５０のドレイン電極Ｄと負荷７０の間の第２接続点５１に接続されている。直列回路３０は、直列に接続されている第１キャパシタ３２と第１ダイオード３４を有している。第１ダイオード３４のカソードは、第１接続点４１側に接続されており、第１ダイオード３４のアノードは、第２接続点５１側に接続されている。電圧調整回路２０は、第１キャパシタ３２と第１ダイオード３４を接続する接続線の第３接続点３３に接続されている。電圧調整回路２０は、トランジスタ５０がオフしているときに比してトランジスタ５０がオンしているときの第３接続点３３の電圧を低下させる。電圧調整回路２０は、トランジスタ５０がオフしているときに比してトランジスタ５０がオンしているときの第１キャパシタ３２の充電電圧を低下させるといってもよい。直列回路３０を含むサージ電圧対策回路１２は、トランジスタ５０と同一の半導体基板に作り込まれている。
The switching
次に、図２を参照して、スイッチング回路１０の動作を説明する。図２は、トランジスタ５０のドレイン電極Ｄの電圧VDの変化パターンを示しており、トランジスタ５０がターンオフする過渡期における電圧VDの経時的な変動を示している。図２（Ａ）は、サージ電圧対策回路１２が設けられていない場合であり、比較例である。図２（Ｂ）は、サージ電圧対策回路１２のうちの直列回路３０のみが設けられている場合であり、比較例である。図２（Ｃ）は、本実施例のスイッチング回路１０の場合である。
Next, the operation of the switching
図２（Ａ）を参照して、サージ電圧対策回路１２が設けられていない場合を説明する。
サージ電圧対策回路１２が設けられていない場合、トランジスタ５０がToffのタイミングでターンオフすると、ドレイン電極Ｄの電圧VDが上昇する。そして、ターンオフの過渡期の終盤には、トランジスタ５０のドレイン電流IDと寄生のインダクタンス６０に起因したサージ電圧が発生している。
A case where the surge
When the surge
次に、図２（Ｂ）を参照して、サージ電圧対策回路１２のうちの直列回路３０のみが設けられている場合を説明する。
最初に、トランジスタ５０がオフで安定している状態を考える。この比較例のスイッチング回路では、トランジスタ５０がオフで安定しているときに、電源電圧Vddから第１ダイオード３４の順方向電圧VFを引いた電圧（Vdd−VF）が第１キャパシタ３２に印加されている。第１キャパシタ３２は、トランジスタ５０がオフで安定しているときには、（Vdd−VF）の電圧に充電されている。すなわち、第３接続点３３の電圧V1は、（Vdd−VF）になっている。
次に、トランジスタ５０がオンすると、ドレイン電極Ｄの電圧VDが降下する。このため、第１ダイオード３４には逆バイアス電圧が加わるので、第１ダイオード３４は放電することができず、第１キャパシタ３２の充電電圧は、トランジスタ５０がオンしている間、それ以前の充電電圧（Vdd−VF）に維持される。
次に、トランジスタ５０がToffのタイミングでターンオフすると、ドレイン電極Ｄの電圧VDが上昇する。ドレイン電極Ｄの電圧VDが第３接続点３３の電圧V1（Vdd−VF）と第１ダイオード３４の順方向電圧VFの合計（V1＋VF＝Vdd−VF＋VF＝Vdd）、即ち、電源電圧Vddを超えると、第１ダイオード３４に順方向電圧が加わる（図２（Ｂ）のTbのタイミング）。Tbのタイミングで第１ダイオード３４に順方向電圧が加わると、第１キャパシタ３２に充電電流が流れ始め、それ以降はトランジスタ５０のゲート電極Ｇの電圧の低下速度が遅速化し、トランジスタ５０のドレイン電流IDの低下速度が遅速化する。このため、タイミングTb以降は、ドレイン電極Ｄの電圧VDの急峻な上昇が抑えられ、サージ電圧が低く抑えられる。
Next, the case where only the
First, consider a state in which
Next, when the
Next, when the
しかしながら、電圧調整回路２０が存在していないと、ゲート電極Ｇの電圧の低下速度が遅速化し、トランジスタ５０のドレイン電流IDの低下速度が遅速化し、ドレイン電極Ｄの電圧の変化速度が遅速化されるタイミングは、ドレイン電極Ｄの電圧が電源電圧Vddに等しくなるタイミングTbに固定されてしまい、サージ電圧を十分に抑えられない場合が生じる。
However, if the
次に、図２（Ｃ）を参照して、電圧調整回路２０が設けられている場合を説明する。
図２（Ｂ）で説明したように、第１キャパシタ３２に充電電流が流れ始めるタイミングは、第１ダイオード３４に順方向電圧が作用し始めるタイミングである。第１ダイオード３４に順方向電圧が作用し始めるタイミングは、ドレイン電極Ｄの電圧VDが、第３接続点３３の電圧V1と第１ダイオード３４の順方向電圧VFの合計（V1＋VF）を越えたときである。したがって、第３接続点３３の電圧V1を低く調整すれば、第１ダイオード３２に順方向電圧が作用し始めるタイミングが早くなり、ドレイン電極Ｄの電圧VDが低いときに第１キャパシタ３２に充電電流が流れ始める状態を発生させることができる。
Next, a case where the
As described with reference to FIG. 2B, the timing when the charging current starts to flow through the
電圧調整回路２０は、トランジスタ５０がオフしているときに第１キャパシタ３２を充電した電荷を、トランジスタ５０がオンしているときに減少させ、第３接続点３３の電圧V1を電圧Vt（図２（Ｃ）を参照）にまで降下させる。電圧Vtは、予め決められた大きさであってもよく、スイッチングが繰返される毎に異なる大きさであってもよい。トランジスタ５０がオンしているときの第３接続点３３の電圧V1が電圧Vtまで降下すると、図２（Ｃ）に示すように、第１キャパシタ３２に充電電流が流れ始めるタイミングTcが早くなる。即ち、ドレイン電極Ｄの電圧VDが低いときに、第１キャパシタ３２に充電電流が流れ始め、トランジスタ５０のゲート電極Ｇの電圧の低下速度が遅速化し、トランジスタ５０のドレイン電流IDの低下速度が遅速化し、ドレイン電極Ｄの電圧の変化速度が遅速化される。すなわち、サージ電圧がピークとなるタイミングより充分に早いタイミングで第１キャパシタ３２に充電電流が流れ始め、ゲート電極Ｇの電圧の低下速度が遅速化し、トランジスタ５０のドレイン電流IDの低下速度が遅速化し、ドレイン電極Ｄの電圧の変化速度が遅速化される。この結果、サージ電圧の増大を顕著に抑制することができる。
なお、第１キャパシタ３２がトランジスタ５０のドレイン電極Ｄ側に配置され、第１ダイオード３４がトランジスタ５０のゲート電極Ｇ側に配置されていて、電圧調整回路２０を付加すると、サージ電圧がピークとなるタイミングより充分に早いタイミングで第１キャパシタ３２に充電電流が流れ始め、ゲート電極Ｇの電圧の低下速度が遅速化し、ドレイン電極Ｄの電圧の変化速度が遅速化される現象が得られ、サージ電圧の増大を顕著に抑制することができる。
The
The
図３に、電圧調整回路２０の具体的な回路図を示す。
電圧調整回路２０は、第１キャパシタ３２と第１ダイオード２４を接続する第３接続点３３と、第１ダイオード３４のアノードの間に接続されている。電圧調整回路２０は、第２キャパシタ２２と第２ダイオード２４が直列に接続されている回路を備えている。第２ダイオード２４のカソードは第１ダイオードのアノード側に接続されており、第２ダイオード２４のアノードは第３接続点３３側に接続されている。
FIG. 3 shows a specific circuit diagram of the
The
図４に、図３のスイッチング回路１０を用いてトランジスタ５０を駆動させた場合のシミュレーション結果を示す。図４（Ａ）に、トランジスタ５０のゲート電極Ｇの電圧VG、ドレイン電極Ｄの電圧VD、及び電圧V1、V2、の経時的な変化を示す。なお、電圧V1は第３接続点３３の電圧であり、電圧V2は第２ダイオード２２と第２キャパシタ２４の間の接続線の電圧である。図４（Ｂ）に、トランジスタ５０のドレイン電流ID、及び電流I1、I2の経時的な変化を示す。電流I1は第１ダイオード３４を流れる電流であり、電流I2は第２ダイオード２４を流れる電流である。図４は、第１キャパシタ３２の静電容量C1が1nFであり、第２キャパシタ２２の静電容量C2が0.5nFであり、電源電圧Vddが100Vであり、第１ダイオード３２と第２ダイオード２２の順方向電圧VFが0.8Vのときの結果である。
FIG. 4 shows a simulation result when the
まず、トランジスタ５０がオフで安定している期間T1を考える。スイッチング回路１０では、トランジスタ５０がオフで安定しているときに、電源電圧Vddから第１ダイオード３４の順方向電圧VFを引いた電圧（Vdd−VF）が第１キャパシタ３２及び第２キャパシタ２２に印加される。トランジスタ５０がオフしているときの第１キャパシタ３２の充電電圧は（Vdd−VF）であり、第３接続点３３の電圧V1は、（Vdd−VF）になる。なお、第２キャパシタ２２と第２ダイオード２４の間の電圧V2も、（Vdd−VF）になる。すなわち、第２キャパシタ２２は充電されない。図４に示すように、期間T1の電圧V1及び電圧V2は、概ね100Vになっている。
First, consider a period T1 in which the
次に、トランジスタ５０がターンオンする期間T2を考える。期間T2では、まずトランジスタ５０のゲート電極Ｇの電圧VGが上昇する。電圧V1と電圧V2は、ゲート電圧VGの上昇に追随して上昇する。ゲート電極Ｇの電圧VGが閾値を超えると、トランジスタ５０のドレイン電極Ｄとソース電極Ｓ間にドレイン電流IDが流れ、トランジスタ５０がオンする。トランジスタ５０がオンすると、ドレイン電極Ｄの電圧VDが降下する。ドレイン電極Ｄの電圧VDが降下すると、第１ダイオード３４には逆バイアス電圧が加わるようになるので、第１ダイオード３４は遮断される。一方、第２ダイオード２４には順方向電圧が加わる。電圧V2とドレイン電極Ｄの電圧VDの差が、第２ダイオード２４の順方向電圧VFを越えると、第２ダイオード２４が導通する。
Next, consider a period T2 during which the
図３を参照して、このときの現象をより詳細に説明する。トランジスタ５０がオフしているときは、第３接続点３３と第１接続点４１の間に存在する第１キャパシタ３２が充電されている。第３接続点３３が高電圧側であり、第１接続点４１が低電圧側である。このとき、第３接続点３３の電位V1と第２キャパシタ２２と第２ダイオード２４の間の接続線の電位V2は等しく、第２キャパシタ２２の充電電圧はゼロである。次にトランジスタ５０がオンすると、前記したように、第２ダイオード２４が導通し、第１キャパシタ３２を充電していた電荷の一部が、第２キャパシタ２２に移動して第２キャパシタ２４を充電する。このとき、トランジスタ５０がオンしているので、第２接続点５１は第３接続点３３に対して低電圧側である。したがって、トランジスタ５０がオンすると、第１キャパシタ３２と第２キャパシタ２２の並列回路が形成されると評価することができる。即ち、第１接続点４１と第２接続点５１の間の静電容量が、第１キャパシタ３２と第２キャパシタ２２の直列静電容量になる。この結果、第３接続点３３の電圧V1が降下する。換言すると、第１キャパシタ３２を充電していた電荷の一部が第２キャパシタ２２に移動し、その結果、第３接続点３３の電圧V1が降下する。図４（Ｂ）に示すように、トランジスタ５０がターンオンする過渡期では、第１キャパシタ３２、第２キャパシタ２２、第２ダイオード２４、第２接続点５１を介して電流I2が流れ、第３接続点３３の電圧V1が降下する。第１キャパシタ３２と第２キャパシタ２２の静電容量の比率を調整することによって、第３接続点３３の電圧V1の降下量が調整できることが分かる。
The phenomenon at this time will be described in more detail with reference to FIG. When the
トランジスタ５０が完全にオンしている期間T3では、第１ダイオード３２及び第２ダイオード２２の双方がオフになり、電圧V1及び電圧V2が保持される。
In the period T3 in which the
次に、トランジスタ５０がターンオフする期間T4を説明する。トランジスタ５０がターンオフすると、ドレイン電極Ｄの電圧VDが上昇する。ドレイン電極Ｄの電圧VDが第１キャパシタ３２に充電されている充電電圧V1と第１ダイオード３４の順方向電圧VFの合計（V1＋VF＝Vt＋VF）を超えると、第１ダイオード３４が導通する。第１ダイオード３４が導通すると、第１キャパシタ３２に電流I1が流れ始め、トランジスタ５０のゲート電極Ｇの電圧の下降速度が遅速化し、トランジスタ５０のドレイン電流IDの下降速度が遅速化する。このため、それ以降は、ドレイン電極Ｄの電圧VDの急峻な上昇が抑えられ、サージ電圧を低く抑えることができる。
これらの動作を繰返すことによって、スイッチング回路１０はサージ電圧を抑制しながらトランジスタ５０を駆動することができる。
Next, a period T4 in which the
By repeating these operations, the switching
図５に、ターンオフした過渡期のトランジスタ５０のドレイン電極Ｄの電圧VDの変動を示す。第１キャパシタ３２の静電容量C1と第２キャパシタ２２の静電容量C2を変えた場合の結果も併せて示す。なお、「対策なし」は、サージ電圧対策回路１２が設けられていない場合の結果である。
図５に示すように、第１キャパシタ３２の静電容量C1が1nFの場合と0.5nFの場合を比較すると、ドレイン電極Ｄの電圧VDの傾きが異なることが分かる。第１キャパシタ３２の静電容量C1の大きさは、ドレイン電極Ｄの電圧VDの傾きを決定する。
図５に示すように、第１キャパシタ３２と第２キャパシタ２２の静電容量の比が1：1の場合と1：0.5の場合を比較すると、ドレイン電極Ｄの電圧VDが傾き始めるタイミングが異なる。第１キャパシタ３２と第２キャパシタ２２の静電容量の比は、ドレイン電極Ｄの電圧VDが傾き始めるタイミングを決定する。
FIG. 5 shows the fluctuation of the voltage VD of the drain electrode D of the
As shown in FIG. 5, comparing the case where the capacitance C1 of the
As shown in FIG. 5, when the ratio of the capacitance of the
図６に、ターンオフした過渡期のトランジスタ５０のドレイン電流IDの変動を示す。
図６に示すように、第１キャパシタ３２の静電容量C1が1nFと0.5nFの場合を比較すると、トランジスタ５０のドレイン電流IDの傾きが異なることが分かる。第１キャパシタ３２の静電容量C1の大きさは、トランジスタ５０のドレイン電流IDの傾きを決定する。
図６に示すように、第１キャパシタ３２と第２キャパシタ２２の静電容量の比が1：1の場合と1：0.5の場合を比較すると、トランジスタ５０のドレイン電流IDが傾き始めるタイミングが異なる。第１キャパシタ３２と第２キャパシタ２２の静電容量の比は、トランジスタ５０のドレイン電流IDが傾き始めるタイミングを決定する。
FIG. 6 shows the fluctuation of the drain current ID of the
As shown in FIG. 6, comparing the cases where the capacitance C1 of the
As shown in FIG. 6, when the ratio of the capacitances of the
図５及び図６の結果から、第１キャパシタ３２と第２キャパシタ２２の静電容量を調整することによって、トランジスタ５０がターンオフした過渡期の特性が改善されることが分かる。
特に、本実施例のスイッチング回路１０は、図５に示すように、トランジスタ５０がターンオフした過渡期の序盤でドレイン電極Ｄの電圧VDを急峻に変動させ、過渡期の終盤でドレイン電極Ｄの電圧VDを緩慢に変動させることができる。このため、過渡期の序盤でドレイン電極Ｄの電圧VDを急峻に変動させることによってターンオフ損失の増大を抑制し、過渡期の終盤でドレイン電極Ｄの電圧VDを緩慢に変動させることによってサージ電圧の増大を抑制することができる。
From the results of FIGS. 5 and 6, it can be seen that adjusting the capacitances of the
In particular, as shown in FIG. 5, the switching
図７に、トランジスタ５０を駆動する場合に存在するターンオフ損失とサージ電圧の間のトレードオフ曲線を示す。図中の破線は、「対策なし」の場合のトレードオフ曲線である。
図７に示すように、本実施例のスイッチング回路１０は、ターンオフ損失をほとんど増大させることなく、サージ電圧を低減できていることが分かる。本実施例のスイッチング回路１０は、ターンオフ損失とサージ電圧の間に存在しているトレードオフ関係を打破することができる。
FIG. 7 shows a trade-off curve between the turn-off loss and the surge voltage existing when driving the
As shown in FIG. 7, it can be seen that the switching
以下の比較例では、第１キャパシタ３２又は第２キャパシタ２２に、静電容量の値が極端なものを採用した場合のシミュレーション結果を示す。なお、以下の比較例のスイッチング回路の構成は、図３に示すスイッチング回路１０と同一である。
（比較例１）
図８の結果は、第１キャパシタ３２の静電容量C1が1nFであり、第２キャパシタ２２の静電容量C2が0.1pFの場合である。第２キャパシタ２２の静電容量C2が極めて小さい。したがって、比較例１は、第２キャパシタ２２が存在していない場合と実質的に等価である。
図８に示すように、比較例１では、トランジスタ５０がターンオンする過渡期に電流I2が流れない。このため、第３接続点３３の電圧V1が降下しない。
In the following comparative example, a simulation result in the case where an extremely large capacitance value is employed for the
(Comparative Example 1)
The result of FIG. 8 is a case where the capacitance C1 of the
As shown in FIG. 8, in the comparative example 1, the current I2 does not flow during the transition period in which the
（比較例２）
図９の結果は、第１キャパシタ３２の静電容量C1が0.1pFであり、第２キャパシタ２２の静電容量C2が1nFの場合である。第１キャパシタ３２の静電容量C1が極めて小さい。
図９に示すように、比較例２では、トランジスタ５０がターンオンする過渡期に電流I2が流れない。さらに、トランジスタ５０がターンオフする過渡期においても、電流I1が流れない。したがって、比較例２は、サージ電圧対策回路１２が設けられていない場合と等価であると評価できる。
(Comparative Example 2)
The result of FIG. 9 is the case where the capacitance C1 of the
As shown in FIG. 9, in Comparative Example 2, the current I2 does not flow during the transition period in which the
（比較例３）
図１０の結果は、第１キャパシタ３２の静電容量C1が1nFであり、第２キャパシタ２２の静電容量C2が10nFの場合である。第２キャパシタ２２の静電容量C2が極めて大きい。
図１０に示すように、比較例３では、トランジスタ５０がターンオンする過渡期に過剰な電流I2が流れ、第３接続点３３の電圧V1が下がり過ぎてしまう。このため、トランジスタ５０がターンオフする過渡期では、その序盤から第２接続点の電圧VDが傾斜する。比較例３のスイッチング回路は、オフ損失が大きい。
(Comparative Example 3)
The result of FIG. 10 is a case where the capacitance C1 of the
As shown in FIG. 10, in Comparative Example 3, an excessive current I2 flows during a transition period in which the
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
例えば、図３のスイッチング回路１０において、第２キャパシタ２２と第２ダイオード２４の直列回路と、第１ダイオード３４で構成される並列回路と、第１キャパシタ３２は、第１接続点４１と第２接続点５１の間でその位置関係が逆に配置されてもよい。
また、第２キャパシタ２２と第２ダイオード２４の配置順序は逆であってもよい。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
Specific examples of the present invention have been described in detail above, but these are merely examples and do not limit the scope of the claims. The technology described in the claims includes various modifications and changes of the specific examples illustrated above.
For example, in the switching
Further, the arrangement order of the second capacitor 22 and the
The technical elements described in this specification or the drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the technology exemplified in this specification or the drawings can achieve a plurality of objects at the same time, and has technical usefulness by achieving one of the objects.
１０：スイッチング回路
１２：サージ電圧対策回路
２０：電圧調整回路
２２：第２キャパシタ
２４：第２ダイオード
３０：直列回路
３２：第１キャパシタ
３４：第１ダイオード
４０：制御回路
５０：トランジスタ
６０：寄生のインダクタンス
７０：負荷
８０：電源
10: switching circuit 12: surge voltage countermeasure circuit 20: voltage regulator circuit 22: second capacitor 24: second diode 30: series circuit 32: first capacitor 34: first diode 40: control circuit 50: transistor 60: parasitic Inductance 70: Load 80: Power supply
Claims (2)
一対の主電極の間に電源と負荷を直列に接続して用いるトランジスタと、
そのトランジスタの制御電極に接続されているとともにそのトランジスタをオンさせる電圧とオフさせる電圧を交互に出力する制御回路と、
そのトランジスタの制御電極と高電圧側の主電極の間に接続されているとともに第１キャパシタと第１ダイオードが直列に接続されている回路であって、その第１ダイオードのカソードが前記制御電極側に接続されており、その第１ダイオードのアノードが前記高電圧側の主電極側に接続されている直列回路と、
その第１キャパシタと第１ダイオードを接続する接続線に接続されているとともにその接続線の電圧を調整する電圧調整回路と、を備えており、
その電圧調整回路は、第１キャパシタと第１ダイオードを接続する接続線と第１ダイオードのアノードの間に接続されているとともに第２キャパシタと第２ダイオードが直列に接続されている回路を有しており、
その第２ダイオードのカソードが第１ダイオードのアノード側に接続されており、その第２ダイオードのアノードが前記接続線側に接続されているスイッチング回路。 A switching circuit comprising a transistor;
A transistor used by connecting a power source and a load in series between a pair of main electrodes;
A control circuit connected to the control electrode of the transistor and alternately outputting a voltage for turning on and off the transistor;
The circuit is connected between the control electrode of the transistor and the main electrode on the high voltage side, and the first capacitor and the first diode are connected in series, the cathode of the first diode being the control electrode side A series circuit in which the anode of the first diode is connected to the main electrode side on the high voltage side;
A voltage adjustment circuit that is connected to a connection line connecting the first capacitor and the first diode and adjusts a voltage of the connection line ;
The voltage adjustment circuit includes a circuit connected between a connection line connecting the first capacitor and the first diode and the anode of the first diode, and the second capacitor and the second diode connected in series. And
A switching circuit in which the cathode of the second diode is connected to the anode side of the first diode, and the anode of the second diode is connected to the connection line side .
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006243832A JP4830142B2 (en) | 2006-09-08 | 2006-09-08 | Switching circuit |
| US11/723,967 US7671636B2 (en) | 2006-03-22 | 2007-03-22 | Switching circuit and driving circuit for transistor |
| DE102007063721.9A DE102007063721B4 (en) | 2006-03-22 | 2007-03-22 | Circuit having a transistor and a drive circuit for driving the transistor |
| DE102007013824A DE102007013824B4 (en) | 2006-03-22 | 2007-03-22 | Circuit with a transistor |
| DE102007063687A DE102007063687B4 (en) | 2006-03-22 | 2007-03-22 | Circuit with a transistor |
| US12/654,323 US7982508B2 (en) | 2006-03-22 | 2009-12-17 | Switching circuit and driving circuit for transistor |
| US13/105,021 US8179169B2 (en) | 2006-03-22 | 2011-05-11 | Driving circuit with variable resistor for transistor |
| US13/433,624 US8519748B2 (en) | 2006-03-22 | 2012-03-29 | Driving circuit for driving transistor based on control current |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006243832A JP4830142B2 (en) | 2006-09-08 | 2006-09-08 | Switching circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008067140A JP2008067140A (en) | 2008-03-21 |
| JP4830142B2 true JP4830142B2 (en) | 2011-12-07 |
Family
ID=39289433
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006243832A Expired - Fee Related JP4830142B2 (en) | 2006-03-22 | 2006-09-08 | Switching circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4830142B2 (en) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5480750B2 (en) * | 2010-08-09 | 2014-04-23 | 本田技研工業株式会社 | Semiconductor device driving apparatus and method |
| JP5576894B2 (en) * | 2012-03-24 | 2014-08-20 | 株式会社東芝 | FET drive circuit and FET module |
| US20150131350A1 (en) * | 2012-04-18 | 2015-05-14 | Takuya Isomura | Electrical power converter |
| JP2019129565A (en) * | 2018-01-23 | 2019-08-01 | 日産自動車株式会社 | Driving device |
| JP7196048B2 (en) * | 2019-10-23 | 2022-12-26 | 株式会社東芝 | Surge control circuit and power converter |
| JP7399827B2 (en) * | 2020-09-04 | 2023-12-18 | 株式会社東芝 | Electronic circuits and power converters |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0225107A (en) * | 1988-07-13 | 1990-01-26 | Fuji Electric Co Ltd | Overvoltage suppression circuit for semiconductor switch element |
| JPH06326579A (en) * | 1993-05-12 | 1994-11-25 | Tokai Rika Co Ltd | Load driving circuit using mos-fet |
| JPH10250U (en) * | 1997-12-08 | 1998-10-13 | 富士通テン株式会社 | Switching circuit |
| JP4423765B2 (en) * | 2000-07-26 | 2010-03-03 | 株式会社デンソー | Load drive device |
| JP4971848B2 (en) * | 2006-03-22 | 2012-07-11 | 株式会社豊田中央研究所 | Power MOS circuit that achieves both low switching loss and low noise |
-
2006
- 2006-09-08 JP JP2006243832A patent/JP4830142B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008067140A (en) | 2008-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3485561B1 (en) | Driving charge pump circuits | |
| JP5169170B2 (en) | Step-down switching regulator | |
| JP5545308B2 (en) | Driving circuit | |
| JP2011211836A (en) | Switching device driving unit and semiconductor apparatus | |
| JP4830142B2 (en) | Switching circuit | |
| JP2004215458A (en) | Drive circuit of semiconductor switching element | |
| US10389240B2 (en) | Switching regulator with multiple MOSFET types | |
| CN110958003B (en) | Adaptive gate driver | |
| KR20150126836A (en) | Inductive load driver slew rate controller | |
| CN111771321B (en) | Semiconductor switch control circuit and switching power supply device | |
| WO2015114802A1 (en) | Semiconductor integrated circuit device and power supply system | |
| JP5827609B2 (en) | Driving circuit | |
| KR20060059996A (en) | High frequency control of a semiconductor switch | |
| US9094012B2 (en) | Driving circuit and semiconductor device | |
| US9843258B2 (en) | Buck power stage with multiple MOSFET types | |
| CN110943722A (en) | Driving circuit | |
| JP2014128056A (en) | Electronic control device | |
| JP5916908B1 (en) | Gate drive circuit | |
| US8513930B2 (en) | Active power switch topology for switching regulators | |
| JP6725328B2 (en) | Gate drive circuit | |
| JP5139793B2 (en) | Power converter | |
| JP6983355B2 (en) | Current pulse generator with integrated bus boost circuit | |
| WO2019159655A1 (en) | Rectifier circuit and power supply device | |
| JP6847641B2 (en) | Gate drive circuit | |
| KR20170104164A (en) | Level shifter circuit with improved time response and control method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081209 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110624 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110628 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110721 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110809 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20110829 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110901 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20110829 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4830142 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140930 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |