JP4827010B2 - Game machine - Google Patents

Game machine Download PDF

Info

Publication number
JP4827010B2
JP4827010B2 JP2006061666A JP2006061666A JP4827010B2 JP 4827010 B2 JP4827010 B2 JP 4827010B2 JP 2006061666 A JP2006061666 A JP 2006061666A JP 2006061666 A JP2006061666 A JP 2006061666A JP 4827010 B2 JP4827010 B2 JP 4827010B2
Authority
JP
Japan
Prior art keywords
image
output
cpu
display
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006061666A
Other languages
Japanese (ja)
Other versions
JP2007236547A (en
Inventor
浩康 町口
Original Assignee
奥村遊機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 奥村遊機株式会社 filed Critical 奥村遊機株式会社
Priority to JP2006061666A priority Critical patent/JP4827010B2/en
Publication of JP2007236547A publication Critical patent/JP2007236547A/en
Application granted granted Critical
Publication of JP4827010B2 publication Critical patent/JP4827010B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Pinball Game Machines (AREA)
  • Display Devices Of Pinball Game Machines (AREA)

Description

本発明は、パチンコ機等の遊技機に関するものである。   The present invention relates to a gaming machine such as a pachinko machine.

従来より、遊技領域に設けられて複数の識別図柄を表示する図柄表示装置を備えた遊技機に関して種々提案されている。
例えば、図柄表示装置を備え、少なくとも特別利益状態と通常状態との間で切り換え可能な遊技機本体と、前記遊技機本体を特別利益状態と通常状態との間で切換制御するメインコントローラと、複数の図柄情報を記憶する記憶手段と、前記複数の図柄情報のうちの少なくとも二つの図柄情報を選択する選択手段と、前記選択手段によって選択された図柄情報を合成する合成手段とを備え、前記図柄表示装置を制御するグラフィックコントローラとを有し、前記グラフィックコントローラは、前記メインコントローラから送られる遊技状態信号に基づいて、前記選択手段が前記記憶手段から図柄情報を選択し、前記合成手段が選択された図柄情報を合成し、その合成した画像情報に基づいて前記図柄表示装置に表示させるように構成した遊技機が提案されている(例えば、特許文献1参照。)。
特開平8−131627号公報(段落(0023)〜(0142)、図1〜図28)
Conventionally, various gaming machines including a symbol display device provided in a game area and displaying a plurality of identification symbols have been proposed.
For example, a gaming machine main body provided with a symbol display device and capable of switching between at least a special profit state and a normal state, a main controller for switching the gaming machine main body between a special profit state and a normal state, and a plurality of Storage means for storing the symbol information, selection means for selecting at least two of the plurality of symbol information, and synthesis means for synthesizing the symbol information selected by the selection means, A graphic controller for controlling the display device, wherein the graphic controller selects symbol information from the storage means based on a gaming state signal sent from the main controller, and the combining means is selected. A game configured to synthesize the symbol information and display it on the symbol display device based on the synthesized image information. There has been proposed (e.g., see Patent Document 1.).
JP-A-8-131627 (paragraphs (0023) to (0142), FIGS. 1 to 28)

しかしながら、上述の遊技機の構成では、図柄表示装置に表示不具合が発生した場合には、グラフィックコントローラの表示制御プログラム等にバグが含まれているか否かを確認する必要があるが、遊技機の演出表示パターンは複雑に構成されており、様々な演出制御コマンドや演出表示パターンが設定されているため、各演出表示パターンに対する制御コマンドの全てを確認するには長時間の検査が必要になり、迅速な対応が困難であるという問題がある。   However, in the configuration of the gaming machine described above, when a display failure occurs in the symbol display device, it is necessary to check whether or not a bug is included in the display control program of the graphic controller. The production display pattern is composed in a complicated manner, and various production control commands and production display patterns are set, so a long inspection is required to confirm all the control commands for each production display pattern. There is a problem that quick response is difficult.

そこで、本発明は、上述した問題点を解決するためになされたものであり、図柄表示装置に表示不具合が発生した場合に、表示制御プログラム等にバグが含まれているか否かを迅速に確認することが可能となり、早期の対応が可能となる遊技機を提供することを目的とする。   Therefore, the present invention has been made to solve the above-described problems, and when a display failure occurs in the symbol display device, it is quickly confirmed whether or not a bug is included in the display control program or the like. An object of the present invention is to provide a gaming machine that can be used at an early stage.

前記目的を達成するため請求項1に係る遊技機は、遊技領域に設けられて複数の識別図柄を表示する図柄表示装置と、遊技機を制御する遊技機制御装置からの制御信号に基づいて前記図柄表示装置を駆動制御する表示制御手段と、を備え、前記表示制御手段は、前記各制御信号に対応してそれぞれ所定の識別コードが付された複数の画像パターンを記憶する画像パターン記憶手段と、前記制御信号に基づいて所定の識別コードが付された画像パターンを作成する画像パターン作成手段と、種々の画像パターンを表示するための画像形成データを記憶する画像データ記憶手段と、前記画像パターン作成手段によって作成された画像パターンに基づいて画像形成データをフレームバッファに配置して前記図柄表示装置に映像信号として出力する映像信号出力手段と、前記映像信号出力手段から出力される映像信号から前記所定の識別コードに対応する識別映像信号を抽出する抽出手段と、前記抽出手段によって抽出された識別映像信号と前記画像パターン作成手段によって作成された画像パターンに付された所定の識別コードとが一致するか否かを判定する第1判定手段と、前記第1判定手段によって一致しないと判定された場合には、この一致しない旨を表す不一致情報を記憶する不一致情報記憶手段と、検査出力端子を介して検査制御信号が入力された場合には、前記不一致情報記憶手段に記憶される不一致情報を該検査出力端子を介して出力するように制御する出力制御手段と、を有するように構成した。   In order to achieve the above object, a gaming machine according to claim 1 is provided based on a control signal from a symbol display device that is provided in a gaming area and displays a plurality of identification symbols, and a gaming machine control device that controls the gaming machine. Display control means for driving and controlling the symbol display device, and the display control means stores image pattern storage means for storing a plurality of image patterns each having a predetermined identification code corresponding to each control signal. An image pattern creating means for creating an image pattern to which a predetermined identification code is attached based on the control signal; an image data storing means for storing image forming data for displaying various image patterns; and the image pattern Based on the image pattern created by the creating means, image formation data is arranged in a frame buffer and output as a video signal to the symbol display device. A signal output means; an extraction means for extracting an identification video signal corresponding to the predetermined identification code from the video signal output from the video signal output means; the identification video signal extracted by the extraction means; and the image pattern creation The first determination unit that determines whether or not the predetermined identification code attached to the image pattern created by the unit matches the first determination unit and the first determination unit that does not match the first determination unit When the inspection control signal is input via the inspection output terminal and the mismatch information storage means for storing the mismatch information indicating the fact, the mismatch information stored in the mismatch information storage means is transmitted via the inspection output terminal. Output control means for controlling to output.

従って、映像信号出力手段から出力される映像信号から抽出された所定の識別コードに対応する識別映像信号と画像パターン作成手段によって作成された画像パターンに付された所定の識別コードとが一致しない場合には、この一致しない旨を表す不一致情報が不一致情報記憶手段に記憶される。そして、検査出力端子を介して検査制御信号が入力された場合には、不一致情報記憶手段に記憶される不一致情報が該検査出力端子を介して出力される。これにより、図柄表示装置に表示不具合が発生した場合には、検査出力端子を介して検査制御信号を入力して不一致情報を確認することによって、表示制御プログラム等にバグが含まれているか否かを迅速に検出することが可能となり、早期の対応が可能となる。   Accordingly, when the identification video signal corresponding to the predetermined identification code extracted from the video signal output from the video signal output means does not match the predetermined identification code attached to the image pattern created by the image pattern creation means Is stored in the mismatch information storage means. When an inspection control signal is input via the inspection output terminal, the mismatch information stored in the mismatch information storage means is output via the inspection output terminal. As a result, when a display failure occurs in the symbol display device, whether or not a bug is included in the display control program or the like by inputting an inspection control signal via the inspection output terminal and checking the inconsistency information Can be detected quickly, and an early response becomes possible.

また、請求項2に係る遊技機では、請求項1に記載の遊技機において、前記表示制御手段は、前記第1判定手段によって一致しないと判定された場合には、この一致しない旨を図柄表示装置を介して報知するように制御する報知制御手段を有するように構成した。
これにより、映像信号出力手段から出力される映像信号から抽出された所定の識別コードに対応する識別映像信号と画像パターン作成手段によって作成された画像パターンに付された所定の識別コードとが一致しない旨が図柄表示装置を介して報知されるため、表示制御プログラム等にバグが含まれていることを容易に確認することができ、更なる早期の対応が可能となる。
Further, in the gaming machine according to claim 2, in the gaming machine according to claim 1, when the display control means determines that they do not match by the first determination means, a symbol display indicating that they do not match. It has comprised so that it might have a notification control means which controls to notify via a device.
Thereby, the identification video signal corresponding to the predetermined identification code extracted from the video signal output from the video signal output means does not match the predetermined identification code attached to the image pattern created by the image pattern creation means. Since the fact is notified through the symbol display device, it is possible to easily confirm that a bug is included in the display control program and the like, and it is possible to cope with the problem at an earlier stage.

また、請求項3に係る遊技機は、遊技領域に設けられて複数の識別図柄を表示する図柄表示装置と、遊技機を制御する遊技機制御装置からの制御信号に基づいて前記図柄表示装置を駆動制御する表示制御手段と、を備え、前記表示制御手段は、前記各制御信号に対応してそれぞれ所定の識別コードが付された画像パターンを記憶する画像パターン記憶手段と、前記制御信号に基づいて所定の識別コードが付された画像パターンを作成する画像パターン作成手段と、種々の画像パターンを表示するための画像形成データを記憶する画像データ記憶手段と、前記画像パターン作成手段によって作成された画像パターンに基づいて画像形成データをフレームバッファに配置して前記図柄表示装置に映像信号として出力する映像信号出力手段と、前記フレームバッファから前記所定の識別コードに対応する画像形成データを読み出して、該画像形成データと前記画像パターン作成手段によって作成された画像パターンに付された所定の識別コードとが一致するか否かを判定する第2判定手段と、前記第2判定手段によって一致しないと判定された場合には、この一致しない旨を表す不一致情報を記憶する不一致情報記憶手段と、検査出力端子を介して検査制御信号が入力された場合には、前記不一致情報記憶手段に記憶される不一致情報を該検査出力端子を介して出力するように制御する出力制御手段と、を有するように構成した。   According to a third aspect of the present invention, there is provided a gaming machine comprising: a symbol display device provided in a gaming area for displaying a plurality of identification symbols; and the symbol display device based on a control signal from a gaming machine control device for controlling the gaming machine. Display control means for driving control, wherein the display control means is based on the control signal and image pattern storage means for storing an image pattern with a predetermined identification code corresponding to each control signal. Image pattern creating means for creating an image pattern with a predetermined identification code, image data storage means for storing image forming data for displaying various image patterns, and the image pattern creating means. Video signal output means for arranging image formation data in a frame buffer based on an image pattern and outputting the data as a video signal to the symbol display device; and The image formation data corresponding to the predetermined identification code is read from the frame buffer, and whether or not the image formation data matches the predetermined identification code attached to the image pattern created by the image pattern creation means When it is determined by the second determination means that the second determination means does not match, a mismatch information storage means for storing mismatch information indicating that they do not match, and an inspection control signal via the inspection output terminal Output control means for controlling to output the mismatch information stored in the mismatch information storage means via the inspection output terminal.

従って、フレームバッファから読み出した所定の識別コードに対応する画像形成データと画像パターン作成手段によって作成された画像パターンに付された所定の識別コードとが一致しない場合には、この一致しない旨を表す不一致情報が不一致情報記憶手段に記憶される。そして、検査出力端子を介して検査制御信号が入力された場合には、不一致情報記憶手段に記憶される不一致情報が該検査出力端子を介して出力される。これにより、図柄表示装置に表示不具合が発生した場合には、検査出力端子を介して検査制御信号を入力して不一致情報を確認することによって、表示制御プログラム等にバグが含まれているか否かを迅速に検出することが可能となり、早期の対応が可能となる。   Accordingly, when the image formation data corresponding to the predetermined identification code read from the frame buffer and the predetermined identification code attached to the image pattern created by the image pattern creation means do not match, this means that they do not match. The mismatch information is stored in the mismatch information storage means. When an inspection control signal is input via the inspection output terminal, the mismatch information stored in the mismatch information storage means is output via the inspection output terminal. As a result, when a display failure occurs in the symbol display device, whether or not a bug is included in the display control program or the like by inputting an inspection control signal via the inspection output terminal and checking the inconsistency information Can be detected quickly, and an early response becomes possible.

また、請求項4に係る遊技機では、請求項3に記載の遊技機において、前記表示制御手段は、前記第2判定手段によって一致しないと判定された場合には、この一致しない旨を図柄表示装置を介して報知するように制御する報知制御手段を有するように構成した。
これにより、フレームバッファから読み出した所定の識別コードに対応する画像形成データと画像パターン作成手段によって作成された画像パターンに付された所定の識別コードとが一致しない旨が図柄表示装置を介して報知されるため、表示制御プログラム等にバグが含まれていることを容易に確認することができ、更なる早期の対応が可能となる。
Further, in the gaming machine according to claim 4, in the gaming machine according to claim 3, when the display control means determines that they do not match by the second determination means, a symbol display indicating that they do not match. It has comprised so that it might have a notification control means which controls to notify via a device.
As a result, the fact that the image formation data corresponding to the predetermined identification code read from the frame buffer and the predetermined identification code attached to the image pattern created by the image pattern creation means do not match is notified via the symbol display device. Therefore, it is possible to easily confirm that a bug is included in the display control program or the like, and it is possible to take an earlier action.

更に、請求項5に係る遊技機では、請求項1乃至請求項4のいずれかに記載の遊技機において、前記フレームバッファの画像形成データが配置可能な仮想画面表示領域は、前記図柄表示装置の表示画面に表示される画像形成データが配置される実画面表示領域よりも広く形成され、前記所定の識別コードに対応する画像形成データは、前記仮想画面表示領域の実画面表示領域外の部分に配置されるように構成した。
これにより、所定の識別コードに対応する画像形成データは、仮想画面表示領域の実画面表示領域外の部分に配置されるため、この所定の識別コードに対応する画像形成データは図柄表示装置には通常表示されず、演出表示の品質向上を図ることができる。
Furthermore, in the gaming machine according to claim 5, in the gaming machine according to any one of claims 1 to 4, the virtual screen display area in which the image formation data of the frame buffer can be arranged is that of the symbol display device. The image forming data displayed on the display screen is formed wider than the actual screen display area where the image forming data is arranged, and the image forming data corresponding to the predetermined identification code is in a portion outside the actual screen display area of the virtual screen display area. Configured to be placed.
As a result, the image forming data corresponding to the predetermined identification code is arranged outside the actual screen display area of the virtual screen display area. Therefore, the image forming data corresponding to the predetermined identification code is stored in the symbol display device. The quality of the effect display can be improved without being normally displayed.

以下、本発明に係る遊技機をパチンコ機について具体化した実施例1乃至実施例4について図面を参照して詳細に説明する。   Embodiments 1 to 4 in which a gaming machine according to the present invention is embodied in a pachinko machine will be described in detail below with reference to the drawings.

先ず、実施例1に係るパチンコ機1の概略構成について図1及び図2に基づき説明する。
図1及び図2に示すように、パチンコ機1は、正面視矩形に形成される木製の外枠2に対して合成樹脂製の内枠3が、内枠取付用ヒンジを構成する上ヒンジ3A及び下ヒンジ3Bを介して、外枠2に対して該外枠2の開口を開閉自在に取り付けられている。そして、この内枠3のほぼ上半分の前側には、合成樹脂製の前面カバー部材4が左端縁部の上下を軸支されて開閉自在に取り付けられている。また、この前面カバー部材4のほぼ中央部には略円形の窓部5が開設され、この窓部5の外周縁部に形成されるガラス保持枠に装着された2枚のガラスを通して遊技盤41(図3参照)上の遊技領域42(図3参照)を見ることができるように構成されている。また、前面カバー部材4の窓部5の左上端縁部には、フルカラーの発光ダイオードが内蔵され、遊技中のエラーを表示するエラー表示電飾ランプ6を構成している。また、前面カバー部材4の正面視四隅には、スピーカ7が配置されている。また、前面カバー部材4の前面部分は、窓部5の周囲が不透明な合成樹脂製の前面部材4Aで覆われており、不図示のフルカラーの発光ダイオードが窓部5の外周部に沿って内蔵され、遊技中に光演出が行われる。
First, a schematic configuration of the pachinko machine 1 according to the first embodiment will be described with reference to FIGS. 1 and 2.
As shown in FIGS. 1 and 2, the pachinko machine 1 includes an upper hinge 3 </ b> A in which an inner frame 3 made of synthetic resin forms a hinge for attaching an inner frame to a wooden outer frame 2 formed in a rectangular shape in front view. The opening of the outer frame 2 is attached to the outer frame 2 so as to be openable and closable via the lower hinge 3B. A front cover member 4 made of synthetic resin is attached to the front side of the upper half of the inner frame 3 so as to be freely opened and closed by being pivotally supported at the upper and lower sides of the left end edge portion. In addition, a substantially circular window 5 is opened at a substantially central portion of the front cover member 4, and the game board 41 is passed through two glasses attached to a glass holding frame formed on the outer peripheral edge of the window 5. The gaming area 42 (see FIG. 3) on the upper side (see FIG. 3) can be seen. Further, a full-color light emitting diode is built in the upper left edge of the window portion 5 of the front cover member 4 to constitute an error display illumination lamp 6 for displaying an error during the game. In addition, speakers 7 are arranged at four corners of the front cover member 4 as viewed from the front. Further, the front portion of the front cover member 4 is covered with a synthetic resin front member 4A made of an opaque synthetic resin, and a full-color light emitting diode (not shown) is built in along the outer periphery of the window portion 5. And light effects are performed during the game.

また、前面カバー部材4の右側端縁部には、内枠3及び前面カバー部材4を施錠する施錠装置(不図示)を操作するための鍵挿入部4Bが設けられている。前面カバー部材4を開くためには、この鍵挿入部4Bに所定のキーを挿入して所定方向に回せば、施錠装置のロック状態が解除されて、前面カバー部材4のみがオープンされる。
また、この前面カバー部材4の下側には、賞球払出装置22を介して払い出される賞球を受ける上皿8が配設されている。また、この上皿8は、左端縁部の上下を軸支されて、前面カバー部材4を開放後、内側に設けられた不図示のレバーを下げることにより開放できるように取り付けられている。また、この上皿8の中央前面部には、不図示のカード式球貸機を操作する球貸操作部8Bが設けられ、各操作ボタン8C、8Dが配置されている。そして、その上皿8の下には、下皿9が配設される。また、この下皿9の上端面左方には演出表示等に使用可能な各スイッチボタン9A、9Bが配置されている。
A key insertion portion 4B for operating a locking device (not shown) for locking the inner frame 3 and the front cover member 4 is provided at the right edge of the front cover member 4. In order to open the front cover member 4, if a predetermined key is inserted into the key insertion portion 4B and rotated in a predetermined direction, the locked state of the locking device is released and only the front cover member 4 is opened.
In addition, an upper plate 8 that receives a prize ball to be paid out via a prize ball payout device 22 is disposed below the front cover member 4. The upper plate 8 is pivotally supported on the upper and lower sides of the left edge, and is attached so that it can be opened by lowering a lever (not shown) provided inside after opening the front cover member 4. Further, a ball lending operation unit 8B for operating a card-type ball lending machine (not shown) is provided on the central front portion of the upper plate 8, and operation buttons 8C and 8D are arranged. A lower plate 9 is disposed under the upper plate 8. Further, on the left of the upper end surface of the lower plate 9, switch buttons 9A and 9B that can be used for effect display and the like are arranged.

また、上皿8に連通する不図示の球送り機構を介して上皿8のパチンコ球が操作ハンドル10によりパチンコ球の発射勢を調整される発射装置(不図示)へ送られるよう構成されている。この発射装置は、供給されるパチンコ球を連続的に叩打する発射ソレノイド(不図示)や発射勢装置として機能する発射制御基板ケース30内に配設される発射制御基板等から構成され、該発射制御基板は、操作ハンドル10の内部に取り付けられる可変抵抗器(不図示)を介して発射ソレノイドへの供給電力が調節され、パチンコ球の発射勢を強めたり、弱めたりすることが可能なように構成されている。これにより、遊技者が操作ハンドル10における回動操作部材10Aの回動量を調節することによって、該操作ハンドル10内に取り付けられた可変抵抗器の抵抗値が増減され、発射ソレノイドによるパチンコ球の発射勢の加減を適宜行うことができるように構成されている。
また、外枠2の内枠3より下側部分の前面部を左右方向及び上下方向の各全幅に渡って覆うようにスピーカ筐体11が設けられている。
また、内枠3を閉じた場合には、該内枠3の下端部は、その自重によってスピーカ筐体11の上端面部に当接している。また、このスピーカ筐体11の底面前端縁部には、左右方向全幅に渡って外枠2の下端面に対向する位置まで下方に突設されるリブ部(不図示)が設けられている。
In addition, the pachinko ball of the upper plate 8 is sent to a launching device (not shown) in which the firing force of the pachinko ball is adjusted by the operation handle 10 via a ball feed mechanism (not shown) communicating with the upper plate 8. Yes. This launching device is composed of a launching solenoid (not shown) for continuously hitting a supplied pachinko ball, a launching control board disposed in a launching control board case 30 that functions as a launching device, and the like. The control board is configured so that the power supplied to the firing solenoid is adjusted via a variable resistor (not shown) attached to the inside of the operation handle 10 so that the firing force of the pachinko ball can be increased or decreased. It is configured. Thereby, when the player adjusts the amount of rotation of the rotation operation member 10A in the operation handle 10, the resistance value of the variable resistor attached in the operation handle 10 is increased or decreased, and the pachinko ball is fired by the firing solenoid. It is configured so that the force can be appropriately adjusted.
In addition, a speaker housing 11 is provided so as to cover the front surface portion of the outer frame 2 below the inner frame 3 over the entire width in the left-right direction and the up-down direction.
Further, when the inner frame 3 is closed, the lower end portion of the inner frame 3 is in contact with the upper end surface portion of the speaker housing 11 by its own weight. Further, a rib portion (not shown) is provided on the front end edge of the bottom surface of the speaker housing 11 so as to project downward to a position facing the lower end surface of the outer frame 2 over the entire width in the left-right direction.

また、この内枠3のほぼ中央部には、遊技盤41が着脱自在なように、鉄板等の金属製や合成樹脂製の機構盤18に取り付けられている。そして、この機構盤18の裏側には合成樹脂製の機構セット盤20が開閉自在に蝶番により取り付けられている。
また、パチンコ機1の裏側最上段には、上方に開口した賞球タンク21が機構セット盤20に固定されている。賞球タンク21は、傾斜した底面に連通孔が形成され、その連通孔の下方にはパチンコ球を2列に整列流出し、賞球払出装置22にパチンコ球を送る通路を形成するタンクレール23が取り付けられている。また、賞球払出装置22内には、賞球案内部24内の賞球通路を通過するパチンコ球を確認する球有り検出スイッチ(不図示)やパチンコ球の払い出しを調節する払い出しステッピングモータ(不図示)が内装されている。そして、これら賞球タンク21、タンクレール23、賞球案内部24、賞球払出装置22等により賞球の払い出しシステムが構成されている。
In addition, a game board 41 is attached to a mechanism board 18 made of a metal such as an iron plate or a synthetic resin so that the game board 41 can be attached to and detached from almost the center of the inner frame 3. A mechanism set board 20 made of synthetic resin is attached to the back side of the mechanism board 18 with a hinge so as to be freely opened and closed.
In addition, a prize ball tank 21 opened upward is fixed to the mechanism set board 20 at the uppermost back side of the pachinko machine 1. The prize ball tank 21 has a communication hole formed in an inclined bottom surface, and a tank rail 23 that forms a passage for the pachinko balls to flow out in two rows under the communication hole to send the pachinko balls to the prize ball dispensing device 22. Is attached. Also, in the prize ball payout device 22, a ball presence detection switch (not shown) for confirming a pachinko ball passing through the prize ball passage in the prize ball guide unit 24 and a payout stepping motor (not shown) for adjusting the payout of the pachinko ball. The interior is shown. These prize ball tank 21, tank rail 23, prize ball guide unit 24, prize ball payout device 22 and the like constitute a prize ball payout system.

また、タンクレール23の下側には液晶表示器(LCD)52(図3参照)等を制御する演出表示基板260(図4参照)が内蔵される演出表示基板ケース26が配設されている。また、演出表示基板ケース26の横側には普通役物等を駆動制御する役物駆動制御基板が内蔵される役物駆動制御基板ケース27が配設されている。また、演出表示基板ケース26の下側には、各スピーカ7、スピーカ筐体11に内蔵されるスピーカ、及びエラー表示電飾ランプ6等のフルカラーダイオード等を駆動制御するとともに、演出表示基板260による表示制御とスピーカ等に関する音制御との間に因果関係を持たせる制御を行うサブ統合制御基板280(図4参照)が内蔵されるサブ統合制御基板ケース28が配設されている。また、このサブ統合制御基板ケース28の下側には、パチンコ機1の遊技動作を制御する主制御基板290(図4参照)が内蔵される主制御基板ケース29が配設されている。そして、この主制御基板ケース29の遊技者側前面部には、操作ハンドル10の操作によって発射装置を駆動制御する発射制御基板が内蔵される発射制御基板ケース30が配設されている。また、主制御基板ケース29の横側には、賞球払出装置22を駆動制御する払出制御基板が内蔵される払出制御基板ケース31が配設されている。更に、この払出制御基板ケース31の下側には、AC24Vの供給電源からDC5VやDC12V等の各種駆動電源を生成して供給する電源基板が内蔵される電源基板ケース32が配設されている。   In addition, an effect display board case 26 in which an effect display board 260 (see FIG. 4) for controlling a liquid crystal display (LCD) 52 (see FIG. 3) and the like is incorporated is disposed below the tank rail 23. . Further, on the side of the effect display board case 26, an accessory driving control board case 27 in which an accessory driving control board for driving and controlling ordinary accessories is provided. Further, on the lower side of the effect display substrate case 26, while driving and controlling each speaker 7, the speaker built in the speaker case 11, and the full color diode such as the error display illumination lamp 6, the effect display substrate 260 is controlled. A sub-integrated control board case 28 in which a sub-integrated control board 280 (see FIG. 4) for performing a causal relationship between display control and sound control related to a speaker or the like is provided. Further, a main control board case 29 in which a main control board 290 (see FIG. 4) for controlling the gaming operation of the pachinko machine 1 is provided is disposed below the sub integrated control board case 28. On the player side front portion of the main control board case 29, a launch control board case 30 in which a launch control board that drives and controls the launch device by operating the operation handle 10 is provided. Further, a payout control board case 31 in which a payout control board for driving and controlling the prize ball payout device 22 is provided is located on the side of the main control board case 29. Further, a power supply board case 32 in which a power supply board for generating and supplying various drive power sources such as DC5V and DC12V from an AC24V supply power source is provided below the payout control board case 31.

次に、遊技盤41上の遊技領域42の構成について図3に基づいて説明する。
図3に示すように、この遊技領域42は、所定厚さの板材をなした遊技盤41上に入賞口などの各構造物が配設され、それを囲むように環状のレール43が立設されて構成されている。このレール43は、発射されたパチンコ球を遊技領域42内に案内する重複して形成した案内路44を構成し、右肩部にはレール43に沿って打ち込まれるパチンコ球の進行を制限するための段差部45を有する。
遊技領域42のほぼ中央には、開口部が開設され、この開口部の前面側に特別図柄表示装置48が配設されている。この特別図柄表示装置48は、背面部に取り付けられる液晶表示器(LCD)52等から構成されている。この液晶表示器52には、左、中、右に上下方向に変動する3列の変動図柄が表示され、左下角部には、左右に2分割された普通図柄を表示する普通図柄表示部50が構成されている。
Next, the configuration of the game area 42 on the game board 41 will be described with reference to FIG.
As shown in FIG. 3, in this game area 42, each structure such as a prize opening is arranged on a game board 41 made of a plate material of a predetermined thickness, and an annular rail 43 is erected so as to surround it. Has been configured. This rail 43 constitutes an overlapping guide path 44 that guides the launched pachinko ball into the game area 42, and restricts the progress of the pachinko ball driven along the rail 43 on the right shoulder. Step portion 45.
An opening is established in the approximate center of the game area 42, and a special symbol display device 48 is disposed on the front side of the opening. The special symbol display device 48 includes a liquid crystal display (LCD) 52 and the like attached to the back surface portion. The liquid crystal display 52 displays three rows of changing symbols that fluctuate in the vertical direction on the left, middle, and right, and a normal symbol display unit 50 that displays a normal symbol divided into left and right at the lower left corner. Is configured.

一方、特別図柄表示装置48の左側にはゲート54が配設されている。また、このゲート54にはパチンコ球の通過を検出するゲートスイッチ54A(図4参照)が備えられている。また、特別図柄表示装置48の左右の下角部の外側には、通常の風車55、56が設けられている。
また、特別図柄表示装置48の直下には、始動口57が配設されている。この始動口57には、パチンコ球の入賞を検出する始動口スイッチ57A(図4参照)が設けられ、パチンコ球の入賞を検出することで液晶表示器52に表示されている3列の変動図柄の変動が開始する。そして、変動図柄が変動中に始動口57に入賞した場合には、入賞個数が4個まで主制御基板290(図4参照)に設けられるRAMに記憶されて変動図柄の変動確定回数として保留される。
On the other hand, a gate 54 is disposed on the left side of the special symbol display device 48. The gate 54 is provided with a gate switch 54A (see FIG. 4) for detecting the passage of the pachinko sphere. Further, outside the left and right lower corners of the special symbol display device 48, normal windmills 55 and 56 are provided.
In addition, a start port 57 is disposed immediately below the special symbol display device 48. The starting port 57 is provided with a starting port switch 57A (see FIG. 4) for detecting the winning of the pachinko ball, and the three rows of changing symbols displayed on the liquid crystal display 52 by detecting the winning of the pachinko ball. The fluctuation starts. If the winning symbol is won in the starting slot 57 while the changing symbol is changing, up to four winnings are stored in the RAM provided on the main control board 290 (see FIG. 4), and are held as the number of changes in the changing symbol. The

また、ゲート54のパチンコ球の通過を検出することで普通図柄表示部50の普通図柄が変動する。そして、このゲート54にパチンコ球が入って、普通図柄表示部50の普通図柄が変動後、所定の表示態様で停止した場合(例えば、「11」、「77」のように揃った場合等)には、始動口57の上部に設けられるチューリップ式役物57Bが所定時間(実施例1では、約1秒間)開かれ、この始動口57にパチンコ球が入賞する確率が増加する。また、普通図柄が変動中にゲート54をパチンコ球が通過した場合には、通過個数が4個まで主制御基板290に設けられるRAMに記憶されて普通図柄の変動確定回数として保留される。   Further, the normal symbol of the normal symbol display unit 50 is changed by detecting the passage of the pachinko ball through the gate 54. Then, when a pachinko ball enters the gate 54 and the normal symbol on the normal symbol display unit 50 changes and then stops in a predetermined display mode (for example, “11”, “77”, etc.) The tulip-type accessory 57B provided at the upper part of the start port 57 is opened for a predetermined time (about 1 second in the first embodiment), and the probability that a pachinko ball wins the start port 57 increases. Further, when the pachinko ball passes through the gate 54 while the normal symbol is changing, the number of passages is stored in the RAM provided on the main control board 290 up to four, and is held as the fixed number of changes of the normal symbol.

そして、始動口57の下側には、横幅が広い上方に開口する開閉扉59で前面部を覆われる大入賞口60が形成された特別入賞装置61が配設されている。また、大入賞口60内の中央部にはいわゆるV口が仕切形成されており、該V口への入賞検出用のVスイッチ60B(図4参照)が設けられている。また、大入賞口60内には、開閉扉59が開かれたときに入賞したパチンコ球の個数をカウントするための大入賞口スイッチ60A(図4参照)が設けられている。
また、この大入賞口60の左右両側には上方に開口する各入賞口62、63が配設されて遊技盤41裏面の不図示の賞球樋に連通され、この各入賞口62、63への入賞を検出する各入賞口スイッチ(不図示)が設けられている。また、各入賞口62、63の下側には、各電飾ランプ62A、63Aが内蔵されている。
また、特別入賞装置61の直下にはレール43に沿ってアウト口65が開設されている。更に、レール43に囲まれたこのような遊技領域42には、前記各構成物とともに複数の釘が打設されてパチンコ球の複雑な流路を構成している。
A special winning device 61 is provided below the starting port 57. The special winning device 61 is formed with a large winning port 60 whose front surface is covered with an open / close door 59 having a wide lateral opening. In addition, a so-called V port is formed in the center of the big winning port 60, and a V switch 60B (see FIG. 4) for detecting a winning in the V port is provided. Also, in the special winning opening 60, there is provided a special winning opening switch 60A (see FIG. 4) for counting the number of pachinko balls won when the open / close door 59 is opened.
In addition, on each of the left and right sides of the grand prize winning opening 60, winning openings 62, 63 that are open upward are arranged and communicated with a prize ball bowl (not shown) on the back of the game board 41. Each winning opening switch (not shown) for detecting the winnings is provided. In addition, each of the illumination lamps 62A and 63A is incorporated below the winning prize openings 62 and 63.
In addition, an out port 65 is opened along the rail 43 directly under the special winning device 61. Further, in such a game area 42 surrounded by the rails 43, a plurality of nails are driven together with the respective components to constitute a complicated flow path of the pachinko ball.

次に、上記のように構成されたパチンコ機1の駆動制御に係る制御システムの構成について図4及び図5に基づいて説明する。
図4に示すように、パチンコ機1の駆動制御に係る制御システムは、主制御基板290、サブ統合制御基板280及び演出表示基板260等から構成されている。
先ず、主制御基板290は、CPU291、ROM292、RAM293、及び及び入出力回路(I/O)294等から構成され、このCPU291、ROM292、RAM293、及び入出力回路294は、バス線により相互に接続されている。また、CPU291にはクロック回路295が接続されて所定のクロック信号が入力される。また、入出力回路294には、ゲートスイッチ54A、始動口スイッチ57A、大入賞口スイッチ60A、Vスイッチ60B等が接続されている。また、この入出力回路294には、開閉扉59を開閉する開閉ソレノイド59A、及びチューリップ式役物57Bを開閉するソレノイド57Cが接続されている。
Next, the configuration of the control system related to the drive control of the pachinko machine 1 configured as described above will be described with reference to FIGS. 4 and 5.
As shown in FIG. 4, the control system related to the drive control of the pachinko machine 1 includes a main control board 290, a sub-integrated control board 280, an effect display board 260, and the like.
First, the main control board 290 includes a CPU 291, ROM 292, RAM 293, an input / output circuit (I / O) 294, etc., and the CPU 291, ROM 292, RAM 293, and input / output circuit 294 are connected to each other by a bus line. Has been. A clock circuit 295 is connected to the CPU 291 and a predetermined clock signal is input. The input / output circuit 294 is connected to a gate switch 54A, a start port switch 57A, a big prize port switch 60A, a V switch 60B, and the like. The input / output circuit 294 is connected to an opening / closing solenoid 59A for opening / closing the opening / closing door 59 and a solenoid 57C for opening / closing the tulip-type accessory 57B.

また、サブ統合制御基板280には、CPU281、スピーカ7や電飾ランプ6等の駆動制御プログラム等を格納するROM282、主制御基板290からの各種制御信号を格納するRAM283、主制御基板290から送出される各種制御信号を受信する入出力回路284、スピーカ7を駆動制御する駆動回路71、エラー表示電飾ランプ6等を駆動制御する駆動回路72等が配設されている。そして、このCPU281、ROM282、RAM283、及び入出力回路284は、バス線により相互に接続されている。また、CPU281にはクロック回路285が接続されて所定のクロック信号が入力される。また、入出力回路284には、主制御基板290の入出力回路294及び演出表示基板260の入出力回路264が接続されている。また、この入出力回路284には、各駆動回路71、72、各スイッチボタン9A、9Bが接続されている。   In addition, the sub-integrated control board 280 has a CPU 281, a ROM 282 that stores a drive control program for the speaker 7, the illumination lamp 6, and the like, a RAM 283 that stores various control signals from the main control board 290, and is sent from the main control board 290. An input / output circuit 284 for receiving various control signals, a drive circuit 71 for driving and controlling the speaker 7, a drive circuit 72 for driving and controlling the error display lighting lamp 6 and the like are provided. The CPU 281, ROM 282, RAM 283, and input / output circuit 284 are mutually connected by a bus line. A clock circuit 285 is connected to the CPU 281 and a predetermined clock signal is input. The input / output circuit 284 is connected to the input / output circuit 294 of the main control board 290 and the input / output circuit 264 of the effect display board 260. Further, the input / output circuit 284 is connected to the drive circuits 71 and 72 and the switch buttons 9A and 9B.

また、図5に示すように、演出表示基板260には、CPU261と、このCPU261に接続されるプログラムROM262及びRAM263と、入出力回路264と、VDP(Video Digital Processor)265と、このVDP265に接続される画像データROM266及びRAM267と、抽出回路268と、この抽出回路268に接続される出力回路270とが設けられている。また、抽出回路268は、IDコード記憶レジスタ269を介してCPU261に接続されている。また、CPU261には、検査用出力端子271が接続されて外部の検査機(不図示)と接続可能に構成されている。また、CPU261にはクロック回路272が接続されて所定のクロック信号が入力される。そして、出力回路270には液晶表示器(LCD)52が接続されている。   As shown in FIG. 5, the effect display board 260 is connected to the CPU 261, the program ROM 262 and RAM 263 connected to the CPU 261, the input / output circuit 264, the VDP (Video Digital Processor) 265, and the VDP 265. The image data ROM 266 and the RAM 267, an extraction circuit 268, and an output circuit 270 connected to the extraction circuit 268 are provided. The extraction circuit 268 is connected to the CPU 261 via the ID code storage register 269. The CPU 261 is connected to an inspection output terminal 271 so that it can be connected to an external inspection machine (not shown). A clock circuit 272 is connected to the CPU 261 and a predetermined clock signal is input. A liquid crystal display (LCD) 52 is connected to the output circuit 270.

そして、CPU261は、サブ統合制御基板280から送出される各種制御信号に従って、RAM263に各種信号データを一時的に記憶しつつ、プログラムROM262に格納されている変動図柄等を表示させるための制御プログラムや制御データ等に基づいて、種々の演出パターン(場面)を構成する所定の画像パターン(以下、「スプライト」という。)のデータを例えば約32ミリ秒に1回の割合で作成して、VDP265に出力する。また、VDP265は、受信したスプライトのデータをスプライトバッファ267Bに一時的に記憶後、画像データROM266から受信したスプライトのデータに従って画像データを読み出し、後述のようにフレームバッファ267Aに配置格納して編集し(図9参照)、これらの画像データを抽出回路268を介して出力回路270に出力し、該出力回路270から液晶表示器(LCD)52へ映像信号が出力される。従って、約32ミリ秒間隔で、即ち1秒間に約30フレーム(画像データ)が液晶表示器52に表示される間隔で、映像信号が出力回路270から液晶表示器52に出力され、種々の演出パターンの動画が表示される。   Then, the CPU 261 temporarily stores various signal data in the RAM 263 in accordance with various control signals sent from the sub-integrated control board 280, and displays a control program for displaying the fluctuation symbols and the like stored in the program ROM 262. Based on the control data or the like, data of predetermined image patterns (hereinafter referred to as “sprites”) constituting various effect patterns (scenes) is created at a rate of about once every 32 milliseconds, for example, to the VDP 265. Output. The VDP 265 temporarily stores the received sprite data in the sprite buffer 267B, and then reads out the image data in accordance with the sprite data received from the image data ROM 266, and arranges and stores it in the frame buffer 267A as will be described later for editing. These image data are output to the output circuit 270 via the extraction circuit 268 (see FIG. 9), and a video signal is output from the output circuit 270 to the liquid crystal display (LCD) 52. Accordingly, video signals are output from the output circuit 270 to the liquid crystal display 52 at intervals of about 32 milliseconds, that is, at intervals at which about 30 frames (image data) per second are displayed on the liquid crystal display 52. A movie of the pattern is displayed.

ここで、フレームバッファ267Aについて図9に基づいて説明する。
図9に示すように、フレームバッファ267Aは、1024×1024ドットの画像座標系(PX、PY)の仮想画面表示領域72を構成している。また、液晶表示器52の表示画面に表示される実画面表示領域73は、640×480ドットである。また、VDP265は、仮想画面表示領域72に配置格納された各画像データを1フレーム分の画像データとして抽出回路268を介して出力回路270に出力し、該出力回路270から液晶表示器(LCD)52へ実画面表示領域73に対応する映像信号が出力され、仮想画面表示領域72の画像座標PX=640〜1024ドットの領域及び画像座標PY=480〜1024ドットの領域は、オーバースキャン表示領域74となって、液晶表示器52の表示画面には表示されない。
Here, the frame buffer 267A will be described with reference to FIG.
As shown in FIG. 9, the frame buffer 267A constitutes a virtual screen display area 72 of an image coordinate system (PX, PY) of 1024 × 1024 dots. The actual screen display area 73 displayed on the display screen of the liquid crystal display 52 is 640 × 480 dots. Also, the VDP 265 outputs each image data arranged and stored in the virtual screen display area 72 as image data for one frame to the output circuit 270 via the extraction circuit 268, and the liquid crystal display (LCD) from the output circuit 270. 52, the video signal corresponding to the real screen display area 73 is output, and the image coordinate PX = 640-1024 dot area and the image coordinate PY = 480-1024 dot area in the virtual screen display area 72 are overscan display areas 74. Thus, it is not displayed on the display screen of the liquid crystal display 52.

また、抽出回路268は、VDP265から出力された画像データから後述のように予め定められた仮想画面表示領域72の画像座標(実施例1では、画像座標(640、0)である。)に対応するIDキャラクタの画像データを「IDコード」として抽出して、IDコード記憶レジスタ269に出力して、該IDコード記憶レジスタ269に格納されているIDコードをこの新たに抽出したIDコードに書き換える。従って、CPU261は、VDP265にスプライトのデータを出力後、所定時間経過後(例えば、約30ミリ秒〜約32ミリ秒経過後)、このIDコード記憶レジスタ269に格納されるIDコードを読み出すことによって、VDP265から出力回路270に出力された画像データに含まれるIDコードを確認することが可能となる。
また、RAM263には、後述のようにCPU261からVDP265に出力されたスプライトのデータのIDキャラクタに対応するIDコードと、VDP265から出力回路270に出力された画像データに含まれるIDコードとが一致しない場合に、CPU261が、この出力したスプライトのデータや、この出力したスプライトに対応する制御コマンド等を記憶するエラーデータ記憶領域263Aが設けられている。
Further, the extraction circuit 268 corresponds to the image coordinates of the virtual screen display area 72 determined in advance as described later from the image data output from the VDP 265 (in the first embodiment, the image coordinates (640, 0)). The image data of the ID character to be extracted is extracted as an “ID code”, output to the ID code storage register 269, and the ID code stored in the ID code storage register 269 is rewritten with the newly extracted ID code. Therefore, the CPU 261 reads the ID code stored in the ID code storage register 269 after a predetermined time has elapsed (eg, after about 30 milliseconds to about 32 milliseconds have elapsed) after outputting sprite data to the VDP 265. The ID code included in the image data output from the VDP 265 to the output circuit 270 can be confirmed.
Also, in the RAM 263, as will be described later, the ID code corresponding to the ID character of the sprite data output from the CPU 261 to the VDP 265 does not match the ID code included in the image data output from the VDP 265 to the output circuit 270. In this case, an error data storage area 263A is provided in which the CPU 261 stores the output sprite data, a control command corresponding to the output sprite, and the like.

ここで、演出パターン(場面)とは、例えば、3列の識別図柄がスクロール表示(変動表示)され、所定の演出表示が行われた後、主制御基板290のCPU291が決定した3列の識別図柄が停止した状態に表示され、当たり、ハズレが決まる、というように、ある単位の場面、背景をいい、予め約150個乃至500個等の静止画の画像パターン(スプライト)から構成されるものである。また、予めプログラムROM262に多数のスプライトが格納され、サブ統合制御基板280から送出される各種制御信号に対応して組み合わさられて演出パターン(場面)が作成されるため、その組合せ総数は大きな数になる。   Here, the effect pattern (scene) is, for example, three rows of identification symbols that are scroll-displayed (variable display), and after a predetermined effect display is performed, the three rows of identification determined by the CPU 291 of the main control board 290. This refers to a certain unit of scene and background, such as when the symbol is displayed in a stopped state, and hitting or losing is determined. It consists of about 150 to 500 still image patterns (sprites) in advance. It is. In addition, since a large number of sprites are stored in advance in the program ROM 262, and an effect pattern (scene) is created in response to various control signals sent from the sub-integrated control board 280, the total number of combinations is large. Become.

次に、このように構成された演出表示基板260のCPU261が実行する制御処理について図6乃至図10に基づき説明する。   Next, a control process executed by the CPU 261 of the effect display board 260 configured as described above will be described with reference to FIGS.

先ず、演出表示基板260のCPU261が、サブ統合制御基板280のCPU281から演出表示を指示する制御信号が入力された場合に実行する「表示処理1」について図6乃至図9に基づいて説明する。図6は演出表示基板260のCPU261が実行する「表示処理1」のフローチャートである。尚、図6にフローチャートで示されるプログラムは、演出表示基板260のプログラムROM262に記憶されており、CPU261によって実行される。ここで、図6にフローチャートで示されるプログラムは、電源投入後、一定時間毎(例えば、4msec毎)に作動するものである。   First, “display processing 1” executed when the CPU 261 of the effect display board 260 receives a control signal instructing the effect display from the CPU 281 of the sub-integrated control board 280 will be described with reference to FIGS. FIG. 6 is a flowchart of “display processing 1” executed by the CPU 261 of the effect display board 260. The program shown in the flowchart in FIG. 6 is stored in the program ROM 262 of the effect display board 260 and is executed by the CPU 261. Here, the program shown in the flowchart of FIG. 6 operates at regular intervals (for example, every 4 msec) after the power is turned on.

図6に示すように、先ず、ステップ(以下、Sという)11において、CPU261は、サブ統合制御基板280のCPU281から入出力回路264を介して演出パターンコマンド等の制御信号が入力されたか否かを判定する判定処理を実行する。そして、入出力回路264を介して演出パターンコマンド等の制御信号が入力されていない場合には(S11:NO)、CPU261は、当該処理を終了する。
一方、入出力回路264を介して演出パターンコマンド等の制御信号が入力された場合には(S11:YES)、S12において、CPU261は、この制御信号を構成する演出パターンコマンドと最終停止図柄の図柄データを抽出してRAM263に記憶する。また、CPU261は、この演出パターンコマンドが完全ハズレの演出パターン、リーチハズレの演出パターン、当たりの演出パターンのいずれであるか等の解析を行う。
As shown in FIG. 6, first, in step (hereinafter referred to as S) 11, the CPU 261 determines whether or not a control signal such as an effect pattern command is input from the CPU 281 of the sub-integrated control board 280 via the input / output circuit 264. A determination process for determining If a control signal such as an effect pattern command is not input via the input / output circuit 264 (S11: NO), the CPU 261 ends the process.
On the other hand, when a control signal such as an effect pattern command is input via the input / output circuit 264 (S11: YES), in S12, the CPU 261 displays the effect pattern command and the final stop symbol constituting the control signal. Data is extracted and stored in the RAM 263. Further, the CPU 261 analyzes whether the production pattern command is a complete loss production pattern, a reach loss production pattern, or a win production pattern.

そして、S13において、CPU261は、S12で特定した演出パターンに対応する第1番目の画像パターン、即ち、スプライトのデータをプログラムROM262から読み出して、RAM263に記憶する。
ここで、スプライトのデータ構成の一例について図7に基づいて説明する。
図7に示すように、スプライトのデータ71の構成は、キャラクタのフレームバッファ267Aの配置位置を表す画像座標(PX、PY)と、該キャラクタの表示範囲を表す(SX、SY)と、該キャラクタの画像データが格納される画像データROM266の格納アドレスを表す(Char)とから構成されるデータが、4個のキャラクタ毎に順に配置され、最後にデータの終了を表す「END」が配置されている。
In S <b> 13, the CPU 261 reads out the first image pattern corresponding to the effect pattern specified in S <b> 12, that is, sprite data from the program ROM 262 and stores it in the RAM 263.
Here, an example of the data structure of the sprite will be described with reference to FIG.
As shown in FIG. 7, the configuration of the sprite data 71 includes image coordinates (PX, PY) representing the arrangement position of the character frame buffer 267A, a display range of the character (SX, SY), and the character. The data composed of (Char) representing the storage address of the image data ROM 266 in which the image data is stored is sequentially arranged for every four characters, and finally “END” representing the end of the data is arranged. Yes.

例えば、スプライトのデータ「PX、PY、SX、SY、Char」が「160、240、160、160、0x00000」の場合には、画像データROM266のアドレスが「0x00000」に格納されるキャラクタ266A(図8参照)を、フレームバッファ267Aの(160、240)の画像座標位置に、160×160ドットの大きさで配置することを意味している。従って、このキャラクタ266Aは、液晶表示器52に表示される。また、スプライトのデータ「PX、PY、SX、SY、Char」が「640、0、1、1、0xc0000」の場合には、画像データROM266のアドレスが「0xc0000」に格納されるIDキャラクタ266D(図8参照)を、フレームバッファ267Aの(640、0)の画像座標位置に、1×1ドットの大きさで配置することを意味している。従って、このIDキャラクタ266Dは、液晶表示器52の表示画面には表示されない。尚、プログラムROM262には、各IDキャラクタの画像データが、画像データROM266のアドレスに対応して記憶されている。   For example, in the case where the sprite data “PX, PY, SX, SY, Char” is “160, 240, 160, 160, 0x00000”, the character 266A in which the address of the image data ROM 266 is stored in “0x00000” 8) is arranged at an image coordinate position of (160, 240) in the frame buffer 267A with a size of 160 × 160 dots. Accordingly, the character 266A is displayed on the liquid crystal display 52. When the sprite data “PX, PY, SX, SY, Char” is “640, 0, 1, 1, 0xc0000”, the ID character 266D (the address of the image data ROM 266 is stored in “0xc0000” ( 8) is arranged at the image coordinate position of (640, 0) in the frame buffer 267A with a size of 1 × 1 dot. Therefore, the ID character 266D is not displayed on the display screen of the liquid crystal display 52. The program ROM 262 stores image data of each ID character corresponding to the address of the image data ROM 266.

続いて、S14において、CPU261は、RAM263からスプライトのデータを再度読み出して、VDP265に出力する。
これにより、VDP265は、このスプライトのデータに基づいて、上述のように画像データをフレームバッファ267Aの仮想画面表示領域72に作成後、仮想画面表示領域72に配置格納された各画像データを1フレーム分の画像データとして抽出回路268を介して出力回路270に出力する。また、抽出回路268は、上述のように、入力された1フレーム分の画像データの中から、仮想画面表示領域72の画像座標(640、0)に対応する1ドット分の画像データ、即ちIDキャラクタの画像データを「IDコード」として抽出して、IDコード記憶レジスタ269に格納されているIDコードをこの新たに抽出したIDコードに書き換える。
Subsequently, in S <b> 14, the CPU 261 reads the sprite data again from the RAM 263 and outputs it to the VDP 265.
As a result, the VDP 265 creates image data in the virtual screen display area 72 of the frame buffer 267A as described above based on the sprite data, and then stores each image data arranged and stored in the virtual screen display area 72 by one frame. Is output to the output circuit 270 via the extraction circuit 268 as image data for the minute. Further, as described above, the extraction circuit 268 outputs image data for one dot corresponding to the image coordinates (640, 0) of the virtual screen display area 72 from the input image data for one frame, that is, ID. Character image data is extracted as an “ID code”, and the ID code stored in the ID code storage register 269 is rewritten with the newly extracted ID code.

ここで、図7に示されるスプライトのデータ71の各キャラクタ(Char)に対応する画像データの一例について図8に基づいて説明する。
図8に示すように、画像データROM266には種々のキャラクタの画像データが格納されている。例えば、スプライトのデータ71の(Char)の「0x00000」に対して、画像データROM266の格納アドレス「0x00000」には、太線の「○」印のキャラクタ266Aの画像データが記憶されている。このキャラクタ266Aの画像データは、スプライトのデータ71の(SX、SY)の「160、160」に対応して、仮想画面表示領域72での大きさが160×160ドットで、1ドット当たり、赤(R)、緑(G)、青(B)、その他(α)の各8ビットのデータ構成、即ち、1ドット当たり4バイトのデータ構成である。
また、スプライトのデータ71の(Char)の「0x40000」、「0x80000」に対して、画像データROM266の格納アドレス「0x40000」、「0x80000」には、それぞれキャラクタ266Aと同様の構成の各画像データ266B、266Cが記憶されている。
また、スプライトのデータ71の(Char)の「0xc0000」に対して、画像データROM266の格納アドレス「0xc0000」には、IDキャラクタ266Dの画像データが記憶されている。このIDキャラクタ266Dの画像データは、スプライトのデータ71の(SX、SY)の「1、1」に対応して、仮想画面表示領域72での大きさが1×1ドットで、1ドット当たり、32ビットの「IDコード」、即ち、1ドット当たり4バイトの「IDコード」が記憶されている。
Here, an example of image data corresponding to each character (Char) of the sprite data 71 shown in FIG. 7 will be described with reference to FIG.
As shown in FIG. 8, the image data ROM 266 stores image data of various characters. For example, with respect to “0x00000” of (Char) of the sprite data 71, the storage address “0x00000” of the image data ROM 266 stores the image data of the character 266A indicated by the bold line “◯”. The image data of the character 266A corresponds to (160, 160) of (SX, SY) of the sprite data 71, the size in the virtual screen display area 72 is 160 × 160 dots, red for each dot. (R), green (G), blue (B), and other (α) data configurations of 8 bits each, that is, a data configuration of 4 bytes per dot.
Further, in contrast to “0x40000” and “0x80000” of (Char) of the sprite data 71, the storage addresses “0x40000” and “0x80000” of the image data ROM 266 have image data 266B having the same configuration as the character 266A, respectively. 266C is stored.
Further, the image data of the ID character 266D is stored in the storage address “0xc0000” of the image data ROM 266 with respect to “0xc0000” of (Char) of the sprite data 71. The image data of the ID character 266D corresponds to “1, 1” of (SX, SY) of the sprite data 71, the size in the virtual screen display area 72 is 1 × 1 dot, A 32-bit “ID code”, that is, an “ID code” of 4 bytes per dot is stored.

これにより、図9に示すように、スプライトのデータ71(図7参照)がVDP265に入力された場合には、VDP265は、各キャラクタ266A〜266D(図8参照)の画像データを画像データROM266から順次読み出して、フレームバッファ267Aに構成された仮想画面表示領域72に配置格納する。
例えば、スプライトのデータ「PX、PY、SX、SY、Char」が「160、240、160、160、0x00000」の場合には、画像データROM266のアドレスが「0x00000」に格納されるキャラクタ266Aを、フレームバッファ267Aの(160、240)の画像座標位置に、160×160ドットの大きさで配置格納する。
また、スプライトのデータ「PX、PY、SX、SY、Char」が「640、0、1、1、0xc0000」の場合には、画像データROM266のアドレスが「0xc0000」に格納されるIDキャラクタ266Dを、フレームバッファ267Aの(640、0)の画像座標位置に、1×1ドットの大きさで配置する。
従って、各キャラクタ266A〜266Cは、実画面表示領域73に配置格納されるため、液晶表示器52にカラー表示される。一方、IDキャラクタ266Dは、オーバースキャン表示領域74に配置格納されるため、液晶表示器52に表示されない。
As a result, as shown in FIG. 9, when the sprite data 71 (see FIG. 7) is input to the VDP 265, the VDP 265 transfers the image data of each character 266A to 266D (see FIG. 8) from the image data ROM 266. The data are sequentially read and stored in the virtual screen display area 72 configured in the frame buffer 267A.
For example, when the sprite data “PX, PY, SX, SY, Char” is “160, 240, 160, 160, 0x00000”, the character 266A in which the address of the image data ROM 266 is stored in “0x00000” The frame buffer 267A is arranged and stored at the image coordinate position (160, 240) of 160 × 160 dots.
If the sprite data “PX, PY, SX, SY, Char” is “640, 0, 1, 1, 0xc0000”, the ID character 266D stored in the address “0xc0000” of the image data ROM 266 is stored. The frame buffer 267A is arranged at the image coordinate position (640, 0) with a size of 1 × 1 dot.
Accordingly, the characters 266A to 266C are arranged and stored in the real screen display area 73, so that they are displayed in color on the liquid crystal display 52. On the other hand, the ID character 266D is not displayed on the liquid crystal display 52 because it is stored in the overscan display area 74.

そして、S15において、CPU261は、抽出回路268がVDP265から出力された画像データから仮想画面表示領域72の画像座標(640、0)に対応する1ドット分の画像データを「IDコード」として抽出して、IDコード記憶レジスタ269に格納されているIDコードをこの新たに抽出したIDコードに書き換えるのを所定時間(例えば、約30ミリ秒〜32ミリ秒である。)待つ。
続いて、S16において、CPU261は、IDコード記憶レジスタ269に格納されているIDコードを液晶表示器52に出力された映像信号の「映像IDコード」として読み込み、RAM263に記憶する。
In S <b> 15, the CPU 261 extracts image data for one dot corresponding to the image coordinates (640, 0) of the virtual screen display area 72 as “ID code” from the image data output from the VDP 265 by the extraction circuit 268. Then, it waits for a predetermined time (for example, approximately 30 milliseconds to 32 milliseconds) to rewrite the ID code stored in the ID code storage register 269 with the newly extracted ID code.
Subsequently, in S <b> 16, the CPU 261 reads the ID code stored in the ID code storage register 269 as the “video ID code” of the video signal output to the liquid crystal display 52 and stores it in the RAM 263.

その後、S17において、CPU261は、RAM263に記憶されるスプライトのデータ71の(PX、PY)が「640、0」に対応する(Char)の「0xc0000」を読み出す。そして、この「0xc0000」を画像データROM266のアドレスとするIDキャラクタの画像データをプログラムROM262から読み出して、サブ統合制御基板280のCPU281から入力された制御コマンドに対応する「出力IDコード」としてRAM263に記憶する。そしてまた、この「出力IDコード」と「映像IDコード」とをRAM263から再度読み出し、一致するか否かを判定する判定処理を実行する。
そして、この「出力IDコード」と「映像IDコード」とが一致しない場合には(S17:NO)、S18において、CPU261は、このスプライトのデータ71や、この出力したスプライトに対応する制御コマンド等をエラーデータ記憶領域263Aに記憶後、S19の処理に移行する。
一方、この「出力IDコード」と「映像IDコード」とが一致する場合には(S17:YES)、CPU261は、S19の処理に移行する。
Thereafter, in S17, the CPU 261 reads “0xc0000” of (Char) corresponding to “640, 0” of (PX, PY) of the sprite data 71 stored in the RAM 263. Then, the ID character image data having “0xc0000” as the address of the image data ROM 266 is read from the program ROM 262 and stored in the RAM 263 as an “output ID code” corresponding to the control command input from the CPU 281 of the sub-integrated control board 280. Remember. Further, the “output ID code” and the “video ID code” are read again from the RAM 263, and a determination process for determining whether or not they match is executed.
If the “output ID code” does not match the “video ID code” (S17: NO), in S18, the CPU 261 displays the data 71 of the sprite, the control command corresponding to the output sprite, and the like. Is stored in the error data storage area 263A, and then the process proceeds to S19.
On the other hand, when the “output ID code” matches the “video ID code” (S17: YES), the CPU 261 proceeds to the process of S19.

S19において、CPU261は、上記S12で特定した演出パターンによって指定されるフレーム数を全て処理したか否か、即ち、この特定した演出パターンに対応する次のスプライトのデータがプログラムROM262に残っていないか否かを判定する判定処理を実行する。
そして、上記S12で特定した演出パターンに対応する次のスプライトのデータがプログラムROM262に残っている場合には(S19:NO)、CPU261は、S13の処理に移行して、この次のスプライトのデータをプログラムROM262から読み出して、RAM263に記憶後、S14以降の処理を実行する。
一方、上記S12で特定した演出パターンに対応する次のスプライトのデータがプログラムROM262に残っていない場合には(S19:YES)、CPU261は、当該処理を終了する。
In S <b> 19, the CPU 261 has processed all the number of frames specified by the effect pattern specified in S <b> 12, that is, whether the next sprite data corresponding to the specified effect pattern remains in the program ROM 262. A determination process for determining whether or not is executed.
If the next sprite data corresponding to the effect pattern specified in S12 remains in the program ROM 262 (S19: NO), the CPU 261 proceeds to the process in S13 and then the next sprite data. Are read out from the program ROM 262 and stored in the RAM 263, and then the processing from S14 is executed.
On the other hand, if the next sprite data corresponding to the effect pattern specified in S12 does not remain in the program ROM 262 (S19: YES), the CPU 261 ends the process.

次に、演出表示基板260のCPU261が、検査出力端子271を介して不図示の検査機からエラーデータ記憶領域263Aに記憶するデータの出力を指示する制御信号が入力された場合に実行する「エラーデータ出力処理」について図10に基づいて説明する。図10は演出表示基板260のCPU261が実行する「エラーデータ出力処理」のフローチャートである。尚、図10にフローチャートで示されるプログラムは、演出表示基板260のプログラムROM262に記憶されており、CPU261によって実行される。ここで、図10にフローチャートで示されるプログラムは、電源投入後、一定時間毎(例えば、4msec毎)に作動するものである。   Next, the “error” executed when the CPU 261 of the effect display board 260 receives a control signal instructing output of data stored in the error data storage area 263A from the inspection machine (not shown) via the inspection output terminal 271. The “data output process” will be described with reference to FIG. FIG. 10 is a flowchart of “error data output processing” executed by the CPU 261 of the effect display board 260. Note that the program shown in the flowchart in FIG. 10 is stored in the program ROM 262 of the effect display board 260 and is executed by the CPU 261. Here, the program shown in the flowchart of FIG. 10 operates at regular intervals (for example, every 4 msec) after the power is turned on.

図10に示すように、先ず、S25において、CPU261は、検査出力端子271を介して信号が入力されたか否かを判定する判定処理を実行する。そして、検査出力端子271を介して信号が入力されていない場合には(S25:NO)、CPU261は、当該処理を終了する。
一方、検査出力端子271を介して信号が入力された場合には(S25:YES)、CPU261は、S26の処理に移行する。S26において、CPU261は、検査出力端子271を介して入力された信号がエラーデータ出力要求信号か否かを判定する判定処理を実行する。そして、検査出力端子271を介して入力された信号がエラーデータ出力要求信号でない場合には(S26:NO)、CPU261は、当該処理を終了する。
As shown in FIG. 10, first, in S <b> 25, the CPU 261 executes a determination process for determining whether or not a signal is input via the inspection output terminal 271. If no signal is input via the inspection output terminal 271 (S25: NO), the CPU 261 ends the process.
On the other hand, when a signal is input via the inspection output terminal 271 (S25: YES), the CPU 261 proceeds to the process of S26. In S <b> 26, the CPU 261 executes determination processing for determining whether or not the signal input via the inspection output terminal 271 is an error data output request signal. If the signal input via the inspection output terminal 271 is not an error data output request signal (S26: NO), the CPU 261 ends the process.

また一方、検査出力端子271を介して入力された信号がエラーデータ出力要求信号の場合には(S26:YES)、CPU261は、S27の処理に移行する。S27において、CPU261は、エラーデータ記憶領域263Aに記憶されるスプライトのデータや、この出力したスプライトに対応する制御コマンド等を順番に読み出し、検査出力端子271を介して外部に出力後、当該処理を終了する。   On the other hand, when the signal input via the inspection output terminal 271 is an error data output request signal (S26: YES), the CPU 261 proceeds to the process of S27. In S27, the CPU 261 sequentially reads out the sprite data stored in the error data storage area 263A, the control command corresponding to the output sprite, etc., and outputs it to the outside via the inspection output terminal 271, and then performs the processing. finish.

以上説明した通り、実施例1に係るパチンコ機1では、CPU261は、CPU281から入出力回路264を介して演出パターンコマンド等の制御信号が入力された場合には、演出パターンを特定する(S11〜S12)。そして、特定した演出パターンに対応する各画像パターン、即ち、スプライトのデータをプログラムROM262から読み出して、VDP265に出力する(S13〜S14)。また、CPU261は、IDコード記憶レジスタ269に格納されているIDコードを液晶表示器52に出力された映像信号の「映像IDコード」として読み込むと共に、スプライトのデータのIDキャラクタの画像データをプログラムROM262から読み出して「出力IDコード」とし、この「出力IDコード」と「映像IDコード」とが一致するか否かを判定する(S15〜S17)。そして、「出力IDコード」と「映像IDコード」とが一致しない場合には(S17:NO)、CPU261は、このスプライトのデータ71や、この出力したスプライトに対応する制御コマンド等をエラーデータ記憶領域263Aに記憶後、S13の処理に移行して、次のスプライトのデータをプログラムROM262から読み出して、RAM263に記憶後、S14以降の処理を再度実行する。
一方、検査出力端子271を介してエラーデータ出力要求信号が入力された場合には、CPU261は、エラーデータ記憶領域263Aに記憶されるスプライトのデータや、この出力したスプライトに対応する制御コマンド等を順番に読み出し、検査出力端子271を介して外部に出力する(S25〜S27)。
As described above, in the pachinko machine 1 according to the first embodiment, the CPU 261 specifies an effect pattern when a control signal such as an effect pattern command is input from the CPU 281 via the input / output circuit 264 (S11 to S11). S12). Then, each image pattern corresponding to the specified effect pattern, that is, sprite data is read from the program ROM 262 and output to the VDP 265 (S13 to S14). Further, the CPU 261 reads the ID code stored in the ID code storage register 269 as the “video ID code” of the video signal output to the liquid crystal display 52, and the image data of the ID character of the sprite data as the program ROM 262. Is read out as an “output ID code”, and it is determined whether or not the “output ID code” matches the “video ID code” (S15 to S17). If the “output ID code” does not match the “video ID code” (S17: NO), the CPU 261 stores the data 71 of the sprite, the control command corresponding to the output sprite, and the like as error data. After storing in the area 263A, the process proceeds to S13, the next sprite data is read from the program ROM 262, stored in the RAM 263, and the processes after S14 are executed again.
On the other hand, when an error data output request signal is input via the inspection output terminal 271, the CPU 261 sends sprite data stored in the error data storage area 263A, a control command corresponding to the output sprite, and the like. The data are sequentially read out and output to the outside via the inspection output terminal 271 (S25 to S27).

これにより、液晶表示器52に表示不具合が発生した場合には、不図示の検査機は、検査出力端子271を介してエラーデータ記憶領域263Aに記憶するデータの出力を指示するエラーデータ出力要求信号を入力することによって、この検査出力端子271を介してエラーデータ記憶領域263Aに記憶されるスプライトのデータや、この出力したスプライトに対応する制御コマンド等を順次受信して確認することが可能となり(図10参照)、表示制御プログラム等にバグが含まれているか否かを迅速に検出することができ、早期の対応が可能となる。   As a result, when a display failure occurs in the liquid crystal display 52, an inspection machine (not shown) gives an error data output request signal for instructing output of data stored in the error data storage area 263A via the inspection output terminal 271. Can be sequentially received and confirmed via the test output terminal 271 for sprite data stored in the error data storage area 263A, control commands corresponding to the output sprites, and the like. 10), it is possible to quickly detect whether or not a bug is included in the display control program or the like, and an early response is possible.

次に、実施例2に係るパチンコ機について図11に基づいて説明する。尚、以下の説明において上記図1乃至図10の実施例1に係るパチンコ機1の構成と同一符号は、該実施例1に係るパチンコ機1等の構成と同一あるいは相当部分を示すものである。
この実施例2に係るパチンコ機の概略構成は、上記実施例1に係るパチンコ機1とほぼ同じ構成である。また、各種制御処理も実施例1に係るパチンコ機1とほぼ同じ制御処理である。
但し、実施例2に係るパチンコ機は、演出表示基板260のCPU261が、サブ統合制御基板280のCPU281から演出表示を指示する制御信号が入力された場合に、上記「表示処理1」に替えて「表示処理2」を実行する点で異なっている。
Next, a pachinko machine according to a second embodiment will be described with reference to FIG. In the following description, the same reference numerals as those of the pachinko machine 1 according to the first embodiment in FIGS. 1 to 10 indicate the same or corresponding parts as those of the pachinko machine 1 according to the first embodiment. .
The schematic configuration of the pachinko machine according to the second embodiment is substantially the same as that of the pachinko machine 1 according to the first embodiment. Various control processes are substantially the same as the pachinko machine 1 according to the first embodiment.
However, in the pachinko machine according to the second embodiment, when the CPU 261 of the effect display board 260 receives a control signal instructing the effect display from the CPU 281 of the sub-integrated control board 280, the above-described “display process 1” is changed. The difference is that “display process 2” is executed.

ここで、実施例2に係るパチンコ機の演出表示基板260のCPU261が、サブ統合制御基板280のCPU281から演出表示を指示する制御信号が入力された場合に実行する「表示処理2」について図11に基づいて説明する。図11は実施例2に係るパチンコ機の演出表示基板260のCPU261が実行する「表示処理2」のフローチャートである。尚、図11にフローチャートで示されるプログラムは、演出表示基板260のプログラムROM262に記憶されており、CPU261によって実行される。ここで、図11にフローチャートで示されるプログラムは、電源投入後、一定時間毎(例えば、4msec毎)に作動するものである。   Here, “display processing 2” executed when the CPU 261 of the effect display board 260 of the pachinko machine according to the second embodiment receives a control signal instructing effect display from the CPU 281 of the sub-integrated control board 280 is shown in FIG. Based on FIG. 11 is a flowchart of “display processing 2” executed by the CPU 261 of the effect display board 260 of the pachinko machine according to the second embodiment. Note that the program shown in the flowchart of FIG. 11 is stored in the program ROM 262 of the effect display board 260 and executed by the CPU 261. Here, the program shown in the flowchart of FIG. 11 operates at regular intervals (for example, every 4 msec) after the power is turned on.

図11に示すように、先ず、S31乃至S37において、CPU261は、上記実施例1に係る「表示処理1」のS11乃至S17の処理を実行する。
そして、「出力IDコード」と「映像IDコード」とが一致しない場合には(S37(S17):NO)、S38において、CPU261は、上記S18の処理を実行後、S39の処理に移行する。
S39において、CPU261は、表示制御プログラムにバグ等がある旨を表すスプライトのデータをプログラムROM262から読み出し、このスプライトのデータをVDP265に出力する。これにより、VDP265は、このスプライトのデータに基づいて、液晶表示器52に表示制御プログラムにバグ等がある旨が表示される画像データをフレームバッファ267Aに配置格納後、1フレーム分の画像データとして抽出回路268を介して出力回路270に出力する。また、出力回路270からこのスプライトの映像信号が液晶表示器52に出力されてカラー表示される。
また、S40において、CPU261は、サブ統合制御基板280のCPU281に警告音を発生する指示信号を出力する。これにより、CPU281は、駆動回路71及びスピーカ7を介して表示制御プログラムにバグ等がある旨の警告音を発して、注意を喚起する。尚、表示制御プログラムにバグ等がある旨の音声案内を行ってもよい。
As shown in FIG. 11, first, in S31 to S37, the CPU 261 executes the processes of S11 to S17 of “Display Process 1” according to the first embodiment.
If the “output ID code” does not match the “video ID code” (S37 (S17): NO), the CPU 261 proceeds to the process of S39 after executing the process of S18 in S38.
In S <b> 39, the CPU 261 reads sprite data indicating that the display control program has a bug or the like from the program ROM 262, and outputs the sprite data to the VDP 265. As a result, the VDP 265 arranges and stores image data indicating that the display control program has a bug or the like on the liquid crystal display 52 based on the sprite data, and stores it in the frame buffer 267A as image data for one frame. The data is output to the output circuit 270 via the extraction circuit 268. The sprite video signal is output from the output circuit 270 to the liquid crystal display 52 and displayed in color.
In S <b> 40, the CPU 261 outputs an instruction signal for generating a warning sound to the CPU 281 of the sub-integrated control board 280. As a result, the CPU 281 issues a warning sound indicating that the display control program has a bug or the like via the drive circuit 71 and the speaker 7 to call attention. In addition, you may perform voice guidance to the effect that there is a bug etc. in the display control program.

続いて、S41において、CPU261は、VDP265に対して、表示制御プログラムにバグ等がある旨のスプライトのデータを所定フレーム数(例えば、約150フレームである。これにより、液晶表示器52に表示制御プログラムにバグがある旨のカラー表示が約5秒間表示される。)繰り返し出力したか否かを判定する判定処理を実行する。そして、表示制御プログラムにバグ等がある旨のスプライトのデータを所定フレーム数繰り返し出力していない場合には(S41:NO)、CPU261は、S39以降の処理を再度実行する。   Subsequently, in S41, the CPU 261 provides the VDP 265 with sprite data indicating that there is a bug in the display control program for a predetermined number of frames (for example, about 150 frames. A color display indicating that there is a bug in the program is displayed for about 5 seconds.) A determination process is performed to determine whether or not the program has been repeatedly output. If the sprite data indicating that there is a bug or the like in the display control program has not been repeatedly output for a predetermined number of frames (S41: NO), the CPU 261 executes the processing from S39 onward again.

一方、表示制御プログラムにバグ等がある旨のスプライトのデータを所定フレーム数繰り返し出力した場合には(S41:YES)、CPU261は、S42の処理に移行する。S42において、CPU261は、上記実施例1に係るS19の処理を実行する。
そして、上記S32(S12)で特定した演出パターンに対応する次のスプライトのデータがプログラムROM262に残っていない場合には(S42(S19):YES)、CPU261は、当該処理を終了する。
On the other hand, when sprite data indicating that there is a bug or the like in the display control program is repeatedly output for a predetermined number of frames (S41: YES), the CPU 261 proceeds to the process of S42. In S42, the CPU 261 executes the process of S19 according to the first embodiment.
If the next sprite data corresponding to the effect pattern specified in S32 (S12) does not remain in the program ROM 262 (S42 (S19): YES), the CPU 261 ends the process.

尚、S41において、表示制御プログラムにバグがある旨のスプライトのデータを所定フレーム数繰り返し出力した場合には(S41:YES)、CPU261は、当該処理を終了するようにしてもよい。これにより、パチンコ機1の演出表示が途中で停止するため、表示制御プログラムにバグ等がある旨を更に容易に確認することができる。   If the sprite data indicating that there is a bug in the display control program is repeatedly output for a predetermined number of frames in S41 (S41: YES), the CPU 261 may end the process. Thereby, since the effect display of the pachinko machine 1 is stopped in the middle, it is possible to more easily confirm that there is a bug or the like in the display control program.

従って、実施例2に係るパチンコ機では、「出力IDコード」と「映像IDコード」とが一致しない場合には(S37(S17):NO)、表示制御プログラムにバグがある旨のスプライトのデータがVDP265に対して所定フレーム数繰り返し出力されると共に、サブ統合制御基板280のCPU281によって警告音が発せられるため(S39、S40)、表示制御プログラムにバグ等が含まれていることを容易に確認することができる。また、不図示の検査機により、検査出力端子271を介してエラーデータ記憶領域263Aに記憶するデータの出力を指示するエラーデータ出力要求信号を入力することによって、この検査出力端子271を介してエラーデータ記憶領域263Aに記憶されるスプライトのデータや、この出力したスプライトに対応する制御コマンド等を順次受信して確認することが可能となり(図10参照)、表示制御プログラムに含まれているバグ等の修正を早期に行うことが可能となる。   Therefore, in the pachinko machine according to the second embodiment, when the “output ID code” does not match the “video ID code” (S37 (S17): NO), the sprite data indicating that the display control program has a bug. Is repeatedly output to the VDP 265 for a predetermined number of frames and a warning sound is generated by the CPU 281 of the sub-integrated control board 280 (S39, S40), so it is easy to confirm that a bug or the like is included in the display control program can do. Further, an error data output request signal instructing output of data to be stored in the error data storage area 263A is input via an inspection output terminal 271 by an inspection machine (not shown), whereby an error is output via the inspection output terminal 271. It is possible to sequentially receive and check sprite data stored in the data storage area 263A and control commands corresponding to the output sprite (see FIG. 10), bugs included in the display control program, etc. Can be corrected at an early stage.

次に、実施例3に係るパチンコ機について図12及び図13に基づいて説明する。尚、以下の説明において上記図1乃至図10の実施例1に係るパチンコ機1の構成と同一符号は、該実施例1に係るパチンコ機1等の構成と同一あるいは相当部分を示すものである。
この実施例3に係るパチンコ機の概略構成は、上記実施例1に係るパチンコ機1とほぼ同じ構成である。また、各種制御処理も実施例1に係るパチンコ機1とほぼ同じ制御処理である。
但し、図12に示すように、実施例3に係るパチンコ機は、演出表示基板260の構成が、上記実施例1に係るパチンコ機1に係る演出表示基板260と異なり、抽出回路268とIDコード記憶レジスタ269が設けられておらず、実施例3に係るCPU261と出力回路265とが直接接続されている。また、実施例3に係るCPU261は、フレームバッファ267Aに直接接続され、該フレームバッファ267Aに格納された任意のアドレスの画像データを確認することができるように構成されている。
Next, a pachinko machine according to a third embodiment will be described with reference to FIGS. In the following description, the same reference numerals as those of the pachinko machine 1 according to the first embodiment in FIGS. 1 to 10 indicate the same or corresponding parts as those of the pachinko machine 1 according to the first embodiment. .
The schematic configuration of the pachinko machine according to the third embodiment is substantially the same as that of the pachinko machine 1 according to the first embodiment. Various control processes are substantially the same as the pachinko machine 1 according to the first embodiment.
However, as shown in FIG. 12, the pachinko machine according to the third embodiment differs from the effect display board 260 according to the pachinko machine 1 according to the first embodiment in the configuration of the effect display board 260, and the extraction circuit 268 and the ID code The storage register 269 is not provided, and the CPU 261 and the output circuit 265 according to the third embodiment are directly connected. Further, the CPU 261 according to the third embodiment is directly connected to the frame buffer 267A, and is configured to check image data at an arbitrary address stored in the frame buffer 267A.

また、このような構成の相違により、実施例3に係る演出表示基板260のCPU261は、サブ統合制御基板280のCPU281から演出表示を指示する制御信号が入力された場合に、上記「表示処理1」に替えて「表示処理3」を実行する点で異なっている。
ここで、実施例3に係るパチンコ機の演出表示基板260のCPU261が、サブ統合制御基板280のCPU281から演出表示を指示する制御信号が入力された場合に実行する「表示処理3」について図13に基づいて説明する。図13は実施例3に係るパチンコ機の演出表示基板260のCPU261が実行する「表示処理3」のフローチャートである。尚、図13にフローチャートで示されるプログラムは、演出表示基板260のプログラムROM262に記憶されており、CPU261によって実行される。ここで、図13にフローチャートで示されるプログラムは、電源投入後、一定時間毎(例えば、4msec毎)に作動するものである。
Further, due to such a difference in configuration, the CPU 261 of the effect display board 260 according to the third embodiment receives the above-described “display process 1” when a control signal instructing the effect display is input from the CPU 281 of the sub-integrated control board 280. "Display process 3" is executed instead of "".
Here, “display processing 3” executed when the CPU 261 of the effect display board 260 of the pachinko machine according to the third embodiment receives a control signal instructing effect display from the CPU 281 of the sub-integrated control board 280 is shown in FIG. Based on FIG. 13 is a flowchart of “display processing 3” executed by the CPU 261 of the effect display board 260 of the pachinko machine according to the third embodiment. The program shown in the flowchart in FIG. 13 is stored in the program ROM 262 of the effect display board 260 and executed by the CPU 261. Here, the program shown in the flowchart of FIG. 13 operates at regular intervals (for example, every 4 msec) after the power is turned on.

図13に示すように、先ず、S61乃至S64において、CPU261は、上記実施例1に係る「表示処理1」のS11乃至S14の処理を実行する。
そして、S65において、CPU261は、RAM263に記憶するスプライトのデータ71から(PX、PY)が「640、0」(図7参照)を読み出し、この「640、0」をフレームバッファ267Aの仮想画面表示領域72(図9参照)の画像座標(640、0)として、該画像座標(640、0)に対応する1ドット分の画像データを読み込み、「映像IDコード」としてRAM263に記憶する。
As illustrated in FIG. 13, first, in S61 to S64, the CPU 261 executes the processes of S11 to S14 of “Display Process 1” according to the first embodiment.
In S65, the CPU 261 reads (640, 0) (see FIG. 7) from (PX, PY) from the sprite data 71 stored in the RAM 263, and displays this “640, 0” on the virtual screen of the frame buffer 267A. As the image coordinates (640, 0) of the area 72 (see FIG. 9), image data for one dot corresponding to the image coordinates (640, 0) is read and stored in the RAM 263 as a “video ID code”.

続いて、S66において、CPU261は、上記実施例1に係る「表示処理1」のS17の処理を実行する。
そして、「出力IDコード」と「映像IDコード」とが一致しない場合には(S66(S17):NO)、S67において、CPU261は、上記S18の処理を実行後、S68の処理に移行する。
S68において、CPU261は、表示制御プログラムにバグ等がある旨を表すスプライトのデータをプログラムROM262から読み出し、このスプライトのデータをVDP265に静止画像データとして出力する。これにより、VDP265は、このスプライトのデータに基づいて、液晶表示器52に表示制御プログラムにバグ等がある旨が表示される画像データをフレームバッファ267Aに配置格納後、1フレーム分の静止画像データとして抽出回路268を介して出力回路270に出力する。また、出力回路270からこのスプライトの映像信号が液晶表示器52に出力されて表示制御プログラムにバグ等がある旨を表す静止画像がカラー表示される。
Subsequently, in S66, the CPU 261 executes the process of S17 of the “display process 1” according to the first embodiment.
If the “output ID code” does not match the “video ID code” (S66 (S17): NO), the CPU 261 proceeds to the process of S68 after executing the process of S18 in S67.
In S <b> 68, the CPU 261 reads sprite data indicating that the display control program has a bug or the like from the program ROM 262, and outputs the sprite data to the VDP 265 as still image data. As a result, the VDP 265 arranges and stores image data indicating that there is a bug in the display control program on the liquid crystal display 52 on the basis of the sprite data, and then stores the still image data for one frame in the frame buffer 267A. Is output to the output circuit 270 via the extraction circuit 268. The video signal of the sprite is output from the output circuit 270 to the liquid crystal display 52, and a still image indicating that the display control program has a bug or the like is displayed in color.

また、S69において、CPU261は、サブ統合制御基板280のCPU281に警告音を発生する指示信号を出力後、当該処理を終了する。これにより、CPU281は、駆動回路71及びスピーカ7を介して表示制御プログラムにバグ等がある旨の警告音を発して、注意を喚起する。尚、表示制御プログラムにバグ等がある旨の音声案内を行ってもよい。
一方、S66で、「出力IDコード」と「映像IDコード」とが一致する場合には(S66(S17):YES)、CPU261は、S70の処理に移行する。S70において、CPU261は、上記実施例1に係るS19の処理を実行する。
そして、上記S62(S12)で特定した演出パターンに対応する次のスプライトのデータがプログラムROM262に残っていない場合には(S70(S19):YES)、CPU261は、当該処理を終了する。
In S69, the CPU 261 outputs an instruction signal for generating a warning sound to the CPU 281 of the sub-integrated control board 280, and then ends the process. As a result, the CPU 281 issues a warning sound indicating that the display control program has a bug or the like via the drive circuit 71 and the speaker 7 to call attention. In addition, you may perform voice guidance to the effect that there is a bug etc. in the display control program.
On the other hand, when the “output ID code” matches the “video ID code” in S66 (S66 (S17): YES), the CPU 261 proceeds to the process of S70. In S70, the CPU 261 executes the process of S19 according to the first embodiment.
If the next sprite data corresponding to the effect pattern specified in S62 (S12) does not remain in the program ROM 262 (S70 (S19): YES), the CPU 261 ends the process.

尚、S69の処理を終了後、当該処理を終了しているが、所定時間(例えば、約5秒間である。)、表示制御プログラムにバグ等がある旨を表す静止画像を表示すると共に、警告音を発生後、S70以降の処理を実行するようにしてもよい。これにより、表示制御プログラムに含まれているバグ等を順次確認することができる。   Note that after the process of S69 is finished, the process is finished, but a still image indicating that the display control program has a bug or the like is displayed for a predetermined time (for example, about 5 seconds), and a warning is given. After the sound is generated, the processing after S70 may be executed. Thereby, bugs and the like included in the display control program can be sequentially confirmed.

従って、実施例3に係るパチンコ機では、「出力IDコード」と「映像IDコード」とが一致しない場合には(S66(S17):NO)、表示制御プログラムにバグがある旨の静止画像がカラー表示されると共に、サブ統合制御基板280のCPU281によって警告音が発せられるため(S68、S69)、表示制御プログラムにバグ等が含まれていることを容易に確認することができる。また、不図示の検査機により、検査出力端子271を介してエラーデータ記憶領域263Aに記憶するデータの出力を指示するエラーデータ出力要求信号を入力することによって、この検査出力端子271を介してエラーデータ記憶領域263Aに記憶されるスプライトのデータや、この出力したスプライトに対応する制御コマンド等を順次受信して確認することが可能となり(図10参照)、表示制御プログラムに含まれているバグ等の修正を早期に行うことが可能となる。   Therefore, in the pachinko machine according to the third embodiment, when the “output ID code” and the “video ID code” do not match (S66 (S17): NO), a still image indicating that there is a bug in the display control program is displayed. In addition to being displayed in color, a warning sound is generated by the CPU 281 of the sub-integrated control board 280 (S68, S69), it can be easily confirmed that a bug or the like is included in the display control program. Further, an error data output request signal instructing output of data to be stored in the error data storage area 263A is input via an inspection output terminal 271 by an inspection machine (not shown), whereby an error is output via the inspection output terminal 271. It is possible to sequentially receive and check sprite data stored in the data storage area 263A and control commands corresponding to the output sprite (see FIG. 10), bugs included in the display control program, etc. Can be corrected at an early stage.

次に、実施例4に係るパチンコ機について図14乃至図17に基づいて説明する。尚、以下の説明において上記図1乃至図10の実施例1に係るパチンコ機1の構成と同一符号は、該実施例1に係るパチンコ機1等の構成と同一あるいは相当部分を示すものである。
この実施例4に係るパチンコ機の概略構成は、上記実施例1に係るパチンコ機1とほぼ同じ構成である。また、各種制御処理も実施例1に係るパチンコ機1とほぼ同じ制御処理である。
Next, a pachinko machine according to Embodiment 4 will be described with reference to FIGS. In the following description, the same reference numerals as those of the pachinko machine 1 according to the first embodiment in FIGS. 1 to 10 indicate the same or corresponding parts as those of the pachinko machine 1 according to the first embodiment. .
The schematic configuration of the pachinko machine according to the fourth embodiment is substantially the same as that of the pachinko machine 1 according to the first embodiment. Various control processes are substantially the same as the pachinko machine 1 according to the first embodiment.

但し、図15に示すように、実施例4に係るパチンコ機は、演出表示基板260の構成が、上記実施例1に係るパチンコ機1に係る演出表示基板260と異なり、該演出表示基板260には、抽出回路268、IDコード記憶レジスタ269及び検査出力端子271が設けられておらず、実施例4に係るCPU261は、VDP265に直接接続されている。
また、通常時には、演出表示基板260入出力回路264とサブ統合制御基板280の入出力回路284とは直接接続されている。また、演出表示基板260出力回路270には、液晶表示器(LCD)52が直接接続されて、種々の演出パターンの動画が表示される。
However, as shown in FIG. 15, the pachinko machine according to the fourth embodiment is different from the effect display board 260 according to the pachinko machine 1 according to the first embodiment in the configuration of the effect display board 260. The extraction circuit 268, the ID code storage register 269, and the inspection output terminal 271 are not provided, and the CPU 261 according to the fourth embodiment is directly connected to the VDP 265.
Further, at the normal time, the effect display board 260 input / output circuit 264 and the input / output circuit 284 of the sub integrated control board 280 are directly connected. In addition, a liquid crystal display (LCD) 52 is directly connected to the effect display substrate 260 output circuit 270 to display moving images of various effect patterns.

一方、図14に示すように、演出表示基板260のプログラムROM262や画像データROM266に格納される表示制御プログラムに含まれているバグ等の検査を行う場合には、演出表示基板260入出力回路264は、検査装置300を介してサブ統合制御基板280の入出力回路284に接続される。また、液晶表示器(LCD)52は、検査装置300を介して演出表示基板260出力回路270に接続される。   On the other hand, as shown in FIG. 14, in the case of examining bugs and the like included in the display control program stored in the program ROM 262 and the image data ROM 266 of the effect display board 260, the effect display board 260 input / output circuit 264 is provided. Are connected to the input / output circuit 284 of the sub-integrated control board 280 via the inspection apparatus 300. The liquid crystal display (LCD) 52 is connected to the effect display substrate 260 output circuit 270 via the inspection device 300.

ここで、検査装置300の概略構成について図15に基づいて説明する。
図15に示すように、検査装置300は、検査制御基板300Aと、この検査制御基板300Aに接続される液晶表示器(LCD)305及び警報発信器306とから構成されている。
また、検査制御基板300Aには、不図示のROMやRAMを備えたワンチップ・マイコン等から構成される判定用CPU301と、この判定用CPU301に接続される制御コマンド分配回路302と、この判定用CPU301にIDコード保存用バッファ304を介して接続される抽出回路303とが設けられている。
Here, a schematic configuration of the inspection apparatus 300 will be described with reference to FIG.
As shown in FIG. 15, the inspection apparatus 300 includes an inspection control board 300A, and a liquid crystal display (LCD) 305 and an alarm transmitter 306 connected to the inspection control board 300A.
The inspection control board 300A includes a determination CPU 301 composed of a one-chip microcomputer or the like having a ROM or RAM (not shown), a control command distribution circuit 302 connected to the determination CPU 301, and the determination control board. An extraction circuit 303 connected to the CPU 301 via an ID code storage buffer 304 is provided.

また、この制御コマンド分配回路302には、サブ統合制御基板280の入出力回路284と、演出表示基板260の入出力回路264とが接続され、サブ統合制御基板280のCPU281から入力された制御信号(制御コマンド)が、該制御コマンド分配回路302によって判定用CPU301と演出表示基板260の入出力回路264に対してそれぞれ出力される。
また、検査制御基板300Aの抽出回路303には、演出表示基板260の出力回路270と液晶表示器(LCD)52が接続され、出力回路270からの映像信号は、該抽出回路303を介して、液晶表示器(LCD)52に出力されて、種々の演出パターンの動画が表示される。
Further, the control command distribution circuit 302 is connected to the input / output circuit 284 of the sub integrated control board 280 and the input / output circuit 264 of the effect display board 260, and the control signal input from the CPU 281 of the sub integrated control board 280. (Control command) is output by the control command distribution circuit 302 to the determination CPU 301 and the input / output circuit 264 of the effect display board 260, respectively.
The extraction circuit 303 of the inspection control board 300A is connected to the output circuit 270 of the effect display board 260 and the liquid crystal display (LCD) 52, and the video signal from the output circuit 270 passes through the extraction circuit 303. It is output to a liquid crystal display (LCD) 52, and moving images of various effect patterns are displayed.

また、抽出回路303は、出力回路270から出力された映像信号から予め定められた仮想画面表示領域72(図9参照)の画像座標(実施例4では、画像座標(640、0)である。)に対応するIDキャラクタの画像データを「映像IDコード」として抽出して、IDコード保存用バッファ304に出力して、該IDコード保存用バッファ304に格納されている映像IDコードをこの新たに抽出した映像IDコードに書き換える。従って、判定用CPU301は、制御コマンド分配回路302を介して制御信号(制御コマンド)を受信してから所定時間経過後(例えば、約30ミリ秒〜約32ミリ秒経過後)、このIDコード保存用バッファ304に格納される映像IDコードを読み出すことによって、VDP265から出力回路270に出力された画像データに含まれるIDコードを確認することが可能となる。   Further, the extraction circuit 303 has image coordinates (image coordinates (640, 0 in the fourth embodiment)) of the virtual screen display area 72 (see FIG. 9) determined in advance from the video signal output from the output circuit 270. ) Is extracted as a “video ID code” and output to the ID code storage buffer 304, and the video ID code stored in the ID code storage buffer 304 is newly added. Rewrite to the extracted video ID code. Therefore, the determination CPU 301 stores this ID code after a predetermined time has elapsed since the control signal (control command) was received via the control command distribution circuit 302 (for example, after about 30 milliseconds to about 32 milliseconds). By reading out the video ID code stored in the buffer 304, the ID code included in the image data output from the VDP 265 to the output circuit 270 can be confirmed.

また、判定用CPU301に設けられる不図示のROMやRAMには、制御信号を構成する演出パターンコマンドから完全ハズレの演出パターン、リーチハズレの演出パターン、当たりの演出パターンのいずれであるか等の解析を行い、特定した演出パターンに対応する各画像パターン、即ち、各スプライトに含まれるIDキャラクタの画像データ、即ち、「IDコード」を特定する後述の制御プログラム及び該各「IDコード」が予め格納されている。   Further, in the ROM or RAM (not shown) provided in the determination CPU 301, an analysis of whether a complete loss pattern effect, a reach loss effect pattern, or a winning effect pattern is performed based on an effect pattern command constituting the control signal. Each image pattern corresponding to the specified effect pattern, that is, image data of an ID character included in each sprite, that is, a control program to be described later for specifying “ID code” and each “ID code” is stored in advance. ing.

次に、演出表示基板260のCPU261が、制御コマンド分配回路302を介してサブ統合制御基板280のCPU281から演出表示を指示する制御信号が入力された場合に実行する「表示処理4」について図16に基づいて説明する。図16は演出表示基板260のCPU261が実行する「表示処理4」のフローチャートである。尚、図16にフローチャートで示されるプログラムは、演出表示基板260のプログラムROM262に記憶されており、CPU261によって実行される。ここで、図16にフローチャートで示されるプログラムは、電源投入後、一定時間毎(例えば、4msec毎)に作動するものである。   Next, the “display process 4” executed when the CPU 261 of the effect display board 260 receives a control signal instructing the effect display from the CPU 281 of the sub-integrated control board 280 via the control command distribution circuit 302 is shown in FIG. Based on FIG. 16 is a flowchart of “display processing 4” executed by the CPU 261 of the effect display board 260. Note that the program shown in the flowchart in FIG. 16 is stored in the program ROM 262 of the effect display board 260 and is executed by the CPU 261. Here, the program shown in the flowchart of FIG. 16 operates at regular intervals (for example, every 4 msec) after the power is turned on.

図16に示すように、S101乃至S104において、CPU261は、上記実施例1に係る「表示処理1」のS11乃至S14の処理を実行する。
そして、S105において、CPU261は、上記実施例1に係る「表示処理1」のS19の処理を実行して、上記S102で特定した演出パターンに対応する次のスプライトのデータがプログラムROM262に残っていない場合には(S105(S19):YES)、CPU261は、当該処理を終了する。
As illustrated in FIG. 16, in S101 to S104, the CPU 261 executes the processes of S11 to S14 of the “display process 1” according to the first embodiment.
In S105, the CPU 261 executes the process of S19 of the “display process 1” according to the first embodiment, and the next sprite data corresponding to the effect pattern specified in S102 does not remain in the program ROM 262. In this case (S105 (S19): YES), the CPU 261 ends the process.

次に、検査装置300の判定用CPU301が、制御コマンド分配回路302を介してサブ統合制御基板280のCPU281から演出表示を指示する制御信号が入力された場合に実行する「検査処理」について図17に基づいて説明する。図17は検査装置300の判定用CPU301が実行する「検査処理」のフローチャートである。尚、図17にフローチャートで示されるプログラムは、判定用CPU301に設けられる不図示のROMやRAMにに記憶されており、判定用CPU301によって実行される。ここで、図17にフローチャートで示されるプログラムは、電源投入後、一定時間毎(例えば、4msec毎)に作動するものである。   Next, the “inspection process” executed when the determination CPU 301 of the inspection apparatus 300 receives a control signal instructing the effect display from the CPU 281 of the sub-integrated control board 280 via the control command distribution circuit 302 will be described with reference to FIG. Based on FIG. 17 is a flowchart of “inspection processing” executed by the determination CPU 301 of the inspection apparatus 300. Note that the program shown in the flowchart of FIG. 17 is stored in a ROM or RAM (not shown) provided in the determination CPU 301 and executed by the determination CPU 301. Here, the program shown in the flowchart of FIG. 17 operates every certain time (for example, every 4 msec) after the power is turned on.

図17に示すように、S111において、判定用CPU301は、サブ統合制御基板280のCPU281から制御コマンド分配回路302を介して演出パターンコマンド等の制御信号が入力されたか否かを判定する判定処理を実行する。そして、制御コマンド分配回路302を介して演出パターンコマンド等の制御信号が入力されていない場合には(S111:NO)、判定用CPU301は、当該処理を終了する。
一方、制御コマンド分配回路302を介して演出パターンコマンド等の制御信号が入力された場合には(S111:YES)、S112において、判定用CPU301は、この制御信号を構成する演出パターンコマンドと最終停止図柄の図柄データを抽出して不図示のRAMに記憶する。また、判定用CPU301は、この演出パターンコマンドが完全ハズレの演出パターン、リーチハズレの演出パターン、当たりの演出パターンのいずれであるか等の解析を行う。
As shown in FIG. 17, in S <b> 111, the determination CPU 301 performs a determination process for determining whether or not a control signal such as an effect pattern command is input from the CPU 281 of the sub-integrated control board 280 via the control command distribution circuit 302. Execute. If a control signal such as an effect pattern command is not input via the control command distribution circuit 302 (S111: NO), the determination CPU 301 ends the process.
On the other hand, when a control signal such as an effect pattern command is input via the control command distribution circuit 302 (S111: YES), in S112, the determination CPU 301 and the effect pattern command constituting the control signal and the final stop are determined. The symbol pattern data is extracted and stored in a RAM (not shown). Further, the determination CPU 301 analyzes whether the effect pattern command is a complete loss effect pattern, a reach loss effect pattern, or a winning effect pattern.

そして、S113において、判定用CPU301は、S112で特定した演出パターンに対応する第1番目の画像パターン、即ち、スプライトのIDキャラクタの画像データに対応するIDコードを「出力IDコード」として不図示のROMから読み出して、不図示のRAMに記憶する。また同時に、判定用CPU301は、抽出回路303が出力回路270から出力された映像信号から仮想画面表示領域72の画像座標(640、0)に対応する1ドット分の画像データ(図9参照)を「映像IDコード」として抽出して、IDコード保存用バッファ304に格納されている映像IDコードをこの新たに抽出した映像IDコードに書き換えるのを所定時間(例えば、約30ミリ秒〜32ミリ秒である。)待つ。   In S113, the determination CPU 301 uses the first image pattern corresponding to the effect pattern specified in S112, that is, the ID code corresponding to the image data of the ID character of the sprite as an “output ID code” (not shown). Read from the ROM and store in a RAM (not shown). At the same time, the determination CPU 301 obtains image data for one dot corresponding to the image coordinates (640, 0) of the virtual screen display area 72 from the video signal output from the output circuit 270 by the extraction circuit 303 (see FIG. 9). Extracting as a “video ID code” and rewriting the video ID code stored in the ID code storage buffer 304 with the newly extracted video ID code for a predetermined time (for example, about 30 milliseconds to 32 milliseconds) Wait.)

続いて、S114において、判定用CPU301は、IDコード保存用バッファ304に格納されている映像IDコードを液晶表示器52に出力された映像信号の「映像IDコード」として読み込み、不図示のRAMに記憶する。尚、出力回路270から出力された映像信号は、抽出回路303を介してそのままの状態で液晶表示器(LCD)52に出力され、上記S102で特定された演出パターンの1番目のスプライトに対応するカラー画像が表示される。
その後、S115において、判定用CPU301は、不図示のRAMに記憶される「出力IDコード」と「映像IDコード」とを再度読み出し、一致するか否かを判定する判定処理を実行する。
そして、この「出力IDコード」と「映像IDコード」とが一致しない場合には(S115:NO)、判定用CPU301は、S116の処理に移行する。S116において、判定用CPU301は、この1番目のスプライトの出力IDコードや、入力された制御信号(制御コマンド)等を不図示のRAMに記憶する。
Subsequently, in S <b> 114, the determination CPU 301 reads the video ID code stored in the ID code storage buffer 304 as the “video ID code” of the video signal output to the liquid crystal display 52 and stores it in a RAM (not shown). Remember. The video signal output from the output circuit 270 is output as it is to the liquid crystal display (LCD) 52 via the extraction circuit 303, and corresponds to the first sprite of the effect pattern specified in S102. A color image is displayed.
Thereafter, in S115, the determination CPU 301 reads the “output ID code” and the “video ID code” stored in the RAM (not shown) again, and executes a determination process for determining whether or not they match.
When the “output ID code” does not match the “video ID code” (S115: NO), the determination CPU 301 proceeds to the process of S116. In S116, the determination CPU 301 stores the output ID code of the first sprite, the input control signal (control command), and the like in a RAM (not shown).

続いて、S117において、判定用CPU301は、表示制御プログラムにバグ等がある旨を表す表示画像や、1番目のスプライトの出力IDコードや、入力された制御信号(制御コマンド)等を液晶表示器(LCD)305に表示して、表示制御プログラムにバグ等がある旨を報知する。
また同時に、S118において、判定用CPU301は、警報音発信器306を介して表示制御プログラムにバグ等がある旨の警告音を発して、注意を喚起後、当該処理を終了する。尚、表示制御プログラムにバグ等がある旨の音声案内を行ってもよい。
Subsequently, in S117, the determination CPU 301 displays a display image indicating that the display control program has a bug, an output ID code of the first sprite, an input control signal (control command), and the like on the liquid crystal display. (LCD) 305 to notify that there is a bug in the display control program.
At the same time, in S118, the determination CPU 301 emits a warning sound indicating that the display control program has a bug or the like via the warning sound transmitter 306, calls for attention, and ends the processing. In addition, you may perform voice guidance to the effect that there is a bug etc. in the display control program.

一方、「出力IDコード」と「映像IDコード」とが一致した場合には(S115:YES)、判定用CPU301は、S119の処理に移行する。S119において、判定用CPU301は、上記S112で特定した演出パターンによって指定されるフレーム数を全て処理したか否か、即ち、この特定した演出パターンに対応する次のスプライトのIDコードのデータが不図示のROMに残っていないか否かを判定する判定処理を実行する。
そして、上記S112で特定した演出パターンに対応する次のスプライトのIDコードのデータが不図示のROMに残っている場合には(S119:NO)、判定用CPU301は、S113の処理に移行して、この次のスプライトのIDコードのデータを不図示のROMから読み出して、「出力IDコード」として不図示のRAMに記憶する。また、IDコード保存用バッファ304に格納されている映像IDコードが書き換えられるのを所定時間(例えば、約30ミリ秒〜32ミリ秒である。)待った後、S114以降の処理を実行する。
On the other hand, when the “output ID code” matches the “video ID code” (S115: YES), the determination CPU 301 proceeds to the process of S119. In S119, the determination CPU 301 has processed all the number of frames designated by the effect pattern specified in S112, that is, the ID code data of the next sprite corresponding to the specified effect pattern is not shown. A determination process for determining whether or not the data remains in the ROM is executed.
If the next sprite ID code data corresponding to the effect pattern identified in S112 remains in the ROM (not shown) (S119: NO), the determination CPU 301 proceeds to the process of S113. The ID code data of the next sprite is read from a ROM (not shown) and stored in a RAM (not shown) as an “output ID code”. Further, after waiting for a predetermined time (for example, about 30 milliseconds to 32 milliseconds) for the video ID code stored in the ID code storage buffer 304 to be rewritten, the processes after S114 are executed.

一方、上記S112で特定した演出パターンに対応する次のスプライトのIDコードのデータが不図示のROMに残っていない場合には(S119:YES)、判定用CPU301は、当該処理を終了する。   On the other hand, if the ID code data of the next sprite corresponding to the effect pattern specified in S112 does not remain in the ROM (not shown) (S119: YES), the determination CPU 301 ends the process.

従って、実施例4に係るパチンコ機では、演出表示基板260のプログラムROM262や画像データROM266に格納される表示制御プログラムに含まれているバグ等の検査を行う場合には、検査装置300の制御コマンド分配回路302が、サブ統合制御基板280の入出力回路284と演出表示基板260の入出力回路264との間に接続され、また、検査装置300の抽出回路303が、演出表示基板260の出力回路270と液晶表示器(LCD)52との間に接続される。   Therefore, in the pachinko machine according to the fourth embodiment, when the inspection of bugs and the like included in the display control program stored in the program ROM 262 and the image data ROM 266 of the effect display board 260 is performed, the control command of the inspection apparatus 300 is used. The distribution circuit 302 is connected between the input / output circuit 284 of the sub-integrated control board 280 and the input / output circuit 264 of the effect display board 260, and the extraction circuit 303 of the inspection device 300 is the output circuit of the effect display board 260. 270 and a liquid crystal display (LCD) 52.

これにより、判定用CPU301は、サブ統合制御基板280のCPU281から入力された制御信号に基づいて演出パターンを特定し、この演出パターンを構成する各スプライトのIDコードを不図示のROMから順次読み出して「出力IDコード」として、抽出回路303及びIDコード保存用バッファ304を介して映像信号から抽出された「映像IDコード」と所定時間毎に(例えば、約30ミリ秒〜32ミリ秒毎に)比較する。そして、この「出力IDコード」と「映像IDコード」とが一致しない場合には(S115:NO)、表示制御プログラムにバグがある旨の静止画像が液晶表示器(LCD)305にカラー表示されると共に、警報音発信器306を介して警告音が発せられるため(S117、S118)、演出表示基板260のプログラムROM262や画像データROM266に格納される表示制御プログラムにバグ等が含まれていることを容易に確認することが可能となり、演出表示基板260のプログラムROM262や画像データROM266に格納される表示制御プログラムに含まれているバグ等の修正を早期に行うことが可能となる。   As a result, the determination CPU 301 specifies an effect pattern based on the control signal input from the CPU 281 of the sub-integrated control board 280, and sequentially reads out the ID code of each sprite constituting the effect pattern from a ROM (not shown). As the “output ID code”, the “video ID code” extracted from the video signal via the extraction circuit 303 and the ID code storage buffer 304 and every predetermined time (for example, about every 30 to 32 milliseconds). Compare. If the “output ID code” does not match the “video ID code” (S115: NO), a still image indicating that there is a bug in the display control program is displayed in color on the liquid crystal display (LCD) 305. In addition, since a warning sound is emitted via the warning sound transmitter 306 (S117, S118), the display control program stored in the program ROM 262 and the image data ROM 266 of the effect display board 260 includes bugs and the like. Can be confirmed easily, and bugs and the like included in the display control program stored in the program ROM 262 and the image data ROM 266 of the effect display board 260 can be corrected at an early stage.

尚、本発明は、上記実施例1乃至実施例4に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の改良、変形が可能であることは勿論である。   Note that the present invention is not limited to the first to fourth embodiments described above, and various improvements and modifications can be made without departing from the scope of the present invention.

例えば、上記実施例4において、判定用CPU301は、S118の処理を終了後、「検査処理」の処理を終了しているが、所定時間(例えば、約5秒間である。)、表示制御プログラムにバグ等がある旨を表す静止画像を液晶表示器305に表示すると共に、警報音発信器306を介して警告音を発生後、S119以降の処理を実行するようにしてもよい。これにより、表示制御プログラムに含まれているバグ等を順次検出することができる。   For example, in the fourth embodiment, the determination CPU 301 ends the process of “inspection process” after completing the process of S118. However, the display control program includes a predetermined time (for example, about 5 seconds). A still image indicating that there is a bug or the like may be displayed on the liquid crystal display 305, and after the warning sound is generated via the warning sound transmitter 306, the processing after S119 may be executed. Thereby, bugs and the like included in the display control program can be sequentially detected.

実施例1に係るパチンコ機全体を示した正面側斜視図である。1 is a front perspective view showing an entire pachinko machine according to Embodiment 1. FIG. 図1のパチンコ機全体を示した背面側斜視図である。It is the back side perspective view which showed the whole pachinko machine of FIG. 図1のパチンコ機の遊技盤を示す正面図である。It is a front view which shows the game board of the pachinko machine of FIG. 図1のパチンコ機の駆動制御に係る制御システムの構成を示すブロック図である。It is a block diagram which shows the structure of the control system which concerns on the drive control of the pachinko machine of FIG. 図4の演出表示基板の構成を示すブロック図である。It is a block diagram which shows the structure of the effect display board | substrate of FIG. 実施例1に係る演出表示基板のCPUが実行する表示処理1を示すフローチャートである。It is a flowchart which shows the display process 1 which CPU of the production display board concerning Example 1 performs. スプライトのデータの一例を示す図である。It is a figure which shows an example of the data of a sprite. 図7の画像データの一例を示す図である。It is a figure which shows an example of the image data of FIG. 図8の画像データをフレームバッファに配置格納した一例を模式的に示す図である。It is a figure which shows typically an example which arranged and stored the image data of FIG. 8 in the frame buffer. 実施例1に係る演出表示基板のCPUが実行するエラーデータ出力処理を示すフローチャートである。It is a flowchart which shows the error data output process which CPU of the production display board concerning Example 1 performs. 実施例2に係る演出表示基板のCPUが実行する表示処理2を示すフローチャートである。It is a flowchart which shows the display process 2 which CPU of the production display board | substrate which concerns on Example 2 performs. 実施例3に係る演出表示基板の構成を示すブロック図である。It is a block diagram which shows the structure of the production | presentation display board which concerns on Example 3. FIG. 実施例3に係る演出表示基板のCPUが実行する表示処理3を示すフローチャートである。It is a flowchart which shows the display process 3 which CPU of the production display board concerning Example 3 performs. 実施例4に係るパチンコ機の演出表示基板の検査システムの構成を示すブロック図である。It is a block diagram which shows the structure of the test | inspection system of the presentation display board | substrate of the pachinko machine based on Example 4. FIG. 図14の演出表示基板と検査装置の構成を示すブロック図である。It is a block diagram which shows the structure of the production | presentation display board | substrate of FIG. 14, and an inspection apparatus. 実施例4に係る演出表示基板のCPUが実行する表示処理4を示すフローチャートである。It is a flowchart which shows the display process 4 which CPU of the production display board concerning Example 4 performs. 実施例4に係る検査装置の判定用CPUが実行する検査処理を示すフローチャートである。10 is a flowchart illustrating an inspection process executed by a determination CPU of an inspection apparatus according to a fourth embodiment.

符号の説明Explanation of symbols

1・・・パチンコ機、52、305・・・液晶表示器、57・・・始動口、71・・・スプライトデータ、72・・・仮想画面表示領域、73・・・実画面表示領域、260・・・演出表示基板、261、281、291・・・CPU、262・・・プログラムROM、263、267、283、293・・・RAM、263A・・・エラーデータ記憶領域、266・・・画像データROM、267A・・・フレームバッファ、267B・・・スプライトバッファ、268、303・・・抽出回路、269・・・IDコード記憶レジスタ、270・・・出力回路、271・・・検査出力端子、280・・・サブ統合制御基板、282、292・・・ROM、290・・・主制御基板、300・・・検査装置、300A・・・検査制御基板、301・・・判定用CPU   DESCRIPTION OF SYMBOLS 1 ... Pachinko machine, 52,305 ... Liquid crystal display, 57 ... Starting port, 71 ... Sprite data, 72 ... Virtual screen display area, 73 ... Real screen display area, 260 ... Production display board, 261, 281, 291 ... CPU, 262 ... Program ROM, 263, 267, 283, 293 ... RAM, 263A ... Error data storage area, 266 ... Image Data ROM, 267A ... Frame buffer, 267B ... Sprite buffer, 268, 303 ... Extraction circuit, 269 ... ID code storage register, 270 ... Output circuit, 271 ... Inspection output terminal, 280 ... Sub-integrated control board, 282, 292 ... ROM, 290 ... main control board, 300 ... inspection apparatus, 300A ... inspection control board, 3 1 ... judgment for CPU

Claims (5)

遊技領域に設けられて複数の識別図柄を表示する図柄表示装置と、
遊技機を制御する遊技機制御装置からの制御信号に基づいて前記図柄表示装置を駆動制御する表示制御手段と、を備え、
前記表示制御手段は、
前記各制御信号に対応してそれぞれ所定の識別コードが付された複数の画像パターンを記憶する画像パターン記憶手段と、
前記制御信号に基づいて所定の識別コードが付された画像パターンを作成する画像パターン作成手段と、
種々の画像パターンを表示するための画像形成データを記憶する画像データ記憶手段と、
前記画像パターン作成手段によって作成された画像パターンに基づいて画像形成データをフレームバッファに配置して前記図柄表示装置に映像信号として出力する映像信号出力手段と、
前記映像信号出力手段から出力される映像信号から前記所定の識別コードに対応する識別映像信号を抽出する抽出手段と、
前記抽出手段によって抽出された識別映像信号と前記画像パターン作成手段によって作成された画像パターンに付された所定の識別コードとが一致するか否かを判定する第1判定手段と、
前記第1判定手段によって一致しないと判定された場合には、この一致しない旨を表す不一致情報を記憶する不一致情報記憶手段と、
検査出力端子を介して検査制御信号が入力された場合には、前記不一致情報記憶手段に記憶される不一致情報を該検査出力端子を介して出力するように制御する出力制御手段と、
を有することを特徴とする遊技機。
A symbol display device provided in the game area and displaying a plurality of identification symbols;
Display control means for driving and controlling the symbol display device based on a control signal from a gaming machine control device for controlling the gaming machine,
The display control means includes
Image pattern storage means for storing a plurality of image patterns each having a predetermined identification code corresponding to each control signal;
Image pattern creating means for creating an image pattern to which a predetermined identification code is attached based on the control signal;
Image data storage means for storing image formation data for displaying various image patterns;
Video signal output means for arranging image forming data in a frame buffer based on the image pattern created by the image pattern creating means and outputting the image signal to the symbol display device;
Extraction means for extracting an identification video signal corresponding to the predetermined identification code from the video signal output from the video signal output means;
First determination means for determining whether or not the identification video signal extracted by the extraction means matches a predetermined identification code attached to the image pattern created by the image pattern creation means;
A discrepancy information storage means for storing discrepancy information indicating that the discord does not match if the discriminating judgment is not made by the first judgment means;
When a test control signal is input via the test output terminal, output control means for controlling the mismatch information stored in the mismatch information storage means to be output via the test output terminal;
A gaming machine characterized by comprising:
前記表示制御手段は、前記第1判定手段によって一致しないと判定された場合には、この一致しない旨を図柄表示装置を介して報知するように制御する報知制御手段を有することを特徴とする請求項1に記載の遊技機。   The display control means includes notification control means for controlling so as to notify through the symbol display device that the information does not match when the first determination means determines that they do not match. Item 1. A gaming machine according to Item 1. 遊技領域に設けられて複数の識別図柄を表示する図柄表示装置と、
遊技機を制御する遊技機制御装置からの制御信号に基づいて前記図柄表示装置を駆動制御する表示制御手段と、を備え、
前記表示制御手段は、
前記各制御信号に対応してそれぞれ所定の識別コードが付された画像パターンを記憶する画像パターン記憶手段と、
前記制御信号に基づいて所定の識別コードが付された画像パターンを作成する画像パターン作成手段と、
種々の画像パターンを表示するための画像形成データを記憶する画像データ記憶手段と、
前記画像パターン作成手段によって作成された画像パターンに基づいて画像形成データをフレームバッファに配置して前記図柄表示装置に映像信号として出力する映像信号出力手段と、
前記フレームバッファから前記所定の識別コードに対応する画像形成データを読み出して、該画像形成データと前記画像パターン作成手段によって作成された画像パターンに付された所定の識別コードとが一致するか否かを判定する第2判定手段と、
前記第2判定手段によって一致しないと判定された場合には、この一致しない旨を表す不一致情報を記憶する不一致情報記憶手段と、
検査出力端子を介して検査制御信号が入力された場合には、前記不一致情報記憶手段に記憶される不一致情報を該検査出力端子を介して出力するように制御する出力制御手段と、
を有することを特徴とする遊技機。
A symbol display device provided in the game area and displaying a plurality of identification symbols;
Display control means for driving and controlling the symbol display device based on a control signal from a gaming machine control device for controlling the gaming machine,
The display control means includes
Image pattern storage means for storing an image pattern with a predetermined identification code corresponding to each control signal;
Image pattern creating means for creating an image pattern to which a predetermined identification code is attached based on the control signal;
Image data storage means for storing image formation data for displaying various image patterns;
Video signal output means for arranging image forming data in a frame buffer based on the image pattern created by the image pattern creating means and outputting the image signal to the symbol display device;
Whether or not the image formation data corresponding to the predetermined identification code is read from the frame buffer and the image formation data and the predetermined identification code attached to the image pattern created by the image pattern creation means match Second determination means for determining
A discrepancy information storage means for storing discrepancy information indicating that the discord does not match, when the discriminating judgment is made by the second judgment means;
When a test control signal is input via the test output terminal, output control means for controlling the mismatch information stored in the mismatch information storage means to be output via the test output terminal;
A gaming machine characterized by comprising:
前記表示制御手段は、前記第2判定手段によって一致しないと判定された場合には、この一致しない旨を図柄表示装置を介して報知するように制御する報知制御手段を有することを特徴とする請求項3に記載の遊技機。   The display control means includes notification control means for controlling so as to notify through the symbol display device that the information does not match when the second determination means determines that they do not match. Item 4. The gaming machine according to Item 3. 前記フレームバッファの画像形成データが配置可能な仮想画面表示領域は、前記図柄表示装置の表示画面に表示される画像形成データが配置される実画面表示領域よりも広く形成され、
前記所定の識別コードに対応する画像形成データは、前記仮想画面表示領域の実画面表示領域外の部分に配置されることを特徴とする請求項1乃至請求項4のいずれかに記載の遊技機。
The virtual screen display area where the image formation data of the frame buffer can be arranged is formed wider than the real screen display area where the image formation data displayed on the display screen of the symbol display device is arranged,
5. The gaming machine according to claim 1, wherein the image forming data corresponding to the predetermined identification code is arranged in a portion outside the real screen display area of the virtual screen display area. .
JP2006061666A 2006-03-07 2006-03-07 Game machine Expired - Fee Related JP4827010B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006061666A JP4827010B2 (en) 2006-03-07 2006-03-07 Game machine

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006061666A JP4827010B2 (en) 2006-03-07 2006-03-07 Game machine

Publications (2)

Publication Number Publication Date
JP2007236547A JP2007236547A (en) 2007-09-20
JP4827010B2 true JP4827010B2 (en) 2011-11-30

Family

ID=38582690

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006061666A Expired - Fee Related JP4827010B2 (en) 2006-03-07 2006-03-07 Game machine

Country Status (1)

Country Link
JP (1) JP4827010B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6781130B2 (en) * 2017-10-20 2020-11-04 株式会社三共 Game machine
JP6781129B2 (en) * 2017-10-20 2020-11-04 株式会社三共 Game machine

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10127915A (en) * 1996-11-01 1998-05-19 Takasago Electric Ind Co Ltd Electronic game machine
JP4399561B2 (en) * 2003-04-01 2010-01-20 株式会社大一商会 Game machine
JP4028432B2 (en) * 2003-05-14 2007-12-26 株式会社ソフィア Game machine

Also Published As

Publication number Publication date
JP2007236547A (en) 2007-09-20

Similar Documents

Publication Publication Date Title
JP4797654B2 (en) Game machine
JP5009178B2 (en) Game machine
JP4827013B2 (en) Game machine
JP2007044380A (en) Game machine
JP4521601B2 (en) Game machine
JP2006198242A (en) Game machine
JP2016086822A (en) Game machine
JP5887050B2 (en) Game machine
JP2006061476A (en) Game machine
JP5207884B2 (en) Game machine
JP2008061852A (en) Game machine
JP2013252228A (en) Game machine
JP2006333969A (en) Game machine
JP4827010B2 (en) Game machine
JP5144045B2 (en) Game machine
JP2005211575A (en) Game machine and simulation program
JP4720488B2 (en) Game machine
JP2006204749A (en) Game machine
JP2020014755A (en) Game machine
JP2020031804A (en) Game machine
JP4798316B2 (en) Game machine
JP2019107162A (en) Game machine
JP2006204528A (en) Game machine
JP2008119086A (en) Game machine
JP5938642B2 (en) Game machine

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081103

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100520

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110804

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110822

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140922

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110904

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140922

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R255 Notification of exclusion from application

Free format text: JAPANESE INTERMEDIATE CODE: R2525

LAPS Cancellation because of no payment of annual fees