JP4823500B2 - Multistage high frequency amplifier - Google Patents
Multistage high frequency amplifier Download PDFInfo
- Publication number
- JP4823500B2 JP4823500B2 JP2004277836A JP2004277836A JP4823500B2 JP 4823500 B2 JP4823500 B2 JP 4823500B2 JP 2004277836 A JP2004277836 A JP 2004277836A JP 2004277836 A JP2004277836 A JP 2004277836A JP 4823500 B2 JP4823500 B2 JP 4823500B2
- Authority
- JP
- Japan
- Prior art keywords
- stage
- amplifier
- ground terminal
- resistor
- common
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
Description
本発明は、増幅用トランジスタを用いて信号増幅を行う増幅器に関し、特に、高周波信号を多段増幅する多段高周波増幅器に関する。 The present invention relates to an amplifier that performs signal amplification using an amplifying transistor, and more particularly to a multistage high frequency amplifier that amplifies a high frequency signal in multiple stages.
従来の多段高周波増幅器としては、３段構成を有し、単相入力、差動出力である低雑音増幅器がある（例えば、非特許文献１参照）。各段間には整合用スパイラルインダクタを設け、各段間を５０Ωに整合している。さらに、２段目増幅器は、利得を稼ぐためトランジスタをカスコード接続した構成としている。 As a conventional multistage high-frequency amplifier, there is a low-noise amplifier having a three-stage configuration and having a single-phase input and a differential output (see, for example, Non-Patent Document 1). A matching spiral inductor is provided between the stages, and the stages are matched to 50Ω. Further, the second-stage amplifier has a configuration in which transistors are cascode-connected in order to gain.
また、１段目増幅器、２段目増幅器ともに利得を稼ぐため、エミッタ接地用パッドをそれぞれ２個設け、ＧＮＤワイヤのインダクタンスの低減を図っている。３段目増幅器は、単相入力の差動増幅器を用いている。さらに、内蔵バイアス回路により、３．３Ｖの単一電源で動作する。 In order to increase the gain of both the first-stage amplifier and the second-stage amplifier, two grounded emitter pads are provided to reduce the inductance of the GND wire. The third-stage amplifier uses a single-phase input differential amplifier. Furthermore, the built-in bias circuit operates with a single power supply of 3.3V.
しかしながら、従来技術には次のような課題がある。従来の多段高周波増幅器は、１段目増幅器、２段目増幅器、３段目増幅器の各段に電源端子および接地端子が個別に必要である。従って、多段高周波増幅器の回路占有面積が大きくなってしまうという問題がある。 However, the prior art has the following problems. A conventional multi-stage high-frequency amplifier requires a power supply terminal and a ground terminal for each of the first-stage amplifier, the second-stage amplifier, and the third-stage amplifier. Therefore, there is a problem that the circuit occupation area of the multistage high frequency amplifier becomes large.
また、電源端子および接地端子と外部部品とを接続するための組み立てが、各段の増幅器ごとにそれぞれ必要であるという問題がある。また、各段の増幅器に電源端子および接地端子が設けられているため、外部回路と接続するための組み立てのばらつきにより、高周波特性にばらつきが生じるという問題がある。 Further, there is a problem that an assembly for connecting the power supply terminal and the ground terminal and the external component is required for each amplifier at each stage. In addition, since each stage amplifier is provided with a power supply terminal and a ground terminal, there is a problem that high-frequency characteristics vary due to variations in assembly for connection to an external circuit.
本発明は上述のような課題を解決するためになされたもので、各段の高周波増幅器の安定な動作を維持するとともに、回路専有面積の低減および外部回路との接続工数の低減を図ることのできる多段高周波増幅器を得ることを目的とする。 The present invention has been made to solve the above-described problems, and maintains a stable operation of the high-frequency amplifier at each stage, and reduces the area occupied by the circuit and the number of man-hours for connection to an external circuit. An object of the present invention is to obtain a multistage high-frequency amplifier that can be used.
本発明に係る多段高周波増幅器は、高周波信号を増幅する増幅用トランジスタと、増幅用トランジスタのコレクタあるいはドレインに一端が接続された負荷抵抗とを有する増幅器を多段接続してなる多段高周波増幅器において、各段の負荷抵抗の他端に接続された各段個別のアイソレーション抵抗と、各段の負荷抵抗の他端にアイソレーション抵抗と並列に接続された各段個別のバイパスコンデンサと、各段個別のアイソレーション抵抗が共通して接続され、アイソレーション抵抗および負荷抵抗を介して各段の増幅用トランジスタにバイアス電源を供給する共通電源端子と、各段個別のバイパスコンデンサを接地する接地端子とを備え、接地端子は、各段個別の伝送線路を介して各段個別のバイパスコンデンサを共通して接地する共通接地端子であるものである。
A multi-stage high-frequency amplifier according to the present invention is a multi-stage high-frequency amplifier comprising a multi-stage connection of an amplifier having an amplifying transistor for amplifying a high-frequency signal and a load resistor having one end connected to the collector or drain of the amplifying transistor. An individual isolation resistor connected to the other end of the stage load resistor, an individual bypass capacitor connected to the other end of the load resistor in parallel with the isolation resistor, and an individual stage The isolation resistor is connected in common, and it has a common power supply terminal that supplies bias power to the amplification transistor of each stage via the isolation resistor and the load resistance, and a ground terminal that grounds the individual bypass capacitor of each stage The ground terminal is a common ground that grounds the bypass capacitor of each stage in common via the transmission line of each stage. It is that is a child.
本発明によれば、各段個別のアイソレーション抵抗を介して電源端子を共通化することにより、各段の高周波増幅器の安定な動作を維持するとともに、回路専有面積の低減および外部回路との接続工数の低減を図ることのできる多段高周波増幅器を得ることができる。 According to the present invention, by sharing a power supply terminal via an individual isolation resistor for each stage, it is possible to maintain stable operation of the high-frequency amplifier at each stage, reduce the area occupied by the circuit, and connect to an external circuit. It is possible to obtain a multistage high-frequency amplifier that can reduce the number of steps.
以下、本発明の多段高周波増幅器の好適な実施の形態につき図面を用いて説明する。 Hereinafter, preferred embodiments of a multistage high-frequency amplifier according to the present invention will be described with reference to the drawings.
実施の形態１．
図１は、本発明の実施の形態１による多段高周波増幅器の回路構成を示したものである。この多段高周波増幅器は、入力端子１から入力された高周波信号が、１段目増幅器１００および２段目増幅器２００を介して２段増幅され、出力端子１１から出力される構成を有している。
FIG. 1 shows a circuit configuration of a multistage high-frequency amplifier according to
１段目増幅器１００は、バイアス印加用抵抗２ａ、電圧源３ａ、増幅用トランジスタ４ａ、負荷抵抗５ａ、接地端子８ａ、ワイヤ１２ａで構成される。同様に、２段目増幅器２００は、バイアス印加用抵抗２ｂ、電圧源３ｂ、増幅用トランジスタ４ｂ、負荷抵抗５ｂ、接地端子８ｂ、ワイヤ１２ｂで構成される。さらに、１段目増幅器１００の出力と２段目増幅器２００の入力との間には、直流カットコンデンサ１０が接続されている。
The
また、１段目増幅器１００の負荷抵抗５ａおよび２段目増幅器２００の負荷抵抗５ｂに接続される各段の増幅器に対する共通回路は、電圧源３ｕ、アイソレーション抵抗６ａ、６ｂ、バイパスコンデンサ７ａ、７ｂ、共通接地端子８、共通電源端子９、ワイヤ１２ｕ、１２ｖで構成される。
A common circuit for the amplifiers at the respective stages connected to the load resistor 5a of the
ここで、アイソレーション抵抗６ａとバイパスコンデンサ７ａは、１段目増幅器１００の増幅用トランジスタ４ａに一端が接続された負荷抵抗５ａの他端に並列接続されている。同様に、アイソレーション抵抗６ｂとバイパスコンデンサ７ｂは、２段目増幅器２００の増幅用トランジスタ４ｂに一端が接続された負荷抵抗５ｂの他端に並列接続されている。
Here, the isolation resistor 6a and the bypass capacitor 7a are connected in parallel to the other end of the load resistor 5a, one end of which is connected to the amplifying transistor 4a of the
さらに、各段個別のアイソレーション抵抗６ａ、６ｂは、ともに共通電源端子９に接続されており、ワイヤ１２ｕを介して電圧源３ｕから電源が供給される。各段個別のバイパスコンデンサ７ａ、７ｂは、ともに共通接地端子８に接続されており、ワイヤ１２ｖを介して接地されている。
Further, the individual isolation resistors 6a and 6b of each stage are both connected to the common power supply terminal 9, and power is supplied from the voltage source 3u via the wire 12u. The individual bypass capacitors 7a and 7b for each stage are both connected to a
このように、本実施の形態１の多段高周波増幅器は、各段の負荷抵抗５ａ、５ｂの他端が２つに分岐されて、各段個別のバイパスコンデンサ７ａ、７ｂと各段個別のアイソレーション抵抗６ａ、６ｂとが並列接続され、さらに、各段個別のバイパスコンデンサ７ａ、７ｂが共通接地端子８に接続され、各段個別のアイソレーション抵抗６ａ、６ｂが共通電源端子９に接続されていることを技術的特徴としている。
As described above, in the multistage high-frequency amplifier according to the first embodiment, the other ends of the load resistors 5a and 5b of each stage are branched into two, and the individual bypass capacitors 7a and 7b and the individual isolation of each stage. Resistors 6 a and 6 b are connected in parallel, and further, individual bypass capacitors 7 a and 7 b are connected to the
次に、この多段高周波増幅器の動作について説明する。まず、高周波信号が入力端子１を介して１段目増幅器１００の増幅用トランジスタ４ａのベースへ入力される。増幅用トランジスタ４ａは、エミッタ接地増幅器を構成している。
Next, the operation of this multistage high frequency amplifier will be described. First, a high frequency signal is input to the base of the amplifying transistor 4 a of the
すなわち、エミッタは、ワイヤ１２ａを介して接地されている接地端子８ａに接続され、ベースは、バイアス印加用抵抗２ａを介して電圧源３ａでバイアスされ、コレクタは、負荷抵抗５ａおよびアイソレーション抵抗６ａを介して共通電源端子９に接続され、ワイヤ１２ｕを介して電圧源３ｕからバイアスされている。 That is, the emitter is connected to the ground terminal 8a that is grounded via the wire 12a, the base is biased by the voltage source 3a via the bias applying resistor 2a, and the collector is the load resistor 5a and the isolation resistor 6a. And is biased from the voltage source 3u through the wire 12u.
また、負荷抵抗５ａは、上述にように、アイソレーション抵抗６ａに接続されているとともに、バイパスコンデンサ７ａを介して共通接地端子８に接続されて、高周波を接地している。
Further, as described above, the load resistor 5a is connected to the isolation resistor 6a, and is connected to the
また、１段目増幅器１００の高周波出力信号は、増幅用トランジスタ４ａのコレクタに負荷抵抗５ａと並列接続された直流カットコンデンサ１０を介して、２段目増幅器２００を構成する増幅用トランジスタ４ｂのベースへ入力される。
The high-frequency output signal of the first-
２段目増幅器１００の増幅用トランジスタ４ｂは、１段目増幅器１００の増幅用トランジスタ４ａと同様に、エミッタ接地増幅器である。すなわち、エミッタは、ワイヤ１２ｂを介して接地されている接地端子８ｂに接続され、ベースは、バイアス印加用抵抗２ｂを介して電圧源３ｂでバイアスされ、コレクタは、負荷抵抗５ｂおよびアイソレーション抵抗６ｂを介して１段目増幅器１００と同じ共通電源端子９に接続され、ワイヤ１２ｕを介して電圧源３ｕからバイアスされている。
The amplification transistor 4b of the
また、負荷抵抗５ｂは、上述のように、アイソレーション抵抗６ｂに接続されているとともに、バイパスコンデンサ７ｂを介して１段目増幅器１００と同じ共通接地端子８に接続されて、高周波を接地している。さらに、増幅された高周波信号は、増幅用トランジスタ４ｂのコレクタに負荷抵抗５ｂと並列接続された出力端子１１から出力される。
The load resistor 5b is connected to the isolation resistor 6b as described above, and is connected to the same
各段の負荷抵抗５ａ、５ｂと共通電源端子９との接続は、それぞれアイソレーション抵抗６ａ、６ｂを介しており、高周波信号は、共通電源端子９側へ漏れ込むことが抑えられるとともに、バイパスコンデンサ７ａ、７ｂを介して共通接地端子８で接地される。これにより、１段目増幅器１００および２段目増幅器２００は、共通電源端子９に接続されるワイヤ１２ｕおよび電圧源３ｕによる影響を受けることなく、安定に動作することができる。
The connection between the load resistors 5a and 5b and the common power supply terminal 9 at each stage is through the isolation resistors 6a and 6b, respectively, and high-frequency signals are suppressed from leaking to the common power supply terminal 9 side, and a bypass capacitor. The
実施の形態１によれば、アイソレーション抵抗を介して電源端子を共通化することにより、各段の増幅器の安定な動作を維持したまま、電源端子の数を減らすことができる。さらに、アイソレーション抵抗を挿入したことにより、各段の増幅器の安定な動作を維持したまま、負荷抵抗の高周波を接地するための接地端子も共通化でき、接地端子の数を減らすことができる。この結果、半導体基板の回路専有面積の低減および各段の増幅器と外部回路との接続工数の低減を図ることができる。 According to the first embodiment, the number of power supply terminals can be reduced while maintaining a stable operation of the amplifiers in each stage by sharing the power supply terminals via the isolation resistors. Furthermore, by inserting an isolation resistor, it is possible to share a ground terminal for grounding the high frequency of the load resistor while maintaining a stable operation of the amplifier at each stage, thereby reducing the number of ground terminals. As a result, it is possible to reduce the area occupied by the circuit of the semiconductor substrate and to reduce the number of man-hours for connecting each stage of the amplifier and the external circuit.
さらに、接続工数の低減を図った構成を有することにより、接続の組み立てばらつきによる高周波特性のばらつきを抑えることができる。 Furthermore, by having a configuration that reduces the number of connection steps, variations in high-frequency characteristics due to variations in connection assembly can be suppressed.
実施の形態２．
図２は、本発明の実施の形態２による多段高周波増幅器の回路構成を示したものである。実施の形態１の多段高周波増幅器である図１と比較すると、図２の多段高周波増幅器は、共通接地端子８を接地端子８ｖと接地端子８ｗの２つに分けた構成を有している点が異なっている。図２において、図１と同一符号のものは、同一または相当部分を示すものであり、その説明を省略し、異なる構成を中心に説明する。
FIG. 2 shows a circuit configuration of a multistage high frequency amplifier according to the second embodiment of the present invention. Compared with FIG. 1 which is the multistage high-frequency amplifier of the first embodiment, the multistage high-frequency amplifier of FIG. 2 has a configuration in which the
接地端子８ｖは、１段目増幅器１００を構成する負荷抵抗５ａに接続されたバイパスコンデンサ７ａを介して、高周波を接地するための接地端子である。また、接地端子８ｗは、２段目増幅器２００を構成する負荷抵抗５ｂに接続されたバイパスコンデンサ７ｂを介して、高周波を接地するための接地端子である。さらに、これら接地端子８ｖ、８ｗは、それぞれワイヤ１２ｖ、１２ｗを介して接地されており、各段の増幅器に対して個別に設けられた接地端子となっている。
The ground terminal 8v is a ground terminal for grounding a high frequency via a bypass capacitor 7a connected to the load resistor 5a constituting the
このように、接地端子８ｖ、８ｗを各段の増幅器に対して個別に設けることにより、１段目増幅器１００と２段目増幅器２００が、高周波でインピーダンスが低いバイパスコンデンサ７ａ、７ｂを介して結合することを抑えることができる。
Thus, by providing the ground terminals 8v and 8w individually for each stage amplifier, the
実施の形態２によれば、接地端子を個別に設けることにより、各段の増幅器が、高周波でインピーダンスが低いバイパスコンデンサを介して結合することを抑えることができる。さらに、各段の増幅器の電源端子は、実施の形態１と同様にアイソレーション抵抗を介して共通化されており、各段の増幅器の安定な動作を維持したまま、電源端子の数を減らすことができる。この結果、半導体基板の回路専有面積の低減および各段の増幅器と外部回路との接続工数の低減を図ることができる。 According to the second embodiment, by providing the ground terminals individually, it is possible to prevent the amplifiers at each stage from being coupled via the bypass capacitor having a high frequency and a low impedance. Further, the power supply terminals of the amplifiers at each stage are shared through the isolation resistors as in the first embodiment, and the number of power supply terminals is reduced while maintaining the stable operation of the amplifiers at each stage. Can do. As a result, it is possible to reduce the area occupied by the circuit of the semiconductor substrate and to reduce the number of man-hours for connecting each stage of the amplifier and the external circuit.
実施の形態３．
図３は、本発明の実施の形態３による多段高周波増幅器の回路構成を示したものである。実施の形態１の多段高周波増幅器である図１と比較すると、図３の多段高周波増幅器は、新たに伝送線路１３ａ、１３ｂを備えている点が異なっている。図３において、図１と同一符号のものは、同一または相当部分を示すものであり、その説明を省略し、異なる構成を中心に説明する。
FIG. 3 shows a circuit configuration of a multistage high-frequency amplifier according to
伝送線路１３ａは、１段目増幅器１００を構成する負荷抵抗５ａに接続されたバイパスコンデンサ７ａと共通接地端子８との間に接続されている。また、伝送線路１３ｂは、２段目増幅器２００を構成する負荷抵抗５ｂに接続されたバイパスコンデンサ７ｂと共通接地端子８との間に接続されている。
The transmission line 13 a is connected between the bypass capacitor 7 a connected to the load resistor 5 a constituting the
このような構成により、負荷抵抗５ａ、５ｂから高周波を接地するための共通接地端子８までの経路が独立することとなる。この結果、１段目増幅器１００と２段目増幅器２００は、高周波でインピーダンスが低いバイパスコンデンサ７ａ、７ｂを介して結合することを抑えることができる。
With such a configuration, the path from the load resistors 5a and 5b to the
実施の形態３によれば、各段の増幅器のバイパスコンデンサを、各段個別の伝送線路を介して共通の接地端子で接地することにより、実施の形態１と同様の効果が得られるとともに、各段の増幅器が高周波でインピーダンスが低いバイパスコンデンサを介して結合することを抑えることができる。 According to the third embodiment, the same effect as that of the first embodiment can be obtained by grounding the bypass capacitor of the amplifier of each stage through the common ground terminal via the individual transmission line of each stage. It is possible to suppress coupling of the stage amplifiers via a bypass capacitor having a high frequency and a low impedance.
実施の形態４．
図４は、本発明の実施の形態４による多段高周波増幅器の回路構成を示したものである。実施の形態３の多段高周波増幅器である図３と比較すると、図４の多段高周波増幅器は、２段目増幅器２００内に増幅用トランジスタとして増幅用トランジスタ４ｂおよび増幅用トランジスタ４ｃの２つを有し、これらがカスコード接続されている点が異なっている。図４において、図３と同一符号のものは、同一または相当部分を示すものであり、その説明を省略し、異なる構成を中心に説明する。
FIG. 4 shows a circuit configuration of a multistage high-frequency amplifier according to
１段目増幅器１００の構成は、図３と同様であり、１段目増幅器１００の高周波出力信号は、増幅用トランジスタ４ａのコレクタに負荷抵抗５ａと並列接続された直流カットコンデンサ１０を介して、２段目増幅器２００を構成する増幅用トランジスタ４ｂのベースへ入力される。
The configuration of the
２段目増幅器２００は、増幅用トランジスタ４ｂのコレクタと増幅用トランジスタ４ｃのエミッタとを接続したカスコード接続構成による増幅器となっている。すなわち、増幅用トランジスタ４ｂのエミッタは、ワイヤ１２ｂを介して接地されている接地端子８ｂに接続され、ベースは、バイアス印加用抵抗２ｂを介して電圧源３ｂでバイアスされる。
The second-
また、増幅用トランジスタ４ｃのベースは、バイアス印加用抵抗２ｃを介して電圧源３ｃでバイアスされ、さらに、電圧源３ｃと並列回路を構成するようにしてバイパスコンデンサ７ｄがバイアス印加用抵抗２ｃに接続されている。バイパスコンデンサ７ａのもう一端は、ワイヤ１２ｃを介して接地されている接地端子８ｃに接続されている。また、増幅用トランジスタ４ｃのコレクタは、負荷抵抗５ｂおよびアイソレーション抵抗６ｂを介して１段目増幅器１００と同じ共通電源端子９に接続されている。
The base of the amplifying transistor 4c is biased by the voltage source 3c via the bias applying resistor 2c, and the bypass capacitor 7d is connected to the bias applying resistor 2c so as to form a parallel circuit with the voltage source 3c. Has been. The other end of the bypass capacitor 7a is connected to a ground terminal 8c that is grounded via a wire 12c. The collector of the amplifying transistor 4c is connected to the same common power supply terminal 9 as that of the first-
また、負荷抵抗５ｂは、上述のように、アイソレーション抵抗６ｂに接続されているとともに、バイパスコンデンサ７ｂおよび伝送線路１３ｂを介して、１段目増幅器１００と同じ共通接地端子８に接続されて、高周波を接地している。高周波信号は、増幅用トランジスタ４ｃのコレクタに負荷抵抗５ｂと並列接続された出力端子１１から出力される。
The load resistor 5b is connected to the isolation resistor 6b as described above, and is connected to the same
したがって、図４の多段高周波増幅器は、共通電源端子９と共通接地端子８とを備えている点、および共通接地端子８とバイパスコンデンサ７ａ、７ｂとの間に伝送線路１３ａ、１３ｂを備えている点で、実施の形態３と同様の構成を有している。さらに、２段目増幅器２００は、増幅用トランジスタ４ｂ、４ｃがカスコード接続された構成を有しており、利得を稼ぐことが可能となる。
Therefore, the multistage high-frequency amplifier of FIG. 4 includes a common power supply terminal 9 and a
実施の形態４によれば、カスコード接続された増幅器を用いることにより、利得を稼ぐことができるとともに、共通電源端子および共通接地端子を備えることにより、実施の形態３と同様の効果を得ることができる。 According to the fourth embodiment, gain can be gained by using the cascode-connected amplifier, and the same effect as in the third embodiment can be obtained by providing the common power supply terminal and the common ground terminal. it can.
実施の形態５．
図５は、本発明の実施の形態５による多段高周波増幅器の回路構成を示したものである。実施の形態３の多段高周波増幅器である図３と比較すると、実施の形態５の多段高周波増幅器は、３段目増幅器３００をさらに備えている点が異なっている。図５において、図３と同一符号のものは、同一または相当部分を示すものであり、その説明を省略し、異なる構成を中心に説明する。
FIG. 5 shows a circuit configuration of a multistage high-frequency amplifier according to
１段目増幅器１００および２段目増幅器２００の構成は、図３と同様である。さらに、２段目増幅器２００の高周波出力信号は、直流カットコンデンサ１０ｂを介して、３段目増幅器３００を構成する増幅用トランジスタ４ｃのベースへ入力される。
The configurations of the
この増幅用トランジスタ４ｃも、エミッタ接地増幅器である。すなわち、エミッタは、ワイヤ１２ｃを介して接地されている接地端子８ｃに接続され、ベースは、バイアス印加用抵抗２ｃを介して電圧源３ｃでバイアスされ、コレクタは、負荷抵抗５ｃおよびアイソレーション抵抗６ｃを介して１段目増幅器１００および２段目増幅器２００と同じ共通電源端子９に接続されている。
The amplifying transistor 4c is also a grounded emitter amplifier. That is, the emitter is connected to the ground terminal 8c grounded via the wire 12c, the base is biased by the voltage source 3c via the bias applying resistor 2c, and the collector is the load resistor 5c and the isolation resistor 6c. Are connected to the same common power supply terminal 9 as the
また、３段目増幅器３００を構成する負荷抵抗５ｃは、上述のように、アイソレーション抵抗６ｃに接続されているとともに、バイパスコンデンサ７ｃおよび伝送線路１３ｃを介して、１段目増幅器１００および２段目増幅器２００と同じ共通接地端子８に接続されて、高周波を接地している。高周波信号は、増幅用トランジスタ４ｃのコレクタに負荷抵抗５ｃと並列接続された出力端子１１から出力される。
The load resistor 5c constituting the third-
このような構成をとることにより、３段高周波増幅器においても、その外部回路において、共通電源端子９および共通接地端子８を用いることができる。
By adopting such a configuration, the common power supply terminal 9 and the
実施の形態５によれば、各段の増幅器のバイパスコンデンサを、各段個別の伝送線路を介して共通の接地端子で接地することにより、実施の形態１と同様の効果が得られるとともに、各段の増幅器が高周波でインピーダンスが低いバイパスコンデンサを介して結合することを抑えることができる。 According to the fifth embodiment, the same effect as that of the first embodiment can be obtained by grounding the bypass capacitor of the amplifier at each stage through the common ground terminal via each stage's individual transmission line. It is possible to suppress coupling of the stage amplifiers via a bypass capacitor having a high frequency and a low impedance.
実施の形態６．
図６は、本発明の実施の形態６による多段高周波増幅器の回路構成を示したものである。実施の形態６の多段高周波増幅器は、３段高周波増幅器のその他の実施の形態を示すものである。図６の多段高周波増幅器は、非特許文献１で示されている多段高周波増幅器に対して本発明の特徴である共通電源端子９および共通接地端子８を備えた構成を示しており、異なる構成を中心に説明する。
FIG. 6 shows a circuit configuration of a multistage high frequency amplifier according to the sixth embodiment of the present invention. The multi-stage high-frequency amplifier according to the sixth embodiment shows another embodiment of the three-stage high-frequency amplifier. The multi-stage high-frequency amplifier of FIG. 6 shows a configuration provided with a common power supply terminal 9 and a
入力端子１から高周波信号が、増幅用トランジスタ４ａのベース電極へ入力される。増幅用トランジスタ４ａは、エミッタ接地増幅器を構成している。すなわち、エミッタは、ワイヤ１２ａを介して接地されている接地端子８ａに接続され、ベースは、バイアス印加用抵抗２ａを介して電圧源３ａでバイアスされ、コレクタは、整合用インダクタ１４ａ、負荷抵抗５ａ、およびアイソレーション抵抗６ａを介して共通電源端子９に接続され、ワイヤ１２ｕを介して電圧源３ｕからバイアスされている。
A high frequency signal is input from the
また、負荷抵抗５ａは、上述のように、アイソレーション抵抗６ａに接続されているとともに、バイパスコンデンサ７ａ、伝送線路１３ａを介して、共通接地端子８に接続されて、高周波信号を接地している。１段目増幅器１００に入力された高周波信号は、整合用インダクタ１４ａに負荷抵抗５ａと並列接続された直流カットコンデンサ１０ａを介して出力される。
The load resistor 5a is connected to the isolation resistor 6a as described above, and is connected to the
２段目増幅器２００は、増幅用トランジスタ４ｂのコレクタと増幅用トランジスタ４ｃのエミッタとを接続したカスコード接続構成による増幅器である。すなわち、増幅用トランジスタ４ｂのエミッタは、ワイヤ１２ｂを介して接地されている接地端子８ｂに接続され、ベースは、バイアス印加用抵抗２ｂを介して電圧源３ｂでバイアスされる。
The
また、増幅用トランジスタ４ｃのコレクタは、整合用インダクタ１４ｂ、負荷抵抗５ｂ、およびアイソレーション抵抗６ｂを介して、１段目増幅器１００と同様に、共通電源端子９に接続されている。増幅用トランジスタ４ｃのベースは、バイアス印加用抵抗２ｃを介して電圧源３ｃでバイアスされ、さらに、電圧源３ｃと並列回路を構成するようにしてバイパスコンデンサ７ｄがバイアス印加用抵抗２ｃに接続されている。バイパスコンデンサ７ｄのもう一端は、ワイヤ１２ｃを介して接地されている接地端子８ｃに接続されている。
The collector of the amplifying transistor 4c is connected to the common power supply terminal 9 through the matching inductor 14b, the load resistor 5b, and the isolation resistor 6b, similarly to the
また、負荷抵抗５ｂは、上述のように、アイソレーション抵抗６ｃに接続されているとともに、バイパスコンデンサ７ｂおよび伝送線路１３ｂを介して、１段目増幅器１００と同じ共通接地端子８に接続されて、高周波信号を接地している。２段目増幅器２００に入力された高周波信号は、整合用インダクタ１４ｂに負荷抵抗５ｂと並列接続された直流カットコンデンサ１０ｂを介して出力される。
The load resistor 5b is connected to the isolation resistor 6c as described above, and is connected to the same
３段目増幅器３００は、２つの増幅用トランジスタ４ｄ、４ｅと電流源１５とを備えた差動増幅器であり、不平衡な高周波信号を、整合用インダクタ１４ｃを介して増幅用トランジスタ４ｄのベースに入力し、増幅用トランジスタ４ｄおよび４ｅのコレクタから出力端子１１ａ、１１ｂを介して平衡な高周波信号を出力する。
The third-
増幅用トランジスタ４ｄのベースおよび増幅用トランジスタ４ｅのベースは、それぞれバイアス印加用抵抗２ｄおよび２ｅを介して電圧源３ｄでバイアスされる。また、増幅用トランジスタ４ｄのコレクタは、負荷抵抗５ｃ、アイソレーション抵抗６ｃを介して、１段目増幅器および２段目増幅器と同じ共通電源端子９に接続される。同様に、増幅用トランジスタ４ｅのコレクタは、負荷抵抗５ｄ、アイソレーション抵抗６ｃを介して、１段目増幅器および２段目増幅器と同じ共通電源端子９に接続される。 The base of the amplifying transistor 4d and the base of the amplifying transistor 4e are biased by the voltage source 3d via the bias applying resistors 2d and 2e, respectively. The collector of the amplifying transistor 4d is connected to the same common power supply terminal 9 as the first stage amplifier and the second stage amplifier via the load resistor 5c and the isolation resistor 6c. Similarly, the collector of the amplifying transistor 4e is connected to the same common power supply terminal 9 as the first stage amplifier and the second stage amplifier via the load resistor 5d and the isolation resistor 6c.
さらに、増幅用トランジスタ４ｄのエミッタおよび増幅用トランジスタ４ｅのエミッタは、ともに共通の電流源１５に接続されている。また、負荷抵抗５ｃ、５ｄは、上述のように、ともにアイソレーション抵抗６ｃに接続されているとともに、バイパスコンデンサ７ｃおよび伝送線路１３ｃを介して、１段目増幅器１００および２段目増幅器２００と同じ共通接地端子８に接続されて、高周波を接地している。
Further, the emitter of the amplifying transistor 4d and the emitter of the amplifying transistor 4e are both connected to the common current source 15. The load resistors 5c and 5d are both connected to the isolation resistor 6c as described above, and are the same as the
増幅用トランジスタ４ｅのベースは、バイアス印加用抵抗２ｅとバイパスコンデンサ７ｅとが並列に接続され、バイパスコンデンサ７ｅのもう一端は、ワイヤ１２ｄを介して接地されている接地端子８ｄに接続されている。 The base of the amplifying transistor 4e is connected to the bias applying resistor 2e and the bypass capacitor 7e in parallel, and the other end of the bypass capacitor 7e is connected to a ground terminal 8d that is grounded via a wire 12d.
このように、エミッタ接地増幅器を構成している１段目増幅器１００、カスコード接続構成を有する１段目増幅器２００、および差動増幅器を構成している３段目増幅器３００による３段高周波増幅器に対しても、その外部回路として共通電源端子９および共通接地端子８を備えた構成とすることができる。
As described above, the first-
実施の形態６によれば、多段高周波増幅器において、アイソレーション抵抗を介して各段の電源端子を共通化するとともに、伝送線路を介して各段の接地端子を共通化しており、実施の形態１と同様の効果を得ることができる。 According to the sixth embodiment, in the multistage high-frequency amplifier, the power supply terminals of the respective stages are made common via the isolation resistors, and the ground terminals of the respective stages are made common via the transmission line. The same effect can be obtained.
なお、上述の実施の形態では、２段高周波増幅器あるいは３段高周波増幅器について説明したが、これに限定されない。上述の実施の形態で説明した構成と同様にして、３段あるいは４段以上の高周波増幅器に適用することも可能である。 In the above-described embodiment, the two-stage high-frequency amplifier or the three-stage high-frequency amplifier has been described. However, the present invention is not limited to this. Similarly to the configuration described in the above embodiment, the present invention can be applied to a three-stage or four-stage or more high-frequency amplifier.
また、上述の実施の形態では、増幅用トランジスタとしてバイポーラトランジスタを使用した場合について示しているが、電界効果トランジスタでも同様の効果が得られる。また、外部部品との接続にワイヤを用いているが、外部部品との接続方法はワイヤに限らず、その他の接続方法を適用することも可能である。 In the above-described embodiment, the case where a bipolar transistor is used as the amplifying transistor is shown. However, the same effect can be obtained by using a field effect transistor. Moreover, although the wire is used for the connection with the external component, the connection method with the external component is not limited to the wire, and other connection methods can be applied.
また、上述の実施の形態では、伝送線路がバイパスコンデンサと共通接地端子との間に接続されている場合について説明したが、バイパスコンデンサと負荷抵抗との間に接続しても同様の効果が得られる。 In the above-described embodiment, the transmission line is connected between the bypass capacitor and the common ground terminal. However, the same effect can be obtained even when the transmission line is connected between the bypass capacitor and the load resistor. It is done.
また、上述の実施の形態では、各段に使用される増幅器として、エミッタ接地増幅器、カスコード接続増幅器、差動増幅器を示しているが、上述で説明した回路構成に限定されるものではない。これらの増幅器の１種類以上を組み合わせることにより、実施の形態で説明した以外の構成を有する多段高周波増幅器とすることも可能である。 In the above-described embodiment, a grounded-emitter amplifier, a cascode-connected amplifier, and a differential amplifier are shown as amplifiers used in each stage, but the circuit configuration described above is not limited. By combining one or more of these amplifiers, a multistage high-frequency amplifier having a configuration other than that described in the embodiment can be obtained.
また、上述の実施の形態では、整合用インダクタを整合回路としているが、整合回路は、直列接続したインダクタに限定されない。さらに、上述の実施の形態では、各段の増幅器の負荷として負荷抵抗を用いているが、負荷は、抵抗に限定されるものではない。 In the above-described embodiment, the matching inductor is a matching circuit, but the matching circuit is not limited to an inductor connected in series. Furthermore, in the above-described embodiment, the load resistance is used as the load of the amplifier at each stage, but the load is not limited to the resistance.
１ 入力端子、２ａ〜２ｅ バイアス印加用抵抗、３ａ〜３ｄ、３ｕ 電圧源、４ａ〜４ｅ 増幅用トランジスタ、５ ５ａ〜５ｄ 負荷抵抗、６ａ〜６ｃ アイソレーション抵抗、７ａ〜７ｅ バイパスコンデンサ、８ 共通接地端子、８ａ〜８ｄ、８ｖ、８ｗ 接地端子、９ 共通電源端子、１０、１０ａ、１０ｂ 直流カットコンデンサ、１１、１１ａ、１１ｂ 出力端子、１２ａ〜１２ｃ、１２ｕ、１２ｖ ワイヤ、１３ａ〜１３ｃ 伝送線路、１４ａ〜１４ｃ 整合用インダクタ、１５ 電流源、１００ １段目増幅器、２００ ２段目増幅器、３００ ３段目増幅器。
DESCRIPTION OF
Claims (2)
各段の前記負荷抵抗の他端に接続された各段個別のアイソレーション抵抗と、
各段の前記負荷抵抗の他端に前記アイソレーション抵抗と並列に接続された各段個別のバイパスコンデンサと、
前記各段個別のアイソレーション抵抗が共通して接続され、前記アイソレーション抵抗および前記負荷抵抗を介して各段の前記増幅用トランジスタにバイアス電源を供給する共通電源端子と、
前記各段個別のバイパスコンデンサを接地する接地端子と
を備え、
前記接地端子は、各段個別の伝送線路を介して前記各段個別のバイパスコンデンサを共通して接地する共通接地端子である
ことを特徴とする多段高周波増幅器。 In a multistage high frequency amplifier comprising a multistage connection of an amplifier having an amplification transistor for amplifying a high frequency signal and a load resistor having one end connected to the collector or drain of the amplification transistor,
Each stage individual isolation resistor connected to the other end of the load resistance of each stage;
An individual bypass capacitor for each stage connected in parallel with the isolation resistor to the other end of the load resistance of each stage;
A common power supply terminal that is connected in common to the individual isolation resistors of each stage, and supplies bias power to the amplification transistors of the respective stages via the isolation resistance and the load resistance;
A ground terminal for grounding the individual bypass capacitors of each stage , and
The multi-stage high-frequency amplifier , wherein the ground terminal is a common ground terminal for commonly grounding the individual bypass capacitors of the respective stages via individual transmission lines of the respective stages .
少なくともいずれか１段の増幅器は、増幅用トランジスタをカスコード接続した構成を有することを特徴とする多段高周波増幅器。 The multistage high-frequency amplifier according to claim 1 ,
At least one of the amplifiers has a configuration in which an amplifying transistor is cascode-connected.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004277836A JP4823500B2 (en) | 2004-09-24 | 2004-09-24 | Multistage high frequency amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004277836A JP4823500B2 (en) | 2004-09-24 | 2004-09-24 | Multistage high frequency amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006094196A JP2006094196A (en) | 2006-04-06 |
| JP4823500B2 true JP4823500B2 (en) | 2011-11-24 |
Family
ID=36234734
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004277836A Expired - Fee Related JP4823500B2 (en) | 2004-09-24 | 2004-09-24 | Multistage high frequency amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4823500B2 (en) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2794806B2 (en) * | 1989-07-19 | 1998-09-10 | 日本電気株式会社 | Field effect transistor amplifier |
| JPH04186712A (en) * | 1990-11-20 | 1992-07-03 | Inax Corp | Ceramic assembled type capacitor |
| JP2719067B2 (en) * | 1991-03-29 | 1998-02-25 | 松下電器産業株式会社 | Power module |
| JPH05251951A (en) * | 1992-03-03 | 1993-09-28 | Fujitsu Ltd | Booster |
| JP3216373B2 (en) * | 1993-12-08 | 2001-10-09 | 松下電器産業株式会社 | Chip type capacitor network components |
| JP2003258567A (en) * | 2002-03-04 | 2003-09-12 | Matsushita Electric Ind Co Ltd | High frequency circuit |
-
2004
- 2004-09-24 JP JP2004277836A patent/JP4823500B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006094196A (en) | 2006-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7567128B2 (en) | Power amplifier suppressing radiation of second harmonic over wide frequency band | |
| US20100148871A1 (en) | Systems and methods for an adaptive bias circuit for a differential power amplifier | |
| JP4536073B2 (en) | Differential amplifier using body-source cross coupling | |
| US9419563B2 (en) | RF amplifier | |
| JP2007259409A (en) | Variable gain amplifier | |
| JP2011097638A (en) | Variable gain amplifier | |
| WO2007049391A1 (en) | Distribution type amplifier and integrated circuit | |
| US8040188B2 (en) | Low noise cascode amplifier | |
| JP5799767B2 (en) | Power amplifier | |
| JP2009538552A (en) | Gain control type low noise amplification means | |
| JP2000223963A (en) | High frequency amplifier | |
| CN113541615A (en) | Multistage low noise amplifier capable of reducing cost | |
| CN213243932U (en) | Radio frequency power amplification system and radio frequency front end module | |
| JP2007135097A (en) | High power amplifier | |
| JP4823500B2 (en) | Multistage high frequency amplifier | |
| JP2004521545A (en) | High frequency amplifier with direct bias circuit | |
| WO2019082793A1 (en) | High-frequency power amplification circuit and communication device | |
| US20110109392A1 (en) | Low noise amplifier | |
| JP2008236354A (en) | Amplifier | |
| US10892716B2 (en) | Amplifier | |
| JP5484206B2 (en) | Differential amplifier circuit | |
| US20170040963A1 (en) | Operational amplifier with class ab output | |
| JP4994588B2 (en) | High power differential amplifier | |
| JP2009010875A (en) | Differential amplifier circuit | |
| JP6516928B2 (en) | Distributed amplifier and multistage amplifier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070702 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100302 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100412 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100921 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110906 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110907 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140916 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |