JP4823248B2 - 不揮発性半導体記憶装置及びその製造方法 - Google Patents
不揮発性半導体記憶装置及びその製造方法 Download PDFInfo
- Publication number
- JP4823248B2 JP4823248B2 JP2008035099A JP2008035099A JP4823248B2 JP 4823248 B2 JP4823248 B2 JP 4823248B2 JP 2008035099 A JP2008035099 A JP 2008035099A JP 2008035099 A JP2008035099 A JP 2008035099A JP 4823248 B2 JP4823248 B2 JP 4823248B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- element isolation
- isolation insulating
- film
- floating gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 31
- 239000004065 semiconductor Substances 0.000 title claims description 24
- 238000002955 isolation Methods 0.000 claims description 182
- 238000005530 etching Methods 0.000 claims description 41
- 230000015572 biosynthetic process Effects 0.000 claims description 31
- 239000000463 material Substances 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 22
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 16
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 16
- 229920001709 polysilazane Polymers 0.000 claims description 9
- 238000000638 solvent extraction Methods 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 43
- 229920005591 polysilicon Polymers 0.000 description 39
- 229910052581 Si3N4 Inorganic materials 0.000 description 21
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 21
- 239000010410 layer Substances 0.000 description 15
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 230000008878 coupling Effects 0.000 description 10
- 238000010168 coupling process Methods 0.000 description 10
- 238000005859 coupling reaction Methods 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 9
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 9
- 229910021342 tungsten silicide Inorganic materials 0.000 description 9
- 238000009792 diffusion process Methods 0.000 description 8
- 230000002093 peripheral effect Effects 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 238000010306 acid treatment Methods 0.000 description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000005192 partition Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
図1はこの発明の第1の実施の形態によるNAND型EEPROMのセルアレイのレイアウトであり、図2A、図2Bはそれぞれ図1のA−A、B−B断面図である。
このように、延伸部31eの上端が、第2素子分離絶縁膜32の上面32aよりも高い位置とされることにより、フローティングゲート22a間の容量結合が抑制されると共に、コントロールゲート26と半導体基板11との間の耐圧を高く保つことができる。
次に、本発明の第2の実施の形態を図面を参照して説明する。
Claims (5)
- 素子分離溝によって区画された素子形成領域を有する半導体基板と、
前記素子形成領域上に形成された第1ゲート絶縁膜と、
前記第1ゲート絶縁膜上に形成されたフローティングゲートと、
前記素子分離溝内に形成されその上部に凹部を有し、かつ、両端部の最上部が前記フローティングゲートの最上部より低い位置に存在する第1素子分離絶縁膜と、
前記凹部内に形成され、上面の最上部が前記第1素子分離絶縁膜の両端の最上部よりも低い位置に存在する第2素子分離絶縁膜と、
前記フローティングゲートの上面及び側面の一部、前記第1素子分離絶縁膜の両端部表面及び前記第2素子分離絶縁膜の上部に連続して形成され、かつ、前記第1素子分離絶縁膜の前記両端部を介して前記フローティングゲートの側面に形成される第2ゲート絶縁膜と、
前記第2ゲート絶縁膜を介して前記フローティングゲートの上部及び前記第1及び第2素子分離絶縁膜の上部に形成されたコントロールゲートと
を備えることを特徴とする不揮発性半導体記憶装置。 - 前記第2素子分離絶縁膜の最上部は、前記フローティングゲートの下面より高い位置に存在するように構成された
ことを特徴とする請求項1記載の不揮発性半導体記憶装置。 - 前記第1素子分離絶縁膜はシリコン酸化膜であり、前記第2素子分離絶縁膜はポリシラザン膜である請求項1又は請求項2に記載の不揮発性半導体記憶装置。
- 半導体基板上にフローティングゲート材料膜を形成する工程と、
不揮発性半導体素子が形成される素子形成領域を区画し、前記フローティングゲート材料膜及び前記半導体基板中に素子分離溝を形成する素子分離溝形成工程と、
第1素子分離絶縁膜を、前記素子分離溝に前記第1素子分離絶縁膜の第1の窪み部が形成されるような厚さで形成する第1素子分離絶縁膜形成工程と、
前記素子形成領域を電気的に分離するための第2素子分離絶縁膜を、前記第1の窪み部を埋めるように形成する第2素子分離絶縁膜形成工程と、
前記第1素子分離絶縁膜及び第2素子分離絶縁膜を平坦化する平坦化工程と、
前記第2素子分離絶縁膜のエッチングレートの方が前記第1素子分離絶縁膜のエッチングレートよりも高い条件で前記第1素子分離絶縁膜及び第2素子分離絶縁膜をエッチングして、前記第1素子分離絶縁膜の両端の最上部の高さが前記第2素子分離絶縁膜の上面の高さより高く、かつ、前記フローティングゲート材料膜の最上部より低い位置にあることにより構成される第2の窪み部を形成するエッチング工程と、
前記フローティングゲート材料膜の上面及び前記第1素子分離絶縁膜から露出された側面及び前記第2の窪み部において前記第1素子分離絶縁膜の前記両端部を介して前記フローティングゲート材料膜の側面に形成される上部ゲート絶縁膜を形成する工程と、
この上部ゲート絶縁膜上にコントロールゲート材料膜を形成するコントロールゲート材料膜形成工程と
を備えたことを特徴とする不揮発性半導体記憶装置の製造方法。 - 前記第2の窪み部を形成するエッチング工程において、
前記第2素子分離絶縁膜の上面を前記フローティングゲート材料膜の下面より高くすることを特徴とする請求項4に記載の不揮発性半導体記憶装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008035099A JP4823248B2 (ja) | 2008-02-15 | 2008-02-15 | 不揮発性半導体記憶装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008035099A JP4823248B2 (ja) | 2008-02-15 | 2008-02-15 | 不揮発性半導体記憶装置及びその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004148163A Division JP2005332885A (ja) | 2004-05-18 | 2004-05-18 | 不揮発性半導体記憶装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008124517A JP2008124517A (ja) | 2008-05-29 |
JP4823248B2 true JP4823248B2 (ja) | 2011-11-24 |
Family
ID=39508863
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008035099A Expired - Lifetime JP4823248B2 (ja) | 2008-02-15 | 2008-02-15 | 不揮発性半導体記憶装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4823248B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7060877B2 (ja) | 2018-07-03 | 2022-04-27 | 日之出水道機器株式会社 | 亀裂補修方法 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9240494B2 (en) | 2012-08-15 | 2016-01-19 | Kabushiki Kaisha Toshiba | Semiconductor device and method for fabricating semiconductor device |
JP2014222731A (ja) * | 2013-05-14 | 2014-11-27 | 株式会社東芝 | 不揮発性半導体記憶装置及びその製造方法 |
US10062561B2 (en) * | 2016-11-01 | 2018-08-28 | Applied Materials, Inc. | High-pressure annealing and reducing wet etch rates |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2870086B2 (ja) * | 1990-01-25 | 1999-03-10 | 日本電気株式会社 | Mos型不揮発性半導体記憶装置の製造方法 |
JP3583583B2 (ja) * | 1997-07-08 | 2004-11-04 | 株式会社東芝 | 半導体装置及びその製造方法 |
JPH11186379A (ja) * | 1997-12-19 | 1999-07-09 | Sony Corp | 半導体装置の製造方法 |
JP2001203263A (ja) * | 2000-01-20 | 2001-07-27 | Hitachi Ltd | 半導体集積回路装置の製造方法および半導体集積回路装置 |
JP2002359308A (ja) * | 2001-06-01 | 2002-12-13 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
-
2008
- 2008-02-15 JP JP2008035099A patent/JP4823248B2/ja not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7060877B2 (ja) | 2018-07-03 | 2022-04-27 | 日之出水道機器株式会社 | 亀裂補修方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2008124517A (ja) | 2008-05-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100635424B1 (ko) | 불휘발성 반도체 기억 장치 및 그 제조 방법 | |
KR100627216B1 (ko) | 반도체 장치 및 그 제조 방법 | |
KR100414507B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP2009267208A (ja) | 半導体装置及びその製造方法 | |
US7855409B2 (en) | Flash memory device and method of fabricating the same | |
JP2007005380A (ja) | 半導体装置 | |
JP2008091614A (ja) | 半導体装置およびその製造方法 | |
JP4823248B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
US8766350B2 (en) | Semiconductor device and method for fabricating semiconductor device | |
JP2006032489A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
US20150263018A1 (en) | Semiconductor device and method of manufacturing the same | |
JP4490939B2 (ja) | 半導体装置 | |
JP4490940B2 (ja) | 半導体装置の製造方法 | |
JP2008010738A (ja) | 半導体装置およびその製造方法 | |
KR20230110363A (ko) | 기판 상에 메모리 셀, 고전압 디바이스 및 논리 디바이스를갖는 반도체 디바이스를 형성하는 방법 | |
KR20230023048A (ko) | 전도성 블록에 규화물을 갖는 기판 상의 메모리 셀, 고전압 소자 및 논리 소자의 제조 방법 | |
JP4509653B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
JP2010034291A (ja) | 不揮発性半導体記憶装置の製造方法 | |
JP2007123349A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100614 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100622 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100812 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110809 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110906 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4823248 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140916 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |