JP4823201B2 - 回路基板 - Google Patents

回路基板 Download PDF

Info

Publication number
JP4823201B2
JP4823201B2 JP2007295456A JP2007295456A JP4823201B2 JP 4823201 B2 JP4823201 B2 JP 4823201B2 JP 2007295456 A JP2007295456 A JP 2007295456A JP 2007295456 A JP2007295456 A JP 2007295456A JP 4823201 B2 JP4823201 B2 JP 4823201B2
Authority
JP
Japan
Prior art keywords
land
circuit board
solder
resist
lands
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007295456A
Other languages
English (en)
Other versions
JP2009123872A (ja
Inventor
康啓 中野
詔吾 渡辺
康 内藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2007295456A priority Critical patent/JP4823201B2/ja
Publication of JP2009123872A publication Critical patent/JP2009123872A/ja
Application granted granted Critical
Publication of JP4823201B2 publication Critical patent/JP4823201B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

本発明は、チップ部品の実装用ランドに係り、特に実装用ランドのソルダーレジストパターンに関する。
携帯電話や携帯型デジタル音楽プレイヤ等、近年機器の小型化、高機能化の傾向が強まっている。そのため、機器に組込まれるプリント基板は小型化されてきている。また、開発しようとする新製品の種類や品種数の増大も顕著で、かつ短期開発化の傾向も強い。そのため、開発時の評価を正確に行うためにプリント基板の配線は部分的に開放され、かつ、チェック用の端子が付けられるように設計される。このような開放された配線は、開発の途中の段階若しくは最終的な製品の段階で、チェック用の端子同志を電気的に短絡させる必要があり、チェック用の端子をはんだ付け用のランド(実装用ランド)として用い、ジャンパー用のチップ部品(以降、面実装用の部品を単に部品と称する)を実装したり、単にはんだによって短絡させて処理していた。
また、開発の短納期化とは別に事情、即ち、特性上の要求、機能変更、若しくは価格的事情のため、搭載する部品を短期日若しくは瞬時に変更する必要がある。このため、部品を実装するランドには、種々のサイズの部品を搭載可能なような形状にする必要がある。
特開2007−67019号公報 特開平06−232537号公報 特開平2003−243814号公報
上述したプリント基板における評価用端子として用いるランドは、製品化時には不要なことが多い。また製品化時には、評価のために切断した配線も接続する必要がある。従って、部品実装時に、ジャンパー用の抵抗値が0[Ω]の抵抗器を搭載したり、半田等のロウ材若しくは導電性接着剤で結線していた。
また、上述のように、特性上の要求、機能変更、若しくは価格的事情のため、搭載する部品を短期日若しくは瞬時に変更する必要がある。このため、部品を実装するランド形状も同じランドに種々のサイズの部品を搭載可能なようにする必要がある。この場合、当然部品を実装せず、単に短絡する場合若しくは開放したままの場合もある。
しかし、特許文献1は、プリント基板評価用に切断していたパターンを結線するために、従来は0[Ω]のチップ抵抗器を搭載していたものを、はんだで短絡させる技術である。このため、ランドとランドをリフロー時にはんだブリッジさせるために、通常のチップ部品を搭載するランドの間隔より狭く設定している。従って、このランドに通常のチップ部品を実装すると、はんだブリッジが発生し不良となる確率が極めて高い。
また、特許文献2は、ハイブリッドIC等の複合回路部品であって、抵抗トリミングのために切断された配線パターンの閉回路接続用のランドに、はんだペーストを印刷し、はんだリフロー等によって加熱溶融してはんだブリッジさせて結線するものである。このために、ランドの面積より大きな面積にはんだペーストを印刷している。しかし、この特許文献2では、この短絡用のランドに部品を搭載することについての記載は無く、特許文献1と同様に、部品を実装するとはんだブリッジが高い確率で発生し易い。
また、特許文献3は、実装する部品のサイズが変わってもパターン変更が不要な実装用のランドを提供している。しかし、はんだブリッジによってプリント基板を短絡させる技術については開示していない。
以上のように、従来技術の回路基板では、1対のランドで、はんだブリッジによる電気的短絡、及び異なるサイズの部品が実装可能なランドを実現できなかった。
本発明の目的は、上記のような問題を解決し、1対のランドで、はんだブリッジによる電気的短絡、及び異なるサイズの部品が実装可能なランドを実現することが可能な回路基板及び回路基板の実装方法を提供することにある。
上記の目的を達成するために、本発明の回路基板及び回路基板の実装方法は、相対する2つのランド同志をはんだブリッジによって電気的短絡可能で、かつ異なるサイズの2端子の部品が実装可能なランドであって、2つのランド間にランドの幅より小さくかつ、実装可能な部品の最大の幅より大きい幅のソルダーレジスト開口部を設けたものである。
また、本発明の回路基板の実装方法は、上記ランドに印刷若しくはディスペンスの少なくともいずれか1つによってはんだペーストを選択的に付着し、はんだリフロー若しくは熱ビーム照射等の加熱手段によって部品実装すると同時に、ランド間の短絡若しくは部品の搭載を行うものである。
即ち、本発明の回路基板は、絶縁基板上に設けられた複数の導体と、該絶縁基板及び該導体の表面に設けられたレジストとを備え、前記各導体上のレジストの一部に開口を形成することにより前記絶縁基板上に複数のランドを形成した回路基板において、上記複数のランドは、少なくとも第1のランドと第2のランドを含み、上記レジストは、上記第1のランドと上記第2のランドを跨いで形成されたランド間開口部が形成されており、該ランド間開口部の、前記第1のランドと第2のランドを結ぶ直線と直交する方向の幅が、上記第1のランド及び第2のランドの幅よりも小さく、上記第1のランドと上記第2のランドとは、上記ランド間開口部内ではんだによって接続されるものである。
また好ましくは、上記回路基板において、絶縁基板上に設けられた複数の導体と、該絶縁基板及び該導体の表面に設けられたレジストとを備え、前記各導体上のレジストの一部に開口を形成することにより前記絶縁基板上に複数のランドを形成した回路基板において、上記複数のランドは、少なくとも第1のランドと第2のランドを含み、上記レジストは、上記第1のランドと上記第2のランドを跨いで形成されたランド間開口部が形成されており、該ランド間開口部の、前記第1のランドと第2のランドを結ぶ直線と直交する方向の幅が、上記第1のランド及び第2のランドの幅よりも小さく、上記第1のランドと上記第2のランドとを跨いで、チップ部品が実装可能であるものである。
また好ましくは、上記回路基板において、上記第1のランドと上記第2のランドとを跨いで上記開口部に前記はんだが印刷若しくはディスペンスされ、加熱後、上記第1のランドと上記第2のランドとが前記はんだによって短絡されるものである。
また好ましくは、上記回路基板において、上記ランド間開口部の前記幅は、上記第1のランドと上記第2のランドの幅の略3分の1であるものである。
また好ましくは、上記回路基板において、上記異なるサイズのチップ部品を実装するために、上記第1のランドと上記第2のランドの開口部の形状が、凸字状であるものである。
また、本発明の回路基板の実装方法は、少なくとも第1のランドと第2のランドとを含む絶縁基板上に形成された複数のランドと、少なくとも上記ランドを露出させるよう上記絶縁基板上に形成されたレジストとを備える回路基板の実装方法において、上記第1のランドと上記第2のランドとを跨いだレジスト開口部を短絡させる場合には、上記第1のランドと上記第2のランドとを跨いだレジスト開口部にわたってはんだを付着させ、上記第1のランドと上記第2のランドとにチップ部品を実装する場合には、上記第1のランドと上記第2のランドとに分離してはんだを付着させて当該チップ部品を搭載し、加熱することによって、上記回路基板を実装するものである。
本発明によれば、面付け用の部品を実装するために必要なランドであり、異なるサイズの部品でもはんだリフロー工程等のはんだ加熱工程で実装可能であって、部品を実装しない場合には、はんだマスクの交換、若しくははんだディスペンス、等によって選択的にはんだを付着することによって、はんだリフロー工程等のはんだ加熱工程ではんだをブリッジしてランド間を短絡することができる。これによって、プリント基板、並びにプリント基板からなる製品の開発納期の短縮及び開発費用の低減並びに製品価格の低減が実現できた。
以下、添付図面を参照しながら本発明の実施形態を詳細に説明する。なお、各図において、共通な機能を有する構成要素には同一の参照番号を付し、できるだけ説明の重複を避けるため、説明を省略する。
図1によって本発明の一実施例を説明する。図1は、本発明の一実施例の回路基板のランド部(部品実装用パターン)のソルダーレジスト(以降、ソルダーレジストを、単に、レジストと称する)の開口部の形状を説明するための図である。101は回路基板の基材、102は基材101上に形成された導体、103はレジスト、104はレジストの開口部(レジスト103が無い領域)である。図1の実施例のランド形状は、(1)回路短絡用、(2)1005タイプの部品の実装、(3)1608タイプの部品の実装を目的としたランドである。なお、1005タイプとは、長さ1.0[ mm ]、幅0.5[ mm ]のサイズのチップ部品、1608タイプとは、長さ1.6[ mm ]、幅0.8[ mm ]のサイズのチップ部品をいう。もちろん、1005タイプと1608タイプの間のサイズでも実装可能である。
また、チップ部品の形状は長方形型(角型)の他、円筒形、等、面実装可能であれば何でも良い。
図1(a) は回路基板上に形成された配線(部品実装用パターン)の一部領域を示す平面図、図1(b) は図1(a) のA−A線での断面図、図1(c) は図1(a) のB−B線での断面図である。
図1に示すように、導体102上のレジスト103が無い領域をランドと称している。基材101は、例えば、ガラス布エポキシ材であり、導体膜102は、例えば、銅箔である。回路基板であるプリント配線板には、プリント基板製作後、基板製作メーカは銅箔表面の酸化防止等のため、プリフラックスが塗布されている。aは2つのランド間の距離、bは2つのランドの外側までの距離、Wはランドの幅、Rはランドとランドの間のレジスト開口部104の幅である。
図1において、ランド面は、レジスト103面より低く、レジスト103に囲まれて窪んだ位置にある。また、ランドとランドの間のレジスト開口部104の幅Rは、ランドの幅Wより小さい。
図2は、図1の回路基板に、はんだマスクを用いて、はんだブリッジを形成してランド間を短絡させるために、選択的にはんだペーストを印刷して付着させた一実施例を示す図である。201は、はんだペーストである。図2(a) は平面図、図2(b) は図2(a) のA−A線での断面図、図2(c) は図2(a) のB−B線での断面図である。
図1と図2に示したように、はんだペーストは、レジスト開口部104のランド間の領域まで印刷される。
図3は、図1の回路基板に、図2とは別のはんだマスクを用いて、部品を実装するために、選択的にはんだペーストを印刷して付着させた一実施例を示す図である。310は部品、311は部品310の一方の電極、312は部品310の他方の電極、321と322ははんだペースト、331と332ははんだである。図3(a) は平面図、図3(b) は図3(a) のA−A線での断面図、図3(c) は図3(a) のA−A線でのはんだ実装後の断面図である。
図1と図3に示したように、はんだペースト321と322が、レジスト開口部104のランド間に印刷される。はんだペースト321がはんだリフロー工程を経て溶融後、はんだ331となり、部品310の電極311をランド102とを固着し、同様に、はんだペースト322がはんだリフロー工程を経て溶融後、部品310の電極312をランド102に固着する。
なお、回路基板には、さまざまなタイプの、さまざまのサイズの電気部品、機械部品、等の部品が実装され、図2等本発明の実施例で示す構成の、ランドを含むパターンの他、それぞれの部品の実装に合わせて、さまざまな部品実装用のパターンが形成されている。また、図2等、本発明の実施例で説明したランドの回路基板及び回路基板の実装方法を適用するさまざまなサイズの部品実装用パターンで形成されている。
図3の実施例では、サイズが小さい部品を実装した。図8によって、サイズが大きい部品を実装した場合の一例を、図3(c) と同様に断面図で示す。
また、図7は、実際のランドの形状と寸法の一実施例を示す図である。
図7の部品実装用パターンにおいては、ランドの幅Wが0.18[ mm ]、ランドとランドの間のレジスト開口部104の幅Rが0.55[ mm ]である。この図の実施例では、R≒W/3となっている。
上記、図1〜図3、図7、及び、図8を参照して説明したように、ランドとランドの間のレジスト開口部104の幅Rがランドの幅Wよりも小さいので、はんだブリッジを形成する場合のはんだの量が少なくて済む。また、部品を実装する場合には、ブリッジして不良が発生する確率が小さい。従って、短絡と部品実装の両立が可能となる。
図4は、図1〜図3の実施例におけるレジスト開口部104を更に説明するための図である。基材上のレジスト403には、レジストの無い領域、即ち、レジスト開口部がある。このレジスト開口部は、平面図的に見ると、導体402のある領域(ランド)と、導体402が無く、基材101が露出して見える領域(基材401)とに分かれている。基材401が幅や長さが大きいとブリッジし難く、小さいとブリッジし易くなる。図1〜図4のレジスト開口部の形状は、方形であった。しかし、形状や寸法にも上記実施例に限るわけではない。
図5は、本発明のレジスト開口部の形状の別の実施例を示す図である。代表例を図5(a) 〜図5(c) に示すが、レジスト開口部の形状には、円形状、多角形状、またそれらの組合せ、等がある。
図6もまた、本発明のレジスト開口部の形状の別の実施例を示す図である。代表例を図6(a) 〜図6(b) に示すが、図6(a) に示すように、ランドのコーナ部の形状が島状に分離しているもの、図6(b) に示すように、開口部がリボン結びや蝶々状になるようなもの等、レジスト開口部の、ランドのコーナ部の形状や基材が露出している領域の形状、またそれらの組合せがある。
上記実施例では、レジストの開口部の形状、及びランド形状は、左右対称、及び上下対称であった。しかし、対称である必要がないことは勿論である。
また、上記実施例では、レジストの上面の高さが導体の上面の高さより高い場合で説明した。しかしまた、プリフラックスの代わりにソルダーコートを行った基板のように、高さが同じ程度であっても良いし、導体の上面の方が高い場合でも、本発明は適用可能である。
また、上記実施例では、はんだブリッジして、回路配線を短絡させるために、はんだ印刷にとってはんだペーストを回路基板全体に付着させて、他の実装部品と同時にリフローして、短絡を行う。しかし、例えば、部品を搭載するはんだペーストは、高密度実装用のはんだ粒子の粒径が小さいはんだペーストを使用し、ブリッジさせたい箇所には、別途ディスペンサではんだ粒子の粒径が大きいはんだペースト(若しくは、はんだクリーム)を使用しても良い。
また、同一のはんだペーストを使用する場合においても、ブリッジさせるために、通常のはんだリフロー条件と異なる、例えば、少し低温でリフローする、若しくは、リフロー時の最終時の温度下降での下降時間を短時間で行う、等によって、短絡する箇所が多い回路基板の実装を行っても良い。
また、上述の実施例では、はんだ付けによる実装をはんだリフローで行っている。しかし、はんだリフローによる必要は無く、例えば、若しくはレーザビーム等の熱ビーム照射や、はんだごて等による手作業、加熱炉による溶融、等の加熱手段によって部品実装しても良い。
また、上記実施例では、ガラスエポキシ基板等の回路基板で説明した。しかし、絶縁基板若しくは誘電体基板であれば、有機基板でなくても良く、基板上の導体パターンやレジスト膜の形成の方法及び使用する材料も自由である。また、レジストの代わりに、シルク材を使用しても良く、レジストとシルクを両方用いても良い。また、セラミック基板、ガラス基板、等でも良い。
上記実施例に拠れば、本発明の回路基板及び回路基板の実装方法は、相対する2つのランド同志をはんだブリッジによって電気的短絡可能で、かつ異なるサイズの2端子の部品が実装可能なランドであって、2つのランド間にランドの幅より小さくかつ、実装可能な部品の最大の幅より大きい幅のソルダーレジスト開口部を設け、1対のランドで、はんだブリッジによる電気的短絡、及び異なるサイズの部品が実装可能なランドを実現することができる。
また、上記実施例に拠れば、回路基板中のランド間を、短絡若しくは開放、又は、異なるサイズのチップ部品を選択して実装することができるため、回路設計の自由度が増し、かつ、設計変更の際にも、回路基板のパターン変更が不要となり、開発費用の低減と開発期間の短縮が可能となる。
また上記実施例に拠れば、本発明の回路基板の実装方法は、ランドに印刷若しくはディスペンスの少なくともいずれか1つによってはんだペーストを選択的に付着し、はんだリフロー若しくは熱ビーム照射等の加熱手段によって部品実装すると同時に、ランド間の短絡若しくは部品の搭載を行うことで、1対のランドで、はんだブリッジによる電気的短絡、及び異なるサイズの部品が実装可能なランドを実現することができる。
なお、1対のランドは、上記実施例では、2つのランドであったが、2つである必要はない。
本発明の一実施例の回路基板のランド部のソルダーレジストの開口部の形状を説明するための図。 本発明の一実施例のはんだブリッジを説明するための図。 本発明の一実施例の部品実装を説明するための図。 本発明の一実施例の回路基板のランド部のソルダーレジストの開口部の形状を説明するための図。 本発明の一実施例の回路基板のランド部のソルダーレジストの開口部の形状を説明するための図。 本発明の一実施例の回路基板のランド部のソルダーレジストの開口部の形状を説明するための図。 本発明の一実施例の回路基板のランド部のソルダーレジストの開口部の形状を説明するための図。 本発明の一実施例の部品実装を説明するための図。
符号の説明
101:基材、 102:導体、 103:レジスト、 104:レジストの開口部、 201:はんだペースト、 310、310′:部品、 311、311′、312、312′:電極、 321、322:はんだペースト、 331、331′、332、332′:はんだ、 401、401−1、401−2、401−3:基材、 402−1、402−2、402−3:導体、 403、403−1、403−2、403−3:レジスト。

Claims (4)

  1. 絶縁基板上に設けられた複数の導体と、該絶縁基板及び該導体の表面に設けられたレジストとを備え、前記各導体上のレジストの一部に開口を形成することにより前記絶縁基板上に複数のランドを形成した回路基板において、
    上記複数のランドは、少なくとも第1のランドと第2のランドを含み、
    上記レジストは、上記第1のランドと上記第2のランドを跨いで形成されたランド間開口部が形成されており、該ランド間開口部の、前記第1のランドと第2のランドを結ぶ直線と直交する方向の幅が、上記第1のランド及び第2のランドの幅よりも小さく、
    上記第1のランドと上記第2のランドとは、上記ランド間開口部内ではんだによって接続されることを特徴とする回路基板。
  2. 絶縁基板上に設けられた複数の導体と、該絶縁基板及び該導体の表面に設けられたレジストとを備え、前記各導体上のレジストの一部に開口を形成することにより前記絶縁基板上に複数のランドを形成した回路基板において、
    上記複数のランドは、少なくとも第1のランドと第2のランドを含み、
    上記レジストは、上記第1のランドと上記第2のランドを跨いで形成されたランド間開口部が形成されており、該ランド間開口部の、前記第1のランドと第2のランドを結ぶ直線と直交する方向の幅が、上記第1のランド及び第2のランドの幅よりも小さく、
    上記第1のランドと上記第2のランドとを跨いで、チップ部品が実装可能であることを特徴とする回路基板。
  3. 請求項1記載の回路基板において、上記第1のランドと上記第2のランドとを跨いで上記開口部に前記はんだが印刷若しくはディスペンスされ、加熱後、上記第1のランドと上記第2のランドとが前記はんだによって短絡されることを特徴とする回路基板。
  4. 請求項1乃至請求項3のいずれか1つに記載の回路基板において、上記ランド間開口部の前記幅は、上記第1のランドと上記第2のランドの幅の略3分の1であることを特徴とする回路基板。
JP2007295456A 2007-11-14 2007-11-14 回路基板 Active JP4823201B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007295456A JP4823201B2 (ja) 2007-11-14 2007-11-14 回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007295456A JP4823201B2 (ja) 2007-11-14 2007-11-14 回路基板

Publications (2)

Publication Number Publication Date
JP2009123872A JP2009123872A (ja) 2009-06-04
JP4823201B2 true JP4823201B2 (ja) 2011-11-24

Family

ID=40815721

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007295456A Active JP4823201B2 (ja) 2007-11-14 2007-11-14 回路基板

Country Status (1)

Country Link
JP (1) JP4823201B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6318638B2 (ja) * 2014-01-17 2018-05-09 富士通株式会社 プリント配線板および情報処理装置
JP6376386B2 (ja) * 2014-09-25 2018-08-22 株式会社デンソー 配線基板
WO2021199475A1 (ja) * 2020-03-31 2021-10-07 株式会社村田製作所 モジュール基板、高周波モジュール及び通信装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000299548A (ja) * 1999-04-12 2000-10-24 Kenwood Corp プリント基板のランド構造
JP2002124620A (ja) * 2000-10-18 2002-04-26 Sony Corp 電子機器配線板,光学ピックアップ及び光ディスク装置
JP2003243814A (ja) * 2002-02-21 2003-08-29 Hitachi Ltd チップ部品の実装用ランド

Also Published As

Publication number Publication date
JP2009123872A (ja) 2009-06-04

Similar Documents

Publication Publication Date Title
JP5198733B2 (ja) デュアルヒューズリンク薄膜ヒューズ
US6373371B1 (en) Preformed thermal fuse
JP2006210353A5 (ja)
JP4823201B2 (ja) 回路基板
US7410093B2 (en) Solder wave process for solder shunts for printed circuit board
JP2020047799A (ja) プリント基板の構造
US20110155450A1 (en) Printed circuit board and electronic apparatus
JP5627291B2 (ja) 電流ヒューズ装置および回路基板
JP2016096134A (ja) 回路素子、及び回路素子の製造方法
KR20200076589A (ko) 프린트 기판
JP2646688B2 (ja) 電子部品の半田付け方法
WO2021235196A1 (ja) チップ部品の実装構造
WO2021112073A1 (ja) 電子部品実装用基体、電子部品実装体およびその製造方法、ならびに電子機器
JP2007258654A (ja) 回路基板のランド接続方法及び回路基板
US20040055782A1 (en) Surface-mounting type electronic circuit unit having no melting of solder attaching electric part thereto
JP2002223062A (ja) プリント配線基板のパッド形状
JP2021019153A (ja) 配線基板、モジュール及びその製造方法
KR101851455B1 (ko) 인쇄회로기판, 인쇄회로기판의 제조 방법 및 전자부품 패키지
JP2000294893A (ja) チップ部品の取付構造、並びにチップ部品の取付方法
JP2017162846A (ja) 回路モジュール及び回路モジュールの製造方法
EP2134146A1 (en) Printed circuit board assembly and a method of assembling thereof
JP3893687B2 (ja) 表面実装型部品の実装構造および実装方法
KR20230097766A (ko) Pcb기판
JP2023121238A (ja) プリント配線基板およびプリント回路基板
JP2006024635A (ja) 部品実装フレキシブルプリント基板およびその実装方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100304

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110531

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110725

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110809

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110906

R150 Certificate of patent or registration of utility model

Ref document number: 4823201

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140916

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250