JP4819398B2 - Electronic module - Google Patents

Electronic module Download PDF

Info

Publication number
JP4819398B2
JP4819398B2 JP2005145904A JP2005145904A JP4819398B2 JP 4819398 B2 JP4819398 B2 JP 4819398B2 JP 2005145904 A JP2005145904 A JP 2005145904A JP 2005145904 A JP2005145904 A JP 2005145904A JP 4819398 B2 JP4819398 B2 JP 4819398B2
Authority
JP
Japan
Prior art keywords
electronic module
connector
lead frame
tsop
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005145904A
Other languages
Japanese (ja)
Other versions
JP2006324441A (en
Inventor
ディー． ガン キース
エリック ボイド ダブリュ．
Original Assignee
アプロレーザ ディベロップメント カンパニー リミテッド ライアビリティー カンパニー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アプロレーザ ディベロップメント カンパニー リミテッド ライアビリティー カンパニー filed Critical アプロレーザ ディベロップメント カンパニー リミテッド ライアビリティー カンパニー
Priority to JP2005145904A priority Critical patent/JP4819398B2/en
Publication of JP2006324441A publication Critical patent/JP2006324441A/en
Application granted granted Critical
Publication of JP4819398B2 publication Critical patent/JP4819398B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Description

この発明は電子モジュールに関するものであり、さらに詳しくは多層マイクロ電子モジュールに関するものである。   The present invention relates to an electronic module, and more particularly to a multilayer microelectronic module.

また特にこの発明は電気的に相互接続された層からなる三次元モジュールに関するものであり、その少なくとも１個の層は薄い小型輪郭のパッケージ（ＴＳＯＰ）を装備している。該ＴＳＯＰは工業標準（例えばＪＥＤＥＣ）ＢＧＡパッケージの面積を有するように改造されており、各ＴＳＯＰ層は選択的に薄型化されて集積体の高さを最少にしている。   In particular, the invention relates to a three-dimensional module comprising electrically interconnected layers, at least one of which is equipped with a thin, small profile package (TSOP). The TSOP has been modified to have the area of an industry standard (eg, JEDEC) BGA package, with each TSOP layer being selectively thinned to minimize the height of the integration.

ボールグリッドアレーパッケージ（ＢＧＡ）の形でのコンピューターメモリーへの需要は、より大きな記憶容積と速度とＢＧＡフォーマットのより小さなフォームファクターの故に、増大している。   The demand for computer memory in the form of a ball grid array package (BGA) is increasing due to the larger storage volume and speed and the smaller form factor of the BGA format.

ＢＧＡパッケージはパッケージの下側のはんだボール相互接続を利用しており、パッケージ中の半導体ダイからのパワー源と入出力端を外部電子回路に相互接続している。したがってＢＧＡパッケージはＴＳＯＰがするように相互接続に外部に突出しているリードを必要としない。そこで小型のファクターが望ましい応用にはＢＧＡパッケージを利用する傾向がある。   The BGA package utilizes solder ball interconnections on the lower side of the package and interconnects the power source from the semiconductor die and the input / output ends in the package to external electronic circuitry. Thus, the BGA package does not require externally protruding leads for interconnection as does TSOP. There is a tendency to use BGA packages for applications where a small factor is desirable.

さらにコンピューターメモリー製造者はより新しく、より高価なメモリー製品をＢＧＡフォーマットで益々提供するようになっている。かくしてＤＩＭＭまたはプリント回路盤や電子ユニットなどを設計するサーバー製造者などの最終製品製造者は最終製品中または上にＢＧＡメモリーパッケージを使用する結果となっている。   In addition, computer memory manufacturers are increasingly offering newer and more expensive memory products in BGA format. Thus, end product manufacturers, such as server manufacturers who design DIMMs or printed circuit boards, electronic units, etc., use BGA memory packages in or on the final product.

メモリー技術の以前の発生に当たっては、ＴＳＯＰと呼ばれる薄い小さな輪郭のパッケージにメモリーＩＣチップを装備していた。ＴＳＯＰパッケージ技術と製造プロセスは充分に発達しているので、ＴＳＯＰメモリー製品群はより品質良く、安価でかつ入手し易くなる傾向にある。   In the previous generation of memory technology, the memory IC chip was equipped in a thin, small outline package called TSOP. As TSOP packaging technology and manufacturing processes are well developed, TSOP memory product groups tend to be of higher quality, cheaper and more accessible.

ＴＳＯＰメモリー回路密度を向上させるべく、業界においてはトレースまたは他の超小型電子回路を含んだ２個以上の層を垂直に集積・相互接続して高密度三次元モジュールを形成することを利用している。ＴＳＯＰメモリーパッケージの集積は当業界で周知であり、かつ例えばアメリカ特許第６，０２６，３５２号、６，８０６，５５９号、６，７０６，９７１号などに開示されている。
アメリカ特許第６，０２６，３５２号 アメリカ特許第６，８０６，５５９号 アメリカ特許第６，７０６，９７１号 To improve TSOP memory circuit density, the industry utilizes the vertical integration and interconnection of two or more layers containing traces or other microelectronic circuits to form high-density three-dimensional modules. Yes. Integration of TSOP memory packages is well known in the art and is disclosed, for example, in US Pat. Nos. 6,026,352, 6,806,559, 6,706,971, and the like.
US Patent No. 6,026,352 US Patent No. 6,806,559 US Patent No. 6,706,971

集積ＢＧＡパッケージに関しては、入手可能なＢＧＡパッケージは高価であり独特な内外設計特性を有しており、熱的な諸問題が薄型化、集積化、相互接続化を容易でなくしている。他方ＴＳＯＰは入手容易、薄型化容易、安価である。しかし業界で必要とされる標準ＢＧＡフォームファクターを欠いている。   With respect to integrated BGA packages, available BGA packages are expensive and have unique internal and external design characteristics, and thermal problems make thinning, integration and interconnection difficult. On the other hand, TSOP is easy to obtain, thin, and inexpensive. However, it lacks the standard BGA form factor required by the industry.

この発明においては少なくとも１個の改造・薄型化または非薄型化ＴＳＯＰ層からなるＢＧＡスケール集積を与えることにより、両方のタイプのパッケージにおいて得られる利点を結合しようとするものである。   The present invention seeks to combine the advantages obtained in both types of packages by providing a BGA scale integration consisting of at least one modified / thinned or non-thinned TSOP layer.

この発明は改造ＴＳＯＰパッケージを含んだ１個以上の層からなる三次元電子モジュールを提案するものである。   The present invention proposes a three-dimensional electronic module consisting of one or more layers containing a modified TSOP package.

一実施例においては、２個以上の従来型のＴＳＯＰパッケージとベース経路変更基板とを集積・相互結合して電子モジュールを形成する。ＴＳＯＰ層は、被包パッケージ内外リードフレームの所定の部分を除去することにより、改造されている。ここで現存するＴＳＯＰ内部リードフレームの断面部分がモジュールの１個以上の長手方向側部上に露出されて、１個以上のリードフレームアクセスリードを形成する。   In one embodiment, two or more conventional TSOP packages and base rerouting substrates are integrated and interconnected to form an electronic module. The TSOP layer is modified by removing predetermined portions of the lead frame inside and outside the encapsulated package. Here, a cross-sectional portion of an existing TSOP internal lead frame is exposed on one or more longitudinal sides of the module to form one or more lead frame access leads.

経路変更基板は一般に電気信号の経路変更のためにプリント回路盤、フレックス回路または均等構造物を含んでいる。経路変更基板は適宜な電導性トレースと周辺経路変更基板アクセスリードとを有しており、ＴＳＯＰ集積モジュールの下側に結合されている。経路変更基板はさらにはんだボールパターンを有しており、これによりモジュールは、プリント回路盤に見られるように、工業標準ＢＧＡ接続に電気接続される。   The routing board typically includes a printed circuit board, flex circuit or equivalent structure for routing electrical signals. The rerouting substrate has appropriate conductive traces and peripheral rerouting substrate access leads and is coupled to the underside of the TSOP integrated module. The rerouting board further has a solder ball pattern, whereby the module is electrically connected to an industry standard BGA connection, as found on a printed circuit board.

各層からの適宜なアクセスリードは、「Ｔコネクター」を形成する金属化電導性トレースを用いて、相互接続されている。該Ｔコネクターは１個以上のモジュール周辺側部上に配置されている。またＴＳＯＰアクセスリードも経路変更基板上の適宜なアクセスリードと電気接続されている。該基板は電力、アースおよび層からの入出力信号をモジュールの下側に配置された経路変更基板はんだボールパターン上の適宜な場所に経路設定する。被包集積回路チップまたは面研摩ＴＳＯＰパッケージを有した改造層を層中に用いることもできる。   Appropriate access leads from each layer are interconnected using metallized conductive traces forming a “T connector”. The T connector is disposed on one or more module peripheral sides. The TSOP access lead is also electrically connected to an appropriate access lead on the route changing board. The board routes power, ground and input / output signals from the layers to appropriate locations on the routing board solder ball pattern located on the underside of the module. A modified layer with an encapsulated integrated circuit chip or surface polished TSOP package can also be used in the layer.

結合・相互接続された層は高回路密度で安価で製造容易で工業標準電導パターンに容易に接続できる三次元電子モジュールを形成する。   The combined and interconnected layers form a three-dimensional electronic module that has a high circuit density, is inexpensive, is easy to manufacture, and can be easily connected to an industry standard conductive pattern.

この発明においては、現存の独特なＴＳＯＰリードフレーム構造の形状を利用しており、これによりアクセスリードはモジュールの４個の周辺側部上に形成・相互接続が可能となり、同時に標準ＢＧＡパッケージの形状に精密に適合するモジュールが形成される。   The present invention utilizes the unique shape of the existing TSOP lead frame structure, which allows access leads to be formed and interconnected on the four peripheral sides of the module, while at the same time, standard BGA package shapes. A module that is precisely matched to is formed.

さらにこの発明における層はＴＳＯＰ層からなっており、該ＴＳＯＰ層は薄型化されてダイ上にボールボンドまたはワイヤーボンドを露出させ、これらは電気的に縁部に経路変更されて、モジュールの１個以上の側部に沿って相互接続される。   In addition, the layers in this invention consist of TSOP layers, which are thinned to expose ball or wire bonds on the die, which are electrically rerouted to the edge to provide one of the modules. They are interconnected along these sides.

さらにこの発明の層は、被包されて誘電体で覆われた活性表面を有する集積回路ダイを１個以上有している。集積回路結合パッドは誘電体を通って露出され、金属化トレースを用いて縁部に電気的に経路変更される。該トレースは経路変更基板に出入りする信号の経路設定に用いられる。   In addition, the layers of the present invention have one or more integrated circuit dies having an active surface encapsulated and covered with a dielectric. The integrated circuit bond pad is exposed through the dielectric and is electrically rerouted to the edge using metalized traces. The trace is used for setting a route of a signal entering and leaving the route changing board.

図１ａ、１ｂに示す従来市販のＴＳＯＰパッケージ１は一般に被包材料中で成形された集積回路チップであって、被包材から外側に垂下する複数の電導性リードを有している。図１ａに示すのは集積回路ダイとリードフレームとを有したＴＳＯＰの内部構造である。   A conventional commercially available TSOP package 1 shown in FIGS. 1a and 1b is generally an integrated circuit chip molded in an encapsulating material and has a plurality of conductive leads depending outwardly from the encapsulating material. Shown in FIG. 1a is the internal structure of a TSOP having an integrated circuit die and a lead frame.

パッケージ１は一般に平面形状が方形であって、上面５、下面１０、長手方向の第１の側部１５ａ、１５ｂ、および横方向の第２の側部２０ａ、２０ｂを有している。   The package 1 generally has a square planar shape, and has an upper surface 5, a lower surface 10, longitudinal first side portions 15 a and 15 b, and lateral second side portions 20 a and 20 b.

図２においてメモリーチップなどの内部集積回路ダイ２５はワイヤーボンド３５を介してリードフレーム３０に電気接続されている。リードフレーム３０は銅などの電導性材料からなり、被包材４０に被包された集積回路ダイ２５、ワイヤーボンド３５およびリードフレーム３０を電気接続するものである。外側に突出するＴＳＯＰリード４５はリードフレーム３０の外側突出部を有して、被包材４０から延在して集積回路ダイ２５およびＴＳＯＰリード４５と電気接続されて外部回路への接続を可能としている。   In FIG. 2, an internal integrated circuit die 25 such as a memory chip is electrically connected to the lead frame 30 through a wire bond 35. The lead frame 30 is made of a conductive material such as copper, and electrically connects the integrated circuit die 25, the wire bond 35, and the lead frame 30 encapsulated in the encapsulating material 40. The outwardly projecting TSOP lead 45 has an outer projecting portion of the lead frame 30 and extends from the encapsulating material 40 and is electrically connected to the integrated circuit die 25 and the TSOP lead 45 to enable connection to an external circuit. Yes.

図３に示す実施例において、パッケージ１は上面５、下面１０または両面から被包材４０の所定部分をラッピングまたは研磨することにより除去して薄型化されている。当業者周知のように、下面１０からの所定部分の除去に際しては、集積回路ダイ２５の不活性下面の一部を除去して、ＴＳＯＰパッケージの厚さを最小化する。   In the embodiment shown in FIG. 3, the package 1 is thinned by removing predetermined portions of the encapsulating material 40 from the upper surface 5, the lower surface 10, or both surfaces by lapping or polishing. As known to those skilled in the art, upon removal of a predetermined portion from the lower surface 10, a portion of the inactive lower surface of the integrated circuit die 25 is removed to minimize the thickness of the TSOP package.

以下に詳記するように、図４ａ、４ｂに示す基板５０は一群の電導性トレース５５、はんだボール接続パッド６０およびコネクター６５を介しての貫通孔を有している。電導性トレース５５は基板５０の長手方向・横方向周辺においてまたは近くで終わっており、実質的に経路変更基板アクセスリードに改造されて、サイドバス金属化体に相互接続されてＴコネクターを形成している。   As will be described in detail below, the substrate 50 shown in FIGS. 4 a and 4 b has a through hole through a group of conductive traces 55, solder ball connection pads 60 and connectors 65. Conductive trace 55 terminates at or near the longitudinal and lateral perimeter of substrate 50 and is substantially converted to a rerouting substrate access lead and interconnected to a side bus metallization to form a T connector. ing.

図４ａには複数のパッケージ１と基板５０とが示されており、実質的にＴＳＯＰリード４５と垂直状に集積されており、それぞれと経路変更基板アクセスリード７０とはＴＳＯＰリード４５と実質的に垂直に配置されている。複数のパッケージ１と基板５０とはエポキシなどの適宜な接着材７２により結合されていて、ＴＳＯＰ層の集積を形成し、経路変更基板はその下面上にあって、集積三次元モジュール７５を形成している。   FIG. 4 a shows a plurality of packages 1 and a substrate 50, which are substantially vertically integrated with the TSOP lead 45, and each of the rerouting substrate access leads 70 is substantially the same as the TSOP lead 45. It is arranged vertically. The plurality of packages 1 and the substrate 50 are bonded by an appropriate adhesive 72 such as epoxy to form an accumulation of TSOP layers, and the path changing substrate is on the lower surface thereof to form an integrated three-dimensional module 75. ing.

図５において、モジュールが組立て・結合された後、１個以上の長手方向側部１５ａ、１５ｂまたは横方向側部２０ａ、２０ｂの所定部分７８が鋸切断、研磨、ラッピングなどにより除去されて、リードフレーム３０の断面領域を露出して、１個以上のリードフレームアクセスリード８０を画定し、基板５０の電導性トレースの横断領域を露出して、１個以上の経路変更基板アクセスリード７０を画定している。   In FIG. 5, after the module is assembled and joined, one or more longitudinal side portions 15a, 15b or predetermined portions 78 of the lateral side portions 20a, 20b are removed by saw cutting, polishing, lapping, etc. The cross-sectional area of the frame 30 is exposed to define one or more lead frame access leads 80, and the transverse area of the conductive traces of the substrate 50 is exposed to define one or more rerouting board access leads 70. ing.

リードフレームアクセスリード８０と経路変更基板アクセスリード７０とを形成することにより、モジュールの長手方向側部および／または横方向側部の辺りに一群の電導性接続点を形成する。これにより基板５０の下側の接続パッド６０に経路変更されるべき各含パッケージ層中に回路が形成される。   By forming the lead frame access lead 80 and the route change board access lead 70, a group of conductive connection points are formed around the longitudinal side and / or the lateral side of the module. As a result, a circuit is formed in each package layer to be rerouted to the connection pad 60 on the lower side of the substrate 50.

一群のアクセスリードが選択された側部上に露出されると、メッキなどの金属化が全ての側部に施与されて、その上に含まれる各露出アクセスリードを効果的に短絡して、直交配置された伝導体の金属化Ｔコネクターが形成されて、そこで金属化体とアクセスリードとが相互接続される。   Once a group of access leads are exposed on the selected side, metallization such as plating is applied to all sides, effectively shorting each exposed access lead contained thereon, An orthogonally disposed conductor metallized T-connector is formed where the metallized and access leads are interconnected.

ついで鋸切断やレーザー研磨などにより金属化の選択された部分を除去することにより、選択された金属化電導性トレースがいずれかの側部上の所定の場所に形成される。これにより種々の側部上のユーザー選択アクセスリード間に電導性トレースが形成される。該リードは経路変更基板はんだボールパターンに経路変更されている。   The selected metallized conductive trace is then formed in place on either side by removing selected portions of the metallization, such as by sawing or laser polishing. This creates conductive traces between user-selected access leads on the various sides. The lead is routed to a route-changed board solder ball pattern.

他の実施例にあっては、複数のパッケージ１の各両側部の所定部分が除去され、各側部上にリードフレームアクセスリードが露出される。補助的な経路変更基板が与えられて、アクセスリードがモジュール周辺近くの所望の場所に形成される。   In another embodiment, predetermined portions on both sides of the plurality of packages 1 are removed, and lead frame access leads are exposed on each side. An auxiliary rerouting board is provided and access leads are formed at desired locations near the periphery of the module.

図６に示すパッケージ１の利点はリードフレーム３０の独特な構成に有り、モジュールそれ自身の痕跡が最小化されているが、アクセスリードへの接続は最大化されている。パッケージ１がこのように改造されると、ＢＧＡへの応用に使用できる高密度モジュールが安価で入手容易なＴＳＯＰパッケージから形成できる。   The advantage of the package 1 shown in FIG. 6 resides in the unique configuration of the lead frame 30, which minimizes the trace of the module itself, but maximizes the connection to the access leads. When the package 1 is modified in this way, a high-density module that can be used for BGA applications can be formed from an inexpensive and readily available TSOP package.

実施例の組立てに際しては、接続パッド６０にはんだボールを用いて外部電子回路に相互接続するようにする。   In assembling the embodiment, solder balls are used for the connection pads 60 to be interconnected to an external electronic circuit.

図７ａ〜７ｎに示す製造方法にあっては、まずプリント回路盤やフレックス回路などの基板５０が図７ａに示すように用意される。これは１個以上の適宜な電導性トレース（図示せず）を有しており、該トレースは爾後の電気接続や爾後のボールグリッドアレー接続用はんだボールを受けるためのものである。   In the manufacturing method shown in FIGS. 7a to 7n, first, a substrate 50 such as a printed circuit board or a flex circuit is prepared as shown in FIG. 7a. It has one or more suitable conductive traces (not shown) for receiving solder balls for subsequent electrical connections and subsequent ball grid array connections.

図７ｂに示すステップにおいては、熱可塑性プラスチックなどの接着材が一時的に施与されている。   In the step shown in FIG. 7b, an adhesive such as thermoplastic is applied temporarily.

図７ｃに示すのは施与されたプリントエポキシ付き基板５０であって、エポキシパターンは１個以上のパッケージ１を受け取るためのものである。   Illustrated in FIG. 7 c is a substrate 50 with applied printed epoxy, the epoxy pattern for receiving one or more packages 1.

図７ｄのステップにおいては、第１の犠牲基板または除去可能な位置決め固定材８５が用意される。該固定材は１個以上のパッケージ１をその上に有していて、各パッケージ１は上面５と下面１０とを有している。ＴＳＯＰリードをはんだ付けするか接着などによりパッケージ１は第１の位置決め面上に固定するのが望ましい。下面１０は第１の位置決め面に向けて配置されている。   In the step of FIG. 7d, a first sacrificial substrate or a removable positioning fixture 85 is prepared. The fixing material has one or more packages 1 thereon, and each package 1 has an upper surface 5 and a lower surface 10. It is desirable to fix the package 1 on the first positioning surface by soldering or bonding the TSOP leads. The lower surface 10 is disposed toward the first positioning surface.

図７ｅのステップにおいては、パッケージ１の上面５が基板５０上のプリントエポキシ領域上に結合されて製造ユニット９０を形成する。   In the step of FIG. 7 e, the top surface 5 of the package 1 is bonded onto the printed epoxy area on the substrate 50 to form the manufacturing unit 90.

図７ｆにカール中の製造ユニット９０を示す。   FIG. 7f shows the manufacturing unit 90 during curling.

図７ｇに第１の位置決め固定材を除去した後の製造ユニット９０を示す。   FIG. 7g shows the manufacturing unit 90 after removing the first positioning fixture.

図７ｈに示すように、パッケージ１の下面１０の所定部分が研摩などにより除去されて、その上にエポキシ層が配置される。   As shown in FIG. 7h, a predetermined portion of the lower surface 10 of the package 1 is removed by polishing or the like, and an epoxy layer is disposed thereon.

図７ｉ〜７ｍのステップにおいて、第２のパッケージ１のセット付きの第２の位置決め固定材９５が製造ユニット９０に結合され、第２の固定材のパッケージ１の上面５が第１のセットのパッケージ１の下面１０に結合される。   7i to 7m, the second positioning and fixing member 95 with the set of the second package 1 is coupled to the manufacturing unit 90, and the upper surface 5 of the package 1 of the second fixing member is the first set of packages. 1 is coupled to the lower surface 10.

固定材９５が除去され、第２のセットのパッケージ１の下面１０の所定部分が除去される。これらのステップはユーザーの恣意により繰返し可能であり、これにより２個以上のＴＳＯＰ層を具えたＴＳＯＰ集積体が形成されるか、またはＢＧＡフォーマットに適合するように単一のＴＳＯＰパッケージが改造される。   The fixing member 95 is removed, and a predetermined portion of the lower surface 10 of the second set of packages 1 is removed. These steps can be repeated at the user's discretion, thereby forming a TSOP aggregate with two or more TSOP layers or modifying a single TSOP package to conform to the BGA format. .

所望数の層が集積・結合されると、切断などにより多重サブユニットが図７ｍに示すように薄型化ＴＳＯＰ層の個々の集積体に個別化され、モジュール７５の１個以上の側部上に内部リードフレーム断面が露出される。   Once the desired number of layers are integrated and combined, the multiple subunits are individualized into individual assemblies of thinned TSOP layers as shown in FIG. 7m, such as by cutting, on one or more sides of the module 75. The internal lead frame cross section is exposed.

前記したように、この個別化ステップはＴＳＯＰの独特な内部構造、つまりダイの配置とリードフレームの配置とを利用したものである。その表面領域が工業標準ＢＧＡフォームファクターのそれとなるようにＴＳＯＰを切断することにより、外部ＴＳＯＰリード４５が除去され、内部リードフレーム３０が部分的に除去され、改造パッケージ１の周辺近くにリードフレーム断面が露出される。これらの露出したリードフレーム部分は接続点として利用されて、モジュールの各対の長手方向側部、横方向側部上の１個以上の改造ＴＳＯＰ層の垂直接続が可能となる。   As described above, this individualization step utilizes the unique internal structure of the TSOP, ie, the die placement and lead frame placement. By cutting the TSOP so that its surface area is that of an industry standard BGA form factor, the external TSOP lead 45 is removed, the internal lead frame 30 is partially removed, and the lead frame cross-section near the periphery of the modified package 1 Is exposed. These exposed lead frame portions are used as connection points to allow vertical connection of one or more modified TSOP layers on the longitudinal and lateral sides of each pair of modules.

図８に示すように集積体は「集積体の集積体」として積層されて、爾後のサイドバス金属化などのプロセスを簡単にする。   As shown in FIG. 8, the stack is stacked as an “stack of stacks” to simplify processes such as subsequent side bus metallization.

適宜な電導性トレースが積層集積体上に形成されて、図９に示すように露出リードフレーム部分の接続が可能となる。   Appropriate conductive traces are formed on the stacked assembly to allow connection of exposed lead frame portions as shown in FIG.

リードフレーム「非接続」リード断面の潜在的な使用に注目すべきであり、ＴＳＯＰ構造中の非接続リードフレーム部分が使用されて、パッケージ１の長手方向側部、横方向側部上に電導性トレースを形成して、より複雑なサイドバス設計を可能とする。   Note the potential use of the lead frame “unconnected” lead cross-section, and the unconnected lead frame portion in the TSOP structure is used to conduct on the longitudinal and lateral sides of the package 1 Form traces to allow more complex side bus designs.

図１０、１１のステップにおいては、集積体個別化とはんだボール添着が行われて、フォームファクターを具えた薄型化ＴＳＯＰ層の集積体および工業標準ＢＧＡパッケージのレイアウトが形成される。   In the steps of FIGS. 10 and 11, the individualization of the integrated body and the solder ball attachment are performed to form the integrated structure of the thinned TSOP layer having the form factor and the layout of the industry standard BGA package.

以上に代えて、集積回路ダイをその上に具えた半導体ウエファーを購入・切断・ＴＳＯＰフォーマットにパッケージして上記したような処理を容易に使えるようにすることもできる。ＢＧＡパッケージ中への集積回路ダイの再パッケージは現在非常に高価につく。   Alternatively, a semiconductor wafer having an integrated circuit die thereon can be purchased, cut, packaged in a TSOP format, and the above-described processing can be easily used. Repackaging integrated circuit dies into BGA packages is currently very expensive.

図１２に示すのは、長手方向側部１５ａ、１５ｂと横方向側部２０ａ，２０ｂの除去前のＴＳＯＰリードフレーム構造、その結果得られる構造および４周辺面上へのリードフレームアクセスリードの形成である。   FIG. 12 shows the TSOP lead frame structure before removal of the longitudinal side parts 15a, 15b and the lateral side parts 20a, 20b, the resulting structure and the formation of lead frame access leads on the four peripheral surfaces. is there.

図示のように、結果として得られた電子モジュールはＢＧＡフォームファクターであって、非常に低い垂直形状で（つまり１．５ｍｍ）ＢＧＡ中に使用できる。該モジュールは立証された工業標準ＴＳＯＰ製造技術と方法の長所を具えたものであり、多重処理モジュール上に処理ステップを施せるので安価である。   As shown, the resulting electronic module has a BGA form factor and can be used in a BGA with a very low vertical shape (ie 1.5 mm). The module has the advantages of proven industrial standard TSOP manufacturing techniques and methods and is inexpensive because it allows processing steps to be performed on multi-processing modules.

垂直高さが得られるモジュールにおいてさして重要な要因でない場合にはＴＳＯＰ層を薄型化する必要はない。   If the vertical height is not an important factor in the module, the TSOP layer need not be thinned.

これに代わる実施例においては、ＴＳＯＰパッケージの集積回路ダイ２５に接続された内部ワイヤーボンドまたはボールパッドを利用する。そのような層を形成する方法は上記したアメリカ特許第６，７０６，９７１号に開示されている。   Alternative embodiments utilize internal wire bonds or ball pads connected to the integrated circuit die 25 of the TSOP package. A method for forming such a layer is disclosed in the aforementioned US Pat. No. 6,706,971.

図１３中に見られるようにこの実施例にあっては、被包材４０の所定部分が上面５からラッピング、研摩、エッチングなどにより除去または研摩されており、ほぼボールボンドの深さだけワイヤーボンド３５が露出されている。ワイヤーボンド３５は集積回路ダイ２５に接続している。   As can be seen in FIG. 13, in this embodiment, a predetermined portion of the encapsulating material 40 is removed or polished from the upper surface 5 by lapping, polishing, etching, etc., and the wire bond is approximately the depth of the ball bond. 35 is exposed. Wire bond 35 is connected to integrated circuit die 25.

露出したボールボンドは誘電面として作用する改造パッケージの上面上の接続金属化電導性トレースにより改造ＴＳＯＰの１個以上の側部に電気的に経路変更されている。ついでアクセスリードが改造ＴＳＯＰの面上の電導性トレースの端部に形成される。   The exposed ball bond is electrically rerouted to one or more sides of the modified TSOP by connecting metallized conductive traces on the top surface of the modified package that act as a dielectric surface. An access lead is then formed at the end of the conductive trace on the surface of the modified TSOP.

さらなる実施例においては、モジュール７５は少なくとも１個のＴＳＯＰなどのプラスチック被包超小型回路（ＰＥＭ）からなり、該回路は集積回路を含んだ活性表面と集積回路とワイヤーボンドパッドとを含んだ活性面を具えた（ａ）超小型回路と（ｂ）小型回路に接触する被包材とを有しており、ＰＥＭを改造して改造面を具えた改造ＰＥＭを形成している。該改造面上にはワイヤーボンド断面が露出しており、これを電導体とも呼ぶが、この電導体はワイヤーボンドのボールボンド部分またはワイヤーボンド断面それ自体を有しており、これが結合パッドに電気的に接続されている。   In a further embodiment, module 75 comprises at least one plastic encapsulated microcircuit (PEM), such as TSOP, which includes an active surface that includes an integrated circuit, an active circuit that includes the integrated circuit, and a wire bond pad. It has (a) a microcircuit having a surface and (b) an enveloping material that contacts the small circuit, and a modified PEM having a modified surface is formed by modifying the PEM. A wire bond cross section is exposed on the modified surface, which is also referred to as a conductor, which has the ball bond portion of the wire bond or the wire bond cross section itself, which is electrically connected to the bond pad. Connected.

またこの発明においては、モジュールが少なくとも１個のＰＥＭを有している。該ＰＥＭは（ａ）結合パッドを具えた超小型回路、（ｂ）結合パッドに接続されたリードフレームと、（ｃ）超小型回路と結合パッドとリードフレームの少なくとも一部を被包しているプラスチック体と、（ｄ）プラスチック体の上部とリードフレームの少なくとも一部を除去して超小型回路と結合パッドを含んだ平坦面を残すＰＥＭの上面の研摩とを有している。   In the present invention, the module has at least one PEM. The PEM encapsulates (a) a microcircuit having a bond pad, (b) a lead frame connected to the bond pad, and (c) at least a portion of the microcircuit, bond pad, and lead frame. And (d) polishing the upper surface of the PEM and the top surface of the PEM leaving at least a portion of the lead frame leaving a flat surface containing the microcircuit and bonding pads.

さらにこの発明の少なくとも１個のプラスチック被包超小型回路（ＰＥＭ）を具えたモジュールは（ａ）集積回路と結合パッドを含んだ活性面を具えた超小型回路と、（ｂ）結合パッドとリードフレーム接続されたワイヤーボンドと、（ｃ）ワイヤーボンドをリードフレームに接続するワイヤーと、（ｄ）公知の超小型回路とワイヤーボンドとワイヤーとリードフレームの少なくとも一部を被包するプラスチック体とを有している。   Further, the module comprising at least one plastic encapsulated microcircuit (PEM) of the present invention comprises: (a) a microcircuit having an active surface including an integrated circuit and a bond pad; and (b) a bond pad and a lead. A wire bond connected to the frame; (c) a wire connecting the wire bond to the lead frame; and (d) a known microcircuit, a wire bond, a plastic body encapsulating at least a part of the wire and the lead frame. Have.

ＰＥＭの表面を研摩してリードフレームとワイヤーとを除去し改造ＰＥＭを形成する。該ＰＥＭは超小型回路と結合パッドとワイヤーボンドとを含んでいる。また改造ＰＥＭは改造表面を有しており、その上にはワイヤーボンドが露出されており、該ワイヤーボンドは結合パッドに接続されている。かくして改造表面上に電気的リードが形成されて、ワイヤーボンドから改造ＰＥＭの周辺部に延在している。   The surface of the PEM is polished to remove the lead frame and wires to form a modified PEM. The PEM includes microcircuits, bond pads, and wire bonds. The modified PEM also has a modified surface on which a wire bond is exposed and connected to the bond pad. Thus, electrical leads are formed on the modified surface and extend from the wire bond to the periphery of the modified PEM.

さらにこの発明のモジュールは（１）プラスチック被包超小型回路（ＰＥＭ）の改造部分の改造面上の経路変更リードとを有している。該超小型回路は当初（ａ）結合パッドを具えた公知の超小型回路と、（ｂ）結合パッドに接続された電導性リードユニットと、（ｃ）公知の超小型回路と結合パッドと電導性リードユニットを被包したプラスチック体を有している。   The module of the present invention further comprises (1) a rerouting lead on the modified surface of the modified portion of the plastic encapsulated microcircuit (PEM). The microcircuit initially includes (a) a known microcircuit with a bond pad, (b) a conductive lead unit connected to the bond pad, and (c) a known microcircuit, bond pad, and conductivity. It has a plastic body encapsulating the lead unit.

ＰＥＭから電導性リードユニットの一部を除去して改造部分は形成される。改造部分は改造面を有しており、公知の超小型回路と結合パッドとリードユニットの残りの部分とを有しており、その端部は改造面上に露出している。（２）経路変更リードはリードユニットの露出した残りの部分を改造部分の縁部に接続している。   A modified portion is formed by removing a portion of the conductive lead unit from the PEM. The modified portion has a modified surface, which has a known microcircuit, bond pads, and the remainder of the lead unit, the end of which is exposed on the modified surface. (2) The route changing lead connects the remaining exposed portion of the lead unit to the edge of the modified portion.

さらに他の実施例においては、ＢＧＡスケールモジュールがアメリカ特許第６，７９７，５３７号、アメリカ特許第６，７８４，５４７号などに開示された改造層から構成されている。
アメリカ特許第６，７９７，５３７号 アメリカ特許第６，７８４，５４７号 In yet another embodiment, the BGA scale module comprises a modified layer disclosed in US Pat. No. 6,797,537, US Pat. No. 6,784,547, and the like.
US Pat. No. 6,797,537 US Patent No. 6,784,547

改造層は一般にプラスチック材料中に被包された１個以上の集積回路ダイを含んだ層を有している。ダイの活性面上には誘電体が配置されている。ダイの結合パッドは誘電体を通って露出し、結合パッドから改造層の周辺への経路変更金属化体が形成されて、層の端部に少なくとも１個の改造層アクセスリードが形成される。   The retrofit layer generally includes a layer that includes one or more integrated circuit dies encapsulated in a plastic material. A dielectric is disposed on the active surface of the die. The die bond pad is exposed through the dielectric and a redirection metallization from the bond pad to the periphery of the modified layer is formed to form at least one modified layer access lead at the end of the layer.

改造層の使用により複数のダイが１個の層中に存在することができ、該層は経路変更基板に結合されてＢＧＡスケールモジュールを形成する。集積体中においてダイは不均質または均質である。改造層の使用により支持回路、ＦＰＧＡダイまたは他のＩＣが改造ＴＳＯＰまたは単一層からなるＢＧＡスケール集積体中に存在できる。   Multiple dies can be present in a single layer through the use of a retrofit layer that is bonded to a rerouting substrate to form a BGA scale module. The dies are heterogeneous or homogeneous in the stack. Support circuitry, FPGA dies or other ICs can be present in a modified TSOP or single layer BGA scale integration through the use of a modified layer.

従来の薄型小型輪郭パッケージまたはＴＳＯＰの外部構造の斜視図である。It is a perspective view of the external structure of the conventional thin small outline package or TSOP. 従来の薄型小型輪郭パッケージまたはＴＳＯＰの内部構造の斜視図である。It is a perspective view of the internal structure of the conventional thin small outline package or TSOP. 図１のａ、ｂのＴＳＯＰの断面図である。It is sectional drawing of TSOP of a of FIG. 1, b. この発明のＴＳＯＰの断面図である。It is sectional drawing of TSOP of this invention. この発明のモジュールの断面図である。It is sectional drawing of the module of this invention. 同じく経路変更基板の平面図である。It is a top view of a path change board similarly. 同じくモジュールの左側部の断面図である。It is sectional drawing of the left side part of a module similarly. 同じくモジュールの反対側側部の断面図である。It is sectional drawing of the other side part of a module similarly. ａはこの発明のモジュールの製造工程の一ステップを示す図である。ｂはこの発明のモジュールの製造工程の一ステップを示す図である。ｃはこの発明のモジュールの製造工程の一ステップを示す図である。ｄはこの発明のモジュールの製造工程の一ステップを示す図である。ｅはこの発明のモジュールの製造工程の一ステップを示す図である。ｆはこの発明のモジュールの製造工程の一ステップを示す図である。ｇはこの発明のモジュールの製造工程の一ステップを示す図である。ｈはこの発明のモジュールの製造工程の一ステップを示す図である。ｉはこの発明のモジュールの製造工程の一ステップを示す図である。ｊはこの発明のモジュールの製造工程の一ステップを示す図である。ｋはこの発明のモジュールの製造工程の一ステップを示す図である。ｌはこの発明のモジュールの製造工程の一ステップを示す図である。ｍはこの発明のモジュールの製造工程の一ステップを示す図である。ｎはこの発明のモジュールの製造工程の一ステップを示す図である。a is a figure which shows one step of the manufacturing process of the module of this invention. b is a figure which shows one step of the manufacturing process of the module of this invention. c is a figure which shows one step of the manufacturing process of the module of this invention. d is a figure which shows one step of the manufacturing process of the module of this invention. e is a figure which shows one step of the manufacturing process of the module of this invention. f is a figure which shows one step of the manufacturing process of the module of this invention. g is a figure which shows one step of the manufacturing process of the module of this invention. h is a figure which shows one step of the manufacturing process of the module of this invention. i is a figure which shows one step of the manufacturing process of the module of this invention. j is a figure which shows one step of the manufacturing process of the module of this invention. k is a figure which shows one step of the manufacturing process of the module of this invention. 1 is a figure which shows one step of the manufacturing process of the module of this invention. m is a figure which shows one step of the manufacturing process of the module of this invention. n is a figure which shows one step of the manufacturing process of the module of this invention. 図７ａ〜ｎの集積体の集積体を示す図である。FIG. 7 is a diagram showing an assembly of the assembly of FIGS. 図８の集積体の集積体側の側部上の銅トレースの定義を示す図である。FIG. 9 is a diagram illustrating the definition of copper traces on the side of the stack of the stack of FIG. 集積体の集積体の個々のモジュールへの単独化を示す図である。FIG. 6 is a diagram illustrating the isolation of an integration body into individual modules. 経路変更基板に取り付けられたはんだボールを示す図である。It is a figure which shows the solder ball attached to the path | route change board | substrate. 従来のＴＳＯＰリードフレームの内部構造を示す図である。It is a figure which shows the internal structure of the conventional TSOP lead frame. プラスチック被包超小型回路を示す図である。It is a figure which shows a plastic envelopment micro circuit.

符号の説明Explanation of symbols

１： パッケージ
１５、２０： 側部
２５： 集積回路ダイ
３０： リードフレーム
４０： 被包材
５０： 基板
７５： 三次元モジュール
９０： 製造ユニット 1: Package 15, 20: Side 25: Integrated circuit die 30: Lead frame 40: Encapsulant 50: Substrate 75: Three-dimensional module 90: Manufacturing unit

Claims (12)

上面と下面を具えた薄い小型輪郭のパッケージ(TSOP)と、前記下面に結合された経路変更基板とを有する電子モジュールであって、
前記パッケージは１対の長手方向側部と１対の横方向側部と集積回路ダイと、被包材内部で少なくとも部分的に封止されている内部リードフレームとを有しており、
前記長手方向側部または横方向側部の少なくとも一方が、該長手方向側部または横方向側部の表面上で露出しているリードフレームアクセスリードを画定するように除去された前記被包材の一部を有しており、
前記経路変更基板が電導性トレースと経路変更基板アクセスリードとを有しており、
該経路変更基板アクセスリードが前記電導性トレースと電気接続されており、
前記リードフレームアクセスリードが、前記長手方向側部の一方の上又は前記横方向側部の一方の上に画定された金属化電導性トレースによって、前記経路変更基板アクセスリードと電気接続されており、
前記経路変更基板が該経路変更基板表面上に設けられた接続パッドを有し、かつ
前記電導性トレースは、貫通孔相互接続によって前記接続パッドと電気的に接続する、
ことを特徴とする電子モジュール。 An electronic module having a thin small profile package (TSOP) having an upper surface and a lower surface, and a routing board coupled to the lower surface,
The package includes a pair of longitudinal sides, a pair of lateral sides, an integrated circuit die, and an internal lead frame that is at least partially sealed within the encapsulant ;
The encapsulant of which the longitudinal side or the lateral side is removed so as to define a lead frame access lead exposed on a surface of the longitudinal side or the lateral side . Have a part ,
The rerouting board has conductive traces and a rerouting board access lead ;
Pathway changes the substrate access lead is connected the electrically conductive traces and electrically,
The lead frame access leads, wherein the longitudinal sides one above or one metallized conductive traces defined on top of the lateral sides of are the reroute substrate access leads and electrical connections,
The routing board has a connection pad provided on the routing board surface; and
The conductive traces are electrically connected to the connection pads by through-hole interconnections;
An electronic module characterized by that. さらに金属化Ｔコネクターを有する請求項１に記載の電子モジュールであって、前記金属化Ｔコネクターは、前記リードフレームと前記金属化電導性トレースとを電気的に接続する、電子モジュール。 Furthermore an electronic module according to claim 1 having a metallized T connector, the metallized T connector, electrically connecting the lead frame and the metallized conductive traces, the electronic module. 前記金属化電導性トレースが金属化サイドバスを有していることを特徴とする請求項１に記載の電子モジュール。 The electronic module of claim 1, wherein the metalized conductive trace has a metalized side bus. さらに少なくとも１個の前記長手方向側部上にＴコネクターを有する請求項１に記載の電子モジュールであって、前記Ｔコネクターは、前記リードフレームアクセスリードと前記金属化電導性トレースとを電気的に接続する、電子モジュール。 A further electronic module according to claim 1 having at least one T-connector to the longitudinal sides on the T connector, the electrically the lead frame access leads and the metallized conductive trace Electronic module to connect. さらに少なくとも１個の前記横方向側部上にＴコネクターを有する請求項１に記載のモジュールであって、前記Ｔコネクターは、前記リードフレームアクセスリードと前記金属化電導性トレースとを電気的に接続する、電子モジュール。 A further module of claim 1 having at least one said lateral side T connector on the T connector, electrically connecting the lead frame access leads and the metallized conductive trace Electronic module. さらに少なくとも１個の前記長手方向側部および少なくとも１個の前記横方向側部上にＴコネクターを有する請求項１に記載のモジュールであって、前記Ｔコネクターは、前記リードフレームアクセスリードと前記金属化電導性トレースとを電気的に接続する、電子モジュール。 A further module of claim 1 having at least one said longitudinal side and at least one T-connector to the lateral sides on the said T connector, the said lead frame access leads metal An electronic module that electrically connects a conductive trace. さらに２個の前記長手方向側部および少なくとも１個の前記横方向側部上にＴコネクターを有する請求項１に記載のモジュールであって、前記Ｔコネクターは、前記リードフレームアクセスリードと前記金属化電導性トレースとを電気的に接続する、電子モジュール。 Further a module according to claim 1 having a T connector to the two said longitudinal side and at least one of said lateral side on the T connector, said metallization and said lead frame access leads An electronic module that electrically connects conductive traces. 少なくとも１個の前記長手方向側部および２個の前記横方向側部上にＴコネクターを有する請求項１に記載のモジュールであって、前記Ｔコネクターは、前記リードフレームアクセスリードと前記金属化電導性トレースとを電気的に接続する、電子モジュール。 A module according to claim 1 having a T connector to at least one of said longitudinal sides and two of the lateral side on the T connector, the metallized conductive and the lead frame access leads Electronic module that electrically connects the sex traces. さらに２個の長手方向側部および２個の横方向側部上にＴコネクターを有する請求項１に記載のモジュールであって、前記Ｔコネクターは、前記リードフレームアクセスリードと前記金属化電導性トレースとを電気的に接続する、電子モジュール。 A further module of claim 1 having two longitudinal sides and T connectors on two lateral sides, said T connector, the said lead frame access leads metallized conductive trace Electronic module that electrically connects with the. 前記ＴＳＯＰが薄型化されていることを特徴とする請求項１に記載の電子モジュール。 The electronic module according to claim 1, wherein the TSOP is thinned. 前記接続パッドと外部電子回路とを電気的に接続するはんだボールをさらに有することを特徴とする請求項１に記載の電子モジュール。 Electronic module according to claim 1, further comprising a solder ball that electrically connects the connection pads and the external electronic circuitry. 前記ＴＳＯＰの上面がＢＧＡパッケージの上面と実質的に同じに改造されていることを特徴とする請求項１に記載の電子モジュール。 2. The electronic module according to claim 1, wherein the top surface of the TSOP is modified to be substantially the same as the top surface of the BGA package.
JP2005145904A 2005-05-18 2005-05-18 Electronic module Expired - Fee Related JP4819398B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005145904A JP4819398B2 (en) 2005-05-18 2005-05-18 Electronic module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005145904A JP4819398B2 (en) 2005-05-18 2005-05-18 Electronic module

Publications (2)

Publication Number Publication Date
JP2006324441A JP2006324441A (en) 2006-11-30
JP4819398B2 true JP4819398B2 (en) 2011-11-24

Family

ID=37543898

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005145904A Expired - Fee Related JP4819398B2 (en) 2005-05-18 2005-05-18 Electronic module

Country Status (1)

Country Link
JP (1) JP4819398B2 (en)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59205747A (en) * 1983-05-09 1984-11-21 Matsushita Electric Ind Co Ltd Manufacture of semiconductor device
JP3879351B2 (en) * 2000-01-27 2007-02-14 セイコーエプソン株式会社 Manufacturing method of semiconductor chip
FR2805082B1 (en) * 2000-02-11 2003-01-31 3D Plus Sa THREE-DIMENSIONAL INTERCONNECTION METHOD AND ELECTRONIC DEVICE OBTAINED THEREBY
US20020100600A1 (en) * 2001-01-26 2002-08-01 Albert Douglas M. Stackable microcircuit layer formed from a plastic encapsulated microcircuit and method of making the same

Also Published As

Publication number Publication date
JP2006324441A (en) 2006-11-30

Similar Documents

Publication Publication Date Title
JP2967344B2 (en) Stacked semiconductor package module and manufacturing method of stacked semiconductor package module
US9117815B2 (en) Method of fabricating a packaged semiconductor
US8174101B2 (en) Microelectronic devices and microelectronic support devices, and associated assemblies and methods
US20120020040A1 (en) Package-to-package stacking by using interposer with traces, and or standoffs and solder balls
KR20070022264A (en) Stacked Die BGA or LGA Component Assembly
JP2009506571A (en) MICROELECTRONIC DEVICE HAVING INTERMEDIATE CONTACTS FOR CONNECTING TO INTERPOSER SUBSTRATE AND METHOD OF PACKAGING MICROELECTRONIC DEVICE WITH INTERMEDIATE CONTACTS RELATED TO THE SAME
JPH09219490A (en) Three-dimensional laminated package element
KR19990006158A (en) Ball grid array package
JP2015523740A (en) Reconfigured wafer level microelectronic package
US7511369B2 (en) BGA-scale stacks comprised of layers containing integrated circuit die and a method for making the same
JP2001156251A (en) Semiconductor device
JP2006165073A (en) Semiconductor device and its manufacturing method
JP2010010269A (en) Semiconductor device, intermediate for manufacturing semiconductor device, and method of manufacturing them
JP2000299423A (en) Lead frame, semiconductor device using the same and manufacture thereof
JP4819398B2 (en) Electronic module
EP1724835A1 (en) Electronic module comprising a layer containing integrated circuit die and a method for making the same
US8835218B2 (en) Stackable layer containing ball grid array package
US20110062586A1 (en) Chip for Reliable Stacking on another Chip
US20080029871A1 (en) Interposer and semiconductor package using the same
JP2003060126A (en) Manufacturing method for semiconductor device
JP2002026179A (en) Semiconductor device and its manufacturing method
KR100480908B1 (en) method for manufacturing stacked chip package
JP2000260931A (en) Semiconductor device and its manufacture
KR100788340B1 (en) Semiconductor Package
KR100444175B1 (en) ball grid array of stack chip package

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070920

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090917

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100607

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100906

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100909

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100929

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20101004

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20101014

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20101014

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101102

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110809

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110901

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140909

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees