JP4817718B2 - 表示装置用基板及びそれを備えた液晶表示装置 - Google Patents

表示装置用基板及びそれを備えた液晶表示装置 Download PDF

Info

Publication number
JP4817718B2
JP4817718B2 JP2005155630A JP2005155630A JP4817718B2 JP 4817718 B2 JP4817718 B2 JP 4817718B2 JP 2005155630 A JP2005155630 A JP 2005155630A JP 2005155630 A JP2005155630 A JP 2005155630A JP 4817718 B2 JP4817718 B2 JP 4817718B2
Authority
JP
Japan
Prior art keywords
electrode
film
display device
bus line
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005155630A
Other languages
English (en)
Other versions
JP2006330471A (ja
Inventor
淳之 星野
克紀 美崎
章宏 松井
秀弥 橋井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2005155630A priority Critical patent/JP4817718B2/ja
Priority to US11/439,994 priority patent/US7956363B2/en
Publication of JP2006330471A publication Critical patent/JP2006330471A/ja
Application granted granted Critical
Publication of JP4817718B2 publication Critical patent/JP4817718B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553—Reflecting elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/122—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode having a particular pattern
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2203/00—Function characteristic
    • G02F2203/09—Function characteristic transflective

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は、テレビ受像機やモニタ等又は携帯端末の表示部等に用いられる液晶表示装置及びそれに用いられる表示装置用基板に関する。
透過型の液晶表示装置に用いられる従来のチャネルエッチ型の薄膜トランジスタ（ＴＦＴ）基板の製造工程について図２４（ａ）〜（ｃ）を用いて説明する。図２４（ａ）はＴＦＴ基板の画素領域の断面図であり、図２４（ｂ）は端子部１５０（ゲートバスライン端子）近傍の断面図であり、図２４（ｃ）は端子部１５１（ドレインバスライン端子）近傍の断面図である。
（１）透明な絶縁基板１１０上にＡｌ膜（膜厚１５０ｎｍ）とＭｏ膜（膜厚５０ｎｍ）をスパッタ法により成膜し、積層膜を形成する。
（２）ゲート電極１１２、ゲートバスライン、蓄積容量（Ｃｓ）バスライン１１８、及びそれらの端子部１５０、並びに必要に応じたマーク類などのレジストパターンをフォトリソグラフィ法を用いて形成する。続いて、燐酸系のＡｌエッチャントにより積層膜をエッチングする。その後、レジストを剥離して洗浄する。
（３）次に、上記のバスラインなどの積層電極を覆うように、ゲート絶縁膜１３０となるＳｉＮ膜（膜厚４００ｎｍ）、動作半導体層１２７となるａ−Ｓｉ膜（膜厚１００ｎｍ）、及びコンタクト層１２９となるｎ＋ａ−Ｓｉ膜（膜厚５０ｎｍ）を同一ＣＶＤ工程で真空を破らずに連続して成膜する。
（４）次に、フォトリソグラフィ法を用いて、ゲート電極１１２上に島状のレジストパターンを形成する。このあと、ＳＦ６やＣＦ４などのフッ素系のガスを用いてｎ＋ａ−Ｓｉ膜及びａ−Ｓｉ膜のドライエッチングを行い、島状のコンタクト層及び動作半導体層１２７を形成する。その後、レジストを剥離して洗浄する。
（５）続いて、Ｍｏ膜（膜厚５０ｎｍ）、Ａｌ膜（膜厚１５０ｎｍ）及びＭｏ膜（膜厚５０ｎｍ）をスパッタ法により成膜する。
（６）このあと、フォトリソグラフィ法を用いて、ドレインバスライン、ドレイン電極１２１、ソース電極１２２、端子部１５１及び中間電極１１９などの形成領域にレジストパターンを形成する。次に、燐酸系のＡｌエッチャントによりＭｏ／Ａｌ／Ｍｏ膜をエッチングする。続いて、塩素系ガスを用いたドライエッチングにより、チャネル部上のコンタクト層をエッチング除去して、素子分離を行う。その後、レジストを剥離して洗浄する。以上の工程によって、ＴＦＴの３端子が形成される。
（７）これらのＴＦＴを覆うように、保護膜１３２としてＳｉＮ膜（膜厚３００ｎｍ）をＣＶＤ法により成膜する。
（８）フォトリソグラフィ法を用いて、ゲートバスライン、Ｃｓバスライン１１８及びドレインバスラインのそれぞれの端子部１５０、１５１上、並びにソース電極１２２や中間電極１１９の上部が開口されたレジストパターンを形成する。続いて、フッ素系ガスを用いたドライエッチングにより上記の端子部１５０、１５１上及び電極１２２、１１９上の保護膜１３２を除去し、コンタクトホール１４０、１４１、１４２を形成する。このとき、Ｍｏ膜はフッ素系ガスによるドライエッチングに対して選択性を有さないため、膜減りが生じる。場合によっては、Ｍｏ膜の下層にあるＡｌ膜が剥き出しになってしまうことがある。このとき、特許文献１に開示されているように、コンタクトホール１４０、１４１、１４２の外周部ではレジストパターンの後退によるサイドエッチングが起こる。このため、コンタクトホール１４０、１４１、１４２外周部にはＭｏ膜も残存するのでこの部分でＩＴＯとのコンタクトは可能である。その後、レジストを剥離して洗浄する。
（９）この上部に透明導電膜として、ＩＴＯ膜（膜厚７０ｎｍ）をスパッタ法により成膜する。
（１０）フォトリソグラフィ法を用いて、画素電極１１６や、各端子部１５０、１５１上のコンタクトホール１４１、１４２を覆う接続用の上部電極１５２、１５３などの形成領域にレジストパターンを形成する。続いて、シュウ酸などの有機酸を用いたウエットエッチングによりＩＴＯ膜をエッチングする。その後、レジストを剥離して洗浄する。最後に、ＩＴＯ膜の結晶化及びＴＦＴの安定化のために２００℃で１時間程度熱処理を行う。上記処理の後、電気特性等の所定の検査を必要に応じて行い、チャネルエッチ型のＴＦＴ基板が完成する。
次に、透過型液晶表示装置に用いられる従来のハーフトーンチャネルエッチ型のＴＦＴ基板の製造工程について図２５（ａ）〜（ｃ）を用いて説明する。図２５（ａ）はＴＦＴ基板の画素領域の断面図であり、図２５（ｂ）は端子部１５０（ゲートバスライン端子）近傍の断面図であり、図２５（ｃ）は端子部１５１（ドレインバスライン端子）近傍の断面図である。
（１）透明な絶縁基板１１０上にＡｌ膜（膜厚１５０ｎｍ）とＭｏ膜（膜厚５０ｎｍ）をスパッタ法により成膜し、積層膜を形成する。
（２）ゲート電極１１２、ゲートバスライン、Ｃｓバスライン１１８、及びそれらの端子部１５０、並びに必要に応じたマーク類などのレジストパターンをフォトリソグラフィ法を用いて形成する。続いて、燐酸系のＡｌエッチャントにより積層膜をエッチングする。その後、レジストを剥離して洗浄する。
（３）次に、上記のバスラインなどの積層電極を覆うように、ゲート絶縁膜１３０となるＳｉＮ膜（膜厚４００ｎｍ）、動作半導体層１２７となるａ−Ｓｉ膜（膜厚１００ｎｍ）、及びコンタクト層１２９となるｎ＋ａ−Ｓｉ膜（膜厚５０ｎｍ）を同一ＣＶＤ工程で真空を破らずに連続して成膜する。続いて、Ｍｏ膜（膜厚５０ｎｍ）、Ａｌ膜（膜厚１５０ｎｍ）、Ｍｏ膜（膜厚５０ｎｍ）をスパッタ法により成膜する。
（４）フォトリソグラフィ法を用い、ゲートバスラインに交差するドレインバスライン、中間電極１１９、端子部１５１、及びＴＦＴの各形成領域にレジストパターンを形成する。この工程で用いる露光マスクは、ＴＦＴのチャネル部となるソース電極及びドレイン電極間の領域のハーフトーン露光（例えば露光量が他の露光領域の半分程度）が可能になっている。これにより、得られるレジストパターンの断面形状は例えば階段状となり、チャネル部上のレジストパターンの膜厚は他の領域よりも薄くなる。
（５）次に、燐酸系のＡｌエッチャントによりＭｏ／Ａｌ／Ｍｏ膜をエッチングする。続いて、ｎ＋ａ−Ｓｉ膜及びａ−Ｓｉ膜をドライエッチングし、酸素を含むガスを用いたアッシング処理により、階段状のレジストパターンの一部（上側）を除去して、ＴＦＴのチャネル部となるソース電極及びドレイン電極間の領域においてＭｏ／Ａｌ／Ｍｏ膜を露出させ、前記エッチャントによりエッチングを行う。続いて、塩素系ガスを用いたドライエッチング等により、ＴＦＴのチャネル部となる領域のｎ＋ａ−Ｓｉ膜をエッチング除去して素子分離を行う。その後、レジストを剥離して洗浄する。
（６）以上の工程によってＴＦＴの３端子が形成される。
（７）これらＴＦＴを覆うように、保護膜１３２としてＳｉＮ膜（膜厚３００ｎｍ）をＣＶＤ法により成膜する。
（８）フォトリソグラフィ法を用いて、ゲートバスライン、Ｃｓバスライン１１８及びドレインバスラインのそれぞれの端子部１５０、１５１上、並びにソース電極１２２や中間電極１１９の上部が開口されたレジストパターンを形成する。続いて、フッ素系ガスを用いたドライエッチングにより上記の端子部１５０、１５１上及び電極１２２、１１９上の保護膜１３２を除去し、コンタクトホール１４０、１４１、１４２を形成する。このとき、Ｍｏ膜はフッ素系ガスによるドライエッチングに対して選択性を有さないため、膜減りが生じる。場合によっては、Ｍｏ膜の下層にあるＡｌ膜が剥き出しになってしまうことがある。このとき、特許文献１に開示されているように、コンタクトホール１４０、１４１、１４２の外周部ではレジストパターンの後退によるサイドエッチングが起こる。このため、コンタクトホール１４０、１４１、１４２外周部にはＭｏ膜も残存するのでこの部分でＩＴＯとのコンタクトは可能である。その後、レジストを剥離して洗浄する。
（９）この上部に透明導電膜として、ＩＴＯ膜（膜厚７０ｎｍ）をスパッタ法により成膜する。
（１０）フォトリソグラフィ法を用いて、画素電極１１６や、各端子部１５０、１５１上のコンタクトホール１４１、１４２を覆う接続用の上部電極１５２、１５３などの形成領域にレジストパターンを形成する。続いて、シュウ酸などの有機酸を用いたウエットエッチングによりＩＴＯ膜をエッチングする。その後、レジストを剥離して洗浄する。最後に、ＩＴＯ膜の結晶化及びＴＦＴの安定化のために２００℃で１時間程度熱処理を行う。上記処理の後、電気特性等の所定の検査を必要に応じて行い、ハーフトーンチャネルエッチ型のＴＦＴ基板が完成する。
次に、透過型液晶表示装置に用いられる従来のチャネル保護膜型のＴＦＴ基板の製造工程について図２６（ａ）〜（ｃ）を用いて説明する。図２６（ａ）はＴＦＴ基板の画素領域の断面図であり、図２６（ｂ）は端子部１５０（ゲートバスライン端子）近傍の断面図であり、図２６（ｃ）は端子部１５１（ドレインバスライン端子）近傍の断面図である。
（１）透明な絶縁基板１１０上にＡｌ膜（膜厚１５０ｎｍ）とＭｏ膜（膜厚５０ｎｍ）をスパッタ法により成膜し、積層膜を形成する。
（２）ゲート電極１１２、ゲートバスライン、Ｃｓバスライン１１８、及びそれらの端子部１５０、並びに必要に応じたマーク類などのレジストパターンをフォトリソグラフィ法を用いて形成する。続いて、燐酸系のＡｌエッチャントにより積層膜をエッチングする。その後、レジストを剥離して洗浄する。
（３）次に、上記のバスラインなどの積層電極を覆うように、ゲート絶縁膜１３０となるＳｉＮ膜（膜厚４００ｎｍ）、動作半導体層１２７となるａ−Ｓｉ膜（膜厚１００ｎｍ）、及びチャネル保護膜１２８となるＳｉＮ膜（膜厚１５０ｎｍ）を同一ＣＶＤ工程で真空を破らずに連続して成膜する。
（４）次に、フォトリソグラフィ法を用いて、ゲート電極１１２上に島状のレジストパターンを形成する。このあと、ＳＦ６やＣＦ４などのフッ素系のガスを用いてＳｉＮ膜のドライエッチングを行い、島状のチャネル保護膜１２８を形成する。その後、レジストを剥離して洗浄する。
（５）続いて、バッファードフッ酸等を用いてａ−Ｓｉ膜上の酸化膜を除去したのち、コンタクト層１２９となるｎ＋ａ−Ｓｉ（膜厚５０ｎｍ）をＣＶＤ法により成膜し、Ｍｏ膜（膜厚５０ｎｍ）、Ａｌ膜（膜厚１５０ｎｍ）及びＭｏ膜（膜厚５０ｎｍ）をスパッタ法により成膜する。
（６）このあと、フォトリソグラフィ法を用いて、ドレインバスライン、ドレイン電極１２１、ソース電極１２２、端子部１５１及び中間電極１１９などの形成領域にレジストパターンを形成する。次に、燐酸系のＡｌエッチャントによりＭｏ／Ａｌ／Ｍｏ膜をエッチングする。続いて、塩素系ガスを用いたドライエッチングにより、コンタクト層をエッチング除去して、素子分離を行う。その後、レジストを剥離して洗浄する。以上の工程によって、ＴＦＴの３端子が形成される。
（７）これらのＴＦＴを覆うように、保護膜１３２としてＳｉＮ膜（膜厚３００ｎｍ）をＣＶＤ法により成膜する。
（８）フォトリソグラフィ法を用いて、ゲートバスライン、Ｃｓバスライン１１８及びドレインバスラインのそれぞれの端子部１５０、１５１上、並びにソース電極１２２や中間電極１１９の上部が開口されたレジストパターンを形成する。続いて、フッ素系ガスを用いたドライエッチングにより上記の端子部１５０、１５１上及び電極１２２、１１９上の保護膜１３２を除去し、コンタクトホール１４０、１４１、１４２を形成する。このとき、Ｍｏ膜はフッ素系ガスによるドライエッチングに対して選択性を有さないため、膜減りが生じる。場合によっては、Ｍｏ膜の下層にあるＡｌ膜が剥き出しになってしまうことがある。このとき、特許文献１に開示されているように、コンタクトホール１４０、１４１、１４２の外周部ではレジストパターンの後退によるサイドエッチングが起こる。このため、コンタクトホール１４０、１４１、１４２外周部にはＭｏ膜も残存するのでこの部分でＩＴＯとのコンタクトは可能である。その後、レジストを剥離して洗浄する。
（９）この上部に透明導電膜として、ＩＴＯ膜（膜厚７０ｎｍ）をスパッタ法により成膜する。
（１０）フォトリソグラフィ法を用いて、画素電極１１６や、コンタクトホール１４１、１４２を覆う接続用の上部電極１５２、１５３などの形成領域にレジストパターンを形成する。続いて、シュウ酸などの有機酸を用いたウエットエッチングによりＩＴＯ膜をエッチングする。その後、レジストを剥離して洗浄する。最後に、ＩＴＯ膜の結晶化及びＴＦＴの安定化のために２００℃で１時間程度熱処理を行う。上記処理の後、電気特性等の所定の検査を必要に応じて行い、チャネル保護膜型のＴＦＴ基板が完成する。
次に、反射型液晶表示装置に用いられる従来のチャネルエッチ型のＴＦＴ基板の製造工程について図２７（ａ）〜（ｃ）を用いて説明する。図２７（ａ）はＴＦＴ基板の画素領域の断面図であり、図２７（ｂ）は端子部１５０（ゲートバスライン端子）近傍の断面図であり、図２７（ｃ）は端子部１５１（ドレインバスライン端子）近傍の断面図である。
透過型のチャネルエッチ型のＴＦＴ基板の製造工程と同様の工程（１）〜（８）の後に、端子部１５０、１５１上の上部電極１５２、１５３を透明導電膜により形成する。透過型のＴＦＴ基板と異なり、透明な画素電極１１６は形成しない。その後、画素領域内に部分的に凹凸形成用突起１６０を形成し、凹凸形成用突起１６０上の全面に有機膜１６１を形成する。有機膜１６１表面には凹凸形成用突起１６０に倣った凹凸が形成される。なお凹凸形成用突起１６０に代えて、工程（１）〜（８）で何らかの凹凸形成用の下地を形成してもよい。
次に、Ｍｏ／Ａｌ膜をスパッタ法により成膜する。次に、フォトリソグラフィ法を用いて、反射電極１１７の形成領域にレジストパターンを形成する。続いて、Ｍｏ／Ａｌ膜をウエットエッチングし、反射電極１１７を形成する。反射電極１１７は、ゲートバスラインやドレインバスラインと重なるように大きくパターニングされる。ここで、Ａｌ膜単層ではなくその下層にＭｏ膜を積層するのは、端子部１５０、１５１上の上部電極１５２、１５３（ＩＴＯ）とＡｌ層とがフォトリソグラフィ工程の現像工程等で電池効果により消失するのを防ぐバッファ膜としての機能をＭｏ膜が有するためである。このように反射型のＴＦＴ基板では、ゲート電極１１２を形成するゲート工程、ドレイン電極１２１やソース電極１２２を形成するソース／ドレイン工程、上部電極１５２、１５３を形成する端子工程、及び反射電極１１７を形成する反射電極工程と、最低４回の電極プロセスが必要であった。
以上のように、従来の液晶表示装置は、製造プロセスが煩雑であるという問題を有している。
特開２０００−７７６６６号公報 特開平６−２９１３１８号公報 特開２００３−５７６３８号公報
本発明の目的は、簡易な製造工程により高い信頼性の得られる表示装置用基板及びそれを備えた液晶表示装置を提供することにある。また本発明の目的は、良好な表示特性の得られる液晶表示装置及びそれに用いられる表示装置用基板を提供することにある。
上記目的は、基板上に形成された下層部と、ＺｎＯからなり前記下層部上に形成された上層部とを有する積層構造を備えた積層電極と、前記積層電極を覆う絶縁膜と、前記積層電極上の前記絶縁膜が開口されたコンタクトホールと、前記絶縁膜上に形成され、前記コンタクトホールを介して前記積層電極の前記上層部に直接接続された画素電極とを有することを特徴とする表示装置用基板によって達成される。
上記本発明の表示装置用基板において、前記積層電極と同層に形成された端子部と、前記端子部上の前記絶縁膜が開口されたコンタクトホールとをさらに有することを特徴とする。
上記本発明の表示装置用基板において、前記下層部及び前記上層部は、ほぼ同一形状にパターニングされていることを特徴とする。
上記本発明の表示装置用基板において、前記下層部及び前記上層部は、同一のフォトリソグラフィ工程により形成されていることを特徴とする。
上記本発明の表示装置用基板において、前記下層部は、Ａｌ又はＡｌ合金からなることを特徴とする。
また上記目的は、対向配置された一対の基板と、前記一対の基板間に封止された液晶とを備えた液晶表示装置であって、前記一対の基板の一方に、上記本発明の表示装置用基板が用いられていることを特徴とする液晶表示装置によって達成される。
本発明によれば、簡易な製造工程により高い信頼性の得られる表示装置用基板及びそれを備えた液晶表示装置を実現できる。
［第１の実施の形態］
（実施例１−１）
本発明の第１の実施の形態の実施例１−１による表示装置用基板及びそれを備えた液晶表示装置について説明する。図１は、本実施例による透過型の液晶表示装置の概略構成を示している。図１に示すように、液晶表示装置は、絶縁膜を介して互いに交差して形成されたゲートバスライン及びドレインバスラインと、画素毎に形成された薄膜トランジスタ（ＴＦＴ）及び画素電極とを備えたＴＦＴ基板（表示装置用基板）６２を有している。また、液晶表示装置は、カラーフィルタ（ＣＦ）や共通電極が形成されてＴＦＴ基板６２に対向配置された対向基板６４を有している。両基板６２、６４間には液晶が封止され、液晶層が形成されている。
ＴＦＴ基板６２には、複数のゲートバスラインを駆動するドライバＩＣが実装されたゲートバスライン駆動回路８０と、複数のドレインバスラインを駆動するドライバＩＣが実装されたドレインバスライン駆動回路８２とが接続されている。これらの駆動回路８０、８２は、制御回路８４から出力された所定の信号に基づいて、走査信号やデータ信号を所定のゲートバスラインあるいはドレインバスラインに出力するようになっている。ＴＦＴ基板６２のＴＦＴ素子形成面と反対側の面には偏光板８７が配置され、対向基板６４の共通電極形成面と反対側の面には、偏光板８６が偏光板８７に対しクロスニコルに配置されている。偏光板８７のＴＦＴ基板６２と反対側の面にはバックライトユニット８８が配置されている。
次に、ＴＦＴ基板６２の構成及びその製造方法について説明する。図２は本実施例によるＴＦＴ基板６２の１画素の構成を示している。図３（ａ）は図２のＡ−Ａ線で切断したＴＦＴ基板６２の断面構成を示し、図３（ｂ）はゲートバスライン端子近傍の断面構成を示し、図３（ｃ）はドレインバスライン端子近傍の断面構成を示している。本実施例によるＴＦＴ基板６２に形成されたゲートバスライン（ゲート電極）１及びドレインバスライン１０は、Ａｌ又はＡｌ合金等の低抵抗金属からなる下層部と、ＺｎＯ膜（例えばＡｌ２ｗｔ％ＺｎＯ膜）１９ａ、１９ｂからなり下層部上に形成された上層部（最上層部）とを備えた積層構造をそれぞれ有している。これらの下層部と上層部は同一のフォトリソグラフィ工程で形成され、ほぼ同一形状にパターニングされている。
ＴＦＴ基板６２は、以下の工程を経て作製される。
（１）透明な絶縁基板２０上にＡｌ膜（膜厚１５０ｎｍ）とＡｌ２ｗｔ％ＺｎＯ膜（膜厚５０ｎｍ）とをスパッタ法によりこの順に成膜し、積層膜を形成する。
（２）次に、ゲートバスライン（ゲート電極）１、Ｃｓバスライン２、及びそれらの端子の下部電極（端子部）２１、並びに必要なマーク類などのレジストパターンをフォトリソグラフィ法を用いて形成する。続いて、燐酸系のＡｌエッチャントにより積層膜をエッチングする。その後、レジストを剥離して洗浄する。これにより、ゲートバスライン１、Ｃｓバスライン２、下部電極２１、及びマーク類などが形成される。
（３）次に、上記のバスラインなどの積層電極を覆うように、絶縁膜（ゲート絶縁膜）３となるＳｉＮ膜（膜厚４００ｎｍ）、動作半導体層４となるａ−Ｓｉ膜（膜厚１００ｎｍ）、コンタクト層１８となるｎ＋ａ−Ｓｉ膜（膜厚５０ｎｍ）を同一ＣＶＤ工程で真空を破らずに連続して成膜する。
（４）次に、フォトリソグラフィ法を用いて、ゲート電極１上に島状のレジストパターンを形成する。このあと、ＳＦ６やＣＦ４などのフッ素系のガスを用いてｎ＋ａ−Ｓｉ膜及びａ−Ｓｉ膜のドライエッチングを行い、島状のコンタクト層１８及び動作半導体層４を形成する。その後、レジストを剥離して洗浄する。
（５）続いて、Ｍｏ膜（膜厚５０ｎｍ）、Ａｌ膜（膜厚１５０ｎｍ）、Ａｌ２ｗｔ％ＺｎＯ膜（膜厚５０ｎｍ）をスパッタ法によりこの順に成膜する。
（６）このあと、フォトリソグラフィ法を用いて、ドレインバスライン１０、ドレイン電極６、ソース電極７、ドレインバスライン端子の下部電極２２及び中間電極８などの形成領域にレジストパターンを形成する。次に、燐酸系のＡｌエッチャントにより上記のＭｏ／Ａｌ／ＺｎＯ膜をエッチングする。続いて、塩素系ガスを用いたドライエッチングにより、チャネル部上のコンタクト層１８をエッチング除去して、素子分離を行う。その後、レジストを剥離して洗浄する。これにより、ドレインバスライン１０、ドレイン電極６、ソース電極７、下部電極２２及び中間電極８などが形成される。以上の工程によって、ＴＦＴの３端子が形成される。
（７）これらのＴＦＴを覆うように、保護膜９としてＳｉＮ膜（膜厚３００ｎｍ）をＣＶＤ法により成膜する。
（８）フォトリソグラフィ法を用いて、各バスライン端子の下部電極２１、２２上、及びソース電極７や中間電極８の上部が開口されたレジストパターンを形成する。続いて、フッ素系ガスを用いたドライエッチングにより下部電極２１、２２上及び電極７、８上の保護膜９（及び絶縁膜３）を除去し、コンタクトホール２３、２４、２５、２６を形成する。このとき、ＺｎＯ膜１９ａ、１９ｂはフッ素系ガスによるドライエッチングに対して選択性を有するため、膜減りは生じない。その後、レジストを剥離して洗浄する。
（９）この上部に透明導電膜として、ＩＴＯ膜（膜厚７０ｎｍ）をスパッタ法により成膜する。
（１０）フォトリソグラフィ法を用いて、画素電極（透明電極）１６や、各下部電極２１、２２上のコンタクトホール２５、２６を覆う接続用の上部電極２７、２８などの形成領域にレジストパターンを形成する。続いて、シュウ酸などの有機酸を用いたウエットエッチングによりＩＴＯ膜をエッチングする。その後、レジストを剥離して洗浄する。これにより、画素電極１６及び上部電極２７、２８が形成される。最後に、ＩＴＯ膜の結晶化及びＴＦＴの安定化のために２００℃で１時間程度熱処理を行う。上記処理の後、電気特性等の所定の検査を必要に応じて行い、ＴＦＴ基板６２が完成する。
外部との間あるいはＴＦＴ基板６２内で電気的接続が行われる部分のうち、ゲートバスライン端子及びＣｓバスライン端子は、下部電極２１の上層部であるＺｎＯ膜１９ａと、画素電極１６と同時に形成される上部電極（ＩＴＯ）２７とが、絶縁膜３及び保護膜９が開口されたコンタクトホール２５を介して直接接続された構成を有する。ドレインバスライン端子は、下部電極２２の上層部であるＺｎＯ膜１９ｂと、画素電極１６と同時に形成される上部電極（ＩＴＯ）２８とが、保護膜９が開口されたコンタクトホール２６を介して直接接続された構成を有する。また、ソース電極７の上層部であるＺｎＯ膜１９ｂと画素電極（ＩＴＯ）１６とはコンタクトホール２３を介して直接接続され、中間電極８の上層部であるＺｎＯ膜１９ｂと画素電極１６とはコンタクトホール２４を介して直接接続される。
（実施例１−２）
次に、本実施の形態の実施例１−２による反射型のＴＦＴ基板６２及びその製造方法について説明する。図４は、本実施例によるＴＦＴ基板６２の１画素の構成を示している。図５（ａ）は図４のＢ−Ｂ線で切断したＴＦＴ基板６２の断面構成を示し、図５（ｂ）はゲートバスライン端子近傍の断面構成を示し、図５（ｃ）はドレインバスライン端子近傍の断面構成を示している。本実施例によるＴＦＴ基板６２では、反射電極（画素電極）１７及びバスライン端子の上部電極２７、２８が下層部のＡｌ膜と上層部のＺｎＯ膜１９ｃとを有する２層構造になっている。
ＴＦＴ基板６２は、以下の工程を経て作製される。
（１）透明な絶縁基板２０上にＡｌ膜（膜厚１５０ｎｍ）とＡｌ２ｗｔ％ＺｎＯ膜（膜厚５０ｎｍ）をスパッタ法によりこの順に成膜し、積層膜を形成する。
（２）次に、ゲートバスライン（ゲート電極）１、Ｃｓバスライン２、及びそれらの端子の下部電極２１、並びに必要なマーク類などのレジストパターンをフォトリソグラフィ法を用いて形成する。続いて、燐酸系のＡｌエッチャントにより積層膜をエッチングする。その後、レジストを剥離して洗浄する。これにより、ゲートバスライン１、Ｃｓバスライン２、下部電極２１、及びマーク類などが形成される。
（３）次に、上記のバスラインなどの積層電極を覆うように、絶縁膜３となるＳｉＮ膜（膜厚４００ｎｍ）、動作半導体層４となるａ−Ｓｉ膜（膜厚１００ｎｍ）、コンタクト層１８となるｎ＋ａ−Ｓｉ膜（膜厚５０ｎｍ）を同一ＣＶＤ工程で真空を破らずに連続して成膜する。
（４）次に、フォトリソグラフィ法を用いて、ゲート電極１上に島状のレジストパターンを形成する。このあと、ＳＦ６やＣＦ４などのフッ素系のガスを用いてｎ＋ａ−Ｓｉ膜及びａ−Ｓｉ膜のドライエッチングを行い、島状のコンタクト層１８及び動作半導体層４を形成する。その後、レジストを剥離して洗浄する。
（５）続いて、Ｍｏ膜（膜厚５０ｎｍ）、Ａｌ膜（膜厚１５０ｎｍ）、Ａｌ２ｗｔ％ＺｎＯ膜（膜厚５０ｎｍ）をスパッタ法によりこの順に成膜する。
（６）このあと、フォトリソグラフィ法を用いて、ドレインバスライン１０、ドレイン電極６、ソース電極７、ドレインバスライン端子の下部電極２２及び中間電極８などの形成領域にレジストパターンを形成する。次に、燐酸系のＡｌエッチャントにより上記のＭｏ／Ａｌ／ＺｎＯ膜をエッチングする。続いて、塩素系ガスを用いたドライエッチングにより、チャネル部上のコンタクト層１８をエッチング除去して、素子分離を行う。その後、レジストを剥離して洗浄する。これにより、ドレインバスライン１０、ドレイン電極６、ソース電極７、下部電極２２及び中間電極８などが形成される。以上の工程によって、ＴＦＴの３端子が形成される。
（７）これらのＴＦＴを覆うように、保護膜９としてＳｉＮ膜（膜厚３００ｎｍ）をＣＶＤ法により成膜する。
（８）フォトリソグラフィ法を用いて、各バスライン端子の下部電極２１、２２上、及びソース電極７や中間電極８の上部が開口されたレジストパターンを形成する。続いて、フッ素系ガスを用いたドライエッチングにより下部電極２１、２２上及び電極７、８上の保護膜９（及び絶縁膜３）を除去し、コンタクトホール２３、２４、２５、２６を形成する。このとき、ＺｎＯ膜１９ａ、１９ｂはフッ素系ガスによるドライエッチングに対して選択性を有するため、膜減りは生じない。その後、レジストを剥離して洗浄する。次に、画素領域内に部分的に凹凸形成用突起２９を形成する。続いて、凹凸形成用突起２９上の全面に有機膜３０を形成し、パターニングによりコンタクトホール２３、２４の形成領域及び端子部近傍の有機膜３０を除去する。有機膜３０表面には、凹凸形成用突起２９にある程度倣った凹凸が形成される。
（９）この上部に反射導電膜として、Ａｌ膜（膜厚１５０ｎｍ）とＡｌ２ｗｔ％ＺｎＯ膜（膜厚５０ｎｍ）をスパッタ法によりこの順に成膜する。
（１０）フォトリソグラフィ法を用いて、反射電極１７や、各下部電極２１、２２上のコンタクトホール２５、２６を覆う接続用の上部電極２７、２８などの形成領域にレジストパターンを形成する。続いて、燐酸系エッチャントを用いたウエットエッチングにより反射導電膜をエッチングする。その後、レジストを剥離して洗浄する。これにより、反射電極１７及び上部電極２７、２８が形成される。反射電極１７及び上部電極２７、２８の上層部はＺｎＯ膜１９ｃとなる。反射電極１７の表面には、下地の有機膜３０に倣った凹凸が形成される。最後に、ＴＦＴの安定化のために２００℃で１時間程度熱処理を行う。上記処理の後、電気特性等の所定の検査を必要に応じて行い、ＴＦＴ基板６２が完成する。
外部との間あるいはＴＦＴ基板６２内で電気的接続が行われる部分のうち、ゲートバスライン端子及びＣｓバスライン端子は、下部電極２１の上層部であるＺｎＯ膜１９ａと、反射電極１７と同時に形成される上部電極２７（Ａｌ／ＺｎＯ膜）の下層部（Ａｌ）とが、絶縁膜３及び保護膜９が開口されたコンタクトホール２５を介して直接接続された構成を有する。ドレインバスライン端子は、下部電極２２の上層部であるＺｎＯ膜１９ｂと、反射電極１７と同時に形成される上部電極２８（Ａｌ／ＺｎＯ膜）の下層部（Ａｌ）とが、保護膜９が開口されたコンタクトホール２６を介して直接接続された構成を有する。各バスライン端子の最上層は、酸化物導電膜であるＺｎＯ膜１９ｃである。また、ソース電極７の上層部であるＺｎＯ膜１９ｂと反射電極１７（Ａｌ／ＺｎＯ膜）の下層部（Ａｌ）とはコンタクトホール２３を介して直接接続され、中間電極８の上層部であるＺｎＯ膜１９ｂと反射電極１７の下層部（Ａｌ）とはコンタクトホール２４を介して直接接続される。
したがって、本実施例では各バスライン端子の最上層が酸化物導電膜のＺｎＯ膜１９ｃであるため、端子表面が酸化されたとしても導電性が維持され、信頼性の高い端子が得られる。
（実施例１−３）
次に、本実施の形態の実施例１−３による反射型のＴＦＴ基板６２及びその製造方法について説明する。図６（ａ）はＴＦＴ基板６２の画素の断面構成を示し、図６（ｂ）はゲートバスライン端子近傍の断面構成を示し、図６（ｃ）はドレインバスライン端子近傍の断面構成を示している。本実施例では、バスライン端子が下部電極のみで形成されており、下部電極は下層部のＡｌ膜と上層部のＺｎＯ膜とを有する２層構造になっている。
ＴＦＴ基板６２は、以下の工程を経て作製される。
（１）透明な絶縁基板２０上にＡｌ膜（膜厚１５０ｎｍ）とＡｌ２ｗｔ％ＺｎＯ膜（膜厚５０ｎｍ）をスパッタ法によりこの順に成膜し、積層膜を形成する。
（２）次に、ゲートバスライン（ゲート電極）１、Ｃｓバスライン２、及びそれらの端子の下部電極２１、並びに必要なマーク類などのレジストパターンをフォトリソグラフィ法を用いて形成する。続いて、燐酸系のＡｌエッチャントにより積層膜をエッチングする。その後、レジストを剥離して洗浄する。これにより、ゲートバスライン１、Ｃｓバスライン２、下部電極２１、及びマーク類などが形成される。
（３）次に、上記のバスラインなどの積層電極を覆うように、絶縁膜３となるＳｉＮ膜（膜厚４００ｎｍ）、動作半導体層４となるａ−Ｓｉ膜（膜厚１００ｎｍ）、コンタクト層１８となるｎ＋ａ−Ｓｉ膜（膜厚５０ｎｍ）を同一ＣＶＤ工程で真空を破らずに連続して成膜する。
（４）次に、フォトリソグラフィ法を用いて、ゲート電極１上に島状のレジストパターンを形成する。このあと、ＳＦ６やＣＦ４などのフッ素系のガスを用いてｎ＋ａ−Ｓｉ膜及びａ−Ｓｉ膜のドライエッチングを行い、島状のコンタクト層１８及び動作半導体層４を形成する。その後、レジストを剥離して洗浄する。
（５）続いて、Ｍｏ膜（膜厚５０ｎｍ）、Ａｌ膜（膜厚１５０ｎｍ）、Ａｌ２ｗｔ％ＺｎＯ膜（膜厚５０ｎｍ）をスパッタ法によりこの順に成膜する。
（６）このあと、フォトリソグラフィ法を用いて、ドレインバスライン１０、ドレイン電極６、ソース電極７、ドレインバスライン端子の下部電極２２及び中間電極８などの形成領域にレジストパターンを形成する。次に、燐酸系のＡｌエッチャントにより上記のＭｏ／Ａｌ／ＺｎＯ膜をエッチングする。続いて、塩素系ガスを用いたドライエッチングにより、チャネル部上のコンタクト層１８をエッチング除去して、素子分離を行う。その後、レジストを剥離して洗浄する。これにより、ドレインバスライン１０、ドレイン電極６、ソース電極７、下部電極２２及び中間電極８などが形成される。以上の工程によって、ＴＦＴの３端子が形成される。
（７）これらのＴＦＴを覆うように、保護膜９としてＳｉＮ膜（膜厚３００ｎｍ）をＣＶＤ法により成膜する。
（８）フォトリソグラフィ法を用いて、各バスライン端子の下部電極２１、２２上、及びソース電極７や中間電極８の上部が開口されたレジストパターンを形成する。続いて、フッ素系ガスを用いたドライエッチングにより下部電極２１、２２上及び電極７、８上の保護膜９（及び絶縁膜３）を除去し、コンタクトホール２３、２４、２５、２６を形成する。このとき、ＺｎＯ膜１９ａ、１９ｂはフッ素系ガスによるドライエッチングに対して選択性を有するため、膜減りは生じない。その後、レジストを剥離して洗浄する。次に、画素領域内に部分的に凹凸形成用突起２９を形成する。続いて、凹凸形成用突起２９上の全面に有機膜３０を形成し、パターニングによりコンタクトホール２３、２４の形成領域及び端子部近傍の有機膜３０を除去する。有機膜３０表面には、凹凸形成用突起２９にある程度倣った凹凸が形成される。
（９）この上部に反射導電膜として、Ａｌ膜（膜厚１５０ｎｍ）をスパッタ法により成膜する。
（１０）フォトリソグラフィ法を用いて、反射電極１７の形成領域にレジストパターンを形成する。続いて、塩素系ガスを用いたドライエッチングにより反射導電膜をエッチングする。ここで、端子部の下部電極２１、２２の上層部はＺｎＯ膜１９ａ、１９ｂである。ＺｎＯ膜１９ａ、１９ｂはドライエッチング耐性があるので、膜減りなどは生じない。その後、レジストを剥離して洗浄する。これにより、各画素に反射電極１７が形成される。反射電極１７の表面には、下地の有機膜３０に倣った凹凸が形成される。最後に、ＴＦＴの安定化のために２００℃で１時間程度熱処理を行う。上記処理の後、電気特性等の所定の検査を必要に応じて行い、ＴＦＴ基板６２が完成する。
外部との間あるいはＴＦＴ基板６２内で電気的接続が行われる部分のうち、ゲートバスライン端子及びＣｓバスライン端子は、絶縁膜３及び保護膜９が開口されたコンタクトホール２５を介して下部電極２１の上層部であるＺｎＯ膜１９ａが露出する構成を有する。ドレインバスライン端子は、保護膜９が開口されたコンタクトホール２６を介して下部電極２２の上層部であるＺｎＯ膜１９ｂが露出する構成を有する。このように、各バスライン端子の最上層は、酸化物導電膜であるＺｎＯ膜１９ａ又は１９ｂである。また、ソース電極７の上層部であるＺｎＯ膜１９ｂと反射電極（Ａｌ膜）１７とはコンタクトホール２３を介して直接接続され、中間電極８の上層部であるＺｎＯ膜１９ｂと反射電極（Ａｌ膜）１７とはコンタクトホール２４を介して直接接続される。
したがって、本実施例ではバスライン端子の最上層が酸化物導電膜のＺｎＯ膜１９ａ又は１９ｂであるため、端子表面が酸化されたとしても導電性が維持され、信頼性の高い端子が得られる。また本実施例では、下部電極２１を形成するゲート工程、下部電極２２を形成するドレイン工程、及びコンタクトホール２５、２６を形成する端子工程というわずか３回のフォトリソグラフィ工程（３枚マスク）により端子を形成できる。
（実施例１−４）
次に、本実施の形態の実施例１−４によるＴＦＴ基板６２及びその製造方法について説明する。図７はＴＦＴ基板６２の１画素の構成を示している。図８（ａ）は図７のＣ−Ｃ線で切断したＴＦＴ基板６２の断面構成を示し、図８（ｂ）はゲートバスライン端子近傍の断面構成を示し、図８（ｃ）はドレインバスライン端子近傍の断面構成を示している。本実施例のＴＦＴ基板６２は、横電界により液晶を駆動するＩＰＳモードの液晶表示装置に用いられる。本実施例では、酸化物導電膜端子を有する低抵抗配線を３枚マスクにより得られる。
ＴＦＴ基板６２は、以下の工程を経て作製される。
（１）透明な絶縁基板２０上にＡｌ膜（膜厚１５０ｎｍ）とＡｌ２ｗｔ％ＺｎＯ膜（膜厚５０ｎｍ）をスパッタ法によりこの順に成膜し、積層膜を形成する。
（２）次に、ゲートバスライン（ゲート電極）１、Ｃｓバスライン２、及びそれらの端子の下部電極２１、共通電極３１、並びに必要なマーク類などのレジストパターンをフォトリソグラフィ法を用いて形成する。続いて、燐酸系のＡｌエッチャントにより積層膜をエッチングする。その後、レジストを剥離して洗浄する。これにより、ゲートバスライン１、Ｃｓバスライン２、下部電極２１、共通電極３１、及びマーク類などが形成される。ここで、共通電極３１はＣｓバスライン２から分岐しており、後の工程で形成される櫛歯状の画素電極１６に所定の間隙を介して対向するような櫛歯状に形成される。
（３）次に、上記のバスラインなどの積層電極を覆うように、絶縁膜３となるＳｉＮ膜（膜厚４００ｎｍ）、動作半導体層４となるａ−Ｓｉ膜（膜厚１００ｎｍ）、コンタクト層１８となるｎ＋ａ−Ｓｉ膜（膜厚５０ｎｍ）を同一ＣＶＤ工程で真空を破らずに連続して成膜する。
（４）次に、フォトリソグラフィ法を用いて、ゲート電極１上に島状のレジストパターンを形成する。このあと、ＳＦ６やＣＦ４などのフッ素系のガスを用いてｎ＋ａ−Ｓｉ膜及びａ−Ｓｉ膜のドライエッチングを行い、島状のコンタクト層１８及び動作半導体層４を形成する。その後、レジストを剥離して洗浄する。
（５）続いて、Ｍｏ膜（膜厚５０ｎｍ）、Ａｌ膜（膜厚１５０ｎｍ）、Ａｌ２ｗｔ％ＺｎＯ膜（膜厚５０ｎｍ）をスパッタ法によりこの順に成膜する。
（６）このあと、フォトリソグラフィ法を用いて、ドレインバスライン１０、ドレイン電極６、ソース電極７、画素電極１６、及びドレインバスライン端子の下部電極２２などの形成領域にレジストパターンを形成する。次に、燐酸系のＡｌエッチャントにより上記のＭｏ／Ａｌ／ＺｎＯ膜をエッチングする。続いて、塩素系ガスを用いたドライエッチングにより、チャネル部上のコンタクト層１８をエッチング除去して、素子分離を行う。その後、レジストを剥離して洗浄する。これにより、ドレインバスライン１０、ドレイン電極６、ソース電極７、画素電極１６、及び下部電極２２などが形成される。画素電極１６は、先の工程で形成済の共通電極３１に対応した櫛歯状に形成される。以上の工程によって、ＴＦＴの３端子が形成される。
（７）これらのＴＦＴを覆うように、保護膜９としてＳｉＮ膜（膜厚３００ｎｍ）をＣＶＤ法により成膜する。
（８）フォトリソグラフィ法を用いて、各バスライン端子の下部電極２１、２２上が開口されたレジストパターンを形成する。続いて、フッ素系ガスを用いたドライエッチングにより下部電極２１、２２上の保護膜９（及び絶縁膜３）を除去し、コンタクトホール２５、２６を形成する。このとき、ＺｎＯ膜１９ａ、１９ｂはフッ素系ガスによるドライエッチングに対して選択性を有するため、膜減りは生じない。その後、レジストを剥離して洗浄する。以上の工程を経てＴＦＴ基板６２が完成する。
外部との間あるいはＴＦＴ基板６２内で電気的接続が行われる部分のうち、ゲートバスライン端子及びＣｓバスライン端子は、絶縁膜３及び保護膜９が開口されたコンタクトホール２５を介して下部電極２１の上層部であるＺｎＯ膜１９ａが露出する構成を有する。ドレインバスライン端子は、保護膜９が開口されたコンタクトホール２６を介して下部電極２２の上層部であるＺｎＯ膜１９ｂが露出する構成を有する。このように、各バスライン端子の最上層は、酸化物導電膜であるＺｎＯ膜１９ａ又は１９ｂである。
したがって、本実施例ではバスライン端子の最上層が酸化物導電膜のＺｎＯ膜１９ａ又は１９ｂであるため、端子表面が酸化されたとしても導電性が維持され、信頼性の高い端子が得られる。また本実施例では、下部電極２１を形成するゲート工程、下部電極２２を形成するドレイン工程、及びコンタクトホール２５、２６を形成する端子工程というわずか３回のフォトリソグラフィ工程（３枚マスク）により端子を形成できる。
以上のように、本実施の形態によれば、酸化物導電膜からなる上層部を有することによる接続信頼性の高い端子と、Ａｌからなる下層部を有することによる低抵抗の配線とを簡易な製造工程によって得られる。
［第２の実施の形態］
次に、本発明の第２の実施の形態による表示装置用基板及びそれを備えた液晶表示装置について図９乃至図２３を用いて説明する。本実施の形態は、特に半透過型の液晶表示装置及びそれに用いられる表示装置用基板に関する。
液晶表示装置は、現在パーソナルコンピュータ、テレビ受像機、携帯情報端末等の表示部として広く用いられている。中でもバックライトの透過光と外光の両方を表示に利用できる半透過型液晶表示装置は、太陽光が強く明るい屋外でも、それより暗い室内でも表示が鮮明に見えるため、携帯情報端末等に用いられる表示装置の主流となりつつある。
図９は従来の半透過型のＴＦＴ基板６２の１画素の構成を示し、図１０は図９のＤ−Ｄ線で切断した断面構成を示している。図９及び図１０に示すように、各画素領域内は反射領域Ｒと透過領域Ｔとに分けられている。透過領域Ｔには、ＩＴＯ等の透明導電膜からなる透明電極１６が形成されている。反射領域Ｒには、透明電極１６と、外光を反射するために透明電極１６上に積層されたＡｌ等からなる反射電極１７とが形成されている。また反射領域Ｒでは、透明電極１６の下層にあらかじめ凹凸を形成しておき、その上の反射電極１７表面にも凹凸が形成されるようになっている。これにより、入射光が反射される際に反射方向が特定方向以外にも適度に広がるようになる。
携帯電話やＰＤＡ等の携帯端末は、一人だけで使用されることが多い。そのためほとんどの場合は表示が最も見やすくなる正面から表示画面を見ることになる。しかし、表示装置の周囲の環境が太陽により明るく照らされている場合は、太陽光はバックライトより遥かに明るいため、透過型液晶表示装置では表示の明暗が周囲の光に埋もれてしまい非常に見づらくなる。これに対して反射型や半透過型の液晶表示装置はこのような場合に適しており、使用者は太陽光を利用して表示を鮮明に見ることが可能になる。よって、太陽光を正面から当てて表示画面も正面から見るのが、反射型及び半透過型液晶表示装置の明るい環境下での理想的な使用方法となる。
図１１及び図１２は、使用者と携帯端末の表示画面との位置関係を示している。図１１に示すように、使用者４０の背面側から太陽光が当たると、当然ながら携帯端末４１の表示画面は使用者の陰になり、太陽光をうまく表示に利用することができない。そのため使用者４０は、表示画面を見るたびに携帯端末４１や使用者４０自身の向き及び位置を図１２に示すように変える必要があった。ところが、液晶表示装置は斜めから画面を見ると正面に比べ表示特性が一般的には劣るため、このような見方では最善の表示を見ることができない。特に、太陽光直射の有無や、太陽と使用者及び携帯端末との位置関係などが度々変わる自動車内や電車内で携帯端末を使用する場合、良好な表示を得るのが困難であり非常に不便であった。
また、半透過型液晶表示装置は、反射表示及び透過表示の短所を補い合うことで屋外でも室内環境でも表示が鮮明に見えるのが特徴であるが、当然ながら各画素領域には反射領域Ｒだけではなく透過領域Ｔも設ける必要がある。このため半透過型液晶表示装置は、反射型液晶表示装置に比べ反射領域Ｒが狭くなり、反射特性の向上が難しいという問題もある。このため、より効率的な反射特性が得られるよう画素設計を改善する必要がある。
本実施の形態の目的は、良好な表示特性の得られる半透過型の液晶表示装置及びそれに用いられる表示装置用基板を提供することにある。
上記目的は、透明基板上に形成され、凹凸状の表面を有する樹脂層と、前記樹脂層上に形成されて前記樹脂層表面に倣った凹凸状の表面を有し、光を透過する透明電極と光を反射する反射電極とが少なくとも一部で積層された構造を有する画素電極と、前記透明電極と前記反射電極とが積層された反射領域と、凹凸状の前記画素電極のうち頂部若しくは底部又はその両方に相当する領域で前記反射電極が除去された透過領域とをそれぞれ有する複数の画素領域とを有することを特徴とする表示装置用基板によって達成される。
上記本実施の形態の表示装置用基板において、前記樹脂層は透明であることを特徴とする。
上記本実施の形態の表示装置用基板において、前記透過領域は、前記樹脂層表面の基板面に対する傾斜角が６°以下の領域に配置されていることを特徴とする。
上記本実施の形態の表示装置用基板において、前記透明電極は、ＩＴＯ、ＺｎＯｘ、又はＺｎＯｘにＡｌ若しくはＧａを含有させた化合物からなることを特徴とする。
上記本実施の形態の表示装置用基板において、前記反射電極は、Ｍｏ、窒素を含むＭｏ、又はＴｉからなる下層部と、Ａｌ、Ａｌ合金、Ａｇ、又はＡｇ合金からなる上層部とを含む２層以上の積層構造を有することを特徴とする。
上記本実施の形態の表示装置用基板において、前記透明電極は、ＺｎＯｘ、又はＺｎＯｘにＡｌ若しくはＧａを含有させた化合物からなり、前記反射電極は、Ａｌ、Ａｌ合金、Ａｇ、又はＡｇ合金の単層膜からなることを特徴とする。
また上記目的は、対向配置された一対の基板と、前記一対の基板間に封止された液晶とを備えた液晶表示装置であって、前記一対の基板の一方に、上記本実施の形態の表示装置用基板が用いられていることを特徴とする液晶表示装置によって達成される。
本実施の形態によれば、良好な表示特性の得られる半透過型の液晶表示装置及びそれに用いられる表示装置用基板を実現できる。
本実施の形態では、半透過型液晶表示装置において、画素電極が透明電極とその上層の少なくとも一部に形成された反射電極との積層構造を有し、かつ反射電極（又はその下地層）の凹凸の頂部若しくは底部又はその両方に相当する位置に、光が透過できるように反射電極を除去した開口領域が設けられる。開口領域には、画素電極として透明電極のみが存在している。本実施の形態では、反射電極形成領域と開口領域とが混在する領域を半透過領域ＴＲともいう。なお半透過領域ＴＲは、微視的には、反射電極形成領域である反射領域Ｒと、開口領域である透過領域Ｔとを有していることは言うまでもない。すなわち、凹凸の頂部若しくは底部又はその両方に相当する領域が透過領域Ｔになっており、それ以外の領域が反射領域Ｒになっている。開口領域では透明電極が残存しているため、画素電位は透明電極によって保持される。開口領域でバックライトからの光が効率良く透過するように、反射電極下層の樹脂層には透明樹脂が用いられるか、又はブリーチング（色抜き）処理を行って透明にした樹脂が用いられる。なお、画素内には上記の半透過領域ＴＲと透過領域Ｔの双方が設けられても良いが、半透過領域ＴＲでの透過特性が十分であれば、画素領域全体を半透過領域ＴＲとしても構わない。
図１３は本実施の形態の作用を説明するＴＦＴ基板の模式的な断面図であり、図１４は本実施の形態と比較するための従来の半透過型のＴＦＴ基板の模式的な断面図である。一般に、反射型や半透過型の液晶表示装置では、反射電極での反射率の高さが重要な性能の一つである。ところが、上記のような問題があるため、正面−正面反射率（正面からの入射光に対する正面への反射光の強度の割合）よりも、むしろ正面方向に対し３０°程度斜めからの入射光に対する反射率の方が重要となる。
図１４に示すような従来の構成の場合、画素内の反射領域では反射電極１７表面に下地の樹脂層４５に倣った凹凸が設けられている。しかし、凹凸の頂部又は底部に相当する領域では、光が仮に３０°程度斜めから入射しても−３０°の方向に反射されるため、正面方向への反射には寄与しない。ただし、正面−正面反射や斜め−斜め反射には寄与する。本実施の形態では、図１３に示すようにこの領域の反射電極１７を除去して開口領域４２とし、この領域を透過領域として用いる。これによって当該領域を有効に活用でき、画素の実質的な開口率が向上する。また、この分だけ半透過領域を広くとり、反射特性を向上させる設計にしてもよい。こうすることにより、表示画面斜め方向からの光を表示画面法線方向により多く反射できる。このため、図１５に示すような使用者４０の斜め後方からの光を有効に利用でき、良好な反射表示が得られる。
また開口領域４２は、基板面に平行な方向を０°とした場合の凹凸表面の傾斜角（≧０°）が６°以下の領域に設けるのが望ましい。この理由について図１６及び図１７を用いて説明する。液晶表示装置４３を搭載した携帯端末を見る場合、使用者は液晶表示装置４３の表示画面の正面（法線方向）に自分の目が位置するように携帯端末を保持することが多い。このとき、表示画面と目との間の距離は、個人差や状況による差はあると思われるがおおよそ３５ｃｍである。ここで、太陽のような光源と表示画面との間に使用者の頭部４４が位置して光の入射が遮られるような場合を考える。使用者の頭部４４の幅を１５ｃｍとすると、表示画面への光の入射が頭部４４によって遮られる最大の角度θ（０°≦θ＜９０°）は、表示画面法線方向を０°とすると、
θ＝ａｔａｎ｛（１５０ｍｍ／２）／３５０ｍｍ｝
＝１２．０９°
となる。図１７に示すように、入射光を表示画面法線方向に反射させる反射電極１７の微小表面の傾斜角は、光の入射角の１／２である。すなわち、反射電極１７のうち傾斜角がθ／２（≒６°）以下の領域は、光源、表示画面及び使用者の位置関係に基づき表示にあまり寄与しないことになる。したがって、開口領域４２は、反射電極１７が形成された場合にその表面の基板面に対する傾斜角が６°以下になる領域（つまり樹脂層４５表面又は透明電極１６表面の傾斜角が６°以下である領域）に形成されるのが望ましい。
（実施例２−１）
図１８は本実施の形態の実施例２−１によるＴＦＴ基板の１画素の構成を示している。図１９は図１８のＥ−Ｅ線で切断したＴＦＴ基板の断面構成を示している。ガラス等の絶縁基板２０上にゲートバスライン（ゲート電極）１及びＣｓバスライン２が形成されている。ゲートバスライン１及びＣｓバスライン２は、例えばＡｌ層４６、ＭｏＮ層４７、Ｍｏ層４８の積層膜からなる。その上層には絶縁膜３、動作半導体層４、チャネル保護膜５が形成され、さらにその上層にコンタクト層（ｎ＋ａ−Ｓｉ）１８、ドレイン電極６、ソース電極７及び中間電極８が形成される。ドレイン電極６、ソース電極７及び中間電極８は、例えばＴｉ層４９、Ａｌ層５０、Ｔｉ層５１の積層膜からなる。その上層にはＳｉＮなどからなる保護膜９が成膜されているが、これは必要なければ省いてもよい。その上層には、凹凸を形成するため複数のアイランド状にパターニングされた凹凸形成用突起２９が樹脂等で形成されている。凹凸形成用突起２９上には有機膜（樹脂膜）３０が形成されている。凹凸形成用突起２９による凹凸が有機膜３０によりレベリングされることで、有機膜３０表面には適度な凹凸が形成されている。さらにその上層には、ＩＴＯからなる透明電極１６と、その上層に配置されＭｏＮ（窒素を含むＭｏ）層５２及びＡｌ層５３の積層膜からなる反射電極１７とを含む画素電極が画素毎に形成されている。画素電極は、有機膜３０の凹凸に倣った凹凸状の表面を有し、本実施例では凹凸の底部に相当する位置に、画素電極のうちの反射電極１７が除去された開口領域４２が配置されている。開口領域４２は、反射電極１７が除去されて透明電極１６が残されることにより透過領域として用いられる。もちろん凹凸の頂部に相当する位置、あるいは図２０に示すように底部及び頂部の両方の位置に開口領域４２を形成してもよい。
Ａｌは反射率が比較的高いため反射電極１７としてしばしば用いられるが、ＩＴＯが下層に存在すると現像時に電池反応を起こして劣化してしまう。このため本実施例では、画素電極１６（ＩＴＯ）とＡｌ層５３との間に、カバーメタルとしてＭｏＮ層５２を設けている。なお本実施例では画素のほぼ全域を半透過領域ＴＲとしたが、図２１に示すように例えば画素の下半分を画素電極として透明電極１６のみが形成された透過領域Ｔとしてもよい。
（実施例２−２）
図２２は本実施の形態の実施例２−２によるＴＦＴ基板の１画素の構成を示している。図２３は図２２のＦ−Ｆ線で切断したＴＦＴ基板の断面構成を示している。ガラス等の絶縁基板２０上にゲートバスライン（ゲート電極）１及びＣｓバスライン２が形成されている。その上層には絶縁膜３、動作半導体層４、チャネル保護膜５が形成され、さらにその上層にコンタクト層（ｎ＋ａ−Ｓｉ）１８、ドレイン電極６、ソース電極７及び中間電極８が形成される。その上層にはＳｉＮなどからなる保護膜９が成膜されているが、これは必要なければ省いてもよい。その上層には、表面に皺状の凹凸を有する樹脂層５４が形成されている。この皺状凹凸は、樹脂層５４を塗布、露光、現像及び熱処理した後、ＵＶ処理又はイオンドープを行い、その後熱処理することにより形成される。さらにその上層には、ＺｎＯｘからなる透明電極１６と、その上層に配置されたＡｌからなる反射電極１７とを含む画素電極が画素毎に形成されている。透明電極１６は、ＺｎＯｘにＡｌ又はＧａを含有させた化合物で形成してもよい。ＺｎＯｘや、ＺｎＯｘにＡｌ又はＧａを含有させた化合物は、Ａｌを上層に直接積層しても現像処理での電池反応が発生しない。このため、カバーメタルを形成する必要はない。画素電極の表面には、樹脂層５４の凹凸に倣った皺状凹凸が形成されている。本実施例では皺状凹凸の頂部に相当する位置に、画素電極のうちの反射電極１７が除去された線状の開口領域４２が配置されている。開口領域４２は、反射電極１７が除去されて透明電極１６が残されることにより透過領域として用いられる。
なお、実施例２−１、２−２ではチャネル保護膜型のＴＦＴ基板を例に挙げたが、本実施の形態はチャネルエッチ型のＴＦＴ基板にも適用できる。
以下、本実施の形態によるＴＦＴ基板の製造方法を簡単に説明する。
（１）絶縁基板２０上に第１の導電層としてＡｌ層４６、ＭｏＮ層４７、Ｍｏ層４８を成膜し、ゲートバスライン１及びＣｓバスライン２を形成する。
（２）次に、絶縁膜３、ａ−Ｓｉ膜、ＳｉＮ膜を連続的に成膜する。次に、ＳｉＮ膜をチャネル上に島状にパターニングし、チャネル保護膜５を形成する。
（３）次に、ｎ＋ａ−Ｓｉ膜、そして第２の導電層としてＴｉ層４９、Ａｌ層５０、Ｔｉ層５１を順に成膜する。この第２の導電層によりドレイン電極６、ソース電極７、ドレインバスライン１０及び中間電極８を形成する。
（４）次に保護膜９を成膜する。保護膜９は、ＣＶＤで形成される窒化シリコン層の他にも酸化シリコン等の絶縁層、又は樹脂絶縁層を用いてもよい。
（５）その後、樹脂層を複数のアイランド状にパターニングして凹凸形成用突起２９を形成し、その上層に有機膜３０を形成する。凹凸形成用突起２９による凹凸が適度に平坦化されることで、有機膜３０には適度な凹凸が形成される。
（６）次に、透明電極１６となるＩＴＯ層、反射電極１７の下層部となるＭｏＮ層５２、及び反射電極１７の上層部となるＡｌ層５３を成膜する。ＭｏＮ層５２に代えてＭｏ、Ｔｉ等の高融点金属層を形成してもよく、またＡｌ層５３に代えてＡｌ合金、Ａｇ又はＡｇ合金からなる層を形成してもよい。また、ＩＴＯに代えてＺｎＯｘ、又はＺｎＯｘにＡｌ若しくはＧａ（あるいはＡｌ、Ｇａの両方）が添加された化合物を用いてもよい。その場合は、ＡｌやＡｇなどがＭｏなどの高融点金属層を介さずに直接積層されても、現像時に電池反応は生じない。このため、反射電極１７はＡｌ、Ａｌ合金、Ａｇ又はＡｇ合金のいずれかの単層により形成してもよい。これらの材料が成膜された後、フォトリソグラフィ法によるレジストマスク形成、エッチング、及びレジスト剥離処理を行い、画素電極をパターニングする。画素電極には、下地の有機膜３０の凹凸に倣った凹凸が形成される。例えば凹凸の頂部に相当する領域に開口領域４２を形成する場合には、材料成膜後又は画素電極のパターニング後に基板全面の研磨を行い、凹凸の頂部に相当する領域の反射電極１７のみを自己整合的に除去してもよい。もちろんフォトリソグラフィ法を用いて開口領域４２を形成しても構わない。以上の工程を経てＴＦＴ基板が完成する。
その後、例えばＴＮ液晶を用いた液晶表示装置の場合、配向膜印刷、ラビング、対向基板との貼合せ、切断、液晶注入等の工程を経て、半透過型液晶表示装置が完成する。
以上説明したように、本実施の形態によれば、良好な表示特性の得られる半透過型の液晶表示装置及びそれに用いられる表示装置用基板を実現できる。
本発明の第１の実施の形態の実施例１−１による液晶表示装置の概略構成を示す図である。 本発明の第１の実施の形態の実施例１−１によるＴＦＴ基板の１画素の構成を示す図である。 本発明の第１の実施の形態の実施例１−１によるＴＦＴ基板の構成を示す断面図である。 本発明の第１の実施の形態の実施例１−２によるＴＦＴ基板の１画素の構成を示す図である。 本発明の第１の実施の形態の実施例１−２によるＴＦＴ基板の構成を示す断面図である。 本発明の第１の実施の形態の実施例１−３によるＴＦＴ基板の構成を示す断面図である。 本発明の第１の実施の形態の実施例１−４によるＴＦＴ基板の１画素の構成を示す図である。 本発明の第１の実施の形態の実施例１−４によるＴＦＴ基板の構成を示す断面図である。 本発明の第２の実施の形態の前提となる従来のＴＦＴ基板の構成を示す図である。 本発明の第２の実施の形態の前提となる従来のＴＦＴ基板の構成を示す断面図である。 使用者と表示画面の位置関係を示す図である。 使用者と表示画面の位置関係を示す図である。 本発明の第２の実施の形態の作用を説明するＴＦＴ基板の模式的な断面図である。 従来の半透過型のＴＦＴ基板の模式的な断面図である。 使用者と表示画面の位置関係を示す図である。 本発明の第２の実施の形態の原理を説明する図である。 本発明の第２の実施の形態の原理を説明する図である。 本発明の第２の実施の形態の実施例２−１によるＴＦＴ基板の１画素の構成を示す図である。 本発明の第２の実施の形態の実施例２−１によるＴＦＴ基板の断面構成を示す図である。 本発明の第２の実施の形態の実施例２−１によるＴＦＴ基板の変形例を示す図である。 本発明の第２の実施の形態の実施例２−１によるＴＦＴ基板の変形例を示す図である。 本発明の第２の実施の形態の実施例２−２によるＴＦＴ基板の１画素の構成を示す図である。 本発明の第２の実施の形態の実施例２−２によるＴＦＴ基板の断面構成を示す図である。 従来のＴＦＴ基板の構成を示す断面図である。 従来のＴＦＴ基板の構成を示す断面図である。 従来のＴＦＴ基板の構成を示す断面図である。 従来のＴＦＴ基板の構成を示す断面図である。
符号の説明
１ ゲートバスライン
２ Ｃｓバスライン
３ 絶縁膜
４ 動作半導体層
５ チャネル保護膜
６ ドレイン電極
７ ソース電極
８ 中間電極
９ 保護膜
１０ ドレインバスライン
１１、１２ 樹脂層
１３ ＩＴＯ膜
１４ ＭｏＮ膜
１５ Ａｌ膜
１６ 画素電極
１７ 反射電極
１８ コンタクト層
１９ａ、１９ｂ、１９ｃ ＺｎＯ膜
２０ 絶縁基板
２１、２２ 下部電極
２３、２４、２５、２６ コンタクトホール
２７、２８ 上部電極
２９ 凹凸形成用突起
３０ 有機膜
３１ 共通電極
４０ 使用者
４１ 携帯端末
４２ 開口領域
４３ 液晶表示装置
４４ 頭部
４５、５４ 樹脂層
４６、５０、５３ Ａｌ層
４７、５２ ＭｏＮ層
４８ Ｍｏ層
４９、５１ Ｔｉ層
６２ ＴＦＴ基板
６４ 対向基板
８０ ゲートバスライン駆動回路
８２ ドレインバスライン駆動回路
８４ 制御回路
８６、８７ 偏光板
８８ バックライトユニット

Claims (14)

  1. 基板上に形成されたゲートバスライン、ゲートバスライン端子部及び薄膜トランジスタのゲート電極と、
    前記ゲートバスライン、前記ゲートバスライン端子部及び前記ゲート電極を覆うゲート絶縁膜と、
    前記ゲート絶縁膜上に形成された動作半導体層と、
    第１の下層部と、ＺｎＯからなり前記第１の下層部上に形成された第１の上層部とを有する積層構造を備えた、前記薄膜トランジスタのソース電極と、
    前記ソース電極を覆う保護膜と、
    前記ソース電極上の前記保護膜が開口された第１のコンタクトホールと、
    前記保護膜上に形成され、前記第１のコンタクトホールを介して前記ソース電極の前記第１の上層部に直接接続された画素電極と、
    前記ゲートバスライン端子部上の前記ゲート絶縁膜及び前記保護膜が開口された第２のコンタクトホールと、
    前記画素電極と同層に形成され、前記第２のコンタクトホールを介して前記ゲートバスライン端子部に直接接続された上部電極とを有し、
    前記ゲートバスライン、前記ゲートバスライン端子部及び前記ゲート電極は、第２の下層部と、ＺｎＯからなり前記第２の下層部上に形成された第２の上層部とを有する積層構造を備えた積層電極であり、
    前記上部電極は、前記第２のコンタクトホールを介して前記ゲートバスライン端子部の前記第２の上層部に直接接続されていること
    を特徴とする表示装置用基板。
  2. 請求項１記載の表示装置用基板において、
    前記ゲートバスラインと同層に形成された蓄積容量バスライン及びその端子部と、
    前記ソース電極と同層に形成された中間電極と、
    前記中間電極上の前記保護膜が開口された第３のコンタクトホールとを有し、
    前記画素電極は、前記第３のコンタクトホールを介して前記中間電極に直接接続されていること
    を特徴とする表示装置用基板。
  3. 請求項１又は２に記載の表示装置用基板において、
    前記ソース電極と同層に形成されたドレインバスライン端子部と、
    前記ドレインバスライン端子部上の前記保護膜が開口されたコンタクトホールとをさらに有すること
    を特徴とする表示装置用基板。
  4. 請求項１乃至３のいずれか１項に記載の表示装置用基板において、
    前記第１の下層部及び前記第１の上層部は、ほぼ同一形状にパターニングされていること
    を特徴とする表示装置用基板。
  5. 請求項４記載の表示装置用基板において、
    前記第１の下層部及び前記第１の上層部は、同一のフォトリソグラフィ工程により形成されていること
    を特徴とする表示装置用基板。
  6. 請求項１乃至５のいずれか１項に記載の表示装置用基板において、
    前記第１の下層部は、Ａｌ又はＡｌ合金からなること
    を特徴とする表示装置用基板。
  7. 請求項１乃至６のいずれか１項に記載の表示装置用基板において、
    前記基板上に形成され、凹凸状の表面を有する樹脂層をさらに有し、
    前記画素電極は、前記樹脂層上に形成されて前記樹脂層表面に倣った凹凸状の表面を有し、光を透過する透明電極と光を反射する反射電極とが少なくとも一部で積層された構造を有し、
    前記透明電極と前記反射電極とが積層された反射領域と、凹凸状の前記画素電極のうち頂部若しくは底部又はその両方に相当する領域で前記反射電極が除去された透過領域とをそれぞれ有する複数の画素領域を備えること
    を特徴とする表示装置用基板。
  8. 請求項７記載の表示装置用基板において、
    前記樹脂層は透明であること
    を特徴とする表示装置用基板。
  9. 請求項７又は８に記載の表示装置用基板において、
    前記透過領域は、前記樹脂層表面の基板面に対する傾斜角が６°以下の領域に配置されていること
    を特徴とする表示装置用基板。
  10. 請求項７乃至９のいずれか１項に記載の表示装置用基板において、
    前記透明電極は、ＩＴＯ、ＺｎＯｘ、又はＺｎＯｘにＡｌ若しくはＧａを含有させた化合物からなること
    を特徴とする表示装置用基板。
  11. 請求項７乃至１０のいずれか１項に記載の表示装置用基板において、
    前記反射電極は、Ｍｏ、窒素を含むＭｏ、又はＴｉからなる下層部と、Ａｌ、Ａｌ合金、Ａｇ、又はＡｇ合金からなる上層部とを含む２層以上の積層構造を有すること
    を特徴とする表示装置用基板。
  12. 請求項７乃至９のいずれか１項に記載の表示装置用基板において、
    前記透明電極は、ＺｎＯｘ、又はＺｎＯｘにＡｌ若しくはＧａを含有させた化合物からなり、
    前記反射電極は、Ａｌ、Ａｌ合金、Ａｇ、又はＡｇ合金の単層膜からなること
    を特徴とする表示装置用基板。
  13. 対向配置された一対の基板と、前記一対の基板間に封止された液晶とを備えた液晶表示装置であって、
    前記一対の基板の一方に、請求項１乃至１２のいずれか１項に記載の表示装置用基板が用いられていること
    を特徴とする液晶表示装置。
  14. 基板上にゲートバスライン、ゲートバスライン端子部及び薄膜トランジスタのゲート電極を形成し、
    前記ゲートバスライン、前記ゲートバスライン端子部及び前記ゲート電極上にゲート絶縁膜を形成し、
    前記ゲート絶縁膜上に動作半導体層を形成し、
    前記ゲート絶縁膜上に、第１の下層部とＺｎＯからなる第１の上層部とを有する積層構造を備えた前記薄膜トランジスタのソース電極を、前記第１の下層部及び前記第１の上層部を同一のフォトリソグラフィ工程でほぼ同一形状にパターニングすることにより形成し、
    前記ソース電極上に保護膜を形成し、
    前記ソース電極上の前記保護膜を開口して第１のコンタクトホールを形成するとともに、前記ゲートバスライン端子部上の前記絶縁膜及び前記保護膜を開口して第２のコンタクトホールを形成し、
    前記第１のコンタクトホールを介して前記ソース電極の前記第１の上層部に直接接続される画素電極と、前記第２のコンタクトホールを介して前記ゲートバスライン端子部に直接接続される上部電極とを前記保護膜上に同時に形成し、
    前記ゲートバスライン、前記ゲートバスライン端子部及び前記ゲート電極は、第２の下層部と、ＺｎＯからなり前記第２の下層部上に形成された第２の上層部とを有する積層構造を備えた積層電極であり、
    前記上部電極は、前記第２のコンタクトホールを介して前記ゲートバスライン端子部の前記第２の上層部に直接接続されること
    を特徴とする表示装置用基板の製造方法。
JP2005155630A 2005-05-27 2005-05-27 表示装置用基板及びそれを備えた液晶表示装置 Expired - Fee Related JP4817718B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005155630A JP4817718B2 (ja) 2005-05-27 2005-05-27 表示装置用基板及びそれを備えた液晶表示装置
US11/439,994 US7956363B2 (en) 2005-05-27 2006-05-25 Substrate for display device and liquid crystal display device having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005155630A JP4817718B2 (ja) 2005-05-27 2005-05-27 表示装置用基板及びそれを備えた液晶表示装置

Publications (2)

Publication Number Publication Date
JP2006330471A JP2006330471A (ja) 2006-12-07
JP4817718B2 true JP4817718B2 (ja) 2011-11-16

Family

ID=37552203

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005155630A Expired - Fee Related JP4817718B2 (ja) 2005-05-27 2005-05-27 表示装置用基板及びそれを備えた液晶表示装置

Country Status (2)

Country Link
US (1) US7956363B2 (ja)
JP (1) JP4817718B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006053405A (ja) * 2004-08-13 2006-02-23 Sharp Corp アレイ基板の製造方法及びそれを用いた液晶表示装置の製造方法
KR101279509B1 (ko) * 2006-07-31 2013-06-28 삼성디스플레이 주식회사 액정 표시 패널 및 그 제조 방법
WO2011081041A1 (en) 2009-12-28 2011-07-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
US9000438B2 (en) * 2010-02-26 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9081243B2 (en) 2011-06-22 2015-07-14 Sharp Kabushiki Kaisha TFT substrate, method for producing same, and display device
GB2505175B (en) * 2012-08-20 2020-02-05 Flexenable Ltd Forming a conductive connection between a common electrode of an optical media component and a electrical contact of a control component
KR101979013B1 (ko) * 2012-12-24 2019-05-17 엘지디스플레이 주식회사 유기전기발광표시장치 및 그 제조 방법
KR20180016271A (ko) 2016-08-05 2018-02-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06291318A (ja) * 1993-02-02 1994-10-18 Fujitsu Ltd 薄膜トランジスタマトリクス装置及びその製造方法
US6297519B1 (en) * 1998-08-28 2001-10-02 Fujitsu Limited TFT substrate with low contact resistance and damage resistant terminals
JP3288637B2 (ja) 1998-08-28 2002-06-04 富士通株式会社 Ｉｔｏ膜接続構造、ｔｆｔ基板及びその製造方法
JP2003084302A (ja) * 2001-07-06 2003-03-19 Toshiba Corp 液晶表示装置
KR100433594B1 (ko) * 2001-07-06 2004-05-31 가부시끼가이샤 도시바 액정표시장치
JP5093709B2 (ja) * 2001-08-22 2012-12-12 Ｎｌｔテクノロジー株式会社 液晶表示装置
JP4723787B2 (ja) * 2002-07-09 2011-07-13 シャープ株式会社 電界効果型トランジスタ、その製造方法及び画像表示装置
JP4370806B2 (ja) * 2003-05-15 2009-11-25 カシオ計算機株式会社 薄膜トランジスタパネルおよびその製造方法
JP2006053303A (ja) * 2004-08-11 2006-02-23 Fujitsu Display Technologies Corp 液晶表示装置
JP2006091063A (ja) * 2004-09-21 2006-04-06 Casio Comput Co Ltd 液晶表示素子

Also Published As

Publication number Publication date
US7956363B2 (en) 2011-06-07
US20070080349A1 (en) 2007-04-12
JP2006330471A (ja) 2006-12-07

Similar Documents

Publication Publication Date Title
JP4237442B2 (ja) 半透過型液晶表示装置
US7480015B2 (en) Method for manufacturing array substrate of translucent LCD
JP4817718B2 (ja) 表示装置用基板及びそれを備えた液晶表示装置
US7833813B2 (en) Thin film transistor array panel and method of manufacturing the same
KR20030071627A (ko) 액정표시장치
KR100660531B1 (ko) 반사투과 복합형 박막트랜지스터 액정표시장치
KR20070000546A (ko) 누설전류를 줄일 수 있는 액정표시소자 및 그 제조방법
KR100603841B1 (ko) 반사형 액정표시장치 제조방법
US6853405B2 (en) Method of fabricating liquid crystal display
JP3904828B2 (ja) 液晶表示装置
JP4646018B2 (ja) 液晶表示装置およびその製造方法
US20070188682A1 (en) Method for manufacturing a display device
US8570466B2 (en) Transflective liquid crystal display device having a thin film transistor and manufacturing method thereof
US20080143908A1 (en) Thin film transistor substrate and method of fabricating the same
US20070153170A1 (en) Method of fabricating pixel structure
KR20130027207A (ko) 액정표시장치용 어레이 기판의 제조방법
KR100719333B1 (ko) 반사-투과형 박막트랜지스터 액정 표시 장치 및 그 제조방법
KR100827856B1 (ko) 반투과형 프린지 필드 스위칭 모드 액정표시장치의어레이기판 및 그 제조방법
KR100656694B1 (ko) 반사투과형 액정표시장치
KR20020060844A (ko) 반사투과 복합형 액정표시장치 및 그 형성방법
JP2005292399A (ja) 液晶表示装置用基板及びその製造方法並びにそれを備えた液晶表示装置
KR100916021B1 (ko) 반투과형 액정표시장치의 어레이 기판 제조방법
KR100829708B1 (ko) 액정표시장치 및 그 제조방법
KR100962655B1 (ko) 박막 트랜지스터 기판
JP4668247B2 (ja) 液晶表示装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070907

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100720

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110215

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110317

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110809

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110830

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140909

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4817718

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees