JP4817655B2 - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor device Download PDFInfo
- Publication number
- JP4817655B2 JP4817655B2 JP2004372852A JP2004372852A JP4817655B2 JP 4817655 B2 JP4817655 B2 JP 4817655B2 JP 2004372852 A JP2004372852 A JP 2004372852A JP 2004372852 A JP2004372852 A JP 2004372852A JP 4817655 B2 JP4817655 B2 JP 4817655B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- liquid containing
- silicon film
- surface activity
- crystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
本発明は、半導体装置の作製方法に関し、特に結晶質半導体膜に孔が発生するのを抑制した半導体装置の作製方法に関する。 The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a semiconductor device in which generation of holes in a crystalline semiconductor film is suppressed.
低温短時間で結晶質ケイ素膜を形成する方法として結晶化を助長する元素を用いて、良好な特性を有する非晶質ケイ素膜の作製方法がある。（特許文献１参照。）
As a method for forming a crystalline silicon film at a low temperature in a short time, there is a method for forming an amorphous silicon film having good characteristics by using an element that promotes crystallization. (See
当該方法では、ガラス基板上に非晶質ケイ素膜を形成し、しかる後にニッケルを含む膜を非晶質ケイ素膜上に形成し、その後加熱により非晶質ケイ素膜を結晶化させ結晶質ケイ素膜とする。 In this method, an amorphous silicon film is formed on a glass substrate, and then a film containing nickel is formed on the amorphous silicon film, and then the amorphous silicon film is crystallized by heating to form a crystalline silicon film. And
そして、さらに結晶質ケイ素膜上にエッチングストッパー膜となる酸化膜を介して非晶質ケイ素膜を形成し、再び加熱処理を施すことにより当該非晶質ケイ素膜中に結晶質ケイ素膜中からニッケル元素を拡散させ結晶質ケイ素膜中のニッケル濃度を低減させる。 Further, an amorphous silicon film is formed on the crystalline silicon film through an oxide film serving as an etching stopper film, and heat treatment is performed again, whereby nickel from the crystalline silicon film is added to the amorphous silicon film. The element is diffused to reduce the nickel concentration in the crystalline silicon film.
ニッケル元素が拡散した非晶質ケイ素膜は除去されるが、結晶化の際に加熱されることでその表面に酸化膜が形成される。その為当該酸化膜ををフッ酸で除去してから、非晶質ケイ素膜を除去し、さらにエッチングストッパー膜である酸化膜を除去することで良好な特性を有する結晶質ケイ素膜を得ることができる。 The amorphous silicon film in which the nickel element is diffused is removed, but an oxide film is formed on the surface by heating during crystallization. Therefore, it is possible to obtain a crystalline silicon film having good characteristics by removing the oxide film with hydrofluoric acid, then removing the amorphous silicon film, and further removing the oxide film which is an etching stopper film. it can.
この方法によると、低温で速やかに結晶質ケイ素膜を得ることができ、さらに結晶質ケイ素膜中のニッケル濃度を低減させることができる。 According to this method, a crystalline silicon film can be obtained quickly at a low temperature, and the nickel concentration in the crystalline silicon film can be reduced.
こうして作製された結晶質ケイ素膜は薄膜トランジスタや容量などに好適に用いることができる。
ところで、結晶化を促進する元素を用いて結晶化された結晶質ケイ素膜５０７に行われるゲッタリング処理後にも、ゲッタリング処理を行う際に熱が加えられるため、結晶化を促進する元素が移動する先となる非晶質ケイ素膜５０４（一部結晶化している場合もある。以下ゲッタリングサイトと呼ぶ）上に自然酸化膜５０５が形成される。ゲッタリングサイト５０４は前述したように除去されるものだが、結晶質ケイ素膜５０７とゲッタリングサイト５０４が接して形成されると、結晶質ケイ素膜５０７もゲッタリングサイト５０４と同じケイ素が主成分であるため、ゲッタリングサイト５０４を除去する際のエッチャントで結晶質ケイ素膜５０７まで除去されてしまう。それを防ぐ為に、結晶質ケイ素膜５０７とゲッタリングサイト５０４の間には酸化ケイ素膜よりなるエッチングストッパー５０３が形成されている。なお、結晶質珪素膜５０７は図中、基板５００上に形成された下地絶縁膜５０１上に形成されている（図５参照）。
By the way, since heat is applied during the gettering process after the gettering process performed on the
これら、ゲッタリングサイトや酸化ケイ素膜は続く工程で除去されるものであるが、酸化膜の除去をフッ酸もしくはバッファードフッ酸で行うと、結晶質ケイ素膜の所々に孔があいてしまうことがあった。 These gettering sites and silicon oxide films will be removed in the subsequent process, but if the oxide film is removed with hydrofluoric acid or buffered hydrofluoric acid, there will be holes in the crystalline silicon film. was there.
結晶質ケイ素膜は薄膜トランジスタの活性層や容量として用いられるものであり、結晶質半導体層に孔があいてしまうと、その後に形成されるゲート絶縁膜の被覆性が悪くなるためリーク電流や絶縁耐圧不良の原因となる。そこで本発明では、このような孔の発生を抑制するエッチング方法及び半導体装置の作製方法を提供することを課題とする。 A crystalline silicon film is used as an active layer or a capacitor of a thin film transistor. If there is a hole in the crystalline semiconductor layer, the coverage of the gate insulating film formed after that deteriorates, so that leakage current and withstand voltage are reduced. It causes a defect. In view of the above, an object of the present invention is to provide an etching method and a manufacturing method of a semiconductor device which suppress the generation of such holes.
これらの課題を解決する手段として、本発明の構成の一つはケイ素膜上に形成された酸化ケイ素膜を除去する際に、フッ素と界面活性を示す物質を含む液よりなるエッチャントを用いることを特徴とする。 As a means for solving these problems, one of the constitutions of the present invention is to use an etchant made of a liquid containing fluorine and a substance showing surface activity when removing the silicon oxide film formed on the silicon film. Features.
この構成を取ることによりケイ素膜中にフッ素を含む液へのエッチングレートが高い物質が偏析していたとしても、界面活性を示す物質が含まれていることで酸化ケイ素膜のみを選択性良く除去することが可能となり、ケイ素膜に孔が発生することを抑制することが可能となる。 By adopting this configuration, even if a substance with a high etching rate to the liquid containing fluorine is segregated in the silicon film, only the silicon oxide film is removed with high selectivity by the inclusion of a surface active substance. It is possible to suppress the generation of holes in the silicon film.
本発明の他の構成は、結晶化を促進する元素を用いて結晶化を行った結晶質ケイ素膜上に酸化ケイ素膜を形成し、前記酸化ケイ素膜上に非晶質ケイ素膜を形成し、加熱処理を施すことにより前記結晶質ケイ素膜中に残存していた前記結晶化を促進する元素を前記非晶質ケイ素膜に移動させ、前記加熱処理において前記非晶質ケイ素膜上に形成された酸化ケイ素膜をフッ素と界面活性を示す物質を含む液よりなるエッチャントを用いることで除去することを特徴とする。 In another configuration of the present invention, a silicon oxide film is formed on a crystalline silicon film crystallized using an element that promotes crystallization, an amorphous silicon film is formed on the silicon oxide film, The element that promotes crystallization remaining in the crystalline silicon film is transferred to the amorphous silicon film by performing heat treatment, and is formed on the amorphous silicon film in the heat treatment. The silicon oxide film is removed by using an etchant made of a liquid containing a substance having surface activity with fluorine.
この構成を取ることにより非晶質ケイ素膜中に結晶化を促進する元素及び結晶化を促進する元素とケイ素の化合物が偏析していたとしても、界面活性を示す物質が含まれていることで酸化ケイ素膜のみを選択性良く除去することが可能となり、非晶質ケイ素膜に孔が発生することを抑制することが可能となり、結果としてケイ素膜に孔が発生することを抑制することが可能となる。 By adopting this structure, even if an element that promotes crystallization and a compound of silicon and an element that promotes crystallization are segregated in the amorphous silicon film, a substance exhibiting surface activity is included. It becomes possible to remove only the silicon oxide film with high selectivity, and it is possible to suppress the generation of pores in the amorphous silicon film, and as a result, it is possible to suppress the generation of pores in the silicon film. It becomes.
本発明の他の構成は、前記構成において、前記非晶質ケイ素膜上に形成された酸化ケイ素膜を除去した後、前記非晶質ケイ素膜を除去し、前記結晶質ケイ素膜上に形成した酸化ケイ素膜をフッ素と界面活性を示す物質を含む液よりなるエッチャントを用いることで除去することを特徴とする。 In another configuration of the present invention, the silicon oxide film formed on the amorphous silicon film is removed, and then the amorphous silicon film is removed and formed on the crystalline silicon film. The silicon oxide film is removed by using an etchant made of a liquid containing a substance having surface activity with fluorine.
また、本発明の他の構成は、結晶化を促進する元素を用いて結晶化を行った結晶質ケイ素膜上に形成された酸化ケイ素膜を除去する際にフッ素と界面活性を示す物質を含む液よりなるエッチャントを用いることを特徴とする。 Another structure of the present invention includes a substance that exhibits surface activity with fluorine when removing a silicon oxide film formed on a crystalline silicon film crystallized using an element that promotes crystallization. An etchant made of a liquid is used.
本発明の他の構成は結晶化を促進する元素を用いて結晶化を行った結晶質ケイ素膜にレーザー光などの電磁エネルギーを照射した際に前記結晶質ケイ素膜上に形成された酸化ケイ素膜をフッ素と界面活性を示す物質を含む液よりなるエッチャントで除去することを特徴とする。 Another structure of the present invention is a silicon oxide film formed on the crystalline silicon film when the crystalline silicon film crystallized using an element that promotes crystallization is irradiated with electromagnetic energy such as laser light. Is removed with an etchant made of a liquid containing a substance exhibiting surface activity with fluorine.
本発明の他の構成は、結晶化を促進する元素を用いて結晶化を行った結晶質ケイ素膜を用いた半導体装置を作成する際、ゲート絶縁膜を形成する前に前記結晶質ケイ素膜上に形成されている酸化ケイ素膜をフッ素と界面活性を示す物質を含む液よりなるエッチャントを用いることで除去することを特徴とする。 According to another configuration of the present invention, when a semiconductor device using a crystalline silicon film crystallized using an element that promotes crystallization is formed, the gate insulating film is formed on the crystalline silicon film before the gate insulating film is formed. The silicon oxide film thus formed is removed by using an etchant made of a liquid containing a substance having surface activity with fluorine.
本発明の他の構成は、結晶化を促進する元素を用いて結晶化を行った結晶質ケイ素膜にチャネルドーピングを行う前に前記結晶質ケイ素膜上に形成されている酸化ケイ素膜をフッ素と界面活性を示す物質を含む液よりなるエッチャントを用いることで除去することを特徴とする。 According to another configuration of the present invention, the silicon oxide film formed on the crystalline silicon film before the channel doping is performed on the crystalline silicon film crystallized using an element that promotes crystallization. It is removed by using an etchant made of a liquid containing a substance exhibiting surface activity.
本発明の他の構成は、結晶化を促進する元素を用いて結晶化を行った結晶質ケイ素膜を所望の形状に加工し、前記結晶質ケイ素膜を覆って酸化ケイ素膜よりなる絶縁層を形成する工程を含む半導体装置の作製方法において、前記酸化ケイ素膜に導通をとるために前記絶縁層に開口部を設ける際、フッ素と界面活性を示す物質を含む液よりなるエッチャントを用いることを特徴とする。 In another aspect of the present invention, a crystalline silicon film crystallized using an element that promotes crystallization is processed into a desired shape, and an insulating layer made of a silicon oxide film covering the crystalline silicon film is formed. In the method for manufacturing a semiconductor device including a forming step, an etchant made of a liquid containing fluorine and a substance having surface activity is used when an opening is provided in the insulating layer in order to conduct the silicon oxide film. And
この構成を取ることにより結晶質ケイ素膜中に結晶化を促進する元素及び結晶化を促進する元素とケイ素の化合物が偏析していたとしても、界面活性を示す物質が含まれていることで酸化ケイ素膜のみを選択性良く除去することが可能となり、結晶質ケイ素膜に孔が発生を抑制することが可能となる。 By adopting this structure, the crystalline silicon film is oxidized by the inclusion of a substance exhibiting surface activity even if the element that promotes crystallization and the compound of the element that promotes crystallization and silicon are segregated. Only the silicon film can be removed with high selectivity, and generation of pores in the crystalline silicon film can be suppressed.
本発明の他の構成は、前記構成において前記半導体装置とは薄膜トランジスタであることを特徴とする。 Another structure of the present invention is characterized in that the semiconductor device in the structure is a thin film transistor.
本発明の他の構成は前記構成において前記半導体装置とは容量であることを特徴とする。 Another structure of the present invention is characterized in that the semiconductor device in the structure is a capacitor.
本発明の他の構成は前記構成において、前記界面活性を示す物質とは有機溶剤であることを特徴とする。 Another structure of the present invention is characterized in that, in the structure described above, the substance exhibiting surface activity is an organic solvent.
本発明の他の構成は前記構成において、前記界面活性を示す物質とは界面活性剤であることを特徴とする。 Another structure of the present invention is characterized in that, in the structure described above, the substance exhibiting the surface activity is a surfactant.
本発明の他の構成は前記構成において、前記界面活性を示す物質とは有機酸であることを特徴とする。 Another structure of the present invention is characterized in that, in the structure described above, the substance exhibiting surface activity is an organic acid.
本発明の他の構成は前記構成において、前記界面活性を示す物質とは界面活性剤と有機溶剤であることを特徴とする。 Another structure of the present invention is characterized in that, in the structure described above, the substance exhibiting surface activity is a surfactant and an organic solvent.
本発明の他の構成は前記構成において、前記界面活性を示す物質とは界面活性剤と有機酸であることを特徴とする。 Another structure of the present invention is characterized in that, in the structure described above, the substance exhibiting surface activity is a surfactant and an organic acid.
本発明の他の構成は、前記構成において、前記フッ素を含む液とはフッ酸であることを特徴する。 Another structure of the present invention is characterized in that, in the structure, the liquid containing fluorine is hydrofluoric acid.
本発明の他の構成は、前記構成において、前記フッ素を含む液とはフッ酸とフッ化アンモニウムの混合液であることを特徴とする。 Another structure of the present invention is characterized in that, in the structure described above, the liquid containing fluorine is a mixed liquid of hydrofluoric acid and ammonium fluoride.
本発明の他の構成は、前記構成において、フッ素と界面活性を示す物質を含む液よりなるエッチャントとは、界面活性剤とフッ素を含むｐＨが５以上、このましくは５．５以上の液であることを特徴とする。 According to another configuration of the present invention, in the above configuration, the etchant made of a liquid containing a substance exhibiting surface activity with fluorine has a pH of 5 or more, preferably 5.5 or more, containing the surfactant and fluorine. It is characterized by being.
また、本発明の構成の一つは、結晶化を促進する元素を用いて結晶化した結晶質ケイ素膜にレーザー光を照射し、前記レーザー光を照射することにより前記結晶質ケイ素膜表面に形成された酸化ケイ素膜をフッ素と界面活性を示す物質を含む液により除去することを特徴とする半導体装置の作製方法である。 Further, one of the configurations of the present invention is that a crystalline silicon film crystallized using an element that promotes crystallization is irradiated with laser light, and is formed on the surface of the crystalline silicon film by irradiating the laser light. A method for manufacturing a semiconductor device is characterized in that the silicon oxide film thus formed is removed with a liquid containing fluorine and a substance exhibiting surface activity.
本発明の他の構成は、結晶化を促進する元素を用いて結晶化した結晶質ケイ素膜上に酸化ケイ素膜を形成し、前記酸化ケイ素膜上に非晶質ケイ素膜を形成し、加熱処理を行い、前記加熱処理により前記非晶質ケイ素膜表面に形成された酸化ケイ素膜をフッ素と界面活性を示す物質を含む液により除去することを特徴とする半導体装置の作製方法である。 In another configuration of the present invention, a silicon oxide film is formed on a crystalline silicon film crystallized using an element that promotes crystallization, an amorphous silicon film is formed on the silicon oxide film, and heat treatment is performed. And the silicon oxide film formed on the surface of the amorphous silicon film by the heat treatment is removed with a liquid containing fluorine and a substance exhibiting surface activity.
本発明の他の構成は、結晶化を促進する元素を用いて結晶化した結晶質ケイ素膜上に酸化ケイ素膜を形成し、前記酸化ケイ素膜上に非晶質ケイ素膜を形成し、加熱処理を行い、前記非晶質ケイ素膜を除去し、前記結晶質ケイ素膜上に形成した前記酸化ケイ素膜をフッ素と界面活性を示す物質を含む液により除去することを特徴とする半導体装置の作製方法である。 In another configuration of the present invention, a silicon oxide film is formed on a crystalline silicon film crystallized using an element that promotes crystallization, an amorphous silicon film is formed on the silicon oxide film, and heat treatment is performed. And removing the amorphous silicon film, and removing the silicon oxide film formed on the crystalline silicon film with a liquid containing fluorine and a substance exhibiting surface activity. It is.
本発明の他の構成は、結晶化を促進する元素を用いて結晶化した結晶質ケイ素膜にレーザー光を照射し、前記レーザー光を照射することにより前記結晶質ケイ素膜表面に形成された酸化ケイ素膜をフッ素と界面活性を示す物質を含む液により除去し、前記結晶質ケイ素膜上に酸化ケイ素膜を形成し、前記酸化ケイ素膜上に非晶質ケイ素膜を形成し、
加熱処理を行い、前記加熱処理により前記非晶質ケイ素膜表面に形成された酸化ケイ素膜をフッ素と界面活性を示す物質を含む液により除去することを特徴とする半導体装置の作製方法である。
According to another configuration of the present invention, a crystalline silicon film crystallized using an element that promotes crystallization is irradiated with laser light, and the oxidation formed on the surface of the crystalline silicon film by irradiating the laser light. Removing the silicon film with a liquid containing fluorine and a substance having surface activity, forming a silicon oxide film on the crystalline silicon film, forming an amorphous silicon film on the silicon oxide film,
In the method for manufacturing a semiconductor device, heat treatment is performed, and the silicon oxide film formed on the surface of the amorphous silicon film by the heat treatment is removed with a liquid containing fluorine and a substance having surface activity.
本発明の他の構成は、結晶化を促進する元素を用いて結晶化した結晶質ケイ素膜にレーザー光を照射し、前記レーザー光を照射することにより前記結晶質ケイ素膜表面に形成された酸化ケイ素膜をフッ素と界面活性を示す物質を含む液により除去し、前記結晶質ケイ素膜上に酸化ケイ素膜を形成し、前記酸化ケイ素膜上に非晶質ケイ素膜を形成し、加熱処理を行い、前記非晶質ケイ素膜を除去し、前記結晶質ケイ素膜上に形成した前記酸化ケイ素膜をフッ素と界面活性を示す物質を含む液により除去することを特徴とする半導体装置の作製方法である。 According to another configuration of the present invention, a crystalline silicon film crystallized using an element that promotes crystallization is irradiated with laser light, and the oxidation formed on the surface of the crystalline silicon film by irradiating the laser light. The silicon film is removed with a liquid containing fluorine and a substance having surface activity, a silicon oxide film is formed on the crystalline silicon film, an amorphous silicon film is formed on the silicon oxide film, and heat treatment is performed. And removing the amorphous silicon film, and removing the silicon oxide film formed on the crystalline silicon film with a liquid containing fluorine and a substance exhibiting surface activity. .
本発明の他の構成は、結晶化を促進する元素を用いて結晶化した結晶質ケイ素膜上に酸化ケイ素膜を形成し、前記酸化ケイ素膜上に非晶質ケイ素膜を形成し、加熱処理を行い、前記加熱処理により前記非晶質ケイ素膜表面に形成された酸化ケイ素膜をフッ素と界面活性を示す物質を含む液により除去し、前記非晶質ケイ素膜を除去し、前記結晶質ケイ素膜上に形成した前記酸化ケイ素膜をフッ素と界面活性を示す物質を含む液により除去することを特徴とする半導体装置の作製方法である。 In another configuration of the present invention, a silicon oxide film is formed on a crystalline silicon film crystallized using an element that promotes crystallization, an amorphous silicon film is formed on the silicon oxide film, and heat treatment is performed. Removing the silicon oxide film formed on the surface of the amorphous silicon film by the heat treatment with a liquid containing fluorine and a substance exhibiting surface activity, removing the amorphous silicon film, and removing the crystalline silicon. A method of manufacturing a semiconductor device, wherein the silicon oxide film formed on the film is removed with a liquid containing fluorine and a substance having surface activity.
本発明の他の構成は、結晶化を促進する元素を用いて結晶化した結晶質ケイ素膜にレーザー光を照射し、前記レーザー光を照射することにより前記結晶質ケイ素膜表面に形成された酸化ケイ素膜をフッ素と界面活性を示す物質を含む液により除去し、結晶質ケイ素膜上に酸化ケイ素膜を形成し、前記酸化ケイ素膜上に非晶質ケイ素膜を形成し、加熱処理を行い、前記加熱処理により前記非晶質ケイ素膜表面に形成された酸化ケイ素膜をフッ素と界面活性を示す物質を含む液により除去し、前記非晶質ケイ素膜を除去し、前記結晶質ケイ素膜上に形成した前記酸化ケイ素膜をフッ素と界面活性を示す物質を含む液により除去することを特徴とする半導体装置の作製方法である。 According to another configuration of the present invention, a crystalline silicon film crystallized using an element that promotes crystallization is irradiated with laser light, and the oxidation formed on the surface of the crystalline silicon film by irradiating the laser light. The silicon film is removed with a liquid containing fluorine and a substance having surface activity, a silicon oxide film is formed on the crystalline silicon film, an amorphous silicon film is formed on the silicon oxide film, and heat treatment is performed. The silicon oxide film formed on the surface of the amorphous silicon film by the heat treatment is removed by a liquid containing fluorine and a substance exhibiting surface activity, the amorphous silicon film is removed, and the crystalline silicon film is formed on the crystalline silicon film. In the method for manufacturing a semiconductor device, the formed silicon oxide film is removed with a liquid containing a substance having surface activity with fluorine.
本発明の他の構成は、結晶化を促進する元素を用いて結晶化した結晶質ケイ素膜をパターニングして所望の形状の結晶質ケイ素膜とし、前記結晶質ケイ素膜表面に形成されたの酸化ケイ素膜をフッ素と界面活性を示す物質を含む液により除去し、前記結晶質ケイ素膜を覆ってゲート絶縁膜を形成することを特徴とする半導体装置の作製方法である。 According to another aspect of the present invention, a crystalline silicon film crystallized using an element that promotes crystallization is patterned into a crystalline silicon film having a desired shape, and an oxidation formed on the surface of the crystalline silicon film. A method for manufacturing a semiconductor device, comprising removing a silicon film with a liquid containing a substance having surface activity with fluorine and covering the crystalline silicon film to form a gate insulating film.
本発明の他の構成は、結晶化を促進する元素を用いて結晶化した結晶質ケイ素膜を用いた半導体装置の作製方法であって、前記結晶化した結晶質ケイ素膜をパターニングして所望の形状の結晶質ケイ素膜とし、前記結晶質ケイ素膜表面に形成されたの酸化ケイ素膜をフッ素と界面活性を示す物質を含む液により除去し、前記結晶性ケイ素膜上に酸化膜ケイ素膜を形成し、半導体装置の閾値を制御するための不純物の導入を行うことを特徴とする半導体装置の作製方法である。 Another configuration of the present invention is a method for manufacturing a semiconductor device using a crystalline silicon film crystallized using an element that promotes crystallization, and the crystallized crystalline silicon film is patterned to obtain a desired A crystalline silicon film having a shape is formed, and the silicon oxide film formed on the surface of the crystalline silicon film is removed with a solution containing fluorine and a substance having surface activity, and the silicon oxide film is formed on the crystalline silicon film. Then, a semiconductor device manufacturing method is characterized in that impurities for controlling a threshold value of the semiconductor device are introduced.
本発明の他の構成は、結晶化を促進する元素を用いて結晶化した結晶質ケイ素膜を用いた半導体装置の作製方法であって、前記結晶質ケイ素膜を覆う絶縁膜にコンタクトホールを形成し、前記コンタクトホール内における前記結晶質ケイ素膜の表面に形成された酸化ケイ素膜をフッ素と界面活性を示す物質を含む液により除去し、前記結晶質ケイ素膜に接続する金属配線を形成することを特徴とする半導体装置の作製方法である。 Another structure of the present invention is a method for manufacturing a semiconductor device using a crystalline silicon film crystallized using an element that promotes crystallization, wherein a contact hole is formed in an insulating film covering the crystalline silicon film And removing the silicon oxide film formed on the surface of the crystalline silicon film in the contact hole with a liquid containing fluorine and a substance having surface activity to form a metal wiring connected to the crystalline silicon film. This is a method for manufacturing a semiconductor device.
本発明の他の構成は、結晶化を促進する元素を用いて結晶化した結晶質ケイ素膜上に第１のケイ素と酸素を主成分とする膜を形成し、第１のケイ素と酸素を主成分とする膜上に非晶質ケイ素膜を形成し、加熱処理を行い、加熱処理により非晶質ケイ素膜表面に形成された第２のケイ素と酸素を主成分とする膜をフッ素と界面活性を示す物質を含む液により除去することを特徴とする半導体装置の作製方法である。 In another configuration of the present invention, a film mainly composed of first silicon and oxygen is formed on a crystalline silicon film crystallized using an element that promotes crystallization, and the first silicon and oxygen are mainly used. An amorphous silicon film is formed on the component film, heat-treated, and a second silicon-oxygen film formed on the surface of the amorphous silicon film by the heat-treatment is fluorine and surface active. A method for manufacturing a semiconductor device is characterized in that the semiconductor device is removed with a liquid containing a substance indicating the above.
本発明の他の構成は、結晶化を促進する元素を用いて結晶化した結晶質ケイ素膜上に第１のケイ素と酸素を主成分とする膜を形成し、第１のケイ素と酸素を主成分とする膜上に非晶質ケイ素膜を形成し、加熱処理を行い、非晶質ケイ素膜を除去し、結晶質ケイ素膜上に形成した第１のケイ素と酸素を主成分とする膜をフッ素と界面活性を示す物質を含む液により除去することを特徴とする半導体装置の作製方法である。 In another configuration of the present invention, a film mainly composed of first silicon and oxygen is formed on a crystalline silicon film crystallized using an element that promotes crystallization, and the first silicon and oxygen are mainly used. An amorphous silicon film is formed on the component film, heat-treated, the amorphous silicon film is removed, and a first silicon-oxygen film formed on the crystalline silicon film is formed. A method for manufacturing a semiconductor device is characterized by removing with a liquid containing fluorine and a substance exhibiting surface activity.
本発明の他の構成は、結晶化を促進する元素を用いて結晶化した結晶質ケイ素膜にレーザー光を照射し、レーザー光を照射することにより結晶質ケイ素膜表面に形成された第１のケイ素と酸素を主成分とする膜をフッ素と界面活性を示す物質を含む液により除去し、結晶質ケイ素膜上に第２のケイ素と酸素を主成分とする膜を形成し、第２のケイ素と酸素を主成分とする膜上に非晶質ケイ素膜を形成し、加熱処理を行い、加熱処理により非晶質ケイ素膜表面に形成された第３のケイ素と酸素を主成分とする膜をフッ素と界面活性を示す物質を含む液により除去することを特徴とする半導体装置の作製方法である。 According to another configuration of the present invention, the crystalline silicon film crystallized using an element that promotes crystallization is irradiated with laser light, and the first silicon formed on the surface of the crystalline silicon film by irradiating the laser light. A film containing silicon and oxygen as main components is removed by a liquid containing fluorine and a substance having surface activity, and a second silicon and oxygen-containing film is formed over the crystalline silicon film. An amorphous silicon film is formed on a film containing oxygen and oxygen as a main component, heat treatment is performed, and a third silicon and oxygen main film formed on the surface of the amorphous silicon film by the heat treatment is formed. A method for manufacturing a semiconductor device is characterized by removing with a liquid containing fluorine and a substance exhibiting surface activity.
本発明の他の構成は、結晶化を促進する元素を用いて結晶化した結晶質ケイ素膜にレーザー光を照射し、レーザー光を照射することにより結晶質ケイ素膜表面に形成された第１のケイ素と酸素を主成分とする膜をフッ素と界面活性を示す物質を含む液により除去し、結晶質ケイ素膜上に第２のケイ素と酸素を主成分とする膜を形成し、第２のケイ素と酸素を主成分とする膜上に非晶質ケイ素膜を形成し、加熱処理を行い、非晶質ケイ素膜を除去し、結晶質ケイ素膜上に形成した第２のケイ素と酸素を主成分とする膜をフッ素と界面活性を示す物質を含む液により除去することを特徴とする半導体装置の作製方法である。 According to another configuration of the present invention, the crystalline silicon film crystallized using an element that promotes crystallization is irradiated with laser light, and the first silicon formed on the surface of the crystalline silicon film by irradiating the laser light. A film containing silicon and oxygen as main components is removed by a liquid containing fluorine and a substance having surface activity, and a second silicon and oxygen-containing film is formed over the crystalline silicon film. An amorphous silicon film is formed on a film containing oxygen and oxygen as main components, heat treatment is performed, the amorphous silicon film is removed, and a second silicon and oxygen formed on the crystalline silicon film are used as main components. A method of manufacturing a semiconductor device, wherein the film is removed with a liquid containing fluorine and a substance exhibiting surface activity.
本発明の他の構成は、結晶化を促進する元素を用いて結晶化した結晶質ケイ素膜上に第１のケイ素と酸素を主成分とする膜を形成し、第１のケイ素と酸素を主成分とする膜上に非晶質ケイ素膜を形成し、加熱処理を行い、加熱処理により非晶質ケイ素膜表面に形成された第２のケイ素と酸素を主成分とする膜をフッ素と界面活性を示す物質を含む液により除去し、非晶質ケイ素膜を除去し、結晶質ケイ素膜上に形成した第１のケイ素と酸素を主成分とする膜をフッ素と界面活性を示す物質を含む液により除去することを特徴とする半導体装置の作製方法である。 In another configuration of the present invention, a film mainly composed of first silicon and oxygen is formed on a crystalline silicon film crystallized using an element that promotes crystallization, and the first silicon and oxygen are mainly used. An amorphous silicon film is formed on the component film, heat-treated, and a second silicon-oxygen film formed on the surface of the amorphous silicon film by the heat-treatment is fluorine and surface active. A liquid containing a substance exhibiting surface activity and fluorine is removed from the amorphous silicon film by removing the amorphous silicon film with a liquid containing a substance exhibiting oxygen, and the first silicon and oxygen film formed on the crystalline silicon film. This is a method for manufacturing a semiconductor device.
本発明の他の構成は、結晶化を促進する元素を用いて結晶化した結晶質ケイ素膜にレーザー光を照射し、レーザー光を照射することにより結晶質ケイ素膜表面に形成された第１のケイ素と酸素を主成分とする膜をフッ素と界面活性を示す物質を含む液により除去し、結晶質ケイ素膜上に第２のケイ素と酸素を主成分とする膜を形成し、第２のケイ素と酸素を主成分とする膜上に非晶質ケイ素膜を形成し、加熱処理を行い、加熱処理により非晶質ケイ素膜表面に形成された第３のケイ素と酸素を主成分とする膜をフッ素と界面活性を示す物質を含む液により除去し、非晶質ケイ素膜を除去し、結晶質ケイ素膜上に形成した第２のケイ素と酸素を主成分とする膜をフッ素と界面活性を示す物質を含む液により除去することを特徴とする半導体装置の作製方法である。 According to another configuration of the present invention, the crystalline silicon film crystallized using an element that promotes crystallization is irradiated with laser light, and the first silicon formed on the surface of the crystalline silicon film by irradiating the laser light. A film containing silicon and oxygen as main components is removed by a liquid containing fluorine and a substance having surface activity, and a second silicon and oxygen-containing film is formed over the crystalline silicon film. An amorphous silicon film is formed on a film containing oxygen and oxygen as a main component, heat treatment is performed, and a third silicon and oxygen main film formed on the surface of the amorphous silicon film by the heat treatment is formed. Removed with a liquid containing fluorine and a substance showing surface activity, removed the amorphous silicon film, and the second silicon and oxygen-containing film formed on the crystalline silicon film shows surface activity with fluorine. Semiconductor device characterized by being removed by liquid containing substance It is a manufacturing method.
本発明の他の構成は、結晶化を促進する元素を用いて結晶化した結晶質ケイ素膜をパターニングして所望の形状の結晶質ケイ素膜とし、結晶質ケイ素膜表面に形成された第１のケイ素と酸素を主成分とする膜をフッ素と界面活性を示す物質を含む液により除去し、結晶質ケイ素膜を覆ってゲート絶縁膜を形成することを特徴とする半導体装置の作製方法である。 According to another configuration of the present invention, a crystalline silicon film crystallized using an element that promotes crystallization is patterned into a crystalline silicon film having a desired shape, and the first silicon film formed on the surface of the crystalline silicon film is formed. A method for manufacturing a semiconductor device is characterized in that a film containing silicon and oxygen as main components is removed with a liquid containing fluorine and a substance exhibiting surface activity, and a gate insulating film is formed to cover a crystalline silicon film.
本発明の他の構成は、結晶化を促進する元素を用いて結晶化した結晶質ケイ素膜を用いた半導体装置の作製方法であって、結晶質ケイ素膜表面に形成されたの第１のケイ素と酸素を主成分とする膜をフッ素と界面活性を示す物質を含む液により除去し、結晶質ケイ素膜表面に第２のケイ素と酸素を主成分とする膜を形成し、半導体装置の閾値を制御するための不純物の導入を行うことを特徴とする薄膜トランジスタの作製方法である。 Another structure of the present invention is a method for manufacturing a semiconductor device using a crystalline silicon film crystallized using an element that promotes crystallization, the first silicon formed on the surface of the crystalline silicon film The film containing oxygen and oxygen as a main component is removed by a liquid containing fluorine and a substance having surface activity, and a second silicon and oxygen film is formed on the surface of the crystalline silicon film. A method for manufacturing a thin film transistor is characterized by introducing impurities for control.
本発明の他の構成は、結晶化を促進する元素を用いて結晶化した結晶質ケイ素膜を用いた半導体装置の作製方法であって、結晶質ケイ素膜を覆う絶縁膜にコンタクトホールを形成し、コンタクトホール内における結晶質ケイ素膜の表面に形成されたケイ素と酸素を主成分とする膜をフッ素と界面活性を示す物質を含む液により除去し、結晶質ケイ素膜に接続する金属配線を形成することを特徴とする半導体装置の作製方法である。 Another structure of the present invention is a method for manufacturing a semiconductor device using a crystalline silicon film crystallized using an element that promotes crystallization, wherein a contact hole is formed in an insulating film covering the crystalline silicon film. The silicon and oxygen-containing film formed on the surface of the crystalline silicon film in the contact hole is removed with a liquid containing fluorine and a substance having surface activity to form a metal wiring connected to the crystalline silicon film. A method for manufacturing a semiconductor device is provided.
本発明の他の構成は、前記構成において、界面活性を示す物質とは、有機溶剤、有機酸及び界面活性剤のうちいずれか一つもしくは複数種であることを特徴とする半導体装置の作製方法である。 Another structure of the present invention is a method for manufacturing a semiconductor device, wherein the substance exhibiting surface activity is one or more of an organic solvent, an organic acid, and a surfactant. It is.
本発明の他の構成は、前記構成において、前記フッ素を含む液とはフッ酸が含まれている液であることを特徴とする半導体装置の作製方法である。 Another structure of the present invention is a method for manufacturing a semiconductor device, characterized in that, in the structure, the liquid containing fluorine is a liquid containing hydrofluoric acid.
本発明の他の構成は、前記構成において、前記フッ素を含む液とはフッ酸とフッ化アンモニウムが含まれている液であることを特徴とする半導体装置の作製方法である。 Another structure of the present invention is a method for manufacturing a semiconductor device, characterized in that, in the structure, the liquid containing fluorine is a liquid containing hydrofluoric acid and ammonium fluoride.
本発明の他の構成は、前記構成において、フッ素と界面活性剤を含む液のｐＨが５以上であることを特徴とする半導体装置の作製方法である。 Another structure of the present invention is a method for manufacturing a semiconductor device, characterized in that, in the structure described above, the pH of the liquid containing fluorine and a surfactant is 5 or more.
本発明の他の構成は、前記構成において、フッ素と界面活性剤を含む液のｐＨが５．５以上であることを特徴とする半導体装置の作製方法である。 Another structure of the present invention is a method for manufacturing a semiconductor device, characterized in that, in the structure described above, the pH of the liquid containing fluorine and a surfactant is 5.5 or more.
本発明を用いることにより、ケイ素膜を貫通するような孔の発生を抑制することができ、結果として結晶質ケイ素膜の孔を抑制することができる。これにより結晶質ケイ素膜を用いて形成される薄膜トランジスタや容量におけるゲート絶縁膜の被覆性不良を防ぎ、絶縁耐圧不良、リーク電流の発生を抑制し、これらが原因でおこる不良を少なくすることができ、歩留まり向上や信頼性の向上が見込める。 By using the present invention, the generation of holes that penetrate the silicon film can be suppressed, and as a result, the holes in the crystalline silicon film can be suppressed. This prevents poor coverage of the gate insulating film in thin film transistors and capacitors formed using crystalline silicon films, suppresses dielectric breakdown voltage failure and leakage current, and reduces defects caused by these. , Yield improvement and reliability improvement can be expected.
また、本発明を用いて作製された半導体装置及び発光装置はその心臓部である半導体特性を示す素子の信頼性や歩留まりが向上するため、低コストでかつ信頼性の良い装置となりうる。 In addition, a semiconductor device and a light-emitting device manufactured using the present invention can be a low-cost and highly reliable device because the reliability and yield of an element that exhibits the semiconductor characteristics that are the heart of the device are improved.
（実施の形態１）
以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。
(Embodiment 1)
Hereinafter, embodiments of the present invention will be described with reference to the drawings. However, the present invention can be implemented in many different modes, and those skilled in the art can easily understand that the modes and details can be variously changed without departing from the spirit and scope of the present invention. Is done. Therefore, the present invention is not construed as being limited to the description of this embodiment mode.
本実施の形態では、ゲッタリングを行う際に結晶質ケイ素膜表面に形成する酸化ケイ素膜からなるエッチングストッパーと、当該エッチングストッパー上に形成される非晶質ケイ素膜よりなるゲッタリングサイト上に形成される自然酸化膜（酸化ケイ素膜）を除去する際に結晶質ケイ素膜表面に孔が発生しない方法について図１を参照しながら説明する。 In this embodiment, an etching stopper made of a silicon oxide film formed on the crystalline silicon film surface when gettering is performed, and a gettering site made of an amorphous silicon film formed on the etching stopper. A method for preventing generation of pores on the surface of the crystalline silicon film when removing the natural oxide film (silicon oxide film) will be described with reference to FIG.
まず、基板１００上に下地絶縁膜１０１を形成してから非晶質ケイ素膜を成膜し、結晶化を促進する元素を用いて結晶化することで結晶質ケイ素膜１０２とする（図１（Ａ））。
First, after forming the
基板１００としてはガラス基板、石英基板、結晶性ガラスなどの絶縁性基板や、セラミック基板、ステンレス基板、金属基板（タンタル、タングステン、モリブデン等）、半導体基板、プラスチック基板（ポリイミド、アクリル、ポリエチレンテレフタレート、ポリカーボネート、ポリアリレート、ポリエーテルスルホン等）等を用いることができるが、少なくともプロセス中に発生する熱に絶えうる材料を使用する。本実施の形態においてはガラス基板を使用する。
As the
下地膜１０１は基板１００中のアルカリ金属やアルカリ土類金属が、結晶性ケイ素膜１０２中に拡散するのを防ぐ為に設ける。このような元素は結晶性ケイ素膜の半導体特性に悪影響をおよぼしてしまうためである。材料としては酸化ケイ素、窒化ケイ素、窒化酸化ケイ素及び窒化酸化ケイ素などを用いることができ、単層または積層構造とすることにより形成する。なお、アルカリ金属やアルカリ土類金属の拡散の心配のない基板であれば特に下地絶縁膜は設ける必要がない。
The
本実施の形態においては下地絶縁膜１０１は積層構造により作製し、１層目の絶縁膜として窒化酸化ケイ素膜を５０ｎｍ、２層目の絶縁膜として酸化窒化ケイ素膜を１００ｎｍで形成した。なお、窒化酸化ケイ素膜と酸化窒化ケイ素膜はその窒素と酸素の割合が異なっていることを意味しており、前者の方がより窒素の含有量が高いことを示している。１層目の下地膜は、プラズマＣＶＤ法により、原料ガスにＳｉＨ4、Ｎ2Ｏ、ＮＨ3、Ｈ2を使用し、圧力が０．３Ｔｏｒｒ、ＲＦパワーが５０Ｗ、ＲＦ周波数が６０ＭＨｚ、基板温度が４００℃として形成する。２層目の下地膜は同じくプラズマＣＶＤ法により、原料ガスにＳｉＨ4、Ｎ2Ｏを用い、圧力が０．３Ｔｏｒｒ、ＲＦパワーが１５０Ｗ、ＲＦ周波数が６０ＭＨｚ、基板温度が４００度の条件で形成する。
In this embodiment mode, the
続いて下地絶縁膜上に非晶質ケイ素膜を２５〜１００ｎｍ（好ましくは３０〜６０ｎｍ）の膜厚で形成する。作製方法としては、公知の方法、例えばスパッタ法、減圧ＣＶＤ法、またはプラズマＣＶＤ法等が使用できる。本実施の形態では、プラズマＣＶＤ法により膜厚５０ｎｍに形成する。 Subsequently, an amorphous silicon film is formed with a thickness of 25 to 100 nm (preferably 30 to 60 nm) on the base insulating film. As a manufacturing method, a known method such as a sputtering method, a low pressure CVD method, or a plasma CVD method can be used. In this embodiment mode, the film is formed with a thickness of 50 nm by a plasma CVD method.
続いて非晶質ケイ素膜の結晶化を行う。結晶化は非晶質ケイ素膜の結晶化を促進する元素を用い、加熱処理を行うことによって行う。結晶化を促進する元素とは、代表的にはニッケルが挙げられ、このような元素を用いることによって用いない場合に比べて低温、短時間で結晶化が行われるためガラス基板など比較的熱に弱い基板を使用する際に好適に用いることが可能である。このような結晶化を促進する元素としては、ニッケルの他に鉄、パラジウム、スズ、鉛、コバルト、白金、銅、金などがある。この中から一種もしくは複数種を用いればよい。 Subsequently, the amorphous silicon film is crystallized. Crystallization is performed by heat treatment using an element that promotes crystallization of the amorphous silicon film. An example of an element that promotes crystallization is nickel. By using such an element, crystallization is performed at a lower temperature and in a shorter time than when not used. It can be suitably used when a weak substrate is used. Examples of such elements that promote crystallization include iron, palladium, tin, lead, cobalt, platinum, copper, and gold in addition to nickel. One or more of these may be used.
このような元素の添加方法としては、例えばこのような元素の塩を溶媒に溶かしてスピンコート法やディップ法などで塗布する方法がある。溶媒としては有機溶媒や水などが使用できるが、ケイ素膜上に直接触れるため、半導体特性に悪影響を及ぼさないものを選ぶことが肝要である。また、塩についても同様である。 As an addition method of such an element, for example, there is a method in which a salt of such an element is dissolved in a solvent and applied by a spin coating method or a dip method. As the solvent, an organic solvent, water, or the like can be used. However, it is important to select a solvent that does not adversely affect the semiconductor characteristics because it directly touches the silicon film. The same applies to the salt.
本実施の形態では、結晶化を促進する元素としてＮｉを用いる場合の一例を紹介する。Ｎｉは酢酸塩や硝酸塩を１０ｐｐｍ水溶液として用いると良い。この水溶液をスピンコート法により非晶質ケイ素膜上に塗布するのだが、ケイ素膜の表面は疎水性であるために均一に塗布できない可能性があるので、あらかじめオゾン水などで非晶質ケイ素膜表面を処理し、極薄い酸化膜を形成しておくことが好ましい。 In this embodiment, an example of using Ni as an element for promoting crystallization is introduced. Ni is good to use acetate and nitrate as 10ppm aqueous solution. This aqueous solution is applied onto the amorphous silicon film by spin coating, but the surface of the silicon film is hydrophobic and may not be uniformly applied. It is preferable to treat the surface to form an extremely thin oxide film.
結晶化を促進する元素の非晶質ケイ素膜への導入方法としては他にイオン注入法、Ｎｉを含有する水蒸気雰囲気中での加熱、ターゲットをＮｉ材料としてのスパッタリングなどが考えられる。 Other methods for introducing an element that promotes crystallization into an amorphous silicon film include ion implantation, heating in a water vapor atmosphere containing Ni, and sputtering using a Ni material as a target.
次いで、加熱処理を行い、非晶質半導体膜を結晶化させる。触媒元素を用いているため、５００〜６５０度で１分〜２４時間程度加熱処理を行えばよい。この結晶化処理により、非晶質ケイ素膜は結晶質ケイ素膜１０２となる。この際、磁場をかけて、その磁気エネルギーと合わせて結晶化させてもよいし、高出力マイクロ波を使用しても構わない。本実施の形態では、縦型炉を用いて５００℃で１時間熱処理後、５５０℃４時間で熱処理を行うことで結晶質ケイ素膜１０２が形成される。
Next, heat treatment is performed to crystallize the amorphous semiconductor film. Since a catalytic element is used, heat treatment may be performed at 500 to 650 degrees for about 1 minute to 24 hours. By this crystallization treatment, the amorphous silicon film becomes the
続いて、レーザによる結晶化を行い、結晶質ケイ素膜１０２中の欠陥を低減させることにより結晶性を向上させる。レーザ結晶化法は、レーザ発振装置として、パルス発振型、または連続発振型の気体または固体及び金属レーザ発振装置を用いれば良い。気体レーザとしては、エキシマレーザ、Ａｒレーザ、Ｋｒレーザ等があり、固体レーザとしては、ＹＡＧレーザ、ＹＶＯ4レーザ、ＹＬＦレーザ、ＹＡｌＯ3レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライドレーザ、サファイアレーザ、金属レーザとしては、ヘリウムカドミウムレーザ、銅蒸気レーザ、金蒸気レーザが挙げられるなどがある。固体レーザのレーザ媒質である結晶には、Ｃｒ3+、Ｃｒ4+、Ｎｄ3+、Ｅｒ3+、Ｃｅ3+、Ｃｏ2+、Ｔｉ3+、Ｙｂ3+又は、Ｖ3+から選択される一種又は複数種が不純物としてドープされている。
Subsequently, crystallization is performed by laser to improve the crystallinity by reducing defects in the
レーザ発振装置により発振されたレーザは光学系を用いて線状にして照射を行うと好ましい。線状レーザは通常用いられるシリンドリカルレンズや凹型を有するミラーなどを用いることで得ることができる。照射条件としては、パワー密度が０．０１〜１００ＭＷ／ｃｍ2程度、照射雰囲気としては大気、または酸素濃度を制御した雰囲気、Ｎ2雰囲気または真空中が挙げられる。また、パルス発振のレーザを用いる場合には、周波数３０〜３００Ｈｚとし、レーザエネルギー密度を１００〜１５００ｍＪ／ｃｍ2(代表的には２００〜５００ｍＪ／ｃｍ2)とするのが望ましい。このとき、レーザ光をレーザビームのＦＷＨＭで計算して５０〜９８％オーバーラップさせても良い。なお、本実施の形態において結晶化雰囲気は大気中とする。 The laser oscillated by the laser oscillation device is preferably irradiated in a linear form using an optical system. The linear laser can be obtained by using a commonly used cylindrical lens or a concave mirror. Examples of the irradiation conditions include a power density of about 0.01 to 100 MW / cm 2 , and examples of the irradiation atmosphere include air, an atmosphere with a controlled oxygen concentration, an N 2 atmosphere, or a vacuum. In the case of using a pulsed laser, it is desirable that the frequency is 30 to 300 Hz and the laser energy density is 100 to 1500 mJ / cm 2 (typically 200 to 500 mJ / cm 2 ). At this time, the laser light may be calculated by the FWHM of the laser beam and overlapped by 50 to 98%. Note that in this embodiment mode, the crystallization atmosphere is air.
大気中でレーザー照射を行うと、結晶質ケイ素膜１０２上に自然酸化膜である酸化ケイ素膜が形成されるが、この酸化ケイ素膜の膜質は制御できないため、除去してしまうことが望ましい。
When laser irradiation is performed in the atmosphere, a silicon oxide film, which is a natural oxide film, is formed on the
この場合はフッ素を含む液と界面活性を示す物質が含まれた液との混合液などのフッ素と界面活性を示す物質を含む液を用いると下層の結晶質ケイ素膜１０２中にニッケル及び／又はニッケルシリサイドの偏析があったとしても、酸化ケイ素膜のみを選択性良くエッチングできるため、結晶質ケイ素膜１０２に孔が発生することが抑制される。フッ素を含む液と界面活性を示す物質が含まれた液との混合液の一例としては、ＨＦが約０．３ｗｔ％、ＮＨ4Ｆが約４０ｗｔ％、界面活性剤を０．０１〜０．１ｗｔ％含む液や、ＨＦが約０．１ｗｔ％、ＮＨ4Ｆが約１７ｗｔ％、界面活性剤を約０．０１〜０．１ｗｔ％含む液などがある。この組成でなくとも、ＨＦとＮＨ4Ｆ及び界面活性剤を含む液や、ＨＦと界面活性剤を含むｐＨ５好ましくはｐＨ５．５以上の液、ＨＦと有機溶剤を含む液、ＨＦと有機酸を含む液、ＨＦと界面活性剤と有機溶剤を含む液、ＨＦと界面活性剤と有機酸を含む液などが使用できる。なお、エッチングは室温で行えば良く、処理時間は酸化膜の厚さや質にもよるが、約４５秒程度でよい。
In this case, when a liquid containing fluorine and a substance showing surface activity, such as a mixed liquid of a liquid containing fluorine and a liquid containing a substance showing surface activity, is used, nickel and / or in the lower
界面活性を示す物質としては、前述したように有機溶剤、有機酸、界面活性剤などが挙げられ、この中から一種もしくは複数種を用いて使用する。また、界面活性剤を含むエッチャントのｐＨは５以上好ましくは５．５以上であることが望ましい。 Examples of the substance exhibiting surface activity include organic solvents, organic acids, surfactants and the like as described above, and one or more of these are used. The pH of the etchant containing the surfactant is 5 or more, preferably 5.5 or more.
次に結晶質ケイ素膜上に酸化ケイ素膜１０３を形成する（図１（Ｂ））。酸化ケイ素膜１０３はに酸素雰囲気中でのＵＶ光の照射、熱酸化法、オゾン水又は過酸化水素による処理等により形成する。次いでスパッタ法やＣＶＤ法にてゲッタリングサイトを形成する。スパッタで形成するときはゲッタリングサイト１０４はアルゴン元素を含む非晶質ケイ素膜を膜厚５０ｎｍ堆積することで形成する。成膜条件は、成膜圧力：０．３Ｐａ、ガス（Ａｒ）流量：５０（ｓｃｃｍ）、成膜パワー：３ｋＷ、基板温度：１５０℃とした（図１（Ｃ））。なお、上記条件での非晶質ケイ素膜に含まれるアルゴン元素の原子濃度は、３×１０20／ｃｍ3〜６×１０20／ｃｍ3、酸素の原子濃度は１×１０19／ｃｍ3〜３×１０19／ｃｍ3程度である。その後、ラピッドアニール装置を用いて６５０℃、３分の加熱処理を行いゲッタリングする。
Next, a
加熱処理を行うことで結晶質ケイ素膜１０２中の結晶化を促進する元素の少なくとも一部をゲッタリングサイト１０４に移動する。この際の加熱処理によりゲッタリングサイト１０４上には酸化ケイ素膜よりなる自然酸化膜１０５が形成されている（図１（Ｄ））。
By performing the heat treatment, at least part of the element that promotes crystallization in the
この後、フッ素と界面活性を示す物質を含む液により、自然酸化膜１０５を除去する。フッ素を含む液と界面活性を示す物質が含まれた液との混合液を用いると下層のゲッタリングサイト１０４中にニッケル及び／又はニッケルシリサイドの偏析があったとしても、酸化ケイ素膜で成る自然酸化膜１０５のみを選択性良くエッチングできるため、ゲッタリングサイト１０４及びその下層のエッチングストッパー１０３に孔が発生することが低減される（図１（Ｅ））。
Thereafter, the
フッ素を含む液と界面活性を示す物質が含まれた液との混合液の一例としては、ＨＦが約０．３ｗｔ％、ＮＨ4Ｆが約４０ｗｔ％、界面活性剤を０．０１〜０．１ｗｔ％含む液や、ＨＦが約０．１ｗｔ％、ＮＨ4Ｆが約１７ｗｔ％、界面活性剤を約０．０１〜０．１ｗｔ％含む液などがある。この組成でなくとも、ＨＦとＮＨ4Ｆ及び界面活性剤を含む液や、ＨＦと界面活性剤を含むｐＨ５以上好ましくはｐＨ５．５以上の液、ＨＦと有機溶剤を含む液、ＨＦと有機酸を含む液、ＨＦと界面活性剤と有機溶剤を含む液、ＨＦと界面活性剤と有機酸を含む液などが使用できる。なお、エッチングは室温で行えば良く、処理時間は約５５秒程度でよい。 As an example of a mixed liquid of a liquid containing fluorine and a liquid containing a substance exhibiting surface activity, HF is about 0.3 wt%, NH 4 F is about 40 wt%, and the surfactant is 0.01 to 0.00%. There is a liquid containing 1 wt%, a liquid containing about 0.1 wt% HF, about 17 wt% NH 4 F, and about 0.01 to 0.1 wt% surfactant. Even without this composition, a liquid containing HF and NH 4 F and a surfactant, a liquid containing HF and a surfactant having a pH of 5 or more, preferably a pH of 5.5 or more, a liquid containing HF and an organic solvent, HF and an organic acid A liquid containing HF, a surfactant, an organic solvent, a liquid containing HF, a surfactant, and an organic acid can be used. Etching may be performed at room temperature, and the processing time may be about 55 seconds.
界面活性を示す物質としては、前述したように有機溶剤、有機酸、界面活性剤などが挙げられ、この中から一種もしくは複数種を用いて使用する。また、界面活性剤を含むエッチャントのｐＨは５以上好ましくは５．５以上であることが望ましい。 Examples of the substance exhibiting surface activity include organic solvents, organic acids, surfactants and the like as described above, and one or more of these are used. The pH of the etchant containing the surfactant is 5 or more, preferably 5.5 or more.
続いて、ゲッタリングサイト１０４をＴＭＡＨ(Tetra methyl ammonium hydroxide)含有水溶液を用いて６０度程度に加熱し、エッチングする。この際、エッチングストッパー１０３は酸化ケイ素膜であるため、ＴＭＡＨ系のエッチャントのエッチングレートが小さく、ケイ素膜であるゲッタリングサイト１０４が選択性良くエッチングされる（図１（Ｆ））。
Subsequently, the
この際、前述のように自然酸化膜１０３がフッ素を含む液と界面活性を示す物質が含まれた液との混合液により除去されていれば、ゲッタリングサイト１０４にニッケル及び／又はニッケルシリサイドの偏析があったとしても孔はあかず、のエッチングストッパーにも孔はあいていないため、結晶質ケイ素膜１０２がＴＭＡＨに曝されることが無く、それによる孔の発生が起こらないようにすることができる。
At this time, as described above, if the
その後、エッチングストッパー１０３を自然酸化膜１０５をエッチングする際と同じ、フッ素と界面活性を示す物質を含む液でエッチングし、除去する。エッチングストッパー１０３は自然酸化膜ではないが、ゲッタリングのエッチングストッパー膜として用いられた酸化ケイ素膜中にはニッケルが多量に含まれている可能性があり、その後の処理を行うことで活性層が汚染される心配もあるため、除去することが望ましい。
Thereafter, the
フッ素を含む液と界面活性を示す物質が含まれた液との混合液を用いると下層の結晶質ケイ素膜１０２中にニッケル及び／又はニッケルシリサイドの偏析があったとしても、酸化ケイ素膜で成るエッチングストッパー１０３のみを選択性良くエッチングできるため結晶質ケイ素膜１０２に孔が発生することが低減される。
When a mixed liquid of a liquid containing fluorine and a liquid containing a substance exhibiting surface activity is used, even if there is segregation of nickel and / or nickel silicide in the lower
フッ素を含む液と界面活性を示す物質が含まれた液との混合液の一例としては、ＨＦが約０．３ｗｔ％、ＮＨ4Ｆが約４０ｗｔ％、フッ素系の界面活性剤を約０．０２ｗｔ％含む液や、ＨＦが約０．１ｗｔ％、ＮＨ4Ｆが約１７ｗｔ％、炭化水素の界面活性剤を約０．０２ｗｔ％含む液などがある。この組成でなくとも、ＨＦとＮＨ4Ｆ及び界面活性剤を含む液や、ＨＦと界面活性剤を含むｐＨ５以上、好ましくは５．５以上の液、ＨＦと有機溶剤を含む液、ＨＦと有機酸を含む液、ＨＦと界面活性剤と有機溶剤を含む液、ＨＦと界面活性剤と有機酸を含む液などが使用できる。なお、エッチングは室温で行えば良く、処理時間は約３５秒程度である。 As an example of a mixed liquid of a liquid containing fluorine and a liquid containing a substance exhibiting surface activity, HF is about 0.3 wt%, NH 4 F is about 40 wt%, and a fluorine-based surfactant is about 0.1 wt%. There are a liquid containing 02 wt%, a liquid containing about 0.1 wt% HF, about 17 wt% NH 4 F, and about 0.02 wt% hydrocarbon surfactant. Even without this composition, a liquid containing HF, NH 4 F and a surfactant, a liquid containing HF and a surfactant having a pH of 5 or more, preferably 5.5 or more, a liquid containing HF and an organic solvent, HF and organic A liquid containing an acid, a liquid containing HF, a surfactant and an organic solvent, a liquid containing HF, a surfactant and an organic acid can be used. The etching may be performed at room temperature, and the processing time is about 35 seconds.
界面活性を示す物質としては、前述したように有機溶剤、有機酸、界面活性剤などが挙げられ、この中から一種もしくは複数種とフッ素を含む液を用いて使用する。また、界面活性剤を含むエッチャントのｐＨは５以上、好ましくは５．５以上であることが望ましい。 As described above, examples of the substance exhibiting surface activity include organic solvents, organic acids, surfactants, and the like. Among these, a liquid containing one or more kinds and fluorine is used. Further, the pH of the etchant containing the surfactant is 5 or more, preferably 5.5 or more.
以上のような方法により、より良質な結晶質ケイ素膜１０６を得ることができ（図１（Ｇ））、当該結晶質ケイ素膜を用いて薄膜トランジスタや容量を作製した際にその特性に悪影響を及ぼすような孔があくことを抑制することが可能となる。
Through the above-described method, a
本実施の形態では、レーザ照射後の自然酸化膜、ゲッタリング後の自然酸化膜１０５、エッチングストッパー膜１０３の３カ所をフッ素を含む液と界面活性を示す物質が含まれた液との混合液よりなるエッチャントにより除去している構成であるが、本発明はどれか一カ所もしくは２カ所のみ、当該エッチャントを使用してもかまわない。
In this embodiment, a mixed liquid of a liquid containing fluorine and a liquid containing a substance exhibiting surface activity is formed at three locations of a natural oxide film after laser irradiation, a
なぜならば、結晶化を促進する元素の偏析は、加熱処理の条件や当該元素の添加濃度によりゲッタリングサイト１０４、結晶質ケイ素膜１０２のどちらにも発生しうるし、またどちらかに発生しないこともあり得るため、条件により自然酸化膜１０５とエッチングストッパー膜１０３どちらかのみフッ素を含む液と界面活性を示す物質が含まれた液との混合液よりなるエッチャントを用いるのみで足る場合があるからである。
This is because segregation of an element that promotes crystallization can occur in either the
なお、本実施の形態においては酸化ケイ素膜を除去することのみ記載したが、酸化ケイ素膜以外にも窒素や炭素が含まれたケイ素と酸素を主成分とする膜などの除去にも本発明を適用することが可能である。 Although only the removal of the silicon oxide film is described in the present embodiment, the present invention is also applied to the removal of a film mainly containing silicon and oxygen containing nitrogen and carbon in addition to the silicon oxide film. It is possible to apply.
（実施の形態２）
本実施の形態では、本発明を使用して薄膜トランジスタ及び容量を作製する方法について図２を参照しながら説明する。
(Embodiment 2)
In this embodiment mode, a method for manufacturing a thin film transistor and a capacitor using the present invention will be described with reference to FIGS.
実施の形態１で得た結晶質ケイ素膜１０２に必要に応じてしきい値をコントロールするための微量の不純物を添加する、いわゆるチャネルドーピングを行う。要求されるしきい値を得るために、ボロンもしくはリン等をイオンドーピング法などにより添加する。
A so-called channel doping in which a trace amount of impurities for controlling the threshold is added to the
その後、図２（Ａ）に示すように、所定の形状にパターニングし、島状の結晶質ケイ素膜３０１ａ〜３０１ｄを得る。パターニングは、結晶質ケイ素膜にフォトレジストを塗布し、所定のマスク形状を露光し、焼成して、結晶性半導体膜上にマスクを形成し、このマスクを用いて、ドライエッチング法により結晶質ケイ素膜をエッチングすることで行われる。ドライエッチング法のガスは、ＣＦ4と、Ｏ2等を用いて行えば良い。
Thereafter, as shown in FIG. 2A, patterning into a predetermined shape is performed to obtain island-shaped
続いて、結晶性半導体膜３０１ａ〜３０１ｄを覆うようにゲート絶縁膜３００を形成する。ゲート絶縁膜３００はプラズマＣＶＤ法またはスパッタ法を用い膜厚を４０〜１５０nmとしてケイ素を含む絶縁膜で形成する。本実施の形態では、ゲート絶縁膜３００はプラズマＣＶＤ法により酸化窒化珪素膜を１１５nmの厚さに形成する。
Subsequently, a gate insulating film 300 is formed so as to cover the
なお、チャネルドーピング前と、ゲート絶縁膜形成前に結晶質ケイ素膜１０２上に形成された自然酸化膜（図示せず。酸化ケイ素よりなる）をフッ素と界面活性を示す物質を含む液でエッチングし、除去してもよい。自然酸化膜はその膜質が制御できないため、不純物の導入性変動があったり、ゲート絶縁膜として使用できるような特性ではない場合があるため、これら工程の前に自然酸化膜が形成されてしまった場合は除去してしまうことが望ましい。フッ素を含む液と界面活性を示す物質が含まれた液との混合液を用いると下層の結晶質ケイ素膜１０２中にニッケル及び／又はニッケルシリサイドの偏析があったとしても、酸化ケイ素膜で成る自然酸化膜を選択性良くエッチングできるため結晶質ケイ素膜１０２に孔が発生することが抑制される。
Note that a natural oxide film (not shown; made of silicon oxide) formed on the
フッ素を含む液と界面活性を示す物質が含まれた液との混合液の一例としては、ＨＦが約０．３ｗｔ％、ＮＨ4Ｆが約４０ｗｔ％、界面活性剤を０．０１〜０．１ｗｔ％含む液や、ＨＦが約０．１ｗｔ％、ＮＨ4Ｆが約１７ｗｔ％、界面活性剤を約０．０１〜０．１ｗｔ％含む液などがある。この組成でなくとも、ＨＦとＮＨ4Ｆ及び界面活性剤を含む液や、ＨＦと界面活性剤を含むｐＨ５以上好ましくは５．５以上の液、ＨＦと有機溶剤を含む液、ＨＦと有機酸を含む液、ＨＦと界面活性剤と有機溶剤を含む液、ＨＦと界面活性剤と有機酸を含む液などが使用できる。なお、エッチングは室温で行えば良く、処理時間は実施者が酸化膜の膜質、膜厚にそって適宜設定する。 As an example of a mixed liquid of a liquid containing fluorine and a liquid containing a substance exhibiting surface activity, HF is about 0.3 wt%, NH 4 F is about 40 wt%, and the surfactant is 0.01 to 0.00%. There is a liquid containing 1 wt%, a liquid containing about 0.1 wt% HF, about 17 wt% NH 4 F, and about 0.01 to 0.1 wt% surfactant. Even without this composition, a liquid containing HF and NH 4 F and a surfactant, a liquid containing HF and a surfactant having a pH of 5 or more, preferably 5.5 or more, a liquid containing HF and an organic solvent, HF and an organic acid A liquid containing HF, a surfactant, an organic solvent, a liquid containing HF, a surfactant, and an organic acid can be used. Etching may be performed at room temperature, and the processing time is appropriately set by the practitioner according to the quality and thickness of the oxide film.
界面活性を示す物質としては、前述したように有機溶剤、有機酸、界面活性剤などが挙げられ、この中から一種もしくは複数種を用いて使用する。また、界面活性剤を含むエッチャントのｐＨは５以上好ましくは５．５以上であることが望ましい。 Examples of the substance exhibiting surface activity include organic solvents, organic acids, surfactants and the like as described above, and one or more of these are used. The pH of the etchant containing the surfactant is 5 or more, preferably 5.5 or more.
次いで、ゲート絶縁膜上に第１の導電層として膜厚３０ｎｍの窒化タンタル（ＴａＮ）３０２とその上に第２の導電層として膜厚３７０ｎｍのタングステン（Ｗ）３０３を形成する。ＴａＮ膜、Ｗ膜共スパッタ法で形成すればよく、ＴａＮ膜はＴａのターゲットを用いて窒素雰囲気中で、Ｗ膜はＷのターゲットを用いて成膜すれば良い。 Next, tantalum nitride (TaN) 302 with a thickness of 30 nm is formed as a first conductive layer on the gate insulating film, and tungsten (W) 303 with a thickness of 370 nm is formed thereon as a second conductive layer. The TaN film and the W film may be formed by co-sputtering, the TaN film may be formed in a nitrogen atmosphere using a Ta target, and the W film may be formed using a W target.
なお、本実例では第１の導電層を膜厚３０ｎｍのＴａＮ、第２の導電層を膜厚３７０ｎｍのＷとしたが、第１の導電層と第２の導電層は共にＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ、Ｃｒ、Ｎｄから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料で形成してもよい。また、リン等の不純物元素をドーピングした多結晶珪素膜に代表される半導体膜を用いてもよい。また、ＡｇＰｄＣｕ合金を用いてもよい。さらに、その組み合わせも適宜選択すればよい。膜厚は第１の導電層が２０〜１００ｎｍ、第２の導電層が１００〜４００ｎｍの範囲で形成すれば良い。また、本実施の形態では、２層の積層構造としたが、１層としてもよいし、もしくは３層以上の積層構造としてもよい。 In this example, the first conductive layer is TaN with a thickness of 30 nm and the second conductive layer is W with a thickness of 370 nm. However, the first conductive layer and the second conductive layer are both Ta, W, and Ti. , Mo, Al, Cu, Cr, Nd, or an alloy material or a compound material containing the element as a main component. Alternatively, a semiconductor film typified by a polycrystalline silicon film doped with an impurity element such as phosphorus may be used. Further, an AgPdCu alloy may be used. Furthermore, the combination may be selected as appropriate. The film thickness may be in the range of 20 to 100 nm for the first conductive layer and 100 to 400 nm for the second conductive layer. In this embodiment mode, a two-layer structure is used. However, one layer may be used, or a three-layer or more structure may be used.
次に、前記導電層をエッチングして電極及び配線を形成するため、フォトリソグラフィーにより露光工程を経てレジストからなるマスクを形成する。第１のエッチング処理では第１のエッチング条件と第２のエッチング条件でエッチングを行う。レジストによるマスクを用い、エッチングし、ゲート電極及び配線を形成する。エッチング条件は適宜選択すれば良い。 Next, in order to form the electrode and the wiring by etching the conductive layer, a mask made of a resist is formed through an exposure process by photolithography. In the first etching process, etching is performed under the first etching condition and the second etching condition. Etching is performed using a resist mask to form gate electrodes and wirings. Etching conditions may be selected as appropriate.
本法では、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合プラズマ）エッチング法を使用した。第１のエッチング条件として、エッチング用ガスにＣＦ4、Ｃｌ2とＯ2を用い、それぞれのガス流量比を２５／２５／１０（ｓｃｃｍ）とし、１．０Ｐａの圧力でコイル型電極に５００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成してエッチングを行う。基板側（試料ステージ）にも１５０ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、実質的に負の自己バイアス電圧を印加する。この第１のエッチング条件によりＷ膜をエッチングして第１の導電層の端部をテーパー形状とする。 In this method, an ICP (Inductively Coupled Plasma) etching method was used. As the first etching conditions, CF 4 , Cl 2 and O 2 are used as etching gases, the respective gas flow ratios are set to 25/25/10 (sccm), and 500 W is applied to the coil-type electrode at a pressure of 1.0 Pa. Etching is performed by applying RF (13.56 MHz) power to generate plasma. 150 W RF (13.56 MHz) power is also applied to the substrate side (sample stage), and a substantially negative self-bias voltage is applied. The W film is etched under this first etching condition so that the end portion of the first conductive layer is tapered.
続いて、第２のエッチング条件に移ってエッチングを行う。レジストからなるマスクをのこしたまま、エッチング用ガスにＣＦ4とＣｌ2を用い、それぞれのガス流量比を３０／３０（ｓｃｃｍ）、圧力１．０Ｐａでコイル型の電極に５００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成して約１５秒程度のエッチングを行う。基板側（試料ステージ）にも２０ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、実質的に負の自己バイアス電圧を印加する。ＣＦ4とＣｌ2を混合した第２のエッチング条件ではＷ膜及びＴａＮ膜とも同程度にエッチングされる。なお、ゲート絶縁膜上に残渣を残すことなくエッチングするためには、１０〜２０％程度の割合でエッチング時間を増加させると良い。この第１のエッチング処理において、電極に覆われていないゲート絶縁膜は２０ｎｍ〜５０ｎｍ程度エッチングされ、基板側に印加されたバイアス電圧の効果により第１の導電層及び第２の導電層の端部はテーパー状となる。 Subsequently, the etching is performed under the second etching condition. With the mask made of resist applied, CF 4 and Cl 2 are used as etching gases, the respective gas flow ratios are 30/30 (sccm), the pressure is 1.0 Pa, and 500 W RF (13 .56 MHz) Electric power is applied to generate plasma, and etching is performed for about 15 seconds. 20 W RF (13.56 MHz) power is also applied to the substrate side (sample stage), and a substantially negative self-bias voltage is applied. Under the second etching condition in which CF 4 and Cl 2 are mixed, the W film and the TaN film are etched to the same extent. Note that in order to perform etching without leaving a residue on the gate insulating film, it is preferable to increase the etching time at a rate of about 10 to 20%. In this first etching process, the gate insulating film not covered with the electrode is etched by about 20 nm to 50 nm, and the end portions of the first conductive layer and the second conductive layer are applied by the effect of the bias voltage applied to the substrate side. Becomes tapered.
次いで、レジストからなるマスクを除去せずに第２のエッチング処理を行う。第２のエッチング処理では、エッチング用のガスにＳＦ6とＣｌ2とＯ2を用い、それぞれのガス流量比を２４／１２／２４（ｓｃｃｍ）とし、１．３Ｐａの圧力でコイル側の電力に７００ＷのＲＦ(１３．５６ＭＨｚ)電力を投入してプラズマを発生して２５秒程度エッチングを行う。基板側（試料ステージ）にも１０ＷのＲＦ(１３．５６ＭＨｚ)電力を投入し、実質的に負の自己バイアス電圧を印加した。このエッチング条件ではＷ膜が選択的にエッチングされ、第２形状の導電層を形成した。このとき第１の導電層はほとんどエッチングされない。第１、第２のエッチング処理によって第１の導電層３０２ａ〜３０２ｄ、第２の導電層３０３ａ〜３０３ｄよりなるゲート電極が形成される。
Next, a second etching process is performed without removing the resist mask. In the second etching process, SF 6 , Cl 2, and O 2 are used as etching gases, the respective gas flow ratios are set to 24/12/24 (sccm), and the coil-side power is supplied with a pressure of 1.3 Pa. 700 W RF (13.56 MHz) power is applied to generate plasma, and etching is performed for about 25 seconds. 10 W RF (13.56 MHz) power was also applied to the substrate side (sample stage), and a substantially negative self-bias voltage was applied. Under this etching condition, the W film was selectively etched to form a second shape conductive layer. At this time, the first conductive layer is hardly etched. A gate electrode including the first conductive layers 302a to 302d and the second
そして、レジストからなるマスクを除去せず、第１のドーピング処理を行う。これにより、結晶性半導体層にＮ型を付与する不純物が低濃度に添加される。第１のドーピング処理はイオンドープ法又はイオン注入法で行えば良い。イオンドープ法の条件はドーズ量が１×１０13〜５×１０14ａｔｏｍｓ／ｃｍ2、加速電圧が４０〜８０ｋＶで行えばよい。本実施の形態では加速電圧を５０ｋＶとして行った。Ｎ型を付与する不純物元素としては１５族に属する元素を用いることができ、代表的にはリン（Ｐ）または砒素（Ａｓ）が用いられる。本実施の形態ではリン（Ｐ）を使用した。その際、第１の導電層をマスクとして、自己整合的に低濃度の不純物が添加されている第１の不純物領域（Ｎ--領域）３０４を形成した。 Then, the first doping process is performed without removing the resist mask. Thereby, an impurity imparting N-type is added to the crystalline semiconductor layer at a low concentration. The first doping process may be performed by an ion doping method or an ion implantation method. The ion doping method may be performed at a dose of 1 × 10 13 to 5 × 10 14 atoms / cm 2 and an acceleration voltage of 40 to 80 kV. In this embodiment, the acceleration voltage is 50 kV. As the impurity element imparting N-type, an element belonging to Group 15 can be used, and typically phosphorus (P) or arsenic (As) is used. In the present embodiment, phosphorus (P) is used. At that time, a first impurity region (N − region) 304 to which a low concentration impurity is added in a self-aligning manner is formed using the first conductive layer as a mask.
続き、レジストからなるマスクを除去する。そして新たにレジストからなるマスクを形成して第１のドーピング処理よりも高い加速電圧で、第２のドーピング処理を行う。第２のドーピング処理もＮ型を付与する不純物を添加する。イオンドープ法の条件はドーズ量を１×１０13〜３×１０15ａｔｏｍｓ／ｃｍ2、加速電圧を６０〜１２０ｋＶとすれば良い。本実施の形態ではドーズ量を３．０×１０15ａｔｏｍｓ／ｃｍ2とし、加速電圧を６５ｋＶとして行った。第２のドーピング処理は第２の導電層を不純物元素に対するマスクとして用い、第１の導電層の下方に位置する半導体層にも不純物元素が添加されるようにドーピングを行う。 Subsequently, the resist mask is removed. Then, a new mask made of resist is formed, and the second doping process is performed at a higher acceleration voltage than the first doping process. In the second doping process, an impurity imparting N-type is added. The conditions for the ion doping method may be that the dose is 1 × 10 13 to 3 × 10 15 atoms / cm 2 and the acceleration voltage is 60 to 120 kV. In this embodiment mode, the dose is set to 3.0 × 10 15 atoms / cm 2 and the acceleration voltage is set to 65 kV. In the second doping treatment, the second conductive layer is used as a mask for the impurity element, and doping is performed so that the impurity element is also added to the semiconductor layer located below the first conductive layer.
第２のドーピングを行うと、結晶性半導体層の第１の導電層と重なっている部分のうち、第２の導電層に重なっていない部分もしくはマスクに覆われていない部分に、第２の不純物領域（Ｎ-領域）が形成される。第２の不純物領域には１×１０18〜５×１０19ａｔｏｍｓ／ｃｍ3の濃度範囲でＮ型を付与する不純物が添加される。また、結晶性半導体膜のうち、第１形状の導電層にもマスクにも覆われておらず、露出している部分（第３の不純物領域：Ｎ+領域）には１×１０19〜５×１０21ａｔｏｍ／ｃｍ3の範囲で高濃度にＮ型を付与する不純物が添加される。また、半導体層にはＮ+領域が存在するが、一部マスクのみに覆われている部分がある。この部分のＮ型を付与する不純物の濃度は、第１のドーピング処理で添加された不純物濃度のままであるので、引き続き第１の不純物領域（Ｎ--領域）と呼ぶことにする。 When the second doping is performed, a portion of the crystalline semiconductor layer that overlaps with the first conductive layer does not overlap with the second conductive layer or a portion that is not covered with the mask. A region (N − region) is formed. An impurity imparting N-type is added to the second impurity region in a concentration range of 1 × 10 18 to 5 × 10 19 atoms / cm 3 . Further, in the crystalline semiconductor film, the exposed portion (third impurity region: N + region) which is not covered with the first shape conductive layer or the mask and is exposed to 1 × 10 19 to 5 Impurities imparting N-type are added at a high concentration in the range of × 10 21 atoms / cm 3 . In addition, the semiconductor layer has an N + region, but there is a portion that is partially covered only by the mask. The concentration of impurity imparting N-type in this portion, since the remains of the impurity concentration added in the first doping process, subsequently the first impurity regions - is referred to as (N region).
なお、本実施の形態では２回のドーピング処理により各不純物領域を形成したが、これに限定されることは無く、適宜条件を設定して、一回もしくは複数回のドーピングによって所望の不純物濃度を有する不純物領域を形成すれば良い。 In the present embodiment, each impurity region is formed by two doping processes. However, the present invention is not limited to this, and a desired impurity concentration can be obtained by one or more times of doping by appropriately setting conditions. An impurity region may be formed.
次いで、レジストからなるマスクを除去した後、新たにレジストからなるマスクを形成し、第３のドーピング処理を行う。第３のドーピング処理により、Ｐチャネル型ＴＦＴとなる半導体層に前記第１の導電型及び前記第２の導電型とは逆の導電型を付与する不純物元素が添加された第４の不純物領域（Ｐ+領域）３０８、３０９及び第５の不純物領域３１０、３１１（Ｐ-領域）が形成される。
Next, after removing the resist mask, a new resist mask is formed, and a third doping process is performed. A fourth impurity region (impurity element imparting a conductivity type opposite to the first conductivity type and the second conductivity type is added to the semiconductor layer to be a P-channel TFT by the third doping treatment ( P + regions) 308 and 309 and
第３のドーピング処理では、レジストからなるマスクに覆われておらず、更に第１の導電層とも重なっていない部分に、第４の不純物領域（Ｐ+領域）が形成され、レジストからなるマスクに覆われておらず、且つ第１の導電層と重なっており、第２の導電層と重なっていない部分に第５の不純物領域（Ｐ-領域）が形成される。Ｐ型を付与する不純物元素としては、ホウ素（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）など周期律表第１３族の元素が知られている。
In the third doping process, a fourth impurity region (P + region) is formed in a portion that is not covered with the resist mask and does not overlap with the first conductive layer. A fifth impurity region (P − region) is formed in a portion that is not covered and overlaps with the first conductive layer and does not overlap with the second conductive layer. As the impurity element imparting P-type, elements of
本実施の形態では、第４の不純物領域及び第５の不純物領域を形成するＰ型の不純物元素としてはホウ素（Ｂ）を選択し、ジボラン（Ｂ2Ｈ6）を用いたイオンドープ法で形成した。イオンドープ法の条件としては、ドーズ量を１×１０16ａｔｏｍｓ／ｃｍ2とし、加速電圧を８０ｋＶとした。 In this embodiment mode, boron (B) is selected as the P-type impurity element for forming the fourth impurity region and the fifth impurity region, and is formed by ion doping using diborane (B 2 H 6 ). did. As conditions for the ion doping method, the dose was 1 × 10 16 atoms / cm 2 and the acceleration voltage was 80 kV.
なお、第３のドーピング処理の際には、Ｎチャネル型ＴＦＴを形成する部分はレジストからなるマスクに覆われている。 Note that in the third doping process, a portion where an N-channel TFT is formed is covered with a resist mask.
ここで、第１及び第２のドーピング処理によって、第４の不純物領域（Ｐ+領域）及び第５の不純物領域（Ｐ-領域）にはそれぞれ異なる濃度でリンが添加されている。しかし、第４の不純物領域（Ｐ+領域）及び第５の不純物領域（Ｐ-領域）のいずれの領域においても、第３のドーピング処理によって、Ｐ型を付与する不純物元素の濃度が１×１０19〜５×１０21ａｔｏｍｓ／ｃｍ2となるようにドーピング処理される。そのため、第４の不純物領域（Ｐ+領域）及び第５の不純物領域（Ｐ-領域）は、Ｐチャネル型ＴＦＴのソース領域及びドレイン領域として問題無く機能する。 Here, phosphorus is added to the fourth impurity region (P + region) and the fifth impurity region (P − region) at different concentrations by the first and second doping processes. However, in any of the fourth impurity region (P + region) and the fifth impurity region (P − region), the concentration of the impurity element imparting P-type is 1 × 10 5 by the third doping treatment. Doping is performed so as to be 19 to 5 × 10 21 atoms / cm 2 . Therefore, the fourth impurity region (P + region) and the fifth impurity region (P − region) function without problems as the source region and the drain region of the P-channel TFT.
なお、本実施の形態では、第３のドーピング一回で、第４の不純物領域（Ｐ+領域）及び第５の不純物領域（Ｐ-領域）を形成したが、ドーピング処理の条件によって適宜複数回のドーピング処理により第４の不純物領域（Ｐ+領域）及び第５の不純物領域（Ｐ-領域）を形成してもよい。 Note that in this embodiment, the fourth impurity region (P + region) and the fifth impurity region (P − region) are formed by one third doping, but a plurality of times are appropriately determined depending on the conditions of the doping process. The fourth impurity region (P + region) and the fifth impurity region (P − region) may be formed by this doping process.
これらのドーピング処理によって、第１の不純物領域（Ｎ--領域）３０４、第２の不純物領域（Ｎ-領域）３０５、第３の不純物領域（Ｎ+領域）３０６、３０７、第４の不純物領域（Ｐ+領域）３０８、３０９、及び第５の不純物領域（Ｐ-領域）３１０、３１１が形成される。 By these doping treatments, the first impurity region (N − region) 304, the second impurity region (N − region) 305, the third impurity regions (N + region) 306 and 307, the fourth impurity region (P + regions) 308 and 309 and fifth impurity regions (P − regions) 310 and 311 are formed.
次いで、レジストからなるマスクを除去して第１のパッシベーション膜３１２を形成する。この第１のパッシベーション膜としてはケイ素を含む絶縁膜を１００〜２００ｎｍの厚さに形成する。成膜法としてはプラズマＣＶＤ法や、スパッタ法を用いればよい。
Next, the resist mask is removed to form a
本実施の形態では、プラズマＣＶＤ法により膜厚１００ｎｍの窒素を含む酸化珪素膜を形成した。窒素を含む酸化珪素膜を用いる場合には、プラズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏ、ＮＨ3から作製される酸化窒化ケイ素膜、またはＳｉＨ4、Ｎ2Ｏから作製される酸化窒化ケイ素膜、あるいはＳｉＨ4、Ｎ2ＯをＡｒで希釈したガスから形成される酸化窒化ケイ素膜を形成すれば良い。また、第１のパッシベーション膜としてＳｉＨ4、Ｎ2Ｏ、Ｈ2から作製される酸化窒化水素化ケイ素膜を適用しても良い。もちろん、第１のパッシベーション膜３１２は、本実施の形態のような酸化窒化ケイ素膜の単層構造に限定されるものではなく、他のケイ素を含む絶縁膜を単層構造、もしくは積層構造として用いても良い。
In this embodiment, a silicon oxide film containing nitrogen with a thickness of 100 nm is formed by a plasma CVD method. In the case of using a silicon oxide film containing nitrogen, a silicon oxynitride film manufactured from SiH 4 , N 2 O, NH 3 by a plasma CVD method, or a silicon oxynitride film manufactured from SiH 4 , N 2 O, Alternatively, a silicon oxynitride film formed from a gas obtained by diluting SiH 4 or N 2 O with Ar may be formed. Alternatively, a silicon oxynitride silicon film formed from SiH 4 , N 2 O, and H 2 may be applied as the first passivation film. Needless to say, the
次いで、第１のパッシベーション膜３１２上に、層間絶縁膜３１３を形成する。層間絶縁膜としては、無機絶縁膜や有機絶縁膜を用いることができる。無機絶縁膜としては、ＣＶＤ法により形成された酸化ケイ素膜や、ＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）法により塗布された酸化ケイ素膜などを用いることができ、有機絶縁膜としてはポリイミド、ポリアミド、ＢＣＢ（ベンゾシクロブテン）、アクリルまたはポジ型感光性有機樹脂、ネガ型感光性有機樹脂、ケイ素と酸素との結合で骨格構造が構成され、置換基に少なくとも水素を含む、または置換基にフッ素、アルキル基、または芳香族炭化水素のうち少なくとも１種を有する材料、いわゆるシロキサンの膜を用いることができる。また、それらの積層構造を用いても良い。
Next, an
本実施の形態では、シロキサンにより層間絶縁膜３１３を形成する。層間絶縁膜としては、シロキサン系ポリマーを全面塗布した後、５０〜２００℃、１０分間の熱処理によって乾燥させ、さらに３００〜４５０℃、１〜１２時間の焼成処理を行う。この焼成により、１μｍ厚のシロキサンの膜が全面に成膜される。この工程は、シロキサン系ポリマーの焼成を行うと共に、第１のパッシベーション膜３１２中の水素によって、半導体層を水素化及び不純物の活性化をすることが可能であるため、工程数を削減でき、プロセスを簡略化することが可能である。水素化は、第１のパッシベーション膜に含まれる水素によって、半導体層のダングリングボンドを終端するものである。
In this embodiment mode, the
シロキサン以外の材料で層間絶縁膜を形成する場合には、水素化及び活性化の為に加熱処理が必要となる。その場合は層間絶縁膜を形成する前に別に加熱処理（熱処理）を行う工程が必要となる。熱処理法としては、酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中において４００〜７００℃で行えば良く、本実施の形態では４１０℃、１時間の熱処理で活性化処理を行った。なお、熱処理法の他に、レーザーアニール法、又はラピッドサーマルアニール法（ＲＴＡ法）を適用することができる。 When the interlayer insulating film is formed of a material other than siloxane, heat treatment is required for hydrogenation and activation. In that case, a separate heat treatment (heat treatment) step is required before forming the interlayer insulating film. The heat treatment may be performed at 400 to 700 ° C. in a nitrogen atmosphere having an oxygen concentration of 1 ppm or less, preferably 0.1 ppm or less. In this embodiment, activation treatment was performed by heat treatment at 410 ° C. for 1 hour. . In addition to the heat treatment method, a laser annealing method or a rapid thermal annealing method (RTA method) can be applied.
また、第１のパッシベーション膜３１２を形成する前に加熱処理を行ってもよい。但し、第１の導電層３０２ａ〜３０２ｄ及び第２の導電層３０３ａ〜３０３ｄを構成する材料が熱に弱い場合には、本実施の形態のように配線などを保護するため、第１のパッシベーション膜３１２を形成した後で熱処理を行うことが望ましい。さらに、この場合、第１のパッシベーション膜がないため、パッシベーション膜に含まれる水素を利用しての水素化は行うことができない。この場合は、プラズマにより励起された水素を用いる手段（プラズマ水素化）を用いての水素化や、３〜１００％の水素を含む雰囲気中において、３００〜４５０℃で１〜１２時間の加熱処理による水素化を用いれば良い。
In addition, heat treatment may be performed before the
この後、層間絶縁膜３１３を覆うように、ＣＶＤ法により窒化酸化珪素膜又は酸化窒化珪素膜を形成しても良い。この膜は、後に形成される導電膜をエッチングするときに、エッチングストッパーとして働き、層間絶縁膜のオーバーエッチングを防止することができる。さらにこの上に、スパッタリング法により窒化珪素膜を形成してもよい。この窒化珪素膜は、アルカリ金属イオンの移動を抑制する働きがあるため、後に形成される画素電極からのリチウム元素、ナトリウム等の金属イオンが半導体薄膜へ移動するのを抑制することができる。
After that, a silicon nitride oxide film or a silicon oxynitride film may be formed by a CVD method so as to cover the
次に、層間絶縁膜のパターニング及びエッチングを行い、結晶質半導体層３０１ａ〜３０１ｄに達するコンタクトホールを形成する。コンタクトホールのエッチングは、ＣＦ4とＯ2とＨｅの混合ガスを用いてシロキサン膜をエッチングし、続いてＣＨＦ3のガスによりゲート絶縁膜である酸化シリコン膜をエッチングし、除去することで形成する。
Next, the interlayer insulating film is patterned and etched to form contact holes reaching the
この際、コンタクトホールを開口することによって結晶質ケイ素膜１０２の表面が露出した状態となるが、この露出面に自然酸化膜が形成してしまう場合がある（図示せず）。このような自然酸化膜があると、配線と結晶質ケイ素膜間の抵抗が高くなってしまい、駆動電圧が上がったり、動作しなくなってしまう恐れがあるため、このような自然酸化膜は配線を形成する前に除去してしまうことが望ましい。
At this time, the surface of the
自然酸化膜の除去はフッ素と界面活性を示す物質を含む液により行えば良く、当該を用いるとコンタクトホールが形成された部分の結晶質ケイ素膜にニッケル及び／又はニッケルシリサイドの偏析があったとしても、酸化ケイ素膜で成る自然酸化膜を選択性良くエッチングできるため、結晶質ケイ素膜に孔が発生することが低減される。 The removal of the natural oxide film may be performed with a liquid containing fluorine and a substance exhibiting surface activity. If this is used, it is assumed that the crystalline silicon film where the contact hole is formed has segregation of nickel and / or nickel silicide. However, since a natural oxide film made of a silicon oxide film can be etched with high selectivity, the occurrence of pores in the crystalline silicon film is reduced.
フッ素を含む液と界面活性を示す物質が含まれた液との混合液の一例としては、ＨＦが約０．３ｗｔ％、ＮＨ4Ｆが約４０ｗｔ％、界面活性剤を０．０１〜０．１ｗｔ％含む液や、ＨＦが約０．１ｗｔ％、ＮＨ4Ｆが約１７ｗｔ％、界面活性剤を約０．０１〜０．１ｗｔ％含む液などがある。この組成でなくとも、ＨＦとＮＨ4Ｆ及び界面活性剤を含む液や、ＨＦと界面活性剤を含むｐＨ５以上、好ましくはｐＨ５．５以上の液、ＨＦと有機溶剤を含む液、ＨＦと有機酸を含む液、ＨＦと界面活性剤と有機溶剤を含む液、ＨＦと界面活性剤と有機酸を含む液などが使用できる。なお、エッチングは室温で行えば良く、１５〜４０秒処理すればよい。 As an example of a mixed liquid of a liquid containing fluorine and a liquid containing a substance exhibiting surface activity, HF is about 0.3 wt%, NH 4 F is about 40 wt%, and the surfactant is 0.01 to 0.00%. There is a liquid containing 1 wt%, a liquid containing about 0.1 wt% HF, about 17 wt% NH 4 F, and about 0.01 to 0.1 wt% surfactant. Even without this composition, a liquid containing HF and NH 4 F and a surfactant, a liquid containing HF and a surfactant having a pH of 5 or higher, preferably a liquid having a pH of 5.5 or higher, a liquid containing HF and an organic solvent, HF and organic A liquid containing an acid, a liquid containing HF, a surfactant and an organic solvent, a liquid containing HF, a surfactant and an organic acid can be used. Note that etching may be performed at room temperature and may be performed for 15 to 40 seconds.
続いて、コンタクトホール中に金属膜を積層し、パターニングしてソース電極及びドレイン電極を形成する。本実施例では、窒素元素を含むチタン膜上に、チタン−アルミニウム合金膜とチタン膜を積層しそれぞれ１００ｎｍ＼３５０ｎｍ＼１００ｎｍに積層したのち、所望の形状にパターニング及びエッチングして３層で形成されるソース電極及び／又はドレイン電極３１４〜３２１を形成する。
Subsequently, a metal film is stacked in the contact hole and patterned to form a source electrode and a drain electrode. In this embodiment, a titanium-aluminum alloy film and a titanium film are laminated on a titanium film containing nitrogen element, and each layer is formed to 100 nm / 350 nm / 100 nm, and then patterned and etched into a desired shape to form three layers. Source electrodes and / or drain
一層目の窒素原子を含むチタン膜はターゲットをチタンとし、窒素とアルゴンの流量を１：１としてスパッタリング法により形成する。上記のような窒素元素を含むチタン膜を、シロキサン系の膜の層間絶縁膜上に形成すると、膜はがれしにくく、且つ結晶性ケイ素膜と低抵抗接続を有する配線を形成することができる。 The titanium film containing nitrogen atoms in the first layer is formed by sputtering using a target of titanium and a flow rate of nitrogen and argon of 1: 1. When the above-described titanium film containing a nitrogen element is formed over an interlayer insulating film of a siloxane-based film, it is difficult to peel off the film, and a wiring having a low resistance connection with the crystalline silicon film can be formed.
このように、本発明を使用して薄膜トランジスタ及び容量を作製することができる。本実施の形態のように薄膜トランジスタ及び容量を形成すると、自然酸化膜による不都合を除去しつつ、半導体特性を示す結晶質ケイ素膜にその特性に悪影響を及ぼすような孔が発生することを抑制でき、信頼性を高め、歩留まりの向上も期待できる。 Thus, thin film transistors and capacitors can be manufactured using the present invention. When the thin film transistor and the capacitor are formed as in the present embodiment, it is possible to suppress the occurrence of holes that adversely affect the characteristics of the crystalline silicon film exhibiting semiconductor characteristics while removing the disadvantages due to the natural oxide film, It can be expected to improve reliability and yield.
なお、本実施の形態は実施の形態１と自由に組み合わせて用いることが可能である。また、フッ素と界面活性を示す物質を含む液による酸化膜除去の工程は本実施の形態においてチャネルドーピングの前及びソース配線、ドレイン配線の形成まえに行われているが、本発明はどちらか片方のみの適用でもかまわない。
Note that this embodiment mode can be freely combined with
なぜならば、ニッケルなどの結晶化を促進する元素の偏析は、加熱処理の条件や当該元素の添加濃度により発生しうるし、また発生しないこともあり得るからである。 This is because segregation of an element that promotes crystallization, such as nickel, may or may not occur depending on the heat treatment conditions and the concentration of the element added.
本実施例では、本発明を用いて作製された薄膜トランジスタや容量を使用して発光装置を作成する例について図３を参照しながら説明する。 In this embodiment, an example of manufacturing a light-emitting device using a thin film transistor and a capacitor manufactured according to the present invention will be described with reference to FIGS.
本実施例で説明する発光装置は一対の電極間に発光する物質を含む層を挟み込み、電極間に電流を流すことで発光する素子をマトリクス状に配列させたものである。発光素子の発光機構は、一対の電極間に有機化合物層を挟んで電圧を印加することにより、陰極から注入された電子および陽極から注入された正孔が有機化合物層中の発光中心で再結合して分子励起子を形成し、その分子励起子が基底状態に戻る際にエネルギーを放出して発光するといわれている。 In the light-emitting device described in this embodiment, a layer containing a light-emitting substance is sandwiched between a pair of electrodes, and elements that emit light by flowing current between the electrodes are arranged in a matrix. The light-emitting mechanism of the light-emitting element recombines electrons injected from the cathode and holes injected from the anode at the emission center in the organic compound layer by applying a voltage with the organic compound layer sandwiched between a pair of electrodes. Thus, it is said that molecular excitons are formed, and when the molecular excitons return to the ground state, energy is emitted and light is emitted.
励起状態には一重項励起と三重項励起が知られ、発光はどちらの励起状態を経ても可能であると考えられている。故に、素子の特徴によって一つの発光装置内において、一重項励起状態の素子あるいは三重項励起状態の素子を混在させても良い。例えばＲＧＢの三色において、赤に三重項励起状態を取る素子、青と緑に一重項励起状態を取る素子としても良い。また、三重項励起状態を取る素子は一般に発光効率が良いため、駆動電圧の低下にも貢献する。 Singlet excitation and triplet excitation are known as excited states, and light emission is considered to be possible through either excited state. Therefore, a singlet excited state element or a triplet excited state element may be mixed in one light-emitting device depending on the characteristics of the element. For example, in three colors of RGB, an element that takes a triplet excited state in red and an element that takes a singlet excited state in blue and green may be used. In addition, since a device that takes a triplet excited state generally has a high luminous efficiency, it contributes to a decrease in driving voltage.
発光素子の材料としては、低分子、高分子、低分子と高分子の間の性質を持つ中分子の発光材料があるが、本実施例では蒸着法により電界発光層を形成するため、低分子の発光材料を使用する。高分子材料は溶媒に溶かすことでスピンコートやインクジェット法により塗布することができる。また、有機材料のみではなく、無機材料との複合材料も使用することができる。 As a material of the light emitting element, there are a low molecular weight, a high molecular weight, and a medium molecular light emitting material having a property between a low molecular weight and a high molecular weight. The luminescent material is used. The polymer material can be applied by spin coating or an ink jet method by dissolving in a solvent. Further, not only organic materials but also composite materials with inorganic materials can be used.
実施の形態２において作製された薄膜トランジスタのドレイン電極と一部重なるようにして、発光素子の第１の電極４０１を形成する。第１の電極は発光素子の陽極、または陰極になる電極であり、陽極とする場合は仕事関数の大きい金属、合金、電気伝導性化合物、及びこれらの混合物などを用いることが好ましい。仕事関数としては仕事関数４．０eV以上がだいたいの目安となる。具体例な材料としては、ＩＴＯ（indium tin oxide）、酸化インジウムに２〜２０%の酸化亜鉛（ＺｎＯ）を混合したＩＺＯ（indium zinc oxide）、酸化インジウムに２〜２０%の酸化珪素（ＳｉＯ2）を混合したＩＴＳＯ、金（Ａｕ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、又は金属材料の窒化物（ＴｉＮ）等を用いることができる。
A
陰極として用いる場合は、仕事関数の小さい（仕事関数３．８eV以下が目安）金属、合金、電気伝導性化合物、及びこれらの混合物などを用いることが好ましい。具体的な材料としては、元素周期律の１族又は２族に属する元素、すなわちＬｉやＣｓ等のアルカリ金属、及びＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金属、及びこれらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉ）や化合物（ＬｉＦ、ＣｓＦ、ＣａＦ2）の他、希土類金属を含む遷移金属を用いて形成することができる。但し、本実施の形態において第２の電極は透光性を有するため、これら金属、又はこれら金属を含む合金を非常に薄く形成し、ＩＴＯ、ＩＺＯ、ＩＴＳＯ又はその他の金属（合金を含む）との積層により形成することができる。
When used as a cathode, it is preferable to use a metal, an alloy, an electrically conductive compound, a mixture thereof, or the like having a low work function (the work function is 3.8 eV or less). Specific materials include elements belonging to
本実施例では第１の電極４０１は陽極とし、ＩＴＳＯを用いた。電極としてＩＴＳＯを用いた場合は真空ベークを行うと発光装置の信頼性が向上する。
In this embodiment, the
また、本実施例において第１の電極は薄膜トランジスタのソース電極及びドレイン電極を作製した後に形成されるが、始めに第１の電極を形成しその後薄膜トランジスタの電極を作製してもかまわない。 In this embodiment, the first electrode is formed after the source electrode and the drain electrode of the thin film transistor are formed. However, the first electrode may be formed first, and then the electrode of the thin film transistor may be formed.
画素部の薄膜トランジスタに接続されている画素電極である第１の電極４０１の端部を覆うように絶縁膜４０２を形成する。この絶縁膜４０２は土手や隔壁と呼ばれるものである。絶縁膜４０２としては、無機絶縁膜や有機絶縁膜を用いることができる。無機絶縁膜としては、ＣＶＤ法により形成された酸化ケイ素膜や、ＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）法により塗布された酸化ケイ素膜などを用いることができ、有機絶縁膜としては感光性または非感光性のポリイミド、ポリアミド、ＢＣＢ（ベンゾシクロブテン）、アクリルまたはポジ型感光性有機樹脂、ネガ型感光性有機樹脂、ケイ素と酸素との結合で骨格構造が構成され、置換基に少なくとも水素を含む、または置換基にフッ素、アルキル基、または芳香族炭化水素のうち少なくとも１種を有する材料、いわゆるシロキサンの膜を用いることができる。また、それらの積層構造を用いても良い。感光性の有機物を使用して形成すると、開口部の断面形状が曲率半径が連続的に変化する形状となり電界発光層を蒸着する際に段切れなどが起こりにくいものとなり好適である。本実施例では感光性のポリイミドを使用した。
An insulating
続いて、蒸着装置を用いて、蒸着源を移動させながら蒸着を行う。例えば、真空度が５×１０-3Ｔｏｒｒ（０．６６５Ｐａ）以下、好ましくは１０-4〜１０-6Ｔｏｒｒまで真空排気された成膜室で蒸着を行う。蒸着の際、抵抗加熱により、予め有機化合物は気化されており、蒸着時にシャッターが開くことにより基板の方向へ飛散する。気化された有機化合物は、上方に飛散し、メタルマスクに設けられた開口部を通って基板に蒸着され、電界発光層４０３（第１の電極側から正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層）が形成される。なお、電界発光層４０３の構成はこのような積層でなくとも良く、単層、混合層で形成されていても良い。
Subsequently, vapor deposition is performed using the vapor deposition apparatus while moving the vapor deposition source. For example, vapor deposition is performed in a deposition chamber evacuated to a vacuum degree of 5 × 10 −3 Torr (0.665 Pa) or less, preferably 10 −4 to 10 −6 Torr. At the time of vapor deposition, the organic compound is vaporized in advance by resistance heating, and is scattered in the direction of the substrate by opening the shutter at the time of vapor deposition. The vaporized organic compound is scattered upward and deposited on the substrate through the opening provided in the metal mask, and the electroluminescent layer 403 (the hole injection layer, the hole transport layer, the light emission from the first electrode side). Layer, electron transport layer, electron injection layer). Note that the structure of the
電界発光層４０３を形成したら、第２の電極４０４を電界発光層４０３に接して形成する。本実施例では第１の電極４０１が陽極であるため、第２の電極４０４は陰極として形成する。陰極材料は先に述べたような材料を使用すれば良く、本実施の形態ではＬｉを含む材料を薄く形成した後、スパッタリング法によりＩＴＳＯを成膜することで透明性を有する第２の電極（陰極）４０４を形成した。
When the
本実施例では第１の電極４０１、第２の電極４０４両方とも透光性を有する材料で形成されているため、基板の上面、下面両方より光を取り出すことが可能となる。もちろん、どちらかの電極の透光性を制御したり、電界発光層より基板側に使用される材料によっては上面のみ、下面のみの発光を得ることも可能である。
In this embodiment, since both the
図３（Ｂ）は上面発光の構成の１例であり、画素電極５０１と薄膜トランジスタの電極を異なる層に形成した例である。第１の層間絶縁膜５０２及び第２の層間絶縁膜５０３は図２における層間絶縁膜３１３と同様の材料で作製することができ、その組み合わせも自由に行えるが、今回はどちらの層もシロキサンにより形成する。画素電極５０１は第２の層間絶縁膜５０３側からＡｌ−Ｓｉ＼ＴｉＮ＼ＩＴＳＯと積層して形成したが、もちろん単層でもかまわないし、２層、あるいは４層以上の積層構造でもかまわない。
FIG. 3B illustrates an example of a top emission structure in which the
ところで、第２の電極４０４をスパッタリング法により形成する場合、電子注入層の表面もしくは電子注入層と電子輸送層の界面にスパッタリングによるダメージが入ってしまうことがある。これは特性に悪影響を及ぼす可能性がある。これを防ぐためには、スパッタリングによるダメージを受けにくい材料を第２の電極４０４に最も近い位置に設けるとよい。このようなスパッタダメージを受けにくい材料で、電界発光層４０３に用いることができる材料としてはＭｏＯｘが挙げられる。しかし、ＭｏＯｘは正孔注入層として好適な物質であるため、第２の電極４０４に接して設けるには第２の電極４０４を陽極とする必要がある。
By the way, when the
そこで、この場合は第１の電極４０１を陰極として形成しその後順に、電子注入層、電子輸送層、発光層、正孔輸送層、正孔注入層（ＭｏＯｘ）、第２の電極（陽極）と形成し、画素の駆動用薄膜トランジスタはＮチャネル型とする必要がある。ＭｏＯｘは蒸着法により形成し、ｘ＝３以上のものが好適に使用できる。
Therefore, in this case, the
その後、プラズマＣＶＤ法により窒素を含む酸化珪素膜を第２のパッシベーション膜４０５として形成した。窒素を含む酸化珪素膜を用いる場合には、プラズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏ、ＮＨ3から作製される酸化窒化ケイ素膜、またはＳｉＨ4、Ｎ2Ｏから作製される酸化窒化ケイ素膜、あるいはＳｉＨ4、Ｎ2ＯをＡｒで希釈したガスから形成される酸化窒化ケイ素膜を形成すれば良い。また、第１のパッシベーション膜としてＳｉＨ4、Ｎ2Ｏ、Ｈ2から作製される酸化窒化水素化ケイ素膜を適用しても良い。もちろん、第２のパッシベーション膜４０５は単層構造に限定されるものではなく、他のケイ素を含む絶縁膜を単層構造、もしくは積層構造として用いても良い。また、窒化ケイ素膜やダイヤモンドライクカーボン膜を窒素を含む酸化珪素膜の代わりに形成してもよい。
Thereafter, a silicon oxide film containing nitrogen was formed as a
次いで対向基板をシール剤により貼り合わせる。対向基板と素子基板との間の空間には乾燥した窒素などの不活性気体を充填しても良いし、シール剤を画素部全面に塗布しそれにより対向基板を形成しても良い。シール剤には紫外線硬化樹脂などを用いると好適である。シール剤には乾燥剤やギャップを一定に保つための粒子を混入しておいても良い。 Next, the counter substrate is bonded with a sealant. A space between the counter substrate and the element substrate may be filled with an inert gas such as dry nitrogen, or a sealant may be applied to the entire pixel portion to form the counter substrate. It is preferable to use an ultraviolet curable resin or the like as the sealant. The sealant may contain a desiccant and particles for keeping the gap constant.
このようにして本発明を用いた薄膜トランジスタなどを使用し、発光装置を作成することができる。本発明を用いて作製された半導体素子は半導体層である結晶性シリコン膜に孔があくことが抑制されるため、信頼性、歩留まり共に良好であり、結果として信頼性、歩留まりが良好でコスト的にも優れた発光装置を得ることができる。 In this manner, a light-emitting device can be manufactured using a thin film transistor or the like using the present invention. Since the semiconductor element manufactured using the present invention suppresses the formation of a hole in the crystalline silicon film that is a semiconductor layer, the reliability and the yield are good, and as a result, the reliability and the yield are good and the cost is high. In addition, an excellent light emitting device can be obtained.
本実施例では、結晶化を促進する元素を用いて結晶化した結晶性ケイ素膜をゲッタリングし、その後に行うエッチングストッパー膜の除去を界面活性剤を用いたエッチャントにより行った場合と、界面活性剤を用いないエッチャントにより行った場合のゲートリーク電流について測定した結果を示す。本測定はゲート電圧を３０Ｖかけた状態で、絶縁膜（窒素が添加された酸化ケイ素膜）の厚さ１１０ｎｍ、面積１ｍｍ2の容量ＴＥＧを用いて行った。 In this example, the crystalline silicon film crystallized by using an element that promotes crystallization is gettered, and then the etching stopper film is removed by an etchant using a surfactant. The result of having measured about the gate leakage current at the time of performing by the etchant which does not use an agent is shown. This measurement was performed using a capacitor TEG having a thickness of 110 nm and an area of 1 mm 2 of an insulating film (a silicon oxide film to which nitrogen was added) with a gate voltage of 30 V applied.
図４はゲートリーク電流の正規確率分布図である。図中、○及び●プロットが３倍の時間オーバーエッチングを行ったもの、△及び▲のプロットが５倍の時間、▽及び▼のプロットが１０倍の時間オーバーエッチングを行ったものであり、破線が界面活性剤が添加されていないもの、実線が界面活性剤を添加したものを示している。 FIG. 4 is a normal probability distribution diagram of the gate leakage current. In the figure, the ◯ and ● plots are three times over-etched, the Δ and ▲ plots are five times longer, the ▽ and ▼ plots are ten times longer over-etched, broken lines Indicates that the surfactant is not added, and the solid line indicates that the surfactant is added.
また、縦軸が累積度数、横軸がゲートリーク電流を示している。リークする電流は小さい方が望ましく、異常の発生していない条件においてはある値を中心とした正規分布に近い分布を示す。 The vertical axis represents the cumulative frequency, and the horizontal axis represents the gate leakage current. It is desirable that the leaked current is small, and in a condition where no abnormality occurs, a distribution close to a normal distribution centering on a certain value is shown.
図４より、ゲートリーク電流は界面活性剤を使用せずにエッチングを行ったサンプルに非常に大きいものが多数存在し、明らかな異常値を示している。また、エッチング時間の増加につれて異常値の程度、頻度とも増加していることがわかる。一方、界面活性剤を使用してエッチングを行ったものには３倍と５倍のオーバーエッチングを行ったものではほとんど正規分布に近い分布を示し、１０倍のオーバーエッチングを行ったものでさえ、異常を示すものは少なく、且つその程度も軽微である。
As shown in FIG. 4, there are many very large gate leakage currents in samples etched without using a surfactant, and show clear abnormal values. It can also be seen that the degree and frequency of abnormal values increase as the etching time increases. On the other hand, those etched using a surfactant showed a distribution close to the normal distribution in those subjected to overetching 3 times and 5 times, and even those subjected to
このように本発明を用いてエッチングを行うことにより大幅に半導体素子に異常が発生するのを抑制することができ、良好な特性を示す素子を歩留まり良く形成することが可能となる。 As described above, by performing etching using the present invention, it is possible to greatly suppress the occurrence of abnormality in a semiconductor element, and it is possible to form an element exhibiting good characteristics with a high yield.
なお、本明細書中では、酸化ケイ素膜に特化して説明を進めているが、本発明は他の材料よりなる半導体膜に適用することが可能である。 Note that in this specification, the description is focused on the silicon oxide film, but the present invention can be applied to semiconductor films made of other materials.
Claims (7)
前記第１の酸化ケイ素膜上に非晶質ケイ素膜を形成し、
加熱処理を行い、
前記加熱処理により前記非晶質ケイ素膜の表面に形成された第２の酸化ケイ素膜をフッ素と界面活性を示す物質を含む液により除去し、
前記非晶質ケイ素膜を除去し、
前記結晶質ケイ素膜上に形成した前記第１の酸化ケイ素膜をフッ素と界面活性を示す物質を含む液により除去することを特徴とする半導体装置の作製方法。 Forming a first silicon oxide film on a crystalline silicon film crystallized using an element that promotes crystallization;
Forming an amorphous silicon film on the first silicon oxide film;
Heat treatment,
Removing the second silicon oxide film formed on the surface of the amorphous silicon film by the heat treatment with a liquid containing fluorine and a substance exhibiting surface activity;
Removing the amorphous silicon film;
A method for manufacturing a semiconductor device, wherein the first silicon oxide film formed over the crystalline silicon film is removed with a liquid containing fluorine and a substance exhibiting surface activity.
前記レーザー光を照射することにより前記結晶質ケイ素膜の表面に形成された第１の酸化ケイ素膜をフッ素と界面活性を示す物質を含む液により除去し、
前記結晶質ケイ素膜上に第２の酸化ケイ素膜を形成し、
前記第２の酸化ケイ素膜上に非晶質ケイ素膜を形成し、
加熱処理を行い、
前記加熱処理により前記非晶質ケイ素膜の表面に形成された第３の酸化ケイ素膜をフッ素と界面活性を示す物質を含む液により除去し、
前記非晶質ケイ素膜を除去し、
前記結晶質ケイ素膜上に形成した前記第２の酸化ケイ素膜をフッ素と界面活性を示す物質を含む液により除去することを特徴とする半導体装置の作製方法。 Irradiating a crystalline silicon film crystallized using an element that promotes crystallization with laser light,
Removing the first silicon oxide film formed on the surface of the crystalline silicon film by irradiating the laser beam with a liquid containing fluorine and a substance having surface activity;
A second silicon oxide film is formed on the crystalline silicon film,
Forming an amorphous silicon film on the second silicon oxide film;
Heat treatment,
Removing the third silicon oxide film formed on the surface of the amorphous silicon film by the heat treatment with a liquid containing fluorine and a substance having surface activity;
Removing the amorphous silicon film;
A method for manufacturing a semiconductor device, wherein the second silicon oxide film formed over the crystalline silicon film is removed with a liquid containing fluorine and a substance exhibiting surface activity.
前記フッ素と界面活性を示す物質を含む液は、界面活性を示す物質として有機溶剤、有機酸及び界面活性剤のうちいずれか一つもしくは複数種を含むことを特徴とする半導体装置の作製方法。 In claim 1 or claim 2 ,
Liquid containing a substance showing the fluorine and surface activity, for manufacturing a semiconductor device characterized by comprising any one or more of the organic solvent, organic acid and a surfactant as a substance exhibiting the surfactant Method.
前記フッ素と界面活性を示す物質を含む液は、少なくともフッ酸を含むことを特徴とする半導体装置の作製方法。 In any one of Claims 1 thru | or 3 ,
Liquid containing a substance showing the fluorine and surface activity, the method for manufacturing a semiconductor device according to claim including Mukoto at least hydrofluoric acid.
前記フッ素と界面活性を示す物質を含む液は、少なくともフッ酸とフッ化アンモニウムを含むことを特徴とする半導体装置の作製方法。 In any one of Claims 1 thru | or 3 ,
Liquor, a method for manufacturing a semiconductor device according to claim including Mukoto at least hydrofluoric acid and ammonium fluoride containing a substance showing the fluorine and surface active.
前記フッ素と界面活性を示す物質を含む液は、界面活性を示す物質として界面活性剤を含み、
前記フッ素と界面活性を示す物質を含む液のｐＨが５以上であることを特徴とする半導体装置の作製方法。 In claim 1 or claim 2 ,
The liquid containing a substance exhibiting surface activity with fluorine contains a surfactant as a substance exhibiting surface activity,
A method for manufacturing a semiconductor device, wherein a pH of the liquid containing a substance exhibiting surface activity with fluorine is 5 or more.
前記フッ素と界面活性を示す物質を含む液は、界面活性を示す物質として界面活性剤を含み、
前記フッ素と界面活性を示す物質を含む液のｐＨが５．５以上であることを特徴とする半導体装置の作製方法。 In claim 1 or claim 2 ,
The liquid containing a substance exhibiting surface activity with fluorine contains a surfactant as a substance exhibiting surface activity,
A method for manufacturing a semiconductor device, wherein the pH of the liquid containing a substance exhibiting surface activity with fluorine is 5.5 or more.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004372852A JP4817655B2 (en) | 2003-12-25 | 2004-12-24 | Method for manufacturing semiconductor device |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003431369 | 2003-12-25 | ||
| JP2003431369 | 2003-12-25 | ||
| JP2004372852A JP4817655B2 (en) | 2003-12-25 | 2004-12-24 | Method for manufacturing semiconductor device |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2005210104A JP2005210104A (en) | 2005-08-04 |
| JP2005210104A5 JP2005210104A5 (en) | 2007-12-27 |
| JP4817655B2 true JP4817655B2 (en) | 2011-11-16 |
Family
ID=34914184
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004372852A Expired - Fee Related JP4817655B2 (en) | 2003-12-25 | 2004-12-24 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4817655B2 (en) |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3064060B2 (en) * | 1991-09-20 | 2000-07-12 | ステラケミファ株式会社 | Fine processing surface treatment agent with low content of fine particles |
| JP3449365B2 (en) * | 1993-02-04 | 2003-09-22 | ダイキン工業株式会社 | Wet etching composition for semiconductors with excellent wettability |
| JP3238551B2 (en) * | 1993-11-19 | 2001-12-17 | 沖電気工業株式会社 | Method for manufacturing field effect transistor |
| JPH07183288A (en) * | 1993-12-24 | 1995-07-21 | Toshiba Corp | Semiconductor wafer treating agent |
| JP3188843B2 (en) * | 1996-08-28 | 2001-07-16 | ステラケミファ株式会社 | Fine processing surface treatment agent and fine processing surface treatment method |
| JP4230160B2 (en) * | 2001-03-29 | 2009-02-25 | 株式会社半導体エネルギー研究所 | Method for manufacturing semiconductor device |
| JP4860055B2 (en) * | 2001-05-31 | 2012-01-25 | 株式会社半導体エネルギー研究所 | Method for manufacturing semiconductor device |
-
2004
- 2004-12-24 JP JP2004372852A patent/JP4817655B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005210104A (en) | 2005-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4387091B2 (en) | Method for manufacturing thin film transistor | |
| US7763981B2 (en) | Semiconductor device and method for manufacturing the same | |
| US7247527B2 (en) | Method for manufacturing semiconductor device, and laser irradiation apparatus | |
| TWI362231B (en) | Display device | |
| KR101522860B1 (en) | Semiconductor device | |
| JP3600229B2 (en) | Method for manufacturing field effect transistor | |
| US7358165B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| KR101132266B1 (en) | Method for manufacturing semiconductor device | |
| KR101124192B1 (en) | Method for manufacturing semiconductor device | |
| JP4780950B2 (en) | Display device | |
| US8623715B2 (en) | Method for fabricating thin-film semiconductor device for display | |
| JP4675433B2 (en) | Method for manufacturing semiconductor device | |
| JP4817655B2 (en) | Method for manufacturing semiconductor device | |
| JP4338997B2 (en) | Method for manufacturing display device | |
| JP4593212B2 (en) | Thin film transistor manufacturing method and semiconductor device manufacturing method | |
| JP3804881B2 (en) | Semiconductor device manufacturing apparatus and semiconductor device manufacturing method | |
| JP5005881B2 (en) | Method for manufacturing semiconductor device | |
| JP3804945B2 (en) | Method for manufacturing thin film transistor | |
| JP4402070B2 (en) | Method for manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071108 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071108 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110802 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110804 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110823 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110830 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140909 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4817655 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140909 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |