JP4816195B2 - メモリカード - Google Patents
メモリカード Download PDFInfo
- Publication number
- JP4816195B2 JP4816195B2 JP2006091703A JP2006091703A JP4816195B2 JP 4816195 B2 JP4816195 B2 JP 4816195B2 JP 2006091703 A JP2006091703 A JP 2006091703A JP 2006091703 A JP2006091703 A JP 2006091703A JP 4816195 B2 JP4816195 B2 JP 4816195B2
- Authority
- JP
- Japan
- Prior art keywords
- memory card
- package
- housing
- bottom wall
- side walls
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
- G06K19/0772—Physical layout of the record carrier
- G06K19/07732—Physical layout of the record carrier the record carrier having a housing or construction similar to well-known portable memory devices, such as SD cards, USB or memory sticks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Credit Cards Or The Like (AREA)
- Semiconductor Memories (AREA)
Description
このようなメモリカードとして、絶縁材料からなり厚さ方向の一方の面をなす上面に上方に開放状で平面視矩形の収容凹部が形成され外部装置のスロット(カードスロットまたはカードコネクタ)に装脱されるハウジングと、外部装置との間で信号を伝達するための複数の接片およびフラッシュメモリを含み前記収容凹部に収容された矩形のマルチチップパッケージとで矩形の薄板状に形成されたものが提供されている(特許文献1参照)。
このメモリカードでは、ハウジングの収容凹部は、矩形の底壁と、底壁の4辺からそれぞれ起立する4つの側壁を有し、4つの側壁のうちの1つに指が掛けられてメモリカードの外部装置のスロットへの装脱がなされている。
一方、ハウジングの外形寸法は、メモリカードの仕様によって決定されていることから、ハウジングの凹部に収容できるマルチチップパッケージの大きさには限界があり、メモリカードの記憶容量の増大化に対応する上で不利がある。
本発明はこのような事情に鑑みなされたものであり、その目的は、記憶容量の増大化に対応する上で有利なメモリカードを提供することにある。
また、本発明は、外部装置のスロットに装脱される絶縁材料からなる矩形で薄板状のパッケージと、前記パッケージに設けられ前記外部装置との間で信号を伝達するための複数の接片とを備え、前記複数の接片は、前記パッケージの厚さ方向の一方の面である平坦な上面で前記外部装置に装脱される方向に対して直交する方向に延在し前記矩形の1辺をなす領域に、前記装脱される方向に対して直交する方向に並べられて設けられ、前記複数の接片が設けられた前記矩形の1辺に対向する1辺に対応する箇所で前記パッケージの厚さ方向の他方の面をなす下面の箇所に指掛け用凹部が設けられ、前記パッケージの前記上面で前記外部装置に装脱される方向に対して直交する方向における両側箇所に前記装脱される方向に沿って延在する側部ラベルがそれぞれ貼着されている、ことを特徴とする。
また、従来の指掛け用の1つの側壁に代えハウジングの下面に指掛け用凹部を設けたので、メモリカードの装脱が簡単に行なえ、また、指掛け凹部を形成する金型のコストが抑制できるため、メモリカードのコストダウンを図る上でも有利となる。
また、本発明のメモリカードによれば、ハウジングを用いずにパッケージのみでメモリカードを構成しており、メモリカードのコストダウンを図る上で有利となる。
また、パッケージの下面に指掛け用凹部を設けたので、メモリカードの装脱が簡単に行なえ、また、指掛け凹部を形成する金型のコストが抑制できるため、メモリカードのコストダウンを図る上でも有利となる。
次に本発明の第1の実施の形態について図面を参照して説明する。
図1はメモリカード10の斜視図、図2はメモリカード10の上下を反転した斜視図、図3、図4はメモリカード10の分解斜視図、図5は図1のAA線断面図である。
なお、本明細書において、メモリカード10はメモリスティックマイクロ(ソニー株式会社の登録商標)である。
ハウジング12を構成する絶縁材料としては、例えば、ポリカーボネートやポリブチレンテレフタレートなどの熱可塑性樹脂を用いることができる。
このようなハウジング12は、金型内に前記熱可塑性樹脂が流し込まれることで製造されている。
図3に示すように、ハウジング12は、矩形の底壁20と、底壁20の4辺のうちの3辺から起立する側壁22を有し、それら側壁22のうち2つの側壁22Aは互いに対向しており、残りの1つの側壁22Bはそれら2つの側壁22Aの一方の端部を接続している。
なお、互いに対向する2つの側壁22Aは、外部装置のスロットにメモリカード10が装脱される方向と平行する方向に延在しており、残りの1つの側壁22Bは、外部装置のスロットにメモリカード10が装脱される方向と直交する方向に延在している。
収容凹部16は底壁20と3つの側壁22とにより上方および側方に開放状に形成されている。
互いに対向する側壁22Aの外側面には、このメモリカード10が外部装置に設けられたスロットに挿入された際に、メモリカード10の挿入状態をロックするロック機構が嵌合するため嵌合凹部2210が形成されている。
そして、図2に示すように、メモリカード10の4つの側面のうちの3つの側面はハウジング12の側壁22(22A、22B)で形成され、残りの1つの側面は、底壁20の端面2002と、互いに対向する2つの側壁22Aの端面2204と、収容凹部16に収容されたマルチチップパッケージ14の側面1402で形成されている。
残りの1つの側面を構成する底壁20の端面2002と、2つの側壁22Aの端面2204と、マルチチップパッケージ14の側面1402は同一面上を延在している。
3つの側壁のうちの残りの1つの側壁22Bの上面2220は、メモリカード10を外部装置のカードコネクタやカードスロットに円滑に挿入できるように、先端に到るにつれて下方に位置する傾斜面で形成されており、上面2220と平坦面1410は連続している。
より詳細には、残りの1つの側壁22Bに臨むマルチチップパッケージ14の上面の箇所に、外部装置との間で信号を伝達するための複数の接片36が残りの1つの側壁22Bに沿って並べられて設けられている。
図5に示すように、マルチチップパッケージ14は、上述の保持体30、基板32、記憶部34、複数の接片36に加えコントローラ38を備えている。
保持体30を構成する絶縁材料としては、例えば、ガラス繊維が含まれたエポキシ樹脂のような熱硬化性樹脂を用いることができる。
基板32は、絶縁材料から矩形薄板状に形成され、その表面あるいは内部に導電パターンが形成されており、保持体30の上面に位置している。
記憶部34は、基板32の下面に取着された状態で保持体30に埋設されデータの書き込みおよび/または読み出しが可能に構成されている。本実施の形態では、記憶部34はデータの書き換えが可能なフラッシュメモリで構成されている。
接片36は、保持体30の厚さ方向の一方の面である上面に設けられている。具体的には、基板32は上面を除いた部分が保持体30に埋設されており、接片36は基板32の上面から下面にわたり貫通して形成されている。基板32の表面(上面)は絶縁材料からなるレジスト3202で覆われており、レジスト3202には接片36に対応する部分が開口され、この開口を介して接片36が外方に露出されている。したがって、本実施の形態では、レジスト3202の表面がマルチチップパッケージ14の平坦面1410の一部を構成している。
コントローラ38は、保持体30に埋設され接片36を介して外部装置との間でデータ通信を行うことにより記憶部34に対するデータの書き込みおよび/または読み出しを行なうものである。本実施の形態では、コントローラ38は、記憶部34の上の保持体30の箇所に埋設されているが、コントローラ38が基板32の上の保持体30の箇所に埋設されていてもよい。
なお、図5において、符号42は、記憶部34と基板32のパターンとの間、コントローラ38と基板32のパターンとの間、記憶部34と接片36との間、コントローラ38と接片36との間をそれぞれ電気的に接続するボンディングワイヤである。
このようなマルチチップパッケージ14は、金型内に、複数の接片36を有する基板32が配置され、前記絶縁材料からなる合成樹脂が金型内に流し込まれることで製造されている。
マルチチップパッケージ14は、接着剤により下面が収容凹部16の底壁20に取着されて配設され、収容凹部16内において底壁20の全域にわたって延在している。
図1に示すように、接片36は、接片36−1〜36−11の11個接片で構成されており、図6に示すように、接片36−10、36−11が未使用であり、残り9個の接片に信号が割り当てられている。
すなわち、複数の接片36は、コントローラ38に対して信号の授受を行う信号端子と、コントローラ38および記憶部34に対してグランド電位を供給するためのグランド端子と、コントローラ38および記憶部34に対して電源を供給するための電源端子を含んでいる。
接片36−1〜36−7は前記信号端子であり、接片36−8は前記電源端子であり、接片36−9は前記グランド端子である。
詳細に説明すると、接片36−1はデータ信号DATA0〜DATA3で通信されるデータの区切りを示すバスステート信号BSが入力される信号端子である。
接片36−2はデータ信号DATA1の入出力を行う信号端子、接片36−3はデータ信号DATA0の入出力を行う信号端子、接片36−4はデータ信号DATA2の入出力を行う信号端子、接片36−6はデータ信号DATA3の入出力を行う信号端子である。
接片36−5は挿抜検出接片であり、前記外部装置がメモリカードの挿抜検出のために使用するINS信号を授受する信号端子である。
接片36−7はクロック信号SCLKが入力される信号端子であり、前記バスステート信号BSおよびデータ信号DATA0〜DATA3はこのクロック信号SCLKに同期して通信される。
接片36−8は電源Vccが入力される電源端子である。
接片36−9はグランドレベル(Vss)に接続されるグランド端子である。
なお、未使用の接片36−10、36−11は拡張用として設けられている。
また、ハウジング12の下面1202に指掛け用凹部40を設けたので、この指掛け用凹部40に指を掛けることでメモリカード10の装脱が簡単に行なえることは無論のこと、ハウジング12を成形する金型に指掛け用凹部40を設けるための部分を設けることは安価で済むため、メモリカード10のコストダウンを図る上で有利となる。
次に、第2の実施の形態について説明する。
第2の実施の形態は指掛け用凹部40の形状が第1の実施の形態と異なっている。
図7は第2の実施の形態のメモリカード10の分解斜視図である。なお、以下の実施の形態において、第1の実施の形態と同一または同様の箇所、部材には同一の符号を付して説明する。
図7に示すように、第2の実施の形態のメモリカード10では、指掛け用凹部40は、ハウジング12の底壁20の厚さ方向に貫通して設けられている。
このような第2の実施の形態においても第1の実施の形態と同様の効果を奏する。
次に、第3の実施の形態について説明する。
第3の実施の形態は、マルチチップパッケージ14をハウジング12により強固に取着するようにしたものである。
図8(A)は第3の実施の形態のメモリカード10のマルチチップパッケージ14を上下反転した斜視図、(B)はマルチチップパッケージ14の斜視図、(C)はハウジング12の斜視図である。
すなわち、図8(C)に示すように、側壁22が形成されていない底壁20の1辺に、底壁20から上方に突出する傾斜面50(ハウジング側係合部)が1辺に沿って膨出形成されている。
傾斜面50は、スロットに装脱される方向に沿い底壁20の縁に近づくにつれて次第に上昇するように形成されている。
一方、図8(A)、(B)に示すように、傾斜面50に対応するマルチチップパッケージ14の下面の箇所に、すなわち、マルチチップパッケージ14が底壁20に臨む下面で底壁20の1辺に対応する箇所に、傾斜面50に係合可能な傾斜面52(パッケージ側係合部)が矩形の1辺に沿って延在形成されている。
そして、マルチチップパッケージ14の下面が接着剤により収容凹部16の底壁20に取着される際に、傾斜面50、52が係合し、マルチチップパッケージ14のハウジング12への取り付けをより強固なものとしている。また、傾斜面50、52が係合することで、マルチチップパッケージ14のハウジング12への位置決めを簡単に行なう上で有利となる。
このような第3の実施の形態によっても第1の実施の形態と同様な効果が奏されることは無論である。
次に、第4の実施の形態について説明する。
第4の実施の形態は、マルチチップパッケージ14をハウジング12により強固に取着するようにしたものである。
図9(A)は第4の実施の形態のメモリカード10のマルチチップパッケージ14を上下反転した斜視図、(B)はマルチチップパッケージ14の斜視図、(C)はハウジング12の斜視図である。
すなわち、図9(C)に示すように、側壁22が形成されていない底壁20の1辺に、底壁20から上方に突出する突起54(ハウジング側係合部)が1辺に沿って膨出形成されている。
一方、図9(A)、(B)に示すように、突起54に対応するマルチチップパッケージ14の下面の箇所に、すなわち、マルチチップパッケージ14が底壁20に臨む下面で底壁20の1辺に対応する箇所に、突起54に係合可能な凹部56(パッケージ側係合部)が矩形の1辺に沿って延在形成されている。
そして、マルチチップパッケージ14の下面が接着剤により収容凹部16の底壁20に取着される際に、突起54と凹部56が係合し、マルチチップパッケージ14のハウジング12への取り付けをより強固なものとしている。また、突起54と凹部56が係合することで、マルチチップパッケージ14のハウジング12への位置決めを簡単に行なう上で有利となる。
このような第4の実施の形態によっても第1の実施の形態と同様な効果が奏されることは無論である。
次に、第5の実施の形態について説明する。
第5の実施の形態は、メモリカード60がハウジング12を備えておらず、パッケージ62のみを備えており、このパッケージ62に指掛け用凹部40を設けた点が第1乃至第4の実施の形態と異なっている。なお、第5の実施の形態においてもメモリカード60はメモリスティックマイクロ(ソニー株式会社の登録商標)である。
図10は第5の実施の形態のメモリカード60の斜視図、図11はメモリカード60を上下反転した斜視図である。
図10に示すように、パッケージ62には、複数の接片64と、接片保護用ラベル66とが設けられている。
パッケージ62は、絶縁材料から薄板状に形成され外部装置のスロットに装脱されるものであり、絶縁材料としては、例えば、ガラス繊維が含まれたエポキシ樹脂のような熱硬化性樹脂を用いることができる。
パッケージ62は、装脱される方向に延在する長さと、長さ方向と直交する方向に延在する幅とを有する矩形状を呈し、厚さ方向の一方に平坦な上面6202が形成されている。
複数の接片64は、上面6202で外部装置に装脱される方向に対して直交する方向における両側箇所を除いた領域に、前記装脱される方向に対して直交する方向に並べられて設けられている。
言い換えると、複数の接片64は、上面6202で外部装置に装脱される方向に対して直交する方向に延在し矩形の1辺をなす領域に、前記装脱される方向に対して直交する方向に並べられて設けられている。
また、複数の接片64が設けられた上面6202の長さ方向の先端には、先端に至るにつれて高さが低くなる傾斜面6210が設けられ、外部装置のスロットへの装入が円滑になされるように図られている。
このようなパッケージ62は、金型内に、複数の接片64を有する基板32が配置され、前記絶縁材料からなる合成樹脂が金型内に流し込まれることで製造されている。
接片保護用ラベル66は絶縁性を有する材料で形成され、実施の形態では、接片保護用ラベル66は、2つの側部ラベル68と接続ラベル70とにより構成されている。
図10に示すように、パッケージ62が前記外部装置のスロットに装脱される方向に対して直交する方向における上面6202の両側箇所は、複数の接片64が設けられておらず、側部ラベル68は、このパッケージ62の上面6202の両側箇所に、前記装脱される方向に沿って延在し、それぞれそれら両側箇所に貼着されている。
接続ラベル70は、前記外部装置に装脱される方向に対して直交する方向に延在して両側の側部ラベル68を接続し、複数の接片64から離間した上面6202の箇所に貼着されている。
なお、2つの側部ラベル68および接続ラベル70の上面6202への貼着は、従来公知の両面粘着テープあるいは粘着層を介してなされ、両面粘着テープおよび粘着層としては、加圧により接着力を発揮する感圧タイプあるいは加熱により接着力を発揮する加熱タイプなどが採用可能である。
それら両側の側部ラベル68と接続ラベル70とにより、接片保護用ラベル66には、複数の接片64を露出させる開口72が、それら接片64が設けられたパッケージ62の長さ方向の一方に開放状に形成されている。
そして、接片保護用ラベル66が上面6202に貼着されることにより、パッケージ62の厚さ方向において、複数の接片64の表面よりも側部ラベル68および接続ラベル70の表面が高い箇所に位置している。
本実施の形態では、指掛け用凹部40は、複数の接片64が設けられた矩形の1辺に対向する前記1辺に沿って延在形成されている。
また、本実施の形態によれば、ハウジングを用いずにパッケージ62のみでメモリカード60を構成しており、メモリカード60のコストダウンを図る上で有利となっている。
また、接片保護用ラベル66を用いるといった簡単な構成により複数の接片64の保護を図れ、メモリカード60のコストダウンを図る上でより有利となる。
また、接続ラベル70の配置場所や大きさは任意であり、例えば、実施の形態のように両側の側部ラベル68の延在方向の中間部を接続するように設けてもよく、あるいは、複数の接片64が設けられた箇所を除く上面6202の全域を覆うように設けてもよく、要するに接続ラベル70を設ける場合には、貼着箇所を接片64が設けられた箇所からずらし、少なくとも接片64が設けられた箇所を露出するようにすればよい。
また、実施の形態では、記憶部34としてデータの書き換えが可能なフラッシュメモリを用いた場合について説明したが、本発明はこれに限定されるものではなく、記憶部34はデータの書き込みおよび/または読み出しが行われるものであればよい。
Claims (11)
- 絶縁材料からなり厚さ方向の一方の面をなす上面に収容凹部が形成され外部装置のスロットに装脱されるハウジングと、
前記外部装置との間で信号を伝達するための複数の接片を有し前記収容凹部に収容されたマルチチップパッケージと
で矩形の薄板状に形成されたメモリカードであって、
前記ハウジングは、
矩形の底壁と、
前記底壁の4辺のうちの3辺から起立する側壁を
有し、
前記収容凹部は前記底壁と3つの側壁とにより上方および側方に開放状に形成され、
前記マルチチップパッケージは、前記収容凹部内において前記底壁の全域にわたって延在し、
前記複数の接片は、前記収容凹部に収容された前記マルチチップパッケージの上面に設けられ、
前記底壁の4辺のうちの前記側壁が設けられていない1辺に対応する箇所で前記ハウジングの厚さ方向の他方の面をなす下面の箇所に指掛け用凹部が設けられている、
ことを特徴とするメモリカード。 - 前記指掛け用凹部は、前記側壁が設けられていない1辺に沿って延在形成されている
ことを特徴とする請求項1記載のメモリカード。 - 前記指掛け用凹部は、前記底壁の厚さ方向に貫通して設けられている
ことを特徴とする請求項1記載のメモリカード。 - 前記メモリカードの4つの側面のうちの3つの側面は前記ハウジングの側壁で形成され、
残りの1つの側面は、
前記底壁の端面と、
互いに対向する2つの側壁の端面と、
前記凹部に収容された前記マルチチップパッケージの側面で
形成されている
ことを特徴とする請求項1記載のメモリカード。 - 前記残りの1つの側面を構成する前記底壁の端面と、2つの側壁の端面と、前記マルチチップパッケージの側面は同一面上を延在している
ことを特徴とする請求項4記載のメモリカード。 - 前記3つの側壁のうちの2つの側壁は互いに対向しており、
前記マルチチップパッケージの上面は、前記ハウジングの厚さ方向において前記互いに対向する2つの側壁よりも低い箇所に延在する平坦面で形成されている
ことを特徴とする請求項1記載のメモリカード。 - 前記3つの側壁のうちの2つの側壁は互いに対向しており、
前記マルチチップパッケージの上面は、前記ハウジングの厚さ方向において前記互いに対向する2つの側壁よりも低い箇所に延在する平坦面で形成され、
前記3つの側壁のうちの残りの1つの側壁の上面と前記平坦面は連続している
ことを特徴とする請求項1記載のメモリカード。 - 前記3つの側壁のうちの2つの側壁は互いに対向しており、
前記マルチチップパッケージの上面は、前記ハウジングの厚さ方向において前記互いに対向する2つの側壁よりも低い箇所に延在する平坦面で形成され、
前記複数の接片は、前記3つの側壁のうちの残りの1つの側壁に臨む前記マルチチップパッケージの上面の箇所に前記残りの1つの側壁に沿って並べられて設けられている
ことを特徴とする請求項1記載のメモリカード。 - 前記マルチチップパッケージは、
絶縁材料からなる矩形薄板状の保持体と、
前記保持体の上面に配設されデータの書き込みおよび/または読み出しが可能な記憶部が形成された基板と
を備え、
前記平坦面は前記基板の上面で形成され、
前記複数の接片は前記基板の上面に形成されている、
ことを特徴とする請求項8記載のメモリカード。 - 前記側壁が起立されていない前記底壁の1辺にハウジング側係合部が設けられ、
前記マルチチップパッケージが前記底壁に臨む下面で前記底壁の1辺に対応する箇所に前記ハウジング側係合部に係合可能なパッケージ側係合部が設けられ、
前記ハウジング側係合部と前記パッケージ側係合部は係合している、
ことを特徴とする請求項1記載のメモリカード。 - 外部装置のスロットに装脱される絶縁材料からなる矩形で薄板状のパッケージと、
前記パッケージに設けられ前記外部装置との間で信号を伝達するための複数の接片と
を備え、
前記複数の接片は、前記パッケージの厚さ方向の一方の面である平坦な上面で前記外部装置に装脱される方向に対して直交する方向に延在し前記矩形の1辺をなす領域に、前記装脱される方向に対して直交する方向に並べられて設けられ、
前記複数の接片が設けられた前記矩形の1辺に対向する1辺に対応する箇所で前記パッケージの厚さ方向の他方の面をなす下面の箇所に指掛け用凹部が設けられ、
前記パッケージの前記上面で前記外部装置に装脱される方向に対して直交する方向における両側箇所に前記装脱される方向に沿って延在する側部ラベルがそれぞれ貼着されている、
ことを特徴とするメモリカード。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006091703A JP4816195B2 (ja) | 2006-03-29 | 2006-03-29 | メモリカード |
TW096110381A TW200822300A (en) | 2006-03-29 | 2007-03-26 | Memory card |
PCT/JP2007/056351 WO2007114113A1 (ja) | 2006-03-29 | 2007-03-27 | メモリカード |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006091703A JP4816195B2 (ja) | 2006-03-29 | 2006-03-29 | メモリカード |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2007265214A JP2007265214A (ja) | 2007-10-11 |
JP2007265214A5 JP2007265214A5 (ja) | 2009-02-26 |
JP4816195B2 true JP4816195B2 (ja) | 2011-11-16 |
Family
ID=38563382
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006091703A Expired - Fee Related JP4816195B2 (ja) | 2006-03-29 | 2006-03-29 | メモリカード |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP4816195B2 (ja) |
TW (1) | TW200822300A (ja) |
WO (1) | WO2007114113A1 (ja) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1455911B (zh) * | 2001-01-26 | 2013-03-20 | 索尼公司 | 集成电路卡及集成电路卡适配器装置 |
JP2003022430A (ja) * | 2001-07-06 | 2003-01-24 | Hitachi Ltd | メモリカード |
-
2006
- 2006-03-29 JP JP2006091703A patent/JP4816195B2/ja not_active Expired - Fee Related
-
2007
- 2007-03-26 TW TW096110381A patent/TW200822300A/zh unknown
- 2007-03-27 WO PCT/JP2007/056351 patent/WO2007114113A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
JP2007265214A (ja) | 2007-10-11 |
TW200822300A (en) | 2008-05-16 |
WO2007114113A1 (ja) | 2007-10-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4501884B2 (ja) | メモリカード | |
JP2007156738A (ja) | メモリカード | |
JP4544281B2 (ja) | カード型周辺装置 | |
US7878852B2 (en) | Single chip universal serial bus (USB) package with metal housing | |
JP3839274B2 (ja) | メモリカード | |
US20080135628A1 (en) | Memory card | |
JP2007034612A (ja) | カードトレイ | |
EP1024453A1 (en) | External storage device | |
US20050189424A1 (en) | Loading apparatus for card type recording mediums | |
US20050059273A1 (en) | Manufacturing Methods for Ultra-Slim USB Flash-Memory Card with Supporting Dividers or Underside Ribs | |
JP3835353B2 (ja) | カード接続用アダプタ | |
KR20050099456A (ko) | 전자 기기의 어댑터 장치 | |
US7270557B1 (en) | High-density storage device | |
JP4816195B2 (ja) | メモリカード | |
US20080191030A1 (en) | Single Side Package Memory Card | |
JP2007265214A5 (ja) | ||
JP2018195491A (ja) | カードトレイ及びそれを使用したトレイ式カードコネクタ | |
US20070022235A1 (en) | Non-volatile storage device with thin display unit | |
US6513722B1 (en) | Cartridge and memory medium comprising cartridge and plate memory | |
WO2006027027A1 (en) | Chip card with usb connector | |
JP2007012348A (ja) | メモリカード用コネクタ及びこれを用いた携帯電話機 | |
KR100226590B1 (ko) | 외부기억 장치 유니트 | |
KR200258832Y1 (ko) | 멀티미디어 카드 커넥터용 접속핀 | |
JP5019207B2 (ja) | Icカード及び通信装置 | |
KR200367976Y1 (ko) | 메모리 카드 구조체 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090107 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090107 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090807 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091015 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110524 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110713 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110802 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110815 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140909 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140909 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |