JP4809175B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4809175B2
JP4809175B2 JP2006265510A JP2006265510A JP4809175B2 JP 4809175 B2 JP4809175 B2 JP 4809175B2 JP 2006265510 A JP2006265510 A JP 2006265510A JP 2006265510 A JP2006265510 A JP 2006265510A JP 4809175 B2 JP4809175 B2 JP 4809175B2
Authority
JP
Japan
Prior art keywords
temperature
pretreatment
processing chamber
gas
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006265510A
Other languages
English (en)
Other versions
JP2008085198A (ja
Inventor
杰 王
泰広 小川
克彦 山本
貴史 横川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Priority to JP2006265510A priority Critical patent/JP4809175B2/ja
Priority to US11/902,288 priority patent/US8123858B2/en
Priority to KR1020070097251A priority patent/KR100918005B1/ko
Publication of JP2008085198A publication Critical patent/JP2008085198A/ja
Application granted granted Critical
Publication of JP4809175B2 publication Critical patent/JP4809175B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)

Description

本発明は、半導体シリコンウエハなどの基板を処理する基板処理装置、基板処理方法、および基板上に集積回路等の半導体装置を形成する半導体装置（半導体デバイス）の製造方法に関し、特に、基板表面の自然酸化膜や有機汚等の汚染物質を除去し、基板表面に良好なエピタキシャル膜を成長することに関するものである。さらに詳しくは、半導体基板とエピタキシャル膜との間に、高品質な界面を形成する技術に関するものである。
シリコン表面、およびシリコン窒化膜等の絶縁膜を有する基板において、シリコン表面上にのみ選択的に膜を成長させる技術を選択成長と称している。
ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）の微細化及び高性能化が進んでいるが、ＭＯＳＦＥＴのソース/ドレインの課題として、図４（ａ）に示したようにコンタクト抵抗の低抵抗化と、欠陥密度が最小限に抑制されているエピタキシャル層の成長などがある。この問題を解決する方法の一つとしてソース/ドレイン上にシリコンエピタキシャル膜を選択成長させる方法がある。ソース/ドレインのコンタクト抵抗の低抵抗化以外に、層間絶縁膜の間に一部Ｓｉ基板を露出し、コンタクト抵抗の低抵抗化（図４（ｂ））として、この上にシリコンエピタキシャル膜を選択成長させる方法がある。
ところで近年、処理炉に基板を導入する際の自然酸化膜の増加や、不純物の付着による半導体の劣化等の問題を解決するために、処理炉に前室を設置した縦型減圧ＣＶＤ装置が用いられている。当該装置では、前室内で酸素、水分等を１ｐｐｍ以下まで除去し、窒素置換した後、基板を処理炉内に導入する方法が用いられている。処理前基板は基板搬送口から処理炉前室に移載され、基板処理用治具（ボート）にセットされる。処理炉前室は真空引きが可能な密閉構造となっており、真空引きおよび窒素パージを繰り返すことで酸素、水分等を十分に除去し、その後、基板を処理炉内に導入する。基板および基板処理用治具を処理炉内に導入するための駆動軸部およびボート回転機構部および配線部は処理炉前室内に設置されているため、真空引きの際の有機物による基板表面の汚染が懸念される。
また、上述の装置における処理炉はインナーチューブとアウターチューブからなる二重管構造となっている。キャリアガスおよび反応ガスは比較的温度の低い炉口部から導入され、インナーチューブを通って炉内で基板を処理した後、アウターチューブとインナーチューブの間を通って排気される。インナーチューブ径を変えることで気相反応を抑えることが可能で、メンテナンスが容易であるといった利点があるが、ボート回転機構部、Ｏリング部からの有機物による基板表面の汚染が懸念される。
シリコン基板は希フッ酸等で前洗浄した後に装置に投入されるが、基板を処理炉内に導入後、選択成長処理の前に基板上の自然酸化膜や不純物を除去する必要がある。
半導体シリコンウエハが大気中に露出されると、ウエハ表面のシリコンが大気中の酸素と反応して数Å程度の厚さの自然酸化膜を形成することになる。この自然酸化膜は集積回路の配線工程に不良要素として作用するだけでなく、集積回路の動作速度および信頼性などに支障をきたすコンタクト抵抗などを高くする原因として作用する。
従来はこの自然酸化膜を除去するために、高温（約８００℃程度）で水素ガスを流し、ウエハをアニール処理する必要があった。しかしながら、基板素子への熱ダメージ並びにサーマルバジェット増大の問題が深刻化しており、このため基板処理の温度は低温化のニーズがあるため、従来の技術である高温水素アニール処理に代わる自然酸化膜除去の方法が必要となる。
本発明の主な目的は、高温で行っていた自然酸化膜除去方法の問題を改善するため、低温で自然酸化膜または有機物等の汚染物を除去できる基板処理装置、基板処理方法、および半導体装置の製造方法を提供することにある。
また、その他の目的としては、自然酸化膜等を除去する前処理工程において、シリコン表面上の自然酸化膜等を除去して清浄化すると共に、前記シリコン表面上にエピタキシャル膜を成長させ、更には、温度や処理時間等の制御により前記エピタキシャル膜の成長膜厚を制御することを目的とするものである。
本発明によれば、
一部分にシリコン面が露出した基板を処理室内に搬入する工程と、
前記処理室内を加熱する工程と、
前記処理室内に少なくともシラン系ガスとハロゲン系ガスと水素ガスとを供給し、少なくとも前記シリコン面の表面に存在する自然酸化膜または汚染物を除去して、前記シリコン面にエピタキシャル膜を成長させる前処理工程と、
前記前処理工程の後に、前記処理室内に少なくともシリコンを含むガスを供給し、前記エピタキシャル膜の上に、更にエピタキシャル膜を成長させる工程と、
を有する半導体装置の製造方法、が提供される。
また好ましくは、
前記前処理工程は、前記処理室内の温度を昇温させる工程を更に含み、
前記前処理工程で供給される前処理用の前記ガスは、前記昇温工程で前記処理室内に供給され、前記処理室内の温度が６２０℃以上の状態においても供給される半導体装置の製造方法、が提供される。
更に好ましくは、
前記前処理工程は、前記処理室内の温度を６２０℃以上であって、前記エピタキシャル膜の成長工程での温度よりも高い所望の温度で維持させる工程を更に含み、
前処理用の前記ガスは前記昇温工程と前記温度維持工程において前記処理室内に供給され、
前記前処理工程の終了後は、前処理用の前記ガスに替えて、水素ガスを前記処理室内に供給しながら、前記エピタキシャル膜の成長工程での温度まで降温させる半導体装置の製造方法、が提供される。
また本発明によれば、
一部分にシリコン面が露出した基板を処理室内に搬入する工程と、
前記処理室内を加熱する工程と、
前記処理室内に少なくともシラン系ガスとハロゲン系ガスと水素ガスとを供給し、少なくとも前記シリコン面の表面に存在する自然酸化膜または汚染物を除去する前処理工程と、
前記処理室内に少なくともシリコンを含むガスを供給し、前記前処理が施された前記シリコン面の上にエピタキシャル膜を成長させる工程と、を含み、
前記前処理工程は、前記処理室内の温度を昇温させる工程を更に含み、
前記前処理工程で供給される前処理用の前記ガスは、前記処理室の温度が６２０℃に至るまでの前記昇温工程で前記処理室内に供給される半導体装置の製造方法、が提供される。
また好ましくは、
前記昇温工程は、６２０℃以上の前記エピタキシャル膜の成長工程の温度までの昇温過程を更に含み、
６２０℃以上での昇温過程では、前処理用の前記ガスに替えて、水素ガスを前記処理室内に供給する半導体装置の製造方法、が提供される。
本発明によれば、低温で自然酸化膜または有機物等の汚染物を除去できる基板処理装置、基板処理方法、および半導体装置の製造方法が提供される。
以下に本発明の実施の形態を図面に基づいて説明する。
［処理炉及びその周辺の概略構成］
図１は本発明の実施の形態で好適に用いられる基板処理装置の処理炉２０２及び処理炉周辺の概略構成図であり、縦断面図として示されている。
〈処理炉〉
図１に示されるように、処理炉２０２は加熱機構としてのヒータ２０６を有する。ヒータ２０６は円筒形状であり、ヒータ素線とその周囲に設けられた断熱部材より構成され、図示しない保持体に支持されることにより垂直に据え付けられている。
ヒータ２０６の内側には、ヒータ２０６と同心円状に反応管としてのアウターチューブ２０５が配設されている。アウターチューブ２０５は、石英（ＳｉＯ2）または炭化シリコン（ＳｉＣ）等の耐熱材料からなり、上端が閉塞し下端が開口した円筒形状に形成されている。アウターチューブ２０５の内側の筒中空部には、処理室２０１が形成されており、基板としてのウエハ２００を後述するボート２１７によって水平姿勢で垂直方向に多段に整列した状態で収容可能に構成されている。
アウターチューブ２０５の下方には、アウターチューブ２０５と同心円状にマニホールド２０９が配設されている。マニホールド２０９は、例えば、ステンレス等からなり、上端及び下端が開口した円筒形状に形成されている。このマニホールド２０９はアウターチューブ２０５を支持するように設けられている。尚、マニホールド２０９とアウターチューブ２０５との間には、シール部材としてのＯリングが設けられている。このマニホールド２０９が図示しない保持体に支持されることにより、アウターチューブ２０５は垂直に据え付けられた状態となっている。このアウターチューブ２０５とマニホールド２０９により反応容器が形成される。
マニホールド２０９には、ガス排気管２３１が設けられると共に、ガス供給管２３２が貫通するよう設けられている。ガス供給管２３２は、上流側で３つに分かれており、バルブ１７７、１７８、１７９とガス流量制御装置としてのＭＦＣ１８３、１８４、１８５を介して第１のガス供給源１８０、第２のガス供給源１８１、第３のガス供給源１８２にそれぞれ接続されている。ＭＦＣ１８３、１８４、１８５及びバルブ１７７、１７８、１７９には、ガス流量制御部２３５が電気的に接続されており、供給するガスの流量が所望の流量となるよう所望のタイミングにて制御するように構成されている。ガス排気管２３１の下流側には、図示しない圧力検出器としての圧力センサ及び圧力調整器としての圧力調整器（ＡＰＣバルブ）２４２を介して真空ポンプ等の真空排気装置２４６が接続されている。圧力センサ及びＡＰＣバルブ２４２には、圧力制御部２３６が電気的に接続されており、圧力制御部２３６は、圧力センサにより検出された圧力に基づいてＡＰＣバルブ２４２の開度を調節することにより、処理室２０１内の圧力が所望の圧力となるよう所望のタイミングにて制御するよう構成されている。
マニホールド２０９の下方には、マニホールド２０９の下端開口を気密に閉塞するための炉口蓋体としてのシールキャップ２１９が設けられている。シールキャップ２１９は、例えばステンレス等の金属よりなり、円盤状に形成されている。シールキャップ２１９の上面には、マニホールド２０９の下端と当接するシール部材としてのＯリングが設けられている。シールキャップ２１９には、回転機構２５４が設けられている。回転機構２５４の回転軸２５５はシールキャップ２１９を貫通して後述するボート２１７に接続されており、ボート２１７を回転させることでウエハ２００を回転させるように構成されている。シールキャップ２１９は、処理炉２０２の外側に設けられた昇降機構としての後述する昇降モータ２４８によって垂直方向に昇降されるように構成されており、これによりボート２１７を処理室２０１に対し搬入搬出することが可能となっている。回転機構２５４及び昇降モータ２４８には、駆動制御部２３７が電気的に接続されており、所望の動作をするよう所望のタイミングにて制御するよう構成されている。
基板保持具としてのボート２１７は、例えば石英や炭化珪素等の耐熱性材料からなり、複数枚のウエハ２００を水平姿勢でかつ互いに中心を揃えた状態で整列させて多段に保持するように構成されている。尚ボート２１７の下部には、例えば石英や炭化珪素等の耐熱性材料からなる円板形状をした断熱部材としての断熱板２１６が水平姿勢で多段に複数枚配置されており、ヒータ２０６からの熱がマニホールド２０９側に伝わりにくくなるよう構成されている。
ヒータ２０６近傍には、処理室２０１内の温度を検出する温度検出体としての温度センサ（図示せず）が設けられる。ヒータ２０６及び温度センサには、電気的に温度制御部２３８が接続されており、温度センサにより検出された温度情報に基づきヒータ２０６への通電具合を調節することにより処理室２０１内の温度が所望の温度分布となるよう所望のタイミングにて制御するように構成されている。
この処理炉２０２の構成において、第１の処理ガスは、第１のガス供給源１８０から供給され、ＭＦＣ１８３でその流量が調節された後、バルブ１７７を介して、ガス供給管２３２により処理室２０１内に導入される。第２の処理ガスは、第２のガス供給源１８１から供給され、ＭＦＣ１８４でその流量が調節された後、バルブ１７８を介してガス供給管２３２により処理室２０１内に導入される。第３の処理ガスは、第３のガス供給源１８２から供給され、ＭＦＣ１８５でその流量が調節された後、バルブ１７９を介してガス供給管２３２より処理室２０１内に導入される。また、処理室２０１内のガスは、ガス排気管２３１に接続された排気装置としての真空排気装置２４６により、処理室２０１から排気される。
〈処理炉周辺の概略構成〉
次に、本発明で用いる基板処理装置の処理炉周辺の構成について説明する。
前室としてのロードロック室１４１の外面に下基板２４５が設けられる。下基板２４５には昇降台２４９と嵌合するガイドシャフト２６４及び昇降台２４９と螺合するボール螺子２４４が設けられる。下基板２４５に立設したガイドシャフト２６４及びボール螺子２４４の上端に上基板２４７が設けられる。ボール螺子２４４は上基板２４７に設けられた昇降モータ２４８により回転される。ボール螺子２４４が回転することにより昇降台２４９が昇降するように構成されている。
昇降台２４９には中空の昇降シャフト２５０が垂設され、昇降台２４９と昇降シャフト２５０の連結部は気密となっている。昇降シャフト２５０は昇降台２４９と共に昇降するようになっている。昇降シャフト２５０はロードロック室１４１の天板２５１を遊貫する。昇降シャフト２５０が貫通する天板２５１の貫通穴は昇降シャフト２５０に対して接触することがない様充分な余裕がある。ロードロック室１４１と昇降台２４９との間には昇降シャフト２５０の周囲を覆うように伸縮性を有する中空伸縮体としてのベローズ２６５がロードロック室１４１を気密に保つために設けられる。ベローズ２６５は昇降台２４９の昇降量に対応できる充分な伸縮量を有し、ベローズ２６５の内径は昇降シャフト２５０の外形に比べ充分に大きくベローズ２６５の伸縮で接触することがないように構成されている。
昇降シャフト２５０の下端には昇降基板２５２が水平に固着される。昇降基板２５２の下面にはＯリング等のシール部材を介して駆動部カバー２５３が気密に取付けられる。昇降基板２５２と駆動部カバー２５３とで駆動部収納ケース２５６が構成されている。この構成により、駆動部収納ケース２５６内部はロードロック室１４１内の雰囲気と隔離される。
また、駆動部収納ケース２５６の内部にはボート２１７の回転機構２５４が設けられ、回転機構２５４の周辺は、冷却機構２５７により、冷却される。
電力供給ケーブル２５８が昇降シャフト２５０の上端から昇降シャフト２５０の中空部を通って回転機構２５４に導かれて接続されている。又、冷却機構２５７、シールキャップ２１９には冷却流路２５９が形成されており、冷却流路２５９には冷却水を供給する冷却水配管２６０が接続され、昇降シャフト２５０の上端から昇降シャフト２５０の中空部を通っている。
昇降モータ２４８が駆動され、ボール螺子２４４が回転することで昇降台２４９及び昇降シャフト２５０を介して駆動部収納ケース２５６を昇降させる。
駆動部収納ケース２５６が上昇することにより、昇降基板２５２に気密に設けられるシールキャップ２１９が処理炉２０２の開口部である炉口１６１を閉塞し、ウエハ処理が可能な状態となる。駆動部収納ケース２５６が下降することにより、シールキャップ２１９とともにボート２１７が降下され、ウエハ２００を外部に搬出できる状態となる。
ガス流量制御部２３５、圧力制御部２３６、駆動制御部２３７、温度制御部２３８は、操作部、入出力部をも構成し、基板処理装置全体を制御する主制御部２３９に電気的に接続されている。これら、ガス流量制御部２３５、圧力制御部２３６、駆動制御部２３７、温度制御部２３８、主制御部２３９は、コントローラ２４０として構成されている。
［処理炉を用いた前処理を含むエピ成膜方法の一例の説明］
次に、上記構成に係る処理炉２０２を用いて、半導体デバイスの製造工程の一工程として、シリコンウエハ２００などの基板上に、エピタキシャルＳｉ膜（以下、ＥＰＩ−Ｓｉ膜）を形成する方法の一例について説明する。尚、以下の説明において、基板処理装置を構成する各部の動作は、コントローラ２４０により制御される。
〈搬入〉
まず、シリコンウエハ表面の自然酸化膜を希フッ酸で除去すると同時に、表面を水素終端化させた後、処理炉２０２のロードロック室１４１内のボート２１７にウエハ２００を設置する。
複数枚のウエハ２００がボート２１７に装填されると（ウエハチャージ）、図１に示されるように、複数枚のウエハ２００を保持したボート２１７は、昇降モータ２４８による昇降台２４９及び昇降シャフト２５０の昇降動作により処理室２０１内に搬入（ボートローディング）される。この状態で、シールキャップ２１９はＯリングを介してマニホールド２０９の下端をシールした状態となる。
〈加熱〉
処理室２０１内が所望の圧力（真空度）となるように真空排気装置２４６によって真空排気される。この際、処理室２０１内の圧力は、圧力センサで測定され、この測定された圧力に基づきＡＰＣバルブ２４２がフィードバック制御される。また、処理室２０１内が所望の温度（成膜温度）となるようにヒータ２０６により加熱される。この際、処理室２０１内が所望の温度分布となるように温度センサが検出した温度情報に基づきヒータ２０６への通電具合がフィードバック制御される。続いて、回転機構２５４により、ボート２１７が回転されることでウエハ２００が回転される。
〈ガス供給及び排気〉
第１のガス供給源１８０、第２のガス供給源１８１、および第３のガス供給源１８２からは、それぞれ処理ガスとしてシラン系ガス（ＳｉＨ4又はＳｉ2Ｈ6）、塩素ガス（Ｃｌ2）、および水素ガス（Ｈ2）が供給される。所望の流量となるようにＭＦＣ１８３、１８４、１８５の開度が調節された後、バルブ１７６、１７７、１７８が開かれ、それぞれの処理ガスがガス供給管２３２を流通して、処理室２０１の上部から処理室２０１内に導入される。導入されたガスは、処理室２０１内を通り、ガス排気管２３１から排気される。
〈前処理〉
ここで、ウエハ２００の表面の前処理と炉内温度調整は並行して行われる。炉内温度調整とは、ウエハ２００が処理室２０１内に挿入される時の温度から成膜時の温度までの昇温段階と、処理室２０１内およびウエハ２００が該成膜温度で安定する段階を含んでいる。前処理にはシラン系ガスと塩素ガスと水素ガスを混合して用いる。前処理を行なうことにより、ウエハ２００の表面の界面酸素・炭素密度を低減することができ、ウエハ２００と堆積膜との間に高品質な界面を形成することが可能となる。
〈エピ成膜〉
前処理が完了し、成膜温度で温度が安定になれば、直ちにエピタキシャル成膜工程に移行する。なお、前処理終了後、必要に応じ処理炉内の残留ガスを水素等のキャリアガスにより除去後に成膜処理に移行する。処理炉内には常に水素ガスを流し排気系からの逆拡散による汚染を防止する。
〈処理条件〉
なお、本実施の形態の処理炉にてウエハを処理する際の処理条件の一例としては、例えば、ＥＰＩ−Ｓｉ膜の成膜（選択成長）において、ウエハの処理炉への導入時温度が２００℃〜成膜温度以下、前処理の適正温度：２００〜７５０℃、成膜処理温度：５００〜７５０℃、処理圧力：１〜５０００Ｐａ、ガス種とガス供給流量、ＳｉＨ4：１０〜５００、Ｃｌ2：１０〜５００、Ｈ2：１００〜２００００ｓｃｃｍ、が例示され、それぞれの処理条件を、それぞれの範囲内のある値で一定に維持することでウエハに処理がなされる。
一例として、成膜温度は６８０℃、ＳｉＨ4は２５０ｓｃｃｍ、Ｃｌ2は７５ｓｃｃｍ、Ｈ2は１０００ｓｃｃｍ、処理圧力は１０Ｐａで成膜が行なわれる。
〈常圧復帰〉
予め設定された時間が経過すると、図示しない不活性ガス供給源から不活性ガスが供給され、処理室２０１内が不活性ガスで置換されると共に、処理室２０１内の圧力が常圧に復帰される。
〈搬出〉
その後、昇降モータ２４８によりシールキャップ２１９が下降されて、マニホールド２０９の下端が開口されると共に、処理済ウエハ２００がボート２１７に保持された状態でマニホールド２０９の下端からアウターチューブ２０５の外部に搬出（ボートアンローディング）される。その後、処理済のウエハ２００は、ボート２１７より取出される（ウエハディスチャージ）。
［前処理で汚染物質が除去される理由］
次に、ウエハ２００表面の自然酸化膜や有機物等の汚染物質を除去する前処理について説明する。
〈ＳｉＨ4、Ｃｌ2、Ｈ2を用いる実施形態の前処理条件〉
本発明の実施の形態では、前処理においては、ＳｉＨ4ガス、Ｃｌ2ガス、Ｈ2ガスが処理室２０１内に供給され、それぞれのガス流量は、ＳｉＨ4ガスが６０ｓｃｃｍ、Ｃｌ2ガスが７５ｓｃｃｍ、Ｈ2ガスが１０００ｓｃｃｍである。この時の処理室２０１内の圧力は１０Ｐａである。
また、前処理は、ウエハ２００を処理室２０１内へ挿入した時の温度（例えば、２００℃）から、ウエハ２００および処理室２０１内を成膜温度（例えば、６８０℃）へ昇温している過程で実行される。なお、昇温後、ウエハ２００および処理室２０１内の温度が成膜温度に安定させる段階においても前処理を実行しても良い。
〈清浄なシリコン表面を作りだすメカニズム〉
ここで、前処理であるウエハ２００の表面上の残留酸化膜除去、清浄なシリコン表面を作りだすメカニズムについて説明する。
（ＳｉＨ4、Ｃｌ2の役割）
ウエハ２００に希釈フッ酸洗浄、純水リンス、乾燥等の処理を施した後に、ウエハ２００のシリコン表面に水素終端が形成され、表面シリコンの酸化が遅くなる。ただし、この状態でも表面に吸着水分および一部自然酸化膜が残っている。
ここで、前処理工程を実行しない場合、ウエハ２００を処理室２０１内に挿入すると、ウエハの温度上昇により４５０〜５００℃付近で表面の水素終端が脱離され、剥き出し無保護な表面シリコンが露出してしまう。そして、処理室２０１内に残留する酸素、水分分子が吸着してしまい、一層もしくは一層以下の自然酸化膜が表面に形成されてしまう。
一方、前処理工程を実行した場合は、処理室２０１内の温度が２００℃の低温の状態でウエハ２００を処理室２０１内に挿入し、ウエハ２００表面の水素終端が脱離（４５０〜５００℃以下）する前に、ＳｉＨ4とＣｌ2とＨ2の混合ガスを速やかに流し、ＳｉＨ4分子と水分、酸素との極めて高い反応性を利用して、炉内の残留酸素、水分量を除去、もしくは大幅に低減する。これにより、ウエハ２００表面のシリコン原子への吸着、酸化が防げる。同時にＣｌ2ガスによるシリコンのエッチング効果を利用して、エッチングされた最表面のシリコンと共に最表面の残留自然酸化膜が除去される。
即ち、本実施の形態で適用される前処理では、炉内の残留酸素と水分除去、もしくはこれらの大幅な低減と、最表面のシリコン原子のエッチングの二つの要素による複合的な除去が行なわれており、より効率の良い除去が行なわれるものである。
（Ｈ2の役割）
なお、前処理において供給されるＣｌ2は反応性が高く、処理室２０１内のガス上流側のウエハ２００、またはウエハ２００の周辺部においてエッチング作用が強まる傾向がある。
しかしながら、前処理においては、Ｃｌ2と共にＨ2も同時に供給されているため、Ｃｌ2とＨ2との反応によりＨＣｌまたはその中間体が生成される。ＨＣｌまたは中間体はＣｌ2よりも反応性が低いため、処理室２０１内の下流側のウエハ２００、またはウエハ２００の面内において均一にエッチングが行なわれ、エッチングの均一性が向上することが期待される。
また、前処理においてＨ2を同時に供給することで次の効果も期待される。即ち、処理室２０１はＯリング等の気密部材により外部雰囲気との間で気密性を維持しているが、外部雰囲気が処理室２０１内に混入することは否定できない。仮に外部から水分等を含む雰囲気が処理室２０１内に混入し、ウエハ２００表面が酸化されたとしても、処理室２０１内に供給されているＨ2により還元作用が促進され、ウエハ２００表面を清浄に保つことが可能となる。
（昇温過程で実行する理由）
また、本実施形態における前処理では、ウエハ２００および処理室２０１内の温度の昇温過程（例えば、２００℃から５００℃への昇温過程）で実行が開始されるが、これは次の理由によるものである。
２００℃の低温でウエハ２００を入炉し、ウエハ２００表面の水素終端が脱離する前に、ＳｉＨ4、Ｃｌ2とＨ2混合ガスを速やかに流し、炉内の残留酸素、水分量を除去もしくは大幅に低減させる。これにより表面のシリコン原子への吸着、酸化防止と、同時にＣｌ2ガスによるシリコンのエッチング作用で、エッチングされた最表面のシリコンと共に最表面の残留自然酸化膜を除去することは前述した通りである。
ここで、５００℃以上の温度で入炉およびＳｉＨ4、Ｃｌ2とＨ2混合ガスを流す場合、ウエハ２００表面の水素終端が無くなったシリコンは、反応容器内の残留酸素と水分により極短い時間で吸着、酸化されてしまう。Ｃｌ2ガスはシリコンに対しエッチング能力のあるものの、一度ウエハ表面と反応した後ＳｉＯ2をエッチングすることが難しくなる。よって、比較的に低温な状態である昇温過程にて前処理を実行することで残留自然酸化膜の除去を容易にしており、また前処理と昇温とを同時に行なっているのでスループットの向上も可能となるものである。
〈他の前処理と比較した界面酸素濃度の測定結果〉
図３は、前処理を実行した後の基板表面に堆積した膜と基板表面との界面酸素濃度の測定結果を示している。
図３において、Ｎｏ．７で示した前処理は上記で説明した本実施形態における前処理条件であり、２００〜７５０℃でＳｉＨ4＋Ｃｌ2＋Ｈ2による前処理を実施後にエピタキシャル成長した場合、ＳＩＭＳ(Secondary Ionization Mass Spectrometer)にて測定したシリコン基板とシリコンエピタキシャル膜の界面酸素濃度は６Ｅ１７ａｔｏｍｓ／ｃｍ3であった。
また、比較のため、Ｎｏ．１には前処理を実行していない場合、Ｎｏ．２には従来の８００℃におけるＨ2アニールによる前処理における測定結果を示している。この結果から、本実施形態における前処理（Ｎｏ．７）では低温にも拘らず、８００℃でのＨ2アニール（Ｎｏ．２）と同等レベルの界面酸素濃度を得ることが出来ることが分かる。
また、参考として、図３のＮｏ．３〜Ｎｏ．６には、他の方法により前処理を行なった場合の測定結果をも示しているが、これら何れの方法よりも本実施形態における前処理（Ｎｏ．７）が良好な結果を得ることが出来ることが分かる。
［前処理中のエピ成長］
本実施形態における前処理では、ウエハ２００および処理室２０１内の温度を前処理温度の範囲（２００〜７５０℃）での昇温過程および温度安定中で実行されるが、以下に前処理温度と前処理工程中のエピタキシャル膜成長との関係を述べる。
〈実施形態におけるエピ膜とポリＳｉ膜の成長速度〉
処理室内の温度を２００℃から６２０℃、２００℃から６４０℃、２００℃から６８０℃のそれぞれの場合において昇温しながら、ＳｉＨ4、Ｃｌ2、Ｈ2を同時に炉内に供給し前処理工程を行い、ＥＰＩ−Ｓｉ膜とＰｏｌｙ−Ｓｉ膜厚の成長速度を調べた結果を図５に示す。前処理中、ＥＰＩ−Ｓｉ膜成長とＰｏｌｙ−Ｓｉ膜エッチングとの現象が同時発生していることがわかる。Ｐｏｌｙ−Ｓｉ膜がエッチングされることで、シリコン開口部以外の絶縁膜上にＰｏｌｙ−Ｓｉ膜が堆積できず、前処理中のＥＰＩ−Ｓｉ成長は、露出シリコン基板の開口部だけに選択的である。
６２０℃では、ＥＰＩ−Ｓｉ膜成長がほぼゼロに近い。一方、表面残留酸素を除去する表面シリコンのエッチングの指標とするＰｏｌｙ−Ｓｉ膜のエッチング速度が速い。処理温度が高くなるにつれ、ＥＰＩ−Ｓｉ膜成長速度が温度上昇の共に大幅に増える。
（エピ成長が好ましくない場合／好ましい場合）
ここで、一部分にシリコン面が露出した基板において、前処理中にＥＰＩ−Ｓｉ膜成長が好ましくない場合は、前処理混合ガスを６２０℃の時点で水素ガスのみに切り替えれば、不用意なＥＰＩ−Ｓｉ膜成長が抑えられる一方で、表面残留酸素と汚染物質も除去できる。
また、一部分にシリコン面が露出した基板において、前処理中にＥＰＩ−Ｓｉ膜成長が好ましい場合は、前処理混合ガスを６２０℃以上になっても供給し続けても良い。前処理中のＥＰＩ−Ｓｉ膜成長の膜厚制御は、温度と前処理継続時間で制御できる。
（エピ成長に支障がない場合の具体例）
なお、前処理中に露出基板の開口部にＥＰＩ−Ｓｉ膜成長に支障がなく、寧ろ好ましい場合としては次の（１）（２）が挙げられる。
（１）図４（ａ）のリセス−ソース・ドレイン構造において、ＥＰＩ−ＳｉＧｅ（シリコンゲルマニウム）成膜などで表面ラフネスおよび前述ＥＰＩ−ＳｉＧｅ膜中の欠陥低減のため、一般的にＳｉ基板開口部表面にＥＰＩ−Ｓｉ膜のバッファ層（数ｎｍ〜１００ｎｍ）を成膜してから前述ＥＰＩ−ＳｉＧｅを行なう場合である。
（２）図４（ｂ）のコンタクト構造において、コンタクト抵抗の低抵抗化を目的とするコンタクトの選択ＥＰＩ成長の場合、前処理中に選択ＥＰＩ成長することにより、ＥＰＩ成長の生産性が向上できる。
［実施形態の前処理とその後のエピ成膜試験の説明］
次に、前処理とその後のＥＰＩ成膜シンケースについて図６を参照して説明する。図６（ａ）はＥＰＩ成膜工程温度が５００〜７５０℃の場合の処理シーケンスを、図６（ｂ）はＥＰＩ成膜工程温度が６２０℃以上で、前処理中のＥＰＩ−Ｓｉ膜成長が好ましくない場合の処理シーケンスを、図６（ｃ）はＥＰＩ成膜工程温度が６２０℃以下で、前処理中のＥＰＩ−Ｓｉ膜成長が好ましい場合の処理シーケンスを示している。
図６（ａ）では、ウエハ２００を処理室２０１内が低温の200℃の状態で処理室２０１内に搬入し、処理室２０１内を真空引きした後、所定の成膜温度に向かって昇温し始めてから、ＥＰＩ成膜温度での温度安定中まで前処理を実施する。
図６（ｂ）は、ＥＰＩ成膜温度が６２０℃より高く、前処理中のＥＰＩ成膜が好ましくない場合であり、前処理は昇温段階で開始されるが（前処理ガスの供給が開始される）、炉温が６２０℃到達時点で前処理混合ガスから水素に切り替えて、水素雰囲気でＥＰＩ成長温度までの昇温と温度安定が行われる。しかる後、所定のＥＰＩ成膜工程を行う。
図６（ｃ）は、ＥＰＩ成膜温度が６２０℃より低く、且つ前処理中のＥＰＩ−Ｓｉ膜成長が好ましい場合であり、前処理は昇温段階で開始されるが（前処理ガスの供給が開始される）、一旦炉温が６２０℃より高い温度まで昇温、保持させて、所定のバッファ層の厚さになってから、前処理混合ガスから水素に切り替えて、降温と温度安定を行った後、所定のＥＰＩ成長を行う。
［他の実施の形態］
尚、上記実施形態では図１に示したような縦型ＣＶＤ装置を用いる場合について説明したが、本発明はこれに限らず、基板処理装置全般、例えば枚葉ホットウォールタイプやコールドウォールタイプの装置にも適用することが出来る。
また、上記実施形態では、基板上にエピタキシャルＳｉ膜を形成する場合について説明したが、本発明はこれに限らず、ポリシリコン膜、アモルファス膜、またはＢ、Ｃ、Ｐ、Ｇｅ、Ａｓのいずれかの元素がドーピングされたエピタキシャル膜、ポリシリコン膜、アモルファス膜においても適用できる。
［実施形態の処理炉が適用される基板処理装置の説明］
次に前述した処理炉２０２が適用される基板処理装置について以下説明する。
〈装置構成〉
本発明を実施するための最良の形態において、基板処理装置は、一例として、半導体装置（ＩＣ）の製造方法における処理工程を実施する半導体製造装置として構成されている。尚、以下の説明では、基板処理装置として基板に酸化、拡散処理やＣＶＤ処理などを行なう縦型の装置（以下、単に処理装置という）を適用した場合について述べる。図２は、本発明に適用される処理装置の斜透視図として示されている。
図２に示されているように、シリコン等からなるウエハ（基板）２００を収納したウエハキャリアとしてのカセット１１０が使用されている本発明の処理装置１０１は、筐体１１１を備えている。筐体１１１の正面壁１１１ａの下方にはメンテナンス可能なように設けられた開口部としての正面メンテナンス口１０３が開設され、この正面メンテナンス口１０３を開閉する正面メンテナンス扉１０４が建て付けられている。正面メンテナンス扉１０４には、カセット搬入搬出口（基板収容器搬入搬出口）１１２が筐体１１１内外を連通するように開設されており、カセット搬入搬出口１１２はフロントシャッタ（基板収容器搬入搬出口開閉機構）１１３によって開閉されるようになっている。カセット搬入搬出口１１２の筐体１１１内側にはカセットステージ（基板収容器受渡し台）１１４が設置されている。カセット１１０はカセットステージ１１４上に工程内搬送装置（図示せず）によって搬入され、かつまた、カセットステージ１１４上から搬出されるようになっている。カセットステージ１１４は、工程内搬送装置によって、カセット１１０内のウエハ２００が垂直姿勢となり、カセット１１０のウエハ出し入れ口が上方向を向くように載置されるように構成されている。
筐体１１１内の前後方向の略中央下部には、カセット棚（基板収容器載置棚）１０５が設置されており、カセット棚１０５は複数段複数列にて複数個のカセット１１０を保管し、カセット１１０内のウエハ２００を出し入れする可能となるように配置されている。カセット棚１０５はスライドステージ（水平移動機構）１０６上に横行可能に設置されている。また、カセット棚１０５の上方にはバッファ棚（基板収容器保管棚）１０７が設置されており、カセット１１０を保管するように構成されている。
カセットステージ１１４とカセット棚１０５との間には、カセット搬送装置（基板収容器搬送装置）１１８が設置されている。カセット搬送装置１１８は、カセット１１０を保持したまま昇降可能なカセットエレベータ（基板収容器昇降機構）１１８ａと搬送機構としてのカセット搬送機構（基板収容器搬送機構）１１８ｂとで構成されており、カセットエレベータ１１８ａとカセット搬送機構１１８ｂとの連続動作により、カセットステージ１１４、カセット棚１０５、バッファ棚１０７との間で、カセット１１０を搬送するように構成されている。
カセット棚１０５の後方には、ウエハ移載機構（基板移載機構）１２５が設置されており、ウエハ移載機構１２５は、ウエハ２００を水平方向に回転ないし直動可能なウエハ移載装置（基板移載装置）１２５ａおよびウエハ移載装置１２５ａを昇降させるためのウエハ移載装置エレベータ（基板移載装置昇降機構）１２５ｂとで構成されている。図２に模式的に示されているように、ウエハ移載装置エレベータ１２５ｂは、耐圧の筐体１１１左側端部に設置されている。これら、ウエハ移載装置エレベータ１２５ｂおよびウエハ移載装置１２５ａの連続動作により、ウエハ移載装置１２５ａのツイーザ（基板保持体）１２５ｃをウエハ２００の載置部として、ボート（基板保持具）２１７に対してウエハ２００を装填（チャージング）および脱装（ディスチャージング）するように構成されている。
図２に示されているように、バッファ棚１０７の後方には、清浄化した雰囲気であるクリーンエアを供給するよう供給ファン及び防塵フィルタで構成されたクリーンユニット１３４ａが設けられておりクリーンエアを筐体１１１の内部に流通させるように構成されている。また、ウエハ移載装置エレベータ１２５ｂ側と反対側である右側端部には、クリーンエアを供給するよう供給フアンおよび防塵フィルタで構成された図示しないクリーンユニットが設置されており、クリーンユニットから吹き出されたクリーンエアは、ウエハ移載装置１２５ａを流通した後に、図示しない排気装置に吸い込まれて、筐体１１１の外部に排気されるようになっている。
ウエハ移載装置（基板移載装置）１２５ａの後側には、大気圧未満の圧力（以下、負圧という。）を維持可能な機密性能を有する筐体（以下、耐圧筐体という。）１４０が設置されており、この耐圧筐体１４０によりボート２１７を収容可能な容積を有するロードロック方式の待機室であるロードロック室１４１が形成されている。
耐圧筐体１４０の正面壁１４０ａにはウエハ搬入搬出口（基板搬入搬出口）１４２が開設されており、ウエハ搬入搬出口１４２はゲートバルブ（基板搬入搬出口開閉機構）１４３によって開閉されるようになっている。耐圧筐体１４０の一対の側壁にはロードロック室１４１へ窒素ガス等の不活性ガスを給気するためのガス供給管１４４と、ロードロック室１４１を負圧に排気するための図示しない排気管とがそれぞれ接続されている。
ロードロック室１４１上方には、処理炉２０２が設けられている。処理炉２０２の下端部は炉口ゲートバルブ（炉口開閉機構）１４７により開閉されるように構成されている。
図２に模式的に示されているように、ロードロック室１４１にはボート２１７を昇降させるためのボートエレベータ（基板保持具昇降機構）１１５が設置されている。ボートエレベータ１１５に連結された連結具としての図示しないアームには蓋体としてのシールキャップ２１９が水平に据え付けられており、シールキャップ２１９はボート２１７を垂直に支持し、処理炉２０２の下端部を閉塞可能なように構成されている。
ボート２１７は複数本の保持部材を備えており、複数枚（例えば、５０枚〜１５０枚程度）のウエハ２００をその中心を揃えて垂直方向に整列させた状態で、それぞれ水平に保持するように構成されている。
〈装置動作〉
次に、本発明の処理装置の動作について説明する。
図２に示されているように、カセット１１０がカセットステージ１１４に供給されるに先立って、カセット搬入搬出口１１２がフロントシャッタ１１３によって開放される。その後、カセット１１０はカセット搬入搬出口１１２から搬入され、カセットステージ１１４の上にウエハ２００が垂直姿勢であって、カセット１１０のウエハ出し入れ口が上方向を向くように載置される。
次に、カセット１１０は、カセット搬送装置１１８によって、カセットステージ１１４から救い上げられるとともに、カセット１１０内のウエハ２００が水平姿勢となり、カセット１１０のウエハ出し入れ口が筐体後方を向けるように、筐体後方に右周り縦方向９０°回転させられる。引き続いて、カセット１１０は、カセット搬送装置１１８によって、カセット棚１０５ないしバッファ棚１０７の指定された棚位置へ自動的に搬送されて受け渡され、一時的に保管された後、カセット搬送装置１１８によってカセット棚１０５に移載されるか、もしくは直接カセット棚１０５に搬送される。
スライドステージ１０６はカセット棚１０５を水平移動させ、移載の対象となるカセット１１０をウエハ移載装置１２５ａに対峙する様に位置決めする。
予め内部が大気圧状態とされていたロードロック室１４１のウエハ搬入搬出口１４２がゲートバルブ１４３の動作により開放されると、ウエハ２００はカセット１１０からウエハ移載装置１２５ａのツイーザ１２５ｃによってウエハ出し入れ口を通じてピックアップされ、ウエハ搬入搬出口１４２を通じてロードロック室１４１に搬入され、ボート２１７へ移載されて装填（ウエハチャージング）される。ボート２１７にウエハ２００を受け渡したウエハ移載装置１２５ａはカセット１１０に戻り、次のウエハ２００をボート２１７に装填する。
予め指定された枚数のウエハ２００がボート２１７に装填されると、ウエハ搬入搬出口１４２がゲートバルブ１４３によって閉じられ、ロードロック室１４１は排気管から真空引きされることにより、減圧される。ロードロック室１４１が処理炉２０２内の圧力と同圧に減圧されると、処理炉２０２の下端部が炉口ゲートバルブ１４７によって開放される。続いて、シールキャップ２１９がボートエレベータ１１５によって上昇されて、シールキャップ２１９に支持されたボート２１７が処理炉２０２内へ搬入（ローディング）されて行く。
ローディング後は、処理炉２０２にてウエハ２００に任意の処理が実施される。
処理後は、ボートエレベータ１１５によりボート２１７が引き出され更に、ロードロック室１４１内部を大気圧に復圧させた後にゲートバルブ１４３が開かれる。その後は、概ね上述の逆の手順で、ウエハ２００およびカセット１１０は筐体１１１の外部へ払出される。
本発明の好ましい実施例における基板処理装置の処理炉を示す概略断面図。 本発明の好ましい実施例における基板処理装置を示す概略斜視図。 前処理の条件と界面の酸素濃度の測定結果を示す図。 本発明が適用される半導体デバイスの構造例を示す概略断面図。 前処理におけるエピ膜とポリ膜の温度依存性を示す図。 本発明の好ましい実施例における処理シーケンスを示す図。
符号の説明
１０１ 基板処理装置
１４１ ロードロック室
２００ ウエハ
２０１ 処理室
２０２ 処理炉
２０５ アウターチューブ
２０６ ヒータ
２４０ コントローラ

Claims (5)

  1. 一部分にシリコン面が露出した基板を処理室内に搬入する工程と、
    前記処理室内を加熱する工程と、
    前記処理室内に少なくともシラン系ガスとハロゲン系ガスと水素ガスとを供給し、少なくとも前記シリコン面の表面に存在する自然酸化膜または汚染物を除去して、前記シリコン面にエピタキシャル膜を成長させる前処理工程と、
    前記前処理工程の後に、前記処理室内に少なくともシリコンを含むガスを供給し、前記エピタキシャル膜の上に、更にエピタキシャル膜を成長させる工程と、
    を有する半導体装置の製造方法。
  2. 前記前処理工程は、前記処理室内の温度を昇温させる工程を更に含み、
    前記前処理工程で供給される前処理用の前記ガスは、前記昇温工程で前記処理室内に供給され、前記処理室内の温度が６２０℃以上の状態においても供給される請求項１に記載の半導体装置の製造方法。
  3. 前記前処理工程は、前記処理室内の温度を６２０℃以上であって、前記エピタキシャル膜の成長工程での温度よりも高い所望の温度で維持させる工程を更に含み、
    前処理用の前記ガスは前記昇温工程と前記温度維持工程において前記処理室内に供給され、
    前記前処理工程の終了後は、前処理用の前記ガスに替えて、水素ガスを前記処理室内に供給しながら、前記エピタキシャル膜の成長工程での温度まで降温させる請求項２に記載の半導体装置の製造方法。
  4. 一部分にシリコン面が露出した基板を処理室内に搬入する工程と、
    前記処理室内を加熱する工程と、
    前記処理室内に少なくともシラン系ガスとハロゲン系ガスと水素ガスとを供給し、少なくとも前記シリコン面の表面に存在する自然酸化膜または汚染物を除去する前処理工程と、
    前記処理室内に少なくともシリコンを含むガスを供給し、前記前処理が施された前記シリコン面の上にエピタキシャル膜を成長させる工程と、を含み、
    前記前処理工程は、前記処理室内の温度を昇温させる工程を更に含み、
    前記前処理工程で供給される前処理用の前記ガスは、前記処理室の温度が６２０℃に至るまでの前記昇温工程で前記処理室内に供給される半導体装置の製造方法。
  5. 前記昇温工程は、６２０℃以上の前記エピタキシャル膜の成長工程の温度までの昇温過程を更に含み、
    ６２０℃以上での昇温過程では、前処理用の前記ガスに替えて、水素ガスを前記処理室内に供給する請求項４に記載の半導体装置の製造方法。
JP2006265510A 2006-09-28 2006-09-28 半導体装置の製造方法 Active JP4809175B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006265510A JP4809175B2 (ja) 2006-09-28 2006-09-28 半導体装置の製造方法
US11/902,288 US8123858B2 (en) 2006-09-28 2007-09-20 Manufacturing method of semiconductor device and substrate processing apparatus
KR1020070097251A KR100918005B1 (ko) 2006-09-28 2007-09-27 반도체 장치의 제조방법 및 기판처리장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006265510A JP4809175B2 (ja) 2006-09-28 2006-09-28 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008085198A JP2008085198A (ja) 2008-04-10
JP4809175B2 true JP4809175B2 (ja) 2011-11-09

Family

ID=39303537

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006265510A Active JP4809175B2 (ja) 2006-09-28 2006-09-28 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US8123858B2 (ja)
JP (1) JP4809175B2 (ja)
KR (1) KR100918005B1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100765681B1 (ko) * 2003-09-19 2007-10-12 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법 및 기판 처리 장치
KR100907897B1 (ko) * 2007-07-23 2009-07-15 주식회사 동부하이텍 반도체소자의 살리사이드막 형성방법
JP5158068B2 (ja) * 2009-02-20 2013-03-06 東京エレクトロン株式会社 縦型熱処理装置及び熱処理方法
JP5394360B2 (ja) * 2010-03-10 2014-01-22 東京エレクトロン株式会社 縦型熱処理装置およびその冷却方法
JP5562434B2 (ja) * 2010-11-19 2014-07-30 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP6125279B2 (ja) 2013-03-05 2017-05-10 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP5931780B2 (ja) 2013-03-06 2016-06-08 東京エレクトロン株式会社 選択エピタキシャル成長法および成膜装置
US9653282B2 (en) 2014-07-29 2017-05-16 Applied Materials, Inc. Silicon-containing substrate cleaning procedure
US9909232B2 (en) * 2015-08-17 2018-03-06 Ontos Equipment Systems, Inc. Epitaxial growth using atmospheric plasma preparation steps
JP6924593B2 (ja) * 2017-03-21 2021-08-25 信越半導体株式会社 エピタキシャルウェーハの製造方法
JP2022113991A (ja) * 2021-01-26 2022-08-05 東京エレクトロン株式会社 半導体装置の製造方法及び基板処理装置
CN114023670B (zh) * 2021-10-21 2022-07-15 江苏亚电科技有限公司 一种晶圆清洗液加热装置及方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57196794A (en) * 1981-05-29 1982-12-02 Nec Corp Epitaxial growth method
JP2987926B2 (ja) 1990-11-20 1999-12-06 富士通株式会社 気相成長方法
JPH04258115A (ja) * 1991-02-13 1992-09-14 Toshiba Corp 半導体基板の製造方法
JPH05259091A (ja) * 1992-03-13 1993-10-08 Toshiba Corp 半導体装置の製造方法
JPH07153695A (ja) 1993-11-30 1995-06-16 Tokyo Electron Ltd 成膜方法
JP3169114B2 (ja) 1995-05-29 2001-05-21 信越半導体株式会社 単結晶薄膜の製造方法
JPH09190979A (ja) * 1996-01-10 1997-07-22 Nec Corp 選択シリコンエピタキシャル成長方法及び成長装置
JPH1041321A (ja) * 1996-07-26 1998-02-13 Sony Corp バイポーラトランジスタの製造方法
DE10025871A1 (de) * 2000-05-25 2001-12-06 Wacker Siltronic Halbleitermat Epitaxierte Halbleiterscheibe und Verfahren zu ihrer Herstellung
JP2002008994A (ja) 2000-06-22 2002-01-11 Ulvac Japan Ltd 薄膜製造方法
JP4490760B2 (ja) 2004-08-17 2010-06-30 株式会社日立国際電気 半導体装置の製造方法及び基板処理装置
US8293646B2 (en) * 2004-11-08 2012-10-23 Hitachi Kokusai Electric Inc. Semiconductor device manufacturing method and substrate processing apparatus
WO2006083693A2 (en) * 2005-01-31 2006-08-10 Applied Materials, Inc. Etchant treatment processes for substrate surfaces and chamber surfaces

Also Published As

Publication number Publication date
KR100918005B1 (ko) 2009-09-18
KR20080029836A (ko) 2008-04-03
JP2008085198A (ja) 2008-04-10
US8123858B2 (en) 2012-02-28
US20080090389A1 (en) 2008-04-17

Similar Documents

Publication Publication Date Title
JP4809175B2 (ja) 半導体装置の製造方法
US9911635B2 (en) Substrate processing apparatus, method of manufacturing semiconductor device and non-transitory computer-readable recording medium
US9695509B2 (en) Substrate processing apparatus, purging apparatus, method of manufacturing semiconductor device, and recording medium
JP5495847B2 (ja) 半導体装置の製造方法、基板処理装置および基板処理方法
JP5902073B2 (ja) 半導体装置の製造方法、基板処理方法及び基板処理装置
US8282733B2 (en) Manufacturing method of semiconductor apparatus
US8791031B2 (en) Method of manufacturing semiconductor device, method of processing substrate and substrate processing apparatus
KR100996689B1 (ko) 반도체장치의 제조방법, 막생성방법 및 기판처리장치
JP5235142B2 (ja) 半導体装置の製造方法及び基板処理装置
US10676820B2 (en) Cleaning method and film forming method
US8012885B2 (en) Manufacturing method of semiconductor device
KR20090033788A (ko) 반도체 장치의 제조 방법과 기판 처리 장치
JP4324632B2 (ja) 半導体装置の製造方法および基板処理装置
US8293592B2 (en) Method of manufacturing semiconductor device and substrate processing apparatus
JP2012204691A (ja) 半導体装置の製造方法及び基板処理装置
JP5032059B2 (ja) 半導体装置の製造方法、基板処理方法、及び基板処理装置
JP2009289807A (ja) 半導体装置の製造方法
JP2009260015A (ja) 基板の製造方法及び基板処理装置
US20220122867A1 (en) Boat transfer method and heat treatment apparatus
JP2008103508A (ja) 半導体デバイスの製造方法
JP2008171958A (ja) 半導体装置の製造方法
JP2009088305A (ja) 半導体デバイスの製造方法
JP2007234937A (ja) 半導体装置の製造方法および基板処理装置
JP2009117555A (ja) 基板処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090915

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110715

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110726

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110818

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140826

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4809175

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350