JP4809046B2

JP4809046B2 - Motor drive circuit and cooling device using the same

Info

Publication number: JP4809046B2
Application number: JP2005352718A
Authority: JP
Inventors: 宏暁林; 寿和佐竹
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 2005-12-06
Filing date: 2005-12-06
Publication date: 2011-11-02
Anticipated expiration: 2025-12-06
Also published as: JP2007159296A; CN101199109A; CN101199109B

Description

本発明は、モータ駆動技術に関する。 The present invention relates to a motor driving technique.

近年のパーソナルコンピュータやワークステーションの高速化にともない、ＣＰＵ（ＣｅｎｔｒａｌＰｒｏｃｅｓｓｏｒＵｎｉｔ）やＤＳＰ(ＤｉｇｉｔａｌＳｉｇｎａｌＰｒｏｃｅｓｓｏｒ)などの演算処理用ＬＳＩ（ＬａｒｇｅＳｃａｌｅＩｎｔｅｇｒａｔｅｄｃｉｒｃｕｉｔ）の動作速度は上昇の一途をたどっている。 With recent increases in the speed of personal computers and workstations, the operation speed of arithmetic processing LSIs (Large Scale Integrated Circuits) such as CPUs (Central Processor Units) and DSPs (Digital Signal Processors) continues to increase.

このようなＬＳＩは、その動作速度、すなわちクロック周波数が高くなるにつれて発熱量も大きくなる。ＬＳＩからの発熱は、そのＬＳＩ自体を熱暴走に導いたり、あるいは周囲の回路に対して影響を及ぼすという問題がある。したがって、ＬＳＩの適切な熱冷却はきわめて重要な技術となっている。 In such an LSI, the amount of heat generation increases as the operation speed, that is, the clock frequency increases. There is a problem that heat generated from the LSI leads to the thermal runaway of the LSI itself or affects surrounding circuits. Therefore, appropriate thermal cooling of LSI is an extremely important technology.

ＬＳＩを冷却するための技術の一例として、冷却ファンによる空冷式の冷却方法がある。この方法においては、たとえば、ＬＳＩの表面に対向して冷却ファンを設置し、冷たい空気を冷却ファンによりＬＳＩ表面に吹き付ける。このような冷却ファンによるＬＳＩの冷却に際して、ＬＳＩ付近の温度をモニタし、その温度に応じてファンの回転を変化させることにより冷却の程度を調整することが行われている（特許文献１、２）。また、特許文献３には、ファンモータが予め定められた最低の回転数以上で回転するように、パルス幅変調された信号のデューティ比を制限する技術が開示されている。 As an example of a technique for cooling an LSI, there is an air cooling method using a cooling fan. In this method, for example, a cooling fan is installed facing the surface of the LSI, and cold air is blown onto the LSI surface by the cooling fan. When the LSI is cooled by such a cooling fan, the temperature in the vicinity of the LSI is monitored, and the degree of cooling is adjusted by changing the rotation of the fan according to the temperature (Patent Documents 1 and 2). ). Patent Document 3 discloses a technique for limiting the duty ratio of a signal subjected to pulse width modulation so that the fan motor rotates at a predetermined minimum number of rotations or more.

特開平７−３１１９０号公報JP-A-7-31190 特開２００１−２８４８６８号公報JP 2001-284868 A 特開２００４−１５３９５５号公報JP 2004-153955 A 特開平６−９８５７４号公報JP-A-6-98574

回転しているモータを停止すると、コイルに回生電流が流れ、この回生電流が、電源に向かって流れるという問題があった。この際に発生する逆起電圧は、トランジスタ素子などの耐圧を超える場合も想定される。かかる問題は、ファンモータの駆動のみでなく、その他のモータ駆動の際にも発生する。 When the rotating motor is stopped, a regenerative current flows through the coil, and this regenerative current flows toward the power source. The back electromotive voltage generated at this time may be assumed to exceed the breakdown voltage of the transistor element or the like. Such a problem occurs not only when driving the fan motor but also when driving other motors.

特許文献４には、サイリスタを駆動対象のモータと並列に設け、回生制御を行う技術が開示されている。しかしながら、特許文献４に記載される技術は、複数のトランジスタによってブリッジ回路を構成し、複数のトランジスタを交互にオンオフして駆動する際（たとえば特許文献３のＨブリッジ回路など）には、利用することができない。 Patent Document 4 discloses a technique in which a thyristor is provided in parallel with a motor to be driven to perform regenerative control. However, the technique described in Patent Document 4 is used when a bridge circuit is configured by a plurality of transistors and is driven when the plurality of transistors are alternately turned on and off (for example, the H bridge circuit of Patent Document 3). I can't.

Ｈブリッジ回路などを利用したモータ駆動回路では、モータの停止時に生ずる逆起電圧から回路を保護するために、電源電圧端子と接地間に、キャパシタを設けたり、ツェナーダイオードを設け、回生電流の逃げ道を形成し、逆起電圧をクランプする手法がとられていた。しかしながら、キャパシタやツェナーダイオードの追加は、回路面積やコストの上昇につながるという問題があった。 In a motor drive circuit using an H-bridge circuit or the like, a capacitor or a Zener diode is provided between the power supply voltage terminal and the ground in order to protect the circuit from a counter electromotive voltage generated when the motor is stopped. And a method of clamping the counter electromotive voltage. However, the addition of a capacitor or a Zener diode has a problem of increasing the circuit area and cost.

本発明は係る課題に鑑みてなされたものであり、その目的は、ブリッジ構成によりモータを駆動するモータ駆動回路におけるモータの停止時の逆起電圧の発生の抑制にある。 The present invention has been made in view of such problems, and an object thereof is to suppress generation of a counter electromotive voltage when the motor is stopped in a motor driving circuit that drives the motor by a bridge configuration.

本発明のある態様は、電源電圧端子と接地端子間に直列に接続されたハイサイドトランジスタおよびローサイドトランジスタを含むトランジスタ対を少なくとも２対含む出力段に対して駆動信号を供給し、駆動対象のモータのコイルに、スイッチング電圧を供給するモータ駆動回路に関する。このモータ駆動回路は、モータのトルクの目標値に応じて、出力段のトランジスタのオンオフを制御する駆動信号を生成する駆動信号生成回路と、駆動信号生成回路から出力される駆動信号にもとづき、出力段のハイサイドトランジスタおよびローサイドトランジスタを交互にオンオフするドライバ回路と、を備える。ドライバ回路は、モータの停止が指示されると、トランジスタ対のハイサイドトランジスタまたはローサイドトランジスタのいずれか一方を直ちにオフするとともに、トランジスタ対のハイサイドトランジスタまたはローサイドトランジスタのいずれか他方を、所定の遅延時間経過後にオフする。 According to an aspect of the present invention, a drive signal is supplied to an output stage including at least two transistor pairs including a high-side transistor and a low-side transistor connected in series between a power supply voltage terminal and a ground terminal. The present invention relates to a motor driving circuit for supplying a switching voltage to the coil of the motor. This motor drive circuit outputs a drive signal based on a drive signal generation circuit that generates a drive signal for controlling on / off of an output stage transistor according to a target value of the motor torque, and a drive signal output from the drive signal generation circuit. And a driver circuit for alternately turning on and off the high-side transistor and the low-side transistor of the stage. When the driver circuit is instructed to stop the motor, the driver circuit immediately turns off either the high-side transistor or the low-side transistor of the transistor pair and turns off the other of the high-side transistor or the low-side transistor of the transistor pair by a predetermined delay. Turns off after time.

この態様によると、遅延時間の間、ハイサイドトランジスタで構成されるループ、あるいはローサイドトランジスタで構成されるループに回生電流を流すことができるため、逆起電圧の発生を抑制することができる。 According to this aspect, during the delay time, the regenerative current can flow through the loop composed of the high-side transistor or the loop composed of the low-side transistor, so that the occurrence of the back electromotive voltage can be suppressed.

ドライバ回路は、遅延時間の間、ハイサイドトランジスタまたはローサイドトランジスタのいずれか他方を、駆動信号にもとづき制御してもよい。
この場合、遅延時間の間、回生電流は、ＭＯＳＦＥＴ（ＭｅｔａｌＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒＦｉｅｌｄＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ）のボディダイオードあるいは別に設けられたフライホイールダイオードを介して流れる。 The driver circuit may control either the high-side transistor or the low-side transistor based on the drive signal during the delay time.
In this case, during the delay time, the regenerative current flows through a body diode of a MOSFET (Metal Oxide Semiconductor Field Effect Transistor) or a separately provided flywheel diode.

ドライバ回路は、遅延時間の間、ハイサイドトランジスタまたはローサイドトランジスタのいずれか他方を、強制的にオンしてもよい。
この場合、遅延時間の間、ハイサイドトランジスタあるいはローサイドトランジスタがオンするため、回生電流がトランジスタの抵抗値の低いチャンネルを流れることになり、回路の消費電力を低減することができる。 The driver circuit may forcibly turn on either the high-side transistor or the low-side transistor during the delay time.
In this case, since the high-side transistor or the low-side transistor is turned on during the delay time, the regenerative current flows through a channel having a low resistance value of the transistor, so that power consumption of the circuit can be reduced.

ドライバ回路は、モータの停止を指示する停止信号を受け、遅延時間だけシフトした異なるタイミングで、所定レベルとなる第１タイミング信号および第２タイミング信号を出力するタイミング信号生成回路と、駆動信号生成回路からハイサイドトランジスタに供給されるハイサイド駆動信号の経路上に設けられ、ハイサイド駆動信号を第１タイミング信号と論理合成し、第１タイミング信号が所定レベルの期間、ハイサイドトランジスタを強制的にオフする第１合成回路と、駆動信号生成回路からローサイドトランジスタに供給されるローサイド駆動信号の経路上に設けられ、ローサイド駆動信号を第２タイミング信号と論理合成し、第２タイミング信号が所定レベルの期間、ローサイドトランジスタを強制的にオフする第２合成回路と、を含んでもよい。 The driver circuit receives a stop signal instructing to stop the motor, and outputs a first timing signal and a second timing signal at different timings shifted by a delay time, and a driving signal generating circuit Is provided on the path of the high-side drive signal supplied to the high-side transistor, and the high-side drive signal is logically synthesized with the first timing signal, and the high-side transistor is forcibly set while the first timing signal is at a predetermined level. A first synthesis circuit that is turned off, and a low-side drive signal that is supplied from the drive signal generation circuit to the low-side transistor are provided on a path, and the low-side drive signal is logically synthesized with the second timing signal. A second synthesis circuit for forcibly turning off the low-side transistor for a period; It may also include a.

タイミング信号生成回路は、第１タイミング信号を所定レベルとしてから、遅延時間経過後に第２タイミング信号を所定レベルとし、第２合成回路は、遅延時間の間、ローサイドトランジスタを、ローサイド駆動信号にもとづき駆動してもよい。 The timing signal generation circuit sets the first timing signal to a predetermined level and then sets the second timing signal to a predetermined level after the delay time has elapsed, and the second synthesis circuit drives the low-side transistor based on the low-side drive signal during the delay time. May be.

タイミング信号生成回路は、第２タイミング信号を所定レベルとしてから、遅延時間経過後に第１タイミング信号を所定レベルとし、第１合成回路は、遅延時間の間、ハイサイドトランジスタを、ハイサイド駆動信号にもとづき駆動してもよい。 The timing signal generation circuit sets the second timing signal to a predetermined level and then sets the first timing signal to a predetermined level after the delay time has elapsed, and the first synthesis circuit sets the high side transistor to the high side drive signal during the delay time. You may drive based on it.

タイミング信号生成回路は、第１タイミング信号を所定レベルとしてから、遅延時間経過後に第２タイミング信号を所定レベルとし、第２合成回路は、遅延時間の間、ローサイドトランジスタを、強制的にオンしてもよい。 The timing signal generation circuit sets the first timing signal to a predetermined level and then sets the second timing signal to a predetermined level after the delay time has elapsed, and the second synthesis circuit forcibly turns on the low-side transistor during the delay time. Also good.

タイミング信号生成回路は、第２タイミング信号を所定レベルとしてから、遅延時間経過後に第１タイミング信号を所定レベルとし、第１合成回路は、遅延時間の間、ハイサイドトランジスタを、強制的にオンしてもよい。 The timing signal generation circuit sets the second timing signal to a predetermined level and then sets the first timing signal to a predetermined level after the delay time has elapsed, and the first synthesis circuit forcibly turns on the high-side transistor during the delay time. May be.

モータの状態をモニタし、所定の条件を満たすとき所定レベルとなり、モータの停止を指示する停止信号を生成する停止信号生成回路をさらに備えてもよい。 There may be further provided a stop signal generation circuit that monitors the state of the motor and generates a stop signal that reaches a predetermined level when a predetermined condition is satisfied and instructs the motor to stop.

停止信号生成回路は、モータの温度をモニタし、所定の温度範囲から逸脱したときに、停止信号を所定レベルとしてもよい。停止信号生成回路は、モータの回転状態をモニタし、回転不能のときに、停止信号を所定レベルとしてもよい。停止信号生成回路は、モータのコイルに流れる電流を検出し、検出した電流が所定値を超えたときに、停止信号を所定レベルとしてもよい。 The stop signal generation circuit may monitor the temperature of the motor and set the stop signal to a predetermined level when the motor deviates from a predetermined temperature range. The stop signal generation circuit may monitor the rotation state of the motor and set the stop signal to a predetermined level when rotation is impossible. The stop signal generation circuit may detect a current flowing through the motor coil and set the stop signal to a predetermined level when the detected current exceeds a predetermined value.

モータ駆動回路は、１つの半導体基板上に一体集積化されてもよい。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。モータ駆動回路を、１つのＬＳＩとして集積化することにより、回路面積を削減することができる。 The motor drive circuit may be integrated on a single semiconductor substrate. “Integrated integration” includes the case where all of the circuit components are formed on a semiconductor substrate and the case where the main components of the circuit are integrated. A resistor, a capacitor, or the like may be provided outside the semiconductor substrate. By integrating the motor drive circuit as one LSI, the circuit area can be reduced.

本発明の別の態様は、冷却装置である。この冷却装置は、ファンモータと、ファンモータを駆動する上述のモータ駆動回路と、を備える。 Another aspect of the present invention is a cooling device. The cooling device includes a fan motor and the above-described motor drive circuit that drives the fan motor.

本発明のさらに別の態様は、電子機器である。この電子機器は、上述の冷却装置を備える。この態様によると、電子機器の内部の冷却対象を、温度に応じて好適に冷却することができる。 Yet another embodiment of the present invention is an electronic device. This electronic apparatus includes the above-described cooling device. According to this aspect, the object to be cooled inside the electronic device can be suitably cooled according to the temperature.

本発明のさらに別の態様は、電源電圧端子と接地端子間に直列に接続されたハイサイドトランジスタおよびローサイドトランジスタを含むトランジスタ対を少なくとも２対含む出力段に対して駆動信号を供給し、駆動対象のモータのコイルに、スイッチング電圧を供給するモータ駆動方法である。このモータ駆動方法は、モータのトルクの目標値に応じて、出力段のトランジスタのオンオフを制御する駆動信号を生成するステップと、生成した駆動信号にもとづき、出力段のハイサイドトランジスタおよびローサイドトランジスタを交互にオンオフするステップと、モータの停止を指示する停止信号を生成するステップと、モータの停止が指示されると、トランジスタ対のハイサイドトランジスタまたはローサイドトランジスタのいずれか一方を直ちにオフするとともに、トランジスタ対のハイサイドトランジスタまたはローサイドトランジスタのいずれか他方を、所定の遅延時間経過後にオフするステップと、を備える。 According to still another aspect of the present invention, a drive signal is supplied to an output stage including at least two transistor pairs including a high-side transistor and a low-side transistor connected in series between a power supply voltage terminal and a ground terminal. This is a motor driving method for supplying a switching voltage to the motor coil. This motor driving method includes a step of generating a drive signal for controlling on / off of the output stage transistor according to a target value of the torque of the motor, and a high side transistor and a low side transistor of the output stage based on the generated drive signal. The step of alternately turning on and off, the step of generating a stop signal that instructs to stop the motor, and the instruction to stop the motor, immediately turn off either the high-side transistor or the low-side transistor of the transistor pair, and the transistor Turning off the other of the pair of high-side transistors or low-side transistors after a predetermined delay time has elapsed.

なお、以上の構成要素の任意の組合せや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。 Note that any combination of the above-described constituent elements and the constituent elements and expressions of the present invention replaced with each other among methods, apparatuses, systems, etc. are also effective as an aspect of the present invention.

本発明によれば、ブリッジ構成によりモータを駆動するモータ駆動回路において、モータの停止時の逆起電圧の発生を抑制することができる。 ADVANTAGE OF THE INVENTION According to this invention, generation | occurrence | production of the back electromotive voltage at the time of a motor stop can be suppressed in the motor drive circuit which drives a motor by bridge | bridging structure.

（第１の実施の形態）
本発明の実施の形態は、デスクトップ型あるいはノート型のパーソナルコンピュータやワークステーションなどの電子計算機、あるいは冷蔵庫などの電子機器を冷却するための冷却装置に使用されるモータ駆動回路に関する。 (First embodiment)
The embodiments of the present invention relate to a motor drive circuit used in a cooling device for cooling an electronic computer such as a desktop computer or a notebook personal computer or a workstation, or an electronic device such as a refrigerator.

図１は、本発明の第１の実施の形態に係る冷却装置２００の構成を示す回路図である。冷却装置２００は、モータ駆動回路１００、Ｈブリッジ回路１１０、ファンモータ１２０を含む。 FIG. 1 is a circuit diagram showing a configuration of a cooling device 200 according to the first embodiment of the present invention. The cooling device 200 includes a motor drive circuit 100, an H bridge circuit 110, and a fan motor 120.

ファンモータ１２０は、本実施の形態において単相全波モータであって、図示しない冷却対象物に対向して配置される。このファンモータ１２０は、モータ駆動回路１００およびＨブリッジ回路１１０によって生成されるスイッチング信号Ｖｓｗ１、Ｖｓｗ２によりコイル電流、すなわち通電状態が制御されて回転が制御される。 The fan motor 120 is a single-phase full-wave motor in the present embodiment, and is disposed to face a cooling object (not shown). The fan motor 120 is controlled in rotation by controlling the coil current, that is, the energized state by the switching signals Vsw1 and Vsw2 generated by the motor driving circuit 100 and the H bridge circuit 110.

Ｈブリッジ回路１１０は、第１ハイサイドトランジスタＭＨ１、第２ハイサイドトランジスタＭＨ２、第１ローサイドトランジスタＭＬ１、第２ローサイドトランジスタＭＬ２、電流検出抵抗Ｒｄｅｔを含む。このＨブリッジ回路１１０は、ファンモータ１２０を駆動するための出力段である。第１ハイサイドトランジスタＭＨ１、第１ローサイドトランジスタＭＬ１は、電源電圧端子１１２と接地端子ＧＮＤ間に直列に接続され、トランジスタ対（以下、第１トランジスタ対という）を構成する。同様に、第２ハイサイドトランジスタＭＨ２、第２ローサイドトランジスタＭＬ２も、トランジスタ対（以下第２トランジスタ対という）を構成する。本実施の形態において、第１ハイサイドトランジスタＭＨ１、第２ハイサイドトランジスタＭＨ２は、ＰチャンネルＭＯＳＦＥＴである。また、第１ローサイドトランジスタＭＬ１、第２ローサイドトランジスタＭＬ２は、ＮチャンネルＭＯＳＦＥＴである。 The H bridge circuit 110 includes a first high side transistor MH1, a second high side transistor MH2, a first low side transistor ML1, a second low side transistor ML2, and a current detection resistor Rdet. The H bridge circuit 110 is an output stage for driving the fan motor 120. The first high-side transistor MH1 and the first low-side transistor ML1 are connected in series between the power supply voltage terminal 112 and the ground terminal GND, and constitute a transistor pair (hereinafter referred to as a first transistor pair). Similarly, the second high side transistor MH2 and the second low side transistor ML2 also constitute a transistor pair (hereinafter referred to as a second transistor pair). In the present embodiment, the first high-side transistor MH1 and the second high-side transistor MH2 are P-channel MOSFETs. The first low side transistor ML1 and the second low side transistor ML2 are N-channel MOSFETs.

第１トランジスタ対を構成する第１ハイサイドトランジスタＭＨ１、第２ハイサイドトランジスタＭＨ２は、交互に相補的にオンオフする。第１ハイサイドトランジスタＭＨ１、第１ローサイドトランジスタＭＬ１のオンオフは、各トランジスタのゲートに印加される、第１ハイサイド駆動信号ＳＤＨ１、第１ローサイド駆動信号ＳＤＬ１によって制御される。 The first high side transistor MH1 and the second high side transistor MH2 constituting the first transistor pair are alternately turned on and off alternately. On / off of the first high-side transistor MH1 and the first low-side transistor ML1 is controlled by a first high-side drive signal SDH1 and a first low-side drive signal SDL1 that are applied to the gates of the transistors.

第１ハイサイドトランジスタＭＨ１、第１ローサイドトランジスタＭＬ１の接続点の電圧が、第１スイッチング信号Ｖｓｗ１として、ファンモータ１２０のコイルの一端に印加される。第１ハイサイドトランジスタＭＨ１がオンのとき、第１スイッチング信号Ｖｓｗ１は電源電圧Ｖｄｄとなり、第１ローサイドトランジスタＭＬ１がオンのとき、第１スイッチング信号Ｖｓｗ１は接地電位（０Ｖ）となる。 The voltage at the connection point of the first high-side transistor MH1 and the first low-side transistor ML1 is applied to one end of the coil of the fan motor 120 as the first switching signal Vsw1. When the first high-side transistor MH1 is on, the first switching signal Vsw1 becomes the power supply voltage Vdd, and when the first low-side transistor ML1 is on, the first switching signal Vsw1 becomes the ground potential (0V).

第２トランジスタ対を構成する第２ハイサイドトランジスタＭＨ２、第２ローサイドトランジスタＭＬ２のオンオフは、各トランジスタのゲートに印加される第２ハイサイド駆動信号ＳＤＨ２、第２ローサイド駆動信号ＳＤＬ２によって制御される。２つのトランジスタの接続点の電圧は、第２スイッチング信号Ｖｓｗ２として、ファンモータ１２０のコイルの他端に印加される。第２スイッチング信号Ｖｓｗ２は、第１スイッチング信号Ｖｓｗ１と逆相となるように制御される。 On / off of the second high-side transistor MH2 and the second low-side transistor ML2 constituting the second transistor pair is controlled by a second high-side drive signal SDH2 and a second low-side drive signal SDL2 applied to the gates of the transistors. The voltage at the connection point of the two transistors is applied to the other end of the coil of the fan motor 120 as the second switching signal Vsw2. The second switching signal Vsw2 is controlled to have a phase opposite to that of the first switching signal Vsw1.

共通に接続された第１ローサイドトランジスタＭＬ１および第２ローサイドトランジスタＭＬ２のソースと、接地端子ＧＮＤ間には、電流検出抵抗Ｒｄｅｔが設けられる。この電流検出抵抗Ｒｄｅｔは、ファンモータ１２０のコイルに流れる電流を電圧（検出電圧Ｖｄｅｔという）に変換する。検出電圧Ｖｄｅｔは、モータ駆動回路１００に帰還される。 A current detection resistor Rdet is provided between the sources of the first low-side transistor ML1 and the second low-side transistor ML2 connected in common and the ground terminal GND. The current detection resistor Rdet converts the current flowing through the coil of the fan motor 120 into a voltage (referred to as a detection voltage Vdet). The detection voltage Vdet is fed back to the motor drive circuit 100.

なお、Ｈブリッジ回路１１０を構成する４つのトランジスタは、モータ駆動回路１００に一体集積化されてもよい。また、第１ハイサイドトランジスタＭＨ１、第２ハイサイドトランジスタＭＨ２のソースと、電源電圧Ｖｄｄを出力する電源（図示せず）には、逆接防止用のダイオードを設けてもよい。 Note that the four transistors constituting the H-bridge circuit 110 may be integrated in the motor drive circuit 100. Further, a diode for preventing reverse connection may be provided in the sources of the first high-side transistor MH1 and the second high-side transistor MH2 and the power source (not shown) that outputs the power supply voltage Vdd.

モータ駆動回路１００は、出力段であるＨブリッジ回路１１０に対して、駆動信号ＳＤＨ１、ＳＨＬ１、ＳＤＨ２、ＳＤＬ２を供給する。Ｈブリッジ回路１１０の駆動方法としては、リニア駆動と、パルス駆動があるが、本実施の形態はいずれの方式にも対応することができるものである。 The motor drive circuit 100 supplies drive signals SDH1, SHL1, SDH2, and SDL2 to the H bridge circuit 110 that is an output stage. As a driving method of the H-bridge circuit 110, there are a linear driving method and a pulse driving method. However, this embodiment can be applied to any method.

モータ駆動回路１００は、駆動信号生成回路１０、ドライバ回路２０、停止信号生成回路３０を備え、ひとつの半導体基板上に一体集積化された機能ＩＣである。 The motor drive circuit 100 includes a drive signal generation circuit 10, a driver circuit 20, and a stop signal generation circuit 30, and is a functional IC integrated on a single semiconductor substrate.

駆動信号生成回路１０は、ファンモータ１２０のトルクの目標値およびロータの相遷移に応じて、Ｈブリッジ回路１１０のトランジスタＭＨ１、ＭＨ２、ＭＬ１、ＭＬ２のオンオフを制御する駆動信号ＳＤＨ１、ＳＤＨ２、ＳＤＬ１、ＳＤＬ２を生成する。駆動信号生成回路１０は、たとえば、図示しないホール素子から出力されるホール信号にもとづいて、駆動信号（以下、必要に応じてＳＤと総称する）を生成してもよい。さらに、トルクの目標値に応じて、デューティ比が設定されるパルス幅変調信号を生成し、このパルス幅変調信号と、ホール信号を合成することにより、駆動信号ＳＤを生成してもよい。 The drive signal generation circuit 10 includes drive signals SDH1, SDH2, SDL1, and the like, which control on / off of the transistors MH1, MH2, ML1, and ML2 of the H bridge circuit 110 in accordance with the target torque value of the fan motor 120 and the phase transition of the rotor. SDL2 is generated. For example, the drive signal generation circuit 10 may generate a drive signal (hereinafter, collectively referred to as SD as necessary) based on a Hall signal output from a Hall element (not shown). Furthermore, the drive signal SD may be generated by generating a pulse width modulation signal in which a duty ratio is set according to the target value of torque, and synthesizing this pulse width modulation signal and the Hall signal.

ドライバ回路２０は、駆動信号生成回路１０から出力される駆動信号ＳＤにもとづき、Ｈブリッジ回路１１０のハイサイドトランジスタＭＨ１、ＭＨ２およびローサイドトランジスタＭＬ１、ＭＬ２を相補的に、交互にオンオフする。 Based on the drive signal SD output from the drive signal generation circuit 10, the driver circuit 20 turns on and off the high-side transistors MH1 and MH2 and the low-side transistors ML1 and ML2 of the H bridge circuit 110 alternately and complementarily.

ドライバ回路２０は、モータの停止が指示されると、トランジスタ対のハイサイドトランジスタまたはローサイドトランジスタのいずれか一方を直ちにオフする。本実施の形態においてドライバ回路２０は、第１、第２トランジスタ対それぞれの第１ハイサイドトランジスタＭＨ１、第２ハイサイドトランジスタＭＨ２を直ちにオフするものとする。 When instructed to stop the motor, the driver circuit 20 immediately turns off either the high-side transistor or the low-side transistor of the transistor pair. In the present embodiment, the driver circuit 20 immediately turns off the first high-side transistor MH1 and the second high-side transistor MH2 of each of the first and second transistor pairs.

さらに、ドライバ回路２０は、トランジスタ対のハイサイドトランジスタまたはローサイドトランジスタのいずれか他方を、所定の遅延時間τｄ経過後にオフする。本実施の形態においてドライバ回路２０は、第１、第２トランジスタ対それぞれの第１ローサイドトランジスタＭＬ１、第２ローサイドトランジスタＭＬ２を遅延時間τｄ経過後にオフする。 Further, the driver circuit 20 turns off either the high-side transistor or the low-side transistor of the transistor pair after a predetermined delay time τd has elapsed. In the present embodiment, the driver circuit 20 turns off the first low-side transistor ML1 and the second low-side transistor ML2 of each of the first and second transistor pairs after the delay time τd has elapsed.

次に、ドライバ回路２０の構成例について、図１のブロック図をもとに説明する。本実施の形態において、ドライバ回路２０は、タイミング信号生成回路２２、第１合成回路２４、第２合成回路２６、プリドライバ２８を含む。 Next, a configuration example of the driver circuit 20 will be described based on the block diagram of FIG. In the present embodiment, the driver circuit 20 includes a timing signal generation circuit 22, a first synthesis circuit 24, a second synthesis circuit 26, and a pre-driver 28.

タイミング信号生成回路２２は、ファンモータ１２０の停止を指示する停止信号Ｓｓｔｏｐを受け、遅延時間τｄだけシフトした異なるタイミングで、ハイレベルとなる第１タイミング信号ＳＴ１、第２タイミング信号ＳＴ２を出力する。本実施の形態において、タイミング信号生成回路２２は、第１タイミング信号ＳＴ１をハイレベルとしてから、遅延時間τｄ経過後に第２タイミング信号ＳＴ２をハイレベルとする。 The timing signal generation circuit 22 receives the stop signal Sstop instructing to stop the fan motor 120, and outputs the first timing signal ST1 and the second timing signal ST2 that become high level at different timings shifted by the delay time τd. In the present embodiment, the timing signal generation circuit 22 sets the first timing signal ST1 to the high level and then sets the second timing signal ST2 to the high level after the delay time τd has elapsed.

第１合成回路２４は、駆動信号生成回路１０から第１ハイサイドトランジスタＭＨ１および第２ハイサイドトランジスタＭＨ２に供給される、第１ハイサイド駆動信号ＳＤＨ１、第２ハイサイド駆動信号ＳＤＨ２の経路上に設けられる。第１合成回路２４は、ハイサイド駆動信号ＳＤＨ１、ＳＤＨ２を、第１タイミング信号ＳＴ１と論理合成し、第１タイミング信号ＳＴ１がハイレベルの期間、ハイサイドトランジスタＭＨ１、ＭＨ２を強制的にオフする。第１合成回路２４は、第１タイミング信号ＳＴ１がハイレベルの期間、ハイサイド駆動信号ＳＤＨ１、ＳＤＨ２の信号レベルを、ハイサイドトランジスタＭＨ１、ＭＨ２がオフする論理値に固定する。第１合成回路２４は、ＡＮＤゲートやＯＲゲートなどを用いて容易に構成することができる。 The first synthesis circuit 24 is supplied from the drive signal generation circuit 10 to the first high-side transistor MH1 and the second high-side transistor MH2 on the path of the first high-side drive signal SDH1 and the second high-side drive signal SDH2. Provided. The first synthesis circuit 24 logically synthesizes the high side drive signals SDH1 and SDH2 with the first timing signal ST1, and forcibly turns off the high side transistors MH1 and MH2 while the first timing signal ST1 is at a high level. The first synthesis circuit 24 fixes the signal levels of the high side drive signals SDH1 and SDH2 to a logical value at which the high side transistors MH1 and MH2 are turned off while the first timing signal ST1 is at a high level. The first synthesis circuit 24 can be easily configured using an AND gate or an OR gate.

第２合成回路２６は、駆動信号生成回路１０から第１ローサイドトランジスタＭＬ１および第２ローサイドトランジスタＭＬ２に供給される、第１ローサイド駆動信号ＳＤＬ１および第２ローサイド駆動信号ＳＤＬ２の経路上に設けられる。第２合成回路２６は、ローサイド駆動信号ＳＤＬ１、ＳＤＬ２を第２タイミング信号ＳＴ２と論理合成し、第２タイミング信号ＳＴ２がハイレベルの期間、ローサイドトランジスタＭＬ１、ＭＬ２を強制的にオフする。第２合成回路２６は、第２タイミング信号ＳＴ２がハイレベルの期間、ローサイド駆動信号ＳＤＬ１、ＳＤＬ２の信号レベルを、ローサイドトランジスタＭＬ１、ＭＬ２がオフする論理値に固定する。 The second synthesis circuit 26 is provided on the path of the first low side drive signal SDL1 and the second low side drive signal SDL2 supplied from the drive signal generation circuit 10 to the first low side transistor ML1 and the second low side transistor ML2. The second synthesis circuit 26 logically synthesizes the low side drive signals SDL1 and SDL2 with the second timing signal ST2, and forcibly turns off the low side transistors ML1 and ML2 while the second timing signal ST2 is at a high level. The second synthesis circuit 26 fixes the signal levels of the low-side drive signals SDL1 and SDL2 to a logical value at which the low-side transistors ML1 and ML2 are turned off while the second timing signal ST2 is at a high level.

また、本実施の形態において、第２合成回路２６は、遅延時間τｄの間、ローサイドトランジスタＭＬ１、ＭＬ２のオンオフを、ローサイド駆動信号ＳＤＬ１、ＳＤＬ２にもとづき設定する。 In the present embodiment, the second synthesis circuit 26 sets on / off of the low side transistors ML1 and ML2 based on the low side drive signals SDL1 and SDL2 during the delay time τd.

第１合成回路２４および第２合成回路２６から出力されるハイサイド駆動信号ＳＤＨ１’、ＳＤＨ２’、およびローサイド駆動信号ＳＤＬ１’、ＳＤＬ２’は、プリドライバ２８へと入力される。プリドライバ２８は、Ｈブリッジ回路１１０を構成するトランジスタを駆動するのに十分な駆動能力を有する。プリドライバ２８は、駆動信号ＳＤＨ１’、ＳＤＨ２’、ＳＤＬ１’、ＳＤＬ２’にもとづいて、トランジスタＭＨ１、ＭＨ２、ＭＬ１、ＭＨ２のオンオフを切り換える。 The high side drive signals SDH1 'and SDH2' and the low side drive signals SDL1 'and SDL2' output from the first synthesis circuit 24 and the second synthesis circuit 26 are input to the pre-driver 28. The pre-driver 28 has a driving capability sufficient to drive the transistors constituting the H bridge circuit 110. The pre-driver 28 switches on and off the transistors MH1, MH2, ML1, and MH2 based on the drive signals SDH1 ', SDH2', SDL1 ', and SDL2'.

停止信号生成回路３０は、ファンモータ１２の状態をモニタし、所定の条件を満たすときハイレベルとなってファンモータ１２０の停止を指示する停止信号Ｓｓｔｏｐを生成する。本実施の形態において、停止信号生成回路３０にはファンモータ１２０のコイルに流れる電流に対応した検出電圧Ｖｄｅｔが入力されている。停止信号生成回路３０は、検出電圧Ｖｄｅｔが所定のしきい値電圧を超えたとき、すなわち、コイル電流が所定値を超えたときに、停止信号Ｓｓｔｏｐをハイレベルとして、ファンモータ１２０の停止を指示する。 The stop signal generation circuit 30 monitors the state of the fan motor 12 and generates a stop signal Sstop that is high when a predetermined condition is satisfied and instructs the fan motor 120 to stop. In the present embodiment, detection signal Vdet corresponding to the current flowing through the coil of fan motor 120 is input to stop signal generation circuit 30. The stop signal generating circuit 30 instructs the stop of the fan motor 120 by setting the stop signal Sstop to a high level when the detection voltage Vdet exceeds a predetermined threshold voltage, that is, when the coil current exceeds a predetermined value. To do.

停止信号生成回路３０は、ファンモータ１２０のコイル電流の他、ファンモータ１２０の温度をモニタし、温度が所定の温度範囲を逸脱したときに、停止信号Ｓｓｔｏｐをハイレベルとしてもよい。また、停止信号生成回路３０は、ファンモータ１２０の回転状態をモニタし、異物などによって回転不能のときに、停止信号Ｓｓｔｏｐをハイレベルとしてもよい。停止信号生成回路３０は、複数の情報をモニタし、複合的に解析して停止信号Ｓｓｔｏｐを生成してもよい。停止信号生成回路３０は、回路の異常を検出する回路と把握してもよい。また、タイミング信号生成回路２２に入力される停止信号Ｓｓｔｏｐは、モータ駆動回路１００の外部から与えられてもよい。 The stop signal generation circuit 30 may monitor the temperature of the fan motor 120 in addition to the coil current of the fan motor 120, and may set the stop signal Sstop to a high level when the temperature deviates from a predetermined temperature range. Further, the stop signal generation circuit 30 may monitor the rotation state of the fan motor 120, and may set the stop signal Sstop to a high level when the fan motor 120 cannot be rotated due to foreign matter or the like. The stop signal generation circuit 30 may monitor a plurality of pieces of information and analyze them in combination to generate a stop signal Sstop. The stop signal generation circuit 30 may be understood as a circuit that detects a circuit abnormality. Further, the stop signal Sstop input to the timing signal generation circuit 22 may be given from the outside of the motor drive circuit 100.

以上のように構成されたモータ駆動回路１００の動作について説明する。図２（ａ）〜（ｅ）は、本実施の形態に係るモータ駆動回路１００の、モータ停止時における動作状態を示すタイムチャートである。図２（ａ）は、停止信号Ｓｓｔｏｐを、同図（ｂ）は、第１タイミング信号ＳＴ１を、同図（ｃ）は、第２タイミング信号ＳＴ２を、同図（ｄ）は、第１合成回路２４から出力されるハイサイド駆動信号ＳＤＨ’を、同図（ｅ）は、第２合成回路２６から出力されるローサイド駆動信号ＳＤＬ’を示す。 The operation of the motor drive circuit 100 configured as described above will be described. 2A to 2E are time charts showing operation states of the motor drive circuit 100 according to the present embodiment when the motor is stopped. 2A shows the stop signal Sstop, FIG. 2B shows the first timing signal ST1, FIG. 2C shows the second timing signal ST2, and FIG. 2D shows the first synthesis. The high-side drive signal SDH ′ output from the circuit 24 and the low-side drive signal SDL ′ output from the second synthesis circuit 26 are shown in FIG.

時刻ｔ０〜ｔ１の期間、モータ駆動回路１００は、ファンモータ１２０を所定の回転数で回転させている。時刻ｔ１に、停止信号生成回路３０によって回路の異常が検出されると、停止信号Ｓｓｔｏｐがハイレベルとなる。停止信号Ｓｓｔｏｐがハイレベルとなると、タイミング信号生成回路２２は、直ちに第１タイミング信号ＳＴ１をハイレベルとする。 During the period from time t0 to t1, the motor driving circuit 100 rotates the fan motor 120 at a predetermined rotational speed. If a circuit abnormality is detected by the stop signal generation circuit 30 at time t1, the stop signal Sstop becomes high level. When the stop signal Sstop becomes high level, the timing signal generation circuit 22 immediately sets the first timing signal ST1 to high level.

時刻ｔ１に、第１タイミング信号ＳＴ１がハイレベルとなると、第１合成回路２４は、ハイサイド駆動信号ＳＤＨの論理値を固定し、第１ハイサイドトランジスタＭＨ１、第２ハイサイドトランジスタＭＨ２をオフする。 When the first timing signal ST1 becomes high level at time t1, the first synthesis circuit 24 fixes the logical value of the high side drive signal SDH and turns off the first high side transistor MH1 and the second high side transistor MH2. .

時刻ｔ１から遅延時間τｄ経過後の時刻ｔ２に、タイミング信号生成回路２２は、第２タイミング信号ＳＴ２をハイレベルとする。第２タイミング信号ＳＴ２がハイレベルとなると、第２合成回路２６は、ローサイド駆動信号ＳＤＬの論理値を固定し、第１ローサイドトランジスタＭＬ１、第２ローサイドトランジスタＭＬ２をオフする。 At time t2 after the elapse of delay time τd from time t1, the timing signal generation circuit 22 sets the second timing signal ST2 to the high level. When the second timing signal ST2 becomes high level, the second synthesis circuit 26 fixes the logic value of the low-side drive signal SDL and turns off the first low-side transistor ML1 and the second low-side transistor ML2.

時刻ｔ１〜ｔ２の遅延時間τｄの期間、第１ローサイドトランジスタＭＬ１、第２ローサイドトランジスタＭＬ２は、駆動信号生成回路１０により生成される駆動信号ＳＤＬ１、ＳＤＬ２によってオンオフが制御されている。上述のように、第１ローサイド駆動信号ＳＤＬ１、第２ローサイド駆動信号ＳＤＬ２は、排他的にオンオフが制御されるため、時刻ｔ１〜ｔ２においても、ファンモータ１２０のロータの位置に応じて、一方がオン、他方がオフの状態となっている。 During the delay time τd from time t1 to time t2, the first low-side transistor ML1 and the second low-side transistor ML2 are controlled to be turned on / off by the drive signals SDL1 and SDL2 generated by the drive signal generation circuit 10. As described above, since the first low-side drive signal SDL1 and the second low-side drive signal SDL2 are exclusively controlled to be turned on / off, one of them depends on the position of the rotor of the fan motor 120 at times t1 to t2. On, the other is off.

図３（ａ）〜（ｃ）は、モータ停止時のＨブリッジ回路１１０の状態を示す図である。図３（ａ）は、停止信号Ｓｓｔｏｐがハイレベルに遷移した時刻ｔ１の直前における状態を、同図（ｂ）は、時刻ｔ１〜ｔ２の遅延時間τｄの期間の状態を、同図（ｃ）は、時刻ｔ２以降の状態を示している。図３（ａ）〜（ｃ）において、Ｈブリッジ回路１１０を構成するトランジスタは、スイッチとして示される。 FIGS. 3A to 3C are diagrams showing the state of the H-bridge circuit 110 when the motor is stopped. FIG. 3A shows the state immediately before time t1 when the stop signal Sstop transited to a high level, and FIG. 3B shows the state of the delay time τd from time t1 to t2. Indicates a state after time t2. In FIGS. 3A to 3C, the transistors constituting the H-bridge circuit 110 are shown as switches.

図３（ａ）に示すように、停止信号Ｓｓｔｏｐがハイレベルとなる時刻ｔ１の直前において、第１ハイサイドトランジスタＭＨ１、第２ローサイドトランジスタＭＬ２がオンの状態であったとする。このとき、ファンモータ１２０のコイルＬには、電源電圧端子１１２から第１ハイサイドトランジスタＭＨ１、コイルＬ、第２ローサイドトランジスタＭＬ２の経路でコイル電流Ｉｃｏｉｌが流れている。 As shown in FIG. 3A, it is assumed that the first high-side transistor MH1 and the second low-side transistor ML2 are on immediately before time t1 when the stop signal Sstop becomes high level. At this time, the coil current Icoil flows through the coil L of the fan motor 120 through the path from the power supply voltage terminal 112 to the first high-side transistor MH1, the coil L, and the second low-side transistor ML2.

時刻ｔ１に、第１ハイサイドトランジスタＭＨ１、第２ハイサイドトランジスタＭＨ２が強制的にオフすると、コイルＬに蓄えられていたエネルギによって、逆起電力が発生し、同図（ａ）に流れていたコイル電流Ｉｃｏｉｌを流し続けようとする。その結果、第１ローサイドトランジスタＭＬ１のバックゲートとドレイン間に存在するボディダイオードＤ１を介して、コイル電流Ｉｃｏｉｌが供給される。 When the first high-side transistor MH1 and the second high-side transistor MH2 were forcibly turned off at time t1, the back electromotive force was generated by the energy stored in the coil L and was flowing in FIG. The coil current Icoil is kept flowing. As a result, the coil current Icoil is supplied through the body diode D1 existing between the back gate and the drain of the first low-side transistor ML1.

図３（ｂ）に示す状態が遅延時間τｄの間、保持されると、コイルＬに蓄えられたエネルギが消散し、コイル電流Ｉｃｏｉｌは０となる。逆に言えば、遅延時間τｄは、回生によりエネルギが消散するのに要する時間よりも長く設定することが望ましい。この時間は、コイルのインダクタンス等によって定めるべき値であり、ファンモータなどに使用されるモータであれば、たとえば、サブｍｓから数十ｍｓの範囲に設定するのが望ましい。 When the state shown in FIG. 3B is held for the delay time τd, the energy stored in the coil L is dissipated and the coil current Icoil becomes zero. In other words, the delay time τd is desirably set longer than the time required for energy to be dissipated by regeneration. This time is a value to be determined by the inductance of the coil and the like. For a motor used for a fan motor or the like, it is desirable to set the time in a range from sub ms to several tens of ms, for example.

時刻ｔ２に、第２タイミング信号ＳＴ２がハイレベルとなると、図３（ｃ）に示すように、すべてのトランジスタ（スイッチ）がオフする。 When the second timing signal ST2 becomes high level at time t2, as shown in FIG. 3C, all transistors (switches) are turned off.

このように、本実施の形態に係るモータ駆動回路１００によれば、モータの停止が指示されてから、ローサイドトランジスタをオフするまでに遅延をもたせることにより、２つのローサイドトランジスタを含むループによって回生経路を形成することができ、回生電流を消散することができる。その結果、コイルＬに流れる回生電流が、電源電圧端子１１２を介して、外部に接続される電源に流れ込まないため、逆起電圧によって、電源電圧端子１１２の電位が瞬時的に跳ね上がるのを防止することができる。 As described above, according to the motor drive circuit 100 according to the present embodiment, a regeneration path is provided by a loop including two low-side transistors by delaying the low-side transistor after turning off the motor. And regenerative current can be dissipated. As a result, since the regenerative current flowing through the coil L does not flow into the power supply connected to the outside via the power supply voltage terminal 112, the potential of the power supply voltage terminal 112 is prevented from instantaneously jumping up due to the counter electromotive voltage. be able to.

また、この態様によれば、電源に電流が流れ込まないために、電源電圧端子１１２と接地端子間にツェナーダイオードを設けたり、キャパシタを設ける必要がなくなるため、回路を簡素化し、また低コスト化を図ることもできる。 Further, according to this aspect, since current does not flow into the power supply, it is not necessary to provide a Zener diode or a capacitor between the power supply voltage terminal 112 and the ground terminal, thereby simplifying the circuit and reducing the cost. You can also plan.

次に、第１の実施の形態の変形例について説明する。上述の実施の形態においては、停止信号Ｓｓｔｏｐがハイレベルとなってから、ハイサイドトランジスタをオフし、その後、遅延時間τｄが経過するまでの期間、ローサイドトランジスタをオフしていた。変形例では、停止信号Ｓｓｔｏｐの遷移を受けて、ローサイドトランジスタを直ちにオフし、その後、遅延時間の経過後に、ハイサイドトランジスタをオフしてもよい。 Next, a modification of the first embodiment will be described. In the above-described embodiment, the high-side transistor is turned off after the stop signal Sstop becomes high level, and then the low-side transistor is turned off for a period until the delay time τd elapses. In a modified example, the low side transistor may be immediately turned off in response to the transition of the stop signal Sstop, and then the high side transistor may be turned off after the delay time has elapsed.

かかる変形例は、たとえば、タイミング信号生成回路２２において、第１タイミング信号ＳＴ１と第２タイミング信号ＳＴ２のレベル遷移のタイミングを入れ替えることによって容易に実現できる。 Such a modification can be easily realized by, for example, switching the level transition timings of the first timing signal ST1 and the second timing signal ST2 in the timing signal generation circuit 22.

図４（ａ）〜（ｃ）は、この変形例におけるモータ停止時のＨブリッジ回路１１０の状態を示す図である。図４（ａ）、（ｃ）は、図３（ａ）、（ｃ）と同様である。本変形例では、時刻ｔ１〜ｔ２の遅延時間τｄの期間、回生電流が、第１ハイサイドトランジスタＭＨ１および第２ハイサイドトランジスタＭＨ２のボディダイオードで形成されるループに流れる。その結果、電源電圧端子１１２を介して電源（図示せず）に回生電流が流れ込まず、電源電圧端子１１２の電位が瞬時的に跳ね上がるのを防止することができる。 4A to 4C are diagrams showing the state of the H-bridge circuit 110 when the motor is stopped in this modification. 4A and 4C are the same as FIGS. 3A and 3C. In this modification, the regenerative current flows in a loop formed by the body diodes of the first high-side transistor MH1 and the second high-side transistor MH2 during the delay time τd from time t1 to time t2. As a result, the regenerative current does not flow into the power supply (not shown) via the power supply voltage terminal 112, and the potential of the power supply voltage terminal 112 can be prevented from jumping up instantaneously.

（第２の実施の形態）
第１の実施の形態では、停止信号Ｓｓｔｏｐがハイレベルとなってから、遅延時間τｄが経過するまでの期間、ローサイドトランジスタ（変形例においては、ハイサイドトランジスタ）のオンオフを、駆動信号生成回路１０から出力される駆動信号にもとづいて設定した。これに対して、第２の実施の形態では、停止信号Ｓｓｔｏｐがハイレベルとなってから、遅延時間τｄが経過するまでの期間、２つのローサイドトランジスタを強制的にオンする。 (Second Embodiment)
In the first embodiment, the drive signal generating circuit 10 turns on / off the low-side transistor (in the modified example, the high-side transistor) until the delay time τd elapses after the stop signal Sstop becomes high level. It was set based on the drive signal output from. On the other hand, in the second embodiment, the two low-side transistors are forcibly turned on during the period from when the stop signal Sstop becomes high level until the delay time τd elapses.

第２の実施の形態に係るモータ駆動回路１００も、基本的には図１と同様に構成すればよい。たとえば、第２合成回路２６に第２タイミング信号ＳＴ２に加えて、第１タイミング信号ＳＴ１を入力し、２つのタイミング信号を論理演算することにより、第１タイミング信号ＳＴ１のみがハイレベルの期間を検出する。第２合成回路２６は、第１タイミング信号ＳＴ１のみがハイレベルの期間、第１ローサイドトランジスタＭＬ１、第２ローサイドトランジスタＭＬ２がいずれもオンとなるように、第１ローサイド駆動信号ＳＤＬ１’、第２ローサイド駆動信号ＳＤＬ２’の論理値を制御する。 The motor drive circuit 100 according to the second embodiment may be basically configured similarly to FIG. For example, by inputting the first timing signal ST1 in addition to the second timing signal ST2 to the second synthesis circuit 26 and performing a logical operation on the two timing signals, a period in which only the first timing signal ST1 is at a high level is detected. To do. The second synthesis circuit 26 includes the first low-side drive signal SDL1 ′ and the second low-side so that both the first low-side transistor ML1 and the second low-side transistor ML2 are turned on while only the first timing signal ST1 is high. The logical value of the drive signal SDL2 ′ is controlled.

図５（ａ）〜（ｅ）は、第２の実施の形態に係るモータ駆動回路１００の、モータ停止時における動作状態を示すタイムチャートである。また、図６（ａ）〜（ｃ）は、本実施の形態に係るモータ停止時のＨブリッジ回路１１０の状態を示す図である。 FIGS. 5A to 5E are time charts showing operation states of the motor drive circuit 100 according to the second embodiment when the motor is stopped. FIGS. 6A to 6C are diagrams showing the state of the H-bridge circuit 110 when the motor is stopped according to the present embodiment.

第２の実施の形態に係るモータ駆動回路１００と、第１の実施の形態に係るモータ駆動回路１００は、時刻ｔ１〜ｔ２の遅延時間τｄの期間のみ、その動作を異にする。図５（ｅ）に示すように、時刻ｔ１〜ｔ２の期間、第２合成回路２６から出力される駆動信号ＳＤＬ’は、第１ローサイドトランジスタＭＬ１、第２ローサイドトランジスタＭＬ２がいずれもオンとなる論理値に設定される。 The motor drive circuit 100 according to the second embodiment and the motor drive circuit 100 according to the first embodiment are different in operation only during the delay time τd between times t1 and t2. As shown in FIG. 5E, during the period from time t1 to time t2, the drive signal SDL ′ output from the second synthesis circuit 26 is a logic in which both the first low-side transistor ML1 and the second low-side transistor ML2 are turned on. Set to a value.

図６（ａ）は、停止信号Ｓｓｔｏｐがハイレベルに遷移した時刻ｔ１の直前における状態を、同図（ｂ）は、時刻ｔ１〜ｔ２の遅延時間τｄの期間の状態を、同図（ｃ）は、時刻ｔ２以降の状態を示している。 FIG. 6A shows the state immediately before time t1 when the stop signal Sstop transited to the high level, and FIG. 6B shows the state of the delay time τd from time t1 to t2. Indicates a state after time t2.

図６（ｂ）に示すように、本実施の形態では、遅延時間τｄの間、第１ローサイドトランジスタＭＬ１、第２ローサイドトランジスタＭＬ２がオン状態とされる。その結果、第１の実施の形態では、第１ローサイドトランジスタＭＬ１のボディダイオードを介して流れていた回生電流が、第１ローサイドトランジスタＭＬ１のチャンネル内を流れることになり、第１ローサイドトランジスタＭＬ１および第２ローサイドトランジスタＭＬ２のチャンネルによってループが形成され、コイルに蓄えられたエネルギが消散される。 As shown in FIG. 6B, in the present embodiment, the first low-side transistor ML1 and the second low-side transistor ML2 are turned on during the delay time τd. As a result, in the first embodiment, the regenerative current flowing through the body diode of the first low-side transistor ML1 flows in the channel of the first low-side transistor ML1, and the first low-side transistor ML1 and the first low-side transistor ML1 A loop is formed by the channel of the two low-side transistors ML2, and the energy stored in the coil is dissipated.

第１の実施の形態のように、トランジスタのボディダイオードに電流が流れると、順方向電圧Ｖｆ分の電圧降下が発生する。一方、本実施の形態においては、回生電流が、第１ローサイドトランジスタＭＬ１のチャンネルに流れるため、電圧降下は、ドレインソース間電圧Ｖｄｓとなる。ドレインソース間電圧Ｖｄｓは、順方向電圧Ｖｆに比べて小さいため、消費電力を抑えることができる。 As in the first embodiment, when a current flows through the body diode of the transistor, a voltage drop corresponding to the forward voltage Vf occurs. On the other hand, in the present embodiment, since the regenerative current flows through the channel of the first low-side transistor ML1, the voltage drop becomes the drain-source voltage Vds. Since the drain-source voltage Vds is smaller than the forward voltage Vf, power consumption can be suppressed.

本実施の形態についても、第１の実施の形態と同様の変形例が考えられる。すなわち、変形例では、停止信号Ｓｓｔｏｐの遷移を受けて、ローサイドトランジスタを直ちにオフし、その後、遅延時間の間、２つのハイサイドトランジスタをオンし、その後、ハイサイドトランジスタをオフしてもよい。 A modification similar to that of the first embodiment can be considered for this embodiment. That is, in the modification, the low side transistor may be immediately turned off in response to the transition of the stop signal Sstop, and then the two high side transistors may be turned on for the delay time, and then the high side transistor may be turned off.

上記実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。 Those skilled in the art will understand that the above-described embodiment is an exemplification, and that various modifications can be made to combinations of the respective constituent elements and processing processes, and such modifications are also within the scope of the present invention. is there.

実施の形態では、モータ駆動回路１００がひとつのＬＳＩに一体集積化される場合について説明したが、これには限定されず、一部の構成要素がＬＳＩの外部にディスクリート素子あるいはチップ部品として設けられ、あるいは複数のＬＳＩにより構成されてもよい。たとえば、Ｈブリッジ回路３６は、ディスクリートのパワートランジスタを用いて構成してもよいし、モータ駆動回路１００に内蔵されてもよい。 In the embodiment, the case where the motor drive circuit 100 is integrally integrated in one LSI has been described. However, the present invention is not limited to this, and some components are provided as discrete elements or chip components outside the LSI. Alternatively, it may be composed of a plurality of LSIs. For example, the H bridge circuit 36 may be configured using a discrete power transistor, or may be built in the motor drive circuit 100.

また、実施の形態において使用されるトランジスタは、バイポーラトランジスタとＦＥＴを相互に置換してもよいし、Ｐチャンネル、Ｎチャンネルトランジスタを置換して構成してもよい。 In addition, the transistor used in the embodiment may be configured by replacing the bipolar transistor and the FET with each other or by replacing the P-channel and N-channel transistors.

実施の形態においては、単相モータを駆動する場合について説明したが、本発明はこれには限定されない。すなわち、３相モータなどを駆動するモータ駆動回路などにおいても、モータの停止時に、ハイサイド側をオフするタイミングと、ローサイド側のトランジスタをオフするタイミングを、遅延時間だけシフトすることにより、回生電流が電源に向かって流れるのを防止することができる。 In the embodiment, the case of driving a single-phase motor has been described, but the present invention is not limited to this. That is, even in a motor drive circuit that drives a three-phase motor, etc., when the motor is stopped, the regenerative current is shifted by shifting the timing for turning off the high side and the timing for turning off the low side transistor by the delay time. Can be prevented from flowing toward the power source.

実施の形態において、モータ駆動回路１００は、ファンモータを駆動する場合について説明したが、本発明に係るモータ駆動回路の駆動対象となるモータは、ファンモータに限定されるものではなく、その他の単相、多相モータに幅広く適用することができる。 In the embodiment, the motor drive circuit 100 has been described with respect to driving a fan motor. However, the motor to be driven by the motor drive circuit according to the present invention is not limited to the fan motor, and other single motors. It can be widely applied to phase and multiphase motors.

実施の形態で説明した回路において、信号のハイレベル、ローレベルの論理値の設定は一例であって、インバータなどによって適宜反転させることにより自由に変更することが可能である。 In the circuit described in the embodiment, the setting of the high level and low level logic values of the signal is an example, and can be freely changed by appropriately inverting it with an inverter or the like.

第１の実施の形態に係る冷却装置の構成を示す回路図である。It is a circuit diagram which shows the structure of the cooling device which concerns on 1st Embodiment. 第１の実施の形態に係るモータ駆動回路のモータ停止時における動作状態を示すタイムチャートである。It is a time chart which shows the operation state at the time of the motor stop of the motor drive circuit which concerns on 1st Embodiment. 第１の実施の形態におけるＨブリッジ回路のモータ停止時の状態を示す図である。It is a figure which shows the state at the time of the motor stop of the H bridge circuit in 1st Embodiment. 第１の実施の形態の変形例におけるＨブリッジ回路のモータ停止時の状態を示す図である。It is a figure which shows the state at the time of the motor stop of the H bridge circuit in the modification of 1st Embodiment. 第２の実施の形態に係るモータ駆動回路のモータ停止時における動作状態を示すタイムチャートである。It is a time chart which shows the operation state at the time of the motor stop of the motor drive circuit which concerns on 2nd Embodiment. 第２の実施の形態におけるＨブリッジ回路のモータ停止時の状態を示す図である。It is a figure which shows the state at the time of the motor stop of the H bridge circuit in 2nd Embodiment.

符号の説明Explanation of symbols

１００モータ駆動回路、１１０Ｈブリッジ回路、１１２電源電圧端子、１２０ファンモータ、２００冷却装置、１０駆動信号生成回路、２０ドライバ回路、２２タイミング信号生成回路、２４第１合成回路、２６第２合成回路、２８プリドライバ、３０停止信号生成回路、ＳＴ１第１タイミング信号、ＳＴ２第２タイミング信号、ＳＤＨ１第１ハイサイド駆動信号、ＳＤＨ２第２ハイサイド駆動信号、ＳＤＬ１第１ローサイド駆動信号、ＳＤＬ２第２ローサイド駆動信号、ＭＨ１第１ハイサイドトランジスタ、ＭＬ１第１ローサイドトランジスタ、ＭＨ２第２ハイサイドトランジスタ、ＭＬ２第２ローサイドトランジスタ、Ｖｓｗ１第１スイッチング信号、Ｖｓｗ２第２スイッチング信号。 DESCRIPTION OF SYMBOLS 100 Motor drive circuit, 110 H bridge circuit, 112 Power supply voltage terminal, 120 Fan motor, 200 Cooling device, 10 Drive signal generation circuit, 20 Driver circuit, 22 Timing signal generation circuit, 24 1st synthetic circuit, 26 2nd synthetic circuit , 28 pre-driver, 30 stop signal generation circuit, ST1 first timing signal, ST2 second timing signal, SDH1 first high side drive signal, SDH2 second high side drive signal, SDL1 first low side drive signal, SDL2 second low side Drive signal, MH1 first high side transistor, ML1 first low side transistor, MH2 second high side transistor, ML2 second low side transistor, Vsw1 first switching signal, Vsw2 second switch Switching signal.

Claims

電源電圧端子と接地端子間に直列に接続されたハイサイドトランジスタおよびローサイドトランジスタを含むトランジスタ対を少なくとも２対含む出力段に対して駆動信号を供給し、駆動対象のモータのコイルに、スイッチング電圧を供給するモータ駆動回路であって、
前記モータのトルクの目標値に応じて、前記出力段のトランジスタのオンオフを制御する駆動信号を生成する駆動信号生成回路と、
前記駆動信号生成回路から出力される前記駆動信号にもとづき、前記出力段の前記ハイサイドトランジスタおよび前記ローサイドトランジスタを交互にオンオフするドライバ回路と、
を備え、
前記ドライバ回路は、前記モータの停止が指示されると、前記トランジスタ対のハイサイドトランジスタまたはローサイドトランジスタのいずれか一方を直ちにオフするとともに、前記トランジスタ対のハイサイドトランジスタまたはローサイドトランジスタのいずれか他方を、所定の遅延時間経過後にオフし、かつ
前記ドライバ回路は、
前記モータの停止を指示する停止信号を受け、前記遅延時間だけシフトした異なるタイミングで、所定レベルとなる第１タイミング信号および第２タイミング信号を出力するタイミング信号生成回路と、
前記駆動信号生成回路から前記ハイサイドトランジスタに供給されるハイサイド駆動信号の経路上に設けられ、前記ハイサイド駆動信号を前記第１タイミング信号と論理合成し、前記第１タイミング信号が所定レベルの期間、前記ハイサイドトランジスタを強制的にオフする第１合成回路と、
前記駆動信号生成回路から前記ローサイドトランジスタに供給されるローサイド駆動信号の経路上に設けられ、前記ローサイド駆動信号を前記第２タイミング信号と論理合成し、前記第２タイミング信号が所定レベルの期間、前記ローサイドトランジスタを強制的にオフする第２合成回路と、
を含むことを特徴とするモータ駆動回路。 A drive signal is supplied to an output stage including at least two transistor pairs including a high-side transistor and a low-side transistor connected in series between a power supply voltage terminal and a ground terminal, and a switching voltage is applied to a coil of a motor to be driven. A motor drive circuit to supply,
A drive signal generation circuit that generates a drive signal for controlling on / off of the transistor of the output stage according to a target value of the torque of the motor;
A driver circuit that alternately turns on and off the high-side transistor and the low-side transistor of the output stage based on the drive signal output from the drive signal generation circuit;
With
When the driver circuit is instructed to stop the motor, the driver circuit immediately turns off either the high-side transistor or the low-side transistor of the transistor pair and turns off the other of the high-side transistor or the low-side transistor of the transistor pair. And turn off after a predetermined delay time, and the driver circuit
A timing signal generating circuit which receives a stop signal instructing to stop the motor and outputs a first timing signal and a second timing signal which are at predetermined levels at different timings shifted by the delay time;
Provided on a path of a high-side drive signal supplied from the drive signal generation circuit to the high-side transistor, and logically synthesizes the high-side drive signal with the first timing signal, and the first timing signal has a predetermined level. A first synthesis circuit for forcibly turning off the high-side transistor for a period of time;
Provided on a path of a low-side drive signal supplied from the drive signal generation circuit to the low-side transistor, logically synthesizing the low-side drive signal with the second timing signal, and the second timing signal being in a predetermined level, A second synthesis circuit for forcibly turning off the low-side transistor;
A motor drive circuit comprising:

前記タイミング信号生成回路は、前記第１タイミング信号を所定レベルとしてから、前記遅延時間経過後に前記第２タイミング信号を所定レベルとし、
前記第２合成回路は、前記遅延時間の間、前記ローサイドトランジスタのオンオフを、前記ローサイド駆動信号にもとづき設定することを特徴とする請求項１に記載のモータ駆動回路。 The timing signal generation circuit sets the first timing signal to a predetermined level and then sets the second timing signal to a predetermined level after the delay time has elapsed.
2. The motor drive circuit according to claim 1 , wherein the second synthesis circuit sets ON / OFF of the low-side transistor based on the low-side drive signal during the delay time.

前記タイミング信号生成回路は、前記第２タイミング信号を所定レベルとしてから、前記遅延時間経過後に前記第１タイミング信号を所定レベルとし、
前記第１合成回路は、前記遅延時間の間、前記ハイサイドトランジスタのオンオフを、前記ハイサイド駆動信号にもとづき設定することを特徴とする請求項１に記載のモータ駆動回路。 The timing signal generation circuit sets the second timing signal to a predetermined level and then sets the first timing signal to a predetermined level after the delay time has elapsed.
2. The motor drive circuit according to claim 1 , wherein the first synthesis circuit sets ON / OFF of the high-side transistor based on the high-side drive signal during the delay time.

前記タイミング信号生成回路は、前記第１タイミング信号を所定レベルとしてから、前記遅延時間経過後に前記第２タイミング信号を所定レベルとし、
前記第２合成回路は、前記遅延時間の間、前記ローサイドトランジスタを、強制的にオンすることを特徴とする請求項１に記載のモータ駆動回路。 The timing signal generation circuit sets the first timing signal to a predetermined level and then sets the second timing signal to a predetermined level after the delay time has elapsed.
The motor drive circuit according to claim 1 , wherein the second synthesis circuit forcibly turns on the low-side transistor during the delay time.

前記タイミング信号生成回路は、前記第２タイミング信号を所定レベルとしてから、前記遅延時間経過後に前記第１タイミング信号を所定レベルとし、
前記第１合成回路は、前記遅延時間の間、前記ハイサイドトランジスタを、強制的にオンすることを特徴とする請求項１に記載のモータ駆動回路。 The timing signal generation circuit sets the second timing signal to a predetermined level and then sets the first timing signal to a predetermined level after the delay time has elapsed.
The motor drive circuit according to claim 1 , wherein the first synthesis circuit forcibly turns on the high-side transistor during the delay time.

前記モータの状態をモニタし、所定の条件を満たすとき所定レベルとなり、前記モータの停止を指示する停止信号を生成する停止信号生成回路をさらに備えることを特徴とする請求項１から５のいずれかに記載のモータ駆動回路。 Monitoring the state of the motor becomes a predetermined level when a predetermined condition is satisfied, any one of claims 1 to 5, characterized by further comprising a stop signal generating circuit for generating a stop signal for instructing the stop of the motor The motor drive circuit described in 1.

前記停止信号生成回路は、前記モータの温度をモニタし、所定の温度範囲から逸脱したときに、前記停止信号を所定レベルとすることを特徴とする請求項６に記載のモータ駆動回路。 The motor drive circuit according to claim 6 , wherein the stop signal generation circuit monitors the temperature of the motor and sets the stop signal to a predetermined level when deviating from a predetermined temperature range.

前記停止信号生成回路は、前記モータの回転状態をモニタし、回転不能のときに、前記停止信号を所定レベルとすることを特徴とする請求項６に記載のモータ駆動回路。 The motor drive circuit according to claim 6 , wherein the stop signal generation circuit monitors a rotation state of the motor and sets the stop signal to a predetermined level when the motor cannot rotate.

前記停止信号生成回路は、前記モータのコイルに流れる電流を検出し、検出した電流が所定値を超えたときに、前記停止信号を所定レベルとすることを特徴とする請求項６に記載のモータ駆動回路。 The motor according to claim 6 , wherein the stop signal generation circuit detects a current flowing through a coil of the motor, and sets the stop signal to a predetermined level when the detected current exceeds a predetermined value. Driving circuit.

１つの半導体基板上に一体集積化されたことを特徴とする請求項１から９のいずれかに記載のモータ駆動回路。 The motor drive circuit according to any one of claims 1-9, characterized in that it is integrated on a single semiconductor substrate.

ファンモータと、
前記ファンモータを駆動する請求項１から１０のいずれかに記載のモータ駆動回路と、
を備えることを特徴とする冷却装置。 A fan motor,
The motor drive circuit according to any one of claims 1 to 10 , which drives the fan motor;
A cooling device comprising: