JP4804275B2 - Amplifier circuit - Google Patents
Amplifier circuit Download PDFInfo
- Publication number
- JP4804275B2 JP4804275B2 JP2006232908A JP2006232908A JP4804275B2 JP 4804275 B2 JP4804275 B2 JP 4804275B2 JP 2006232908 A JP2006232908 A JP 2006232908A JP 2006232908 A JP2006232908 A JP 2006232908A JP 4804275 B2 JP4804275 B2 JP 4804275B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- auxiliary power
- changeover switch
- resistor
- mosfet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Amplifiers (AREA)
Description
本発明は、電流又は電圧を増幅するアンプ回路に関するものであり、特に画像表示装置又は画像描画装置に設けた偏向装置に用いられるアンプ回路に関するものである。 The present invention relates to an amplifier circuit that amplifies current or voltage, and more particularly to an amplifier circuit used in a deflection device provided in an image display device or an image drawing device.
従来の画像表示装置に設けた偏向装置は、電子ビームを偏向するための電極を設け、この電極の両端にそれぞれ電圧増幅アンプを接続して、電圧増幅を行っている(例えば、特許文献1参照)。
しかし、従来の画像表示装置に設けた偏向装置用のアンプ回路はオペアンプを用いて、電圧増幅及び電流増幅を行っていたため、誤差検出する際に処理能力が遅くなり、高速型の画像描画装置には対応できないという課題があった。 However, since the amplifier circuit for the deflecting device provided in the conventional image display device uses an operational amplifier to perform voltage amplification and current amplification, the processing capability is slowed down when detecting an error, and the high-speed image drawing device is realized. There was a problem that could not respond.
本発明は、上記問題に鑑みてなされたものであり、処理の高速化を図ることが可能なアンプ回路を提供する。 The present invention has been made in view of the above problems, and provides an amplifier circuit capable of increasing the processing speed.
上記課題を解決するために、本発明に係るアンプ回路は、並列に接続された複数個の定電流源を設け、これら定電流源の両端に切り換えスイッチを設け、正側の切り換えスイッチは正の補助電源と第一トランジスタとを切り換え可能に接続し、負側の切り換えスイッチは負の補助電源と第二トランジスタとを切り換え可能に接続してあり、前記正負の補助電源は直列接続されその中点は出力となっており、前記第一トランジスタは正の主電源に、前記第二トランジスタは負の主電源にそれぞれ接続してあることを特徴とする。 In order to solve the above-described problem, an amplifier circuit according to the present invention includes a plurality of constant current sources connected in parallel, a changeover switch is provided at both ends of the constant current source, and a positive changeover switch is a positive switch. The auxiliary power source and the first transistor are switchably connected, and the negative side changeover switch is connected to the negative auxiliary power source and the second transistor so as to be switchable. Is an output, wherein the first transistor is connected to a positive main power supply, and the second transistor is connected to a negative main power supply.
前記正負の補助電源の中点に設けた出力に、抵抗を接続してあることを特徴とする。
また、前記トランジスタはMOSFETであることを特徴とする。
A resistor is connected to an output provided at a midpoint of the positive and negative auxiliary power supplies.
The transistor is a MOSFET.
本発明によれば、上記構成により、誤差検出する際に処理能力が遅くなるオペアンプを使用しないため、アンプ回路の高速処理化を図ることができる効果がある。 According to the present invention, the above configuration does not use an operational amplifier whose processing capability is slow when detecting an error, so that there is an effect that an amplifier circuit can be processed at high speed.
発明を実施するための最良の形態に係る回路図を図1に示す。この実施形態に係るアンプ回路は、並列に接続された複数個の定電流源23を設けてある。本実施形態においては、アンプ2において、1μA,2μAと2倍ずつ電流の大きさを増加し、0.5Aまで20段階の定電流源23を有し、20bitで構成している。定電流源23の両端に切り換えスイッチ24,25を設けてある。これら切り換えスイッチ24,25はインターフェース(図示しない)により制御されており、インターフェースの指示により、定電流源23が第一MOSFET21のソース端子に接続すると、第一MOSFET21はオン状態になり、定電流源23が正の補助電源26に接続すると、第一MOSFET21はオフ状態になる。
A circuit diagram according to the best mode for carrying out the invention is shown in FIG. The amplifier circuit according to this embodiment is provided with a plurality of constant current sources 23 connected in parallel. In the present embodiment, the
正側の切り換えスイッチ24は正の補助電源26と第一MOSFET21とを切り換え可能に接続してある。また、負側の切り換えスイッチ25は負の補助電源27と第二MOSFET22とを切り換え可能に接続してある。なお、本発明においてMOSFET21,22を用いることが最適であるため、本実施形態で用いているが、その他のトランジスタであってもよい。
The positive
二つの補助電源26,27は直列接続され、その中点は出力となっており、この出力に抵抗5を接続してある。この抵抗5は1μAから1Aまでの電流を流すことにより発生する、抵抗5自体の発熱による抵抗値変化の非常に少ない高精度の抵抗を使用している。第一MOSFET21のドレイン端子は正の主電源3に、第二MOSFET22のドレイン端子は負の主電源4にそれぞれ接続してある。二つの主電源3,4は直列接続され、その中点は接地してある。抵抗5は接地してあり、二台の主電源3,4間の接地した部分に電流が流れるように構成してある。また、MOSFET21,22のゲート端子にはそれぞれバイアス用補助電源28,29を接続してあり、このバイアス用補助電源28,29はそれぞれ補助電源26,27に接続してある。
The two
本実施形態に係るアンプ回路は以上のように構成してあり、以下のように作用する。先ず、インターフェースより、抵抗5に0A、即ち電流が流れないように指示された場合、切り換えスイッチ24,25は全て補助電源26,27に接続する。即ち、電流は補助電源26,27から切り換えスイッチ24、定電流源23、切り換えスイッチ25を経由して、補助電源27,26に流れる。そのため、抵抗5に電圧はかからず、電極1にも電圧はかからない。
The amplifier circuit according to this embodiment is configured as described above and operates as follows. First, when the interface instructs the resistor 5 to be 0 A, that is, no current flows, the
また、本発明においては、一つの定電流源23の両端に接続した切り換えスイッチ24,25のいずれもがMOSFET21,22に接続した場合も抵抗5の電流は0Aとなる。即ち、電流は正の主電源3から第一MOSFET21、切り換えスイッチ24、定電流源23、切り換えスイッチ25、第二MOSFET22を経由して、主電源4に流れる。この場合も抵抗5に電圧はかからず、電極1にも電圧はかからない。
In the present invention, the current of the resistor 5 is 0 A even when both of the changeover switches 24 and 25 connected to both ends of one constant current source 23 are connected to the
続いて、インターフェースより、抵抗5に1Aが流れるように指示された場合、切り換えスイッチ24は全て第一MOSFET21のソース端子と接続する。一方、切り換えスイッチ25は全て補助電源27に接続する。即ち、電流は主電源3から第一MOSFET21、切り換えスイッチ24、定電流源23、切り換えスイッチ25、補助電源27、抵抗5を経由して、主電源3に流れる。このようなルートを経由することにより、抵抗5に、電流1Aと抵抗5の抵抗値の積に対応する電圧がかかり、これに連動して電極1にも同値の電圧がかかる。この場合は、抵抗5には最大電圧がかかり、これに連動して電極1にも最大電圧がかかる。
Subsequently, when the interface instructs the resistor 5 to flow 1A, all the
続いて、インターフェースより、抵抗5に0.5Aが流れるように指示された場合、0.5Aの定電流源23に接続する正の切り換えスイッチ24は第一MOSFET21のソース端子と接続し、その他の切り換えスイッチ24は補助電源26に接続する。なお、負の切り換えスイッチ25は全て補助電源27に接続してある。
Subsequently, when the interface directs 0.5 A to flow through the resistor 5, the
この場合、0.5A分の電流は、正の主電源3から第一MOSFET21、切り換えスイッチ24、定電流源23、切り換えスイッチ25、補助電源27、抵抗5を経由して、主電源3に流れる。残りの0.5A分の電流は、正の補助電源26から切り換えスイッチ24、定電流源23、切り換えスイッチ25を経由して、補助電源27に流れる。この場合、電流0.5Aと抵抗5の抵抗値の積に対応する抵抗5に電圧がかかり、これに連動して電極1にも同値の電圧がかかる。
In this case, a current of 0.5 A flows from the positive
続いて、インターフェースより、抵抗5に−1Aが流れるように指示された場合、負の切り換えスイッチ25は全て第二MOSFET22のソース端子と接続する。なお、正の切り換えスイッチ24は全て補助電源26と接続してある。即ち、電流は負の主電源4から抵抗5、補助電源26、切り換えスイッチ24、定電流源23、切り換えスイッチ25、第二MOSFET22を経由して、負の主電源4に流れる。このようなルートを経由することにより、抵抗5に電圧がかかる。即ち、この場合、抵抗5は第一MOSFET21に1Aが流れる場合と逆方向に電圧がかかる。よって、この場合は、抵抗5には、第一MOSFET21に1Aが流れる場合と逆方向に、電流−1Aと抵抗5の抵抗値の積に対応する最大電圧がかかり、これに連動して電極1にも、第一MOSFET21に1Aが流れる場合と逆方向に同値の最大電圧がかかる。
Subsequently, when the interface instructs the resistor 5 to flow −1A, all the
続いて、インターフェースより、抵抗5に−0.5Aが流れるように指示された場合、0.5Aの切り換えスイッチ25は第二MOSFET22のソース端子と接続し、その他のスイッチ25は負の補助電源27に接続する。なお、スイッチ25は全て補助電源27に接続してある。
Subsequently, when the interface instructs the resistor 5 to flow −0.5 A, the 0.5
この場合、0.5A分の電流は、負の主電源4から抵抗5、補助電源26、切り換えスイッチ24、定電流源23、切り換えスイッチ25、第二MOSFET22を経由して、主電源4に流れる。残りの0.5A分の電流は、正の補助電源26から切り換えスイッチ24、定電流源23、切り換えスイッチ25を経由して、補助電源27に流れる。この場合、抵抗5は第一MOSFET21に0.5Aが流れる場合と逆方向に電圧がかかる。この場合、電流0.5Aと抵抗5の抵抗値の積に対応する電圧が抵抗5にかかり、これに連動して電極1にも同値の電圧がかかる。
In this case, a current corresponding to 0.5 A flows from the negative main power supply 4 to the main power supply 4 via the resistor 5, the
以上より、本実施例においては、抵抗5を設けたことにより、抵抗5に流れる電流の大きさに比例して抵抗5及び電極1に電圧がかかり、1μA単位設定した電流に抵抗5の値を掛けた分の電圧を増幅することができる。なお、抵抗5が無い場合は、電流増幅となる。
As described above, in this embodiment, by providing the resistor 5, a voltage is applied to the resistor 5 and the
続いて、図1図示アンプ回路の変形例を図2乃至図5に示す。この変形例に係るアンプ回路は、電子ビームを偏向するための電極1を設けてある。本実施例ではアンプ201,202を二台有し、それぞれのアンプ201,202には、並列に接続された複数個の定電流源231,232を設けてある。本実施例においては、1μA,2μAと2倍ずつ電流の大きさを増加し、0.5Aまで20段階の定電流源231,232を有し、20bitで構成している。
Next, modified examples of the amplifier circuit shown in FIG. 1 are shown in FIGS. The amplifier circuit according to this modification is provided with an
定電流源231,232の両端に切り換えスイッチ241,251,242,252を設けてある。これら切り換えスイッチ241,251,242,252はインターフェース(図示しない)により制御されており、インターフェースの指示により、定電流源231,232が第一MOSFET211,212のソース端子に接続すると、第一MOSFET211,212はオン状態になり、定電流源231,232が正の補助電源261,262に接続すると、第一MOSFET211,212はオフ状態になる。 Changeover switches 241, 251, 242, and 252 are provided at both ends of the constant current sources 231 and 232, respectively. These change-over switches 241, 251, 242, and 252 are controlled by an interface (not shown). When the constant current sources 231 and 232 are connected to the source terminals of the first MOSFETs 211 and 212 according to an instruction from the interface, the first MOSFET 211, When the constant current sources 231 and 232 are connected to the positive auxiliary power supplies 261 and 262, the first MOSFETs 211 and 212 are turned off.
正側の切り換えスイッチ241,242は、それぞれ正の補助電源261,262と第一MOSFET211,212とを切り換え可能に接続してある。また、負側の切り換えスイッチ251,252は負の補助電源271,272と第二MOSFET221,222とを切り換え可能に接続してある。補助電源261,271及び補助電源262,272は直列接続され、その中点は出力となっており、この出力に抵抗5を接続してある。この抵抗5は1μAから1Aまでの電流を流すことにより発生する、抵抗5、6自体の発熱による抵抗値変化の非常に少ない高精度の抵抗を使用している。第一MOSFET211,212のドレイン端子は正の主電源3に、第二MOSFET221,222のドレイン端子は負の主電源4にそれぞれ接続してある。二つの主電源3,4は直列接続され、その中点は接地してある。二つの抵抗5,6の間は接地してある。
The positive side changeover switches 241 and 242 connect the positive auxiliary power supplies 261 and 262 and the first MOSFETs 211 and 212, respectively, so that they can be switched. Further, the negative side changeover switches 251 and 252 connect the negative auxiliary power supplies 271 and 272 and the second MOSFETs 221 and 222 so as to be switchable. The auxiliary power supplies 261 and 271 and the auxiliary power supplies 262 and 272 are connected in series, and the middle point is an output, and a resistor 5 is connected to this output. The resistor 5 is a highly accurate resistor that is generated by flowing a current of 1 μA to 1 A and has very little change in resistance value due to heat generated by the resistors 5 and 6 themselves. The drain terminals of the first MOSFETs 211 and 212 are connected to the positive
また、MOSFET211,221,212,222のゲート端子にはそれぞれバイアス用補助電源281,291,282,292を接続してあり、このバイアス用補助電源281,291,282,292はそれぞれ補助電源261,271,262,272に接続してある。 Further, bias auxiliary power supplies 281, 291, 282, and 292 are connected to the gate terminals of the MOSFETs 211, 211, 212, and 222, respectively. 271, 262, 272.
切り換えスイッチ241,251,242,252の接続の組み合わせにより、デジタル的な電流の大きさを1μA単位で設定するができる。以上の構成より、切り換えスイッチ241,251,242,252の組み合わせによって正負の電流を合成できるようにしてある。 The combination of the switches 241, 251, 242, and 252 allows the digital current magnitude to be set in units of 1 μA. With the above configuration, positive and negative currents can be synthesized by a combination of the changeover switches 241, 251, 242, and 252.
本実施形態に係るアンプ回路は以上のように構成してあり、以下のように作用する。先ず、インターフェースより抵抗5、6に電流が流れないように指示された場合を図2に示す。この場合、切り換えスイッチ241,242,251,252は全て補助電源261,262,271,272と接続する。即ち、電流はそれぞれのアンプ201,202内で流れる。具体的には、補助電源261から切り換えスイッチ241、定電流源231、切り換えスイッチ251を経由して、補助電源271に流れるとともに、補助電源262から切り換えスイッチ242、定電流源232、切り換えスイッチ252を経由して、補助電源272に流れる。そのため、抵抗5,6に電圧はかからない。そのため、電極1にも電圧はかからない。
The amplifier circuit according to this embodiment is configured as described above and operates as follows. First, FIG. 2 shows a case where the interface instructs the resistors 5 and 6 not to flow current. In this case, all the changeover switches 241, 242, 251, 252 are connected to the auxiliary power sources 261, 262, 271, 272. That is, current flows in each of the amplifiers 201 and 202. Specifically, the auxiliary power source 261 flows to the auxiliary power source 271 via the changeover switch 241, constant current source 231, and changeover switch 251, and from the auxiliary power supply 262 to the changeover switch 242, constant current source 232 and changeover switch 252 Via, it flows to the auxiliary power source 272. Therefore, no voltage is applied to the resistors 5 and 6. Therefore, no voltage is applied to the
続いて、インターフェースより、正の方向に最大電圧がかかるように指示された場合を図3に示す。この場合、アンプ201においては、切り換えスイッチ241は全て正の第一MOSFET211のソース端子と接続し、切り換えスイッチ251は全て補助電源271に接続する。即ち、電流は主電源3から第一MOSFET211、切り換えスイッチ241、定電流源231、切り換えスイッチ251、補助電源271、抵抗5,6を経由して、アンプ202に流れる。
Next, FIG. 3 shows a case where the interface instructs the maximum voltage to be applied in the positive direction. In this case, in the amplifier 201, all the changeover switches 241 are connected to the source terminal of the positive first MOSFET 211, and all the changeover switches 251 are connected to the auxiliary power supply 271. That is, current flows from the
また、アンプ202においては、切り換えスイッチ242は全て補助電源262に接続し、切り換えスイッチ252は全て負の第二MOSFET222のソース端子と接続する。即ち、電流は補助電源262、切り換えスイッチ242、定電流源232、切り換えスイッチ252、第二MOSFET222を経由して、主電源4に流れる。以上より、主電源3を流れる電流はアンプ201、補助電源271、抵抗5,6、補助電源262、アンプ202を経由して、主電源4に流れる。このようなルートを経由することにより、抵抗5,6に、電流値と抵抗5の抵抗値の積に対応する電圧がかかり、これに連動して電極1にも同値の電圧がかかる。
In the amplifier 202, all the changeover switches 242 are connected to the auxiliary power supply 262, and all the changeover switches 252 are connected to the source terminal of the negative second MOSFET 222. That is, the current flows to the main power supply 4 via the auxiliary power supply 262, the changeover switch 242, the constant current source 232, the changeover switch 252, and the second MOSFET 222. As described above, the current flowing through the
続いて、インターフェースより、負の方向に最大電圧がかかるように指示された場合を図4に示す。この場合、アンプ202においては、切り換えスイッチ242は全て負の第一MOSFET212のソース端子と接続し、切り換えスイッチ252は全て補助電源272に接続する。即ち、電流は主電源3から第一MOSFET212、切り換えスイッチ242、定電流源232、切り換えスイッチ252、補助電源272、抵抗5,6を経由して、アンプ201に流れる。
Next, FIG. 4 shows a case where the interface instructs the maximum voltage in the negative direction. In this case, in the amplifier 202, all the changeover switches 242 are connected to the source terminal of the negative first MOSFET 212, and all the changeover switches 252 are connected to the auxiliary power source 272. That is, current flows from the
また、アンプ201においては、切り換えスイッチ241は全て補助電源261に接続し、切り換えスイッチ251は全て正の第二MOSFET221のソース端子と接続する。即ち、電流は補助電源261、切り換えスイッチ241、定電流源231、切り換えスイッチ251、第二MOSFET221を経由して、主電源4に流れる。以上より、主電源3を流れる電流はアンプ202、補助電源272、抵抗6,5、補助電源261、アンプ201を経由して、主電源4に流れる。このようなルートを経由することにより、抵抗6,5に、電流値と抵抗6,5の抵抗値の積に対応する電圧がかかり、これに連動して電極1にも同値の電圧がかかる。
In the amplifier 201, all the changeover switches 241 are connected to the auxiliary power supply 261, and all the changeover switches 251 are connected to the source terminal of the positive second MOSFET 221. That is, the current flows to the main power supply 4 via the auxiliary power supply 261, the changeover switch 241, the constant current source 231, the changeover switch 251, and the second MOSFET 221. As described above, the current flowing through the
続いて、インターフェースより、正の方向に0.25A出力するように指示された場合、本実施例においては、抵抗5,6は200Ωであるため、電極に100Vかかるように指示された場合を図5に示す。この場合、アンプ201においては、0.25Aの定電流源231に接続する切り換えスイッチ241は第一MOSFET211のソース端子と接続し、その他の切り換えスイッチ241は補助電源261に接続する。なお、負の切り換えスイッチ251は全て補助電源271に接続してある。即ち、電流は、正の主電源3から第一MOSFET211、切り換えスイッチ241、定電流源231、切り換えスイッチ251、補助電源271、抵抗5,6を経由して、アンプ202に流れる。
Subsequently, when instructed to output 0.25 A in the positive direction from the interface, in this embodiment, since the resistors 5 and 6 are 200Ω, the case where the electrode is instructed to apply 100 V is shown in FIG. As shown in FIG. In this case, in the amplifier 201, the changeover switch 241 connected to the constant current source 231 of 0.25 A is connected to the source terminal of the first MOSFET 211, and the other changeover switch 241 is connected to the auxiliary power supply 261. The negative changeover switch 251 is all connected to the auxiliary power supply 271. That is, current flows from the positive
一方、アンプ202においては、0.25Aの定電流源232に接続する切り換えスイッチ252は第二MOSFET222のソース端子と接続し、その他の切り換えスイッチ252は補助電源272に接続する。切り換えスイッチ242は全て補助電源262に接続し、切り換えスイッチ252は全て負の第二MOSFET222のソース端子と接続する。即ち、アンプ2020に流れる電流は、補助電源262、切り換えスイッチ242、定電流源232、切り換えスイッチ252、第二MOSFET222を経由して、主電源4に流れる。以上より、主電源3を流れる0.25Aの電流はアンプ201、抵抗5,6、アンプ202を経由して、主電源4に流れる。このようなルートを経由することにより、抵抗5,6に、電流0.25Aと抵抗5,6の抵抗値400Ωの積に対応した電圧100Vがかかり、これに連動して電極1にも同値の電圧がかかる。
On the other hand, in the amplifier 202, the changeover switch 252 connected to the constant current source 232 of 0.25 A is connected to the source terminal of the second MOSFET 222, and the other changeover switch 252 is connected to the auxiliary power supply 272. All the changeover switches 242 are connected to the auxiliary power source 262, and all the changeover switches 252 are connected to the source terminal of the negative second MOSFET 222. That is, the current flowing through the amplifier 2020 flows to the main power supply 4 via the auxiliary power supply 262, the changeover switch 242, the constant current source 232, the changeover switch 252, and the second MOSFET 222. From the above, a current of 0.25 A flowing through the
このように切り換えスイッチ241,251,242,252の接続の組み合わせにより、デジタル的な電流の大きさを1μA単位で設定するができる。これにより、アンプ回路の高速処理化が可能になる。 Thus, the combination of the connections of the changeover switches 241, 251, 242, and 252 allows the digital current magnitude to be set in units of 1 μA. This makes it possible to increase the processing speed of the amplifier circuit.
なお、本発明は前記実施例に限定されるものではなく、特許請求の範囲に記載されている内容が本発明の技術的範囲に属する。 In addition, this invention is not limited to the said Example, The content as described in the claim belongs to the technical scope of this invention.
本発明によれば、上記構成により、誤差検出する際に処理能力が遅くなるオペアンプを使用しないため、アンプ回路の高速処理化を図ることができる。また、アンプ回路を、電子ビームを偏向する電極に対して相対するように設け、切り換えスイッチの組み合わせによって正負の電流を合成し、二台のアンプ回路と前記抵抗との和電流を一定とするように構成することにより、高速型の画像表示装置や画像描画装置に対応することができる。 According to the present invention, with the above-described configuration, an operational amplifier whose processing capability is slow when detecting an error is not used, so that the amplifier circuit can be processed at high speed. Also, an amplifier circuit is provided so as to face the electrode for deflecting the electron beam, and a positive and negative current is synthesized by a combination of changeover switches so that the sum current of the two amplifier circuits and the resistor is constant. With this configuration, it is possible to cope with a high-speed image display device and an image drawing device.
1 電極
2,201,202 アンプ
3,4 主電源
5,6 抵抗
21,22,211,212,221,222 MOSFET
23,231,232 定電流源
24,25,241,242,251,252 切り換えスイッチ
26,27,261,262,271,272 補助電源
28,29,281,282,291,292 バイアス用補助電源
1
23,231,232 Constant
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006232908A JP4804275B2 (en) | 2006-08-30 | 2006-08-30 | Amplifier circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006232908A JP4804275B2 (en) | 2006-08-30 | 2006-08-30 | Amplifier circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008060746A JP2008060746A (en) | 2008-03-13 |
JP4804275B2 true JP4804275B2 (en) | 2011-11-02 |
Family
ID=39243025
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006232908A Active JP4804275B2 (en) | 2006-08-30 | 2006-08-30 | Amplifier circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4804275B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5268286B2 (en) * | 2007-06-04 | 2013-08-21 | 新電元工業株式会社 | Amplifier circuit |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4641194A (en) * | 1984-08-27 | 1987-02-03 | Rca Corporation | Kinescope driver in a digital video signal processing system |
JP3073538B2 (en) * | 1991-02-22 | 2000-08-07 | 株式会社リコー | Digital to analog converter |
JP4330232B2 (en) * | 1998-12-04 | 2009-09-16 | 旭化成エレクトロニクス株式会社 | Current mode D / A converter |
-
2006
- 2006-08-30 JP JP2006232908A patent/JP4804275B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2008060746A (en) | 2008-03-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7868695B2 (en) | Differential amplifier | |
US7821296B2 (en) | Stacked buffers | |
US7602248B2 (en) | Power amplifier and its idling current setting circuit | |
JP4804275B2 (en) | Amplifier circuit | |
US20090261905A1 (en) | Open gain adjustment circuit for operational amplifier | |
KR940003086B1 (en) | D/a converter | |
JP5268286B2 (en) | Amplifier circuit | |
JP2006329655A (en) | Current detecting circuit and constant voltage supply circuit | |
EP0711032A1 (en) | Input stage for CMOS operational amplifier and method thereof | |
JPH11511935A (en) | Bridge amplifier with loaded feedback | |
TWI709958B (en) | Single-ended class-a amplifier, steered current source for single-ended class-a amplifier, and method for increasing the power provided to an ac-coupled load from a single-ended class-a amplifier | |
JP3499647B2 (en) | Differential amplifier with gain adjustment function | |
US7382192B2 (en) | Bias current compensation circuit for a differential input stage | |
JP4216286B2 (en) | Current measuring circuit and integrated circuit element thereof | |
TWI288529B (en) | Universal output driver | |
JP3568068B2 (en) | Drive | |
JP2009071653A (en) | Comparator | |
JPH0555490A (en) | Buffer circuit | |
JPH06216668A (en) | Mos amplifying circuit | |
JPS622722B2 (en) | ||
TW423208B (en) | Operational amplifier | |
JP2006191527A (en) | Clamping circuit and transistor driving circuit | |
JP4030277B2 (en) | Amplifier circuit | |
TW200511728A (en) | Input buffer circuit, and semiconductor apparatus having the same | |
JP4820544B2 (en) | Linear operation power amplifier circuit and power amplifier |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090317 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101021 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101109 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101206 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110809 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110809 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4804275 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140819 Year of fee payment: 3 |