JP4802681B2 - Electronic component, manufacturing method thereof, and electronic device - Google Patents

Electronic component, manufacturing method thereof, and electronic device Download PDF

Info

Publication number
JP4802681B2
JP4802681B2 JP2005339972A JP2005339972A JP4802681B2 JP 4802681 B2 JP4802681 B2 JP 4802681B2 JP 2005339972 A JP2005339972 A JP 2005339972A JP 2005339972 A JP2005339972 A JP 2005339972A JP 4802681 B2 JP4802681 B2 JP 4802681B2
Authority
JP
Japan
Prior art keywords
thin film
electronic component
sealing
substrate
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005339972A
Other languages
Japanese (ja)
Other versions
JP2007149816A (en
Inventor
伸晃 橋元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005339972A priority Critical patent/JP4802681B2/en
Publication of JP2007149816A publication Critical patent/JP2007149816A/en
Application granted granted Critical
Publication of JP4802681B2 publication Critical patent/JP4802681B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Wire Bonding (AREA)

Description

本発明は、電子部品及びその製造方法、並びに電子機器に関するものである。   The present invention relates to an electronic component, a manufacturing method thereof, and an electronic device.

近年、半導体素子等の機能素子を、当該機能素子の能動面を基板側に向けて実装した電子部品が種々の用途に用いられている。このような電子部品は、機能素子そのものを封止空間を形成するための基板として用い、当該機能素子の能動面が基板側に向けて配置されることによって、基板と機能素子との間に形成された封止空間内に能動面が位置するようにされている。ところで、このような電子部品においては、電子部品の正常な動作を確保するために、封止空間内の環境を維持するための対策がとられている。
例えば、特許文献１〜特許文献４には、機能素子と基板との間を樹脂や半田によって封止、この樹脂によって封止空間内の環境の維持を試みている。
特開平１１−８７４０６号公報 特開平１１−９７５８４号公報 特開２０００−７７４５８号公報 特開２００３−９２３８２号公報 In recent years, electronic components in which a functional element such as a semiconductor element is mounted with the active surface of the functional element facing the substrate side are used for various applications. Such an electronic component is formed between the substrate and the functional element by using the functional element itself as a substrate for forming a sealed space and disposing the active surface of the functional element toward the substrate side. An active surface is positioned in the sealed space. By the way, in such an electronic component, measures are taken to maintain the environment in the sealed space in order to ensure the normal operation of the electronic component.
For example, Patent Documents 1 to 4 attempt to seal the space between the functional element and the substrate with a resin or solder, and maintain the environment in the sealed space with this resin.
Japanese Patent Laid-Open No. 11-87406 JP 11-97584 A JP 2000-77458 A JP 2003-92382 A

しかしながら、上述したような従来技術には、以下のような問題が存在する。
樹脂や半田によって機能素子と基板との間を封止した場合には、樹脂や半田の熱膨張係数と基板の熱膨張係数との差に起因して、機能素子に応力が加わる場合がある。樹脂や半田を基板に配置する場合には、熱を加えるため、このような製造工程において、機能素子に対して特に応力が加わることとなる。このように機能素子に応力が加わった場合には、能動面にも応力が加わることとなり、機能素子の特性が変化し、電子部品が正常に動作しない恐れが生じる。
近年は、弾性表面波素子を備える機能素子を用いた電子部品が使用されており、このような弾性表面波素子を備える機能素子を用いた電子部品においては、特に、機能素子に加わる応力によって誤動作を生じる虞がある。 However, the following problems exist in the conventional technology as described above.
When the functional element and the substrate are sealed with resin or solder, stress may be applied to the functional element due to the difference between the thermal expansion coefficient of the resin or solder and the thermal expansion coefficient of the substrate. When resin or solder is disposed on the substrate, heat is applied, and thus stress is particularly applied to the functional element in such a manufacturing process. When stress is applied to the functional element in this way, stress is also applied to the active surface, the characteristics of the functional element change, and the electronic component may not operate normally.
In recent years, electronic parts using functional elements including surface acoustic wave elements have been used. In electronic parts using functional elements including such surface acoustic wave elements, malfunctions are particularly caused by stress applied to the functional elements. May occur.

また、上記の技術では、封止空間を真空封止する場合、ろう材等を使用する必要があり、大きな熱が加わる虞があることに加えて、煩雑な構造、プロセスが必要になるという問題が生じる。   Further, in the above technique, when the sealing space is vacuum-sealed, it is necessary to use a brazing material or the like, and in addition to the possibility of applying large heat, there is a problem that a complicated structure and process are required. Occurs.

本発明は、以上のような点を考慮してなされたもので、機能素子と基板との間を容易に真空封止が可能で、機能素子に加わる応力を低減させる電子部品及びその製造方法、並びにこの電子部品を備える電子機器を提供することを目的とする。   The present invention has been made in consideration of the above points, an electronic component capable of easily vacuum-sealing between a functional element and a substrate, and reducing stress applied to the functional element, and a manufacturing method thereof, An object of the present invention is to provide an electronic device including the electronic component.

上記の目的を達成するために本発明は、以下の構成を採用している。
本発明の電子部品は、一方の基板と他方の基板との間に封止部材で囲まれた封止空間が形成され、該封止空間内に少なくとも機能素子の一部が配置された電子部品であって、前記封止部材に前記封止空間と連通して設けられた開口部と、前記封止空間内の環境を維持し、且つ前記開口部を閉塞する封止薄膜とを備えることを特徴とするものである。
前記封止薄膜としては、略真空下で成膜される構成を好適に採用できる。 In order to achieve the above object, the present invention employs the following configuration.
The electronic component of the present invention is an electronic component in which a sealing space surrounded by a sealing member is formed between one substrate and the other substrate, and at least a part of the functional element is disposed in the sealing space. And an opening provided in the sealing member in communication with the sealing space, and a sealing thin film that maintains the environment in the sealing space and closes the opening. It is a feature.
As the sealing thin film, a configuration in which the film is formed under a substantially vacuum can be suitably employed.

従って、本発明の電子部品では、封止薄膜が非常に薄い部材であるため、封止薄膜の熱膨張係数と基板の膨張係数とに差がある場合であっても、封止薄膜の熱膨張係数と基板の熱膨張係数との差に起因して機能素子に加わる応力を極力低減させることが可能となる。また、薄膜は、低温プロセスによって形成する技術が確立されているため、製造工程において各部材に熱が加わることを抑止でき、封止薄膜の熱膨張係数と基板の熱膨張係数との差に起因して機能素子に加わる応力をより低減させることが可能となる。
また、本発明の電子部品では、封止薄膜を略真空下で成膜することにより、開口部を介して封止空間を脱気して真空状態としつつ封止することが可能になり、容易に真空封止を実現できる。 Therefore, in the electronic component of the present invention, since the sealing thin film is a very thin member, even if there is a difference between the thermal expansion coefficient of the sealing thin film and the expansion coefficient of the substrate, the thermal expansion of the sealing thin film The stress applied to the functional element due to the difference between the coefficient and the thermal expansion coefficient of the substrate can be reduced as much as possible. In addition, since the technology for forming the thin film by a low-temperature process has been established, it is possible to prevent heat from being applied to each member in the manufacturing process, resulting from the difference between the thermal expansion coefficient of the sealing thin film and the thermal expansion coefficient of the substrate. As a result, the stress applied to the functional element can be further reduced.
Moreover, in the electronic component of the present invention, the sealing thin film is formed under a substantially vacuum, so that the sealing space can be deaerated through the opening and sealed in a vacuum state. In addition, vacuum sealing can be realized.

また、本発明の電子部品においては、前記封止薄膜が、前記一方の基板あるいは前記他方の基板を覆って形成されているという構成を採用することができる。
このような構成を採用することによって、封止薄膜を形成する際に、細かな位置決めを行う必要がなくなるため、容易に封止薄膜を形成することが可能となる。 In the electronic component of the present invention, a configuration in which the sealing thin film is formed so as to cover the one substrate or the other substrate can be employed.
By adopting such a configuration, it is not necessary to perform fine positioning when forming the sealing thin film, so that the sealing thin film can be easily formed.

また、本発明では、前記封止薄膜の少なくとも前記開口部を閉塞する領域に積層して成膜された第２薄膜を有することが好ましい。
これにより、本発明では、少なくとも開口部を閉塞する領域を厚膜の封止膜で覆うことができ、機械的な強度を向上させて信頼性を上げることが可能になる。 Moreover, in this invention, it is preferable to have a 2nd thin film formed by laminating | stacking on the area | region which obstruct | occludes at least the said opening part of the said sealing thin film.
As a result, in the present invention, at least the region that closes the opening can be covered with the thick sealing film, and the mechanical strength can be improved and the reliability can be improved.

また、本発明の電子部品においては、上記封止薄膜が、金属薄膜であるという構成を採用することができる。
具体的には、クロム、チタン、銅、アルミニウム及びチタンタングステンのいずれかの材料からなる金属薄膜を用いることができる。 Moreover, in the electronic component of this invention, the structure that the said sealing thin film is a metal thin film is employable.
Specifically, a metal thin film made of any material of chromium, titanium, copper, aluminum, and titanium tungsten can be used.

また、本発明の電子部品においては、上記封止薄膜が、無機薄膜であるという構成を採用することもできる。
具体的には、酸化シリコン、窒化シリコン、アルミナ及びポリシラザンのいずれかの材料からなる無機薄膜を用いることができる。 Moreover, in the electronic component of this invention, the structure that the said sealing thin film is an inorganic thin film is also employable.
Specifically, an inorganic thin film made of any material of silicon oxide, silicon nitride, alumina, and polysilazane can be used.

また、樹脂は、その性質上、内部に水分を取り込んでしまう。このため、外部の水蒸気（ガス）が一旦樹脂に吸収され、その後、外気温の上昇等によって、樹脂の内部に取り込まれた水分が蒸発して封止空間内の環境を壊す恐れがある。すなわち、樹脂は、結果として水蒸気を透過する可能性がある。この点、封止薄膜として金属薄膜や無機薄膜を用いた場合には、内部に水分が取り込まれる可能性が低いため、電子部品の誤動作をより抑止することが可能となる。   Moreover, resin takes in moisture inside due to its properties. For this reason, external water vapor (gas) is once absorbed by the resin, and then the moisture taken into the resin may evaporate due to an increase in the outside air temperature or the like, thereby destroying the environment in the sealed space. That is, the resin may result in water vapor permeation. In this regard, when a metal thin film or an inorganic thin film is used as the sealing thin film, the possibility of moisture being taken into the interior is low, so that malfunction of the electronic component can be further suppressed.

しかしながら、本発明は、封止薄膜が樹脂によって形成されていることを除くものではなく、樹脂によって封止薄膜を形成した場合であっても、機能素子に加わる応力を低減させることは可能である。
なお、封止薄膜を樹脂によって形成する場合には、他の部材の少なくとも転移温度以下で形成可能な樹脂を用いることが好ましい。これによって、他の部材の特性を変化させることなく、封止薄膜を形成することが可能となる。
具体的には、高密度ポリエチレン、塩化ビニリデン、ポリビニルアルコール、ナイロン及びエチレンビニルアルコールのいずれかの材料からなる樹脂を用いることができる。 However, the present invention does not exclude that the sealing thin film is formed of resin, and even when the sealing thin film is formed of resin, it is possible to reduce the stress applied to the functional element. .
In addition, when forming a sealing thin film with resin, it is preferable to use resin which can be formed at least below the transition temperature of another member. This makes it possible to form a sealing thin film without changing the characteristics of other members.
Specifically, a resin made of any material of high density polyethylene, vinylidene chloride, polyvinyl alcohol, nylon, and ethylene vinyl alcohol can be used.

さらに、本発明の電子部品においては、前記封止薄膜が、有機薄膜と無機薄膜の積層体であるという構成を採用することもできる。   Furthermore, in the electronic component of the present invention, a configuration in which the sealing thin film is a laminate of an organic thin film and an inorganic thin film can be employed.

そして、本発明の電子機器は、本発明の電子部品を備えることを特徴とする。
本発明の電子部品によれば、機能素子に加わる応力を低減させることが可能となるため、このような本発明の電子部品を備える本発明の電子機器は、信頼性に優れたものとなる。 And the electronic device of this invention is equipped with the electronic component of this invention, It is characterized by the above-mentioned.
According to the electronic component of the present invention, it is possible to reduce the stress applied to the functional element. Therefore, the electronic device of the present invention including such an electronic component of the present invention has excellent reliability.

次に、本発明の電子部品の製造方法は、一方の基板と他方の基板との間に封止部材で囲まれた封止空間が形成され、該封止空間内に少なくとも機能素子の一部が配置された電子部品の製造方法であって、前記封止空間と連通する開口部を有する前記封止部材を設ける工程と、前記封止空間内の環境を維持し、且つ前記開口部を閉塞する封止薄膜を成膜する工程とを有することを特徴とする。   Next, in the electronic component manufacturing method of the present invention, a sealing space surrounded by a sealing member is formed between one substrate and the other substrate, and at least a part of the functional element is formed in the sealing space. A method of manufacturing an electronic component in which a sealing member having an opening communicating with the sealing space is provided, an environment in the sealing space is maintained, and the opening is closed Forming a sealing thin film.

従って、本発明では、封止薄膜が非常に薄い部材であるため、封止薄膜の熱膨張係数と基板の膨張係数とに差がある場合であっても、封止薄膜の熱膨張係数と基板の熱膨張係数との差に起因して機能素子に加わる応力を極力低減させることが可能となる。また、薄膜は、低温プロセスによって形成する技術が確立されているため、製造工程において各部材に熱が加わることを抑止でき、封止薄膜の熱膨張係数と基板の熱膨張係数との差に起因して機能素子に加わる応力をより低減させることが可能となる。
また、本発明では、封止薄膜を略真空下で成膜することにより、開口部を介して封止空間を脱気して真空状態としつつ封止することが可能になり、容易に真空封止を実現できる。 Accordingly, in the present invention, since the sealing thin film is a very thin member, even if there is a difference between the thermal expansion coefficient of the sealing thin film and the expansion coefficient of the substrate, the thermal expansion coefficient of the sealing thin film and the substrate It is possible to reduce the stress applied to the functional element as much as possible due to the difference from the thermal expansion coefficient. In addition, since the technology for forming the thin film by a low-temperature process has been established, it is possible to prevent heat from being applied to each member in the manufacturing process, resulting from the difference between the thermal expansion coefficient of the sealing thin film and the thermal expansion coefficient of the substrate. As a result, the stress applied to the functional element can be further reduced.
Further, in the present invention, by forming the sealing thin film under a substantially vacuum, the sealing space can be deaerated through the opening and sealed while being in a vacuum state. Can be achieved.

また、本発明の電子部品の製造方法は、前記封止薄膜の少なくとも前記開口部を閉塞する領域に第２薄膜を積層して成膜する工程を有することを特徴とする。
これにより、本発明では、少なくとも開口部を閉塞する領域を厚膜の封止膜で覆うことができ、機械的な強度を向上させて信頼性を上げることが可能になる。 The electronic component manufacturing method of the present invention includes a step of forming a film by laminating a second thin film on at least a region of the sealing thin film that closes the opening.
As a result, in the present invention, at least the region that closes the opening can be covered with the thick sealing film, and the mechanical strength can be improved and the reliability can be improved.

以下、図面を参照して、本発明に係る電子部品及びその製造方法、並びに電子機器の一実施形態について説明する。なお、ここでは、１枚のウエハ上に複数の電子部品を形成した後に、各電子部品に個片化する場合の例を用いて説明する。
また、以下の図面において、各部材を認識可能な大きさとするために、各部材の縮尺を適宜変更している。 Hereinafter, an embodiment of an electronic component, a manufacturing method thereof, and an electronic device according to the present invention will be described with reference to the drawings. Here, an example in which a plurality of electronic components are formed on one wafer and then separated into individual electronic components will be described.
In the following drawings, the scale of each member is appropriately changed in order to make each member a recognizable size.

（第１実施形態）
図１は、本第１実施形態の電子部品１００の概略構成を示した模式図である。この図に示すように、本実施形態の電子部品１００は、基板Ｐ上にバンプ２０を介して接続されている。 (First embodiment)
FIG. 1 is a schematic diagram illustrating a schematic configuration of an electronic component 100 according to the first embodiment. As shown in this figure, the electronic component 100 of the present embodiment is connected to the substrate P via bumps 20.

図２は、本実施形態の電子部品１００をより詳細に表した断面図である。
この図に示すように、電子部品１００は、シリコン基板からなる半導体基板１０と、半導体基板１０の第１面１０Ａ側に設けられた弾性表面波素子（機能素子、以下ＳＡＷ（Surface Acoustic Wave）素子と称する）５０と、第１面１０Ａとその第１面１０Ａとは反対側の第２面１０Ｂとを貫通する貫通電極１２とを備え、封止薄膜２により覆われている。ＳＡＷ素子５０は、圧電薄膜とその圧電薄膜に接する櫛歯電極とを含んで構成されており、半導体基板１０の第１面１０Ａに形成されている。また、不図示ではあるが、半導体基板１０の第２面１０Ｂ上には、例えばトランジスタ、メモリ素子、その他の電子素子を含む集積回路が形成されている。そして、貫通電極１２の一端部が、第１面１０Ａに設けられたＳＡＷ素子５０と電気的に接続されているとともに、貫通電極１２の他端部が、第２面１０Ｂに設けられた上記集積回路と電極１５を介して電気的に接続されている。したがって、半導体基板１０の第１面１０Ａ上に設けられたＳＡＷ素子５０と、半導体基板１０の第２面１０Ｂ上に設けられた集積回路とが貫通電極１２を介して電気的に接続されている。また、貫通電極１２と半導体基板１０との間には絶縁膜１３が設けられており、貫通電極１２と半導体基板１０とは電気的に絶縁されている。 FIG. 2 is a cross-sectional view showing the electronic component 100 of the present embodiment in more detail.
As shown in this figure, an electronic component 100 includes a semiconductor substrate 10 made of a silicon substrate, and a surface acoustic wave element (functional element, hereinafter referred to as SAW (Surface Acoustic Wave) element) provided on the first surface 10A side of the semiconductor substrate 10. 50) and a through electrode 12 that penetrates the first surface 10A and the second surface 10B opposite to the first surface 10A, and is covered with the sealing thin film 2. The SAW element 50 is configured to include a piezoelectric thin film and a comb electrode in contact with the piezoelectric thin film, and is formed on the first surface 10 </ b> A of the semiconductor substrate 10. Although not shown, an integrated circuit including, for example, a transistor, a memory element, and other electronic elements is formed on the second surface 10B of the semiconductor substrate 10. One end portion of the through electrode 12 is electrically connected to the SAW element 50 provided on the first surface 10A, and the other end portion of the through electrode 12 is provided on the second surface 10B. The circuit and the electrode 15 are electrically connected. Accordingly, the SAW element 50 provided on the first surface 10A of the semiconductor substrate 10 and the integrated circuit provided on the second surface 10B of the semiconductor substrate 10 are electrically connected via the through electrode 12. . Further, an insulating film 13 is provided between the through electrode 12 and the semiconductor substrate 10, and the through electrode 12 and the semiconductor substrate 10 are electrically insulated.

また、本実施形態の電子部品１００は、第１面１０Ａ上との間でＳＡＷ素子５０を封止する封止部材４０を備えている。封止部材４０はガラス基板によって形成されている。なお、封止部材４０はシリコン基板であってもよい。封止部材４０のうち半導体基板１０の第１面１０Ａと対向する第３面４０Ａは、第１面１０Ａとは離間した位置に設けられている。半導体基板１０の第１面１０Ａの周縁部と封止部材４０の第３面４０Ａの周縁部とは、接着剤層（封止部材）３０により接着されている。接着剤層３０は、例えばポリイミド樹脂等の合成樹脂で形成されている。そして、半導体基板１０の第１面１０Ａと、封止部材４０の第３面４０Ａと、接着剤層３０（接着層）とで囲まれた厚さ数μｍ程度の内部空間６０（封止空間）にＳＡＷ素子５０が配置された構成となっている。   Further, the electronic component 100 of the present embodiment includes a sealing member 40 that seals the SAW element 50 between the first surface 10A and the first surface 10A. The sealing member 40 is formed of a glass substrate. The sealing member 40 may be a silicon substrate. A third surface 40A of the sealing member 40 facing the first surface 10A of the semiconductor substrate 10 is provided at a position separated from the first surface 10A. The peripheral portion of the first surface 10 </ b> A of the semiconductor substrate 10 and the peripheral portion of the third surface 40 </ b> A of the sealing member 40 are bonded by an adhesive layer (sealing member) 30. The adhesive layer 30 is made of a synthetic resin such as a polyimide resin. Then, an internal space 60 (sealing space) having a thickness of about several μm surrounded by the first surface 10A of the semiconductor substrate 10, the third surface 40A of the sealing member 40, and the adhesive layer 30 (adhesive layer). In this configuration, the SAW element 50 is arranged.

図３は、封止部材４０が装着されない状態の半導体基板１０の平面図である。
この図に示すように、接着剤層３０は、半導体基板の周囲に、側縁から所定の隙間をもった矩形枠状に配置されており、短辺の１辺の中央部において開口部３０Ａが形成されたＣ字状を有している。 FIG. 3 is a plan view of the semiconductor substrate 10 in a state where the sealing member 40 is not mounted.
As shown in this figure, the adhesive layer 30 is arranged in a rectangular frame shape with a predetermined gap from the side edge around the semiconductor substrate, and an opening 30A is formed at the center of one side of the short side. It has a formed C-shape.

半導体基板１０の第２面１０Ｂ上には下地層１１が設けられている。下地層１１は例えば酸化シリコン（ＳｉＯ２）等の絶縁性材料によって形成されている。また、下地層１１上の複数の所定領域のそれぞれには電極１５が設けられ、その電極１５が設けられた領域以外の領域には第１絶縁層１４が設けられている。また、第１絶縁層１４上には複数の第１配線１６が設けられており、複数の第１配線１６のうち特定の第１配線１６は、複数の電極１５のうちの一部の電極１５と電気的に接続されている。また、複数の電極１５のうち特定の電極１５は貫通電極１２の他端部と電気的に接続されている。また、第１絶縁層１４上には、貫通電極１２や第１配線１６の一部を覆うように第２絶縁層１８が設けられている。また、その第２絶縁層１８の一部からは第１配線１６の一部が露出してランド部１７を形成している。ランド部１７上には第２配線１９が設けられており、そのランド部１７（第１配線１６）と第２配線１９とは電気的に接続されている。 An underlayer 11 is provided on the second surface 10 </ b> B of the semiconductor substrate 10. The underlayer 11 is formed of an insulating material such as silicon oxide (SiO 2 ). In addition, an electrode 15 is provided in each of a plurality of predetermined regions on the base layer 11, and a first insulating layer 14 is provided in a region other than the region where the electrode 15 is provided. In addition, a plurality of first wirings 16 are provided on the first insulating layer 14, and the specific first wiring 16 among the plurality of first wirings 16 is a part of the plurality of electrodes 15. And are electrically connected. In addition, a specific electrode 15 among the plurality of electrodes 15 is electrically connected to the other end portion of the through electrode 12. A second insulating layer 18 is provided on the first insulating layer 14 so as to cover part of the through electrode 12 and the first wiring 16. A part of the first wiring 16 is exposed from a part of the second insulating layer 18 to form a land part 17. A second wiring 19 is provided on the land portion 17, and the land portion 17 (first wiring 16) and the second wiring 19 are electrically connected.

封止薄膜２は、内部空間６０内の環境を維持するためのものであり、上述のようにＳＡＷ素子５０が配置された半導体基板１０上に封止部材４０及び接着剤層３０を覆って形成された封止薄膜２ａと、さらに封止薄膜２ａを覆う封止薄膜２ｂとから構成されている。
なお、後に詳説するが、この封止薄膜２ａ、２ｂは、複数の半導体基板１０が形成された第１基板に封止部材４０を複数貼り合わせた状態において形成される。このような封止薄膜２ａ、２ｂを備えることによって、半導体基板１０と封止部材４０との間の内部空間６０内の環境をより確実に維持することができる。 The sealing thin film 2 is for maintaining the environment in the internal space 60 and is formed so as to cover the sealing member 40 and the adhesive layer 30 on the semiconductor substrate 10 on which the SAW element 50 is disposed as described above. The sealing thin film 2a, and the sealing thin film 2b covering the sealing thin film 2a are further configured.
As will be described in detail later, the sealing thin films 2a and 2b are formed in a state where a plurality of sealing members 40 are bonded to a first substrate on which a plurality of semiconductor substrates 10 are formed. By providing such sealing thin films 2a and 2b, the environment in the internal space 60 between the semiconductor substrate 10 and the sealing member 40 can be more reliably maintained.

そして、このような封止薄膜２ａ、２ｂは、非常に薄い膜であるため、封止薄膜２ａ、２ｂの熱膨張係数と半導体基板１０の膨張係数とに差がある場合であっても、封止薄膜２ａ、２ｂの熱膨張係数と半導体基板１０の熱膨張係数との差に起因してＳＡＷ素子５０に加わる応力を極力低減させることが可能となる。
したがって、本実施形態の電子部品１００によれば、半導体基板１０と封止部材４０との間の内部空間６０内の環境をより確実に維持することができるとともに、ＳＡＷ素子５０に加わる応力を低減させることができ、電子部品１００の正常な動作をより確保することが可能となる。 Since such sealing thin films 2a and 2b are very thin films, even if there is a difference between the thermal expansion coefficients of the sealing thin films 2a and 2b and the expansion coefficient of the semiconductor substrate 10, the sealing thin films 2a and 2b are sealed. It is possible to reduce the stress applied to the SAW element 50 as much as possible due to the difference between the thermal expansion coefficients of the stop films 2 a and 2 b and the thermal expansion coefficient of the semiconductor substrate 10.
Therefore, according to the electronic component 100 of the present embodiment, the environment in the internal space 60 between the semiconductor substrate 10 and the sealing member 40 can be more reliably maintained, and stress applied to the SAW element 50 can be reduced. Therefore, it is possible to further ensure the normal operation of the electronic component 100.

なお、封止薄膜２ａ、２ｂとしては、金属薄膜や無機薄膜を用いることができる。具体的には、金属薄膜としては、クロム（Ｃｒ）、チタン（Ｔｉ）、銅（Ｃｕ）、アルミニウム（Ａｌ）及びチタンタングステン（ＴｉＷ）のいずれかの材料からなる金属薄膜を用いることができる。また、無機薄膜としては、酸化シリコン（ＳｉＯ２）、窒化シリコン（ＳｉＮ）、アルミナ（Ａｌ３Ｏ２）及びポリシラザンのいずれかの材料からなる無機薄膜を用いることができる。
また、封止薄膜２ａ、２ｂとして、有機薄膜と無機薄膜との積層体を用いることも可能である。 In addition, as the sealing thin films 2a and 2b, a metal thin film or an inorganic thin film can be used. Specifically, a metal thin film made of any one of chromium (Cr), titanium (Ti), copper (Cu), aluminum (Al), and titanium tungsten (TiW) can be used as the metal thin film. As the inorganic thin film, an inorganic thin film made of any one of silicon oxide (SiO 2 ), silicon nitride (SiN), alumina (Al 3 O 2 ), and polysilazane can be used.
Moreover, it is also possible to use the laminated body of an organic thin film and an inorganic thin film as sealing thin film 2a, 2b.

また、ＳＡＷ素子５０に加わる応力を低減させるためのみであれば、封止薄膜２ａ、２ｂとして、樹脂からなる薄膜を用いることもできるが、樹脂は、上述のように、結果として水蒸気を透過する可能性があるため、封止薄膜２ａ、２ｂとして金属薄膜あるいは無機薄膜を用いることが好ましい。しかしながら、封止薄膜２ａ、２ｂとして樹脂からなる薄膜を用いる場合には、他の部材の転移温度以下で形成可能な樹脂を用いることが好ましい。これによって、他の部材の特性を変化させることなく封止薄膜２ａ、２ｂの形成が可能となる。具体的には、高密度ポリエチレン、塩化ビニリデン、ポリビニルアルコール（ＰＶＡ）、ナイロン及びエチレンビニルアルコールのいずれかの材料からなる樹脂を用いて封止薄膜２ａ、２ｂを形成することができる。   If only the stress applied to the SAW element 50 is reduced, a thin film made of a resin can be used as the sealing thin films 2a and 2b. However, as described above, the resin transmits water vapor as a result. Therefore, it is preferable to use a metal thin film or an inorganic thin film as the sealing thin films 2a and 2b. However, when using a thin film made of a resin as the sealing thin films 2a and 2b, it is preferable to use a resin that can be formed at a temperature lower than the transition temperature of other members. As a result, the sealing thin films 2a and 2b can be formed without changing the characteristics of other members. Specifically, the sealing thin films 2a and 2b can be formed using a resin made of any material of high density polyethylene, vinylidene chloride, polyvinyl alcohol (PVA), nylon, and ethylene vinyl alcohol.

すなわち、本実施形態の電子部品１００においては、本発明の一方の基板が封止部材４０によって構成され、本発明の他方の基板が半導体基板１０によって構成され、本発明の機能素子がＳＡＷ素子５０によって構成されている。そして、封止部材４０と半導体基板１０との間に形成された封止空間である内部空間６０にＳＡＷ素子５０が配置されている。   That is, in the electronic component 100 of the present embodiment, one substrate of the present invention is configured by the sealing member 40, the other substrate of the present invention is configured by the semiconductor substrate 10, and the functional element of the present invention is the SAW element 50. It is constituted by. The SAW element 50 is disposed in an internal space 60 that is a sealing space formed between the sealing member 40 and the semiconductor substrate 10.

そして、第２配線１９上には、外部機器との接続端子であるバンプ２０が設けられている。バンプ２０は半導体基板１０の第２面１０Ｂ上に設けられ、電子部品１００は、バンプ２０を介して、基板Ｐに電気的に接続される。
なお、バンプ２０の形成材料としては、導電性部材であれば用いることができるが、一般的には、鉛フリー半田や金等を用いる。
また、基板Ｐは、配線パターンＰ１を備えている。そして、この配線パターンＰ１と電子部品１００とがバンプ２０を介して電気的に接続されている。なお、基板Ｐとしては、樹脂に配線パターンが形成されたプリント配線基板、配線パターンが形成されたシリコン基板あるいは配線パターンが形成されたガラス基板等を用いることができる。 A bump 20 is provided on the second wiring 19 as a connection terminal with an external device. The bump 20 is provided on the second surface 10 </ b> B of the semiconductor substrate 10, and the electronic component 100 is electrically connected to the substrate P through the bump 20.
As a material for forming the bump 20, any conductive member can be used, but generally lead-free solder, gold, or the like is used.
Further, the substrate P includes a wiring pattern P1. The wiring pattern P1 and the electronic component 100 are electrically connected through the bumps 20. As the substrate P, a printed wiring board on which a wiring pattern is formed on a resin, a silicon substrate on which a wiring pattern is formed, a glass substrate on which a wiring pattern is formed, or the like can be used.

封止樹脂３は、電子部品１００と基板Ｐとの間の空間Ｋを囲うようにバンプ２０の外側に配置形成されている。この封止樹脂３によって、空間Ｋに外部からのガスが侵入することを簡易的に防止することができる。
なお、封止樹脂３としては、周知の封止用の樹脂を用いることができ、例えば、エポキシ系樹脂やポリイミド系樹脂等を用いることができる。 The sealing resin 3 is disposed and formed outside the bump 20 so as to surround the space K between the electronic component 100 and the substrate P. The sealing resin 3 can easily prevent the gas from the outside from entering the space K.
As the sealing resin 3, a known sealing resin can be used. For example, an epoxy resin, a polyimide resin, or the like can be used.

次に、上述のように構成された本実施形態の電子部品１００の製造方法について説明する。なお、以下に説明するように、電子部品１００は、同一のシリコン基板１１０（図４参照）に複数形成されるが、説明の便宜上、以下の図面においては、単一の電子部品１００を製造しているように図示する場合がある。   Next, a method for manufacturing the electronic component 100 of the present embodiment configured as described above will be described. As will be described below, a plurality of electronic components 100 are formed on the same silicon substrate 110 (see FIG. 4). However, for convenience of explanation, a single electronic component 100 is manufactured in the following drawings. It may be illustrated as shown.

まず、図４に示すような複数の半導体基板１０を備えるシリコン基板１１０を用意する。そして、図５に示すように各半導体基板１０の第２面１０Ｂ上に下地層１１が形成され、その下地層１１上に電極１５が形成される。ここで、半導体基板１０の第２面１０Ｂ上には、例えばトランジスタ、メモリ素子、その他の電子素子を含む集積回路（不図示）が形成されている。下地層１１は絶縁層であって、シリコン（Ｓｉ）の酸化膜（ＳｉＯ２）によって形成されている。電極１５は、上記集積回路と電気的に接続されており、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、アルミニウム（Ａｌ）、銅（Ｃｕ）等によって形成されている。そして、下地層１１及び電極１５を覆うように、第１絶縁層１４が設けられる。
第１絶縁層１４は、ポリイミド樹脂、シリコン変性ポリイミド樹脂、エポキシ樹脂、シリコン変性エポキシ樹脂、アクリル樹脂、フェノール樹脂、ベンゾシクロブテン（ＢＣＢ）、ポリベンゾオキサゾール（ＰＢＯ）等で形成することができる。あるいは、第１絶縁層１４は、酸化シリコン（ＳｉＯ２）、窒化シリコン（ＳｉＮ）等、絶縁性があれば他のもので形成されてもよい。 First, a silicon substrate 110 including a plurality of semiconductor substrates 10 as shown in FIG. 4 is prepared. As shown in FIG. 5, the base layer 11 is formed on the second surface 10 </ b> B of each semiconductor substrate 10, and the electrode 15 is formed on the base layer 11. Here, an integrated circuit (not shown) including, for example, a transistor, a memory element, and other electronic elements is formed on the second surface 10B of the semiconductor substrate 10. The underlayer 11 is an insulating layer and is formed of a silicon (Si) oxide film (SiO 2 ). The electrode 15 is electrically connected to the integrated circuit and is formed of titanium (Ti), titanium nitride (TiN), aluminum (Al), copper (Cu), or the like. A first insulating layer 14 is provided so as to cover the base layer 11 and the electrode 15.
The first insulating layer 14 can be formed of polyimide resin, silicon-modified polyimide resin, epoxy resin, silicon-modified epoxy resin, acrylic resin, phenol resin, benzocyclobutene (BCB), polybenzoxazole (PBO), or the like. Alternatively, the first insulating layer 14 may be formed of other materials such as silicon oxide (SiO 2 ) and silicon nitride (SiN) as long as they have insulating properties.

次に、スピンコート法等によりフォトレジスト（不図示）が第１絶縁層１４上の全面に塗布される。そして、所定のパターンが形成されたマスクを用いて露光処理が行われた後、現像処理が行われる。これによって、フォトレジストは所定形状にパターニングされる。
そして、エッチング処理が行われ、図中、右側の電極１５を覆う第１絶縁層１４の一部が除去されて開口部が形成される。次に、上記開口部を形成した第１絶縁層１４上のフォトレジストをマスクとして、ドライエッチングにより、複数の電極１５のうち、図中、右側の電極１５の一部が開口される。更に、その開口に対応する下地層１１、及び半導体基板１０を一部がエッチングにより除去される。これによって、図６に示すように、半導体基板１０の第２面１０Ｂ側の一部に孔部１２Ｈが形成される。 Next, a photoresist (not shown) is applied on the entire surface of the first insulating layer 14 by spin coating or the like. Then, after an exposure process is performed using a mask on which a predetermined pattern is formed, a development process is performed. As a result, the photoresist is patterned into a predetermined shape.
Then, an etching process is performed, and in the drawing, a part of the first insulating layer 14 covering the right electrode 15 is removed to form an opening. Next, using the photoresist on the first insulating layer 14 in which the opening is formed as a mask, a part of the right electrode 15 in the drawing among the plurality of electrodes 15 is opened by dry etching. Further, the underlying layer 11 corresponding to the opening and the semiconductor substrate 10 are partially removed by etching. As a result, as shown in FIG. 6, a hole 12 </ b> H is formed in a part on the second surface 10 </ b> B side of the semiconductor substrate 10.

次に、第１絶縁層１４上及び孔部１２Ｈの内壁及び底面に絶縁膜１３が形成される。絶縁膜１３は、電流リークの発生、酸素及び水分等による半導体基板１０の浸食等を防止するために設けられ、ＰＥＣＶＤ（Plasma Enhanced Chemical Vapor Deposition）を用いて形成した正珪酸四エチル（Tetra Ethyl Ortho Silicate：Ｓｉ（ＯＣ２Ｈ５）４：以下、ＴＥＯＳという）、すなわちＰＥ−ＴＥＯＳ、及び、オゾンＣＶＤを用いて形成したＴＥＯＳ、すなわちＯ３−ＴＥＯＳ、又はＣＶＤを用いて形成した酸化シリコン（ＳｉＯ２）を用いることができる。なお、絶縁膜１３は、絶縁性があれば、他の物でも良く、樹脂でもよい。なお、簡単のため、第１絶縁層１４上に設けられた絶縁膜１３はその図示が省略されている。そして、電極１５上に設けられた絶縁膜１３及び第１絶縁層１４をエッチングにより除去することで、図７に示すような形態となる。 Next, the insulating film 13 is formed on the first insulating layer 14 and on the inner wall and bottom surface of the hole 12H. The insulating film 13 is provided to prevent the occurrence of current leakage, erosion of the semiconductor substrate 10 due to oxygen, moisture, etc., and is formed by using tetraethyl silicate (Tetra Ethyl Ortho) formed by PECVD (Plasma Enhanced Chemical Vapor Deposition). Silicate: Si (OC 2 H 5 ) 4 : hereinafter referred to as TEOS), that is, PE-TEOS, and TEOS formed using ozone CVD, that is, O 3 -TEOS, or silicon oxide formed using CVD (SiO 2 ) can be used. The insulating film 13 may be other material or resin as long as it has insulating properties. For the sake of simplicity, the illustration of the insulating film 13 provided on the first insulating layer 14 is omitted. Then, by removing the insulating film 13 and the first insulating layer 14 provided on the electrode 15 by etching, a form as shown in FIG. 7 is obtained.

次に、電気化学プレーティング（ＥＣＰ）法を用いて、孔部１２Ｈの内側及び電極１５上にめっき処理が施され、その孔部１２Ｈの内側に貫通電極１２を形成するための導電性材料が配置される。貫通電極１２を形成するための導電性材料としては、例えば銅（Ｃｕ）を用いることができ、孔部１２Ｈには銅（Ｃｕ）が埋め込まれる。これによって、電極１５上に突出した形状の貫通電極１２が形成され、図８に示すような形態となる。本実施形態における貫通電極１２を形成する工程には、ＴｉＮ、Ｃｕをスパッタ法で形成（積層）する工程と、Ｃｕをめっき法で形成する工程とが含まれる。なお、ＴｉＷ、Ｃｕをスパッタ法で形成（積層）する工程と、Ｃｕをめっき法で形成する工程とが含まれたものであってもよい。なお、貫通電極１２の形成方法としては、上述した方法に限らず、導電ペースト、溶融金属、金属ワイヤ等を埋め込んでもよい。   Next, using an electrochemical plating (ECP) method, the inside of the hole 12H and the electrode 15 are plated, and a conductive material for forming the through electrode 12 is formed inside the hole 12H. Be placed. As a conductive material for forming the through electrode 12, for example, copper (Cu) can be used, and copper (Cu) is embedded in the hole 12H. Thereby, the penetrating electrode 12 having a shape protruding on the electrode 15 is formed, and the configuration shown in FIG. 8 is obtained. The step of forming the through electrode 12 in the present embodiment includes a step of forming (stacking) TiN and Cu by a sputtering method and a step of forming Cu by a plating method. In addition, the process of forming (stacking) TiW and Cu by a sputtering method and the process of forming Cu by a plating method may be included. The method for forming the through electrode 12 is not limited to the above-described method, and a conductive paste, molten metal, metal wire, or the like may be embedded.

次に、図９に示すように、第１絶縁層１４上に複数の第１配線１６が形成される。複数の第１配線１６のうち、一部の第１配線１６は、図中、左側の電極１５に電気的に接続されるように形成される。第１配線１６は、銅（Ｃｕ）、クロム（Ｃｒ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、チタンタングステン（ＴｉＷ）、金（Ａｕ）、銀（Ａｇ）、アルミニウム（Ａｌ）、ニッケルバナジウム（ＮｉＶ）、タングステン（Ｗ）、窒化チタン（ＴｉＮ）、Ｐｂ（鉛）のうち少なくとも１つを含む材料で形成される。また、これらの材料のうち少なくとも２つの材料を積層することで第１配線を形成してもよい。本実施形態における第１配線１６を形成する工程には、ＴｉＷ、Ｃｕ、ＴｉＷの順にスパッタ法により形成する工程が含まれる。なお、ＴｉＷ、Ｃｕの順にスパッタ法により形成する工程と、Ｃｕをめっき法で形成する工程とが含まれたものであってもよい。   Next, as shown in FIG. 9, a plurality of first wirings 16 are formed on the first insulating layer 14. Among the plurality of first wirings 16, some of the first wirings 16 are formed so as to be electrically connected to the left electrode 15 in the drawing. The first wiring 16 includes copper (Cu), chromium (Cr), titanium (Ti), nickel (Ni), titanium tungsten (TiW), gold (Au), silver (Ag), aluminum (Al), nickel vanadium ( It is made of a material containing at least one of NiV), tungsten (W), titanium nitride (TiN), and Pb (lead). Further, the first wiring may be formed by stacking at least two of these materials. The step of forming the first wiring 16 in the present embodiment includes a step of forming by the sputtering method in the order of TiW, Cu, and TiW. In addition, the process of forming by the sputtering method in order of TiW and Cu and the process of forming Cu by the plating method may be included.

次に、図１０に示すように、貫通電極１２、第１配線１６、及び第１絶縁層１４を覆うように、第２絶縁層１８が設けられる。第２絶縁層１８は、ポリイミド樹脂、シリコン変性ポリイミド樹脂、エポキシ樹脂、シリコン変性エポキシ樹脂、アクリル樹脂、フェノール樹脂、ベンゾシクロブテン（ＢＣＢ）、ポリベンゾオキサゾール（ＰＢＯ）等で形成することができる。あるいは、第２絶縁層１８は、酸化シリコン（ＳｉＯ２）、窒化シリコン（ＳｉＮ）等で形成されてもよい。なお、第２絶縁層１８は、絶縁性があれば他の物でもよい。 Next, as shown in FIG. 10, a second insulating layer 18 is provided so as to cover the through electrode 12, the first wiring 16, and the first insulating layer 14. The second insulating layer 18 can be formed of polyimide resin, silicon-modified polyimide resin, epoxy resin, silicon-modified epoxy resin, acrylic resin, phenol resin, benzocyclobutene (BCB), polybenzoxazole (PBO), or the like. Alternatively, the second insulating layer 18 may be formed of silicon oxide (SiO 2 ), silicon nitride (SiN), or the like. The second insulating layer 18 may be another material as long as it has insulating properties.

次に、第２絶縁層１８のうち、ランド部１７に対応する領域が除去され、第１配線１６の一部が露出されてランド部１７が形成される。なお、第２絶縁層１８のうちランド部１７に対応する領域を除去するときには、露光処理及び現像処理を含むフォトリソグラフィ法を用いることができる。そして、ランド部１７に接続するように、第２絶縁層１８上に第２配線１９が形成され、図１１に示すような形態が得られる。   Next, a region of the second insulating layer 18 corresponding to the land portion 17 is removed, and a part of the first wiring 16 is exposed to form the land portion 17. Note that, when the region corresponding to the land portion 17 in the second insulating layer 18 is removed, a photolithography method including an exposure process and a development process can be used. And the 2nd wiring 19 is formed on the 2nd insulating layer 18 so that it may connect with the land part 17, and a form as shown in FIG. 11 is obtained.

次いで、紫外光（ＵＶ光）の照射により剥離可能な接着剤で、半導体基板１０の第２面１０Ｂ側に不図示のガラス板が貼り付けられる。このガラス板はＷＳＳ（Wafer SupportSystem）と呼ばれるものの一部であって、半導体基板１０はガラス板に支持される。そして、このガラス板を貼り付けた状態で、半導体基板１０の第１面１０Ａに対して研磨処理、ドライエッチング処理、あるいはウエットエッチング処理等の所定の処理が施される。
これによって、図１２に示すように、半導体基板１０が薄くされるとともに、貫通電極１２の一端部が、第１面１０Ａより露出する。 Next, a glass plate (not shown) is attached to the second surface 10B side of the semiconductor substrate 10 with an adhesive that can be peeled off by irradiation with ultraviolet light (UV light). This glass plate is a part of what is called WSS (Wafer Support System), and the semiconductor substrate 10 is supported by the glass plate. Then, a predetermined process such as a polishing process, a dry etching process, or a wet etching process is performed on the first surface 10A of the semiconductor substrate 10 with the glass plate attached.
Thereby, as shown in FIG. 12, the semiconductor substrate 10 is thinned, and one end portion of the through electrode 12 is exposed from the first surface 10A.

次に、図１３に示すように、半導体基板１０の第１面１０Ａ側にＳＡＷ素子５０が形成される。ＳＡＷ素子５０を形成する工程には、圧電薄膜を形成する工程と、圧電薄膜に接するように櫛歯電極を形成する工程と、保護膜を形成する工程とが含まれる。更には、ＳＡＷ素子５０を形成する工程には、プラズマ等をＳＡＷ素子５０に照射して周波数調整を行う工程が含まれる。圧電薄膜の形成材料としては、は酸化亜鉛（ＺｎＯ）、窒化アルミニウム（ＡｌＮ）、ニオブ酸リチウム（ＬｉＮｂＯ３）、タンタル酸リチウム（ＬｉＴａＯ３）、ニオブ酸カリウム（ＫＮｂＯ３）等が挙げられる。櫛歯電極の形成材料としては、アルミニウムを含む金属が挙げられる。保護膜の形成材料としては、酸化シリコン（ＳｉＯ２）、窒化シリコン（Ｓｉ３Ｎ４）、窒化チタン（ＴｉＮ）等が挙げられる。そして、形成されるＳＡＷ素子５０は、第１面１０Ａ側に露出した貫通電極１２の一端部と電気的に接続される。 Next, as shown in FIG. 13, the SAW element 50 is formed on the first surface 10 </ b> A side of the semiconductor substrate 10. The step of forming the SAW element 50 includes a step of forming a piezoelectric thin film, a step of forming a comb electrode in contact with the piezoelectric thin film, and a step of forming a protective film. Further, the step of forming the SAW element 50 includes a step of adjusting the frequency by irradiating the SAW element 50 with plasma or the like. Examples of the material for forming the piezoelectric thin film include zinc oxide (ZnO), aluminum nitride (AlN), lithium niobate (LiNbO 3 ), lithium tantalate (LiTaO 3 ), and potassium niobate (KNbO 3 ). Examples of the material for forming the comb electrode include metals including aluminum. Examples of the material for forming the protective film include silicon oxide (SiO 2 ), silicon nitride (Si 3 N 4 ), titanium nitride (TiN), and the like. The formed SAW element 50 is electrically connected to one end of the through electrode 12 exposed on the first surface 10A side.

次に、半導体基板１０の第１面１０Ａ及び封止部材４０の第３面４０Ａのうち少なくとも一方に、図２に示した接着剤層３０を形成するための接着剤が設けられる。接着剤層３０としては、例えば感光性のポリイミド接着剤等を使用することができる。この際、接着剤層３０には、図３に示した開口部３０Ａが形成されるが、開口部３０Ａを除いた位置に接着剤を配設してもよいし、開口部３０Ａを含めた全周に接着剤を配置した後に、開口部３０Ａを形成する位置の接着剤を部分的に除去してもよい。   Next, an adhesive for forming the adhesive layer 30 shown in FIG. 2 is provided on at least one of the first surface 10A of the semiconductor substrate 10 and the third surface 40A of the sealing member 40. As the adhesive layer 30, for example, a photosensitive polyimide adhesive or the like can be used. At this time, the opening 30A shown in FIG. 3 is formed in the adhesive layer 30, but the adhesive may be disposed at a position other than the opening 30A, or the entire opening including the opening 30A may be provided. After disposing the adhesive around the periphery, the adhesive at the position where the opening 30A is formed may be partially removed.

そして、その接着剤層３０を介して、半導体基板１０の第１面１０Ａと封止部材４０の第３面４０Ａとが対向するように、それら半導体基板１０と封止部材４０とが接合される。なお、ここでは、図１４に示すように、複数の封止部材４０を備える封止基板１２０を用意する。そして、複数の半導体基板１０を備えるシリコン基板１１０と複数の封止部材４０を備える封止基板１２０とを貼り合わせることによって、図１５に示すように、半導体基板１０と封止部材４０とが接合される。   Then, the semiconductor substrate 10 and the sealing member 40 are bonded via the adhesive layer 30 so that the first surface 10A of the semiconductor substrate 10 and the third surface 40A of the sealing member 40 face each other. . Here, as shown in FIG. 14, a sealing substrate 120 including a plurality of sealing members 40 is prepared. Then, by bonding the silicon substrate 110 including the plurality of semiconductor substrates 10 and the sealing substrate 120 including the plurality of sealing members 40, the semiconductor substrate 10 and the sealing member 40 are bonded to each other as illustrated in FIG. Is done.

次に、封止基板１２０のみがダイシングされることによって、封止基板１２０が複数の封止部材４０に個片化することによって内部空間６０が形成される。そして、図１６に示すように、薄膜２ａ、２ｂからなる封止薄膜２を封止部材４０が配置されたシリコン基板１１０上に封止部材４０を覆って形成する。具体的には、封止薄膜２ａを金属薄膜として形成する場合には、蒸着法、スパッタ法、ＣＶＤ（chemical vapor deposition）法あるいはメッキ法等によって形成することができる。また、封止薄膜２ａを無機薄膜として形成する場合には、蒸着法、スパッタ法、ＣＶＤ法あるいはウェット法（例えば、スピンコート法、ディップ法、スプレー法等）等によって形成することができる。   Next, only the sealing substrate 120 is diced, so that the sealing substrate 120 is separated into a plurality of sealing members 40, whereby the internal space 60 is formed. And as shown in FIG. 16, the sealing thin film 2 which consists of the thin films 2a and 2b is formed so that the sealing member 40 may be covered on the silicon substrate 110 with which the sealing member 40 is arrange | positioned. Specifically, when the sealing thin film 2a is formed as a metal thin film, it can be formed by vapor deposition, sputtering, CVD (chemical vapor deposition), plating, or the like. Further, when the sealing thin film 2a is formed as an inorganic thin film, it can be formed by a vapor deposition method, a sputtering method, a CVD method, a wet method (for example, a spin coating method, a dip method, a spray method, or the like).

この封止薄膜２ａを形成する際には、真空引きによって接着剤層３０の開口部３０Ａから内部空間６０を脱気しつつ成膜する。そして、封止薄膜２ａの成膜が進行すると、内部空間６０が略真空状態になるとともに、シリコン基板１１０上で封止部材４０を覆う封止薄膜２ａにより開口部３０Ａが閉塞される。   When forming the sealing thin film 2a, the sealing thin film 2a is formed while evacuating the internal space 60 from the opening 30A of the adhesive layer 30 by evacuation. As the sealing thin film 2a is formed, the internal space 60 is in a substantially vacuum state, and the opening 30A is closed by the sealing thin film 2a covering the sealing member 40 on the silicon substrate 110.

続いて、封止薄膜２ａを覆う封止薄膜２ｂを積層して成膜する。封止薄膜２ａとしては、上記封止薄膜２ｂと同様の材料・工程で成膜することができる。本実施形態では、メッキにより銅薄膜を厚膜で成膜する。このように、メッキにより銅の封止薄膜を形成する場合には、封止薄膜２ａをＴｉやＣｒで成膜することが厚膜化を容易に行えるため好ましい。封止薄膜２ｂを封止薄膜２ａに積層して成膜することにより、開口部３０Ａを閉塞する薄膜の膜厚が増し、機械的な強度が向上する。   Subsequently, a sealing thin film 2b covering the sealing thin film 2a is stacked and formed. The sealing thin film 2a can be formed by the same material and process as the sealing thin film 2b. In this embodiment, the copper thin film is formed as a thick film by plating. Thus, in the case of forming a copper sealing thin film by plating, it is preferable to form the sealing thin film 2a with Ti or Cr because the thickness can be easily increased. By laminating the sealing thin film 2b on the sealing thin film 2a, the film thickness of the thin film closing the opening 30A is increased, and the mechanical strength is improved.

このような封止薄膜２ａ、２ｂを形成する工程は、封止部材４０を覆うように封止用の樹脂部材を形成する工程と比較して低温で行うことができる。例えば、封止薄膜２ａの材料を溶媒に溶かし、この液体を塗布後、溶媒を蒸発させることによって、室温で封止薄膜２ａを形成することができる。このため、封止薄膜２ａ、２ｂを形成する工程において、ＳＡＷ素子５０に熱的なダメージが与えられることを防止することができる。また、封止薄膜２ａ、２ｂの形成工程において各部材に熱が加わることを抑止でき、封止薄膜２ａ、２ｂの熱膨張係数と基板Ｐの熱膨張係数との差に起因してＳＡＷ素子５０に加わる応力をより低減させることが可能となる。これよって、例えば、ＳＡＷ素子５０の周波数変動等の特性変化が生じることを防止することが可能となる。   The process of forming such sealing thin films 2a and 2b can be performed at a lower temperature than the process of forming a sealing resin member so as to cover the sealing member 40. For example, the sealing thin film 2a can be formed at room temperature by dissolving the material of the sealing thin film 2a in a solvent, applying the liquid, and evaporating the solvent. For this reason, it is possible to prevent the SAW element 50 from being thermally damaged in the step of forming the sealing thin films 2a and 2b. Further, it is possible to prevent heat from being applied to each member in the forming process of the sealing thin films 2a and 2b, and the SAW element 50 is caused by the difference between the thermal expansion coefficient of the sealing thin films 2a and 2b and the thermal expansion coefficient of the substrate P. It is possible to further reduce the stress applied to the. Accordingly, for example, it is possible to prevent a characteristic change such as a frequency fluctuation of the SAW element 50 from occurring.

次に、再びシリコン基板１１０がダイシングされることによって、シリコン基板１１０が半導体基板１０に個片化される。そして、以上の工程によって、電子部品１００が製造される。   Next, the silicon substrate 110 is diced again, so that the silicon substrate 110 is separated into semiconductor substrates 10. And the electronic component 100 is manufactured according to the above process.

続いて、図１７に示すように電子部品１００を基板Ｐの配線Ｐ１にバンプ２０を介して接続する。なお、図１７以降の図においては、便宜上、封止薄膜２ａ、２ｂを一層の封止薄膜２として図示する。   Subsequently, as shown in FIG. 17, the electronic component 100 is connected to the wiring P <b> 1 of the substrate P via the bumps 20. In the drawings after FIG. 17, the sealing thin films 2 a and 2 b are illustrated as a single layer of the sealing thin film 2 for convenience.

配線Ｐ１には、予め電子部品１００を設置する領域が形成されており、電子部品１００は、配線Ｐ１の所定領域にバンプ２０を介して接続される。具体的には、上記ＷＳＳを構成するガラス板を半導体基板１０より剥離した後、半導体基板１０の第２面１０Ｂ側に設けられた第２配線１９上あるいは配線Ｐ１の所定領域上に、例えば鉛フリー半田からなるバンプ２０が搭載され、当該バンプ２０を介して電子部品１００と配線Ｐ１とが接続される。なお、バンプ２０を設ける際には、半田ボールを第２配線１９上あるいは配線Ｐ１の所定領域上に搭載する形態でもよいし、半田ペーストを第２配線１９上あるいは配線Ｐ１の所定領域上に印刷する形態でもよい。   In the wiring P1, a region where the electronic component 100 is installed is formed in advance, and the electronic component 100 is connected to a predetermined region of the wiring P1 via the bump 20. Specifically, after the glass plate constituting the WSS is peeled from the semiconductor substrate 10, lead, for example, is formed on the second wiring 19 provided on the second surface 10 </ b> B side of the semiconductor substrate 10 or on a predetermined region of the wiring P <b> 1. A bump 20 made of free solder is mounted, and the electronic component 100 and the wiring P <b> 1 are connected via the bump 20. When the bump 20 is provided, the solder ball may be mounted on the second wiring 19 or a predetermined area of the wiring P1, or the solder paste may be printed on the second wiring 19 or the predetermined area of the wiring P1. The form to do may be sufficient.

次に、電子部品１００と基板Ｐとの間の空間Ｋを囲うようにバンプ２０の外側に封止樹脂３を形成する。具体的には、ディスペンサー等によって、電子部品１００と基板Ｐとの間の空間Ｋを囲うようにバンプ２０の外側に樹脂を塗布する。ここで、ディスペンサー等から塗布する樹脂の粘性及びチクソ性は、電子部品１００と基板Ｐとの間の空間Ｋに樹脂が流れ込まないように適切に調整されている。なお、樹脂の粘性及びチクソ性は、樹脂に対する無機材料の含有量や、樹脂の組成比率等を調整することによって調整することができる。そして、ディスペンサー等によって塗布した樹脂が熱硬化性の樹脂である場合には、塗布した樹脂に対して熱量を加えることによって封止樹脂３が形成される。また、ディスペンサー等によって塗布した樹脂が光硬化性の樹脂である場合には、塗布した樹脂に対して光を照射することによって封止樹脂３が形成される。
そして、以上の工程によって、図１及び図２に示すように本実施形態の電子部品１００が基板Ｐ上に搭載される。 Next, the sealing resin 3 is formed on the outside of the bump 20 so as to surround the space K between the electronic component 100 and the substrate P. Specifically, a resin is applied to the outside of the bump 20 by a dispenser or the like so as to surround the space K between the electronic component 100 and the substrate P. Here, the viscosity and thixotropy of the resin applied from a dispenser or the like are appropriately adjusted so that the resin does not flow into the space K between the electronic component 100 and the substrate P. The viscosity and thixotropy of the resin can be adjusted by adjusting the content of the inorganic material relative to the resin, the composition ratio of the resin, and the like. When the resin applied by a dispenser or the like is a thermosetting resin, the sealing resin 3 is formed by applying heat to the applied resin. Further, when the resin applied by a dispenser or the like is a photocurable resin, the sealing resin 3 is formed by irradiating the applied resin with light.
And the electronic component 100 of this embodiment is mounted on the board | substrate P as shown in FIG.1 and FIG.2 by the above process.

以上説明したように、本実施形態の電子部品の製造方法によれば、ＳＡＷ素子５０が配された内部空間６を容易に真空封止することができる。また、本実施形態では、封止用の樹脂部材を形成する工程と比較して低温で封止薄膜２ａ、２ｂを形成できるため、上述のように、封止薄膜２の熱膨張係数と基板Ｐの熱膨張係数との差に起因して機能素子であるＳＡＷ素子５０に加わる応力をより低減させることが可能となる。したがって、本実施形態の電子部品１００の製造方法によれば、より信頼性に優れた電子部品を製造することが可能となる。
また、本実施の形態では、封止薄膜２ａの上に封止薄膜２ｂを積層して成膜しているので、封止膜として機械的な強度を向上させることが可能になり、真空封止に対する信頼性を上げることが可能になる。 As described above, according to the electronic component manufacturing method of the present embodiment, the internal space 6 in which the SAW element 50 is disposed can be easily vacuum-sealed. Moreover, in this embodiment, since the sealing thin films 2a and 2b can be formed at a low temperature as compared with the step of forming the sealing resin member, as described above, the thermal expansion coefficient of the sealing thin film 2 and the substrate P It is possible to further reduce the stress applied to the SAW element 50 as a functional element due to the difference from the thermal expansion coefficient. Therefore, according to the method for manufacturing the electronic component 100 of the present embodiment, it is possible to manufacture an electronic component with higher reliability.
In the present embodiment, since the sealing thin film 2b is formed on the sealing thin film 2a, the mechanical strength of the sealing film can be improved, and vacuum sealing is performed. It becomes possible to raise the reliability with respect to.

なお、本実施形態においては、封止部材４０を複数備える封止基板１２０をシリコン基板１１０に貼り合わせた後にダイシングすることによって、複数の封止部材４０に個片化した。しかしながら、本発明は、これに限定されるものではなく、予め封止基板１２０をダイシングすることによって複数の封止部材４０に個片化し、その後、各封止部材４０をシリコン基板１１０に貼り合わせても良い。   In the present embodiment, the sealing substrate 120 including a plurality of sealing members 40 is bonded to the silicon substrate 110 and then diced to be separated into a plurality of sealing members 40. However, the present invention is not limited to this, and the sealing substrate 120 is diced in advance to be separated into a plurality of sealing members 40, and then each sealing member 40 is bonded to the silicon substrate 110. May be.

（第２実施形態）
次に、本発明の第２実施形態について説明する。なお、本第２実施形態の説明において、上記第１実施形態と同様の部分については、その説明を省略あるいは簡略化する。 (Second Embodiment)
Next, a second embodiment of the present invention will be described. In the description of the second embodiment, the description of the same parts as in the first embodiment will be omitted or simplified.

図１８は、本第２実施形態の電子部品２００の断面図である。この図に示すように、本第２実施形態の電子部品２００は、ＳＡＷ素子５０が、半導体基板１０の第１面１０Ａ上に形成されておらず、その第１面１０Ａと対向する封止部材４０の第３面４０Ａ上に、第１面１０Ａとは離れて設けられている。本実施形態においては、半導体基板１０とは別の部材にＳＡＷを設けることにより、半導体基板１０に掛かる熱応力、膜応力の影響を受けにくいため、良好な特性を得ることができる。この場合、封止部材４０は、シリコン基板、水晶基板、シリコン及びダイヤを含む基板によって構成されている。そして、封止部材４０の第３面４０Ａ上に予めＳＡＷ素子５０を形成しておき、その後、半導体基板１０の第１面１０Ａより突出するようにして設けられた貫通電極１２の一端部と、封止部材４０の第３面４０Ａ上に形成されたＳＡＷ素子５０の端子５１とが電気的に接続されるように、半導体基板１０と封止部材４０とが接着剤層３０を介して接合される。貫通電極１２の一端部及び端子５１は、金属接続しやすいように、金などの表面処理、あるいはロウ材を表面に設けることが好ましい。あるいは、貫通電極１２の一端部と端子５１とは、接着剤層３０の収縮による圧接でもよい。
この構成の電子部品２００においても、封止薄膜２（２ａ、２ｂ）は略真空下で成膜されるため、内部空間６０を容易に真空封止することが可能になり、またＳＡＷ素子５０に加わる応力をより低減させることが可能となる。 FIG. 18 is a cross-sectional view of the electronic component 200 of the second embodiment. As shown in this figure, in the electronic component 200 of the second embodiment, the SAW element 50 is not formed on the first surface 10A of the semiconductor substrate 10, and the sealing member facing the first surface 10A. On the 40th 3rd surface 40A, it provided apart from the 1st surface 10A. In this embodiment, by providing the SAW on a member different from the semiconductor substrate 10, it is difficult to be affected by thermal stress and film stress applied to the semiconductor substrate 10, so that favorable characteristics can be obtained. In this case, the sealing member 40 is composed of a silicon substrate, a quartz substrate, a substrate including silicon and diamond. Then, the SAW element 50 is formed in advance on the third surface 40A of the sealing member 40, and then one end portion of the through electrode 12 provided so as to protrude from the first surface 10A of the semiconductor substrate 10, The semiconductor substrate 10 and the sealing member 40 are bonded via the adhesive layer 30 so that the terminal 51 of the SAW element 50 formed on the third surface 40A of the sealing member 40 is electrically connected. The One end portion of the through electrode 12 and the terminal 51 are preferably provided with a surface treatment such as gold or a brazing material on the surface so as to facilitate metal connection. Alternatively, the one end portion of the through electrode 12 and the terminal 51 may be pressed by contraction of the adhesive layer 30.
Also in the electronic component 200 having this configuration, since the sealing thin film 2 (2a, 2b) is formed under a substantially vacuum, the internal space 60 can be easily vacuum-sealed, and the SAW element 50 can be sealed. The applied stress can be further reduced.

（第３実施形態）
次に、本発明の第３実施形態について説明する。なお、本第３実施形態の説明においても、上記第１実施形態と同様の部分については、その説明を省略あるいは簡略化する。 (Third embodiment)
Next, a third embodiment of the present invention will be described. In the description of the third embodiment, the description of the same parts as those of the first embodiment will be omitted or simplified.

図１９は、本第３実施形態の電子部品３００の断面図である。この図に示すように、本第３実施形態の電子部品３００においては、半導体基板１０の第１面１０Ａと封止部材４０との間に設けられた第２基板８０に、ＳＡＷ素子５０が設けられている。本実施形態においても、半導体基板１０とは別の部材にＳＡＷを設けることにより、上記第２実施形態と同様に、半導体基板１０に掛かる熱応力、膜応力の影響を受けにくいため、良好な特性を得ることができる。ＳＡＷ素子５０は、第２基板８０のうち、半導体基板１０の第１面１０Ａに対向する面８０Ａに設けられる。第２基板８０は、シリコン基板、水晶基板、及びシリコンとダイヤとを含む基板によって構成されている。   FIG. 19 is a cross-sectional view of the electronic component 300 of the third embodiment. As shown in this figure, in the electronic component 300 of the third embodiment, the SAW element 50 is provided on the second substrate 80 provided between the first surface 10A of the semiconductor substrate 10 and the sealing member 40. It has been. Also in the present embodiment, by providing the SAW on a member different from the semiconductor substrate 10, it is difficult to be affected by the thermal stress and film stress applied to the semiconductor substrate 10 as in the second embodiment, so that excellent characteristics are obtained. Can be obtained. The SAW element 50 is provided on the surface 80A of the second substrate 80 that faces the first surface 10A of the semiconductor substrate 10. The second substrate 80 is constituted by a silicon substrate, a quartz substrate, and a substrate including silicon and diamond.

そして、半導体基板１０の第１面１０Ａより突出するようにして設けられた貫通電極１２の一端部と、第２基板８０の面８０Ａ上に形成されたＳＡＷ素子５０の端子５１とが電気的に接続される。本実施形態においても、貫通電極１２の一端部及び端子５１は、金属接続しやすいように、金などの表面処理、あるいはロウ材を表面に設けることが好ましい。あるいは、貫通電極１２の一端部と端子５１とは、接着剤層３０の収縮による圧接でもよい。その後、半導体基板１０と封止部材４０とが接着剤層３０を介して接合され、半導体基板１０と封止部材４０と接着剤層３０とで囲まれた内部空間６０に、ＳＡＷ素子５０を有する第２基板８０が配置される。
本実施形態においても、封止薄膜２（２ａ、２ｂ）は略真空下で成膜されるため、内部空間６０を容易に真空封止することが可能になり、またＳＡＷ素子５０に加わる応力をより低減させることが可能となる。 Then, one end of the through electrode 12 provided so as to protrude from the first surface 10A of the semiconductor substrate 10 and the terminal 51 of the SAW element 50 formed on the surface 80A of the second substrate 80 are electrically connected. Connected. Also in the present embodiment, it is preferable that the one end portion of the through electrode 12 and the terminal 51 are provided with a surface treatment such as gold or a brazing material on the surface so as to facilitate metal connection. Alternatively, the one end portion of the through electrode 12 and the terminal 51 may be pressed by contraction of the adhesive layer 30. Thereafter, the semiconductor substrate 10 and the sealing member 40 are joined via the adhesive layer 30, and the SAW element 50 is provided in the internal space 60 surrounded by the semiconductor substrate 10, the sealing member 40, and the adhesive layer 30. A second substrate 80 is disposed.
Also in the present embodiment, since the sealing thin film 2 (2a, 2b) is formed under a substantially vacuum, the internal space 60 can be easily vacuum-sealed, and stress applied to the SAW element 50 can be reduced. This can be further reduced.

（第４実施形態）
次に、本発明の第４実施形態として、上記第１〜第３いずれかの実施形態の電子部品１００〜３００を備える電子機器について説明する。
図２０は、本実施形態の電子機器の一例を示す図であって、携帯電話５００を示す図である。そして、本実施形態の電子機器である携帯電話５００は、上記第１〜第４いずれかの実施形態の電子部品１００〜３００を備えるものであるため、信頼性に優れたものとなる。 (Fourth embodiment)
Next, an electronic device including the electronic components 100 to 300 according to any one of the first to third embodiments will be described as a fourth embodiment of the present invention.
FIG. 20 is a diagram illustrating an example of an electronic apparatus according to the present embodiment, and is a diagram illustrating a mobile phone 500. And since the mobile telephone 500 which is an electronic device of this embodiment is provided with the electronic components 100-300 of any one of the said 1st-4th embodiment, it becomes the thing excellent in reliability.

以上、添付図面を参照しながら本発明に係る好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。上述した例において示した各構成部材の諸形状や組み合わせ等は一例であって、本発明の主旨から逸脱しない範囲において設計要求等に基づき種々変更可能である。   As described above, the preferred embodiments according to the present invention have been described with reference to the accompanying drawings, but the present invention is not limited to the examples. Various shapes, combinations, and the like of the constituent members shown in the above-described examples are examples, and various modifications can be made based on design requirements and the like without departing from the gist of the present invention.

例えば、上記実施形態では、封止薄膜２ａの上に封止薄膜２ｂを積層する構成としたが、これに限定されるものではなく、真空封止を維持できる厚さ、強度で封止薄膜２ａを成膜した場合には封止薄膜２ｂは必ずしも必要ではない。
また、上記実施形態では、封止薄膜２ｂを封止基板２ａと同様に、半導体基板１０上に封止部材４０及び接着剤層３０を覆って形する構成としたが、これに限られず、例えば開口部３０Ａを閉塞する領域のみに成膜する構成としてもよい。 For example, in the said embodiment, although it was set as the structure which laminates | stacks the sealing thin film 2b on the sealing thin film 2a, it is not limited to this, The sealing thin film 2a with the thickness and intensity | strength which can maintain vacuum sealing When the film is formed, the sealing thin film 2b is not necessarily required.
Moreover, in the said embodiment, although it was set as the structure which covers and forms the sealing member 40 and the adhesive bond layer 30 on the semiconductor substrate 10 similarly to the sealing substrate 2a, it is not restricted to this, For example, A film may be formed only in a region that closes the opening 30A.

さらに、機能素子としてＳＡＷ素子が用いられる構成を例示したが、これに限定されるものではなく、水晶振動子や、ジャイロセンサ等、他の機能素子が用いられる構成であってもよい。   Furthermore, although the configuration in which the SAW element is used as the functional element is illustrated, the present invention is not limited to this, and a configuration in which another functional element such as a crystal resonator or a gyro sensor may be used.

本発明の第１実施形態である電子部品の概略構成を示した模式図である。It is the schematic diagram which showed schematic structure of the electronic component which is 1st Embodiment of this invention. 本発明の第１実施形態である電子部品の断面図である。It is sectional drawing of the electronic component which is 1st Embodiment of this invention. 封止部材が装着されない状態の半導体基板の平面図である。It is a top view of a semiconductor substrate in the state where a sealing member is not attached. 本発明の第１実施形態である電子部品の製造方法を説明するための説明図である。It is explanatory drawing for demonstrating the manufacturing method of the electronic component which is 1st Embodiment of this invention. 本発明の第１実施形態である電子部品の製造方法を説明するための説明図である。It is explanatory drawing for demonstrating the manufacturing method of the electronic component which is 1st Embodiment of this invention. 本発明の第１実施形態である電子部品の製造方法を説明するための説明図である。It is explanatory drawing for demonstrating the manufacturing method of the electronic component which is 1st Embodiment of this invention. 本発明の第１実施形態である電子部品の製造方法を説明するための説明図である。It is explanatory drawing for demonstrating the manufacturing method of the electronic component which is 1st Embodiment of this invention. 本発明の第１実施形態である電子部品の製造方法を説明するための説明図である。It is explanatory drawing for demonstrating the manufacturing method of the electronic component which is 1st Embodiment of this invention. 本発明の第１実施形態である電子部品の製造方法を説明するための説明図である。It is explanatory drawing for demonstrating the manufacturing method of the electronic component which is 1st Embodiment of this invention. 本発明の第１実施形態である電子部品の製造方法を説明するための説明図である。It is explanatory drawing for demonstrating the manufacturing method of the electronic component which is 1st Embodiment of this invention. 本発明の第１実施形態である電子部品の製造方法を説明するための説明図である。It is explanatory drawing for demonstrating the manufacturing method of the electronic component which is 1st Embodiment of this invention. 本発明の第１実施形態である電子部品の製造方法を説明するための説明図である。It is explanatory drawing for demonstrating the manufacturing method of the electronic component which is 1st Embodiment of this invention. 本発明の第１実施形態である電子部品の製造方法を説明するための説明図である。It is explanatory drawing for demonstrating the manufacturing method of the electronic component which is 1st Embodiment of this invention. 本発明の第１実施形態である電子部品の製造方法を説明するための説明図である。It is explanatory drawing for demonstrating the manufacturing method of the electronic component which is 1st Embodiment of this invention. 本発明の第１実施形態である電子部品の製造方法を説明するための説明図である。It is explanatory drawing for demonstrating the manufacturing method of the electronic component which is 1st Embodiment of this invention. 本発明の第１実施形態である電子部品の製造方法を説明するための説明図である。It is explanatory drawing for demonstrating the manufacturing method of the electronic component which is 1st Embodiment of this invention. 本発明の第１実施形態である電子部品の製造方法を説明するための説明図である。It is explanatory drawing for demonstrating the manufacturing method of the electronic component which is 1st Embodiment of this invention. 本発明の第２実施形態である電子部品の断面図である。It is sectional drawing of the electronic component which is 2nd Embodiment of this invention. 本発明の第３実施形態である電子部品の断面図である。It is sectional drawing of the electronic component which is 3rd Embodiment of this invention. 本発明の第４実施形態である電子機器を示す図である。It is a figure which shows the electronic device which is 4th Embodiment of this invention.

符号の説明Explanation of symbols

Ｐ…基板、 ２ａ…封止薄膜、 ２ｂ…封止薄膜（第２薄膜）、 １０…半導体基板（他方の基板）、 ３０…接着剤層（封止部材）、 ４０…封止部材（一方の基板）、 ５０…弾性表面波素子（機能素子）、 ６０…内部空間（封止空間）、 １００、２００、３００…電子部品、 ５００…携帯電話（電子機器）
P ... substrate, 2a ... sealing thin film, 2b ... sealing thin film (second thin film), 10 ... semiconductor substrate (other substrate), 30 ... adhesive layer (sealing member), 40 ... sealing member (one Substrate), 50 ... surface acoustic wave element (functional element), 60 ... internal space (sealing space), 100, 200, 300 ... electronic component, 500 ... mobile phone (electronic device)

Claims (8)

一方の基板と他方の基板との間に封止部材で囲まれた封止空間が形成され、前記封止空間内に少なくとも機能素子の一部が配置された電子部品であって、
前記封止部材に前記封止空間と連通して設けられた開口部と、
前記開口部を閉塞する第１薄膜と、
前記第１薄膜の少なくとも前記開口部を閉塞する領域に積層して成膜された第２薄膜と、を備え、
前記第１薄膜は、金属薄膜であり、
前記第２薄膜は、前記第１薄膜とは材料が異なる金属薄膜であることを特徴とする電子部品。 Is sealed space surrounded by the sealing member between the one substrate and the other substrate is formed, an electronic component partially disposed in at least a functional element in the sealing space,
An opening provided in the sealing member in communication with the sealing space;
A first thin film which closes the front Symbol opening,
A second thin film formed by laminating at least a region of the first thin film that closes the opening,
The first thin film is a metal thin film;
The electronic component , wherein the second thin film is a metal thin film made of a material different from that of the first thin film . 請求項１記載の電子部品において、
前記金属薄膜は、クロム、チタン、銅、アルミニウム及びチタンタングステンの少なくとも一つの材料からなることを特徴とする電子部品。 The electronic component according to claim 1,
The metal thin film is made of at least one material of chromium, titanium, copper, aluminum and titanium tungsten. 請求項２記載の電子部品において、
前記第１薄膜は、クロム及びチタンの少なくとも一つの材料からなり、
前記第２薄膜は、銅、アルミニウム及びチタンタングステンの少なくとも一つの材料からなることを特徴とする電子部品。 The electronic component according to claim 2,
The first thin film is made of at least one material of chromium and titanium,
The electronic component, wherein the second thin film is made of at least one material of copper, aluminum, and titanium tungsten. 請求項１から３のいずれかに記載の電子部品において、
前記第１薄膜は、略真空下で成膜されることを特徴とする電子部品。 In the electronic component in any one of Claim 1 to 3,
The electronic component is characterized in that the first thin film is formed under a substantially vacuum. 請求項１から４のいずれかに記載の電子部品において、
前記第１薄膜は、前記一方の基板と前記他方の基板との少なくとも一方を覆って形成されていることを特徴とする電子部品。 The electronic component according to claim 1,
The electronic component according to claim 1, wherein the first thin film is formed to cover at least one of the one substrate and the other substrate. 請求項１から５のいずれかに記載の電子部品を備えることを特徴とする電子機器。   An electronic device comprising the electronic component according to claim 1. 一方の基板と他方の基板との間に封止部材で囲まれた封止空間が形成され、前記封止空間内に少なくとも機能素子の一部が配置された電子部品の製造方法であって、
前記封止空間と連通する開口部を有する前記封止部材を設ける工程と、
前記開口部を金属である第１薄膜で閉塞するように成膜する工程と、
前記第１薄膜の少なくとも前記開口部を閉塞する領域に前記第１薄膜とは材料が異なる金属である第２薄膜を積層して成膜する工程とを有することを特徴とする電子部品の製造方法。 A method of manufacturing an electronic component in which a sealing space surrounded by a sealing member is formed between one substrate and the other substrate, and at least a part of the functional element is disposed in the sealing space,
Providing the sealing member having an opening communicating with the sealing space;
Forming a film so as to close the opening with a first thin film made of metal;
And a step of laminating a second thin film made of a metal different from the first thin film in a region closing at least the opening of the first thin film. . 請求項７記載の電子部品の製造方法において、
前記第１薄膜を略真空下で成膜することを特徴とする電子部品の製造方法。 In the manufacturing method of the electronic component of Claim 7,
A method of manufacturing an electronic component, wherein the first thin film is formed under a substantially vacuum.
JP2005339972A 2005-11-25 2005-11-25 Electronic component, manufacturing method thereof, and electronic device Expired - Fee Related JP4802681B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005339972A JP4802681B2 (en) 2005-11-25 2005-11-25 Electronic component, manufacturing method thereof, and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005339972A JP4802681B2 (en) 2005-11-25 2005-11-25 Electronic component, manufacturing method thereof, and electronic device

Publications (2)

Publication Number Publication Date
JP2007149816A JP2007149816A (en) 2007-06-14
JP4802681B2 true JP4802681B2 (en) 2011-10-26

Family

ID=38210887

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005339972A Expired - Fee Related JP4802681B2 (en) 2005-11-25 2005-11-25 Electronic component, manufacturing method thereof, and electronic device

Country Status (1)

Country Link
JP (1) JP4802681B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8618670B2 (en) * 2008-08-15 2013-12-31 Qualcomm Incorporated Corrosion control of stacked integrated circuits
JP6244616B2 (en) 2012-08-30 2017-12-13 セイコーエプソン株式会社 Wavelength variable interference filter, optical module, electronic device, and method of manufacturing wavelength variable interference filter
JP2014182170A (en) 2013-03-18 2014-09-29 Seiko Epson Corp Sealing structure, interference filter, optical module, and electronic apparatus

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0242749A (en) * 1988-08-02 1990-02-13 Matsushita Electric Ind Co Ltd Sealing of hole
JP2002280470A (en) * 2001-03-22 2002-09-27 Aisin Seiki Co Ltd Semiconductor device and its manufacturing method
JP4516252B2 (en) * 2001-11-22 2010-08-04 パナソニック電工株式会社 Semiconductor acceleration sensor sealing method
JP2004235440A (en) * 2003-01-30 2004-08-19 Mitsubishi Electric Corp Micro-package and its manufacturing method
JP4544880B2 (en) * 2003-09-25 2010-09-15 京セラ株式会社 Method for sealing micro electromechanical device

Also Published As

Publication number Publication date
JP2007149816A (en) 2007-06-14

Similar Documents

Publication Publication Date Title
KR100730854B1 (en) Manufacturing method of electronic component, electronic component, and electronic equipment
US10636726B2 (en) Semiconductor device, manufacturing method for semiconductor device, electronic component, circuit substrate, and electronic apparatus
US7679153B2 (en) Sealed surface acoustic wave element package
JP4706907B2 (en) Piezoelectric device and manufacturing method thereof
JPH11251866A (en) Chip element and manufacture of the same
JP2007324162A (en) Semiconductor device and its manufacturing process
JP2006324894A (en) Surface acoustic wave device and manufacturing method thereof
JP4900498B2 (en) Electronic components
JP2008153957A (en) Hollow sealing element, its manufacturing method and mobile communication equipment using hollow sealing element
JP4534794B2 (en) Electronic components
JP5170282B2 (en) Manufacturing method of electronic parts
JP4802681B2 (en) Electronic component, manufacturing method thereof, and electronic device
US11367677B2 (en) Electronic component module
JP4661885B2 (en) Electronic component, manufacturing method thereof, and electronic device
JP2010273362A (en) Electronic component
JP5569473B2 (en) Electronic components, circuit boards and electronic equipment
JP5516511B2 (en) Electronic components, circuit boards and electronic equipment
JP2013258676A (en) Acoustic wave device and manufacturing method of the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080630

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20080701

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110411

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110419

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110518

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110616

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20110616

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110712

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110725

R150 Certificate of patent or registration of utility model

Ref document number: 4802681

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140819

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees