JP4802220B2 - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法 Download PDFInfo
- Publication number
- JP4802220B2 JP4802220B2 JP2008161116A JP2008161116A JP4802220B2 JP 4802220 B2 JP4802220 B2 JP 4802220B2 JP 2008161116 A JP2008161116 A JP 2008161116A JP 2008161116 A JP2008161116 A JP 2008161116A JP 4802220 B2 JP4802220 B2 JP 4802220B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- substrate
- semiconductor
- manufacturing
- compound semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Description
(1)熱伝導性がGaAs系半導体などよりも高く、高温・高出力動作の素子向きである。
(2)材料が化学的に安定であり、また硬度も高く、高い信頼性を得やすい。
(3)環境への負荷が小さい化合物半導体材料である。すなわち、AlGaInN系半導体は、構成材料や原料に環境への影響が大きい環境汚染物質や毒物を含まない。具体的には、AlGaAs系半導体におけるヒ素(As)、ZnCdSSe系半導体におけるカドミウム(Cd)などに相当する材料およびその原料(アルシン(AsH3 ))などを使用しない。
窒化物系III−V族化合物半導体の基板材料として、特に高品質の結晶を得るために、以下の問題や状況がある。
(1)構成材料のGaN、AlGaN、GaInNが格子定数の異なる全歪み系である。そのため、窒化物系III−V族化合物半導体同士および基板との間に、クラックなどを生じない範囲および良質の結晶膜が得られる範囲に組成や厚さなどを抑えるなど、設計上の制限がある。
(2)GaNに格子整合する高品質基板がまだ開発されていない。GaAs系半導体やGaInP系半導体に格子整合する高品質GaAs基板や、GaInAs系半導体に格子整合する高品質InP基板があるように、例えば高品質なGaN基板は開発途上であり、格子定数差の比較的小さいSiC基板は、高価であり、大口径化も困難であり、結晶膜に引っ張り歪みが発生するためクラックが発生しやすい、などの問題があり、またこれら以外にはGaNに格子整合する基板がない。
(3)窒化物系III−V族化合物半導体の基板材料の必要条件に、約1000℃の高い結晶成長温度およびV族原料のアンモニア雰囲気で変質・腐食されないことがある。
サファイア基板は、窒化物系III−V族化合物半導体の結晶成長温度で安定で、高品質の2または3インチ基板が安定に供給される利点があるが、その一方でGaNとの格子不整合が大きい(約13%)。このため、サファイア基板上に低温成長によりGaNやAlNからなるバッファ層を形成し、その上に窒化物系III−V族化合物半導体を成長させている。これによれば、単結晶の窒化物系III−V族化合物半導体を成長させることが可能であるが、その欠陥密度は格子不整合を反映して例えば108 〜109 (cm-2)程度もあり、例えば半導体レーザにおいては長時間の信頼性を得ることは困難であった。
(1)ELOに必要な工程数が多いことにより歩留まりが低下する。
(2)ELOに必要な分だけ結晶膜厚が増大することにより、基板に熱応力による大きな反りが発生し、結晶成長工程やウェハプロセスの制御性を低下させる。
(3)素子サイズの制限がある。LEDやフォトディテクタ(PD)および集積素子など、ELO周期より大きい、例えば数百μm角以上の活性領域を持つ素子では、全素子領域を高結晶品質領域とすることができないため、ELOの効果を発揮できない。
本発明者は、特開2001−102307号公報に開示された技術の改良を重ねた結果、低欠陥密度領域中に発生する高欠陥密度領域の位置を制御することに成功した。すなわち、高欠陥密度領域を結晶成長中に自然に凝集させて形成するのではなく、人為的にGaAs基板などの適当な基板上に種結晶等を例えば円形で規則的、例えば周期的に形成し、その上に結晶成長を行うことにより高欠陥密度領域の形成位置を制御することができ、結晶品質の改善や良質の結晶領域を広げることが可能となる。この場合、種結晶等の配置により、高欠陥密度領域の配列パターンを自由自在に変えることができる。
本発明者は、種々検討を行った結果、上記の課題を解決することができる有効な手法を見い出し、この発明を案出するに至ったものである。
第1の平均転位密度を有する結晶からなる第1の領域中に第1の平均転位密度より高い第2の平均転位密度を有する複数の第2の領域が規則的に配列している窒化物系III−V族化合物半導体基板の主面上に発光素子構造を形成する窒化物系III−V族化合物半導体層を成長させることにより半導体発光素子を製造するようにした半導体発光素子の製造方法であって、
窒化物系III−V族化合物半導体層が窒化物系III−V族化合物半導体基板の主面上で第2の領域と直接接触しないようにした
ことを特徴とするものである。
この発明の第1の発明に関連して述べた以上のことは、その性質に反しない限り、以下の発明についても成立するものである。
第1の平均欠陥密度を有する結晶からなる第1の領域中に第1の平均欠陥密度より高い第2の平均欠陥密度を有する複数の第2の領域が規則的に配列している窒化物系III−V族化合物半導体基板の主面上に発光素子構造を形成する窒化物系III−V族化合物半導体層を成長させることにより半導体発光素子を製造するようにした半導体発光素子の製造方法であって、
窒化物系III−V族化合物半導体層が窒化物系III−V族化合物半導体基板の主面上で第2の領域と直接接触しないようにした
ことを特徴とするものである。
結晶からなる第1の領域中にこの第1の領域より結晶性が悪い複数の第2の領域が規則的に配列している窒化物系III−V族化合物半導体基板の主面上に発光素子構造を形成する窒化物系III−V族化合物半導体層を成長させることにより半導体発光素子を製造するようにした半導体発光素子の製造方法であって、
窒化物系III−V族化合物半導体層が窒化物系III−V族化合物半導体基板の主面上で第2の領域と直接接触しないようにした
ことを特徴とするものである。
第1の平均転位密度を有する結晶からなる第1の領域中に第1の平均転位密度より高い第2の平均転位密度を有する複数の第2の領域が規則的に配列している窒化物系III−V族化合物半導体基板の主面上に素子構造を形成する窒化物系III−V族化合物半導体層を成長させることにより半導体素子を製造するようにした半導体素子の製造方法であって、
窒化物系III−V族化合物半導体層が窒化物系III−V族化合物半導体基板の主面上で第2の領域と直接接触しないようにした
ことを特徴とするものである。
第1の平均欠陥密度を有する結晶からなる第1の領域中に第1の平均欠陥密度より高い第2の平均欠陥密度を有する複数の第2の領域が規則的に配列している窒化物系III−V族化合物半導体基板の主面上に素子構造を形成する窒化物系III−V族化合物半導体層を成長させることにより半導体素子を製造するようにした半導体素子の製造方法であって、
窒化物系III−V族化合物半導体層が窒化物系III−V族化合物半導体基板の主面上で第2の領域と直接接触しないようにした
ことを特徴とするものである。
結晶からなる第1の領域中にこの第1の領域より結晶性が悪い複数の第2の領域が規則的に配列している窒化物系III−V族化合物半導体基板の主面上に素子構造を形成する窒化物系III−V族化合物半導体層を成長させることにより半導体素子を製造するようにした半導体素子の製造方法であって、
窒化物系III−V族化合物半導体層が窒化物系III−V族化合物半導体基板の主面上で第2の領域と直接接触しないようにした
ことを特徴とするものである。
第1の平均転位密度を有する結晶からなる第1の領域中に第1の平均転位密度より高い第2の平均転位密度を有する複数の第2の領域が規則的に配列している半導体基板の主面上に発光素子構造を形成する半導体層を成長させることにより半導体発光素子を製造するようにした半導体発光素子の製造方法であって、
半導体層が半導体基板の主面上で第2の領域と直接接触しないようにした
ことを特徴とするものである。
第1の平均欠陥密度を有する結晶からなる第1の領域中に第1の平均欠陥密度より高い第2の平均欠陥密度を有する複数の第2の領域が規則的に配列している半導体基板の主面上に発光素子構造を形成する半導体層を成長させることにより半導体発光素子を製造するようにした半導体発光素子の製造方法であって、
半導体層が半導体基板の主面上で第2の領域と直接接触しないようにした
ことを特徴とするものである。
結晶からなる第1の領域中にこの第1の領域より結晶性が悪い複数の第2の領域が規則的に配列している半導体基板の主面上に発光素子構造を形成する半導体層を成長させることにより半導体発光素子を製造するようにした半導体発光素子の製造方法であって、
半導体層が半導体基板の主面上で第2の領域と直接接触しないようにした
ことを特徴とするものである。
第1の平均転位密度を有する結晶からなる第1の領域中に第1の平均転位密度より高い第2の平均転位密度を有する複数の第2の領域が規則的に配列している半導体基板の主面上に素子構造を形成する半導体層を成長させることにより半導体素子を製造するようにした半導体素子の製造方法であって、
半導体層が半導体基板の主面上で第2の領域と直接接触しないようにした
ことを特徴とするものである。
第1の平均欠陥密度を有する結晶からなる第1の領域中に第1の平均欠陥密度より高い第2の平均欠陥密度を有する複数の第2の領域が規則的に配列している半導体基板の主面上に素子構造を形成する半導体層を成長させることにより半導体素子を製造するようにした半導体素子の製造方法であって、
半導体層が半導体基板の主面上で第2の領域と直接接触しないようにした
ことを特徴とするものである。
結晶からなる第1の領域中にこの第1の領域より結晶性が悪い複数の第2の領域が規則的に配列している半導体基板の主面上に素子構造を形成する半導体層を成長させることにより半導体素子を製造するようにした半導体素子の製造方法であって、
半導体層が半導体基板の主面上で第2の領域と直接接触しないようにした
ことを特徴とするものである。
第1の平均転位密度を有する結晶からなる第1の領域中に第1の平均転位密度より高い第2の平均転位密度を有する複数の第2の領域が規則的に配列している基板の主面上に素子構造を形成する層を成長させることにより素子を製造するようにした素子の製造方法であって、
層が基板の主面上で第2の領域と直接接触しないようにした
ことを特徴とするものである。
第1の平均欠陥密度を有する結晶からなる第1の領域中に第1の平均欠陥密度より高い第2の平均欠陥密度を有する複数の第2の領域が規則的に配列している基板の主面上に素子構造を形成する層を成長させることにより素子を製造するようにした素子の製造方法であって、
層が基板の主面上で第2の領域と直接接触しないようにした
ことを特徴とするものである。
結晶からなる第1の領域中にこの第1の領域より結晶性が悪い複数の第2の領域が規則的に配列している基板の主面上に素子構造を形成する層を成長させることにより素子を製造するようにした素子の製造方法であって、
層が基板の主面上で第2の領域と直接接触しないようにした
ことを特徴とするものである。
第1の平均転位密度を有する結晶からなる第1の領域中に第1の平均転位密度より高い第2の平均転位密度を有する複数の第2の領域が第1の方向に第1の間隔で規則的に配列し、第1の方向と直交する第2の方向に第1の間隔より小さい第2の間隔で規則的に配列している窒化物系III−V族化合物半導体基板の主面上に発光素子構造を形成する窒化物系III−V族化合物半導体層を成長させることにより半導体発光素子を製造するようにした半導体発光素子の製造方法であって、
窒化物系III−V族化合物半導体層が窒化物系III−V族化合物半導体基板の主面上で第2の領域と直接接触しないようにした
ことを特徴とするものである。
第1の平均欠陥密度を有する結晶からなる第1の領域中に第1の平均欠陥密度より高い第2の平均欠陥密度を有する複数の第2の領域が第1の方向に第1の間隔で規則的に配列し、第1の方向と直交する第2の方向に第1の間隔より小さい第2の間隔で規則的に配列している窒化物系III−V族化合物半導体基板の主面上に発光素子構造を形成する窒化物系III−V族化合物半導体層を成長させることにより半導体発光素子を製造するようにした半導体発光素子の製造方法であって、
窒化物系III−V族化合物半導体層が窒化物系III−V族化合物半導体基板の主面上で第2の領域と直接接触しないようにした
ことを特徴とするものである。
結晶からなる第1の領域中にこの第1の領域より結晶性が悪い複数の第2の領域が第1の方向に第1の間隔で規則的に配列し、第1の方向と直交する第2の方向に第1の間隔より小さい第2の間隔で規則的に配列している窒化物系III−V族化合物半導体基板の主面上に発光素子構造を形成する窒化物系III−V族化合物半導体層を成長させることにより半導体発光素子を製造するようにした半導体発光素子の製造方法であって、
窒化物系III−V族化合物半導体層が窒化物系III−V族化合物半導体基板の主面上で第2の領域と直接接触しないようにした
ことを特徴とするものである。
第1の平均転位密度を有する結晶からなる第1の領域中に第1の平均転位密度より高い第2の平均転位密度を有する直線状に延在する複数の第2の領域が互いに平行に規則的に配列している窒化物系III−V族化合物半導体基板の主面上に発光素子構造を形成する窒化物系III−V族化合物半導体層を成長させることにより半導体発光素子を製造するようにした半導体発光素子の製造方法であって、
窒化物系III−V族化合物半導体層が窒化物系III−V族化合物半導体基板の主面上で第2の領域と直接接触しないようにした
ことを特徴とするものである。
第1の平均欠陥密度を有する結晶からなる第1の領域中に第1の平均欠陥密度より高い第2の平均欠陥密度を有する直線状に延在する複数の第2の領域が互いに平行に規則的に配列している窒化物系III−V族化合物半導体基板の主面上に発光素子構造を形成する窒化物系III−V族化合物半導体層を成長させることにより半導体発光素子を製造するようにした半導体発光素子の製造方法であって、
窒化物系III−V族化合物半導体層が窒化物系III−V族化合物半導体基板の主面上で第2の領域と直接接触しないようにした
ことを特徴とするものである。
結晶からなる第1の領域中にこの第1の領域より結晶性が悪い直線状に延在する複数の第2の領域が互いに平行に規則的に配列している窒化物系III−V族化合物半導体基板の主面上に発光素子構造を形成する窒化物系III−V族化合物半導体層を成長させることにより半導体発光素子を製造するようにした半導体発光素子の製造方法であって、
窒化物系III−V族化合物半導体層が窒化物系III−V族化合物半導体基板の主面上で第2の領域と直接接触しないようにした
ことを特徴とするものである。
第1の平均転位密度を有する結晶からなる第1の領域中に第1の平均転位密度より高い第2の平均転位密度を有する複数の第2の領域が第1の方向に第1の間隔で規則的に配列し、第1の方向と直交する第2の方向に第1の間隔より小さい第2の間隔で規則的に配列している窒化物系III−V族化合物半導体基板の主面上に素子構造を形成する窒化物系III−V族化合物半導体層を成長させることにより半導体素子を製造するようにした半導体素子の製造方法であって、
窒化物系III−V族化合物半導体層が窒化物系III−V族化合物半導体基板の主面上で第2の領域と直接接触しないようにした
ことを特徴とするものである。
第1の平均欠陥密度を有する結晶からなる第1の領域中に第1の平均欠陥密度より高い第2の平均欠陥密度を有する複数の第2の領域が第1の方向に第1の間隔で規則的に配列し、第1の方向と直交する第2の方向に第1の間隔より小さい第2の間隔で規則的に配列している窒化物系III−V族化合物半導体基板の主面上に素子構造を形成する窒化物系III−V族化合物半導体層を成長させることにより半導体素子を製造するようにした半導体素子の製造方法であって、
窒化物系III−V族化合物半導体層が窒化物系III−V族化合物半導体基板の主面上で第2の領域と直接接触しないようにした
ことを特徴とするものである。
結晶からなる第1の領域中にこの第1の領域より結晶性が悪い複数の第2の領域が第1の方向に第1の間隔で規則的に配列し、第1の方向と直交する第2の方向に第1の間隔より小さい第2の間隔で規則的に配列している窒化物系III−V族化合物半導体基板の主面上に素子構造を形成する窒化物系III−V族化合物半導体層を成長させることにより半導体素子を製造するようにした半導体素子の製造方法であって、
窒化物系III−V族化合物半導体層が窒化物系III−V族化合物半導体基板の主面上で第2の領域と直接接触しないようにした
ことを特徴とするものである。
第1の平均転位密度を有する結晶からなる第1の領域中に第1の平均転位密度より高い第2の平均転位密度を有する直線状に延在する複数の第2の領域が互いに平行に規則的に配列している窒化物系III−V族化合物半導体基板の主面上に素子構造を形成する窒化物系III−V族化合物半導体層を成長させることにより半導体素子を製造するようにした半導体素子の製造方法であって、
窒化物系III−V族化合物半導体層が窒化物系III−V族化合物半導体基板の主面上で第2の領域と直接接触しないようにした
ことを特徴とするものである。
第1の平均欠陥密度を有する結晶からなる第1の領域中に第1の平均欠陥密度より高い第2の平均欠陥密度を有する直線状に延在する複数の第2の領域が互いに平行に規則的に配列している窒化物系III−V族化合物半導体基板の主面上に素子構造を形成する窒化物系III−V族化合物半導体層を成長させることにより半導体素子を製造するようにした半導体素子の製造方法であって、
窒化物系III−V族化合物半導体層が窒化物系III−V族化合物半導体基板の主面上で第2の領域と直接接触しないようにした
ことを特徴とするものである。
結晶からなる第1の領域中にこの第1の領域より結晶性が悪い直線状に延在する複数の第2の領域が互いに平行に規則的に配列している窒化物系III−V族化合物半導体基板の主面上に素子構造を形成する窒化物系III−V族化合物半導体層を成長させることにより半導体素子を製造するようにした半導体素子の製造方法であって、
窒化物系III−V族化合物半導体層が窒化物系III−V族化合物半導体基板の主面上で第2の領域と直接接触しないようにした
ことを特徴とするものである。
第1の平均転位密度を有する結晶からなる第1の領域中に第1の平均転位密度より高い第2の平均転位密度を有する複数の第2の領域が第1の方向に第1の間隔で規則的に配列し、第1の方向と直交する第2の方向に第1の間隔より小さい第2の間隔で規則的に配列している半導体基板の主面上に発光素子構造を形成する半導体層を成長させることにより半導体発光素子を製造するようにした半導体発光素子の製造方法であって、
半導体層が半導体基板の主面上で第2の領域と直接接触しないようにした
ことを特徴とするものである。
第1の平均欠陥密度を有する結晶からなる第1の領域中に第1の平均欠陥密度より高い第2の平均欠陥密度を有する複数の第2の領域が第1の方向に第1の間隔で規則的に配列し、第1の方向と直交する第2の方向に第1の間隔より小さい第2の間隔で規則的に配列している半導体基板の主面上に発光素子構造を形成する半導体層を成長させることにより半導体発光素子を製造するようにした半導体発光素子の製造方法であって、
半導体層が半導体基板の主面上で第2の領域と直接接触しないようにした
ことを特徴とするものである。
結晶からなる第1の領域中にこの第1の領域より結晶性が悪い複数の第2の領域が第1の方向に第1の間隔で規則的に配列し、第1の方向と直交する第2の方向に第1の間隔より小さい第2の間隔で規則的に配列している半導体基板の主面上に発光素子構造を形成する半導体層を成長させることにより半導体発光素子を製造するようにした半導体発光素子の製造方法であって、
半導体層が半導体基板の主面上で第2の領域と直接接触しないようにした
ことを特徴とするものである。
第1の平均転位密度を有する結晶からなる第1の領域中に第1の平均転位密度より高い第2の平均転位密度を有する直線状に延在する複数の第2の領域が互いに平行に規則的に配列している半導体基板の主面上に発光素子構造を形成する半導体層を成長させることにより半導体発光素子を製造するようにした半導体発光素子の製造方法であって、
半導体層が半導体基板の主面上で第2の領域と直接接触しないようにした
ことを特徴とするものである。
第1の平均欠陥密度を有する結晶からなる第1の領域中に第1の平均欠陥密度より高い第2の平均欠陥密度を有する直線状に延在する複数の第2の領域が互いに平行に規則的に配列している半導体基板の主面上に発光素子構造を形成する半導体層を成長させることにより半導体発光素子を製造するようにした半導体発光素子の製造方法であって、
半導体層が半導体基板の主面上で第2の領域と直接接触しないようにした
ことを特徴とするものである。
結晶からなる第1の領域中にこの第1の領域より結晶性が悪い直線状に延在する複数の第2の領域が互いに平行に規則的に配列している半導体基板の主面上に発光素子構造を形成する半導体層を成長させることにより半導体発光素子を製造するようにした半導体発光素子の製造方法であって、
半導体層が半導体基板の主面上で第2の領域と直接接触しないようにした
ことを特徴とするものである。
第1の平均転位密度を有する結晶からなる第1の領域中に第1の平均転位密度より高い第2の平均転位密度を有する複数の第2の領域が第1の方向に第1の間隔で規則的に配列し、第1の方向と直交する第2の方向に第1の間隔より小さい第2の間隔で規則的に配列している半導体基板の主面上に素子構造を形成する半導体層を成長させることにより半導体素子を製造するようにした半導体素子の製造方法であって、
半導体層が半導体基板の主面上で第2の領域と直接接触しないようにした
ことを特徴とするものである。
第1の平均欠陥密度を有する結晶からなる第1の領域中に第1の平均欠陥密度より高い第2の平均欠陥密度を有する複数の第2の領域が第1の方向に第1の間隔で規則的に配列し、第1の方向と直交する第2の方向に第1の間隔より小さい第2の間隔で規則的に配列している半導体基板の主面上に素子構造を形成する半導体層を成長させることにより半導体素子を製造するようにした半導体素子の製造方法であって、
半導体層が半導体基板の主面上で第2の領域と直接接触しないようにした
ことを特徴とするものである。
結晶からなる第1の領域中にこの第1の領域より結晶性が悪い複数の第2の領域が第1の方向に第1の間隔で規則的に配列し、第1の方向と直交する第2の方向に第1の間隔より小さい第2の間隔で規則的に配列している半導体基板の主面上に素子構造を形成する半導体層を成長させることにより半導体素子を製造するようにした半導体素子の製造方法であって、
半導体層が半導体基板の主面上で第2の領域と直接接触しないようにした
ことを特徴とするものである。
第1の平均転位密度を有する結晶からなる第1の領域中に第1の平均転位密度より高い第2の平均転位密度を有する直線状に延在する複数の第2の領域が互いに平行に規則的に配列している半導体基板の主面上に素子構造を形成する半導体層を成長させることにより半導体素子を製造するようにした半導体素子の製造方法であって、
半導体層が半導体基板の主面上で第2の領域と直接接触しないようにした
ことを特徴とするものである。
第1の平均欠陥密度を有する結晶からなる第1の領域中に第1の平均欠陥密度より高い第2の平均欠陥密度を有する直線状に延在する複数の第2の領域が互いに平行に規則的に配列している半導体基板の主面上に素子構造を形成する半導体層を成長させることにより半導体素子を製造するようにした半導体素子の製造方法であって、
半導体層が半導体基板の主面上で第2の領域と直接接触しないようにした
ことを特徴とするものである。
結晶からなる第1の領域中にこの第1の領域より結晶性が悪い直線状に延在する複数の第2の領域が互いに平行に規則的に配列している半導体基板の主面上に素子構造を形成する半導体層を成長させることにより半導体素子を製造するようにした半導体素子の製造方法であって、
半導体層が半導体基板の主面上で第2の領域と直接接触しないようにした
ことを特徴とするものである。
第1の平均転位密度を有する結晶からなる第1の領域中に第1の平均転位密度より高い第2の平均転位密度を有する複数の第2の領域が第1の方向に第1の間隔で規則的に配列し、第1の方向と直交する第2の方向に第1の間隔より小さい第2の間隔で規則的に配列している基板の主面上に素子構造を形成する層を成長させることにより素子を製造するようにした素子の製造方法であって、
層が基板の主面上で第2の領域と直接接触しないようにした
ことを特徴とするものである。
第1の平均欠陥密度を有する結晶からなる第1の領域中に第1の平均欠陥密度より高い第2の平均欠陥密度を有する複数の第2の領域が第1の方向に第1の間隔で規則的に配列し、第1の方向と直交する第2の方向に第1の間隔より小さい第2の間隔で規則的に配列している基板の主面上に素子構造を形成する層を成長させることにより素子を製造するようにした素子の製造方法であって、
層が基板の主面上で第2の領域と直接接触しないようにした
ことを特徴とするものである。
結晶からなる第1の領域中にこの第1の領域より結晶性が悪い複数の第2の領域が第1の方向に第1の間隔で規則的に配列し、第1の方向と直交する第2の方向に第1の間隔より小さい第2の間隔で規則的に配列している基板の主面上に素子構造を形成する層を成長させることにより素子を製造するようにした素子の製造方法であって、
層が基板の主面上で第2の領域と直接接触しないようにした
ことを特徴とするものである。
第1の平均転位密度を有する結晶からなる第1の領域中に第1の平均転位密度より高い第2の平均転位密度を有する直線状に延在する複数の第2の領域が互いに平行に規則的に配列している基板の主面上に素子構造を形成する層を成長させることにより素子を製造するようにした素子の製造方法であって、
層が基板の主面上で第2の領域と直接接触しないようにした
ことを特徴とするものである。
第1の平均欠陥密度を有する結晶からなる第1の領域中に第1の平均欠陥密度より高い第2の平均欠陥密度を有する直線状に延在する複数の第2の領域が互いに平行に規則的に配列している基板の主面上に素子構造を形成する層を成長させることにより素子を製造するようにした素子の製造方法であって、
層が基板の主面上で第2の領域と直接接触しないようにした
ことを特徴とするものである。
結晶からなる第1の領域中にこの第1の領域より結晶性が悪い直線状に延在する複数の第2の領域が互いに平行に規則的に配列している基板の主面上に素子構造を形成する層を成長させることにより素子を製造するようにした素子の製造方法であって、
層が基板の主面上で第2の領域と直接接触しないようにした
ことを特徴とするものである。
第1の平均転位密度を有する結晶からなる第1の領域中に第1の平均転位密度より高い第2の平均転位密度を有する第2の領域を有する窒化物系III−V族化合物半導体基板の主面上に窒化物系III−V族化合物半導体層を成長させるようにした窒化物系III−V族化合物半導体層の成長方法であって、
窒化物系III−V族化合物半導体層が窒化物系III−V族化合物半導体基板の主面上で第2の領域と直接接触しないようにした
ことを特徴とするものである。
第1の平均欠陥密度を有する結晶からなる第1の領域中に第1の平均欠陥密度より高い第2の平均欠陥密度を有する第2の領域を有する窒化物系III−V族化合物半導体基板の主面上に窒化物系III−V族化合物半導体層を成長させるようにした窒化物系III−V族化合物半導体層の成長方法であって、
窒化物系III−V族化合物半導体層が窒化物系III−V族化合物半導体基板の主面上で第2の領域と直接接触しないようにした
ことを特徴とするものである。
結晶からなる第1の領域中にこの第1の領域より結晶性が悪い第2の領域を有する窒化物系III−V族化合物半導体基板の主面上に窒化物系III−V族化合物半導体層を成長させるようにした窒化物系III−V族化合物半導体層の成長方法であって、
窒化物系III−V族化合物半導体層が窒化物系III−V族化合物半導体基板の主面上で第2の領域と直接接触しないようにした
ことを特徴とするものである。
第1の平均転位密度を有する結晶からなる第1の領域中に第1の平均転位密度より高い第2の平均転位密度を有する第2の領域を有する半導体基板の主面上に半導体層を成長させるようにした半導体層の成長方法であって、
半導体層が半導体基板の主面上で第2の領域と直接接触しないようにした
ことを特徴とするものである。
第1の平均欠陥密度を有する結晶からなる第1の領域中に第1の平均欠陥密度より高い第2の平均欠陥密度を有する第2の領域を有する半導体基板の主面上に半導体層を成長させるようにした半導体層の成長方法であって、
半導体層が半導体基板の主面上で第2の領域と直接接触しないようにした
ことを特徴とするものである。
結晶からなる第1の領域中にこの第1の領域より結晶性が悪い第2の領域を有する基板の主面上に半導体層を成長させるようにした半導体層の成長方法であって、
半導体層が半導体基板の主面上で第2の領域と直接接触しないようにした
ことを特徴とするものである。
第1の平均転位密度を有する結晶からなる第1の領域中に第1の平均転位密度より高い第2の平均転位密度を有する第2の領域を有する基板の主面上に層を成長させるようにした層の成長方法であって、
層が基板の主面上で第2の領域と直接接触しないようにした
ことを特徴とするものである。
第1の平均欠陥密度を有する結晶からなる第1の領域中に第1の平均欠陥密度より高い第2の平均欠陥密度を有する第2の領域を有する基板の主面上に層を成長させるようにした層の成長方法であって、
層が基板の主面上で第2の領域と直接接触しないようにした
ことを特徴とするものである。
結晶からなる第1の領域中にこの第1の領域より結晶性が悪い第2の領域を有する基板の主面上に層を成長させるようにした層の成長方法であって、
層が基板の主面上で第2の領域と直接接触しないようにした
ことを特徴とするものである。
上述のように構成されたこの発明においては、発光素子構造あるいは素子構造を形成する窒化物系III−V族化合物半導体層、あるいは半導体層、あるいは各種の材料からなる層が、窒化物系III−V族化合物半導体基板、あるいは半導体基板、あるいは基板の主面上で、第1の領域より平均転位密度が高い、あるいは平均欠陥密度が高い、あるいは結晶性が悪い第2の領域と直接接触しないようにしているので、発光素子構造あるいは素子構造を形成する窒化物系III−V族化合物半導体層、あるいは半導体層、あるいは各種の材料からなる層に第2の領域による悪影響が及ぶのを防止することができる。
図1および図2はこの発明の第1の実施形態において用いるGaN基板1を示し、図1Aは斜視図、図1Bは領域Bの最近接方向の断面図、図2は平面図である。このGaN基板1はn型で(0001)面(C面)方位である。ただし、GaN基板1はR面、A面またはM面方位のものであってもよい。このGaN基板1においては、平均転位密度が低い結晶からなる領域Aの中に、平均転位密度が高い結晶からなる領域Bが六方格子状に周期的に配列している。ここで、領域Bは不定多角柱状の形状を有するのが一般的であるが、図1Aにおいては、簡略化して円柱形状としてある(以下同様)。この場合、最近接の領域B同士を結ぶ直線はGaNの〈1−100〉方向およびそれと等価な方向と一致している。ただし、最近接の領域B同士を結ぶ直線をGaNの〈11−20〉方向およびそれと等価な方向と一致するようにしてもよい。領域BはGaN基板1を貫通している。このGaN基板1の厚さは例えば200〜600μmである。なお、図2の破線は領域Bの相対的な位置関係を示すためのものにすぎず、実在する(物理的な意味のある)線ではない(以下同様)。
このGaN基板1は、結晶成長技術を用いて例えば次のようにして製造することができる。
このGaN基板1の製造に用いる基本的な結晶成長メカニズムは、ファセット面からなる斜面を有して成長させ、そのファセット面斜面を維持して成長させることで転位を伝播させ、所定の位置に集合させるものである。このファセット面により成長した領域は、転位の移動により、低密度の欠陥領域となる。そのファセット面斜面下部には、明確な境界を持った高密度の欠陥領域を有して成長が行われ、転位は、高密度の欠陥領域の境界あるいはその内部に集合し、ここで消滅あるいは蓄積する。
この高密度の欠陥領域の形状によって、ファセット面の形状も異なる。欠陥領域がドット状の場合は、そのドットを底として、ファセット面が取り巻き、ファセット面からなるピットを形成する。また、欠陥領域がストライプ状の場合は、ストライプを谷底として、その両側にファセット面斜面を有し、横に倒した三角形のプリズム状のファセット面となる。
その後、成長層の表面に研削、研磨を施すことにより、表面を平坦化し、基板として使用することができる形態とすることができる。
また、上記の高密度の欠陥領域は、いくつかの状態があり得る。例えば、多結晶からなる場合がある。また、単結晶であるが、周りの低密度欠陥領域に対して微傾斜している場合もある。また、周りの低密度欠陥領域に対して、C軸が反転している場合もある。こうして、この高密度欠陥領域は、明確な境界を有しており、周りと区別される。
この高密度欠陥領域を有して成長させることにより、その周りのファセット面を埋め込むことなく、ファセット面を維持して成長を進行することができる。
この高密度欠陥領域は、下地基板上にGaNを結晶成長させる際に、高密度欠陥領域を形成する場所に、種をあらかじめ形成しておくことにより、発生させることができる。その種としては、非晶質あるいは多結晶の層を形成する。その上から、GaNを成長させることで、ちょうどその種の領域に、高密度欠陥領域を形成することができる。
このGaN基板1の具体的な製造方法は次のとおりである。まず、下地基板を用意する。この下地基板としては種々の基板を用いることができ、一般的なサファイア基板でもよいが、後工程で除去することを考慮すると、除去しやすいGaAs基板などを用いることが好ましい。そして、この下地基板上に、例えばSiO2 膜からなる種を形成する。この種の形状は、例えばドット状またはストライプ状とすることができる。この種は規則正しく、多数個形成することができる。より具体的には、この場合、種は、図2に示す領域Bの配置に対応した配置で形成する。その後、例えばハイドライド気相エピタキシー(HVPE)により、GaNを厚膜成長させる。成長後、GaNの厚膜層の表面には、種のパターン形状に応じたファセット面が形成される。この第1の実施形態のように種がドット状のパターンの場合は、ファセット面からなるピットが規則正しく形成される。一方、種がストライプ状のパターンの場合は、プリズム状のファセット面が形成される。
その後、下地基板を除去し、さらにGaNの厚膜層を研削加工、研磨加工し、表面を平坦化する。これによって、GaN基板1を製造することができる。ここで、GaN基板1の厚さは、自由に設定することができる。
このようにして製造されたGaN基板1は、C面が主面であり、その中に、所定のサイズのドット状(あるいはストライプ状)の高密度欠陥領域、すなわち領域Bが規則正しく形成された基板となっている。領域B以外の単結晶領域、すなわち領域Aは、領域Bに比べて低転位密度となっている。
次に、このレジストパターンをマスクとして絶縁膜15をエッチングすることにより、開口15aを形成する。
共振器のミラーについては、図10中の縦方向の直線に沿って、劈開などにより基板のスクライビングを行うことにより端面に形成されるが、その直線が領域Bを通らないので、領域Bにおける転位の影響を受けることはない。したがって、発光特性が良く、信頼性が高いGaN系半導体レーザを得ることができる。
以上により、図11に示すように、目的とするリッジ構造およびSCH構造を有するGaN系半導体レーザが製造される。
図12に示すように、この第2の実施形態においては、GaN基板1の領域Bの全部をエッチングにより除去し、その部分を完全に空洞化する。そして、図13に示すように、このGaN基板1上にMOCVD法などによりGaN系半導体層Lを成長させる。
上記以外のことは第1の実施形態と同様であるので、説明を省略する。
この第2の実施形態によっても、第1の実施形態と同様な利点を得ることができる。
図14に示すように、この第3の実施形態においては、第1の実施形態と同様にGaN基板1の領域Bの上部をエッチング除去するが、この場合、このエッチングは例えばRIEなどのドライエッチングにより行う。この後、領域Bの結晶性が領域Aの結晶性より悪いことを利用して、領域A上では成長が起きるが、領域B上では成長が起きないような成長条件でMOCVD法などによりGaN系半導体層Lを成長させる。この結果、GaN基板1の主面、すなわち領域A上にのみGaN系半導体層Lが成長するようにすることができる。
上記以外のことは第1の実施形態と同様であるので、説明を省略する。
この第3の実施形態によっても、第1の実施形態と同様な利点を得ることができる。
図15に示すように、この第4の実施形態においては、第1の実施形態と同様にGaN基板1の領域Bの上部をエッチング除去する。この後、領域Bの結晶性が領域Aの結晶性より悪いことを利用して、領域A上では成長が起きるが、領域B上では成長が起きないような成長条件でGaN系半導体層Lを横方向成長させる。この結果、GaN基板1の主面、すなわち領域A上からGaN系半導体層Lが横方向成長して領域Bの上方で会合し、最終的に表面を平坦化することができる。ただし、GaN系半導体層Lを会合させず、平坦化させないでもよい。
上記以外のことは第1の実施形態と同様であるので、説明を省略する。
この第4の実施形態によっても、第1の実施形態と同様な利点を得ることができる。
図16に示すように、この第5の実施形態においては、GaN基板1の主面のうち領域Bの部分を完全に覆うようにSiO2 膜などの絶縁膜18を形成する。この絶縁膜18は、領域Bを完全に覆うことができればどのような形状であってもよく、例えば、領域Bの形状に合わせて円形としても、領域Bを含む四角形その他の多角形としても、さらには一列に並んだ領域Bおよびその間の部分の領域Aを完全に覆うストライプ形状としてもよい。次に、図17に示すように、このGaN基板1上にMOCVD法などによりGaN系半導体層Lを成長させる。このとき、絶縁膜18が成長マスクの役割を果たすため、この絶縁膜18で覆われていない部分におけるGaN基板1の主面上にのみGaN系半導体層Lが成長する。
上記以外のことは第1の実施形態と同様であるので、説明を省略する。
この第5の実施形態によっても、第1の実施形態と同様な利点を得ることができる。
図18に示すように、この第6の実施形態においては、第5の実施形態と同様に、GaN基板1の主面のうち領域Bの部分を完全に覆うようにSiO2 膜などの絶縁膜18を形成する。次に、図18および図19に示す過程を経て、GaN基板1上にMOCVD法などを用いてELOによりGaN系半導体層Lを横方向成長させる。このとき、絶縁膜18上で横方向成長するGaN系半導体層Lが会合する。ただし、GaN系半導体層Lを会合させないようにしてもよい。
上記以外のことは第1の実施形態と同様であるので、説明を省略する。
この第6の実施形態によっても、第1の実施形態と同様な利点を得ることができる。
図20に示すように、この第7の実施形態においては、第1の実施形態と同様にGaN基板1の領域Bの上部をエッチング除去する。次に、GaN基板1の全面にSiO2 膜などの絶縁膜18を形成し、領域Bの除去部を埋める。次に、図21に示すように、例えばRIE法により絶縁膜18のエッチバックを行うことにより、領域Bの除去部にのみこの絶縁膜18を残す。この後、第5または第6の実施形態と同様に、GaN基板1上にGaN系半導体層Lを成長させる。
上記以外のことは第1の実施形態と同様であるので、説明を省略する。
この第7の実施形態によっても、第1の実施形態と同様な利点を得ることができる。
図22に示すように、この第8の実施形態においては、第1の実施形態と同様にGaN基板1の領域Bの上部をエッチング除去する。次に、GaN基板1の全面にSiO2 膜などの絶縁膜18を形成する。このとき、この絶縁膜18の厚さが、領域Bの除去部が完全に埋められない程度に小さいとする。次に、例えばRIE法により絶縁膜18のエッチバックを行うことにより、領域A上の絶縁膜18を除去する。この後、第5または第6の実施形態と同様に、GaN基板1上にGaN系半導体層Lを成長させる。
上記以外のことは第1の実施形態と同様であるので、説明を省略する。
この第8の実施形態によっても、第1の実施形態と同様な利点を得ることができる。
図23に示すように、この第9の実施形態においては、第1の実施形態と同様にGaN基板1の領域Bの上部をエッチング除去する。次に、GaN基板1の全面にSiO2 膜などの絶縁膜18を形成し、領域Bの除去部を埋めた後、この絶縁膜18をエッチングにより第5の実施形態と同様な形状にパターニングする。この後、第5または第6の実施形態と同様に、GaN基板1上にGaN系半導体層Lを成長させる。
上記以外のことは第1の実施形態と同様であるので、説明を省略する。
この第9の実施形態によっても、第1の実施形態と同様な利点を得ることができる。
図24に示すように、この第10の実施形態においては、第1の実施形態と同様にGaN基板1の領域Bの上部をエッチング除去するが、この場合、エッチング深さは十分に大きく、例えば数十μm程度とする。次に、図25に示すように、GaN基板1の全面にSiO2 膜などの絶縁膜18形成する。このとき、領域Bの除去部が深いため、この除去部は絶縁膜18によって完全には埋められず、内部に空洞が形成されるとする。次に、例えばRIE法により絶縁膜18のエッチバックを行うことにより、領域A上の絶縁膜18を除去する。この後、第5または第6の実施形態と同様に、GaN基板1上にGaN系半導体層Lを成長させる。
上記以外のことは第1の実施形態と同様であるので、説明を省略する。
この第10の実施形態によっても、第1の実施形態と同様な利点を得ることができる。
図27に示すように、この第11の実施形態においては、GaN基板1の領域Aの中に領域Bが六方格子状に周期的に配列していることは第1の実施形態と同様であるが、領域Aと領域Bとの間に、領域Aの平均転位密度と領域Bの平均転位密度との中間的な平均転位密度の領域Cが遷移領域として形成されていることが第1の実施形態と異なる。具体的には、領域Aの平均転位密度は2×106 cm-2以下、領域Bの平均転位密度は1×108 cm-2以上、領域Cの平均転位密度は1×108 cm-2より小さく、2×106 cm-2より大きく、例えば(1〜2)×107 cm-2程度である。領域Bの配列周期(最近接の領域Bの中心同士の間隔)は例えば300μm、その直径は例えば20μmである。また、領域Cの直径は例えば120μmである。
上記以外のことは第1の実施形態と同様であるので、説明を省略する。
この第11の実施形態によっても、第1の実施形態と同様な利点を得ることができる。
この第12の実施形態においては、第2の実施形態においてはGaN基板1の領域Bの全部をエッチングにより除去したのに対し、GaN基板1の領域Bおよび領域Cの両方の全部をエッチングにより除去する。
上記以外のことは第1および第11の実施形態と同様であるので、説明を省略する。
この第12の実施形態によっても、第1の実施形態と同様な利点を得ることができる。
この第13の実施形態においては、第3の実施形態においてはGaN基板1の領域Bの上部をエッチングにより除去したのに対し、GaN基板1の領域Bおよび領域Cの両方の上部をエッチングにより除去する。
上記以外のことは第1および第11の実施形態と同様であるので、説明を省略する。
この第13の実施形態によっても、第1の実施形態と同様な利点を得ることができる。
この第14の実施形態においては、第4の実施形態においてはGaN基板1の領域Bの上部をエッチングにより除去したのに対し、GaN基板1の領域Bおよび領域Cの両方の上部をエッチングにより除去する。
上記以外のことは第1および第11の実施形態と同様であるので、説明を省略する。
この第14の実施形態によっても、第1の実施形態と同様な利点を得ることができる。
この第15の実施形態においては、第5の実施形態においてはGaN基板1の領域Bを絶縁膜18により覆ったのに対し、GaN基板1の領域Bおよび領域Cの両方を絶縁膜18により覆う。
上記以外のことは第1、第5および第11の実施形態と同様であるので、説明を省略する。
この第15の実施形態によっても、第1の実施形態と同様な利点を得ることができる。
この第16の実施形態においては、第6の実施形態においてはGaN基板1の領域Bを絶縁膜18により覆ったのに対し、GaN基板1の領域Bおよび領域Cの両方を絶縁膜18により覆う。
上記以外のことは第1、第5および第11の実施形態と同様であるので、説明を省略する。
この第16の実施形態によっても、第1の実施形態と同様な利点を得ることができる。
この第17の実施形態においては、第7の実施形態においてはGaN基板1の領域Bの上部をエッチングにより除去したのに対し、GaN基板1の領域Bおよび領域Cの両方の上部をエッチングにより除去する。
上記以外のことは第1、第5および第11の実施形態と同様であるので、説明を省略する。
この第17の実施形態によっても、第1の実施形態と同様な利点を得ることができる。
この第18の実施形態においては、第8の実施形態においてはGaN基板1の領域Bの上部をエッチングにより除去したのに対し、GaN基板1の領域Bおよび領域Cの両方の上部をエッチングにより除去する。
上記以外のことは第1、第5および第11の実施形態と同様であるので、説明を省略する。
この第18の実施形態によっても、第1の実施形態と同様な利点を得ることができる。
この第19の実施形態においては、第9の実施形態においてはGaN基板1の領域Bの上部をエッチングにより除去したのに対し、GaN基板1の領域Bおよび領域Cの両方の上部をエッチングにより除去する。
上記以外のことは第1、第5および第11の実施形態と同様であるので、説明を省略する。
この第19の実施形態によっても、第1の実施形態と同様な利点を得ることができる。
この第20の実施形態においては、第10の実施形態においてはGaN基板1の領域Bの上部をエッチングにより除去したのに対し、GaN基板1の領域Bおよび領域Cの両方の上部をエッチングにより除去する。
上記以外のことは第1、第5および第11の実施形態と同様であるので、説明を省略する。
この第20の実施形態によっても、第1の実施形態と同様な利点を得ることができる。
図28に示すように、この第21の実施形態においては、第1の実施形態と異なり、長方形の素子領域2の輪郭線は、その長辺および短辺とも、領域Bの中心同士を結ぶ直線からなる。この場合も、レーザストライプ3の位置は、素子領域2の短辺の中点同士を結ぶ線上とする。こうすることにより、領域Bの影響が発光領域に及ぶことを避けることができる。
ここで、領域Bは転位が多いので、領域Aよりも壊れやすいと考えられる。したがって、領域B同士を結ぶ直線に沿ってスクライビングを行うと、領域Bがいわばミシン目のような役割を果たして領域Aの部分もきれいに劈開される。この際、領域Bの部分の端面は転位が多いため、必ずしも平坦にならないが、その間の領域Aの部分の端面は平坦となる。
上記以外のことは第1の実施形態と同様であるので、説明を省略する。
この第21の実施形態によっても、第1の実施形態と同様な利点を得ることができる。
図29はこの第22の実施形態において用いるGaN基板を示す平面図である。図29に示すように、この第22の実施形態においては、領域Bがレーザストライプ3に含まれないように素子領域2が画定される。ここで、レーザストライプ3は領域Bから50μm以上離れている。この場合、素子領域2には2個の領域Bが含まれることになる。
上記以外のことは第1の実施形態と同様であるので、説明を省略する。
この第22の実施形態によれば、第1の実施形態と同様な利点を得ることができる。
図30はこの第23の実施形態において用いるGaN基板を示す平面図である。このGaN基板1はn型でC面方位である。ただし、GaN基板1はR面、A面またはM面方位のものであってもよい。このGaN基板1においては、平均転位密度が低い結晶からなる領域Aの中に平均転位密度が高い結晶からなる領域BがGaNの〈11−20〉方向に例えば400μm間隔で周期的に配列し、〈11−20〉方向と直交する〈1−100〉方向に例えば20〜100μm間隔で周期的に配列している。ただし、〈11−20〉方向と〈1−100〉方向とを入れ替えてもよい。
上記以外のことは第1の実施形態と同様であるので、説明を省略する。
この第23の実施形態によれば、第1の実施形態と同様な利点を得ることができる。
図32に示すように、この第24の実施形態においては、第23の実施形態と同様なGaN基板1を用いるが、レーザストライプ3に平行な一つの端面が〈1−100〉方向の領域Bの列を通り、他方の端面がこの領域Bの列から離れた位置を通る点で、第23の実施形態と異なる。この場合、素子領域2には領域Bの列は実質的に含まれない。
上記以外のことは第23および第1の実施形態と同様であるので、説明を省略する。
この第24の実施形態によれば、第1の実施形態と同様な利点を得ることができる。
図33に示すように、この第25の実施形態においては、第23の実施形態と同様なGaN基板1を用いるが、レーザストライプ3に平行な一対の端面がいずれも〈1−100〉方向の領域Bの列の間に位置し、かつ、レーザストライプ3がこの領域Bの列の間の領域の中央付近に位置するように素子領域2が画定される点で、第23の実施形態と異なる。この場合、素子領域2には領域Bの列は実質的に含まれない。
上記以外のことは第23および第1の実施形態と同様であるので、説明を省略する。
この第25の実施形態によれば、第1の実施形態と同様な利点を得ることができる。
図34に示すように、この第26の実施形態においては、第23の実施形態と同様なGaN基板1を用いるが、レーザストライプ3に平行な一つの端面が〈1−100〉方向の領域Bの列を通り、他方の端面がこの領域Bの列に直ぐ隣接する領域Bの列とその次の領域Bの列との間に位置し、かつ、レーザストライプ3が領域Bの列から50μm以上離れた位置を通る点で、第23の実施形態と異なる。この場合、素子領域2には領域Bの列は1本含まれる。
上記以外のことは第23および第1の実施形態と同様であるので、説明を省略する。
この第26の実施形態によれば、第1の実施形態と同様な利点を得ることができる。
図35に示すように、この第27の実施形態においては、第23の実施形態と同様なGaN基板1を用いるが、レーザストライプ3に平行な一つの端面が〈1−100〉方向の領域Bの列から離れた位置を通り、他方の端面がこの領域Bの列に直ぐ隣接する領域Bの列とその次の領域Bの列との間に位置し、かつ、レーザストライプ3が領域Bの列から50μm以上離れた位置を通る点で、第23の実施形態と異なる。この場合、素子領域2には領域Bの列は1本含まれる。
上記以外のことは第23および第1の実施形態と同様であるので、説明を省略する。
この第27の実施形態によれば、第1の実施形態と同様な利点を得ることができる。
図36はこの第28の実施形態において用いるGaN基板1を示す平面図である。このGaN基板1は、領域BがGaNの〈11−20〉方向に例えば200μm間隔で周期的に配列していることを除いて、第10の実施形態において用いたGaN基板1と同様である。この場合、素子領域2には領域Bの列は2本含まれる。
上記以外のことは第23および第1の実施形態と同様であるので、説明を省略する。
この第28の実施形態によれば、第1の実施形態と同様な利点を得ることができる。
図37はこの第29の実施形態において用いるGaN基板を示す平面図である。このGaN基板1はn型でC面方位である。ただし、GaN基板1はR面、A面またはM面方位のものであってもよい。このGaN基板1においては、平均転位密度が低い結晶からなる領域Aの中に、平均転位密度が高い結晶からなり、GaNの〈1−100〉方向に線状に延在する領域Bが〈1−100〉方向と直交する〈11−20〉方向に例えば400μm間隔で周期的に配列している。ただし、〈1−100〉方向と〈11−20〉方向とを入れ替えてもよい。
上記以外のことは第1の実施形態と同様であるので、説明を省略する。
この第29の実施形態によれば、第1の実施形態と同様な利点を得ることができる。
図39に示すように、この第30の実施形態においては、第29の実施形態と同様なGaN基板1を用いるが、レーザストライプ3に平行な一つの端面が領域Bを通り、他方の端面がこの領域Bの列から離れた位置を通る点で、第29の実施形態と異なる。この場合、素子領域2には領域Bの列は実質的に含まれない。
上記以外のことは第29および第1の実施形態と同様であるので、説明を省略する。
この第30の実施形態によれば、第1の実施形態と同様な利点を得ることができる。
図40に示すように、この第31の実施形態においては、第29の実施形態と同様なGaN基板1を用いるが、レーザストライプ3に平行な一対の端面がいずれも領域Bの間に位置し、かつ、レーザストライプ3がこの領域Bの間の領域の中央付近に位置するように素子領域2が画定される点で、第29の実施形態と異なる。この場合、素子領域2には領域Bの列は実質的に含まれない。
上記以外のことは第29および第1の実施形態と同様であるので、説明を省略する。
この第31の実施形態によれば、第1の実施形態と同様な利点を得ることができる。
図41に示すように、この第32の実施形態においては、第29の実施形態と同様なGaN基板1を用いるが、レーザストライプ3に平行な一つの端面が領域Bを通り、他方の端面がこの領域Bの列に直ぐ隣接する領域Bとその次の領域Bとの間に位置し、かつ、レーザストライプ3が領域Bから50μm以上離れた位置を通る点で、第29の実施形態と異なる。この場合、素子領域2には領域Bは1本含まれる。
上記以外のことは第29および第1の実施形態と同様であるので、説明を省略する。
この第32の実施形態によれば、第1の実施形態と同様な利点を得ることができる。
図42に示すように、この第33の実施形態においては、第29の実施形態と同様なGaN基板1を用いるが、レーザストライプ3に平行な一つの端面が領域Bから離れた位置を通り、他方の端面がこの領域Bに直ぐ隣接する領域Bとその次の領域Bとの間に位置し、かつ、レーザストライプ3が領域Bから50μm以上離れた位置を通る点で、第29の実施形態と異なる。この場合、素子領域2には領域Bの列は1本含まれる。
上記以外のことは第29および第1の実施形態と同様であるので、説明を省略する。
この第33の実施形態によれば、第1の実施形態と同様な利点を得ることができる。
図43はこの第34の実施形態において用いるGaN基板1を示す平面図である。このGaN基板1は、領域BがGaNの〈11−20〉方向に例えば200μm間隔で周期的に配列していることを除いて、第29の実施形態において用いたGaN基板1と同様である。この場合、素子領域2には領域Bの列は2本含まれる。
上記以外のことは第29および第1の実施形態と同様であるので、説明を省略する。
この第34の実施形態によれば、第1の実施形態と同様な利点を得ることができる。
また、上述の実施形態においては、劈開により共振器端面を形成しているが、共振器端面は例えばRIEのようなドライエッチングにより形成してもよい。
Claims (21)
- 下地基板上に非晶質または多結晶の層からなる種を50μm以上の間隔で規則的に形成し、この種が形成された上記下地基板上に窒化物系III−V族化合物半導体をファセット面からなる斜面を有して成長させ、そのファセット面からなる斜面を維持して成長させることで転位を伝播させ、上記種の領域に集合させた後、上記下地基板を除去し、さらに上記窒化物系III−V族化合物半導体の表面を平坦化することにより製造された、第1の平均転位密度を有する単結晶からなる第1の領域中に上記第1の平均転位密度より高い第2の平均転位密度を有する複数の第2の領域が規則的に配列しており、上記第2の領域が多結晶、上記第1の領域に対して微傾斜した単結晶または上記第1の領域に対してC軸が反転している単結晶からなる窒化物系III−V族化合物半導体基板であって上記第2の領域は上記窒化物系III−V族化合物半導体基板を貫通しているものの主面上に素子構造を形成する窒化物系III−V族化合物半導体層を成長させるに際し、上記窒化物系III−V族化合物半導体層を成長させる前にエッチングにより上記第2の領域を上記窒化物系III−V族化合物半導体基板の主面から少なくとも一部除去しておくようにした半導体素子の製造方法。
- 上記窒化物系III−V族化合物半導体層を成長させる前に上記第2の領域を上記窒化物系III−V族化合物半導体基板の主面から所定の深さまで除去しておくようにした請求項1記載の半導体素子の製造方法。
- 上記所定の深さは1μm以上である請求項2記載の半導体素子の製造方法。
- 上記窒化物系III−V族化合物半導体層を成長させる前に上記第2の領域を全部除去しておくようにした請求項1記載の半導体素子の製造方法。
- 上記エッチングはウエットエッチングである請求項1記載の半導体素子の製造方法。
- 上記エッチングはドライエッチングである請求項1記載の半導体素子の製造方法。
- 上記エッチングは熱化学エッチングである請求項1記載の半導体素子の製造方法。
- 下地基板上に非晶質または多結晶の層からなる種を50μm以上の間隔で規則的に形成し、この種が形成された上記下地基板上に窒化物系III−V族化合物半導体をファセット面からなる斜面を有して成長させ、そのファセット面からなる斜面を維持して成長させることで転位を伝播させ、上記種の領域に集合させた後、上記下地基板を除去し、さらに上記窒化物系III−V族化合物半導体の表面を平坦化することにより製造された、第1の平均転位密度を有する単結晶からなる第1の領域中に上記第1の平均転位密度より高い第2の平均転位密度を有する複数の第2の領域が規則的に配列しており、上記第2の領域が多結晶、上記第1の領域に対して微傾斜した単結晶または上記第1の領域に対してC軸が反転している単結晶からなる窒化物系III−V族化合物半導体基板であって上記第2の領域は上記窒化物系III−V族化合物半導体基板を貫通しているものの主面上に素子構造を形成する窒化物系III−V族化合物半導体層を成長させるに際し、上記窒化物系III−V族化合物半導体層を成長させる前に上記第2の領域の表面を絶縁膜、高融点金属膜または高融点金属窒化膜からなる被覆層で覆っておくようにした半導体素子の製造方法。
- 上記第2の領域が上記窒化物系III−V族化合物半導体基板の主面から所定の深さまで除去されている請求項8記載の半導体素子の製造方法。
- 上記第2の領域が除去された部分が上記被覆層により埋められている請求項9記載の半導体素子の製造方法。
- 上記被覆層の表面は上記窒化物系III−V族化合物半導体基板の主面より高い位置にある請求項8記載の半導体素子の製造方法。
- 上記被覆層の表面は上記窒化物系III−V族化合物半導体基板の主面と一致している請求項8記載の半導体素子の製造方法。
- 上記窒化物系III−V族化合物半導体基板はC面方位である請求項1または8記載の半導体素子の製造方法。
- 互いに隣接する二つの上記第2の領域の間隔は100μm以上である請求項1または8記載の半導体素子の製造方法。
- 上記第2の領域の直径は10μm以上100μm以下である請求項1または8記載の半導体素子の製造方法。
- 上記第2の領域の平均転位密度は1×108 cm-2以上である請求項1または8記載の半導体素子の製造方法。
- 上記第1の領域の平均転位密度は2×106 cm-2以下、上記第2の領域の平均転位密度は1×108 cm-2以上である請求項1または8記載の半導体素子の製造方法。
- 上記窒化物系III−V族化合物半導体基板はGaNからなる請求項1または8記載の半導体素子の製造方法。
- 上記半導体素子は半導体発光素子である請求項1または8記載の半導体素子の製造方法。
- 上記半導体発光素子は半導体レーザである請求項19記載の半導体素子の製造方法。
- 上記半導体発光素子は発光ダイオードである請求項19記載の半導体素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008161116A JP4802220B2 (ja) | 2008-06-20 | 2008-06-20 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008161116A JP4802220B2 (ja) | 2008-06-20 | 2008-06-20 | 半導体素子の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001315704A Division JP4388720B2 (ja) | 2001-10-12 | 2001-10-12 | 半導体発光素子の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008227546A JP2008227546A (ja) | 2008-09-25 |
JP4802220B2 true JP4802220B2 (ja) | 2011-10-26 |
Family
ID=39845692
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008161116A Expired - Fee Related JP4802220B2 (ja) | 2008-06-20 | 2008-06-20 | 半導体素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4802220B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5148729B2 (ja) * | 2011-05-16 | 2013-02-20 | 株式会社東芝 | 窒化物半導体素子の製造方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3471685B2 (ja) * | 1999-03-17 | 2003-12-02 | 三菱電線工業株式会社 | 半導体基材及びその製造方法 |
JP4145437B2 (ja) * | 1999-09-28 | 2008-09-03 | 住友電気工業株式会社 | 単結晶GaNの結晶成長方法及び単結晶GaN基板の製造方法と単結晶GaN基板 |
JP2001111174A (ja) * | 1999-10-06 | 2001-04-20 | Fuji Photo Film Co Ltd | 半導体素子用基板およびその製造方法およびその半導体素子用基板を用いた半導体素子 |
-
2008
- 2008-06-20 JP JP2008161116A patent/JP4802220B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008227546A (ja) | 2008-09-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4388720B2 (ja) | 半導体発光素子の製造方法 | |
JP3864735B2 (ja) | 半導体発光素子およびその製造方法 | |
KR100893232B1 (ko) | 반도체 발광소자 및 반도체 소자 | |
JP3785970B2 (ja) | Iii族窒化物半導体素子の製造方法 | |
US20100317136A1 (en) | Method for producing semiconductor light emitting device, method for producing semiconductor device, method for producing device, method for growing nitride type iii-v group compound semiconductor layer, method for growing semiconductor layer, and method for growing layer | |
JP3839580B2 (ja) | 半導体基板の製造方法 | |
JP2000223417A (ja) | 半導体の成長方法、半導体基板の製造方法および半導体装置の製造方法 | |
JP4920152B2 (ja) | 構造基板の製造方法および半導体素子の製造方法 | |
JP2000183451A (ja) | 半導体レーザ素子およびその製造方法 | |
JP3804335B2 (ja) | 半導体レーザ | |
JP3900196B2 (ja) | Iii族窒化物半導体光素子 | |
JP4631214B2 (ja) | 窒化物半導体膜の製造方法 | |
JP4802220B2 (ja) | 半導体素子の製造方法 | |
JP2002151418A (ja) | 窒化物系iii−v族化合物半導体基板およびその製造方法ならびに半導体装置およびその製造方法 | |
JP5874689B2 (ja) | 半導体発光素子およびその製造方法 | |
JP4394800B2 (ja) | ナイトライド系iii−v族化合物半導体装置及びその製造方法 | |
JP3938207B2 (ja) | 半導体発光素子の製造方法 | |
JP4969210B2 (ja) | 半導体レーザおよびその製造方法 | |
JP4049200B2 (ja) | Iii族窒化物半導体光素子 | |
JP5160828B2 (ja) | 窒化物系半導体素子の製造方法 | |
JP3975971B2 (ja) | 半導体レーザの製造方法 | |
JP2003007999A (ja) | 窒化物系iii−v族化合物半導体基板およびその製造方法ならびに半導体発光素子の製造方法ならびに半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080620 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080708 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110802 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110808 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140812 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4802220 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |