JP4800732B2 - 半導体ディスクドライブ - Google Patents

Description

本発明は、半導体記憶装置及び半導体装置に関し、特に、不揮発性のメモリセルを用いたデータの保存に適用して有効な技術に関するものである。

コンピュータ等の情報処理装置には種々のデータ記憶システムが用いられており、その中で比較的大容量の情報を継続して記憶するデータの保存用途には、磁気を利用したハードディスクドライブ等が主に用いられている。

このハードディスクドライブでは、大容量化及び処理の高速化を図るためにデータを記録するディスクと磁気ヘッドとは、０．１μｍ程度の極狭い間隔を保った状態で、ディスクが高速回転している。このため、動作中の衝撃や異物の侵入等によってディスクが破壊されるクラッシュが発生することがあり、通常はディスクが破壊されると保存されていたデータが全て失われ修復することが困難である。

近年微細化の進展等によって、電源電圧を遮断しても情報を保持する不揮発性メモリの大容量化が進んでおり、こうした不揮発性メモリを複数搭載した半導体記憶装置がハードディスクドライブの代替として使われ始めており、フラッシュメモリドライブ或いはシリコンディスクドライブと呼ばれている。

このシリコンディスクドライブは、ハードディスクドライブと比較した場合に、駆動系がないことから耐震性・耐衝撃性に優れ、ヘッドの移動が不要であることからシーク時間が不要になり高速に作動し、加えて低消費電力化・小型化が容易となる等の利点がある。

また、高度の信頼性が求められるシステムでは、前記クラッシュ等の対策として、ハードディスクドライブに、一定期間の使用或いは一定時間の作動による管理寿命を設定し、経時的な使用により管理寿命に達した装置を交換する維持管理を行なっている。シリコンディスクドライブでは、こうした維持管理が不用となることから、維持管理に要する機器や作業の費用が低減し、維持管理のための運転停止時間等をなくすことができる。

しかし、シリコンディスクドライブに用いられるフラッシュメモリでは、メモリセルのフローティングゲートへ電子を注入・放出することによって情報の書き込み或いは消去が行われている。

このため、情報の書き換えのたびに電子の通過によってゲート絶縁膜が影響を受けてゲート絶縁膜が次第に劣化し、経時的に情報の書き換えを繰り返すことによってメモリセルの動作が不安定になる、或いは動作が不能になることがある。

フラッシュメモリでは複数のメモリセルから成るブロックごとに情報の書き換えが行われており、経時的なメモリセルの動作不良によるトラブルを回避するために、ブロックごとにデータの書き換え回数を例えば１×１０^５回程度に制限し、一定の書き換え回数を越えたブロックについては使用を停止している。

このため下記特許文献１では、書き込みデータのデータサイズに応じて、書き込み単位が異なる複数種のフラッシュＥＥＰＲＯＭチップが切り替えられるように、アクセス先を制御するアクセス先制御手段を具備する半導体ディスク装置が提案されている。

また、下記特許文献２では、データメモリ領域のエラーとなった領域を代替する代替メモリ領域及び代替メモリのアドレスをエラー情報として有するエラーメモリ領域を設け、デバイスドライバのアクセス機能により読み書き制御を可能としたＦＥＥＰＲＯＭディスク管理システムが提案されている。

特開平６−５２６９１号公報 特開２０００−９９４０８号公報

しかし、前記特許文献２に記載の技術では、メモリチップのブロックサイズのみによってチップを切り替えるので、用途が限定されたものになってしまい実用性が低くなる。

また、前記特許文献２に記載の技術では、データメモリ領域の他に、代替メモリ領域及びエラーメモリ領域が必要となり、ディスク装置の容量が低下することになる。

本発明の課題は、これらの問題点を解決し、フラッシュメモリ等の不揮発性メモリについて、書き換え回数を低減させることが可能な技術を提供することにある。本発明の前記ならびにその他の課題と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
複数のメモリセルを集積した半導体記憶回路を形成した半導体装置を複数搭載し、この半導体装置にデータを保存する半導体記憶装置において、前記半導体記憶回路を形成した半導体装置として、第１の半導体装置と、第２の半導体装置とを有し、前記第１の半導体装置の記憶回路は、前記第２の半導体装置の記憶回路と比較して、ブロックサイズが小さく書き換え耐性が高い。

また、複数のメモリセルを集積した半導体記憶回路を有し、この半導体記憶回路にデータを保存する半導体装置において、前記半導体記憶回路として、第１の半導体記憶回路と、第２の半導体記憶回路とを有し、前記第１の半導体記憶回路が、第２の半導体記憶回路と比較して、ブロックサイズが小さく書き換え耐性が高い。

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
（１）本発明によれば、保存するデータのサイズによりフラッシュメモリを選択して書き込みを行なうことができるという効果がある。
（２）本発明によれば、上記効果（１）により、内蔵フラッシュメモリの書き換え回数を低減させることができるという効果がある。
（３）本発明によれば、上記効果（１）により、フラグメントの発生を低減することが可能となるという効果がある。
（４）本発明によれば、上記効果（２）（３）により、装置の寿命低下を防止することができるという効果がある。

（実施の形態１）
以下、本発明の実施の形態を説明する。なお、実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。

図１は、本発明の一実施の形態であるシリコンディスクドライブがホスト装置と接続されている状態を示すブロック図である。

先ず、ホスト装置１では、ＭＰＵ２の演算処理に必要なデータ及び演算処理によって得られたデータが揮発性のＲＡＭ(Random Access Memory)３に一時的に記録されている。これらのデータの中から保存の必要なものが、インタフェース４を介してシリコンディスクドライブ５に伝送されて書き込まれる。同様にシリコンディスクドライブ５に保存されているデータから演算処理に必要なデータが読み出され、インタフェース４を介してＭＰＵ２に伝送される。

本実施の形態の半導体記憶装置であるシリコンディスクドライブがホスト装置と接続されている状態を示すブロック図である。シリコンディスクドライブ５では、ホスト装置１のインタフェース４にコントローラ６が接続されており、不揮発性のメモリセルを複数集積し半導体記憶回路を形成した複数のフラッシュメモリがこのコントローラ６に接続されている。ここでは一例として、ＡＮＤ型のフラッシュメモリ７ａが２個、ＮＡＮＤ型のフラッシュメモリ７ｂが８個接続されているが、必要とする容量や用途によって、適宜の数を接続することが可能である。

デジタル情報の処理では、データの最小単位はバイト（以下、Ｂで表す）であり、記憶装置の容量はこのバイトで表されている。８ビットが１Ｂとなっているので、シリコンディスクドライブ５では、１ＧＢの記憶容量を得るためには、８ギガビットのメモリが必要になり、ＮＡＮＤ型のフラッシュメモリ７ｂであれば、２ギガビットのメモリチップを４個搭載することになる。しかし、同等の技術で製造したＡＮＤ型のフラッシュメモリ７ａであれば、メモリセルのサイズが異なるために、同等のチップサイズでは５１２メガビットの容量となり、１ＧＢの記憶容量を得るためには、メモリチップを１６個搭載することになる。

これまでデータの保存に用いられてきたハードディスクドライブでは、ディスクにデータを記録する際の最小単位であるセクタごとに区切られており、このセクタはデータを管理する単位としては小さすぎるので、複数のセクタをまとめたクラスタを最小単位としている。

このクラスタのサイズは、ファイルシステムによって異なり、例えば、装置の記憶容量によって５１２Ｂ〜６４ＫＢとなっている。データ管理の問題から記憶装置の記憶容量が大きくなると、クラスタサイズも大きくせざるを得ない。データの保存はクラスタ単位で行なわれるので、１Ｂのデータであっても、その保存には１クラスタが必要になる。

同様に、フラッシュメモリでは、単一のチップが複数のブロックに分割されており、このブロック単位でデータの一括消去が可能である。また、夫々のブロックはページに分割されており、このページが書き込みの最小単位となっている。このため、１Ｂのデータであっても、その保存には１ページが必要になる。

また、単純にデータの書き込みを行なうのであればページ単位で行なうことができるが、データの記録された領域に別のデータを記録する上書きの場合には、書き込みに先立って前に記録されたデータの消去を行なう必要があり、この消去はブロック単位で行なわなければならない。このため、１Ｂのデータであっても、その保存には１ブロックの消去が必要になる。

ＮＡＮＤ型のフラッシュメモリでは、２ギガビットのメモリチップを例にすると、例えば容量が１２８ＫＢのブロックに分割されており、夫々のブロックは例えば容量が１ＫＢのページに分割されている。

ＡＮＤ型のフラッシュメモリでは、５１２メガビットのメモリチップを例にすると、例えば容量が２ＫＢのブロックに分割されており、夫々のブロックは例えば容量が５１２Ｂのページに分割されている。

このため、データを保存しようとするブロックに、必要なデータと不要なデータが混在するフラグメントが生じている場合には、必要なデータを整理して、一緒に書き込むことになり、データ整理のために書き込み速度が低下する、或いは書き換え回数が増加するという問題が生じる。

そこで、本発明では、複数種類のフラッシュメモリとして、第１のフラッシュメモリと、第２のフラッシュメモリとを搭載しており、前記第１のフラッシュメモリは、前記第２のフラッシュメモリと比較して、ブロックサイズが小さく書き換え耐性が高くしてある。

具体的には、前記第１の半導体記憶装置がＡＮＤ型のフラッシュメモリ７ａであり、前記第２の半導体装置がＮＡＮＤ型のフラッシュメモリ７ｂとなっている。

ＮＡＮＤ型のフラッシュメモリ７ｂは、高集積化が可能であり、大容量を得るのに適しているが、ブロックサイズが大きくなる。そこで、ブロックサイズの小さなＡＮＤ型のフラッシュメモリ７ａと組み合わせて、フラグメントの発生を低減することが可能となる。

ＡＮＤ型のフラッシュメモリ７ａとＮＡＮＤ型のフラッシュメモリ７ｂとは、ともにデータアクセスがシーケンシャルアクセスであり、書き込み速度に大きな差が生じないことから適合性が高い。ここで第１のフラッシュメモリとして、ＡＮＤ型に変えて例えばＮＯＲ型のフラッシュメモリを採用した場合には、第２のフラッシュメモリであるＮＡＮＤ型との書き込み速度の差があり、ランダムアクセスであるために、単一のシステムとしては使いにくいものとなる。

コントローラ６は、保存するデータのサイズによりフラッシュメモリを選択し、予め設定された基準値よりも小さければＡＮＤ型のフラッシュメモリ７ａに書き込みを行ない、予め設定された基準値よりも大きければＮＡＮＤ型のフラッシュメモリ７ｂに書き込みを行なう。

ＡＮＤ型のフラッシュメモリ７ａでは、データを複数に分割し並列して書き込みを行なうことができるが、データを分割して書き込む場合には、書込み速度の低下が問題となる。

そこで、データサイズの基準値としては、例えばＡＮＤ型のブロックサイズにバンク数を掛けたものとすれば、書き込みの速度に与える影響を抑えることが可能となる。前述した５１２メガビットのメモリチップを例にすると、ＡＮＤ型のフラッシュメモリ７ａに、ブロックサイズの２ＫＢにバンク数を掛けたものになる。バンク数が現在は４程度となっており、将来的には８程度に増加することが検討されているので、最大で８ＫＢ〜１６ＫＢのデータまでＡＮＤ型のフラッシュメモリ７ａに保存することができる。

図２に示すのは、本実施の形態のシリコンディスクドライブへの書き込みを示すフロー図である。保存するデータは、コントローラ６でデータサイズを判別し、基準値よりも大きければ、ＮＡＮＤ型フラッシュメモリ７ｂに書き込みを行ない、プログラムを終了する。

保存するデータが、基準値以下でありブロックサイズよりも大きければ、データを分割してＡＮＤ型フラッシュメモリ７ａに書き込みを行ない、プログラムを終了する。保存するデータが、ブロックサイズ以下であれば、データをそのままＡＮＤ型フラッシュメモリ７ａに書き込みを行ない、プログラムを終了する。

図３は、本実施の形態の変形例を示すブロック図である。この例ではホスト装置がＯＳ(Operating System)で制御されており、ホスト装置１のＭＰＵ２或いはインタフェース４に設けたロジックが、保存するデータのサイズによりフラッシュメモリ７ａ，７ｂを選択し、それぞれのコントローラ６ａ，６ｂに伝送し、書き込みを行なう。この例では、コントローラ６が選択を行なわないので、汎用のコントローラをそのまま使用することができる。

（実施の形態２）
前述した実施の形態のシリコンディスクドライブでは、複数種のフラッシュメモリを搭載していたが、本実施の形態では、不揮発性のメモリセルを複数集積した半導体記憶回路を有し、この半導体記憶回路にデータを保存する半導体装置について単一のチップに、複数種の記憶回路を形成してある。

本実施の形態では、前記半導体記憶回路として、第１の半導体記憶回路と、第２の半導体記憶回路とを有し、前記第１の半導体記憶回路は、第２の半導体記憶回路と比較して、ブロックサイズが小さく書き換え耐性が高くしてある。

具体的には、前記第１の半導体記憶回路がＡＮＤ型のフラッシュメモリ領域９ａであり、前記第２の半導体記憶回路がＮＡＮＤ型のフラッシュメモリ領域９ｂとなっている。ＡＮＤ型領域９ａとＮＡＮＤ型領域９ｂとは、必要とする容量や用途によって、適宜の記憶容量とすることが可能である。

ＮＡＮＤ型のフラッシュメモリ領域９ｂは、高集積化が可能であり、大容量を得るのに適しているが、ブロックサイズが大きくなる。そこで、ブロックサイズの小さなＡＮＤ型のフラッシュメモリ領域９ａと組み合わせて、フラグメントの発生を低減することが可能となる。

コントローラ６は、保存するデータのサイズによりフラッシュメモリを選択し、予め設定された基準値よりも小さければＡＮＤ型のフラッシュメモリ領域９ａに書き込みを行ない、予め設定された基準値よりも大きければＮＡＮＤ型のフラッシュメモリ領域９ｂに書き込みを行なう。

ＡＮＤ型のフラッシュメモリ領域９ａでは、データを複数に分割し並列して書き込みを行なうことができるが、データを分割して書き込む場合には、書込み速度の低下が問題となる。そこで、データサイズの基準値としては、例えばＡＮＤ型のブロックサイズにバンク数を掛けたものとすれば、書き込みの速度に与える影響を抑えることが可能となる。

なお、コントローラ６を半導体装置８に組み込んで一体に集積化することも可能である。

以上、本発明を、前記実施の形態に基づき具体的に説明したが、本発明は、前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。

例えば、近年、演算処理を実行するＣＰＵ(Central Processing Unit)に加えて、入出力等の周辺回路、キャッシュメモリ、プログラムコードが書き込まれたＲＯＭ等を単一のチップに集積したＭＰＵ(Micro Processing Unit)のＲＯＭとしてフラッシュメモリが用いられている。前述の説明の半導体装置として、こうしたＭＰＵに本発明を適用することも可能である。

本発明の一実施の形態であるシリコンディスクドライブがホスト装置と接続されている状態を示すブロック図である。 図１に示すシリコンディスクドライブへの書き込みを示すフロー図である。 図１に示すシリコンディスクドライブの変形例を示すブロック図である。 本発明の他の実施の形態である半導体装置を示すブロック図である。

符号の説明

１…ホスト装置、２…ＭＰＵ、３…ＲＡＭ、４…インタフェース、５…シリコンディスクドライブ、６，６ａ，６ｂ…コントローラ、７ａ…ＡＮＤ型フラッシュメモリ、７ｂ…ＮＡＮＤ型フラッシュメモリ、８…半導体装置、９ａ…ＡＮＤ型領域、９ｂ…ＮＡＮＤ型領域。

Claims (5)

1. 第１のブロックサイズで構成された第１の半導体メモリチップの複数個と、
   前記第１のブロックサイズよりも大きい第２のブロックサイズで構成された第２の半導体メモリチップの複数個と、
   前記半導体メモリチップへのデータ書き込みを制御するコントローラと、
   が搭載され、
   前記コントローラは、ホストの要求する書き込みデータのサイズが予め設定された基準値より小さいときは前記第１の半導体メモリチップに当該データを書き込み、ホストの要求する書き込みデータのサイズが予め設定された基準値より大きいときは前記第２の半導体メモリチップに当該データを書き込むように構成されてなることを特徴とする半導体ディスクドライブ。
2. 第１のブロックサイズで構成された第１の半導体メモリ領域と、前記第１のブロックサイズよりも大きい第２のブロックサイズで構成された第２の半導体メモリ領域の複数と、が一体に形成された半導体メモリチップと、
   前記半導体メモリチップへのデータ書き込みを制御するコントローラと、
   が搭載され、
   前記コントローラは、ホストの要求する書き込みデータのサイズが予め設定された基準値より小さいときは前記第１の半導体メモリ領域に当該データを書き込み、ホストの要求する書き込みデータのサイズが予め設定された基準値より大きいときは前記第２の半導体メモリ領域に当該データを書き込むように構成されてなることを特徴とする半導体ディスクドライブ。
3. 前記予め設定された基準値は、前記第１のブロックサイズにバンク数を乗じて得られる値であることを特徴とする請求項１または請求項２に記載の半導体ディスクドライブ。
4. 前記第１の半導体メモリチップまたは領域はＡＮＤ型フラッシュメモリであり、前記第２の半導体メモリチップまたは領域はＮＡＮＤ型フラッシュメモリであることを特徴とする請求項１乃至請求項３の何れか一項に記載の半導体ディスクドライブ。
5. 前記コントローラは、前記第１の半導体メモリチップまたは領域を制御する第１コントローラと前記第２の半導体メモリチップまたは領域を制御する第２コントローラで構成されてなることを特徴とする請求項１乃至請求項４の何れか一項に記載の半導体ディスクドライブ。

Images