JP4798874B2 - EL display device and electric appliance using the same - Google Patents

EL display device and electric appliance using the same Download PDF

Info

Publication number
JP4798874B2
JP4798874B2 JP2001137881A JP2001137881A JP4798874B2 JP 4798874 B2 JP4798874 B2 JP 4798874B2 JP 2001137881 A JP2001137881 A JP 2001137881A JP 2001137881 A JP2001137881 A JP 2001137881A JP 4798874 B2 JP4798874 B2 JP 4798874B2
Authority
JP
Japan
Prior art keywords
pixel
gate
wiring
signal line
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001137881A
Other languages
Japanese (ja)
Other versions
JP2002049354A (en
JP2002049354A5 (en
Inventor
潤 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2001137881A priority Critical patent/JP4798874B2/en
Publication of JP2002049354A publication Critical patent/JP2002049354A/en
Publication of JP2002049354A5 publication Critical patent/JP2002049354A5/en
Application granted granted Critical
Publication of JP4798874B2 publication Critical patent/JP4798874B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of El Displays (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、自発光装置の構成に関する。本発明は、特に、絶縁体上に作製される薄膜トランジスタ（ＴＦＴ）を有するアクティブマトリクス型自発光装置に関する。
【０００２】
【従来の技術】
近年、基板上にＴＦＴを形成する技術が大幅に進歩し、アクティブマトリクス型表示装置（自発光装置）への応用開発が進められている。特に、ポリシリコン膜を用いたＴＦＴは、従来のアモルファスシリコン膜を用いたＴＦＴよりも電界効果移動度（モビリティともいう）が高いので、高速動作が可能である。そのため、従来、基板外の駆動回路で行っていた画素の制御を、画素と同一の基板上に形成した駆動回路で行うことが可能となっている。
【０００３】
このようなアクティブマトリクス型の自発光装置は、同一基板上に様々な回路や素子を作り込むことで製造コストの低減、電気光学装置の小型化、歩留まりの上昇、スループットの低減など、様々な利点が得られる。
【０００４】
そしてさらに、自発光型素子としてＥＬ素子を有したアクティブマトリクス型の自発光装置（ＥＬディスプレイ）の研究が活発化している。ＥＬディスプレイは有機ＥＬディスプレイ（ＯＥＬＤ：Organic EL Display）又は有機ライトエミッティングダイオード（ＯＬＥＤ：Organic Light Emitting Diode）とも呼ばれている。
【０００５】
ＥＬディスプレイは、自発光型である。ＥＬ素子は一対の電極（陽極と陰極）間にＥＬ層が挟まれた構造となっているが、ＥＬ層は通常、積層構造となっている。代表的には、コダック・イーストマン・カンパニーのTangらが提案した「正孔輸送層／発光層／電子輸送層」という積層構造が挙げられる。この構造は非常に発光効率が高く、現在、研究開発が進められているＥＬディスプレイは殆どこの構造を採用している。
【０００６】
また他にも、陽極上に正孔注入層／正孔輸送層／発光層／電子輸送層、または正孔注入層／正孔輸送層／発光層／電子輸送層／電子注入層の順に積層する構造でも良い。発光層に対して蛍光性色素等をドーピングしても良い。
【０００７】
本明細書において陰極と陽極の間に設けられる全ての層を総称してＥＬ層と呼ぶ。具体的には、ＥＬ（Electro Luminescence：電場を加えることで発生するルミネッセンス）が得られる有機ＥＬ材料を含む層のことをいうが、上述した正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層等は、全てＥＬ層に含まれる。
【０００８】
また、有機ＥＬ材料により得られるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光（蛍光）と三重項励起状態から基底状態に戻る際の発光（リン光）とがある。本発明の自発光装置には、どちらの有機ＥＬ材料を有するＥＬ素子を用いることも可能である。
【０００９】
そして、上記構造からなるＥＬ層に一対の電極から所定の電圧をかけ、それにより発光層においてキャリアの再結合が起こって発光する。なお本明細書中では、陽極、ＥＬ層及び陰極で形成される発光素子をＥＬ素子と呼ぶ。
【００１０】
ＥＬディスプレイは複数の画素がマトリクス状に設けられており、複数の画素は薄膜トランジスタ（ＴＦＴ）とＥＬ素子とをそれぞれ有している。図１７にＥＬディスプレイの画素の拡大図を示す。画素１７００は、スイッチング用ＴＦＴ１７０１、電流制御用ＴＦＴ１７０２、ＥＬ素子１７０３、ソース信号線１７０４、ゲート信号線１７０５、電流供給線１７０６、コンデンサ１７０７を有している。
【００１１】
スイッチング用ＴＦＴ１７０１のゲート電極はゲート信号線１７０５に接続されている。またスイッチング用ＴＦＴ１７０１のソース領域とドレイン領域は、一方はソース信号線に、もう一方は電流制御用ＴＦＴ１７０２のゲート電極に接続されている。電流制御用ＴＦＴ１７０２のソース領域は電流供給線１７０６に、ドレイン領域はＥＬ素子１７０３の陽極または陰極に接続されている。
【００１２】
ＥＬ素子１７０３の陽極が電流制御用ＴＦＴ１７０２のドレイン領域と接続している場合、ＥＬ素子１７０３の陽極が画素電極、陰極が対向電極となる。逆にＥＬ素子１７０３の陰極が電流制御用ＴＦＴ１７０２のドレイン領域と接続している場合、ＥＬ素子１７０３の陽極が対向電極、陰極が画素電極となる。
【００１３】
なお本明細書において、画素電極の電位と対向電極の電位の電位差をＥＬ駆動電圧と呼び、このＥＬ駆動電圧がＥＬ層にかかる。
【００１４】
なおコンデンサ１７０７は必ずしも設ける必要はない。設ける場合には、図１７に示すように、電流制御用ＴＦＴ１７０２と電流供給線１７０６とに接続して設ける。
【００１５】
電流供給線１７０６の電位（電源電位）は一定に保たれている。そしてＥＬ素子１７０３の対向電極の電位も一定に保たれている。対向電極の電位は、電源電位がＥＬ素子の画素電極に与えられたときにＥＬ素子が発光する程度に、電源電位との間に電位差を有している。
【００１６】
ゲート信号線１７０５に入力される選択信号によってスイッチング用ＴＦＴ１７０１がオンの状態になる。なお本明細書においてＴＦＴがオンの状態になるとは、ＴＦＴのドレイン電流が０以上の状態になることを示す。
【００１７】
スイッチング用ＴＦＴ１７０１がオンの状態になると、ソース信号線１７０４から入力されるビデオ信号がスイッチング用ＴＦＴ１７０１を介して電流制御用ＴＦＴ１７０２のゲート電極に入力される。なおスイッチング用ＴＦＴ１７０１を介して信号が電流制御用ＴＦＴ１７０２のゲート電極に入力されるとは、スイッチング用ＴＦＴ１７０１の活性層を通って信号が電流制御用ＴＦＴ１７０２のゲート電極に入力されることを意味する。
【００１８】
電流制御用ＴＦＴ１７０２のチャネル形成領域を流れる電流の量は、電流制御用ＴＦＴ１７０２のゲート電極とソース領域の電位差であるゲート電圧Ｖｇｓによって制御される。よって、ＥＬ素子１７０３の画素電極に与えられる電位は、電流制御用ＴＦＴ１７０２のゲート電極に入力されたビデオ信号の電位の高さによって決まる。そして画素電極に与えられる電位の高さによって、ＥＬ素子の発光輝度（ＥＬ素子の発する光の輝度）が制御される。つまり、ＥＬ素子１７０３はソース信号線１７０４に入力されるビデオ信号の電位によってその輝度が制御され、階調表示を行う。
【００１９】
【発明が解決しようとする課題】
近年、画素サイズの微細化が進み、より高精細な画像が求められている。画素サイズの微細化は、１つの画素に占めるＴＦＴ及び配線の形成面積が大きくなり画素開口率を低減させている。
【００２０】
そこで、規定の画素サイズの中で各画素の高開口率を得るためには、画素の回路構成に必要な回路要素を効率よくレイアウトすることが不可欠である。
【００２１】
以上のように、画素開口率のアクティブマトリクス型自発光装置を実現するためには、これまでにない新しい画素構成が求められている。
【００２２】
本発明は、そのような要求に応えるものであり、ソース信号線と電流供給線を同一の配線で兼用させるという構成を有する画素を用いて、高い開口率を実現した画素を有する自発光装置を提供することを目的とする。
【００２３】
【発明を解決するための手段】
本発明では、画素部に接続されるソース信号線及び電流供給線を同一の配線で兼用することにより画素における開口率を高めることを特徴とする。
【００２４】
ソース信号線駆動回路に接続されたソース信号線及び電源に接続された電流供給線は、それぞれ切り替え回路に接続されている。また、切り替え回路と画素部は、配線により接続されている。そして、この配線は切り替え回路に入力された切り替え信号により、ソース信号線または電流供給線になる。
【００２５】
【発明の実施の形態】
本発明の自発光装置のブロック図を図１に示す。なお、本発明で用いる自発光装置に用いるＴＦＴは、特に限定することはなくプレーナ型や逆スタガ型といった構造のＴＦＴを用いればよい。さらに、本発明で用いる自発光装置の駆動回路も公知のものを組み合わせて用いることができる。
【００２６】
また、本発明において自発光装置が有するＥＬ素子の素子構造およびＥＬ材料には、公知のものを用いることができる。一方、本発明の構成は、公知の液晶装置にも対応させて用いることができる。
【００２７】
図１の自発光装置は、基板上に形成されたＴＦＴによって画素部１０１、画素部の周辺に配置されたソース信号線駆動回路１０２、ゲート信号線駆動回路１０３が形成される。また、１０４は時分割階調データ信号発生回路（ＳＰＣ；Serial-to-Parallel Conversion Circuit）である。
【００２８】
ソース信号線駆動回路１０２は基本的にシフトレジスタ１０２ａ、ラッチ（Ａ）１０２ｂ、ラッチ（Ｂ）１０２ｃを有している。その他、バッファ（図示せず）を有している。
【００２９】
なお、本実施の形態における自発光装置は、ソース信号線駆動回路を１つだけ設けているが、画素部の上下を挟むように２つのソース信号線駆動回路を設けても良い。
【００３０】
また本発明において、ソース信号線駆動回路１０２及びゲート信号線駆動回路１０３は、画素部１０１が設けられている基板上に設けられている構成にしても良いし、ＩＣチップ上に設けてＦＰＣまたはＴＡＢを介して画素部１０１と接続されるような構成にしても良い。
【００３１】
ソース信号線駆動回路１０２において、シフトレジスタ１０２ａにクロック信号（ＣＬＫ）およびスタートパルス（ＳＰ）が入力される。シフトレジスタ１０２ａは、これらのクロック信号（ＣＬＫ）およびスタートパルス（ＳＰ）に基づきタイミング信号を順に発生させ、バッファ等（図示せず）を通して後段の回路へタイミング信号を順次供給する。
【００３２】
シフトレジスタ１０２ａからのタイミング信号は、バッファ等によって緩衝増幅される。タイミング信号が供給される配線には、多くの回路あるいは素子が接続されているために負荷容量（寄生容量）が大きい。この負荷容量が大きいために生ずるタイミング信号の立ち上がりまたは立ち下がりの”鈍り”を防ぐために、このバッファが設けられる。
【００３３】
バッファによって緩衝増幅されたタイミング信号は、ラッチ（Ａ）１０２ｂに供給される。ラッチ（Ａ）１０２ｂは、ｎビットデジタルデータ信号（n bit digital data signals）を処理する複数のステージのラッチを有している。ラッチ（Ａ）１０２ｂは、前記タイミング信号が入力されると、時分割階調データ信号発生回路１０４から供給されるｎビットデジタルデータ信号を順次取り込み、保持する。
【００３４】
なお、ラッチ（Ａ）１０２ｂにデジタルデータ信号を取り込む際に、ラッチ（Ａ）１０２ｂが有する複数のステージのラッチに、順にデジタルデータ信号を入力しても良い。しかし本発明はこの構成に限定されない。ラッチ（Ａ）１０２ｂが有する複数のステージのラッチをいくつかのグループに分け、グループごとに並行して同時にデジタルデータ信号を入力する、いわゆる分割駆動を行っても良い。なおこのときのグループの数を分割数と呼ぶ。例えば４つのステージごとにラッチをグループに分けた場合、４分割で分割駆動すると言う。
【００３５】
ラッチ（Ａ）１０２ｂにおける全てのステージのラッチにデジタルデータ信号の書き込みが一通り終了するまでの時間を、ライン期間と呼ぶ。すなわち、ラッチ（Ａ）１０２ｂ中で一番左側のステージのラッチにデジタルデータ信号の書き込みが開始される時点から、一番右側のステージのラッチにデジタルデータ信号の書き込みが終了する時点までの時間間隔がライン期間である。実際には、上記ライン期間に水平帰線期間が加えられた期間をライン期間に含むことがある。
【００３６】
１ライン期間が終了すると、ラッチ（Ｂ）１０２ｃにラッチシグナル（Latch Signal）が供給される。この瞬間、ラッチ（Ａ）１０２ｂに書き込まれ保持されているデジタルデータ信号は、ラッチ（Ｂ）１０２ｃに一斉に送出され、ラッチ（Ｂ）１０２ｃの全ステージのラッチに書き込まれ、保持される。
【００３７】
デジタルデータ信号をラッチ（Ｂ）１０２ｃに送出し終えたラッチ（Ａ）１０２ｂには、シフトレジスタ１０２ａからのタイミング信号に基づき、再び時分割階調データ信号発生回路１０４から供給されるデジタルデータ信号の書き込みが順次行われる。
【００３８】
この２順目の１ライン期間中には、ラッチ（Ｂ）１０２ｂに書き込まれ、保持されているデジタルデータ信号は、ソース信号線に入力される。なお、本発明において、ソース信号線は切り替え回路１０５に接続されている。
【００３９】
また、切り替え回路１０５には、電源１０６に接続された電流供給線も接続されている。切り替え回路１０５に入力される切り替え信号によって切り替え回路１０５と画素電極とを電気的に接続する配線がソース信号線、または電流供給線に切り替えられる。
【００４０】
また、切り替え信号は、隣り合う配線が、交互にソース信号線と電流供給線になるように切り替える信号である。つまり、隣り合う配線が両方ともソース信号線又は、電流供給線になることはない。
【００４１】
画素のスイッチング用ＴＦＴに接続された配線がソース信号線と接続されている場合には、そのスイッチング用ＴＦＴを有する画素は、ソース信号線駆動回路から入力されるデジタルデータ信号により発光、又は非発光を示す。しかし、画素のスイッチング用ＴＦＴに接続された配線が電流供給線と接続されている場合には、そのスイッチング用ＴＦＴを有する画素は機能しない。
【００４２】
一方、画素の電流制御用ＴＦＴに接続された配線が電流供給線と接続されている場合には、その電流制御用ＴＦＴを有する画素は、ソース信号線駆動回路から入力されるデジタルデータ信号により発光、又は非発光を示す。しかし、画素の電流制御用ＴＦＴに接続された配線がソース信号線と接続されている場合には、その電流制御用ＴＦＴを有する画素は機能しない。
【００４３】
一方、ゲート信号線駆動回路１０３は、シフトレジスタ、バッファ（いずれも図示せず）を有している。また場合によっては、ゲート信号線駆動回路１０３が、シフトレジスタ、バッファの他にレベルシフタを有していても良い。
【００４４】
ゲート信号線駆動回路１０３において、シフトレジスタ（図示せず）からのタイミング信号がバッファ（図示せず）に供給され、対応するゲート信号線（走査線とも呼ぶ）に供給される。ゲート信号線には、１ライン分の画素ＴＦＴのゲート電極が接続されており、１ライン分全ての画素ＴＦＴを同時にＯＮにしなくてはならないので、バッファは大きな電流を流すことが可能なものが用いられる。
【００４５】
時分割階調データ信号発生回路１０４においては、アナログまたはデジタルのビデオ信号（画像情報を含む信号）が時分割階調を行うためのデジタルデータ信号（Ｄｉｇｉｔａｌ Ｄａｔａ Ｓｉｇｎａｌｓ）に変換され、ラッチ（Ａ）１０２ｂに入力される。またこの時分割階調データ信号発生回路１０４は、時分割階調表示を行うために必要なタイミングパルス等を発生させる回路でもある。
【００４６】
この時分割階調データ信号発生回路１０４は、本発明の自発光装置の外部に設けられても良い。その場合、そこで形成されたデジタルデータ信号が本発明の自発光装置に入力される構成となる。この場合、本発明の自発光装置を表示装置として有する電気器具（自発光装置）は、本発明の自発光装置と時分割階調データ信号発生回路を別の部品として含むことになる。
【００４７】
また、時分割階調データ信号発生回路１０４をＩＣチップなどの形で本発明の自発光装置に実装しても良い。その場合、そのＩＣチップで形成されたデジタルデータ信号が本発明の自発光装置に入力される構成となる。この場合、本発明の自発光装置を表示装置として有する電気器具は、時分割階調データ信号発生回路を含むＩＣチップを実装した本発明の自発光装置を部品として含むことになる。
【００４８】
また最終的には、時分割階調データ信号発生回路１０４を画素部１０１、ソース信号線駆動回路１０２、ゲート信号線駆動回路１０３と同一の基板上にＴＦＴを用いて形成しうる。この場合、自発光装置に画像情報を含むビデオ信号を入力すれば全て基板上で処理することができる。この場合の時分割階調データ信号発生回路はポリシリコン膜を活性層とするＴＦＴで形成しても良い。また、この場合、本発明の自発光装置を表示装置として有する電気器具は、時分割階調データ信号発生回路が自発光装置自体に内蔵されており、電気器具の小型化を図ることが可能である。
【００４９】
また、本実施の形態で示したソース信号線駆動回路１０２の構成は、実施形態の一例であり、本発明の構成を限定するものではない。
【００５０】
次に、本発明の自発光装置における画素部の構造について説明する。なお、図１に示す画素部１０１の拡大図を図４（Ａ）に示した。図４（Ａ）には、ソース信号線（Ｓ１〜Ｓｘ）または電流供給線（Ｖ１〜Ｖｘ）となる配線（Ｐ１〜Ｐｘ）とゲート信号線（Ｇ１〜Ｇｙ）が画素部１０１に設けられている。
【００５１】
ここでは、ソース信号線（Ｓ１〜Ｓｘ）と、電流供給線（Ｖ１〜Ｖｘ）と、ゲート信号線（Ｇ１〜Ｇｙ）とを１つずつ備えた領域が画素１０７である。画素部１０１にはマトリクス状に複数の画素１０７が配置されることになる。
【００５２】
また、図４の画素部１０１の外部に切り替え回路１０５が設けられている。切り替え回路１０５から各画素に接続される配線（Ｐ１〜Ｐｘ）がソース信号線（Ｓ１〜Ｓｘ）になるか、電流供給線（Ｖ１〜Ｖｘ）になるかは、この切り替え回路１０５に入力される切り替え信号（Ｃ）により決まる。
【００５３】
なお、図４（Ｂ）は、図４（Ａ）における配線（Ｐｘ−１）とＰｘを例として、切り替え回路１０５に入力された切り替え信号と、この切り替え信号により配線（Ｐ１〜Ｐｘ）が１フレーム期間ごとにソース信号線（Ｓ１〜Ｓｘ）と電流供給線（Ｖ１〜Ｖｘ）とで交互に切り替わる様子を示したものである。また、配線（Ｐｘ−１）と配線Ｐｘを有する画素列を本明細書中では、（ｘ−１）番目の画素列といい、配線（Ｐｘ−２）と配線（Ｐｘ−１）を有する画素列を（ｘ−２）番目の画素列という。
【００５４】
ただし、ここで示したのは、１〜３番目のフレーム期間における切り替え信号の一例であって、本発明を限定するものではない。
【００５５】
なお、本実施例では、スイッチング用ＴＦＴのドレイン領域又は、ソース領域のいずれか一方はソース信号線および隣接した画素の電流制御用ＴＦＴのソース領域に電気的に接続される。
具体的には、（ｘ−２）列目の画素におけるスイッチング用ＴＦＴのドレイン領域または、ソース領域のいずれか一方がソース信号線に電気的に接続されているとき、（ｘ−１）列目の画素におけるスイッチング用ＴＦＴのソース領域又は、ドレイン領域のいずれか一方は、（ｘ−２）列目の画素の電流供給線に電気的に接続される。
【００５６】
次に、画素１０７と切り替え回路１０５を含む領域１０８の拡大図を図５に示す。図５において、５０１はスイッチング用ＴＦＴである。スイッチング用ＴＦＴ５０１のゲート電極は、ゲート信号線Ｇ（Ｇ１〜Ｇｘ）に接続されている。スイッチング用ＴＦＴ５０１のソース領域とドレイン領域は、一方がソース信号線Ｓ（Ｓ１〜Ｓｘ）又は、電流供給線Ｖ（Ｖ１〜Ｖｘ）に、もう一方が電流制御用ＴＦＴ５０２のゲート電極、各画素が有するコンデンサ５０３にそれぞれ接続されている。
ただし、スイッチング用ＴＦＴ５０１が、切り替え回路１０５により電流供給線に接続された場合には、この画素は機能しない。
【００５７】
コンデンサ５０３はスイッチング用ＴＦＴ５０１が非選択状態（オフ状態）にある時、電流制御用ＴＦＴ５０２のゲート電圧（ゲート電極とソース領域間の電位差）を保持するために設けられている。なおここではコンデンサ５０３を設ける構成を示したが、本発明はこの構成に限定されず、コンデンサ５０３を設けない構成にしても良い。
【００５８】
また、電流制御用ＴＦＴ５０２のソース領域とドレイン領域は、一方が電流供給線Ｖ（Ｖ１〜Ｖｘ）又はソース信号線Ｓ（Ｓ１〜Ｓｘ）に接続され、もう一方はＥＬ素子５０４に接続される。なお、電流供給線Ｖはコンデンサ５０３に接続されている。
【００５９】
ただし、電流制御用ＴＦＴ５０２が切り替え回路１０５によりソース信号線Ｓ（Ｓ１〜Ｓｘ）に接続された場合には、この画素は機能しない。
【００６０】
ＥＬ素子５０４は陽極と陰極との間に設けられたＥＬ層とからなる。陽極が電流制御用ＴＦＴ５０２のソース領域またはドレイン領域と接続している場合、陽極が画素電極、陰極が対向電極となる。逆に陰極が電流制御用ＴＦＴ５０２のソース領域またはドレイン領域と接続している場合、陰極が画素電極、陽極が対向電極となる。
【００６１】
ＥＬ素子５０４の対向電極には対向電位が与えられている。また電流供給線Ｖは電源電位が与えられている。電源電位と対向電位は、本発明の自発光装置に、外付けのＩＣ等により設けられた電源によって与えられる。
【００６２】
スイッチング用ＴＦＴ５０１、電流制御用ＴＦＴ５０２は、ｎチャネル型ＴＦＴでもｐチャネル型ＴＦＴでもどちらでも用いることができる。ただし、電流制御用ＴＦＴ５０２のソース領域またはドレイン領域がＥＬ素子５０４の陽極と接続されている場合、電流制御用ＴＦＴ５０２はｐチャネル型ＴＦＴであることが望ましい。また、電流制御用ＴＦＴ５０２のソース領域またはドレイン領域がＥＬ素子５０４の陰極と接続されている場合、電流制御用ＴＦＴ５０２はｎチャネル型ＴＦＴであることが望ましい。
【００６３】
またスイッチング用ＴＦＴ５０１、電流制御用ＴＦＴ５０２は、シングルゲート構造ではなく、ダブルゲート構造やトリプルゲート構造などのマルチゲート構造を有していても良い。
【００６４】
次に上述した構成を有する本発明の自発光装置の駆動方法について、図６を用いて説明する。また、図６は、横軸に時間（Ｔｉｍｅ）をとり、縦軸にゲート信号線の位置（Ｖ−Ｓｃａｎ）をとった場合における１ライン目の画素の表示期間について示している。
【００６５】
なお、ここでは、切り替え回路１０５によりスイッチング用ＴＦＴのソース領域にソース信号線Ｓ（Ｓ１〜Ｓｘ）が接続され、電流制御用ＴＦＴの一方に電流供給線Ｖ（Ｖ１〜Ｖｘ）が接続された場合の例を示す。
【００６６】
まず、電流供給線の電源電位はＥＬ素子の対向電極の電位と同じになる。そしてゲート信号線Ｇ１に、ゲート信号線駆動回路からゲート信号が入力される。その結果、ゲート信号線Ｇ１に接続されている全ての画素（１ライン目の画素）のスイッチング用ＴＦＴ５０１がオンの状態になる。
【００６７】
そして同時に、切り替え回路１０５により切り替えられたソース信号線駆動回路と電気的に接続されるソース信号線（Ｓ１〜Ｓｘ）にソース信号線駆動回路から、１ビット目のデジタルビデオ信号が入力される。デジタルビデオ信号はスイッチング用ＴＦＴ５０１を介して電流制御用ＴＦＴ５０２のゲート電極に入力される。
【００６８】
次にＧ１へのゲート信号の入力が終了すると同時に、ゲート信号線Ｇ２に同様にゲート信号が入力される。そしてゲート信号線Ｇ２に接続されている全ての画素のスイッチング用ＴＦＴ５０１がオンの状態になり、２ライン目の画素に切り替え回路によりソース信号線駆動回路と電気的に接続されるソース信号線（Ｓ１〜Ｓｘ）から１ビット目のデジタルビデオ信号が入力される。
【００６９】
そして順に、全てのゲート信号線（Ｇ１〜Ｇｘ）にゲート信号が入力されていく。全てのゲート信号線（Ｇ１〜Ｇｘ）が選択され、全てのラインの画素に１ビット目のデジタルビデオ信号が入力されるまでの期間が書き込み期間Ｔａ１である。
【００７０】
書込期間Ｔａ１が終了すると次に表示期間Ｔｒ１になる。表示期間Ｔｒ１では、電流供給線の電源電位は、電源電位がＥＬ素子の画素電極に与えられたときにＥＬ素子が発光する程度に、対向電極との間に電位差を有する電位になる。
【００７１】
そして本実施例では、デジタルビデオ信号が「０」の情報を有していた場合、電流制御用ＴＦＴ５０２はオフの状態となっている。よってＥＬ素子５０４の画素電極には電源電位は与えられない。その結果、「０」の情報を有するデジタルビデオ信号が入力された画素が有するＥＬ素子５０４は発光しない。
【００７２】
逆に、「１」の情報を有していた場合、電流制御用ＴＦＴ５０２はオンの状態となっている。よってＥＬ素子５０４の画素電極には電源電位が与えられる。その結果、「１」の情報を有するデジタルビデオ信号が入力された画素が有するＥＬ素子５０４は発光する。
【００７３】
このように、表示期間Ｔｒ１ではＥＬ素子５０４が発光、または非発光を行い、全ての画素は表示を行う。画素が表示を行っている期間を表示期間Ｔｒと呼ぶ。特に１ビット目のデジタルビデオ信号が画素に入力されたことで開始する表示期間をＴｒ１と呼ぶ。図６では説明を簡便にするために、特に１ライン目の画素の表示期間についてのみ示す。全てのラインの表示期間が開始されるタイミングは同じである。
【００７４】
表示期間Ｔｒ１が終了すると書込期間Ｔａ２となり、電流供給線の電源電位はＥＬ素子の対向電極の電位と同じになる。そして書込期間Ｔａ１の場合と同様に順に全てのゲート信号線が選択され、２ビット目のデジタルビデオ信号が全ての画素に入力される。全てのラインの画素に２ビット目のデジタルビデオ信号が入力し終わるまでの期間を、書き込み期間Ｔａ２と呼ぶ。
【００７５】
書込期間Ｔａ２が終了すると表示期間Ｔｒ２になり、電流供給線の電源電位は、電源電位がＥＬ素子の画素電極に与えられたときにＥＬ素子が発光する程度に、対向電極との間に電位差を有する電位になる。そして全ての画素が表示を行う。
【００７６】
上述した動作はｎビット目のデジタルビデオ信号が画素に入力されるまで繰り返し行われ、書込期間Ｔａと表示期間Ｔｒとが繰り返し出現する。全ての表示期間（Ｔｒ１〜Ｔｒｎ）が終了すると１つの画像を表示することができる。本発明の駆動方法において、１つの画像を表示する期間を１フレーム期間（Ｆ）と呼ぶ。１フレーム期間が終了すると次のフレーム期間が開始される。そして再び書込期間Ｔａ１が出現し、上述した動作を繰り返す。
【００７７】
本発明の自発光装置では１秒間に１２０以上のフレーム期間を設けることが好ましく、さらには、１２０〜２４０Ｈｚであるとより好ましい。言い換えると、１フレーム期間は１／２４０〜１／１２０ｓであることが望ましい。なお、１秒間に表示される画像の数が１２０より少なくなると、視覚的に画像のちらつきが目立ち始めることがある。
【００７８】
本発明では、全ての書き込み期間の長さの和が１フレーム期間よりも短く、なおかつ表示期間の長さ比は、Ｔｒ１：Ｔｒ２：Ｔｒ３：…：Ｔｒ（ｎ−１）：Ｔｒｎ＝２0：２1：２2：…：２(n-2)：２(n-1)となるようにすることが必要である。この表示期間の組み合わせで２n階調のうち所望の階調表示を行うことができる。
【００７９】
１フレーム期間中にＥＬ素子が発光した表示期間の長さの総和を求めることによって、当該フレーム期間におけるその画素の表示した階調がきまる。例えば、ｎ＝８のとき、全部の表示期間で画素が発光した場合の輝度を１００％とすると、Ｔｒ１とＴｒ２において画素が発光した場合には１％の輝度が表現でき、Ｔｒ３とＴｒ５とＴｒ８を選択した場合には６０％の輝度が表現できる。
【００８０】
また表示期間Ｔｒ１〜Ｔｒｎは、どのような順序で出現させても良い。例えば１フレーム期間中において、Ｔｒ１の次にＴｒ３、Ｔｒ５、Ｔｒ２、・・・という順序で表示期間を出現させることも可能である。
【００８１】
なおここでは、電流供給線の電源電位の高さを書込期間と表示期間とで変化させたが、本発明はこれに限定されない。電源電位がＥＬ素子の画素電極に与えられたときにＥＬ素子が発光する程度の電位差を、電源電位と対向電極の電位とが常に有するようにしても良い。その場合、書込期間においてもＥＬ素子を発光させることが可能になる。よって、当該フレーム期間において画素が表示する階調は、１フレーム期間中にＥＬ素子が発光した書込期間と表示期間の長さの総和によって決まる。なおこの場合、各ビットのデジタルビデオ信号に対応する書込期間と表示期間との長さの和の比が、（Ｔａ１＋Ｔｒ１）：（Ｔａ２＋Ｔｒ２）：（Ｔａ３＋Ｔｒ３）：…：（Ｔａ（ｎ−１）＋Ｔｒ（ｎ−１））：（Ｔａｎ＋Ｔｒｎ）＝２0：２1：２2：…：２(n-2)：２(n-1)となることが必要である。
【００８２】
本発明の実施の形態において説明した画素部の上面構造について図７を用いて説明する。
【００８３】
図７において、７０１で示される配線は、スイッチング用ＴＦＴ７０２のゲート電極を電気的に接続するゲート配線である。また、スイッチング用ＴＦＴ７０２のソース領域７０２ａは、ソース配線７０３に接続され、ドレイン領域７０２ｂは、ドレイン配線７０４に接続される。また、ドレイン配線７０４は、電流制御用ＴＦＴ７０５のゲート電極７０５ａに電気的に接続される。また、電流制御用ＴＦＴ７０５のソース領域７０５ｂは、電流供給線７０６に電気的に接続され、ドレイン領域７０５ｃは、ドレイン配線７０７に電気的に接続される。
【００８４】
このとき、７０８で示される領域には、保持容量が形成される。保持容量７０８は、電流供給線７０６と電気的に接続された半導体膜７０９、ゲート絶縁膜と同一層の絶縁膜（図示せず）及びゲート電極７０５ａを形成する配線との間で形成される。なお、半導体膜７０９は、スイッチング用ＴＦＴ及び電流制御用ＴＦＴを作製する際に形成される半導体膜とは、分離して形成されるので本発明においては、分離半導体膜という。つまり、分離半導体膜７０９は、図７で示すようにスイッチング用ＴＦＴ７０２のソース領域７０２ａやドレイン領域７０２ｂ、電流制御用ＴＦＴ７０５のソース領域７０５ｂやドレイン領域７０５ｃを形成するための活性層とは、孤立して形成されている。なお、７０８で示される領域において、分離半導体膜７０９はゲート絶縁膜を挟んでゲート電極７０５ａと重なっており、この時、分離半導体膜７０９の６０％以上がゲート電極７０５ａを形成する配線と重なる構造になっている。さらに、分離半導体膜７０９の６０％以上が第一層間絶縁膜を挟んで電流供給線７０６と重なる構造になっている。又、ゲート電極７０５ａ、第一層間絶縁膜と同一の層（図示せず）及び電流供給線７０６で形成される容量も保持容量として用いることが可能である。
【００８５】
なお、本実施例において図７に示した画素構造は本発明を何ら限定するものではなく、好ましい一例に過ぎない。スイッチング用ＴＦＴ、電流制御用ＴＦＴ又は保持容量をどのような位置に形成するかは実施者が適宜設計すれば良い。
【００８６】
【実施例】
〔実施例１〕
ここで、本発明に用いる切り替え回路の構成を図２及び図３により説明する。なお、図２及び図３においては、図１で用いた符号を用いるので適宜参照すればよい。
【００８７】
図２において、切り替え回路１０５は、トランスミッションゲート１（２０１）及びトランスミッションゲート２（２０２）で区別される２つのトランスミッションゲートを有している。そして、トランスミッションゲート１（２０１）は、ソース信号線（Ｓ）２０３に接続されており、トランスミッションゲート２（２０２）は、電流供給線２０４に接続されている。
【００８８】
また、切り替え信号線２０５は、トランスミッションゲート１（２０１）及びトランスミッションゲート２（２０２）に接続されており、切り替え信号発生回路２０６からの切り替え信号とこの切り替え信号がインバーター２０７により反転された反転切り替え信号がそれぞれトランスミッションゲート１（２０１）及びトランスミッションゲート２（２０２）に入力されるように回路が構成されている。
【００８９】
また、切り替え信号発生回路２０６から入力される切り替え信号は、「０」または「１」の情報を有しており、「０」と「１」の切り替え信号は、一方がＨｉ、一方がＬｏの電圧を有する信号である。
【００９０】
本実施例では、切り替え信号が「０」の情報を有していた場合、図３（Ａ）に示すようにトランスミッションゲート１（２０１）はオンの状態となり、トランスミッションゲート２（２０２）はオフの状態となる。よって、トランスミッションゲート１（２０１）が、オンの状態になり、ソース信号線駆動回路１０２からの信号がトランスミッションゲート１（２０１）に入力され、トランスミッションゲート１（２０１）及びトランスミッションゲート２（２０２）から画素部１０１接続される配線２０８には、ソース信号線駆動回路１０２からの信号が入力される。この時、配線２０８は、ソース信号線の役割を果たすことになる。
【００９１】
この時、ソース信号線の役割を果たす配線２０８が図３（Ａ）に示すように画素１０７ａのスイッチング用ＴＦＴ３０１ａと接続されている場合には、配線２０８をソース信号線とする画素１０７ａにおけるＥＬ素子３０２ａは、ソース信号線駆動回路１０２から入力されるデジタルビデオ信号により発光又は、非発光を示す。
【００９２】
このように、ソース信号線駆動回路１０２から入力されるデジタルビデオ信号によりＥＬ素子が発光したり発光しなかったりする状態にある画素のことを本明細書中では、選択された（状態にある）画素と呼ぶことにする。
【００９３】
しかし、ソース信号線の役割を果たす配線２０８が図３（Ａ）に示すように画素１０７ｂの電流制御用ＴＦＴ３０３ｂと接続されている場合には、画素１０７ｂには、信号が入力されず、画素１０７ｂは非選択状態になる。
【００９４】
逆に、切り替え信号が「１」の情報を有していた場合、図３（Ｂ）に示すようにトランスミッションゲート１（２０１）はオフの状態となり、トランスミッションゲート２（２０２）はオンの状態となる。よって、トランスミッションゲート２（２０２）が、オンの状態になり、電源１０６から電流供給線２０５により入力される信号が、トランスミッションゲート２（２０２）から画素部１０１に接続される配線２０８には、電源１０６からの信号が入力される。すなわち、この配線２０８は、電流供給線の役割を果たすことになる。
【００９５】
この時、電流供給線の役割を果たす配線２０８が図３（Ｂ）に示すように画素１０７ｃにおいて電流制御用ＴＦＴと接続されている場合には、配線２０８を電流供給線とする画素１０７ｃにおけるＥＬ素子３０２ｃは、ソース信号線駆動回路１０２から入力されるデジタルビデオ信号により発光又は、非発光を示す。つまり、このとき画素１０７ｃは選択されている。
【００９６】
しかし、電流供給線の役割を果たす配線２０８が図３（Ｂ）に示すように画素１０７ｄのスイッチング用ＴＦＴ３０１ｄと接続されている場合には、画素１０７ｄには、信号が入力されず、すなわち画素１０７ｄは非選択状態になる。
【００９７】
なお、ある画素が選択されているときには、紙面に向かって縦方向に同じ配線に接続されている画素列はすべて選択されている。また、ある画素が選択されていないときには、紙面に向かって縦方向に同じ配線に接続されている画素列はすべて選択されていないことになる。
【００９８】
なお、１フレームごとに選択される画素列が切り替わるようにして、ソース信号線と電流供給線とが電気的に交互に入れ替わるようにすると良い。
【００９９】
よって、例えば、第１フレームにおいて左から第１、第３、第５といった奇数の画素列を選択し、第２フレームにおいて左から第２、第４、第６といった偶数の画素列を選択することができる。
【０１００】
〔実施例２〕
次に、上記と異なる画素部の構造を有する自発光装置を本発明に用いる場合の画素部の構造及びその駆動方法について説明する。ここではｎビットのデジタルデータ信号により２n階調の表示を行う場合について説明する。
【０１０１】
図８に本発明の自発光装置におけるブロック図の一例を示す。図８の自発光装置は、基板上に形成されたＴＦＴによって画素部８０１、画素部の周辺に配置されたソース信号線駆動回路８０２、書き込み用ゲート信号線駆動回路（第１のゲート信号線駆動回路）８０３、消去用ゲート信号線駆動回路（第２のゲート信号線駆動回路）８０４を有している。なお、本実施例で自発光装置はソース信号線駆動回路を１つ有しているが、本発明においてソース信号線駆動回路は２つあってもよい。
【０１０２】
また本発明において、ソース信号線駆動回路８０２、書き込み用ゲート信号線駆動回路８０３または消去用ゲート信号線駆動回路８０４は、画素部８０１が設けられている基板上に設けられている構成にしても良いし、ＩＣチップ上に設けてＦＰＣまたはＴＡＢを介して画素部８０１と接続されるような構成にしても良い。
【０１０３】
ソース信号線駆動回路８０２は基本的にシフトレジスタ８０２ａ、ラッチ（Ａ）８０２ｂ、ラッチ（Ｂ）８０２ｃを有している。
【０１０４】
ソース信号線駆動回路８０２において、シフトレジスタ８０２ａにクロック信号（ＣＬＫ）およびスタートパルス（ＳＰ）が入力される。シフトレジスタ８０２ａは、これらのクロック信号（ＣＬＫ）およびスタートパルス（ＳＰ）に基づきタイミング信号を順に発生させ、バッファ等（図示せず）を通して後段の回路へタイミング信号を順次供給する。
【０１０５】
シフトレジスタ８０２ａからのタイミング信号は、バッファ等によって緩衝増幅される。タイミング信号が供給される配線には、多くの回路あるいは素子が接続されているために負荷容量（寄生容量）が大きい。この負荷容量が大きいために生ずるタイミング信号の立ち上がりまたは立ち下がりの”鈍り”を防ぐために、このバッファが設けられる。
【０１０６】
バッファによって緩衝増幅されたタイミング信号は、ラッチ（Ａ）８０２ｂに供給される。ラッチ（Ａ）８０２ｂは、ｎビットデジタルデータ信号（n bit digital data signals）を処理する複数のステージのラッチを有している。ラッチ（Ａ）８０２ｂは、前記タイミング信号が入力されると、時分割階調データ信号発生回路８０５から供給されるｎビットデジタルデータ信号を順次取り込み、保持する。
【０１０７】
なお、ラッチ（Ａ）８０２ｂにデジタルデータ信号を取り込む際に、ラッチ（Ａ）８０２ｂが有する複数のステージのラッチに、順にデジタルデータ信号を入力しても良い。しかし本発明はこの構成に限定されない。ラッチ（Ａ）８０２ｂが有する複数のステージのラッチをいくつかのグループに分け、各グループごとに並行して同時にデジタルデータ信号を入力する、いわゆる分割駆動を行っても良い。なおこのときのグループの数を分割数と呼ぶ。例えば４つのステージごとにラッチをグループに分けた場合、４分割で分割駆動すると言う。
【０１０８】
ラッチ（Ａ）８０２ｂの全てのステージのラッチにデジタルデータ信号の書き込みが一通り終了するまでの時間を、ライン期間と呼ぶ。すなわち、ラッチ（Ａ）８０２ｂ中で一番左側のステージのラッチにデジタルデータ信号の書き込みが開始される時点から、一番右側のステージのラッチにデジタルデータ信号の書き込みが終了する時点までの時間間隔がライン期間である。実際には、上記ライン期間に水平帰線期間が加えられた期間をライン期間に含むことがある。
【０１０９】
１ライン期間が終了すると、ラッチ（Ｂ）８０２ｃにラッチシグナル（Latch Signal）が供給される。この瞬間、ラッチ（Ａ）８０２ｂに書き込まれ保持されているデジタルデータ信号は、ラッチ（Ｂ）８０２ｃに一斉に送出され、ラッチ（Ｂ）８０２ｃの全ステージのラッチに書き込まれ、保持される。
【０１１０】
デジタルデータ信号をラッチ（Ｂ）８０２ｃに送出し終えたラッチ（Ａ）８０２ｂには、シフトレジスタ８０２ａからのタイミング信号に基づき、再び時分割階調データ信号発生回路８０５から供給されるデジタルデータ信号の書き込みが順次行われる。
【０１１１】
この２順目の１ライン期間中には、ラッチ（Ｂ）８０２ｂに書き込まれ、保持されているデジタルデータ信号がソース信号線に入力される。
【０１１２】
なお、ソース信号線は、切り替え回路８０６に電気的に接続されている。一方、電源８０７に接続されている電流供給線（図示せず）も同様に切り替え回路８０６に電気的に接続されている。そして、ソース信号線と電流供給線のうち、切り替え回路８０６を制御する切り替え信号により選択されたほうが、画素部８０１の画素と電気的に接続される。
【０１１３】
図８において、画素部８０１の画素８０８と切り替え回路８０６を含む領域を領域８０９で示す。
【０１１４】
一方、書き込み用ゲート信号側駆動回路８０３及び消去用ゲート信号線駆動回路８０４は、それぞれシフトレジスタ、バッファ（いずれも図示せず）を有している。また場合によっては、書き込み用ゲート信号線駆動回路８０３及び消去用ゲート信号線駆動回路８０４が、シフトレジスタ、バッファの他にレベルシフタを有していても良い。
【０１１５】
書き込み用ゲート信号線駆動回路８０３及び消去用ゲート信号線駆動回路８０４において、シフトレジスタ（図示せず）からのタイミング信号がバッファ（図示せず）に供給され、対応するゲート信号線（走査線とも呼ぶ）に供給される。ゲート信号線には、１ライン分の画素ＴＦＴのゲート電極が接続されており、１ライン分全ての画素ＴＦＴを同時にＯＮにしなくてはならないので、バッファは大きな電流を流すことが可能なものが用いられる。
【０１１６】
時分割階調データ信号発生回路８０５においては、アナログまたはデジタルのビデオ信号（画像情報を含む信号）が時分割階調を行うためのデジタルデータ信号（Ｄｉｇｉｔａｌ Ｄａｔａ Ｓｉｇｎａｌｓ）に変換され、ラッチ（Ａ）８０２ｂに入力される。またこの時分割階調データ信号発生回路８０５は、時分割階調表示を行うために必要なタイミングパルス等を発生させる回路でもある。
【０１１７】
この時分割階調データ信号発生回路８０５は、本発明の自発光装置の外部に設けられても良い。その場合、そこで形成されたデジタルデータ信号が本発明の自発光装置に入力される構成となる。この場合、本発明の自発光装置を表示ディスプレイとして有する電気器具（自発光装置）は、本発明の自発光装置と時分割階調データ信号発生回路を別の部品として含むことになる。
【０１１８】
また、時分割階調データ信号発生回路８０５をＩＣチップなどの形で本発明の自発光装置に実装しても良い。その場合、そのＩＣチップで形成されたデジタルデータ信号が本発明の自発光装置に入力される構成となる。この場合、本発明の自発光装置をディスプレイとして有する電気器具は、時分割階調データ信号発生回路を含むＩＣチップを実装した本発明の自発光装置を部品として含むことになる。
【０１１９】
また最終的には、時分割階調データ信号発生回路８０５を画素部８０１、ソース信号線駆動回路８０２、書き込み用ゲート信号線駆動回路８０３、消去用ゲート信号線駆動回路８０４と同一の基板上にＴＦＴを用いて形成しうる。この場合、自発光装置に画像情報を含むビデオ信号を入力すれば全て基板上で処理することができる。この場合の時分割階調データ信号発生回路はポリシリコン膜を活性層とするＴＦＴで形成しても良い。また、この場合、本発明の自発光装置をディスプレイとして有する電気器具は、時分割階調データ信号発生回路が自発光装置自体に内蔵されており、電気器具の小型化を図ることが可能である。
【０１２０】
画素部８０１の拡大図を図９に示す。ソース信号線駆動回路８０２のラッチ（Ｂ）８０２ｃに接続されたソース信号線（Ｓ１〜Ｓｘ）、ＦＰＣを介して自発光装置の外部の電源に接続された電流供給線（Ｖ１〜Ｖｘ）、書き込み用ゲート信号線駆動回路８０３に接続された書き込み用ゲート信号線（第１のゲート信号線）（Ｇａ１〜Ｇａｙ）、消去用ゲート信号線駆動回路８０４に接続された消去用ゲート信号線（第２のゲート信号線）（Ｇｅ１〜Ｇｅｙ）が画素部８０１に設けられている。
【０１２１】
なお、画素部８０１の外部に設けられた切り替え回路８０６により切り替え回路８０６と画素を接続する配線（Ｐ１〜Ｐｘ）がソース信号線（Ｓ１〜Ｓｘ）または電流供給線（Ｖ１〜Ｖｘ）に切り替わる。
【０１２２】
ソース信号線（Ｓ１〜Ｓｘ）と、電流供給線（Ｖ１〜Ｖｘ）と、書き込み用ゲート信号線（Ｇａ１〜Ｇａｙ）と、消去用ゲート信号線（Ｇｅ１〜Ｇｅｙ）とを備えた領域が画素９０１である。画素部８０１にはマトリクス状に複数の画素９０１が配列されることになる。
【０１２３】
画素９０１と切り替え回路を含む領域８０９の拡大図を図１０に示す。図１０において、１００１はスイッチング用ＴＦＴである。スイッチング用ＴＦＴ１００１のゲート電極は、書き込み用ゲート信号線Ｇａ（１００７）に接続されている。スイッチング用ＴＦＴ１００１のソース領域とドレイン領域は、一方がソース信号線Ｓに、もう一方が電流制御用ＴＦＴ１００２のゲート電極、各画素が有するコンデンサ１００３及び消去用ＴＦＴ１００４のソース領域又はドレイン領域にそれぞれ接続されている。ただし、スイッチング用ＴＦＴ１００１が、切り替え回路８０６により電流供給線に接続された場合には、この画素は機能しない。
【０１２４】
コンデンサ１００３はスイッチング用ＴＦＴ１００１が非選択状態（オフ状態）にある時、電流制御用ＴＦＴ１００２のゲート電圧を保持するために設けられている。なお本実施例ではコンデンサ１００３を設ける構成を示したが、本発明はこの構成に限定されず、コンデンサ１００３を設けない構成にしても良い。
【０１２５】
また、電流制御用ＴＦＴ１００２のソース領域とドレイン領域は、一方が電流供給線Ｖに接続され、もう一方はＥＬ素子１００５に接続される。電流供給線Ｖはコンデンサ１００３に接続されている。
ただし、電流制御用ＴＦＴ１００２が切り替え回路８０６によりソース信号線Ｓ（Ｓ１〜Ｓｘ）に接続された場合には、この画素は機能しない。
【０１２６】
また消去用ＴＦＴ１００４のソース領域とドレイン領域のうち、スイッチング用ＴＦＴ１００１のソース領域またはドレイン領域に接続されていない方は、電流供給線Ｖに接続されている。そして消去用ＴＦＴ１００３のゲート電極は、消去用ゲート信号線Ｇｅ（１００８）に接続されている。
【０１２７】
ＥＬ素子１００５は陽極と陰極と、陽極と陰極との間に設けられたＥＬ層とからなる。陽極が電流制御用ＴＦＴ１００２のソース領域またはドレイン領域と接続している場合、陽極が画素電極、陰極が対向電極となる。逆に陰極が電流制御用ＴＦＴ１００２のソース領域またはドレイン領域と接続している場合、陰極が画素電極、陽極が対向電極となる。
【０１２８】
ＥＬ素子１００５の対向電極には対向電位が与えられている。また電流供給線Ｖは電源電位が与えられている。そして対向電位と電源電位の電位差は、電源電位が画素電極に与えられたときにＥＬ素子が発光する程度の電位差に常に保たれている。電源電位と対向電位は、本発明の自発光装置に、外付けのＩＣ等により設けられた電源によって与えられる。なお対向電位を与える電源を、本明細書では特に対向電源１００６と呼ぶ。
【０１２９】
現在の典型的な自発光装置には、画素の発光する面積あたりの発光量が２００ｃｄ／ｍ2の場合、画素部の面積あたりの電流が数ｍＡ／ｃｍ2程度必要となる。そのため特に画面サイズが大きくなると、ＩＣに設けられた電源から与えられる電位の高さをスイッチで制御することが難しくなっていく。本発明においては、電源電位と対向電位は常に一定に保たれており、ＩＣに設けられた電源から与えられる電位の高さをスイッチで制御する必要がないので、より大きな画面サイズのパネルの実現に有用である。
【０１３０】
そして本発明において、電源電位の高さは、電流制御用ＴＦＴ１００２のゲート電極に電源電位が与えられたときに、電流制御用ＴＦＴ１００２がオフの状態となるような電位の高さであることが必要である。
【０１３１】
スイッチング用ＴＦＴ１００１、電流制御用ＴＦＴ１００２、消去用ＴＦＴ１００４は、ｎチャネル型ＴＦＴでもｐチャネル型ＴＦＴでもどちらでも用いることができる。またスイッチング用ＴＦＴ１００１、電流制御用ＴＦＴ１００２、消去用ＴＦＴ１００４は、シングルゲート構造ではなく、ダブルゲート構造、やトリプルゲート構造などのマルチゲート構造を有していても良い。
【０１３２】
次に図８〜図１０で示した本発明を用いた自発光装置の駆動方法について、図１１を用いて説明する。
【０１３３】
はじめに、書き込み用ゲート信号線駆動回路８０３から書き込み用ゲート信号線Ｇａ１（１００７）に入力される書き込み用ゲート信号（第１のゲート信号）によって書き込み用ゲート信号線Ｇａ１（１００７）が選択される。そして書き込み用ゲート信号線Ｇａ１に接続されている全ての画素（１ライン目の画素）のスイッチング用ＴＦＴ１００１がオンの状態になる。
【０１３４】
そして同時に、ソース信号線駆動回路８０２からソース信号線Ｓ１〜Ｓｘに入力される１ビット目のデジタルビデオ信号が、スイッチング用ＴＦＴ１００１を介して電流制御用ＴＦＴ１００２のゲート電極に入力される。なお本明細書において、デジタルビデオ信号がスイッチング用ＴＦＴ１００１を介して電流制御用ＴＦＴ１００２のゲート電極に入力されることを、画素にデジタルビデオ信号が入力されるとする。
【０１３５】
デジタルビデオ信号は「０」または「１」の情報を有しており、「０」と「１」のデジタルビデオ信号は、一方がＨｉ、一方がＬｏの電圧を有する信号である。
【０１３６】
本実施例では、デジタルビデオ信号が「０」の情報を有していた場合、電流制御用ＴＦＴ１００２はオフの状態となる。よってＥＬ素子１００５の画素電極に電源電位が与えられない。その結果、「０」の情報を有するデジタルビデオ信号が入力された画素が有するＥＬ素子１００５は発光しない。
【０１３７】
逆に、デジタルビデオ信号が「１」の情報を有していた場合、電流制御用ＴＦＴ１００２はオンの状態となる。よってＥＬ素子１００５の画素電極に電源電位が与えられる。その結果、「１」の情報を有するデジタルビデオ信号が入力された画素が有するＥＬ素子１００５は発光する。
【０１３８】
なお本実施例ではデジタルビデオ信号が「０」の情報を有していた場合、電流制御用ＴＦＴ１００２はオフの状態となり、「１」の情報を有していた場合電流制御用ＴＦＴ１００２はオンの状態となるが、本発明はこの構成に限定されない。デジタルビデオ信号が「０」の情報を有していた場合、電流制御用ＴＦＴ１００２がオンの状態となり、「１」の情報を有していた場合電流制御用ＴＦＴ１００２オフの状態となっても良い。
【０１３９】
このように、１ライン目の画素にデジタルビデオ信号が入力されると同時に、ＥＬ素子１００５が発光、または非発光を行い、１ライン目の画素は表示を行う。画素が表示を行っている期間を表示期間Ｔｒと呼ぶ。特に１ビット目のデジタルビデオ信号が画素に入力されたことで開始する表示期間をＴｒ１と呼ぶ。各ラインの表示期間が開始されるタイミングはそれぞれ時間差を有している。
【０１４０】
次に書き込み用ゲート信号線Ｇａ１の選択が終了すると、書き込み用ゲート信号線Ｇａ２が書き込み用ゲート信号によって選択される。そして書き込み用ゲート信号線Ｇａ２に接続されている全ての画素のスイッチング用ＴＦＴ１００１がオンの状態になり、２ライン目の画素にソース信号線Ｓ１〜Ｓｘから１ビット目のデジタルビデオ信号が入力される。
【０１４１】
そして順に、全ての書き込み用ゲート信号線Ｇａ（Ｇａ１〜Ｇａｙ）が選択され、全ての画素に１ビット目のデジタルビデオ信号が入力される。全ての画素に１ビット目のデジタルビデオ信号が入力されるまでの期間が、書き込み期間Ｔａ１である。
【０１４２】
一方、全ての画素に１ビット目のデジタルビデオ信号が入力される前、言い換えると書き込み期間Ｔａ１が終了する前に、画素への１ビット目のデジタルビデオ信号の入力と並行して、消去用ゲート信号線駆動回路８０４から消去用ゲート信号線Ｇｅ１（１００８）に入力される消去用ゲート信号（第２のゲート信号）によって、消去用ゲート信号線Ｇｅ１（１００８）が選択される。そして、消去用ゲート信号線Ｇｅ１（１００８）に接続されている全ての画素（１ライン目の画素）の消去用ＴＦＴ１００４がオンの状態になる。そして電流供給線Ｖ１〜Ｖｘの電源電位が消去用ＴＦＴ１００４を介して電流制御用ＴＦＴ１００２のゲート電極に与えられる。
【０１４３】
電源電位が電流制御用ＴＦＴ１００２のゲート電極に与えられると、電流制御用ＴＦＴ１００２のゲート電極とソース領域の電位が同じになり、ゲート電圧が０Ｖになる。よって電流制御用ＴＦＴ１００２はオフの状態となる。つまり、書き込み用ゲート信号線Ｇａ１（１００７）が書き込み用ゲート信号によって選択されたときから電流制御用ＴＦＴのゲート電極が保持していたデジタルビデオ信号は、電流制御用ＴＦＴのゲート電極に電源電位が与えられることで消去される。よって電源電位はＥＬ素子１００５の画素電極に与えられなくなり、１ライン目の画素が有するＥＬ素子１００５は全て非発光の状態になり、１ライン目の画素が表示を行わなくなる。
【０１４４】
画素が表示を行わない期間を非表示期間Ｔｄと呼ぶ。１ライン目の画素において、消去用ゲート信号線Ｇｅ１（１００８）が選択されると同時に表示期間Ｔｒ１が終了し、非表示期間Ｔｄ１となる。表示期間と同様に、各ラインの非表示期間が開始されるタイミングはそれぞれ時間差を有している。
【０１４５】
そして消去用ゲート信号線Ｇｅ１（１００８）の選択が終了すると、消去用ゲート信号線Ｇｅ２が選択され、消去用ゲート信号線Ｇｅ２に接続されている全ての画素（２ライン目の画素）の消去用ＴＦＴ１００４がオンの状態になる。そして電流供給線Ｖ１〜Ｖｘの電源電位が消去用ＴＦＴ１００４を介して電流制御用ＴＦＴ１００２のゲート電極に与えられる。電源電位が電流制御用ＴＦＴ１００２のゲート電極に与えられると、電流制御用ＴＦＴ１００２はオフの状態となる。よって電源電位はＥＬ素子１００５の画素電極に与えられなくなる。その結果２ライン目の画素が有するＥＬ素子は全て非発光の状態になり、２ライン目の画素が表示を行わない非表示の状態となる。
【０１４６】
そして順に、全ての消去用ゲート信号線に消去用ゲート信号が入力されていく。全ての消去用ゲート信号線Ｇｅ１〜Ｇｅｙが選択され、全ての画素が保持している１ビット目のデジタルビデオ信号が消去されるまでの期間が消去期間Ｔｅ１である。
【０１４７】
一方、全ての画素が保持している１ビット目のデジタルビデオ信号が消去される前、言い換えると消去期間Ｔｅ１が終了する前に、画素が保持している１ビット目のデジタルビデオ信号の消去と並行して、再び書き込み用ゲート信号による書き込み用ゲート信号線Ｇａ１の選択が行われる。そして１ライン目の画素に、２ビット目のデジタルビデオ信号が入力される。その結果、１ライン目の画素は再び表示を行うので、非表示期間Ｔｄ１が終了して表示期間Ｔｒ２となる。
【０１４８】
そして同様に、順に全ての書き込み用ゲート信号線が選択され、２ビット目のデジタルビデオ信号が全ての画素に入力される。全ての画素に２ビット目のデジタルビデオ信号が入力し終わるまでの期間を、書き込み期間Ｔａ２と呼ぶ。
【０１４９】
そして一方、全ての画素に２ビット目のデジタルビデオ信号が入力される前、言い換えると書き込み期間Ｔａ２が終了する前に、画素への２ビット目のデジタルビデオ信号の入力と並行して、消去用ゲート信号による消去用ゲート信号線Ｇｅ２の選択が行われる。よって１ライン目の画素が有するＥＬ素子は全て非発光の状態になり、１ライン目の画素が表示を行わなくなる。よって１ライン目の画素において表示期間Ｔｒ２は終了し、非表示期間Ｔｄ２となる。
【０１５０】
そして順に、全ての消去用ゲート信号線Ｇｅ１〜Ｇｅｙが選択され、全ての画素が保持している２ビット目のデジタルビデオ信号が消去される。全ての画素が保持している２ビット目のデジタルビデオ信号が消去されるまでの期間が消去期間Ｔｅ２である。
【０１５１】
上述した動作はｍビット目のデジタルビデオ信号が画素に入力されるまで繰り返し行われ、表示期間Ｔｒと非表示期間Ｔｄとが繰り返し出現する。表示期間Ｔｒ１は、書き込み期間Ｔａ１が開始されてから消去期間Ｔｅ１が開始されるまでの期間である。また非表示期間Ｔｄ１は、消去期間Ｔｅ１が開始されてから次に出現する書き込み期間（この場合書き込み期間Ｔａ２）が開始されるまでの期間である。そして表示期間Ｔｒ２、Ｔｒ３、・・・、Ｔｒ（ｍ−１）と非表示期間Ｔｄ２、Ｔｄ３、・・・、Ｔｄ（ｍ−１）も、表示期間Ｔｒ１と非表示期間Ｔｄ１と同様に、それぞれ書き込み期間Ｔａ１、Ｔａ２、・・・、Ｔａｍと消去期間Ｔｅ１、Ｔｅ２、・・・、Ｔｅ（ｍ−１）とによって、その期間が定められる。
【０１５２】
説明を簡便にするために、図１１ではｍ＝ｎ−２の場合を例にとって示すが、本発明はこれに限定されないのは言うまでもない。本発明においてｍは、１からｎまでの値を任意に選択することが可能である。
【０１５３】
ｍ〔ｎ−２（以下、括弧内はｍ＝ｎ−２の場合を示す）〕ビット目のデジタルビデオ信号が１ライン目の画素に入力されると、１ライン目の画素は表示期間Ｔｒｍ〔ｎ−２〕となり表示を行う。そして次のビットのデジタルビデオ信号が入力されるまで、ｍ〔ｎ−２〕ビット目のデジタルビデオ信号は画素に保持される。
【０１５４】
そして次に（ｍ＋１）〔ｎ−１〕ビット目のデジタルビデオ信号が１ライン目の画素に入力されると、画素に保持されていたｍ〔ｎ−２〕ビット目のデジタルビデオ信号は、（ｍ＋１）〔ｎ−１〕ビット目のデジタルビデオ信号に書き換えられる。そして１ライン目の画素は表示期間Ｔｒ（ｍ＋１）〔ｎ−１〕となり、表示を行う。（ｍ＋１）〔ｎ−１〕ビット目のデジタルビデオ信号は、次のビットのデジタルビデオ信号が入力されるまで画素に保持される。
【０１５５】
上述した動作をｎビット目のデジタルビデオ信号が画素に入力されるまで繰り返し行われる。表示期間Ｔｒｍ〔ｎ−２〕、…、Ｔｒｎは、書き込み期間Ｔａｍ〔ｎ−２〕、…、Ｔａｎが開始されてから、その次に出現する書き込み期間が開始されるまでの期間である。
【０１５６】
全ての表示期間Ｔｒ１〜Ｔｒｎが終了すると、１つの画像を表示することができる。本発明において、１つの画像が表示される期間を１フレーム期間（Ｆ）と呼ぶ。
【０１５７】
そして１フレーム期間終了後は、再び書き込み用ゲート信号線Ｇａ１が書き込み用ゲート信号によって選択される。そして、１ビット目のデジタルビデオ信号が画素に入力され、１ライン目の画素が再び表示期間Ｔｒ１となる。そして再び上述した動作を繰り返す。
【０１５８】
自発光装置は１秒間に６０以上のフレーム期間を設けることが好ましい。１秒間に表示される画像の数が６０より少なくなると、視覚的に画像のちらつきが目立ち始めることがある。
【０１５９】
また本発明では、全ての書き込み期間における長さの和が１フレーム期間よりも短いことが重要である。なおかつ表示期間の長さをＴｒ１：Ｔｒ２：Ｔｒ３：…：Ｔｒ（ｎ−１）：Ｔｒｎ＝２0：２1：２2：…：２(n-2)：２(n-1)とすることが必要である。この表示期間の組み合わせで２n階調のうち所望の階調表示を行うことができる。
【０１６０】
１フレーム期間中にＥＬ素子が発光した表示期間の長さの総和を求めることによって、当該フレーム期間におけるその画素の表示した階調がきまる。例えば、ｎ＝８のとき、全部の表示期間で画素が発光した場合の輝度を１００％とすると、Ｔｒ１とＴｒ２において画素が発光した場合には１％の輝度が表現でき、Ｔｒ３とＴｒ５とＴｒ８を選択した場合には６０％の輝度が表現できる。
【０１６１】
ｍビット目のデジタルビデオ信号が画素に書き込まれる書き込み期間Ｔａｍは、表示期間Ｔｒｍの長さよりも短いことが肝要である。よってビット数ｍの値は、１〜ｎのうち、書き込み期間Ｔａｍが表示期間Ｔｒｍの長さよりも短くなるような値であることが必要である。
【０１６２】
また表示期間Ｔｒ１〜Ｔｒｎは、どのような順序で出現させても良い。例えば１フレーム期間中において、Ｔｒ１の次にＴｒ３、Ｔｒ５、Ｔｒ２、・・・という順序で表示期間を出現させることも可能である。ただし、表示期間Ｔｒ１〜Ｔｒｎが互いに重ならない順序の方がより好ましい。また消去期間Ｔｅ１〜Ｔｅｎも、互いに重ならない順序の方がより好ましい。
【０１６３】
本発明は上記構成によって、ＴＦＴによってＩDS −Ｖ GS 特性に多少のばらつきがあっても、電流制御用ＴＦＴに等しいゲート電圧がかかったときに出力される電流量のばらつきを抑えることができる。よってＩDS−ＶGS特性のバラツキによって、同じ電圧の信号を入力してもＥＬ素子の発光量が隣接画素で大きく異なってしまうという事態を避けることが可能になる。
【０１６４】
また本実施例では電流制御用ＴＦＴとして、第１の電流制御用ＴＦＴと第２の電流制御用ＴＦＴとが並列に設けられている。これによって、電流制御用ＴＦＴの活性層を流れる電流によって発生した熱の放射を効率的に行うことができ、電流制御用ＴＦＴの劣化を抑えることができる。また、電流制御用ＴＦＴのしきい値や移動度などの特性のばらつきによって生じるドレイン電流のばらつきを抑えることができる。
【０１６５】
また、本実施例では、表示を行わない非発光期間を設けることができる。従来のアナログ駆動の場合、自発光装置に全白の画像を表示させると、常にＥＬ素子が発光することになり、ＥＬ層の劣化を早める原因となってしまう。本実施例では非発光期間を設けることができるので、ＥＬ層の劣化をある程度抑えることができる。
【０１６６】
なお本実施例においては、表示期間と書き込み期間とが一部重なっている。言い換えると書き込み期間においても画素を表示させることが可能である。そのため、１フレーム期間における表示期間の長さの総和の割合（デューティー比）が、書き込み期間の長さによってのみ決定されない。
【０１６７】
なお本実施例では、電流制御用ＴＦＴのゲート電極にかかる電圧を保持するためにコンデンサを設ける構造としているが、コンデンサを省略することも可能である。電流制御用ＴＦＴが、ゲート絶縁膜を介してゲート電極に重なるように設けられたＬＤＤ領域を有している場合、この重なり合った領域には一般的にゲート容量と呼ばれる寄生容量が形成される。このゲート容量を電流制御用ＴＦＴのゲート電極にかかる電圧を保持するためのコンデンサとして積極的に用いても良い。
【０１６８】
このゲート容量の容量値は、上記ゲート電極とＬＤＤ領域とが重なり合った面積によって変化するため、その重なり合った領域に含まれるＬＤＤ領域の長さによって決まる。
【０１６９】
次に、図１２により本実施例における自発光装置の画素の上面図を示し、これを用いて説明する。なお、図９と図１０と図１２は共通の符号を用いるので互いに参照すれば良い。
【０１７０】
図１２において、ソース信号線（Ｓ）と、電流供給線（Ｖ）と、書き込み用ゲート信号線（Ｇａ）と、消去用ゲート信号線（Ｇｅ）とをそれぞれ１つずつ有する領域９０１が画素である。画素９０１はスイッチング用ＴＦＴ１００１と、電流制御用ＴＦＴ１００２と、消去用ＴＦＴ１００４とを有している。
【０１７１】
スイッチング用ＴＦＴ１００１は、活性層１００１ａと、書き込み用ゲート信号線（Ｇａ）の一部であるゲート電極１００１ｂとを有している。電流制御用ＴＦＴ１００２は、活性層１００２ａと、ゲート配線１２０１の一部であるゲート電極１００２ｂとを有している。消去用ＴＦＴ１００４は、活性層１００４ａと、書き込み用ゲート信号線（Ｇｅ）の一部であるゲート電極１００４ｂとを有している。
【０１７２】
スイッチング用ＴＦＴ１００１の活性層１００１ａが有するソース領域とドレイン領域は、いずれか一方はソース信号線に、もう一方は接続配線１２０２を介してゲート配線１２０１に接続されている。なお１２０２はソース信号線（Ｓ）に入力される信号の電位によって、ソース配線と呼んだり、ドレイン配線と呼んだりする。
【０１７３】
消去用ＴＦＴ１００４の活性層１００４ａが有するソース領域とドレイン領域は、いずれか一方はソース信号線に、もう一方は接続配線１２０３を介してゲート配線１２０１に接続されている。なお１２０２は電流供給線（Ｖ）の電源電位によって、ソース配線と呼んだり、ドレイン配線と呼んだりする。
【０１７４】
電流制御用ＴＦＴ１００２の活性層１００２ａが有するソース領域とドレイン領域は、それぞれ電流供給線（Ｖ）とドレイン配線１２０４に接続されている。ドレイン配線１２０４は画素電極１２０５に接続されている。
【０１７５】
容量配線１２０６は半導体膜で形成されている。コンデンサ１００３は、電流供給線（Ｖ）と電気的に接続された容量配線１２０６、ゲート絶縁膜と同一層の絶縁膜（図示せず）及びゲート配線１２０１との間で形成される。また、ゲート配線１２０１、第１層間絶縁膜と同一の層（図示せず）及び電流供給線（Ｖ）で形成される容量もコンデンサとして用いることが可能である。
【０１７６】
なお画素電極１２０５上には有機樹脂膜をエッチングすることで開口部１２０７を設けたバンクが形成されている。そして図示しないが、画素電極１２０５上にＥＬ層と対向電極が順に積層される。画素電極１２０５とＥＬ層とはバンクの開口部１２０７において接しており、ＥＬ層は対向電極と画素電極とに接して挟まれている部分のみ発光する。
【０１７７】
なお本発明の自発光装置における画素部の上面図は、図１２に示した構成に限定されることはない。また、本実施例は実施例１の構成と組み合わせて実施することが可能である。
【０１７８】
〔実施例３〕
次に、本発明の自発光装置をアナログ方式で駆動させた場合について図１３及び図１４を用いて説明する。
【０１７９】
図１３（Ａ）に本実施例における自発光装置のブロック図を示す。１３０１はソース信号線駆動回路、１３０２はゲート信号線駆動回路、１３０３は画素部を示している。本実施例ではソース信号線駆動回路とゲート信号線駆動回路とを１つずつ設けたが、本発明はこの構成に限定されない。ソース信号線駆動回路を２つ設けても良いし、ゲート信号線駆動回路を２つ設けても良い。
【０１８０】
ソース信号線駆動回路１３０１は、シフトレジスタ１３０１ａ、レベルシフタ１３０１ｂ、サンプリング回路１３０１ｃを有している。なおレベルシフタ１３０１ｂは必要に応じて用いればよく、必ずしも用いなくとも良い。また本実施例においてレベルシフタ１３０１ｂはシフトレジスタ１３０１ａとサンプリング回路１３０１ｃとの間に設ける構成としたが、本発明はこの構成に限定されない。
シフトレジスタ１３０１ａの中にレベルシフタ１３０１ｂが組み込まれている構成にしても良い。
【０１８１】
なお、ソース信号線駆動回路１３０１と電気的に接続されたソース信号線１３０４及び電源１３０７と電気的に接続された電流供給線は、直接画素部１３０３に接続されているのではなく、切り替え回路１３０８から画素に電気的に接続された配線は、切り替え回路１３０８に入力された切り替え信号によりソース信号線または電流供給線のいずれかに切り替わり、画素部１３０３と電気的に接続されるようになっている。
【０１８２】
つまり、切り替え回路１３０８と画素部１３０３を接続する配線は、兼用になっていて、切り替え回路１３０８に入力される切り替え信号によりソース信号線または電流供給線に切り替わる。ただし、本実施例において、画素上のソース信号線または、電流供給線がそれぞれ隣り合うことはないものとする。
【０１８３】
また、上記に示したように一つの配線がソース信号線または、電流供給線に切り替わることから、スイッチング用ＴＦＴに接続された配線が電流供給線になった場合には、その部分の画素は機能しない。つまりソース信号線または、電流供給線がそれぞれ隣り合うことなく交互に切り替わっていることから、機能する画素も縦方向の画素列ごとに交互に切り替わっている。
【０１８４】
画素部１３０３では、ソース信号線駆動回路１３０１に接続されたソース信号線のうち、切り替え回路１３０８により選択されたソース信号線１３０４（１３０４＿１〜１３０４＿Ｘ）、又切り替え回路１３０８により選択された電流供給線（図示せず）、ゲート信号線駆動回路１３０２に接続されたｙ本のゲート信号線１３０６（１３０６＿１〜１３０６＿Ｙ）とがそれぞれ交差している。また電流供給線１３０５は電源１３０７と接続されることで一定の電位（電源電位）に保たれている。
【０１８５】
またゲート信号線駆動回路１３０２は、シフトレジスタ、バッファ（いずれも図示せず）を有している。また、レベルシフタを有していても良い。
【０１８６】
パネル制御信号であるクロック信号（ＣＬＫ）、スタートパルス信号（ＳＰ）がシフトレジスタ１３０１ａに入力される。シフトレジスタ１３０１ａからビデオ信号をサンプリングするためのサンプリング信号が出力される。出力されたサンプリング信号はレベルシフタ１３０１ｂに入力され、その電位の振幅が大きくなって出力される。
【０１８７】
レベルシフタ１３０１ｂから出力されたサンプリング信号は、サンプリング回路１３０１ｃに入力される。そして同時に、ビデオ信号線を介してビデオ信号がサンプリング回路１３０１ｃに入力される。
【０１８８】
サンプリング回路１３０１ｃにおいて、入力されたビデオ信号がサンプリング信号によってサンプリングされ、それぞれソース信号線１３０４に入力される。
【０１８９】
図１３（Ｂ）に、図１３（Ａ）で示した自発光装置の画素部１３０３の画素構造を示す。ゲート信号線駆動回路１３０２からの選択信号を入力するｙ本のゲート信号線１３０６（１３０６＿１〜１３０６＿ｙ）は、各画素が有するスイッチング用ＴＦＴ１３０９のゲート電極に接続されている。また各画素が有するスイッチング用ＴＦＴ１３０９のソース領域とドレイン領域は、一方がビデオ信号を入力するｘ本のソース信号線１３０４（１３０４＿１〜１３０４＿ｘ）に、もう一方が各画素が有する電流制御用ＴＦＴ１３１０のゲート電極及び各画素が有するコンデンサ１３１１にそれぞれ接続されている。
【０１９０】
各画素が有する電流制御用ＴＦＴ１３１０のソース領域は電流供給線１３０５に、ドレイン領域はＥＬ素子１３１３の陽極または陰極に接続されている。また電流供給線１３０５は、各画素が有するコンデンサ１３１１に接続されている。なお本実施例ではコンデンサ１３１１を有する構成を示したが、コンデンサ１３１１は必ずしも設けなくとも良い。
【０１９１】
ＥＬ素子１３１３は陽極と、陰極と、陽極と陰極との間に設けられたＥＬ層とを有する。ＥＬ素子１３１３の陽極が電流制御用ＴＦＴ１３１０のドレイン領域と接続している場合、ＥＬ素子１３１３の陽極が画素電極、陰極が対向電極となる。逆にＥＬ素子１３１３の陰極が電流制御用ＴＦＴ１３１０のドレイン領域と接続している場合、ＥＬ素子１３１３の陽極が対向電極、陰極が画素電極となる。
【０１９２】
さらに、図１３で説明した自発光装置を、アナログ方式で駆動させた場合のタイミングチャートを図１４に示す。１つのゲート信号線が選択されてから、その次に別のゲート信号線が選択されるまでの期間を１ライン期間（Ｌ）と呼ぶ。なお本明細書においてゲート信号線が選択されるとは、スイッチング用ＴＦＴがオンの状態になるような電位を有する選択信号がゲート信号線に入力されることを意味する。
【０１９３】
また１つの画像が表示されてから次の画像が表示されるまでの期間が１フレーム期間（Ｆ）に相当する。例えば、ｙ本のゲート信号線を有する自発光装置には、１フレーム期間中にｙ個のライン期間（Ｌ１〜Ｌｙ）が設けられている。
【０１９４】
第１のライン期間（Ｌ１）において、ゲート信号線駆動回路１３０２から入力される選択信号によってゲート信号線１３０６が選択され、ゲート信号線１３０６に接続されている全てのスイッチング用ＴＦＴ１３０９が全てオンの状態になる。そして、ソース信号線駆動回路１３０１からｘ本のソース信号線（１３０４＿１〜１３０４＿ｘ）に順にビデオ信号が入力される。ソース信号線（１３０４＿１〜１３０４＿ｘ）に入力されたビデオ信号は、スイッチング用ＴＦＴ１３０９を介して電流制御用ＴＦＴ１３１０のゲート電極に入力される。
【０１９５】
電流制御用ＴＦＴ１３１０のチャネル形成領域を流れる電流の量は、電流制御用ＴＦＴ１３１０のゲート電極とソース領域の電位差であるゲート電圧Ｖgsによって制御される。よって、ＥＬ素子１３１３の画素電極に与えられる電位は、電流制御用ＴＦＴ１３１０のゲート電極に入力されたビデオ信号の電位の高さによって決まる。したがって、ＥＬ素子１３１３はビデオ信号の電位に制御されて発光を行う。
【０１９６】
上述した動作を繰り返し、ソース信号線１３０４（１３０４＿１〜１３０４＿ｘ）へのビデオ信号の入力が終了すると、第１のライン期間（Ｌ１）が終了する。なお、ソース信号線１３０４（１３０４＿１〜１３０４＿ｘ）へのビデオ信号の入力が終了するまでの期間と水平帰線期間とを合わせて１つのライン期間としても良い。そして次に第２のライン期間（Ｌ２）が開始され、選択信号によってゲート信号線１３０６＿２が選択され、第１のライン期間（Ｌ１）と同様にソース信号線１３０４（１３０４＿１〜１３０４＿ｘ）に順にビデオ信号が入力される。
【０１９７】
そして全てのゲート信号線（１３０６＿１〜１３０６＿ｙ）が選択されると、全てのライン期間（Ｌ１〜Ｌｙ）が終了する。全てのライン期間（Ｌ１〜Ｌｙ）が終了すると、１フレーム期間が終了する。１フレーム期間中において全ての画素が表示を行い、１つの画像が形成される。なお全てのライン期間（Ｌ１〜Ｌｙ）と垂直帰線期間とを合わせて１フレーム期間としても良い。
【０１９８】
以上のように、ビデオ信号の電位によってＥＬ素子の発光量が制御され、その発光量の制御によって階調表示がなされる。
【０１９９】
本実施例の構成は、実施例１及び実施例２の構成と組み合わせて実施することが可能である。
【０２００】
〔実施例４〕
本発明の自発光装置を実施する上で、以下のような電圧電流特性を有する領域で電流制御用ＴＦＴを駆動させるとよい。
【０２０１】
まず、デジタル方式で駆動させる場合には、電流制御用ＴＦＴとＥＬ素子の両素子の動作点（両素子の電圧電流特性がともに一致する値となる点）が線形領域に存在するように電流制御用ＴＦＴとＥＬ素子を駆動させることが好ましい。これにより、電流制御用ＴＦＴの特性のずれによるＥＬ素子の輝度ムラを抑えた階調表示を行うことができる。
また、アナログ駆動の場合には、｜ＶGS｜のみによって電流値を制御することが可能な飽和領域に動作点が存在するように電流制御用ＴＦＴとＥＬ素子を駆動させることが好ましい。
【０２０２】
〔実施例５〕
自発光装置は、自発光型であるため液晶ディスプレイに比べて明るい場所での視認性に優れ、しかも視野角が広い。従って、様々な電気器具の表示部に用いることができる。例えば、ＴＶ放送等を大画面で鑑賞するには対角３０インチ以上（典型的には４０インチ以上）の発光装置（自発光装置を筐体に組み込んだ電気光学装置）の表示部として本発明の自発光装置を用いるとよい。
【０２０３】
なお、自発光装置には、パソコン用ディスプレイ、ＴＶ放送受信用ディスプレイ、広告表示用ディスプレイ等の全ての情報表示用ディスプレイが含まれる。また、その他にも様々な電気器具の表示部として本発明の自発光装置を用いることができる。
【０２０４】
その様な本発明の電気器具としては、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはデジタルビデオディスク（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。特に、斜め方向から見ることの多い携帯情報端末は視野角の広さが重要視されるため、自発光装置を用いることが望ましい。それら電気器具の具体例を図１５、図１６に示す。
【０２０５】
図１５（Ａ）は自発光装置であり、筐体２００１、支持台２００２、表示部２００３等を含む。本発明の自発光装置は表示部２００３に用いることができる。自発光装置は自発光型であるためバックライトが必要なく、液晶ディスプレイよりも薄い表示部とすることができる。
【０２０６】
図１５（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６等を含む。本発明の自発光装置は表示部２１０２に用いることができる。
【０２０７】
図１５（Ｃ）は頭部取り付け型の電気光学装置の一部（右片側）であり、本体２２０１、信号ケーブル２２０２、頭部固定バンド２２０３、スクリーン部２２０４、光学系２２０５、表示部２２０６等を含む。本発明の自発光装置は表示部２２０６に用いることができる。
【０２０８】
図１５（Ｄ）は記録媒体を備えた画像再生装置（具体的にはＤＶＤ再生装置）であり、本体２３０１、記録媒体（ＤＶＤ等）２３０２、操作スイッチ２３０３、表示部（ａ）２３０４、表示部（ｂ）２３０５等を含む。表示部（ａ）２３０４は主として画像情報を表示し、表示部（ｂ）２３０５は主として文字情報を表示するが、本発明の自発光装置はこれら表示部（ａ）、（ｂ）２３０４、２３０５に用いることができる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。
【０２０９】
図１５（Ｅ）はゴーグル型ディスプレイ（ヘッドマウントディスプレイ）であり、本体２４０１、表示部２４０２、アーム部２４０３を含む。本発明の自発光装置は表示部２４０２に用いることができる。
【０２１０】
図１５（Ｆ）はパーソナルコンピュータであり、本体２５０１、筐体２５０２、表示部２５０３、キーボード２５０４等を含む。本発明の自発光装置は表示部２５０３に用いることができる。
【０２１１】
なお、将来的にＥＬ材料の発光輝度が高くなれば、出力した画像情報を含む光をレンズ等で拡大投影してフロント型若しくはリア型のプロジェクターに用いることも可能となる。
【０２１２】
また、上記電気器具はインターネットやＣＡＴＶ（ケーブルテレビ）などの電子通信回線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増してきている。ＥＬ材料の応答速度は非常に高いため、自発光装置は動画表示に好ましい。
【０２１３】
また、自発光装置は発光している部分が電力を消費するため、発光部分が極力少なくなるように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話や音響再生装置のような文字情報を主とする表示部に自発光装置を用いる場合には、非発光部分を背景として文字情報を発光部分で形成するように駆動することが望ましい。
【０２１４】
ここで図１６（Ａ）は携帯電話であり、本体２６０１、音声出力部２６０２、音声入力部２６０３、表示部２６０４、操作スイッチ２６０５、アンテナ２６０６を含む。本発明の自発光装置は表示部２６０４に用いることができる。なお、表示部２６０４は黒色の背景に白色の文字を表示することで携帯電話の消費電力を抑えることができる。また、周囲が暗い場合印可する電圧を下げて、輝度を下げれば低電力化により有効である。
【０２１５】
また、図１６（Ｂ）は音響再生装置、具体的にはカーオーディオであり、本体２７０１、表示部２７０２、操作スイッチ２７０３、２７０４を含む。本発明の自発光装置は表示部２７０２に用いることができる。また、本実施例では車載用オーディオを示すが、携帯型や家庭用の音響再生装置に用いても良い。なお、表示部２７０２は黒色の背景に白色の文字を表示することで消費電力を抑えられる。これは携帯型の音響再生装置において特に有効である。
【０２１６】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電気器具に用いることが可能である。また、本実施例の電気器具は実施例１〜４に示したいずれの構成の自発光装置を用いても良い。
【０２１７】
【発明の効果】
本発明を実施することで、アクティブマトリクス型の自発光装置において、画素部のソース信号線と電流供給線の配線を兼用させることができる。これにより、画素部の開口率の高めることができる。さらにそのような自発光装置を表示部に用いることで発光輝度の高い電気器具を得ることができる。
【図面の簡単な説明】
【図１】 本発明の自発光装置の回路構成を示す図。
【図２】 本発明の自発光装置の切り替え回路を示す図。
【図３】 本発明の自発光装置の切り替え回路を示す図。
【図４】 本発明の自発光装置の画素部の回路図。
【図５】 本発明の自発光装置の画素の回路図。
【図６】 本発明の自発光装置の駆動方法を示す図。
【図７】 本発明の自発光装置の上面図。
【図８】 本発明の自発光装置の回路構成を示す図。
【図９】 本発明の自発光装置の画素部の回路図。
【図１０】 本発明の自発光装置の画素の回路図。
【図１１】 本発明の自発光装置の駆動方法を示す図。
【図１２】 本発明の自発光装置の上面図。
【図１３】 本発明の自発光装置の回路構成を示す図。
【図１４】 本発明の自発光装置の駆動方法を示す図。
【図１５】 本発明の自発光装置を用いた電気器具。
【図１６】 本発明の自発光装置を用いた電気器具。
【図１７】 従来の自発光装置の画素部の回路図。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a configuration of a self light emitting device. The present invention particularly relates to an active matrix self-luminous device having a thin film transistor (TFT) fabricated on an insulator.
[0002]
[Prior art]
In recent years, a technology for forming TFTs on a substrate has greatly advanced, and application development to an active matrix display device (self-luminous device) has been advanced. In particular, a TFT using a polysilicon film has higher field effect mobility (also referred to as mobility) than a conventional TFT using an amorphous silicon film, and thus can operate at high speed. For this reason, it is possible to control a pixel, which has been conventionally performed by a drive circuit outside the substrate, with a drive circuit formed on the same substrate as the pixel.
[0003]
Such an active matrix type self-luminous device has various advantages such as reduction of manufacturing cost, miniaturization of electro-optical device, increase of yield, reduction of throughput by making various circuits and elements on the same substrate. Is obtained.
[0004]
In addition, research on active matrix self-light-emitting devices (EL displays) having EL elements as self-light-emitting elements has become active. The EL display is also called an organic EL display (OELD) or an organic light emitting diode (OLED).
[0005]
The EL display is a self-luminous type. An EL element has a structure in which an EL layer is sandwiched between a pair of electrodes (anode and cathode), and the EL layer usually has a laminated structure. A typical example is a “hole transport layer / light emitting layer / electron transport layer” stacked structure proposed by Tang et al. Of Kodak Eastman Company. This structure has very high luminous efficiency, and most EL displays currently under research and development employ this structure.
[0006]
In addition, the hole injection layer / hole transport layer / light emitting layer / electron transport layer, or hole injection layer / hole transport layer / light emitting layer / electron transport layer / electron injection layer are laminated in this order on the anode. It may be a structure. You may dope a fluorescent pigment | dye etc. with respect to a light emitting layer.
[0007]
In this specification, all layers provided between a cathode and an anode are collectively referred to as an EL layer. Specifically, it refers to a layer containing an organic EL material from which EL (Electro Luminescence: luminescence generated by applying an electric field) is obtained. The hole injection layer, hole transport layer, light emitting layer, and electron described above. The transport layer, the electron injection layer, and the like are all included in the EL layer.
[0008]
Luminescence obtained from the organic EL material includes light emission (fluorescence) when returning from the singlet excited state to the ground state and light emission (phosphorescence) when returning from the triplet excited state to the ground state. In the self-luminous device of the present invention, an EL element having either organic EL material can be used.
[0009]
Then, a predetermined voltage is applied to the EL layer having the above structure from the pair of electrodes, whereby recombination of carriers occurs in the light emitting layer to emit light. Note that in this specification, a light-emitting element formed using an anode, an EL layer, and a cathode is referred to as an EL element.
[0010]
In the EL display, a plurality of pixels are provided in a matrix, and each of the plurality of pixels includes a thin film transistor (TFT) and an EL element. FIG. 17 shows an enlarged view of a pixel of an EL display. The pixel 1700 includes a switching TFT 1701, a current control TFT 1702, an EL element 1703, a source signal line 1704, a gate signal line 1705, a current supply line 1706, and a capacitor 1707.
[0011]
The gate electrode of the switching TFT 1701 is connected to the gate signal line 1705. One of the source region and the drain region of the switching TFT 1701 is connected to the source signal line, and the other is connected to the gate electrode of the current control TFT 1702. The source region of the current control TFT 1702 is connected to the current supply line 1706, and the drain region is connected to the anode or cathode of the EL element 1703.
[0012]
In the case where the anode of the EL element 1703 is connected to the drain region of the current control TFT 1702, the anode of the EL element 1703 is a pixel electrode and the cathode is a counter electrode. Conversely, when the cathode of the EL element 1703 is connected to the drain region of the current control TFT 1702, the anode of the EL element 1703 is the counter electrode and the cathode is the pixel electrode.
[0013]
Note that in this specification, the potential difference between the potential of the pixel electrode and the potential of the counter electrode is referred to as an EL drive voltage, and this EL drive voltage is applied to the EL layer.
[0014]
Note that the capacitor 1707 is not necessarily provided. When provided, as shown in FIG. 17, the current control TFT 1702 and the current supply line 1706 are connected.
[0015]
The potential (power supply potential) of the current supply line 1706 is kept constant. The potential of the counter electrode of the EL element 1703 is also kept constant. The potential of the counter electrode has a potential difference from the power supply potential to such an extent that the EL element emits light when the power supply potential is applied to the pixel electrode of the EL element.
[0016]
The switching TFT 1701 is turned on by a selection signal input to the gate signal line 1705. In this specification, the TFT being turned on indicates that the drain current of the TFT is 0 or more.
[0017]
When the switching TFT 1701 is turned on, a video signal input from the source signal line 1704 is input to the gate electrode of the current control TFT 1702 through the switching TFT 1701. Note that that a signal is input to the gate electrode of the current control TFT 1702 via the switching TFT 1701 means that a signal is input to the gate electrode of the current control TFT 1702 through the active layer of the switching TFT 1701.
[0018]
The amount of current flowing through the channel formation region of the current control TFT 1702 is controlled by a gate voltage Vgs which is a potential difference between the gate electrode and the source region of the current control TFT 1702. Therefore, the potential applied to the pixel electrode of the EL element 1703 is determined by the height of the potential of the video signal input to the gate electrode of the current control TFT 1702. The light emission luminance of the EL element (luminance of light emitted from the EL element) is controlled by the height of the potential applied to the pixel electrode. That is, the luminance of the EL element 1703 is controlled by the potential of the video signal input to the source signal line 1704, so that gradation display is performed.
[0019]
[Problems to be solved by the invention]
In recent years, pixel size has been miniaturized, and higher definition images have been demanded. The miniaturization of the pixel size increases the formation area of TFTs and wirings that occupy one pixel and reduces the pixel aperture ratio.
[0020]
Therefore, in order to obtain a high aperture ratio of each pixel within a specified pixel size, it is essential to efficiently lay out circuit elements necessary for the circuit configuration of the pixel.
[0021]
As described above, in order to realize an active matrix self-luminous device with a pixel aperture ratio, a new pixel configuration that has never been required is required.
[0022]
The present invention responds to such a demand, and uses a pixel having a configuration in which a source signal line and a current supply line are shared by the same wiring, and a self-luminous device having a pixel that realizes a high aperture ratio. The purpose is to provide.
[0023]
[Means for Solving the Invention]
The present invention is characterized in that the aperture ratio in the pixel is increased by sharing the source signal line and the current supply line connected to the pixel portion with the same wiring.
[0024]
The source signal line connected to the source signal line driving circuit and the current supply line connected to the power source are each connected to the switching circuit. Further, the switching circuit and the pixel portion are connected by wiring. The wiring becomes a source signal line or a current supply line according to a switching signal input to the switching circuit.
[0025]
DETAILED DESCRIPTION OF THE INVENTION
A block diagram of the self-luminous device of the present invention is shown in FIG. Note that the TFT used in the self-luminous device used in the present invention is not particularly limited, and a TFT having a structure such as a planar type or an inverted stagger type may be used. Furthermore, a known driver circuit can be used in combination for the self-luminous device used in the present invention.
[0026]
In the present invention, well-known elements can be used for the element structure and EL material of the EL element included in the self-luminous device. On the other hand, the configuration of the present invention can be used in correspondence with a known liquid crystal device.
[0027]
In the self-light-emitting device of FIG. 1, a pixel portion 101, a source signal line driver circuit 102 and a gate signal line driver circuit 103 arranged around the pixel portion are formed by TFTs formed on a substrate. Reference numeral 104 denotes a time-division gradation data signal generation circuit (SPC: Serial-to-Parallel Conversion Circuit).
[0028]
The source signal line driver circuit 102 basically includes a shift register 102a, a latch (A) 102b, and a latch (B) 102c. In addition, it has a buffer (not shown).
[0029]
Note that although the self-light emitting device in this embodiment includes only one source signal line driver circuit, two source signal line driver circuits may be provided so as to sandwich the top and bottom of the pixel portion.
[0030]
In the present invention, the source signal line driver circuit 102 and the gate signal line driver circuit 103 may be provided over a substrate over which the pixel portion 101 is provided. Alternatively, the source signal line driver circuit 102 and the gate signal line driver circuit 103 may be provided over an IC chip. A configuration in which the pixel unit 101 is connected via the TAB may be employed.
[0031]
In the source signal line driver circuit 102, a clock signal (CLK) and a start pulse (SP) are input to the shift register 102a. The shift register 102a sequentially generates timing signals based on the clock signal (CLK) and the start pulse (SP), and sequentially supplies the timing signals to subsequent circuits through a buffer or the like (not shown).
[0032]
The timing signal from the shift register 102a is buffered and amplified by a buffer or the like. Since many circuits or elements are connected to the wiring to which the timing signal is supplied, the load capacitance (parasitic capacitance) is large. This buffer is provided in order to prevent “blunting” of the rising edge or falling edge of the timing signal caused by the large load capacity.
[0033]
The timing signal buffered and amplified by the buffer is supplied to the latch (A) 102b. The latch (A) 102b has a plurality of stages of latches for processing n-bit digital data signals. When the timing signal is input, the latch (A) 102b sequentially captures and holds the n-bit digital data signal supplied from the time-division gradation data signal generation circuit 104.
[0034]
Note that when a digital data signal is taken into the latch (A) 102b, the digital data signal may be sequentially input to the latches of a plurality of stages included in the latch (A) 102b. However, the present invention is not limited to this configuration. A plurality of stages of latches included in the latch (A) 102b may be divided into several groups, and so-called divided driving may be performed in which digital data signals are input simultaneously in parallel for each group. Note that the number of groups at this time is called the number of divisions. For example, when the latches are divided into groups for every four stages, it is said that the driving is divided into four.
[0035]
The time until the writing of the digital data signal to all the latches in the latch (A) 102b is completed is called a line period. That is, the time interval from the time when writing of the digital data signal to the leftmost stage latch in the latch (A) 102b starts to the time when writing of the digital data signal to the rightmost stage latch ends. Is the line period. Actually, the line period may include a period in which a horizontal blanking period is added to the line period.
[0036]
When one line period ends, a latch signal (Latch Signal) is supplied to the latch (B) 102c. At this moment, the digital data signals written and held in the latch (A) 102b are sent all at once to the latch (B) 102c, and are written and held in the latches of all the stages of the latch (B) 102c.
[0037]
The latch (A) 102b that has finished sending the digital data signal to the latch (B) 102c receives the digital data signal supplied from the time-division gradation data signal generation circuit 104 again based on the timing signal from the shift register 102a. Writing is performed sequentially.
[0038]
During the second line 1-line period, the digital data signal written and held in the latch (B) 102b is input to the source signal line. In the present invention, the source signal line is connected to the switching circuit 105.
[0039]
The switching circuit 105 is also connected to a current supply line connected to the power source 106. A wiring that electrically connects the switching circuit 105 and the pixel electrode is switched to a source signal line or a current supply line by a switching signal input to the switching circuit 105.
[0040]
The switching signal is a signal for switching so that adjacent wirings alternately become a source signal line and a current supply line. That is, both adjacent wirings do not become source signal lines or current supply lines.
[0041]
When the wiring connected to the pixel switching TFT is connected to the source signal line, the pixel having the switching TFT emits light or does not emit light by the digital data signal input from the source signal line driving circuit. Indicates. However, when the wiring connected to the switching TFT of the pixel is connected to the current supply line, the pixel having the switching TFT does not function.
[0042]
On the other hand, when the wiring connected to the current control TFT of the pixel is connected to the current supply line, the pixel having the current control TFT emits light by the digital data signal input from the source signal line driving circuit. Or non-luminous. However, when the wiring connected to the current control TFT of the pixel is connected to the source signal line, the pixel having the current control TFT does not function.
[0043]
On the other hand, the gate signal line driver circuit 103 includes a shift register and a buffer (both not shown). In some cases, the gate signal line driver circuit 103 may include a level shifter in addition to the shift register and the buffer.
[0044]
In the gate signal line driving circuit 103, a timing signal from a shift register (not shown) is supplied to a buffer (not shown) and supplied to a corresponding gate signal line (also called a scanning line). The gate signal line is connected to the gate electrode of the pixel TFT for one line, and all the pixel TFTs for one line must be turned on at the same time, so that the buffer can flow a large current. Used.
[0045]
In the time-division gradation data signal generation circuit 104, an analog or digital video signal (a signal including image information) is converted into a digital data signal (Digital Data Signals) for performing time-division gradation, and latch (A). 102b. The time-division gradation data signal generation circuit 104 is also a circuit that generates timing pulses and the like necessary for performing time-division gradation display.
[0046]
This time-division gradation data signal generation circuit 104 may be provided outside the self-luminous device of the present invention. In that case, the digital data signal formed there is input to the self-luminous device of the present invention. In this case, the electric appliance (self-light-emitting device) having the self-light-emitting device of the present invention as a display device includes the self-light-emitting device of the present invention and a time-division gradation data signal generation circuit as separate components.
[0047]
Further, the time division gradation data signal generation circuit 104 may be mounted on the self-luminous device of the present invention in the form of an IC chip or the like. In that case, a digital data signal formed by the IC chip is input to the light-emitting device of the present invention. In this case, an electric appliance having the self-light-emitting device of the present invention as a display device includes the self-light-emitting device of the present invention on which an IC chip including a time-division gradation data signal generation circuit is mounted as a component.
[0048]
Finally, the time-division gradation data signal generation circuit 104 can be formed on the same substrate as the pixel portion 101, the source signal line driver circuit 102, and the gate signal line driver circuit 103 using TFTs. In this case, if a video signal including image information is input to the self-luminous device, all can be processed on the substrate. In this case, the time division gradation data signal generation circuit may be formed of a TFT having a polysilicon film as an active layer. Further, in this case, the electric appliance having the self-luminous device of the present invention as a display device has a time-division gradation data signal generation circuit built in the self-luminous device itself, so that the electric appliance can be miniaturized. is there.
[0049]
In addition, the configuration of the source signal line driver circuit 102 described in this embodiment is an example of the embodiment, and does not limit the configuration of the present invention.
[0050]
Next, the structure of the pixel portion in the self light-emitting device of the present invention will be described. An enlarged view of the pixel portion 101 shown in FIG. 1 is shown in FIG. In FIG. 4A, wirings (P1 to Px) and gate signal lines (G1 to Gy) to be source signal lines (S1 to Sx) or current supply lines (V1 to Vx) are provided in the pixel portion 101. Yes.
[0051]
Here, the pixel 107 is a region including one source signal line (S1 to Sx), one current supply line (V1 to Vx), and one gate signal line (G1 to Gy). In the pixel portion 101, a plurality of pixels 107 are arranged in a matrix.
[0052]
In addition, a switching circuit 105 is provided outside the pixel portion 101 in FIG. Whether the wiring (P1 to Px) connected to each pixel from the switching circuit 105 becomes the source signal line (S1 to Sx) or the current supply line (V1 to Vx) is input to the switching circuit 105. It is determined by the switching signal (C).
[0053]
In FIG. 4B, the wiring (Px−1) and Px in FIG. 4A are taken as an example, and the switching signals input to the switching circuit 105 and the wirings (P1 to Px) are 1 by this switching signal. It shows how the source signal lines (S1 to Sx) and the current supply lines (V1 to Vx) are alternately switched for each frame period. Further, in this specification, the pixel column having the wiring (Px-1) and the wiring Px is referred to as the (x-1) th pixel column, and the pixel having the wiring (Px-2) and the wiring (Px-1). The column is referred to as the (x-2) th pixel column.
[0054]
However, what is shown here is an example of the switching signal in the first to third frame periods, and does not limit the present invention.
[0055]
In this embodiment, either the drain region or the source region of the switching TFT is electrically connected to the source signal line and the source region of the current control TFT of the adjacent pixel.
Specifically, when either the drain region or the source region of the switching TFT in the pixel in the (x-2) th column is electrically connected to the source signal line, the (x-1) th column. Either the source region or the drain region of the switching TFT in this pixel is electrically connected to the current supply line of the pixel in the (x-2) -th column.
[0056]
Next, an enlarged view of the region 108 including the pixel 107 and the switching circuit 105 is shown in FIG. In FIG. 5, reference numeral 501 denotes a switching TFT. The gate electrode of the switching TFT 501 is connected to the gate signal line G (G1 to Gx). One of the source region and the drain region of the switching TFT 501 has a source signal line S (S1 to Sx) or a current supply line V (V1 to Vx), and the other has a gate electrode of the current control TFT 502 and each pixel has. Each is connected to a capacitor 503.
However, when the switching TFT 501 is connected to the current supply line by the switching circuit 105, this pixel does not function.
[0057]
The capacitor 503 is provided to hold the gate voltage (potential difference between the gate electrode and the source region) of the current control TFT 502 when the switching TFT 501 is in a non-selected state (off state). Note that although a configuration in which the capacitor 503 is provided is shown here, the present invention is not limited to this configuration, and a configuration without the capacitor 503 may be employed.
[0058]
One of the source region and the drain region of the current control TFT 502 is connected to the current supply line V (V1 to Vx) or the source signal line S (S1 to Sx), and the other is connected to the EL element 504. The current supply line V is connected to the capacitor 503.
[0059]
However, when the current control TFT 502 is connected to the source signal line S (S1 to Sx) by the switching circuit 105, this pixel does not function.
[0060]
The EL element 504 is composed of an EL layer provided between the anode and the cathode. When the anode is connected to the source region or drain region of the current control TFT 502, the anode serves as a pixel electrode and the cathode serves as a counter electrode. Conversely, when the cathode is connected to the source region or drain region of the current control TFT 502, the cathode serves as the pixel electrode and the anode serves as the counter electrode.
[0061]
A counter potential is applied to the counter electrode of the EL element 504. The current supply line V is supplied with a power supply potential. The power supply potential and the counter potential are applied to the self-light-emitting device of the present invention by a power supply provided by an external IC or the like.
[0062]
As the switching TFT 501 and the current control TFT 502, either an n-channel TFT or a p-channel TFT can be used. However, when the source region or drain region of the current control TFT 502 is connected to the anode of the EL element 504, the current control TFT 502 is preferably a p-channel TFT. When the source region or drain region of the current control TFT 502 is connected to the cathode of the EL element 504, the current control TFT 502 is preferably an n-channel TFT.
[0063]
Further, the switching TFT 501 and the current control TFT 502 may have a multi-gate structure such as a double gate structure or a triple gate structure instead of a single gate structure.
[0064]
Next, a driving method of the self-light-emitting device of the present invention having the above-described configuration will be described with reference to FIG. FIG. 6 shows the display period of the pixels on the first line when the horizontal axis is time (Time) and the vertical axis is the position of the gate signal line (V-Scan).
[0065]
Here, the source signal line S (S1 to Sx) is connected to the source region of the switching TFT by the switching circuit 105, and the current supply line V (V1 to Vx) is connected to one of the current control TFTs. An example of
[0066]
First, the power supply potential of the current supply line is the same as the potential of the counter electrode of the EL element. A gate signal is input to the gate signal line G1 from the gate signal line driving circuit. As a result, the switching TFTs 501 of all the pixels (pixels on the first line) connected to the gate signal line G1 are turned on.
[0067]
At the same time, the first bit digital video signal is input from the source signal line driving circuit to the source signal lines (S1 to Sx) electrically connected to the source signal line driving circuit switched by the switching circuit 105. The digital video signal is input to the gate electrode of the current control TFT 502 via the switching TFT 501.
[0068]
Next, at the same time as the input of the gate signal to G1, the gate signal is similarly input to the gate signal line G2. Then, the switching TFTs 501 of all the pixels connected to the gate signal line G2 are turned on, and the source signal line (S1) that is electrically connected to the source signal line driver circuit by the switching circuit for the pixels on the second line. To Sx), the first bit digital video signal is input.
[0069]
In turn, gate signals are inputted to all the gate signal lines (G1 to Gx). The period until all the gate signal lines (G1 to Gx) are selected and the digital video signal of the first bit is input to the pixels of all the lines is the writing period Ta1.
[0070]
When the writing period Ta1 ends, the display period Tr1 follows. In the display period Tr1, the power supply potential of the current supply line is a potential having a potential difference with the counter electrode to such an extent that the EL element emits light when the power supply potential is applied to the pixel electrode of the EL element.
[0071]
In this embodiment, when the digital video signal has information “0”, the current control TFT 502 is in an off state. Therefore, no power supply potential is applied to the pixel electrode of the EL element 504. As a result, the EL element 504 included in the pixel to which the digital video signal having the information “0” is input does not emit light.
[0072]
On the other hand, when the information “1” is included, the current control TFT 502 is in an on state. Accordingly, a power supply potential is applied to the pixel electrode of the EL element 504. As a result, the EL element 504 included in the pixel to which the digital video signal having the information “1” is input emits light.
[0073]
In this manner, in the display period Tr1, the EL element 504 emits light or does not emit light, and all pixels perform display. A period during which the pixels are displaying is referred to as a display period Tr. In particular, a display period that starts when a digital video signal of the first bit is input to the pixel is referred to as Tr1. In FIG. 6, only the display period of the pixels in the first line is shown for the sake of simplicity. The timing at which the display period of all lines is started is the same.
[0074]
When the display period Tr1 ends, the writing period Ta2 starts, and the power supply potential of the current supply line becomes the same as the potential of the counter electrode of the EL element. In the same manner as in the writing period Ta1, all the gate signal lines are sequentially selected, and the second bit digital video signal is input to all the pixels. A period until the second bit digital video signal is completely input to the pixels of all the lines is referred to as a writing period Ta2.
[0075]
When the writing period Ta2 ends, the display period Tr2 starts. The power supply potential of the current supply line is different from that of the counter electrode so that the EL element emits light when the power supply potential is applied to the pixel electrode of the EL element. A potential having All pixels display.
[0076]
The above-described operation is repeated until the n-th digital video signal is input to the pixel, and the writing period Ta and the display period Tr appear repeatedly. When all the display periods (Tr1 to Trn) are completed, one image can be displayed. In the driving method of the present invention, a period for displaying one image is referred to as one frame period (F). When one frame period ends, the next frame period starts. Then, the writing period Ta1 appears again, and the above-described operation is repeated.
[0077]
In the self-luminous device of the present invention, it is preferable to provide 120 or more frame periods per second, and more preferably 120 to 240 Hz. In other words, it is desirable that one frame period is 1/240 to 1/120 s. Note that when the number of images displayed per second is less than 120, flickering of images may start to be noticeable visually.
[0078]
In the present invention, the sum of the lengths of all the writing periods is shorter than one frame period, and the length ratio of the display periods is Tr1: Tr2: Tr3:...: Tr (n−1): Trn = 20: 21: 22: ...: 2(n-2): 2(n-1)It is necessary to ensure that 2 in combination with this display periodnOf the gradations, a desired gradation display can be performed.
[0079]
By obtaining the sum of the lengths of the display periods in which the EL elements emit light during one frame period, the gradation displayed by the pixel in the frame period is determined. For example, when n = 8 and the luminance when the pixel emits light in the entire display period is 100%, 1% luminance can be expressed when the pixel emits light in Tr1 and Tr2, and Tr3, Tr5, and Tr8 can be expressed. When is selected, a luminance of 60% can be expressed.
[0080]
The display periods Tr1 to Trn may appear in any order. For example, in one frame period, it is possible to cause the display period to appear in the order of Tr3, Tr5, Tr2,.
[0081]
Here, the height of the power supply potential of the current supply line is changed between the writing period and the display period, but the present invention is not limited to this. The power supply potential and the potential of the counter electrode may always have a potential difference such that the EL element emits light when the power supply potential is applied to the pixel electrode of the EL element. In that case, the EL element can emit light even in the writing period. Therefore, the gray level displayed by the pixel in the frame period is determined by the sum of the length of the writing period and the display period during which the EL element emits light during one frame period. In this case, the ratio of the sum of the lengths of the writing period and the display period corresponding to the digital video signal of each bit is (Ta1 + Tr1) :( Ta2 + Tr2) :( Ta3 + Tr3):...: (Ta (n-1) + Tr (n-1)) :( Tan + Trn) = 20: 21: 22: ...: 2(n-2): 2(n-1)It is necessary to become.
[0082]
The top structure of the pixel portion described in the embodiment mode of the present invention is described with reference to FIG.
[0083]
In FIG. 7, a wiring indicated by 701 is a gate wiring that electrically connects the gate electrodes of the switching TFT 702. In addition, the source region 702 a of the switching TFT 702 is connected to the source wiring 703, and the drain region 702 b is connected to the drain wiring 704. The drain wiring 704 is electrically connected to the gate electrode 705 a of the current control TFT 705. Further, the source region 705 b of the current control TFT 705 is electrically connected to the current supply line 706, and the drain region 705 c is electrically connected to the drain wiring 707.
[0084]
At this time, a storage capacitor is formed in the region indicated by 708. The storage capacitor 708 is formed between a semiconductor film 709 electrically connected to the current supply line 706, an insulating film (not shown) that is the same layer as the gate insulating film, and a wiring that forms the gate electrode 705a. Note that since the semiconductor film 709 is formed separately from the semiconductor film formed when the switching TFT and the current control TFT are manufactured, the semiconductor film 709 is referred to as an isolated semiconductor film in the present invention. That is, the isolation semiconductor film 709 is isolated from the active layer for forming the source region 702a and drain region 702b of the switching TFT 702 and the source region 705b and drain region 705c of the current control TFT 705 as shown in FIG. Is formed. Note that in the region indicated by 708, the isolation semiconductor film 709 overlaps with the gate electrode 705a with the gate insulating film interposed therebetween, and at this time, 60% or more of the isolation semiconductor film 709 overlaps with the wiring forming the gate electrode 705a. It has become. Further, 60% or more of the isolation semiconductor film 709 overlaps the current supply line 706 with the first interlayer insulating film interposed therebetween. A capacitor formed by the gate electrode 705a, the same layer (not shown) as the first interlayer insulating film, and the current supply line 706 can also be used as the storage capacitor.
[0085]
In this embodiment, the pixel structure shown in FIG. 7 does not limit the present invention at all and is only a preferable example. The position of the switching TFT, the current control TFT, or the storage capacitor may be appropriately designed by the practitioner.
[0086]
【Example】
[Example 1]
Here, the configuration of the switching circuit used in the present invention will be described with reference to FIGS. In FIGS. 2 and 3, the reference numerals used in FIG.
[0087]
In FIG. 2, the switching circuit 105 has two transmission gates that are distinguished by transmission gate 1 (201) and transmission gate 2 (202). The transmission gate 1 (201) is connected to the source signal line (S) 203, and the transmission gate 2 (202) is connected to the current supply line 204.
[0088]
The switching signal line 205 is connected to the transmission gate 1 (201) and the transmission gate 2 (202), and the switching signal from the switching signal generation circuit 206 and the inverted switching signal obtained by inverting the switching signal by the inverter 207. Are input to transmission gate 1 (201) and transmission gate 2 (202), respectively.
[0089]
The switching signal input from the switching signal generation circuit 206 has information “0” or “1”, and one of the switching signals “0” and “1” is Hi and one is Lo. A signal having a voltage.
[0090]
In this embodiment, when the switching signal has information of “0”, the transmission gate 1 (201) is turned on and the transmission gate 2 (202) is turned off as shown in FIG. It becomes a state. Therefore, the transmission gate 1 (201) is turned on, and a signal from the source signal line driver circuit 102 is input to the transmission gate 1 (201), and the transmission gate 1 (201) and the transmission gate 2 (202) A signal from the source signal line driver circuit 102 is input to the wiring 208 connected to the pixel portion 101. At this time, the wiring 208 serves as a source signal line.
[0091]
At this time, in the case where the wiring 208 serving as a source signal line is connected to the switching TFT 301a of the pixel 107a as illustrated in FIG. 3A, the EL element in the pixel 107a using the wiring 208 as the source signal line. Reference numeral 302 a denotes light emission or non-light emission according to the digital video signal input from the source signal line driver circuit 102.
[0092]
As described above, in this specification, the pixel in which the EL element emits light or does not emit light according to the digital video signal input from the source signal line driver circuit 102 is selected (is in a state). It will be called a pixel.
[0093]
However, in the case where the wiring 208 serving as a source signal line is connected to the current control TFT 303b of the pixel 107b as illustrated in FIG. 3A, no signal is input to the pixel 107b, and the pixel 107b. Is unselected.
[0094]
On the other hand, when the switching signal has information of “1”, transmission gate 1 (201) is turned off and transmission gate 2 (202) is turned on as shown in FIG. Become. Therefore, the transmission gate 2 (202) is turned on, and a signal input from the power supply 106 through the current supply line 205 is supplied to the wiring 208 connected to the pixel portion 101 from the transmission gate 2 (202). A signal from 106 is input. That is, the wiring 208 serves as a current supply line.
[0095]
At this time, in the case where the wiring 208 serving as a current supply line is connected to the current control TFT in the pixel 107c as illustrated in FIG. 3B, the EL in the pixel 107c using the wiring 208 as the current supply line. The element 302c emits light or does not emit light according to the digital video signal input from the source signal line driver circuit 102. That is, at this time, the pixel 107c is selected.
[0096]
However, when the wiring 208 serving as a current supply line is connected to the switching TFT 301d of the pixel 107d as illustrated in FIG. 3B, no signal is input to the pixel 107d, that is, the pixel 107d. Is unselected.
[0097]
When a certain pixel is selected, all the pixel columns connected to the same wiring in the vertical direction toward the page are selected. Further, when a certain pixel is not selected, all the pixel columns connected to the same wiring in the vertical direction toward the paper surface are not selected.
[0098]
Note that it is preferable that the source signal line and the current supply line are alternately switched so that the pixel column selected for each frame is switched.
[0099]
Thus, for example, the first, third, and fifth odd pixel columns are selected from the left in the first frame, and the second, fourth, and sixth even pixel columns are selected from the left in the second frame. Can do.
[0100]
[Example 2]
Next, a structure of a pixel portion and a driving method thereof when a self-luminous device having a pixel portion structure different from the above is used in the present invention will be described. Here, it is 2 by n-bit digital data signal.nA case where gradation display is performed will be described.
[0101]
FIG. 8 shows an example of a block diagram of the light-emitting device of the present invention. The self-luminous device of FIG. 8 includes a pixel portion 801 and source signals arranged around the pixel portion by TFTs formed on a substrate.lineA driving circuit 802, a writing gate signal line driving circuit (first gate signal line driving circuit) 803, and an erasing gate signal line driving circuit (second gate signal line driving circuit) 804 are provided. In this embodiment, the light-emitting device has one source signal line driver circuit. However, in the present invention, there may be two source signal line driver circuits.
[0102]
In the present invention, the source signal line driver circuit 802, the writing gate signal line driver circuit 803, or the erasing gate signal line driver circuit 804 is provided over the substrate over which the pixel portion 801 is provided. Alternatively, a structure in which the pixel portion 801 is connected to the pixel portion 801 through an FPC or a TAB may be used.
[0103]
The source signal line driver circuit 802 basically includes a shift register 802a, a latch (A) 802b, and a latch (B) 802c.
[0104]
In the source signal line driver circuit 802, a clock signal (CLK) and a start pulse (SP) are input to the shift register 802a. The shift register 802a sequentially generates timing signals based on the clock signal (CLK) and the start pulse (SP), and sequentially supplies the timing signals to a subsequent circuit through a buffer or the like (not shown).
[0105]
The timing signal from the shift register 802a is buffered and amplified by a buffer or the like. Since many circuits or elements are connected to the wiring to which the timing signal is supplied, the load capacitance (parasitic capacitance) is large. This buffer is provided in order to prevent “blunting” of the rising edge or falling edge of the timing signal caused by the large load capacity.
[0106]
The timing signal buffered and amplified by the buffer is supplied to the latch (A) 802b. The latch (A) 802b includes a plurality of stages of latches for processing n-bit digital data signals. When the timing signal is input, the latch (A) 802b sequentially captures and holds the n-bit digital data signal supplied from the time division gradation data signal generation circuit 805.
[0107]
Note that when a digital data signal is taken into the latch (A) 802b, the digital data signal may be sequentially input to a plurality of stages of latches included in the latch (A) 802b. However, the present invention is not limited to this configuration. A plurality of stages of latches included in the latch (A) 802b may be divided into several groups, and so-called divided driving may be performed in which digital data signals are input simultaneously in parallel for each group. Note that the number of groups at this time is called the number of divisions. For example, when the latches are divided into groups for every four stages, it is said that the driving is divided into four.
[0108]
The time until writing of digital data signals to all the latches of the latch (A) 802b is completed is called a line period. That is, the time interval from the start of writing of the digital data signal to the latch of the leftmost stage in the latch (A) 802b to the end of the writing of the digital data signal to the latch of the rightmost stage. Is the line period. Actually, the line period may include a period in which a horizontal blanking period is added to the line period.
[0109]
When one line period ends, a latch signal (Latch Signal) is supplied to the latch (B) 802c. At this moment, the digital data signals written and held in the latch (A) 802b are sent all at once to the latch (B) 802c, and are written and held in all the latches of the latch (B) 802c.
[0110]
The latch (A) 802b that has finished sending the digital data signal to the latch (B) 802c receives the digital data signal supplied from the time-division gradation data signal generation circuit 805 again based on the timing signal from the shift register 802a. Writing is performed sequentially.
[0111]
During the second line of one line, the digital data signal written and held in the latch (B) 802b is input to the source signal line.
[0112]
Note that the source signal line is electrically connected to the switching circuit 806. On the other hand, a current supply line (not shown) connected to the power source 807 is also electrically connected to the switching circuit 806. Of the source signal line and the current supply line, the one selected by the switching signal for controlling the switching circuit 806 is electrically connected to the pixel of the pixel portion 801.
[0113]
In FIG. 8, a region including the pixel 808 of the pixel portion 801 and the switching circuit 806 is indicated by a region 809.
[0114]
On the other hand, the write gate signal side drive circuit 803 and the erase gate signal line drive circuit 804 each have a shift register and a buffer (both not shown). In some cases, the writing gate signal line driver circuit 803 and the erasing gate signal line driver circuit 804 may include a level shifter in addition to the shift register and the buffer.
[0115]
In the writing gate signal line driving circuit 803 and the erasing gate signal line driving circuit 804, a timing signal from a shift register (not shown) is supplied to a buffer (not shown) and the corresponding gate signal line (both scanning lines) is supplied. Supplied). The gate signal line is connected to the gate electrode of the pixel TFT for one line, and all the pixel TFTs for one line must be turned on at the same time, so that the buffer can flow a large current. Used.
[0116]
In the time-division gradation data signal generation circuit 805, an analog or digital video signal (a signal including image information) is converted into a digital data signal (Digital Data Signals) for performing time-division gradation, and latch (A). It is input to 802b. The time-division gradation data signal generation circuit 805 is also a circuit that generates timing pulses and the like necessary for performing time-division gradation display.
[0117]
This time-division gradation data signal generation circuit 805 may be provided outside the self-luminous device of the present invention. In that case, the digital data signal formed there is input to the self-luminous device of the present invention. In this case, the electric appliance (self-light-emitting device) having the self-light-emitting device of the present invention as a display display includes the self-light-emitting device of the present invention and a time-division gradation data signal generation circuit as separate components.
[0118]
Further, the time division gradation data signal generation circuit 805 may be mounted on the self-luminous device of the present invention in the form of an IC chip or the like. In that case, a digital data signal formed by the IC chip is input to the light-emitting device of the present invention. In this case, an electric appliance having the self-light-emitting device of the present invention as a display includes the self-light-emitting device of the present invention on which an IC chip including a time division gradation data signal generation circuit is mounted as a component.
[0119]
Finally, the time-division gradation data signal generation circuit 805 is placed on the same substrate as the pixel portion 801, the source signal line driver circuit 802, the write gate signal line driver circuit 803, and the erase gate signal line driver circuit 804. It can be formed using a TFT. In this case, if a video signal including image information is input to the self-luminous device, all can be processed on the substrate. In this case, the time division gradation data signal generation circuit may be formed of a TFT having a polysilicon film as an active layer. In this case, the electric appliance having the self-luminous device of the present invention as a display has a time-division grayscale data signal generation circuit built in the self-luminous device itself, so that the electric appliance can be miniaturized. .
[0120]
An enlarged view of the pixel portion 801 is shown in FIG. Source signal lines (S1 to Sx) connected to the latch (B) 802c of the source signal line driver circuit 802, current supply lines (V1 to Vx) connected to the power supply outside the self-light emitting device via the FPC, and writing Write gate signal lines (first gate signal lines) (Ga1 to Gay) connected to the gate signal line drive circuit 803, and erase gate signal lines (second gate) connected to the erase gate signal line drive circuit 804 The gate signal lines (Ge1 to Gey) are provided in the pixel portion 801.
[0121]
Note that the switching circuit 806 provided outside the pixel portion 801 switches the wirings (P1 to Px) connecting the switching circuit 806 and the pixels to the source signal lines (S1 to Sx) or the current supply lines (V1 to Vx).
[0122]
A region including the source signal lines (S1 to Sx), the current supply lines (V1 to Vx), the write gate signal lines (Ga1 to Gay), and the erase gate signal lines (Ge1 to Gey) is a pixel 901. It is. In the pixel portion 801, a plurality of pixels 901 are arranged in a matrix.
[0123]
An enlarged view of a region 809 including the pixel 901 and the switching circuit is shown in FIG. In FIG. 10, reference numeral 1001 denotes a switching TFT. The gate electrode of the switching TFT 1001 is connected to the write gate signal line Ga (1007). One of the source region and the drain region of the switching TFT 1001 is connected to the source signal line S, and the other is connected to the gate electrode of the current control TFT 1002, the capacitor 1003 included in each pixel, and the source region or drain region of the erasing TFT 1004. ing. However, when the switching TFT 1001 is connected to the current supply line by the switching circuit 806, this pixel does not function.
[0124]
The capacitor 1003 is provided to hold the gate voltage of the current control TFT 1002 when the switching TFT 1001 is in a non-selected state (off state). Note that although a structure in which the capacitor 1003 is provided is shown in this embodiment, the present invention is not limited to this structure, and a structure without the capacitor 1003 may be employed.
[0125]
One of the source region and the drain region of the current control TFT 1002 is connected to the current supply line V, and the other is connected to the EL element 1005. The current supply line V is connected to the capacitor 1003.
However, when the current control TFT 1002 is connected to the source signal line S (S1 to Sx) by the switching circuit 806, this pixel does not function.
[0126]
Of the source region and drain region of the erasing TFT 1004, the one not connected to the source region or drain region of the switching TFT 1001 is connected to the current supply line V. The gate electrode of the erasing TFT 1003 is connected to the erasing gate signal line Ge (1008).
[0127]
The EL element 1005 includes an anode, a cathode, and an EL layer provided between the anode and the cathode. When the anode is connected to the source region or the drain region of the current control TFT 1002, the anode serves as a pixel electrode and the cathode serves as a counter electrode. Conversely, when the cathode is connected to the source region or drain region of the current control TFT 1002, the cathode serves as the pixel electrode and the anode serves as the counter electrode.
[0128]
A counter potential is applied to the counter electrode of the EL element 1005. The current supply line V is supplied with a power supply potential. The potential difference between the counter potential and the power supply potential is always kept at such a potential difference that the EL element emits light when the power supply potential is applied to the pixel electrode. The power supply potential and the counter potential are applied to the self-light-emitting device of the present invention by a power supply provided by an external IC or the like. Note that a power source for applying a counter potential is particularly referred to as a counter power source 1006 in this specification.
[0129]
The current typical self-light-emitting device has a light emission amount of 200 cd / m per pixel emitting area.2In this case, the current per area of the pixel portion is several mA / cm.2A degree is required. Therefore, especially when the screen size is increased, it becomes difficult to control the height of the potential applied from the power source provided in the IC with a switch. In the present invention, the power source potential and the counter potential are always kept constant, and it is not necessary to control the height of the potential supplied from the power source provided in the IC with a switch, thereby realizing a panel with a larger screen size. Useful for.
[0130]
In the present invention, the power supply potential needs to be high enough to turn off the current control TFT 1002 when the power supply potential is applied to the gate electrode of the current control TFT 1002. It is.
[0131]
As the switching TFT 1001, the current control TFT 1002, and the erasing TFT 1004, either an n-channel TFT or a p-channel TFT can be used. Further, the switching TFT 1001, the current control TFT 1002, and the erasing TFT 1004 may have a multi-gate structure such as a double gate structure or a triple gate structure instead of a single gate structure.
[0132]
Next, a method for driving the self-light-emitting device using the present invention shown in FIGS. 8 to 10 will be described with reference to FIG.
[0133]
First, the write gate signal line Ga1 (1007) is selected by the write gate signal (first gate signal) input from the write gate signal line drive circuit 803 to the write gate signal line Ga1 (1007). Then, the switching TFTs 1001 of all the pixels (pixels on the first line) connected to the writing gate signal line Ga1 are turned on.
[0134]
At the same time, the first bit digital video signal input from the source signal line driver circuit 802 to the source signal lines S1 to Sx is input to the gate electrode of the current control TFT 1002 via the switching TFT 1001. Note that in this specification, it is assumed that a digital video signal is input to a pixel when a digital video signal is input to the gate electrode of the current control TFT 1002 via the switching TFT 1001.
[0135]
The digital video signal has information of “0” or “1”, and the digital video signals of “0” and “1” are signals having one voltage of Hi and one of Lo.
[0136]
In this embodiment, when the digital video signal has information of “0”, the current control TFT 1002 is turned off. Therefore, no power supply potential is applied to the pixel electrode of the EL element 1005. As a result, the EL element 1005 included in the pixel to which the digital video signal having the information “0” is input does not emit light.
[0137]
On the other hand, when the digital video signal has information “1”, the current control TFT 1002 is turned on. Accordingly, a power supply potential is applied to the pixel electrode of the EL element 1005. As a result, the EL element 1005 included in the pixel to which the digital video signal having the information “1” is input emits light.
[0138]
In this embodiment, when the digital video signal has information “0”, the current control TFT 1002 is turned off. When the digital video signal has information “1”, the current control TFT 1002 is turned on. However, the present invention is not limited to this configuration. When the digital video signal has information “0”, the current control TFT 1002 may be turned on. When the digital video signal has information “1”, the current control TFT 1002 may be turned off.
[0139]
In this manner, simultaneously with the input of the digital video signal to the pixels on the first line, the EL element 1005 emits light or does not emit light, and the pixels on the first line perform display. A period during which the pixels are displaying is referred to as a display period Tr. In particular, a display period that starts when a digital video signal of the first bit is input to the pixel is referred to as Tr1. The timing at which the display period of each line is started has a time difference.
[0140]
Next, when selection of the write gate signal line Ga1 is completed, the write gate signal line Ga2 is selected by the write gate signal. Then, the switching TFTs 1001 of all the pixels connected to the writing gate signal line Ga2 are turned on, and the digital video signal of the first bit is input from the source signal lines S1 to Sx to the pixels of the second line. .
[0141]
In turn, all the write gate signal lines Ga (Ga1 to Gay) are selected, and the first bit digital video signal is input to all the pixels. The period until the first bit digital video signal is input to all the pixels is the writing period Ta1.
[0142]
On the other hand, before the first bit of the digital video signal is input to all the pixels, in other words, before the writing period Ta1 ends, in parallel with the input of the first bit of the digital video signal to the pixels, The erase gate signal line Ge1 (1008) is selected by the erase gate signal (second gate signal) input from the signal line driver circuit 804 to the erase gate signal line Ge1 (1008). Then, the erasing TFTs 1004 of all the pixels (pixels in the first line) connected to the erasing gate signal line Ge1 (1008) are turned on. The power supply potentials of the current supply lines V1 to Vx are applied to the gate electrode of the current control TFT 1002 via the erasing TFT 1004.
[0143]
When the power supply potential is applied to the gate electrode of the current control TFT 1002, the potentials of the gate electrode and the source region of the current control TFT 1002 become the same, and the gate voltage becomes 0V. Therefore, the current control TFT 1002 is turned off. That is, the digital video signal held by the gate electrode of the current control TFT from when the write gate signal line Ga1 (1007) is selected by the write gate signal has a power supply potential at the gate electrode of the current control TFT. Erased when given. Accordingly, the power supply potential is not applied to the pixel electrode of the EL element 1005, and all the EL elements 1005 included in the pixels on the first line are in a non-light emitting state, and the pixels on the first line do not display.
[0144]
A period in which the pixels do not display is called a non-display period Td. In the pixel on the first line, the display period Tr1 ends at the same time as the erasing gate signal line Ge1 (1008) is selected, and the non-display period Td1 is entered. Similar to the display period, the timing at which the non-display period of each line is started has a time difference.
[0145]
When the selection of the erasing gate signal line Ge1 (1008) is completed, the erasing gate signal line Ge2 is selected, and erasing of all the pixels (second line pixels) connected to the erasing gate signal line Ge2 is performed. The TFT 1004 is turned on. The power supply potentials of the current supply lines V1 to Vx are applied to the gate electrode of the current control TFT 1002 via the erasing TFT 1004. When the power supply potential is applied to the gate electrode of the current control TFT 1002, the current control TFT 1002 is turned off. Accordingly, the power supply potential is not applied to the pixel electrode of the EL element 1005. As a result, all the EL elements included in the pixels on the second line are in a non-light emitting state, and the pixels on the second line are in a non-displaying state where no display is performed.
[0146]
Then, in order, erase gate signals are input to all erase gate signal lines. The period until all the erasing gate signal lines Ge1 to Gey are selected and the first bit digital video signal held by all the pixels is erased is an erasing period Te1.
[0147]
On the other hand, before the first bit digital video signal held by all the pixels is erased, in other words, before the erase period Te1 ends, the first bit digital video signal held by the pixels is erased. In parallel, the write gate signal line Ga1 is selected again by the write gate signal. A 2-bit digital video signal is input to the pixels on the first line. As a result, the pixels on the first line perform display again, so the non-display period Td1 ends and the display period Tr2 starts.
[0148]
Similarly, all the gate signal lines for writing are sequentially selected, and the second bit digital video signal is input to all the pixels. A period until the second bit digital video signal is completely input to all the pixels is referred to as a writing period Ta2.
[0149]
On the other hand, before the second bit digital video signal is input to all the pixels, in other words, before the writing period Ta2 ends, in parallel with the input of the second bit digital video signal to the pixels, The erase gate signal line Ge2 is selected by the gate signal. Therefore, all the EL elements included in the pixels on the first line are in a non-light emitting state, and the pixels on the first line do not display. Therefore, the display period Tr2 ends in the pixels on the first line, and becomes a non-display period Td2.
[0150]
In turn, all the erasing gate signal lines Ge1 to Gey are selected, and the second bit digital video signal held by all the pixels is erased. The period until the second bit digital video signal held by all the pixels is erased is an erasing period Te2.
[0151]
The above-described operation is repeated until the m-bit digital video signal is input to the pixel, and the display period Tr and the non-display period Td appear repeatedly. The display period Tr1 is a period from the start of the writing period Ta1 to the start of the erasing period Te1. The non-display period Td1 is a period from the start of the erasing period Te1 to the start of the next writing period (in this case, the writing period Ta2). The display periods Tr2, Tr3,..., Tr (m−1) and the non-display periods Td2, Td3,..., Td (m−1) are respectively the same as the display periods Tr1 and Td1. .., Tam and the erasing periods Te1, Te2,..., Te (m−1) determine the periods.
[0152]
For simplicity of explanation, FIG. 11 shows an example where m = n−2, but it goes without saying that the present invention is not limited to this. In the present invention, m can be arbitrarily selected from 1 to n.
[0153]
m [n−2 (hereinafter, parentheses indicate m = n−2)] When the digital video signal of the bit is input to the pixels of the first line, the pixels of the first line are displayed in the display period Trm [ n-2] and display. Until the next bit of the digital video signal is input, the digital video signal of the m [n-2] th bit is held in the pixel.
[0154]
Then, when the (m + 1) [n−1] bit digital video signal is input to the pixel on the first line, the m [n−2] bit digital video signal held in the pixel is ( m + 1) [n-1] bit digital video signal is rewritten. The pixels on the first line are displayed during the display period Tr (m + 1) [n−1]. The digital video signal of the (m + 1) [n−1] th bit is held in the pixel until the digital video signal of the next bit is input.
[0155]
The above-described operation is repeated until the n-th digital video signal is input to the pixel. The display period Trm [n-2],..., Trn is a period from the start of the write period Tam [n-2],.
[0156]
When all the display periods Tr1 to Trn are completed, one image can be displayed. In the present invention, a period during which one image is displayed is referred to as one frame period (F).
[0157]
After the end of one frame period, the write gate signal line Ga1 is selected again by the write gate signal. Then, the digital video signal of the first bit is input to the pixel, and the pixel of the first line becomes the display period Tr1 again. Then, the above-described operation is repeated again.
[0158]
The self-luminous device preferably has 60 or more frame periods per second. When the number of images displayed per second is less than 60, flickering of images may start to be noticeable visually.
[0159]
In the present invention, it is important that the sum of lengths in all writing periods is shorter than one frame period. In addition, the length of the display period is Tr1: Tr2: Tr3:...: Tr (n−1): Trn = 2.0: 21: 22: ...: 2(n-2): 2(n-1)Is necessary. 2 in combination with this display periodnOf the gradations, a desired gradation display can be performed.
[0160]
By obtaining the sum of the lengths of the display periods in which the EL elements emit light during one frame period, the gradation displayed by the pixel in the frame period is determined. For example, when n = 8 and the luminance when the pixel emits light in the entire display period is 100%, 1% luminance can be expressed when the pixel emits light in Tr1 and Tr2, and Tr3, Tr5, and Tr8 can be expressed. When is selected, a luminance of 60% can be expressed.
[0161]
It is important that the writing period Tam in which the m-bit digital video signal is written to the pixel is shorter than the length of the display period Trm. Therefore, the value of the number of bits m needs to be a value from 1 to n such that the writing period Tam is shorter than the length of the display period Trm.
[0162]
The display periods Tr1 to Trn may appear in any order. For example, in one frame period, it is possible to cause the display period to appear in the order of Tr3, Tr5, Tr2,. However, the order in which the display periods Tr1 to Trn do not overlap each other is more preferable. Further, the erasing periods Te1 to Ten are more preferably in the order not overlapping each other.
[0163]
The present invention has the above-described structure and TFTs.D S -V GS Even if there is some variation in characteristics, variation in the amount of current output when an equal gate voltage is applied to the current control TFT can be suppressed. So IDS-VGSDue to the variation in characteristics, it is possible to avoid a situation in which the light emission amount of the EL element varies greatly between adjacent pixels even when signals of the same voltage are input.
[0164]
In this embodiment, the first current control TFT and the second current control TFT are provided in parallel as the current control TFT. Thus, the heat generated by the current flowing through the active layer of the current control TFT can be efficiently radiated, and deterioration of the current control TFT can be suppressed. In addition, variations in drain current caused by variations in characteristics such as threshold values and mobility of the current control TFT can be suppressed.
[0165]
In this embodiment, a non-light emission period in which no display is performed can be provided. In the case of the conventional analog drive, when an all white image is displayed on the self-light-emitting device, the EL element always emits light, which causes a quick deterioration of the EL layer. In this embodiment, since a non-light emitting period can be provided, deterioration of the EL layer can be suppressed to some extent.
[0166]
In this embodiment, the display period and the writing period partially overlap. In other words, it is possible to display pixels even in the writing period. Therefore, the ratio (duty ratio) of the total length of the display periods in one frame period is not determined only by the length of the writing period.
[0167]
In this embodiment, a capacitor is provided to hold the voltage applied to the gate electrode of the current control TFT. However, the capacitor can be omitted. When the current control TFT has an LDD region provided so as to overlap the gate electrode through the gate insulating film, a parasitic capacitance generally called a gate capacitance is formed in the overlapping region. This gate capacitance may be positively used as a capacitor for holding a voltage applied to the gate electrode of the current control TFT.
[0168]
Since the capacitance value of the gate capacitance varies depending on the area where the gate electrode and the LDD region overlap, it is determined by the length of the LDD region included in the overlapping region.
[0169]
Next, FIG. 12 shows a top view of a pixel of the self-luminous device in this embodiment, which will be described. Note that FIG. 9, FIG. 10, and FIG.
[0170]
In FIG. 12, a region 901 having one source signal line (S), a current supply line (V), a write gate signal line (Ga), and an erase gate signal line (Ge) is a pixel. is there. The pixel 901 includes a switching TFT 1001, a current control TFT 1002, and an erasing TFT 1004.
[0171]
The switching TFT 1001 has an active layer 1001a and a gate electrode 1001b which is a part of a write gate signal line (Ga). The current control TFT 1002 includes an active layer 1002 a and a gate electrode 1002 b which is a part of the gate wiring 1201. The erasing TFT 1004 includes an active layer 1004a and a gate electrode 1004b which is a part of the writing gate signal line (Ge).
[0172]
One of a source region and a drain region included in the active layer 1001 a of the switching TFT 1001 is connected to the source signal line, and the other is connected to the gate wiring 1201 through the connection wiring 1202. Note that 1202 is called a source wiring or a drain wiring depending on the potential of a signal input to the source signal line (S).
[0173]
One of a source region and a drain region included in the active layer 1004 a of the erasing TFT 1004 is connected to a source signal line, and the other is connected to a gate wiring 1201 through a connection wiring 1203. Note that 1202 is called a source wiring or a drain wiring depending on the power supply potential of the current supply line (V).
[0174]
A source region and a drain region of the active layer 1002a of the current control TFT 1002 are connected to a current supply line (V) and a drain wiring 1204, respectively. The drain wiring 1204 is connected to the pixel electrode 1205.
[0175]
The capacitor wiring 1206 is formed of a semiconductor film. The capacitor 1003 is formed between the capacitor wiring 1206 electrically connected to the current supply line (V), the insulating film (not shown) in the same layer as the gate insulating film, and the gate wiring 1201. A capacitor formed by the gate wiring 1201, the same layer (not shown) as the first interlayer insulating film, and the current supply line (V) can also be used as a capacitor.
[0176]
Note that a bank provided with an opening 1207 is formed over the pixel electrode 1205 by etching the organic resin film. Although not shown, an EL layer and a counter electrode are sequentially stacked on the pixel electrode 1205. The pixel electrode 1205 and the EL layer are in contact with each other at the opening 1207 of the bank, and the EL layer emits light only in a portion sandwiched between the counter electrode and the pixel electrode.
[0177]
Note that the top view of the pixel portion in the light-emitting device of the present invention is not limited to the structure shown in FIG. In addition, this embodiment can be implemented in combination with the configuration of the first embodiment.
[0178]
Example 3
Next, the case where the self-light-emitting device of the present invention is driven in an analog manner will be described with reference to FIGS.
[0179]
FIG. 13A shows a block diagram of the self-luminous device in this embodiment. Reference numeral 1301 denotes a source signal line driver circuit, 1302 denotes a gate signal line driver circuit, and 1303 denotes a pixel portion. In this embodiment, one source signal line driving circuit and one gate signal line driving circuit are provided, but the present invention is not limited to this configuration. Two source signal line driver circuits may be provided, or two gate signal line driver circuits may be provided.
[0180]
The source signal line driver circuit 1301 includes a shift register 1301a, a level shifter 1301b, and a sampling circuit 1301c. Note that the level shifter 1301b may be used as necessary, and is not necessarily used. In this embodiment, the level shifter 1301b is provided between the shift register 1301a and the sampling circuit 1301c. However, the present invention is not limited to this configuration.
A configuration in which a level shifter 1301b is incorporated in the shift register 1301a may be employed.
[0181]
Note that the source signal line 1304 electrically connected to the source signal line driver circuit 1301 and the current supply line electrically connected to the power source 1307 are not directly connected to the pixel portion 1303 but are instead directly connected to the pixel portion 1303. The wiring electrically connected to the pixel is switched to either the source signal line or the current supply line by the switching signal input to the switching circuit 1308, and is electrically connected to the pixel portion 1303. .
[0182]
That is, a wiring connecting the switching circuit 1308 and the pixel portion 1303 is shared, and is switched to a source signal line or a current supply line by a switching signal input to the switching circuit 1308. However, in this embodiment, it is assumed that source signal lines or current supply lines on the pixels are not adjacent to each other.
[0183]
In addition, as described above, one wiring is switched to a source signal line or a current supply line, so that when the wiring connected to the switching TFT becomes a current supply line, the pixel in that portion functions. do not do. That is, since the source signal lines or the current supply lines are alternately switched without being adjacent to each other, the functioning pixels are also alternately switched for each pixel column in the vertical direction.
[0184]
In the pixel portion 1303, among the source signal lines connected to the source signal line driver circuit 1301, the source signal lines 1304 (1304 </ b> _ <b> 1 to 1304 </ b> _X) selected by the switching circuit 1308 and the current supply lines selected by the switching circuit 1308 ( Not shown) and y gate signal lines 1306 (1306_1 to 1306_Y) connected to the gate signal line driver circuit 1302 cross each other. Further, the current supply line 1305 is kept at a constant potential (power supply potential) by being connected to the power supply 1307.
[0185]
The gate signal line driver circuit 1302 includes a shift register and a buffer (both not shown). Moreover, you may have a level shifter.
[0186]
A clock signal (CLK) and a start pulse signal (SP) which are panel control signals are input to the shift register 1301a. A sampling signal for sampling the video signal is output from the shift register 1301a. The output sampling signal is input to the level shifter 1301b, and the potential amplitude is increased and output.
[0187]
The sampling signal output from the level shifter 1301b is input to the sampling circuit 1301c. At the same time, a video signal is input to the sampling circuit 1301c via the video signal line.
[0188]
In the sampling circuit 1301c, the input video signal is sampled by the sampling signal and input to the source signal line 1304, respectively.
[0189]
FIG. 13B illustrates a pixel structure of the pixel portion 1303 of the self-light-emitting device illustrated in FIG. The y gate signal lines 1306 (1306_1 to 1306_y) for inputting a selection signal from the gate signal line driver circuit 1302 are connected to the gate electrode of the switching TFT 1309 included in each pixel. One of the source region and the drain region of the switching TFT 1309 included in each pixel is x source signal lines 1304 (1304_1 to 1304_x) for inputting video signals, and the other is a gate of the current control TFT 1310 included in each pixel. The electrodes and the capacitors 1311 included in each pixel are connected to each other.
[0190]
The source region of the current control TFT 1310 of each pixel is connected to the current supply line 1305 and the drain region is connected to the anode or cathode of the EL element 1313. The current supply line 1305 is connected to a capacitor 1311 included in each pixel. Note that although a structure including the capacitor 1311 is shown in this embodiment, the capacitor 1311 is not necessarily provided.
[0191]
The EL element 1313 includes an anode, a cathode, and an EL layer provided between the anode and the cathode. In the case where the anode of the EL element 1313 is connected to the drain region of the current control TFT 1310, the anode of the EL element 1313 is a pixel electrode and the cathode is a counter electrode. On the other hand, when the cathode of the EL element 1313 is connected to the drain region of the current control TFT 1310, the anode of the EL element 1313 is a counter electrode and the cathode is a pixel electrode.
[0192]
Furthermore, FIG. 14 shows a timing chart when the self-luminous device described in FIG. 13 is driven in an analog manner. A period from when one gate signal line is selected to when another gate signal line is selected next is referred to as one line period (L). Note that selection of a gate signal line in this specification means that a selection signal having a potential such that the switching TFT is turned on is input to the gate signal line.
[0193]
A period from when one image is displayed until the next image is displayed corresponds to one frame period (F). For example, a self-luminous device having y gate signal lines is provided with y line periods (L1 to Ly) in one frame period.
[0194]
In the first line period (L1), the gate signal line 1306 is selected by the selection signal input from the gate signal line driver circuit 1302, and all the switching TFTs 1309 connected to the gate signal line 1306 are all turned on. become. Then, video signals are sequentially input from the source signal line driver circuit 1301 to the x source signal lines (1304_1 to 1304_x). Video signals input to the source signal lines (1304_1 to 1304_x) are input to the gate electrode of the current control TFT 1310 via the switching TFT 1309.
[0195]
The amount of current flowing through the channel formation region of the current control TFT 1310 is the gate voltage V which is the potential difference between the gate electrode and the source region of the current control TFT 1310.gsControlled by. Therefore, the potential applied to the pixel electrode of the EL element 1313 is determined by the height of the potential of the video signal input to the gate electrode of the current control TFT 1310. Therefore, the EL element 1313 emits light by being controlled by the potential of the video signal.
[0196]
When the above operation is repeated and the input of the video signal to the source signal lines 1304 (1304_1 to 1304_x) is completed, the first line period (L1) is completed. Note that a period until the input of the video signal to the source signal lines 1304 (1304_1 to 1304_x) and the horizontal blanking period may be combined into one line period. Then, the second line period (L2) is started, the gate signal line 1306_2 is selected by the selection signal, and the video signal is sequentially supplied to the source signal lines 1304 (1304_1 to 1304_x) as in the first line period (L1). Is entered.
[0197]
When all the gate signal lines (1306_1 to 1306_y) are selected, all the line periods (L1 to Ly) are finished. When all the line periods (L1 to Ly) end, one frame period ends. All pixels display during one frame period, and one image is formed. All the line periods (L1 to Ly) and the vertical blanking period may be combined into one frame period.
[0198]
As described above, the light emission amount of the EL element is controlled by the potential of the video signal, and gradation display is performed by controlling the light emission amount.
[0199]
The configuration of the present embodiment can be implemented in combination with the configurations of the first and second embodiments.
[0200]
Example 4
In implementing the self-luminous device of the present invention, it is preferable to drive the current control TFT in a region having the following voltage-current characteristics.
[0201]
First, in the case of driving in a digital system, current control is performed so that the operating points of both the current control TFT and the EL element (points where the voltage-current characteristics of both elements are the same) exist in the linear region. It is preferable to drive the TFT for use and the EL element. This makes it possible to perform gradation display in which the luminance unevenness of the EL element due to the deviation in the characteristics of the current control TFT is suppressed.
In the case of analog drive, | VGSIt is preferable to drive the current control TFT and the EL element so that the operating point exists in a saturation region where the current value can be controlled only by |.
[0202]
Example 5
Since the self-luminous device is a self-luminous type, it has excellent visibility in a bright place as compared with a liquid crystal display, and has a wide viewing angle. Therefore, it can be used for display portions of various electric appliances. For example, in order to appreciate TV broadcasting on a large screen, the present invention is used as a display unit of a light emitting device having a diagonal size of 30 inches or more (typically 40 inches or more) (an electro-optical device in which a self light emitting device is incorporated in a housing). The self-luminous device may be used.
[0203]
The self-luminous device includes all information display displays such as a personal computer display, a TV broadcast receiving display, and an advertisement display. In addition, the self-luminous device of the present invention can be used as a display unit of various other electric appliances.
[0204]
Such electric appliances of the present invention include a video camera, a digital camera, a goggle type display (head mounted display), a navigation system, a sound reproduction device (car audio, audio component, etc.), a notebook type personal computer, a game machine, a mobile phone. Information terminal (mobile computer, mobile phone, portable game machine, electronic book, etc.), image playback device equipped with a recording medium (specifically, playback of a recording medium such as a digital video disc (DVD), and display the image) And a device equipped with a display that can be used. In particular, since a portable information terminal that is often viewed from an oblique direction emphasizes the wide viewing angle, it is desirable to use a self-luminous device. Specific examples of these electric appliances are shown in FIGS.
[0205]
FIG. 15A illustrates a self-luminous device, which includes a housing 2001, a support base 2002, a display portion 2003, and the like. The self-luminous device of the present invention can be used for the display portion 2003. Since the self-luminous device is a self-luminous type, a backlight is not required and a display portion thinner than a liquid crystal display can be obtained.
[0206]
FIG. 15B shows a video camera, which includes a main body 2101, a display portion 2102, an audio input portion 2103, operation switches 2104, a battery 2105, an image receiving portion 2106, and the like. The self-luminous device of the present invention can be used for the display portion 2102.
[0207]
FIG. 15C shows a part of the head-mounted electro-optical device (on the right side), which includes a main body 2201, a signal cable 2202, a head fixing band 2203, a screen portion 2204, an optical system 2205, a display portion 2206, and the like. Including. The self-luminous device of the present invention can be used for the display portion 2206.
[0208]
FIG. 15D shows an image reproducing device (specifically, a DVD reproducing device) provided with a recording medium, which includes a main body 2301, a recording medium (DVD or the like) 2302, an operation switch 2303, a display portion (a) 2304, a display portion. (B) 2305 and the like are included. The display unit (a) 2304 mainly displays image information, and the display unit (b) 2305 mainly displays character information. However, the self-luminous device of the present invention includes the display units (a), (b) 2304, and 2305. Can be used. Note that an image reproducing device provided with a recording medium includes a home game machine and the like.
[0209]
FIG. 15E illustrates a goggle type display (head mounted display), which includes a main body 2401, a display portion 2402, and an arm portion 2403. The self-luminous device of the present invention can be used for the display portion 2402.
[0210]
FIG. 15F illustrates a personal computer, which includes a main body 2501, a housing 2502, a display portion 2503, a keyboard 2504, and the like. The self-luminous device of the present invention can be used for the display portion 2503.
[0211]
If the light emission luminance of the EL material is increased in the future, the light including the output image information can be enlarged and projected by a lens or the like and used for a front type or rear type projector.
[0212]
In addition, the electric appliances often display information distributed through electronic communication lines such as the Internet or CATV (cable television), and in particular, opportunities to display moving image information are increasing. Since the response speed of the EL material is very high, the self-luminous device is preferable for displaying moving images.
[0213]
In addition, since the light emitting device consumes power in the light emitting device, it is desirable to display information so that the light emitting portion is minimized. Therefore, when a self-luminous device is used for a display unit mainly including character information, such as a portable information terminal, particularly a mobile phone or a sound reproduction device, the character information is formed by the light-emitting portion with the non-light-emitting portion as the background. It is desirable to drive.
[0214]
Here, FIG. 16A shows a mobile phone, which includes a main body 2601, an audio output portion 2602, an audio input portion 2603, a display portion 2604, operation switches 2605, and an antenna 2606. The self-luminous device of the present invention can be used for the display portion 2604. Note that the display portion 2604 can suppress power consumption of the mobile phone by displaying white characters on a black background. Also, lowering the voltage applied when the surroundings are dark and lowering the brightness are more effective in reducing power consumption.
[0215]
FIG. 16B shows a sound reproducing device, specifically a car audio, which includes a main body 2701, a display portion 2702, and operation switches 2703 and 2704. The self-luminous device of the present invention can be used for the display portion 2702. Moreover, although the vehicle-mounted audio is shown in the present embodiment, it may be used for a portable or household sound reproducing device. Note that the display portion 2702 can reduce power consumption by displaying white characters on a black background. This is particularly effective in a portable sound reproducing apparatus.
[0216]
As described above, the application range of the present invention is extremely wide and can be used for electric appliances in various fields. Moreover, the self-light-emitting device of any structure shown in Examples 1-4 may be used for the electric appliance of a present Example.
[0217]
【The invention's effect】
By implementing the present invention, in the active matrix self-luminous device, the source signal line and the current supply line of the pixel portion can be combined. Thereby, the aperture ratio of the pixel portion can be increased. Furthermore, by using such a self-luminous device for a display portion, an electric appliance with high emission luminance can be obtained.
[Brief description of the drawings]
FIG. 1 is a diagram showing a circuit configuration of a self-luminous device of the present invention.
FIG. 2 is a diagram showing a switching circuit of the self-luminous device of the present invention.
FIG. 3 is a diagram showing a switching circuit of the self-luminous device of the present invention.
FIG. 4 is a circuit diagram of a pixel portion of the self-luminous device of the present invention.
FIG. 5 is a circuit diagram of a pixel of the self-luminous device of the present invention.
FIG. 6 is a diagram showing a driving method of the self-luminous device of the present invention.
FIG. 7 is a top view of the light-emitting device of the present invention.
FIG. 8 is a diagram showing a circuit configuration of the self-luminous device of the present invention.
FIG. 9 is a circuit diagram of a pixel portion of the self-luminous device of the present invention.
FIG. 10 is a circuit diagram of a pixel of the self-luminous device of the present invention.
FIG. 11 is a diagram showing a driving method of the self-luminous device of the present invention.
FIG. 12 is a top view of the self-luminous device of the present invention.
FIG. 13 is a diagram showing a circuit configuration of the self-luminous device of the present invention.
FIG. 14 is a diagram showing a driving method of the self-luminous device of the present invention.
FIG. 15 shows an electric appliance using the self-luminous device of the present invention.
FIG. 16 shows an electric appliance using the self-luminous device of the present invention.
FIG. 17 is a circuit diagram of a pixel portion of a conventional self-luminous device.

Claims (7)

第１の薄膜トランジスタ、第２の薄膜トランジスタ、及びＥＬ素子を有する複数の画素と、複数のゲート信号線と、前記複数のゲート信号線と交差する複数の配線とを有し、
（ｘ−２）列目の画素における前記第１の薄膜トランジスタのソースまたはドレインの一方は、前記複数の配線のうちの一である第１の配線に電気的に接続され、他方は第２の薄膜トランジスタのゲートに電気的に接続され、ゲートは前記ゲート信号線に電気的に接続され、
前記（ｘ−２）列目の画素における前記第２の薄膜トランジスタのソースまたはドレインの一方は、前記複数の配線のうちの一であり、且つ前記第１の配線と隣り合う第２の配線に電気的に接続され、他方は前記ＥＬ素子の画素電極に電気的に接続され、
前記第２の配線は、（ｘ−１）列目の画素における前記第１の薄膜トランジスタのソースまたはドレインの一方に電気的に接続され、
前記複数の配線は、前記ＥＬ素子の画素電極に電源電位を与える配線、または前記第１の薄膜トランジスタを介して前記第２の薄膜トランジスタのゲートにビデオ信号を入力する配線としての機能を有し、
前記第１の配線が、前記ＥＬ素子の画素電極に電源電位を与える配線、または前記第１の薄膜トランジスタを介して前記第２の薄膜トランジスタのゲートにビデオ信号を入力する配線の一方として機能しているとき、前記第２の配線が、前記ＥＬ素子の画素電極に電源電位を与える配線、または前記第１の薄膜トランジスタを介して前記第２の薄膜トランジスタのゲートにビデオ信号を入力する配線の他方として機能していることを特徴とするＥＬ表示装置。A plurality of pixels each including a first thin film transistor, a second thin film transistor, and an EL element; a plurality of gate signal lines; and a plurality of wirings intersecting the plurality of gate signal lines;
One of the source and the drain of the first thin film transistor in the pixel in the (x-2) -th column is electrically connected to a first wiring that is one of the plurality of wirings, and the other is a second thin film transistor. And the gate is electrically connected to the gate signal line,
One of the source and the drain of the second thin film transistor in the pixel in the (x-2) -th column is one of the plurality of wirings and is electrically connected to the second wiring adjacent to the first wiring. And the other is electrically connected to the pixel electrode of the EL element,
The second wiring is electrically connected to one of a source and a drain of the first thin film transistor in a pixel in the (x-1) column ,
The plurality of wirings have a function as wiring for supplying a power supply potential to the pixel electrode of the EL element, or wiring for inputting a video signal to the gate of the second thin film transistor through the first thin film transistor,
The first wiring functions as one of a wiring for supplying a power supply potential to the pixel electrode of the EL element or a wiring for inputting a video signal to the gate of the second thin film transistor through the first thin film transistor. The second wiring functions as the other of the wiring for supplying a power source potential to the pixel electrode of the EL element or the wiring for inputting a video signal to the gate of the second thin film transistor through the first thin film transistor. and an EL display device characterized in that is. 請求項１において、In claim 1,
切り替え回路をさらに有し、A switching circuit;
前記複数の配線のそれぞれには、前記切り替え回路に入力される切り替え信号により、前記電源電位と前記ビデオ信号とが交互に切り替わるように入力されることを特徴とするＥＬ表示装置。The EL display device, wherein the power supply potential and the video signal are alternately input to each of the plurality of wirings according to a switching signal input to the switching circuit. 請求項２において、前記切り替え回路はトランスミッションゲートを有することを特徴とするＥＬ表示装置。  3. The EL display device according to claim 2, wherein the switching circuit includes a transmission gate. 請求項２または請求項３において、前記電源電位と前記ビデオ信号との切り替えは、１フレーム期間ごとに行われることを特徴とするＥＬ表示装置。4. The EL display device according to claim 2 , wherein switching between the power supply potential and the video signal is performed every frame period. 請求項１乃至３のいずれか一において、奇数列の画素と偶数列の画素とが１フレーム期間ごとに交互に選択されることを特徴とするＥＬ表示装置。  4. The EL display device according to claim 1, wherein the odd-numbered pixels and the even-numbered pixels are alternately selected every one frame period. 請求項４または５において、前記１フレーム期間は１／１２０ｓ以下であることを特徴とするＥＬ表示装置。  6. The EL display device according to claim 4, wherein the one frame period is 1/120 s or less. 請求項１乃至６のいずれか一に記載のＥＬ表示装置を用いたことを特徴とする電気器具。An electric appliance using the EL display device according to any one of claims 1 to 6 .
JP2001137881A 2000-05-08 2001-05-08 EL display device and electric appliance using the same Expired - Fee Related JP4798874B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001137881A JP4798874B2 (en) 2000-05-08 2001-05-08 EL display device and electric appliance using the same

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2000-135016 2000-05-08
JP2000135016 2000-05-08
JP2000135016 2000-05-08
JP2001137881A JP4798874B2 (en) 2000-05-08 2001-05-08 EL display device and electric appliance using the same

Publications (3)

Publication Number Publication Date
JP2002049354A JP2002049354A (en) 2002-02-15
JP2002049354A5 JP2002049354A5 (en) 2008-05-15
JP4798874B2 true JP4798874B2 (en) 2011-10-19

Family

ID=26591495

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001137881A Expired - Fee Related JP4798874B2 (en) 2000-05-08 2001-05-08 EL display device and electric appliance using the same

Country Status (1)

Country Link
JP (1) JP4798874B2 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4574128B2 (en) * 2002-05-17 2010-11-04 株式会社半導体エネルギー研究所 Light emitting device
JP4566528B2 (en) * 2002-12-05 2010-10-20 シャープ株式会社 Display device
FR2863758B1 (en) * 2003-12-11 2006-07-14 Centre Nat Rech Scient ELECTRONIC CONTROL CELL FOR ORGANIC ELECTROLUMINESCENT DIODE OF ACTIVE MATRIX DISPLAY, METHODS OF OPERATION AND DISPLAY
JP4536403B2 (en) * 2004-03-10 2010-09-01 シャープ株式会社 Display device
JP4846998B2 (en) * 2004-10-08 2011-12-28 株式会社 日立ディスプレイズ Image display device
JP5315916B2 (en) * 2008-10-17 2013-10-16 富士通株式会社 Matrix display element and matrix display device
JP6258047B2 (en) * 2014-01-27 2018-01-10 株式会社ジャパンディスプレイ Light emitting element display device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5302966A (en) * 1992-06-02 1994-04-12 David Sarnoff Research Center, Inc. Active matrix electroluminescent display and method of operation
US5952789A (en) * 1997-04-14 1999-09-14 Sarnoff Corporation Active matrix organic light emitting diode (amoled) display pixel structure and data load/illuminate circuit therefor
TW525122B (en) * 1999-11-29 2003-03-21 Semiconductor Energy Lab Electronic device
JP4954380B2 (en) * 2000-03-27 2012-06-13 株式会社半導体エネルギー研究所 Light emitting device, semiconductor device

Also Published As

Publication number Publication date
JP2002049354A (en) 2002-02-15

Similar Documents

Publication Publication Date Title
US10672329B2 (en) Light emitting device and method of driving the light emitting device
US7129644B2 (en) Light-emitting device, and electric device using the same
US7425937B2 (en) Device and driving method thereof
JP5159701B2 (en) Semiconductor device
US7180485B2 (en) Light emitting device
US8593381B2 (en) Method of driving light-emitting device
JP4454943B2 (en) Driving method of light emitting device
JP4798874B2 (en) EL display device and electric appliance using the same
JP4198483B2 (en) Display device, electronic equipment
JP4467900B2 (en) Driving method of light emitting device
JP2003316322A (en) Light emitting device, and its driving method
JP4421641B2 (en) Driving method of light emitting device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080331

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080331

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110330

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110719

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110802

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140812

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140812

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees