JP4795568B2 - チップ形抵抗ネットワークの製造方法 - Google Patents
チップ形抵抗ネットワークの製造方法 Download PDFInfo
- Publication number
- JP4795568B2 JP4795568B2 JP2001175698A JP2001175698A JP4795568B2 JP 4795568 B2 JP4795568 B2 JP 4795568B2 JP 2001175698 A JP2001175698 A JP 2001175698A JP 2001175698 A JP2001175698 A JP 2001175698A JP 4795568 B2 JP4795568 B2 JP 4795568B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- electrodes
- resistor
- chip
- trimming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Non-Adjustable Resistors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、複数の抵抗体を配置した絶縁基板を分割して形成されるチップ形抵抗ネットワークの製造方法に関する。
【０００２】
【従来の技術】
チップ形抵抗ネットワークは、絶縁基板上に分割溝により区画された互いに隣接する領域に複数の電極が設けられ、これらの電極と共通電極との間に抵抗体（膜）が接続された回路構成を持つ。従って、この抵抗体の抵抗値調整のためにトリミングを行う際には、これらの各抵抗体の両端に測定器のプローブを接触させて、抵抗値の測定を行うことになる。
【０００３】
ところが、絶縁基板上には複数の抵抗体が電極間に設けられ、隣接する抵抗体や電極により閉回路が形成されている場合には、一つの抵抗体の測定値がこの抵抗体とともに閉回路を構成する他の抵抗体や電極の抵抗値を含んだ値となり、結果的に正確なトリミングを実施できないという不都合があった。
【０００４】
これに対して、下記のようなチップ形抵抗ネットワークの製造技術が、例えば特開平５−２３４７２５号公報に提案されている。これは図４（ａ）に示すように、絶縁基板１上に分割溝２によって区画されて互いに隣接する複数領域Ａに、互いに向い合うように、図４（ｂ）に示すような複数の個別電極３を形成し、さらに各領域において、前記各個別電極３に共通電極４を対向配置し、これらの各電極３、４間に図４（ｃ）に示すような抵抗体５を形成するというものである。
【０００５】
また、この形成過程では、抵抗体単位で共通電極４の一部をオープンにした状態にて、各抵抗体５のトリミングを実施し、このトリミングの終了後に、共通電極４における開放部６を、図４（ｄ）に示すように、導体７を用いて橋絡させるようにしたものが提案されている。図５はこのような抵抗ネットワークを示す回路図であり、図４に対応する部分には同一符号を付してある。
【０００６】
【発明が解決しようとする課題】
しかしながら、かかる従来のチップ形抵抗ネットワークにおけるトリミングにおいても、トリミングしようとする抵抗体５に隣接する他の一部の抵抗体５を介して、図５に矢印ループ線で示すような閉回路が形成されてしまい、従って、前記抵抗体５のトリミングの高精度化を期すために、これまでは前記他の一部の抵抗体５や電極の影響を打ち消すように、これらに回り込み防止電圧を印加する必要があった。このため、この回り込み防止電圧を印加する電源装置やプローブなどが必要となり、トリミング作業が煩雑で、作業能率が著しく悪いという問題があった。また、共通電極を有するチップ形抵抗ネットワークにおいてのみしか対応できないという問題点もあった。
【０００７】
本発明はこのような従来の問題を解決するものであり、トリミングの対象となる抵抗体が隣接する他の抵抗体や電極とともに閉回路を形成することをなくし、簡単な作業で正確なトリミングを能率的に実現できるチップ形抵抗ネットワークの製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
前記目的達成のため、請求項１の発明にかかるチップ形抵抗ネットワークの製造方法は、絶縁基板上を分割溝により区画されて互いに隣接する複数領域毎に、前記分割溝から離間して向い合う複数の第１電極とともに、前記複数領域の各第１電極と同領域内で対向配置して共通電極を形成する電極形成工程と、前記複数領域毎の共通電極と各第１電極の各一部に重なるように抵抗体を複数形成する抵抗体形成工程と、前記隣接する複数領域で離間して向い合う各第１電極間を前記分割溝から離間することで閉回路を形成されない状態にして前記抵抗値を調整するトリミング工程と、前記トリミング工程後に、前記隣接する複数領域間に離間して互いに向い合う位置にある前記第１電極どうしを、これらの一部に重なるように、かつ前記分割溝を跨ぐように第２電極を接続することで閉回路とする第２電極形成工程とを有することを特徴とする。これにより、トリミングしようとする抵抗体に対し他の抵抗体により閉回路が形成されるのを回避しながら、簡単かつ正確にトリミング作業を実施することができる。
【００１２】
また、請求項２の発明にかかるチップ形抵抗ネットワークの製造方法は、前記複数の第１電極に対向配置するように第３電極を形成する電極形成工程と、該第３電極と前記各第１電極の各一部とに重なるように、および隣接する第３電極どうしの各一部に重なるように、これらの上にトリミングにより抵抗値が調整される抵抗体を設ける抵抗体形成工程とを含むことを特徴とする。これにより、第３電極間にも抵抗体が接続されている複雑な構成のチップ形抵抗ネットワークにあっても、トリミングしようとする抵抗体に対し他の抵抗体により閉回路が形成されるのを回避しながら、簡単かつ正確にトリミング作業を実施することができる。
【００１３】
【発明の実施の形態】
以下に、本発明の実施の一形態を図について説明する。図１は本発明のチップ形抵抗ネットワークの製造工程図である。この製造工程では、初めに、絶縁基板１を用意し、この絶縁基板１上に図１（ａ）に示すような複数の分割溝２によって、隣接する複数の領域を区画する。図１（ｂ）はこのように分割溝２によって区画された一つの領域を拡大して示す。なお、分割溝２に沿って貫通孔２ａが形成されており、これにより外部電極を形成している。
【００１４】
次に、これらの区画されて互いに隣接する複数領域に、その分割溝２から離間して向い合うように、図１（ｃ）に示すような複数の個別電極である第１電極３を形成し、これらの各第１電極３に対向するように、各領域について一本の共通電極４を配置する。また、この共通電極４と各第１電極３とを、これらの一部に重なるように、各一の抵抗体（膜）５により図１（ｄ）に示すように接続する。
【００１５】
続いて、この抵抗体５の前記ガラスコート処理を行った後、各抵抗体５のトリミングを行う。このトリミングでは、各抵抗体５が各第１電極３および共通電極４に接続されているものの、各第１電極３の一端と共通電極の端部は開放されて閉回路を作ることがないため、各抵抗体５ごとの抵抗値測定を高精度に行える。
【００１６】
そこで、このトリミングを終了した後に、隣接する前記領域の互いに対向する各第１電極３どうしを、分割溝２を跨ぐように、第２電極８によって接続する。さらに、これらの各電極３、４、８上に所定のコート処理を施し、さらに図示を省略した端面電極形成処理、分割処理などを行うことで、各区画を一単位とする多単位のチップ形抵抗ネットワークが同時に得られることになる。また、図２はこのような抵抗ネットワークを示す回路図であり、図１に対応する部分には同一符号を付してある。
【００１７】
なお、トリミング後における抵抗値変動を抑えるために、抵抗体５の焼成温度より低い温度での焼成が必要となる。このため、第２電極８は、メタルグレーズではなく、Ａｇ含有フェノール系樹脂などの導電性樹脂材料により形成する。
【００１８】
本発明のチップ形抵抗ネットワークの主要な製造工程は前記説明の通りで、第１電極３、第２電極８および抵抗体５の配置パターンにより製造されるものであるが、次に、前記主要な製造工程を含む全工程について説明する。まず、分割溝２入りの絶縁基板１を用意し、これの片面（裏面）には、後述の共通電極や第２電極に対応する位置に、Ａｇ系メタルグレーズペーストでスクリーン印刷した裏面電極を形成する。
【００１９】
次に、絶縁基板１の他面（表面）であって、前記分割溝２によって区画された互いに隣接する複数領域に、その分割溝２から離間して向い合うように、第１の表電極としての複数の第１電極３と、第１電極３のそれぞれに対応する一本の共通電極を、Ａｇ・Ｐｄ系メタルグレーズペーストのスクリーン印刷およびこれの８５０℃の焼成により形成する。
【００２０】
続いて、これらの第１電極３と共通電極４とをこれらの一部に重なるように、ＲｕＯ2 メタルグレーズペーストを印刷して８５０℃で焼成した抵抗体５により接続し、その上に硼硅酸鉛ガラスを印刷して６００℃で焼成したガラス膜を形成する。そして、このガラス膜の上から抵抗体５にレーザトリミングを実施して、抵抗体５の抵抗値の調整を行う。
【００２１】
次に、分割溝２から離間して向い合う位置にある第１電極３と共通電極４をＡｇ含有フェノール系樹脂を印刷し、２３０℃で硬化させた第２電極８により、前記分割溝２を跨ぐようにして接続する。さらに、共通電極４、第２表電極としての第２電極８を覆うように２３０℃で硬化させたフェノール系樹脂のアンダーコート膜および２３０℃で硬化させたエポキシ系樹脂のオーバーコート膜で覆い、前記分割溝２で分割（一次分割）する。さらに、絶縁基板１の端面には、前記第２電極８および裏面電極（図示しない）を接続するように、端面電極を形成し、また二次分割を行った上で、端面電極と第２電極８の一部を覆うように、ニッケルめっきおよび半田めっきを施して、チップ形抵抗ネットワークを得る。
【００２２】
なお、前記レーザトリミング以降の工程では、第２電極８を、Ａｇ系メタルグレーズペーストを印刷して６００℃で焼成し、アンダーコート膜およびオーバーコート膜を硼硅酸鉛ガラスを６００℃で焼成させて形成し、さらに絶縁基板１の一次分割後に、Ａｇ系メタルグレーズペーストを６００℃で焼成させたり、Ａｇ含有フェノール系樹脂を２００℃で硬化させたりして端面電極を形成する。またＡｇ系メタルグレーズペーストを６００℃で焼成させた第２電極８の上に、硼硅酸鉛ガラスを６００℃で焼成させたアンダーコート膜を形成した後、エポキシ系樹脂を２３０℃で硬化させたオーバーコート膜を形成し、さらに絶縁基板１を一次分割した後、Ａｇ含有フェノール系樹脂を２００℃で硬化させた端面電極を、絶縁基板１の端面に形成してもよい。
【００２３】
さらに、Ａｇ系メタルグレーズペーストを６００℃で焼成させた第２電極８の上に、フェノール系樹脂を２３０℃で硬化させたアンダーコートを形成し、このアンダーコート膜上にエポキシ系樹脂を２３０℃で硬化させたオーバーコート膜を形成して、絶縁基板１を一次分割した後に、Ａｇ含有フェノール系樹脂を２００℃で硬化させた端面電極を絶縁基板１の端面に形成するようにしてもよい。
【００２４】
なお、図２は共通電極４を有するチップ抵抗形ネットワークの製造工程におけるトリミングについて述べたが、図３に示すような共通電極を有しないチップ形ネットワークの製造工程においても、隣接する領域にあって、互いに向い合う位置にある第１の電極３と第３の電極９を、トリミング後にこれらの一部に重なるように、かつ分割溝２を跨ぐように第２電極８により接続することで、閉回路の生じない正確なトリミングを実現できる。なお、この図３では、第１電極３のそれぞれに各一の第３電極９を対向配置し、その第３電極９と第１電極３の各一部に重なるように、また隣接する第３電極９、９のそれぞれに一部が重なるように、これらの上に抵抗体５が形成されている。この場合にも、トリミング後に第２電極８が設けられるまでは、閉回路が形成されないため、正確なトリミングを実現できる。
【００２８】
また、請求項１の発明によれば、絶縁基板上を分割溝により区画されて互いに隣接する複数領域毎に、前記分割溝から離間して向い合う複数の第１電極とともに、前記複数領域の各第１電極と同領域内で対向配置して共通電極を形成する電極形成工程と、前記複数領域毎の共通電極と各第１電極の各一部に重なるように抵抗体を複数形成する抵抗体形成工程と、前記隣接する複数領域で離間して向い合う各第１電極間を前記分割溝から離間することで閉回路を形成されない状態にして前記抵抗値を調整するトリミング工程と、前記トリミング工程後に、前記隣接する複数領域間に離間して互いに向い合う位置にある前記第１電極どうしを、これらの一部に重なるように、かつ前記分割溝を跨ぐように第２電極を接続することで閉回路とする第２電極形成工程とを有することとしたので、トリミングしようとする抵抗体に対し他の抵抗体や電極による閉回路が形成されるのを回避しながら、簡単かつ正確にトリミング作業を実施することができる。
【００２９】
また、請求項２の発明によれば、前記複数の第１電極に対向配置するように第３電極を形成する電極形成工程と、該第３電極と前記各第１電極の各一部とに重なるように、および隣接する第３電極どうしの各一部に重なるように、これらの上にトリミングにより抵抗値が調整される抵抗体を設ける抵抗体形成工程とを含むこととしたので、第３電極間にも抵抗体が接続されている複雑な構成のチップ形抵抗ネットワークにあっても、トリミングしようとする抵抗体に対し他の抵抗体や電極による閉回路が形成されるのを回避しながら、簡単かつ正確にトリミング作業を実施することができる。
【図面の簡単な説明】
【図１】本発明の実施の一形態によるチップ形抵抗ネットワークの製造手順を示す製造工程図である。
【図２】図１に示すチップ形抵抗ネットワークの回路図である。
【図３】本発明の実施の他の形態によるチップ形抵抗ネットワークを具体的に示す回路図である。
【図４】従来のチップ形抵抗ネットワークの製造手順を示す製造工程図である。
【図５】図４に示すチップ形抵抗ネットワークの回路図である。
【符号の説明】
１ 絶縁基板
２ 分割溝
３ 個別電極（第１電極）
４ 共通電極
５ 抵抗体
６ 開放部
７ 導体
８ 第２電極
９ 第３電極
【発明の属する技術分野】
本発明は、複数の抵抗体を配置した絶縁基板を分割して形成されるチップ形抵抗ネットワークの製造方法に関する。
【０００２】
【従来の技術】
チップ形抵抗ネットワークは、絶縁基板上に分割溝により区画された互いに隣接する領域に複数の電極が設けられ、これらの電極と共通電極との間に抵抗体（膜）が接続された回路構成を持つ。従って、この抵抗体の抵抗値調整のためにトリミングを行う際には、これらの各抵抗体の両端に測定器のプローブを接触させて、抵抗値の測定を行うことになる。
【０００３】
ところが、絶縁基板上には複数の抵抗体が電極間に設けられ、隣接する抵抗体や電極により閉回路が形成されている場合には、一つの抵抗体の測定値がこの抵抗体とともに閉回路を構成する他の抵抗体や電極の抵抗値を含んだ値となり、結果的に正確なトリミングを実施できないという不都合があった。
【０００４】
これに対して、下記のようなチップ形抵抗ネットワークの製造技術が、例えば特開平５−２３４７２５号公報に提案されている。これは図４（ａ）に示すように、絶縁基板１上に分割溝２によって区画されて互いに隣接する複数領域Ａに、互いに向い合うように、図４（ｂ）に示すような複数の個別電極３を形成し、さらに各領域において、前記各個別電極３に共通電極４を対向配置し、これらの各電極３、４間に図４（ｃ）に示すような抵抗体５を形成するというものである。
【０００５】
また、この形成過程では、抵抗体単位で共通電極４の一部をオープンにした状態にて、各抵抗体５のトリミングを実施し、このトリミングの終了後に、共通電極４における開放部６を、図４（ｄ）に示すように、導体７を用いて橋絡させるようにしたものが提案されている。図５はこのような抵抗ネットワークを示す回路図であり、図４に対応する部分には同一符号を付してある。
【０００６】
【発明が解決しようとする課題】
しかしながら、かかる従来のチップ形抵抗ネットワークにおけるトリミングにおいても、トリミングしようとする抵抗体５に隣接する他の一部の抵抗体５を介して、図５に矢印ループ線で示すような閉回路が形成されてしまい、従って、前記抵抗体５のトリミングの高精度化を期すために、これまでは前記他の一部の抵抗体５や電極の影響を打ち消すように、これらに回り込み防止電圧を印加する必要があった。このため、この回り込み防止電圧を印加する電源装置やプローブなどが必要となり、トリミング作業が煩雑で、作業能率が著しく悪いという問題があった。また、共通電極を有するチップ形抵抗ネットワークにおいてのみしか対応できないという問題点もあった。
【０００７】
本発明はこのような従来の問題を解決するものであり、トリミングの対象となる抵抗体が隣接する他の抵抗体や電極とともに閉回路を形成することをなくし、簡単な作業で正確なトリミングを能率的に実現できるチップ形抵抗ネットワークの製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
前記目的達成のため、請求項１の発明にかかるチップ形抵抗ネットワークの製造方法は、絶縁基板上を分割溝により区画されて互いに隣接する複数領域毎に、前記分割溝から離間して向い合う複数の第１電極とともに、前記複数領域の各第１電極と同領域内で対向配置して共通電極を形成する電極形成工程と、前記複数領域毎の共通電極と各第１電極の各一部に重なるように抵抗体を複数形成する抵抗体形成工程と、前記隣接する複数領域で離間して向い合う各第１電極間を前記分割溝から離間することで閉回路を形成されない状態にして前記抵抗値を調整するトリミング工程と、前記トリミング工程後に、前記隣接する複数領域間に離間して互いに向い合う位置にある前記第１電極どうしを、これらの一部に重なるように、かつ前記分割溝を跨ぐように第２電極を接続することで閉回路とする第２電極形成工程とを有することを特徴とする。これにより、トリミングしようとする抵抗体に対し他の抵抗体により閉回路が形成されるのを回避しながら、簡単かつ正確にトリミング作業を実施することができる。
【００１２】
また、請求項２の発明にかかるチップ形抵抗ネットワークの製造方法は、前記複数の第１電極に対向配置するように第３電極を形成する電極形成工程と、該第３電極と前記各第１電極の各一部とに重なるように、および隣接する第３電極どうしの各一部に重なるように、これらの上にトリミングにより抵抗値が調整される抵抗体を設ける抵抗体形成工程とを含むことを特徴とする。これにより、第３電極間にも抵抗体が接続されている複雑な構成のチップ形抵抗ネットワークにあっても、トリミングしようとする抵抗体に対し他の抵抗体により閉回路が形成されるのを回避しながら、簡単かつ正確にトリミング作業を実施することができる。
【００１３】
【発明の実施の形態】
以下に、本発明の実施の一形態を図について説明する。図１は本発明のチップ形抵抗ネットワークの製造工程図である。この製造工程では、初めに、絶縁基板１を用意し、この絶縁基板１上に図１（ａ）に示すような複数の分割溝２によって、隣接する複数の領域を区画する。図１（ｂ）はこのように分割溝２によって区画された一つの領域を拡大して示す。なお、分割溝２に沿って貫通孔２ａが形成されており、これにより外部電極を形成している。
【００１４】
次に、これらの区画されて互いに隣接する複数領域に、その分割溝２から離間して向い合うように、図１（ｃ）に示すような複数の個別電極である第１電極３を形成し、これらの各第１電極３に対向するように、各領域について一本の共通電極４を配置する。また、この共通電極４と各第１電極３とを、これらの一部に重なるように、各一の抵抗体（膜）５により図１（ｄ）に示すように接続する。
【００１５】
続いて、この抵抗体５の前記ガラスコート処理を行った後、各抵抗体５のトリミングを行う。このトリミングでは、各抵抗体５が各第１電極３および共通電極４に接続されているものの、各第１電極３の一端と共通電極の端部は開放されて閉回路を作ることがないため、各抵抗体５ごとの抵抗値測定を高精度に行える。
【００１６】
そこで、このトリミングを終了した後に、隣接する前記領域の互いに対向する各第１電極３どうしを、分割溝２を跨ぐように、第２電極８によって接続する。さらに、これらの各電極３、４、８上に所定のコート処理を施し、さらに図示を省略した端面電極形成処理、分割処理などを行うことで、各区画を一単位とする多単位のチップ形抵抗ネットワークが同時に得られることになる。また、図２はこのような抵抗ネットワークを示す回路図であり、図１に対応する部分には同一符号を付してある。
【００１７】
なお、トリミング後における抵抗値変動を抑えるために、抵抗体５の焼成温度より低い温度での焼成が必要となる。このため、第２電極８は、メタルグレーズではなく、Ａｇ含有フェノール系樹脂などの導電性樹脂材料により形成する。
【００１８】
本発明のチップ形抵抗ネットワークの主要な製造工程は前記説明の通りで、第１電極３、第２電極８および抵抗体５の配置パターンにより製造されるものであるが、次に、前記主要な製造工程を含む全工程について説明する。まず、分割溝２入りの絶縁基板１を用意し、これの片面（裏面）には、後述の共通電極や第２電極に対応する位置に、Ａｇ系メタルグレーズペーストでスクリーン印刷した裏面電極を形成する。
【００１９】
次に、絶縁基板１の他面（表面）であって、前記分割溝２によって区画された互いに隣接する複数領域に、その分割溝２から離間して向い合うように、第１の表電極としての複数の第１電極３と、第１電極３のそれぞれに対応する一本の共通電極を、Ａｇ・Ｐｄ系メタルグレーズペーストのスクリーン印刷およびこれの８５０℃の焼成により形成する。
【００２０】
続いて、これらの第１電極３と共通電極４とをこれらの一部に重なるように、ＲｕＯ2 メタルグレーズペーストを印刷して８５０℃で焼成した抵抗体５により接続し、その上に硼硅酸鉛ガラスを印刷して６００℃で焼成したガラス膜を形成する。そして、このガラス膜の上から抵抗体５にレーザトリミングを実施して、抵抗体５の抵抗値の調整を行う。
【００２１】
次に、分割溝２から離間して向い合う位置にある第１電極３と共通電極４をＡｇ含有フェノール系樹脂を印刷し、２３０℃で硬化させた第２電極８により、前記分割溝２を跨ぐようにして接続する。さらに、共通電極４、第２表電極としての第２電極８を覆うように２３０℃で硬化させたフェノール系樹脂のアンダーコート膜および２３０℃で硬化させたエポキシ系樹脂のオーバーコート膜で覆い、前記分割溝２で分割（一次分割）する。さらに、絶縁基板１の端面には、前記第２電極８および裏面電極（図示しない）を接続するように、端面電極を形成し、また二次分割を行った上で、端面電極と第２電極８の一部を覆うように、ニッケルめっきおよび半田めっきを施して、チップ形抵抗ネットワークを得る。
【００２２】
なお、前記レーザトリミング以降の工程では、第２電極８を、Ａｇ系メタルグレーズペーストを印刷して６００℃で焼成し、アンダーコート膜およびオーバーコート膜を硼硅酸鉛ガラスを６００℃で焼成させて形成し、さらに絶縁基板１の一次分割後に、Ａｇ系メタルグレーズペーストを６００℃で焼成させたり、Ａｇ含有フェノール系樹脂を２００℃で硬化させたりして端面電極を形成する。またＡｇ系メタルグレーズペーストを６００℃で焼成させた第２電極８の上に、硼硅酸鉛ガラスを６００℃で焼成させたアンダーコート膜を形成した後、エポキシ系樹脂を２３０℃で硬化させたオーバーコート膜を形成し、さらに絶縁基板１を一次分割した後、Ａｇ含有フェノール系樹脂を２００℃で硬化させた端面電極を、絶縁基板１の端面に形成してもよい。
【００２３】
さらに、Ａｇ系メタルグレーズペーストを６００℃で焼成させた第２電極８の上に、フェノール系樹脂を２３０℃で硬化させたアンダーコートを形成し、このアンダーコート膜上にエポキシ系樹脂を２３０℃で硬化させたオーバーコート膜を形成して、絶縁基板１を一次分割した後に、Ａｇ含有フェノール系樹脂を２００℃で硬化させた端面電極を絶縁基板１の端面に形成するようにしてもよい。
【００２４】
なお、図２は共通電極４を有するチップ抵抗形ネットワークの製造工程におけるトリミングについて述べたが、図３に示すような共通電極を有しないチップ形ネットワークの製造工程においても、隣接する領域にあって、互いに向い合う位置にある第１の電極３と第３の電極９を、トリミング後にこれらの一部に重なるように、かつ分割溝２を跨ぐように第２電極８により接続することで、閉回路の生じない正確なトリミングを実現できる。なお、この図３では、第１電極３のそれぞれに各一の第３電極９を対向配置し、その第３電極９と第１電極３の各一部に重なるように、また隣接する第３電極９、９のそれぞれに一部が重なるように、これらの上に抵抗体５が形成されている。この場合にも、トリミング後に第２電極８が設けられるまでは、閉回路が形成されないため、正確なトリミングを実現できる。
【００２８】
また、請求項１の発明によれば、絶縁基板上を分割溝により区画されて互いに隣接する複数領域毎に、前記分割溝から離間して向い合う複数の第１電極とともに、前記複数領域の各第１電極と同領域内で対向配置して共通電極を形成する電極形成工程と、前記複数領域毎の共通電極と各第１電極の各一部に重なるように抵抗体を複数形成する抵抗体形成工程と、前記隣接する複数領域で離間して向い合う各第１電極間を前記分割溝から離間することで閉回路を形成されない状態にして前記抵抗値を調整するトリミング工程と、前記トリミング工程後に、前記隣接する複数領域間に離間して互いに向い合う位置にある前記第１電極どうしを、これらの一部に重なるように、かつ前記分割溝を跨ぐように第２電極を接続することで閉回路とする第２電極形成工程とを有することとしたので、トリミングしようとする抵抗体に対し他の抵抗体や電極による閉回路が形成されるのを回避しながら、簡単かつ正確にトリミング作業を実施することができる。
【００２９】
また、請求項２の発明によれば、前記複数の第１電極に対向配置するように第３電極を形成する電極形成工程と、該第３電極と前記各第１電極の各一部とに重なるように、および隣接する第３電極どうしの各一部に重なるように、これらの上にトリミングにより抵抗値が調整される抵抗体を設ける抵抗体形成工程とを含むこととしたので、第３電極間にも抵抗体が接続されている複雑な構成のチップ形抵抗ネットワークにあっても、トリミングしようとする抵抗体に対し他の抵抗体や電極による閉回路が形成されるのを回避しながら、簡単かつ正確にトリミング作業を実施することができる。
【図面の簡単な説明】
【図１】本発明の実施の一形態によるチップ形抵抗ネットワークの製造手順を示す製造工程図である。
【図２】図１に示すチップ形抵抗ネットワークの回路図である。
【図３】本発明の実施の他の形態によるチップ形抵抗ネットワークを具体的に示す回路図である。
【図４】従来のチップ形抵抗ネットワークの製造手順を示す製造工程図である。
【図５】図４に示すチップ形抵抗ネットワークの回路図である。
【符号の説明】
１ 絶縁基板
２ 分割溝
３ 個別電極（第１電極）
４ 共通電極
５ 抵抗体
６ 開放部
７ 導体
８ 第２電極
９ 第３電極
Claims (2)
- 絶縁基板上を分割溝により区画されて互いに隣接する複数領域毎に、前記分割溝から離間して向い合う複数の第１電極とともに、前記複数領域の各第１電極と同領域内で対向配置して共通電極を形成する電極形成工程と、前記複数領域毎の共通電極と各第１電極の各一部に重なるように抵抗体を複数形成する抵抗体形成工程と、前記隣接する複数領域で離間して向い合う各第１電極間を前記分割溝から離間することで閉回路を形成されない状態にして前記抵抗値を調整するトリミング工程と、前記トリミング工程後に、前記隣接する複数領域間に離間して互いに向い合う位置にある前記第１電極どうしを、これらの一部に重なるように、かつ前記分割溝を跨ぐように第２電極を接続することで閉回路とする第２電極形成工程とを有することを特徴とするチップ形抵抗ネックワークの製造方法。
- 前記複数の第１電極に対向配置するように第３電極を形成する電極形成工程と、該第３電極と前記各第１電極の各一部とに重なるように、および隣接する第３電極どうしの各一部に重なるように、これらの上にトリミングにより抵抗値が調整される抵抗体を設ける抵抗体形成工程とを含む請求項１に記載のチップ形抵抗ネックワークの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001175698A JP4795568B2 (ja) | 2001-06-11 | 2001-06-11 | チップ形抵抗ネットワークの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001175698A JP4795568B2 (ja) | 2001-06-11 | 2001-06-11 | チップ形抵抗ネットワークの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002367802A JP2002367802A (ja) | 2002-12-20 |
| JP4795568B2 true JP4795568B2 (ja) | 2011-10-19 |
Family
ID=19016782
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001175698A Expired - Lifetime JP4795568B2 (ja) | 2001-06-11 | 2001-06-11 | チップ形抵抗ネットワークの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4795568B2 (ja) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2637662B2 (ja) * | 1992-02-25 | 1997-08-06 | ローム株式会社 | チップ型複合電子部品の製造方法及びチップ型ネットワーク抵抗器の製造方法 |
| JP2867112B2 (ja) * | 1994-06-06 | 1999-03-08 | 釜屋電機 株式会社 | チップ型抵抗ネットワークとその製造方法 |
| JP2000306711A (ja) * | 1999-04-19 | 2000-11-02 | Matsushita Electric Ind Co Ltd | 多連チップ抵抗器およびその製造方法 |
| JP2001143902A (ja) * | 1999-11-16 | 2001-05-25 | Matsushita Electric Ind Co Ltd | 抵抗器およびその製造方法 |
-
2001
- 2001-06-11 JP JP2001175698A patent/JP4795568B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002367802A (ja) | 2002-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05234725A (ja) | チップ型複合電子部品の製造方法 | |
| CN107359033A (zh) | 芯片电阻器及其制造方法 | |
| WO2007029635A1 (ja) | チップ抵抗器及びその製造方法 | |
| CN107408432A (zh) | 芯片电阻器 | |
| EP0059102B1 (en) | Crossover construction of thermal-head | |
| JP4795568B2 (ja) | チップ形抵抗ネットワークの製造方法 | |
| JP4384787B2 (ja) | チップ抵抗器 | |
| JPH11204315A (ja) | 抵抗器の製造方法 | |
| JP2002140975A (ja) | ヒューズ素子及びその製造方法 | |
| US7601920B2 (en) | Surface mount composite electronic component and method for manufacturing same | |
| JP5261947B2 (ja) | 低抵抗チップ抵抗器およびその製造方法 | |
| JP2002367818A (ja) | チップ形抵抗器 | |
| JP2017045861A (ja) | チップ抵抗器およびチップ抵抗器の製造方法 | |
| JPH04372101A (ja) | 角形チップ抵抗器及びその製造方法 | |
| JP4875327B2 (ja) | チップ抵抗器の製造方法 | |
| JP2001155902A (ja) | チップ抵抗器及びチップ抵抗器の製造方法 | |
| JPH0963805A (ja) | 角形チップ抵抗器 | |
| JP2002246206A (ja) | チップ抵抗器及びその製造方法 | |
| JP2000106302A (ja) | 低抵抗チップ抵抗器及びその製造方法 | |
| JP2003151425A (ja) | チップ型電流ヒューズ及びその製造方法 | |
| JP2003297670A (ja) | チップ型複合部品 | |
| JPH07320915A (ja) | チップ型ネットワーク抵抗器 | |
| JP2718178B2 (ja) | 角板型薄膜チップ抵抗器の製造方法 | |
| JP4383912B2 (ja) | チップ型ヒューズ及びその製造方法 | |
| JPH0513201A (ja) | 角形チツプ抵抗器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071221 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100608 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100809 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110405 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110606 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110705 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110728 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4795568 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140805 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |