JP4792847B2 - DC-DC converter - Google Patents
DC-DC converter Download PDFInfo
- Publication number
- JP4792847B2 JP4792847B2 JP2005202737A JP2005202737A JP4792847B2 JP 4792847 B2 JP4792847 B2 JP 4792847B2 JP 2005202737 A JP2005202737 A JP 2005202737A JP 2005202737 A JP2005202737 A JP 2005202737A JP 4792847 B2 JP4792847 B2 JP 4792847B2
- Authority
- JP
- Japan
- Prior art keywords
- converter
- output
- capacitor
- voltage
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
本発明は、電子機器などに用いられるＤＣ−ＤＣコンバータに関するものである。 The present invention relates to a DC-DC converter used in an electronic device or the like.
以下、従来のＤＣ−ＤＣコンバータ１について図面を用いて説明する。 Hereinafter, a conventional DC-DC converter 1 will be described with reference to the drawings.
図７は従来のＤＣ−ＤＣコンバータ１の回路ブロック図である。図７において、従来のＤＣ−ＤＣコンバータ１は、直流電源の出力が供給される電源端子５と、この電源端子５と出力端子７との間に挿入され、スイッチとコイル、ダイオードから構成された電圧変換部９と、この電圧変換部９の前記出力端子７側とグランド１１との間に接続された出力コンデンサ１３と、前記電圧変換部９の出力がその一方の入力が接続されたオペアンプ１５と、このオペアンプ１５の他方の入力に接続されるとともに予め定められた基準電圧が供給される基準電圧端子１７と、オペアンプ１５の出力と電圧変換部９の制御端子１６との間に挿入された制御回路１９とを備えていた。
FIG. 7 is a circuit block diagram of a conventional DC-DC converter 1. In FIG. 7, a conventional DC-DC converter 1 is inserted between a
なお、この出願の発明に関連する先行技術文献情報としては、例えば、特許文献１が知られている。
しかしながらこのような従来のＤＣ−ＤＣコンバータでは、出力コンデンサとして電解コンデンサを用いているので、サイズが大きく小型化できないという課題を有していた。 However, in such a conventional DC-DC converter, since an electrolytic capacitor is used as an output capacitor, there is a problem that the size is large and the size cannot be reduced.
そこで本発明は、この問題を解決したもので、小型なＤＣ−ＤＣコンバータを提供することを目的としたものである。 Therefore, the present invention solves this problem and aims to provide a small DC-DC converter.
この目的を達成するために本発明のＤＣ−ＤＣコンバータの出力コンデンサは、共にセラミックチップコンデンサを用いた２つのキャパシタンスの並列接続により形成するとともに、これらのいずれか一方のキャパシタンスは位相補償素子を直列に接続した直列接続体を構成し、スイッチ素子のスイッチング周波数に比較して高い周波数となるスパイクノイズが有する高調波の周波数帯において前記第２のキャパシタンスのインピーダンスは、前記直列接続体のインピーダンスよりも低くしたものである。 In order to achieve this object, the output capacitor of the DC-DC converter of the present invention is formed by parallel connection of two capacitances using a ceramic chip capacitor, and either one of these capacitances has a phase compensation element connected in series. The impedance of the second capacitance is higher than the impedance of the series connection body in the harmonic frequency band of spike noise having a higher frequency than the switching frequency of the switch element. It is a low one .
以上のように本発明によれば、キャパシタンスは第一のキャパシタンスと第二のキャパシタンスとの並列接続により形成するとともに、セラミックチップコンデンサによって構成され、前記第一のキャパシタンスには、位相補償素子が直列に接続されたＤＣ−ＤＣコンバータであり、これにより、第一のキャパシタンスには位相補償素子が直列に接続されているので、セラミックチップを用いても位相余裕度の減少が起こりにくくなる。 As described above, according to the present invention, the capacitance is formed by parallel connection of the first capacitance and the second capacitance, and is configured by a ceramic chip capacitor, and the phase compensation element is connected in series to the first capacitance. Accordingly, since the phase compensation element is connected in series to the first capacitance, it is difficult for the phase margin to decrease even if a ceramic chip is used.
また、スパイクノイズのような高周波成分に対して第一のキャパシタンスと位相補償素子との直列接続体のインピーダンスが第二のキャパシタンスのインピーダンスに比較して大きくなる。ここで、第二のキャパシタンスは、第一のキャパシタンスと位相補償素子との直列接続体に対して並列に設けられているので、スパイクノイズの多くは第二のキャパシタンス側を通過してグランドに落ちる。従って、出力信号のスパイクノイズも低減することができる。 In addition, the impedance of the serial connection body of the first capacitance and the phase compensation element is higher than the impedance of the second capacitance with respect to high-frequency components such as spike noise. Here, since the second capacitance is provided in parallel to the series connection body of the first capacitance and the phase compensation element , most of the spike noise passes through the second capacitance side and falls to the ground. . Therefore, spike noise of the output signal can also be reduced.
以上のように、キャパシタンスは第一のキャパシタンスと第二のキャパシタンスとの並列接続により形成するとともに、前記第一のキャパシタンスには、位相補償素子を直列に接続したことにより、出力コンデンサに対しセラミックコンデンサを用いてもスパイクノイズや位相余裕度低下による異常発振などの発生が起こりにくくなる。従って、出力コンデンサに対してセラミックチップコンデンサを用いることができるので、小型なＤＣ−ＤＣコンバータを実現できる。 As described above, the capacitance is formed by parallel connection of the first capacitance and the second capacitance, and the first capacitance is connected to the ceramic capacitor with respect to the output capacitor by connecting the phase compensation element in series. Even if the is used, spike noise and abnormal oscillation due to a decrease in phase margin are less likely to occur. Therefore, since a ceramic chip capacitor can be used for the output capacitor, a small DC-DC converter can be realized.
（実施の形態１）
以下、本実施の形態におけるＤＣ−ＤＣコンバータ２１について図面を用いて説明する。図２は、本実施の形態におけるＤＣ−ＤＣコンバータ２１を用いた電子機器２３のブロック図である。図２において、電子機器２３は、１３．２Ｖの電圧を供給する直流電源３と、３．３Ｖの電圧駆動のＩＣ２５と、直流電源３とＩＣ２５との間に挿入されたＤＣ−ＤＣコンバータ２１とを含んだものである。そしてこのＤＣ−ＤＣコンバータ２１は、電圧を１３．２Ｖから３．３Ｖの電圧へと変化させるステップダウン型のＤＣ−ＤＣコンバータである。
(Embodiment 1)
Hereinafter, the DC-
そして近年携帯電話やデジタルカメラなどの携帯機器においてＤＣ−ＤＣコンバータ２１が使用されてきており、リップルやスパイクノイズなどの電気的特性に加えて小型化という要求が出てきている。そこで、本発明はこれらの要求を実現できるＤＣ−ＤＣコンバータ２１を実現するものである。
In recent years, DC-
では、以下に本実施の形態におけるＤＣ−ＤＣコンバータ２１の詳細について図面を用いて説明する。図１は、本実施の形態におけるＤＣ−ＤＣコンバータ２１のブロック図であり、図２は同、詳細回路図である。
The details of the DC-
図１、図２において、電源端子５には、直流電源３のプラス側端子が接続され、グランド１１端子には直流電源３のマイナス側端子が接続される。これによりＤＣ−ＤＣコンバータ２１には１３．２Ｖの直流電流が供給されることになる。一方、ＤＣ−ＤＣコンバータ２１の出力端子７にはＩＣ２５のＩＣ電源端子３３が接続され、一方、ＤＣ−ＤＣコンバータ２１のグランド１１端子には、ＩＣ２５のＩＣグランド３５端子が接続される。これによって、電源端子５とＩＣ出力端子７との間に、電圧変換部３７が挿入される。この電圧変換部３７では、供給された電圧を約３．３Ｖの電圧へと変換する。
1 and 2, the positive terminal of the DC power source 3 is connected to the
そして、電圧変換部３７の変換入力端子３９が、入力端子５に接続され、変換出力端子４１が、出力端子７に接続される。そして、変換出力端子４１とグランド１１との間には、出力コンデンサ４３（キャパシタンスの一例として用いた）が挿入されている。そして、出力コンデンサ４３は、コンデンサ４５（第一のキャパシタンスの一例として用いた）とコンデンサ４７（第二のキャパシタンスの一例として用いた）との並列接続で形成される。そしてさらに、コンデンサ４７には、抵抗５１（位相補償素子の一例として用いた）が直列に接続される。ここで、コンデンサ４５、コンデンサ４７共に積層型のセラミックチップコンデンサを用いている。なお、本実施の形態におけるコンデンサ４５は、１０μＦのチップコンデンサ２個を並列に接続することで形成している。
The
また、オペアンプ１５の一方の入力５５には、変換出力端子４１が分圧抵抗（図３に示す）を介して接続される。これにより出力端子７に供給される出力信号がオペアンプ１５に供給されることとなる。一方オペアンプ１５の他方の入力５７は、基準電圧端子１７に接続され、オペアンプ１５は基準電圧端子１７に接続される基準電圧源から供給された基準電圧と、出力信号の電圧との差に応じた電圧を出力することとなる。
The
本実施の形態では、本実施の形態におけるＤＣ−ＤＣコンバータ２１では、このオペアンプ１５を含むＩＣ内にこの基準電圧を発生する基準電圧発生回路を有し、この基準信号を基準電圧端子１７に供給している。この場合、電子機器２３との接続などによる基準電圧の変化などが発生し難くなるので、オペアンプ１５から精度の良い差電圧が出力される。
In this embodiment, the DC-
なお基準電圧は、電子機器２３側から基準電圧端子１７へ供給してもよい。この場合、電子機器２３側において使用している基準電圧を流用することができる。したがって、ＤＣ−ＤＣコンバータ２１自身で基準電圧を持たない構成とすることで、さらに小型なＤＣ−ＤＣコンバータ２１を実現できる。
The reference voltage may be supplied from the
また、電圧変換部３７には、電圧変換部３７から出力される電圧を制御するための制御端子６１が設けられ、この制御端子６１とオペアンプ１５の出力との間には、制御回路１９が挿入される。
The
次に本実施の形態における電圧変換部３７について詳細に説明する。本実施の形態におけるＤＣ−ＤＣコンバータ２１は、ステップダウン型ＤＣ−ＤＣコンバータ２１である。従って電圧変換部３７は、変換入力端子３９と変換出力端子４１との間にスイッチ６５が挿入され、このスイッチ６５と変換出力端子４１との間には巻き線型のコイル６７（インダクタの一例として用いた）が挿入される。さらに、コイル６７のスイッチ６５側とグランド１１との間にダイオード６９が挿入される。ここでダイオード６９は、アノード側がグランド１１側に接続されている。
Next, the
そして、電圧変換部３７の制御端子６１が、スイッチ６５をオン・オフ制御するオン・オフ制御端子６１に接続されることで、制御回路１９は、オペアンプ１５の入力５５に入力される電圧と、基準電圧との差に応じて電圧変換部３７から出力される電圧を制御する構成である。
Then, the control terminal 61 of the
では、次に本実施の形態におけるＤＣ−ＤＣコンバータ２１の動作について説明する。図４は、本実施の形態のＤＣ−ＤＣコンバータ２１における各部での信号波形図であり、図４（ａ）は、本実施の形態におけるＤＣ−ＤＣコンバータ２１への入力信号波形であり、図４（ｂ）は、同スイッチにおける信号波形であり、図４（ｃ）は、同コイル６７における信号波形を示し、図４（ｄ）は、出力端子７から出力される信号波形である。なお、図４（ａ）から（ｄ）において、横軸７１は時間であり、縦軸７３は電圧を示している。
Next, the operation of the DC-
図４（ａ）から（ｄ）において、信号７５は、直流電源３からスイッチ６５へ供給される直流信号である。スイッチ６５は、制御回路１９の指示に従ってスイッチ６５がオン・オフされることで、信号７７を出力する。この信号７７が供給されたコイル６７では、スイッチオンとスイッチオフによる逆起電力が発生し信号７９が発生する。なお、このコイル６７からの出力信号にはリップルが大きく、出力電圧が安定しない。そこで出力コンデンサ４３（コンデンサ４５とコンデンサ４７）により信号７９を平滑化し、出力端子７から出力される信号８０のリップルを抑え、略一定の電圧が出力されるようにしている。
4A to 4D, a
そしてオペアンプ１５の入力５５に信号が入力され、もう一方の入力５７に基準電圧を入力することで、オペアンプ１５からは信号と基準電圧との差に応じた電圧が制御回路１９に供給されることとなる。そこで、制御回路１９は、オペアンプ１５から供給された差電圧に応じて、スイッチのオン・オフ時間を制御する。たとえば、オペアンプ１５からの差信号が基準電圧より低い電圧である旨を示している場合、その差信号に応じて制御回路１９は、スイッチ６５のオン時間が長くなるように制御する。そして逆の場合、オペアンプ１５はスイッチ６５のオン時間が短くなるように制御する。
A signal is input to the
以上のように、コンデンサ４７には位相補償素子として抵抗５１が直列に接続されているので、出力コンデンサ４３に対してセラミックチップを用いても、オペアンプ１５における位相余裕度を大きくすることができる。つまりオペアンプ１５は入力信号に対して位相が１８０度反転した信号が出力され、またその信号を入力側へフィードバックすることにより動作するものであるので、コンデンサ４７と直列に抵抗５１を設けることでオペアンプ１５に入力される信号中の位相の遅れを小さくすることにより、オペアンプ１５の位相余裕を大きくすることができるものである。従って、オペアンプ１５が異常発振しにくくなるので、出力信号に対して発振ノイズなどを小さくできる。
As described above, since the
しかしながら、コンデンサ４７に対して抵抗５１が直列に接続されるので、スパイクノイズのような高周波成分に対してインピーダンスが大きくなる。従って、スパイクノイズがグランド１１へ落ち難くなり、出力端子７から出力されてしまうこととなる。そこで、コンデンサ４７と抵抗５１の直列接続体８１に対して並列にコンデンサ４５を設けているので、スパイクノイズはコンデンサ４５側からグランド１１に落ちる。従って、出力信号においてスパイクノイズも低減することができる。
However, since the
以上のように、出力コンデンサ４３は、コンデンサ４５とコンデンサ４７とを並列に接続し、かつコンデンサ４７と直列に抵抗５１を接続することにより、出力コンデンサ４３に対しセラミックコンデンサを用いてもスパイクノイズ位相余裕度低下による異常発振などの発生が起こりにくく、かつ抵抗５１を設けてもスパイクノイズを小さくできる。従って、出力コンデンサ４３に対してセラミックチップコンデンサを用いることができるので、小型なＤＣ−ＤＣコンバータ２１を実現できる。
As described above, the
ここで重要なことは、スパイクノイズのような高い周波数成分の信号の周波数において、コンデンサ４５のインピーダンスをコンデンサ４７と抵抗５１との直列接続体８１側のインピーダンスに比べて小さくすることである。これによりスパイクノイズは、コンデンサ４５側を通ることとなるので、出力端子７から出力信号として出力され難くなる。
What is important here is that the impedance of the
なお本実施の形態における抵抗５１の値は０．１Ωであり、コンデンサ４７は、２２Ｆのセラミックコンデンサ４５を１個と１０μＦのセラミックコンデンサ４５を３個とを並列に接続して構成されている。ここで、抵抗５１とコンデンサ４７との直列接続体８１と並列に設けるコンデンサ４５は、複数のセラミックチップのコンデンサを並列接続した構成とすると良い。これは、コンデンサ４５を複数のチップコンデンサの並列接続体で構成することで、コンデンサ４５のＥＳＲを小さくできるためである。これにより、スパイクノイズに対するコンデンサ４５のインピーダンスを小さくできるので、スパイクノイズは出力側へ出力され難くなる。
In this embodiment, the value of the
ここで、コンデンサ４５と変換出力端子４１との間の距離は短くしておくことが重要である。そのために本実施の形態では、コンデンサ４５が、電圧変換部３７の近傍の位置に配置されるべく、コンデンサ４５は、コンデンサ４７と抵抗５１との直列接続体８１と電圧変換部３７との間に配置している。このようにすることによって、コンデンサ４５と変換出力端子７間での配線インダクタンスや抵抗成分などを小さくできるので、スパイクノイズに対するコンデンサ４５のインピーダンスを小さくできる。従って、スパイクノイズは出力側へ出力され難くなる。
Here, it is important to keep the distance between the
さらに、コンデンサ４５とグランド１１との間の距離も短くしている。つまり、コンデンサ４５とグランド１１との間のパターンによるインダクタンス成分や、抵抗成分を小さくし、コンデンサ４５側のインピーダンスが大きくならないようにしている。従って、コンデンサ４５とグランド１１間での配線インダクタンスや抵抗成分などを小さくできるので、スパイクノイズに対するコンデンサ４５のインピーダンスを小さくできる。従って、スパイクノイズは出力側へ出力され難くなる。
Furthermore, the distance between the
さらに、本実施の形態では位相補償素子として抵抗５１を用いたが、これはインダクタを用いても良い。この場合、インダクタによって位相は進むこととなるので、位相余裕度はさらに大きくできるので、抵抗５１を用いる場合よりも異常発振などによるノイズが発生し難くできる。なおインダクタを用いる場合には、インダクタの作用によるリップルノイズが発生しやすいので、リップルに余裕のあるような機器において用いると良い。
Furthermore, although the
さらにまた、本実施の形態では、ステップダウン型のＤＣ−ＤＣコンバータ２１としたが、これはステップアップ型のＤＣ−ＤＣコンバータや、極性反転型のＤＣ−ＤＣコンバータに用いても良い。なおこれらのステップアップ型のＤＣ−ＤＣコンバータや、極性反転型のＤＣ−ＤＣコンバータは、ステップダウン型のＤＣ−ＤＣコンバータ２１に対して電圧変換部３７が異なるのみであるので、この部分についてのみ説明する。
Furthermore, although the step-down type DC-
図５は、ステップアップ型のＤＣ−ＤＣコンバータにおける電圧変換部の回路図であり、図６は、ステップアップ型のＤＣ−ＤＣコンバータにおける電圧変換部の回路図である。なおこれらの図において図１と同じものは同じ番号を用いている。 FIG. 5 is a circuit diagram of the voltage converter in the step-up type DC-DC converter, and FIG. 6 is a circuit diagram of the voltage converter in the step-up type DC-DC converter. In these drawings, the same reference numerals are used for the same components as those in FIG.
ステップアップ型のＤＣ−ＤＣコンバータの電圧変換部８３では、図１のステップダウン型のＤＣ−ＤＣコンバータ２１のスイッチ６５に代えてインダクタ８５とし、ダイオード６９に代えてスイッチ８７とし、コイル６７に代えてダイオード８９となる。なおダイオード８９は、出力端子４１側がカソード側となるように接続される。
In the
一方、極性反転型のＤＣ−ＤＣコンバータの電圧変換部９１は、図１のステップダウン型のＤＣ−ＤＣコンバータ２１のダイオード６９に代えてインダクタ９３とし、コイル６７に代えてダイオード９５となる。なおダイオード９５は、出力端子４１側がアノード側となるように接続される。
On the other hand, the
このようなステップアップ型のＤＣ−ＤＣコンバータや極性反転型のＤＣ−ＤＣコンバータにおいても、出力コンデンサ４３としてセラミックチップコンデンサを用いることが可能となり、ＤＣ−ＤＣコンバータを小型化できるという効果を得ることができる。
In such a step-up type DC-DC converter and polarity inversion type DC-DC converter as well, a ceramic chip capacitor can be used as the
本発明にかかるＤＣ−ＤＣコンバータは、小型化できるとともに、出力信号のスパイクノイズも低減することができるという効果を有し、特に携帯用電子機器等に対するＤＣ−ＤＣコンバータとして有用である。 The DC-DC converter according to the present invention is advantageous in that it can be miniaturized and can reduce spike noise of an output signal , and is particularly useful as a DC-DC converter for portable electronic devices and the like.
５ 電源端子
７ 出力端子
１７ 基準電圧端子
１９ 制御回路
３７ 電圧変換部
４５ コンデンサ
４７ コンデンサ
５１ 抵抗
６５ スイッチ
６７ コイル
６９ ダイオード
5
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005202737A JP4792847B2 (en) | 2005-07-12 | 2005-07-12 | DC-DC converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005202737A JP4792847B2 (en) | 2005-07-12 | 2005-07-12 | DC-DC converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007028698A JP2007028698A (en) | 2007-02-01 |
| JP4792847B2 true JP4792847B2 (en) | 2011-10-12 |
Family
ID=37788742
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005202737A Active JP4792847B2 (en) | 2005-07-12 | 2005-07-12 | DC-DC converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4792847B2 (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5097534B2 (en) * | 2007-07-26 | 2012-12-12 | ローム株式会社 | DC / DC converter and driving apparatus using the same |
| US8405321B2 (en) | 2007-07-26 | 2013-03-26 | Rohm Co., Ltd. | Drive unit, smoothing circuit, DC/DC converter |
| JP2009033948A (en) * | 2007-12-27 | 2009-02-12 | Rohm Co Ltd | Smoothing circuit, and drive device using the same |
| JP6273100B2 (en) * | 2013-05-22 | 2018-01-31 | 三菱電機株式会社 | Lighting device |
| JP6206506B2 (en) * | 2013-12-27 | 2017-10-04 | 株式会社村田製作所 | Power circuit |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0681490B2 (en) * | 1986-06-02 | 1994-10-12 | 沖電気工業株式会社 | Smoothing circuit |
| JP2002151969A (en) * | 2000-11-15 | 2002-05-24 | Rohm Co Ltd | Semiconductor device |
| JP4251021B2 (en) * | 2002-06-17 | 2009-04-08 | 株式会社日立製作所 | Power supply device and hard disk device and IC using the same |
| JP2004112958A (en) * | 2002-09-20 | 2004-04-08 | Ricoh Co Ltd | Spike noise reducing device, switching regulator, and dc-dc converter |
-
2005
- 2005-07-12 JP JP2005202737A patent/JP4792847B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007028698A (en) | 2007-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11444537B2 (en) | Power converters and compensation circuits thereof | |
| US8710911B2 (en) | Charge pump circuit and power-supply method for dynamically adjusting output voltage | |
| JP2007318953A (en) | Charge pumping circuit | |
| JP5584463B2 (en) | Switching regulator control circuit, power supply device using the same, and electronic equipment | |
| JP2007074797A (en) | Switching power supply and electronic device using the same | |
| JP6594797B2 (en) | Switching regulator | |
| US8541994B2 (en) | Switched-mode power supply | |
| JP2015053833A (en) | Dc/dc converter and its control circuit, and electronic apparatus | |
| CN101295927B (en) | Modified oscillator and decompression power converter | |
| JP4792847B2 (en) | DC-DC converter | |
| JP2019537419A5 (en) | ||
| US8159089B2 (en) | Power supply circuit and semiconductor device for use therein | |
| JP2004096816A (en) | Multi-output dc-dc converter | |
| EP1691472B1 (en) | Self regulating charge pump | |
| US8947062B2 (en) | Power supply circuit | |
| US8912782B2 (en) | DC-to-DC converter | |
| JP3757219B2 (en) | Charge pump circuit | |
| JPH08140341A (en) | Micro power supply device using switching element | |
| JP5232892B2 (en) | Charge pump circuit | |
| JP5398422B2 (en) | Switching power supply | |
| CN111628644B (en) | Voltage conversion device | |
| JP4412535B2 (en) | Synchronous rectification switching regulator control circuit and semiconductor integrated circuit including the same | |
| JP2011067025A (en) | Dc-dc converter | |
| JP2012205457A (en) | Switching regulator | |
| CN111164870A (en) | Voltage multiplier using switching regulator and voltage limiter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080710 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091126 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110111 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110310 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110628 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110711 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4792847 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140805 Year of fee payment: 3 |