JP4791108B2 - 画像表示装置 - Google Patents

画像表示装置 Download PDF

Info

Publication number
JP4791108B2
JP4791108B2 JP2005250697A JP2005250697A JP4791108B2 JP 4791108 B2 JP4791108 B2 JP 4791108B2 JP 2005250697 A JP2005250697 A JP 2005250697A JP 2005250697 A JP2005250697 A JP 2005250697A JP 4791108 B2 JP4791108 B2 JP 4791108B2
Authority
JP
Japan
Prior art keywords
wiring
pixel unit
extending direction
display device
image display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005250697A
Other languages
English (en)
Other versions
JP2007065239A (ja
Inventor
直紀 中川
真嗣 川渕
雄一 升谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2005250697A priority Critical patent/JP4791108B2/ja
Publication of JP2007065239A publication Critical patent/JP2007065239A/ja
Application granted granted Critical
Publication of JP4791108B2 publication Critical patent/JP4791108B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

この発明は、光センサを用いたタッチセンサ内蔵型液晶ディスプレイ等の、光センサ内蔵型の画像表示装置に関する。
ユーザが画面に触れたことを感知するタッチセンサを画素内に内蔵したアクティブマトリックス型液晶表示装置は、パネル外部にタッチセンサを装着せずに済む。そのため、モジュール全体の厚みを薄くできる等、多くの利点を有する。このタッチセンサとしては、例えば光センサが採用される。
下記非特許文献1の図2においては、R・G・B等の各画素のうち1つの画素の領域内に、Photo TFTとして光センサ用のフォトトランジスタが、および、Readout TFTとして光センサからの信号読み出し用のトランジスタが、ともに設けられたタッチセンサ内蔵型液晶ディスプレイが示されている。そして、この液晶ディスプレイでは、Readout TFTのソース(またはドレイン)に信号読み出し用配線がReadoutとして接続されている。信号読み出し用配線Readoutは、データ用配線Dataに隣接して設けられている。
なお、この出願の発明に関連する先行技術文献情報としては非特許文献1以外に、次のものがある。
特開平10−90655号公報 Willem den Boer et al.「56.3:Active Matrix LCD with Integrated Optical Touch Screen」SID 2003 DIGEST,pp.1494-1497
上記非特許文献1においては、信号読み出し用配線Readoutは、データ用配線Dataに隣接して並行に設けられている。よって、データ用配線における電位変動が信号読み出し用配線上の信号に影響しやすく、信号の検出感度を低下させやすい。すなわち、光センサの信号読み出し用配線がデータ用配線と隣接して平行に配置されているため、配線間の静電容量により、データ用配線からのノイズがセンサ感度低下の原因となっていた。
なお、上記特許文献1においても、その図2にて、表示用トランジスタ27に接続する信号線31と、光電変換素子用トランジスタ28に接続する信号線32とが、隣接して並行に設けられている。よって、データ用配線における電位変動の信号読み出し用配線上の信号への影響の問題は、上記非特許文献1の場合と同様に、起こりうる。
また、上記非特許文献1においては、光センサはR・G・B等の各画素のうち特定の1画素(例えばB画素)にのみ配置されていて、隣接する画素(例えばR画素およびG画素)には、光センサを構成するPhoto TFTおよび信号読み出し用のReadout TFTは形成されていない。このため、光センサを配置した画素(例えばB画素)の開口率は小さくなり、光センサを配置しない画素(例えばR画素およびG画素)の開口率は大きくなる。よって、光センサを配置した画素(例えばB画素)と光センサを配置しない画素(例えばR画素およびG画素)との間で、輝度の差が発生しやすい。画素間で輝度の差が存在すると、表示ムラを招きやすい。
この場合、輝度の差の発生を防止しようとすると、光センサを配置しない画素(例えばR画素およびG画素)の開口率を、光センサを配置した画素(例えばB画素)の開口率に一致させるほかない。しかし、その場合は、ディスプレイ全体の輝度が低下してしまう。
この発明は上記の事情に鑑みてなされたもので、光センサからの信号の検出感度低下を抑制可能な光センサ内蔵型の画像表示装置を実現することを目的とする。また、画素間で輝度の差が発生しにくい画像表示装置の実現をも目的とする。
本発明は、透明な絶縁基板と、前記絶縁基板上に並列に形成された複数の第1配線と、前記絶縁基板上に並列に形成された前記複数の第1配線と交差する複数の第2配線と、前記第1及び第2配線に電気的に接続され、前記絶縁基板上において前記複数の第1及び第2配線の各交差部に形成された複数の画素ユニットと、前記絶縁基板上において前記複数の画素ユニットのうち少なくとも一つの内部に形成された光センサ回路と、前記光センサ回路に電気的に接続され、前記絶縁基板上において前記複数の第1配線と平行に形成された第3配線とを備え、前記複数の第1配線のうち前記第3配線の両隣に位置する二つの第1配線と、前記第3配線との間にはそれぞれ、前記画素ユニットが配置され、前記複数の画素ユニットのうち前記光センサ回路が形成された第1画素ユニットの面積が、前記光センサ回路が形成されない第2画素ユニットの面積より大きいことにより、前記第1画素ユニットの開口率と、前記第2画素ユニットの開口率とが略等しい画像表示装置である。
本発明によれば、複数の第1配線のうち第3配線の両隣に位置する二つの第1配線と、第3配線との間にはそれぞれ、画素ユニットが配置されている。よって、少なくとも画素ユニットの幅だけ第3配線とその両隣の第1配線との間の距離をとることができ、光センサ回路に電気的に接続された第3配線と、画素ユニットに電気的に接続された第1配線との間の静電容量値を抑制することができる。よって、第1配線上の電位変動の影響が当該静電容量を介して第3配線に伝達されにくく、光センサからの信号の検出感度低下を抑制可能な光センサ内蔵型の画像表示装置を実現することができる。また、複数の画素ユニットのうち光センサ回路が形成された第1画素ユニットの面積が、光センサ回路が形成されない第2画素ユニットの面積より大きいことにより、第1画素ユニットの開口率と、第2画素ユニットの開口率とが略等しい。よって、画素間で輝度の差がより発生しにくい。
<実施の形態1>
本実施の形態は、複数のデータ用配線のうち信号読み出し用配線の両隣に位置する二つのデータ用配線と、信号読み出し用配線との間にそれぞれ、画素ユニットを配置した画像表示装置である。このような構成を採用することで、少なくとも画素ユニットの幅だけ信号読み出し用配線とその両隣のデータ用配線との間の距離をとることができ、光センサ回路に電気的に接続された信号読み出し用配線と、画素ユニットに電気的に接続されたデータ用配線との間の静電容量値を抑制することができる。
図1は、本実施の形態に係る画像表示装置の一部の回路図である。また、図2は本実施の形態に係る画像表示装置の上面図、図3は図2中の切断線III−IIIにおける断面図である。なお、本実施の形態に係る画像表示装置は、タッチセンサたる光センサ回路を画素ユニット内に内蔵したアクティブマトリックス型の液晶表示装置である。
図1ないし図3に示すとおり、本実施の形態に係る画像表示装置は、透明な絶縁基板(例えばガラス基板)11と、絶縁基板11上に並列に形成された複数のデータ用配線2と、絶縁基板11上に並列に形成され、データ用配線2と交差する複数のゲート電極配線1と、データ用配線2およびゲート電極配線1に電気的に接続され、絶縁基板11上においてデータ用配線2およびゲート電極配線1の各交差部に形成された複数の画素ユニットPr1,Pg1,Pb1,Pr2,Pg2,Pb2と、絶縁基板11上に並列に形成され、ゲート電極配線1に平行に形成された複数の蓄積容量配線3と、を備える。
このうち、画素ユニットPr1,Pr2は赤色の画素ユニットであり、画素ユニットPg1,Pg2は緑色の、画素ユニットPb1,Pb2は青色の、各画素ユニットである。また、赤色、緑色、青色の各画素ユニットPr1,Pb1,Pg1は一組として、カラー画像における1ドット(1絵素)となる。なお、各画素ユニットPr1,Pg1,Pb1,Pr2,Pg2,Pb2はいずれも、蓄積容量4、薄膜トランジスタ5および画素電極9を有する。薄膜トランジスタ5のソース/ドレインの一方は、蓄積容量4の一方電極および画素電極9に接続され、薄膜トランジスタ5のソース/ドレインの他方は、データ用配線2に接続される。また、薄膜トランジスタ5のゲートはゲート電極配線1に接続され、蓄積容量4の他方電極は蓄積容量配線3に接続される。
なお、本発明における画素ユニットとは、一つの画素を構成するのに必要な回路の構成単位を指す。また、赤色の画素ユニットPr1、緑色の画素ユニットPg1および青色の画素ユニットPb1は、ゲート電極配線1の延在方向に隣接して配置され、それらが一組となって、画像表示装置の表示領域における1ドット(絵素)を構成する。画素ユニットPr2,Pg2,Pb2も他の1ドットを構成し、図には現れていない他の画素ユニットについても同様である。
また、本実施の形態に係る画像表示装置は、絶縁基板11上において画素ユニットPg1内に形成された光センサ回路と、光センサ回路に電気的に接続され、絶縁基板11上においてデータ用配線2と平行に形成された光センサ信号読み出し用配線10と、を備える。
光センサ回路は、光センサとして機能する薄膜トランジスタ6、光センサ用蓄積容量7および信号読み出し用の薄膜トランジスタ8を有する。薄膜トランジスタ8のソース/ドレインの一方は、光センサ用蓄積容量7の一方電極および薄膜トランジスタ6のソース/ドレインの一方に接続され、薄膜トランジスタ8のソース/ドレインの他方は、光センサ信号読み出し用配線10に接続される。また、薄膜トランジスタ8のゲートはゲート電極配線1に接続され、薄膜トランジスタ6のゲートおよびソース/ドレインの他方並びに光センサ用蓄積容量7の他方電極は蓄積容量配線3に接続される。光センサ回路は、例えばカラー画像における2ドットにつき一つ、設けられる。なお、上記においては、画素ユニットPg1内に光センサ回路が形成されるとしたが、もちろん画素ユニットPg1内に代わって、画素ユニットPr1内に光センサ回路が形成されても、また、画素ユニットPr1内に光センサ回路が形成されてもよい。
なお、図3に示すように、絶縁基板11の表面には蓄積容量配線3が形成されている。また、図3には現れてはいないが、ゲート電極配線1も絶縁基板11の表面に形成されている。そして、絶縁基板11の表面と、ゲート電極配線1および蓄積容量配線3とを覆うように第1層間絶縁膜12が形成されている。
第1層間絶縁膜12の表面には、データ用配線2および光センサ信号読み出し用配線10が形成されている。そして、第1層間絶縁膜12の表面と、データ用配線2および光センサ信号読み出し用配線10とを覆うように第2層間絶縁膜13が形成されている。第2層間絶縁膜13上には、画素電極9が形成されている。
光センサ回路を構成する薄膜トランジスタ6、光センサ用蓄積容量7および薄膜トランジスタ8と、画素ユニットを構成する蓄積容量4、薄膜トランジスタ5および画素電極9とは、いずれも共通する半導体製造プロセス(フォトリソグラフィ工程や、エッチング工程、CVD(Chemical Vapor Deposition)工程等)によって、第1層間絶縁膜12および第2層間絶縁膜13の内部あるいはそれらの表面に、形成される。
本実施の形態においては、複数のデータ用配線2のうち光センサ信号読み出し用配線10の両隣に位置する二つのデータ用配線2と、光センサ信号読み出し用配線10との間にはそれぞれ、画素ユニットPg1,Pb1が配置されている。すなわち、本実施の形態においては、画素ユニットPg1,Pb1の中央に、光センサ回路の信号読み出し用配線10を配置し、この信号読み出し用配線10に画素ユニットPg1,Pb1の各画素電極9を挟んで対称に、両隣にデータ用配線2を配置しているのである。
よって、本実施の形態に係る画像表示装置によれば、少なくとも画素ユニットPg1,Pb1の幅だけ光センサ信号読み出し用配線10とその両隣のデータ用配線2との間の距離をとることができ、光センサ回路に電気的に接続された光センサ信号読み出し用配線10と、画素ユニットPg1,Pb1に電気的に接続されたデータ用配線2との間の静電容量値を抑制することができる。よって、データ用配線2上の電位変動の影響が当該静電容量を介して光センサ信号読み出し用配線10に伝達されにくく、光センサからの信号の検出感度低下を抑制可能な光センサ内蔵型の画像表示装置を実現することができる。
なお、本実施の形態においては、薄膜トランジスタ5を用いたアクティブマトリックス型の液晶表示装置を例に採り説明を行ったが、本発明の適用は、必ずしもこのような液晶表示装置に限られるものではない。例えば薄膜トランジスタの代わりにダイオードを用いたアクティブマトリックス型の液晶表示装置や、その他、パッシブマトリックス型の液晶表示装置に本発明を適用しても良い(ダイオードを用いたアクティブマトリックス型液晶表示装置の場合は、薄膜トランジスタの代わりにダイオードが画素ユニットを構成し、パッシブマトリックス型液晶表示装置の場合は、縦方向電極と横方向電極との交差部の各電極配線が画素ユニットを構成する)。
また、液晶表示装置に限られるものでもなく、上記と同様のマトリックス状の信号配線と、光センサ回路およびその信号読み出し線とを有する画像表示装置(例えばプラズマディスプレイパネルや有機ELパネル等)に本発明を適用しても良い。さらに、光センサ回路についても、薄膜トランジスタ6に代わってフォトダイオード等、その他の受光素子を採用しても良い。
<実施の形態2>
本実施の形態は、実施の形態1に係る画像表示装置の変形例であって、実施の形態1に係る画像表示装置において、光センサ回路を、複数の画素ユニットのうち隣接する少なくとも二つにまたがって形成するものである。
図4は、本実施の形態に係る画像表示装置の一部の回路図である。また、図5は本実施の形態に係る画像表示装置の上面図である。図4および図5においては、光センサ回路を構成する薄膜トランジスタ6,8および光センサ用蓄積容量7が、画素ユニットPg1内にだけでなく、画素ユニットPg1に隣接する画素ユニットPb1内にもまたがって形成されている。
すなわち、本実施の形態では、薄膜トランジスタ6については実施の形態1の場合と同様、画素ユニットPg1内に形成するが、薄膜トランジスタ8および光センサ用蓄積容量7については、画素ユニットPg1に隣接する画素ユニットPb1内に形成するのである。これに伴い、図5に示すように、薄膜トランジスタ6のソース/ドレインの一方と光センサ用蓄積容量7の一方電極および薄膜トランジスタ8のソース/ドレインの一方とを接続するための配線パターンが追加されている。
なお、薄膜トランジスタ8および光センサ用蓄積容量7が画素ユニットPb1内に形成されている点以外の装置構成は、実施の形態1の場合と同じであるので、説明を省略する。
本実施の形態に係る画像表示装置によれば、光センサ回路は、複数の画素ユニットのうち隣接する少なくとも二つ(例えば画素ユニットPg1およびPb1)にまたがって形成されている。よって、光センサ回路が一つの画素ユニット内に形成される場合に比べ、画素ユニット一つ当たりに占める光センサ回路の面積を減少させることができる。その結果、光センサ回路を配置した画素ユニットの開口率の低下を抑制することができ、画素間で輝度の差が発生しにくい画像表示装置を実現することができる。
<実施の形態3>
本実施の形態は、実施の形態2に係る画像表示装置の変形例であって、実施の形態2に係る画像表示装置において、光センサ回路が形成された画素ユニットの面積を、光センサ回路が形成されない画素ユニットの面積よりも大きくすることにより、両画素ユニットの開口率を略等しくしたものである。
図6は、本実施の形態に係る画像表示装置の一部の回路図である。また、図7は本実施の形態に係る画像表示装置の上面図である。図6および図7においては、画素ユニットPg1,Pb1のゲート電極配線1の延在方向における寸法Xg,Xbが、ゲート電極配線1の延在方向において隣接する画素ユニットPr1のゲート電極配線1の延在方向における寸法Xrよりも大きい。また、画素ユニットPg1,Pb1のデータ用配線2の延在方向における寸法Y2が、データ用配線2の延在方向において隣接する画素ユニットPg2,Pb2のデータ用配線2の延在方向における寸法Y1よりも大きい。
これにより、光センサ回路が形成された画素ユニットPg1,Pb1の面積が、光センサ回路が形成されない画素ユニットPr1,Pg2,Pb2の面積よりも大きい。このように、画素ユニットPg1,Pb1の面積を、光センサ回路が形成されない画素ユニットPr1,Pg2,Pb2の面積よりも大きくすることにより、画素ユニットPg1,Pb1の開口率と、画素ユニットPr1,Pg2,Pb2の開口率とが略等しくなるよう、図7における回路パターンを設計する。
なお、上記においては、寸法Xg,Xbを寸法Xrよりも大きくし、寸法Y2を寸法Y1よりも大きくすると述べたが、寸法Xg,Xbは寸法Xrと等しいまま寸法Y2を寸法Y1よりも大きくすることにより、あるいは、寸法Y2は寸法Y1と等しいまま寸法Xg,Xbを寸法Xrよりも大きくすることにより、画素ユニットPg1,Pb1の面積を、画素ユニットPr1,Pg2,Pb2の面積よりも大きくしてもよい。
赤色の画素ユニットPr1、緑色の画素ユニットPg1および青色の画素ユニットPb1で構成される、画像表示装置の表示領域における1ドットのゲート電極配線1の延在方向における寸法(Xr+Xg+Xb)は、全表示領域のゲート電極配線1の延在方向における寸法を、ゲート電極配線1の延在方向における全表示領域のドット数で除した値となっている。すなわち、1ドットのゲート電極配線1の延在方向における寸法(Xr+Xg+Xb)は、ゲート電極配線1の延在方向におけるドットピッチに等しい。
また、画素ユニットPg1,Pb1のデータ用配線2の延在方向における寸法Y2が、データ用配線2の延在方向において隣接する画素ユニットPg2,Pb2のデータ用配線2の延在方向における寸法Y1よりも大きく、隣接するそれら画素ユニットPg1,Pb1,Pg2,Pb2のデータ用配線2の延在方向における各寸法の和(Y1+Y2)は、全表示領域のデータ用配線2の延在方向における寸法を、データ用配線2の延在方向における全表示領域のドット数で除した値の二倍となっている。すなわち、画素ユニットPg1,Pb1,Pg2,Pb2のデータ用配線2の延在方向における寸法の和(Y1+Y2)の1/2(平均値)は、データ用配線2の延在方向におけるドットピッチに等しい。
なお、開口率調整のために画素ユニットPr1,Pg1,Pb1,Pr2,Pg2,Pb2の平面形状を変更した点以外の装置構成は、実施の形態2の場合と同じであるので、説明を省略する。
本実施の形態に係る画像表示装置によれば、複数の画素ユニットのうち光センサ回路が形成された画素ユニットPg1,Pb1の面積が、光センサ回路が形成されない画素ユニットPr1,Pg2,Pb2の面積より大きいことにより、画素ユニットPg1,Pb1の開口率と、画素ユニットPr1,Pg2,Pb2の開口率とが略等しい。よって、画素間で輝度の差がより発生しにくい。
また、画素ユニットPg1,Pb1のゲート電極配線1の延在方向における寸法Xg,Xbが、ゲート電極配線1の延在方向において隣接する画素ユニットPr1のゲート電極配線1の延在方向における寸法Xrよりも大きい。よって、画素ユニットPg1,Pb1の面積を画素ユニットPr1の面積より大きくすることができる。また、1ドット内の赤色の画素ユニットPr1、緑色の画素ユニットPg1および青色の画素ユニットPb1のうち、少なくとも一つが光センサ回路が形成される画素ユニットであり、他の少なくとも一つが光センサ回路が形成されない画素ユニットである。よって、1ドットのゲート電極配線1の延在方向における寸法(Xr+Xg+Xb)を変更することなく、1ドット内の光センサ回路が形成された画素ユニットおよび光センサ回路が形成されない画素ユニットのゲート電極配線1の延在方向における寸法Xr,Xg,Xbを調整することにより、光センサ回路が形成された画素ユニットおよび光センサ回路が形成されない画素ユニットの開口率を調整することができる。
また、画素ユニットPg1,Pb1のデータ用配線2の延在方向における寸法Y2が、データ用配線2の延在方向において隣接する画素ユニットPg2,Pb2のデータ用配線2の延在方向における寸法Y1よりも大きい。よって、画素ユニットPg1,Pb1の面積を画素ユニットPg2,Pb2の面積より大きくすることができる。また、隣接する画素ユニットPg1,Pb1,Pg2,Pb2のデータ用配線2の延在方向における各寸法の和(Y1+Y2)は、画像表示装置の表示領域のデータ用配線2の延在方向における寸法を、データ用配線2の延在方向における表示領域のドット数で除した値の二倍である。よって、データ用配線2の延在方向における隣接2ドット分の寸法を変更することなく、隣接する画素ユニットPg1,Pb1,Pg2,Pb2のデータ用配線2の延在方向における各寸法Y1,Y2を調整することにより、光センサ回路が形成された画素ユニットおよび光センサ回路が形成されない画素ユニットの開口率を調整することができる。
実施の形態1に係る画像表示装置の回路図である。 実施の形態1に係る画像表示装置の上面図である。 実施の形態1に係る画像表示装置の断面図である。 実施の形態2に係る画像表示装置の回路図である。 実施の形態2に係る画像表示装置の上面図である。 実施の形態3に係る画像表示装置の回路図である。 実施の形態3に係る画像表示装置の上面図である。
符号の説明
1 ゲート電極線、2 データ用配線、3 蓄積容量配線、4 蓄積容量、5 薄膜トランジスタ、6 薄膜フォトトランジスタ、7 光センサ用蓄積容量、8 薄膜トランジスタ、9 画素電極、10 光センサ信号読み出し用配線、11 絶縁基板、Pr1,Pg1,Pb1,Pr2,Pg2,Pb2 画素ユニット。

Claims (4)

  1. 透明な絶縁基板と、
    前記絶縁基板上に並列に形成された複数の第1配線と、
    前記絶縁基板上に並列に形成された前記複数の第1配線と交差する複数の第2配線と、
    前記第1及び第2配線に電気的に接続され、前記絶縁基板上において前記複数の第1及び第2配線の各交差部に形成された複数の画素ユニットと、
    前記絶縁基板上において前記複数の画素ユニットのうち少なくとも一つの内部に形成された光センサ回路と、
    前記光センサ回路に電気的に接続され、前記絶縁基板上において前記複数の第1配線と平行に形成された第3配線と
    を備え、
    前記複数の第1配線のうち前記第3配線の両隣に位置する二つの第1配線と、前記第3配線との間にはそれぞれ、前記画素ユニットが配置され
    前記複数の画素ユニットのうち前記光センサ回路が形成された第1画素ユニットの面積が、前記光センサ回路が形成されない第2画素ユニットの面積より大きいことにより、前記第1画素ユニットの開口率と、前記第2画素ユニットの開口率とが略等しい
    画像表示装置。
  2. 請求項1に記載の画像表示装置であって、
    前記光センサ回路は、前記複数の画素ユニットのうち隣接する少なくとも二つにまたがって形成された
    画像表示装置。
  3. 請求項1に記載の画像表示装置であって、
    前記第1画素ユニットの前記第2配線の延在方向における寸法が、前記第2配線の延在方向において隣接する前記第2画素ユニットの前記第2配線の延在方向における寸法よりも大きく、
    前記複数の画素ユニットには、前記第2配線の延在方向に隣接して配置された赤色、緑色、青色の各画素ユニットが含まれ、
    前記赤色の画素ユニット、前記緑色の画素ユニットおよび前記青色の画素ユニットが一組となって、前記画像表示装置の表示領域における1ドットを構成し、
    前記1ドット内の前記赤色の画素ユニット、前記緑色の画素ユニットおよび前記青色の画素ユニットのうち、少なくとも一つが前記第1画素ユニットであり、他の少なくとも一つが前記第2画素ユニットであって、
    前記1ドットの前記第2配線の延在方向における寸法は、前記表示領域の前記第2配線の延在方向における寸法を、前記第2配線の延在方向における前記表示領域のドット数で除した値である
    画像表示装置。
  4. 請求項に記載の画像表示装置であって、
    前記第1画素ユニットの前記第1配線の延在方向における寸法が、前記第1配線の延在方向において隣接する前記第2画素ユニットの前記第1配線の延在方向における寸法よりも大きく、
    隣接する前記第1及び第2画素ユニットの前記第1配線の延在方向における各寸法の和は、前記画像表示装置の表示領域の前記第1配線の延在方向における寸法を、前記第1配線の延在方向における前記表示領域のドット数で除した値の二倍である
    画像表示装置。
JP2005250697A 2005-08-31 2005-08-31 画像表示装置 Active JP4791108B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005250697A JP4791108B2 (ja) 2005-08-31 2005-08-31 画像表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005250697A JP4791108B2 (ja) 2005-08-31 2005-08-31 画像表示装置

Publications (2)

Publication Number Publication Date
JP2007065239A JP2007065239A (ja) 2007-03-15
JP4791108B2 true JP4791108B2 (ja) 2011-10-12

Family

ID=37927532

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005250697A Active JP4791108B2 (ja) 2005-08-31 2005-08-31 画像表示装置

Country Status (1)

Country Link
JP (1) JP4791108B2 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101230303B1 (ko) * 2005-08-29 2013-02-06 삼성디스플레이 주식회사 접촉 감지 기능이 있는 표시 장치
US8575536B2 (en) * 2005-10-07 2013-11-05 Integrated Digital Technologies Inc. Pixel array and touch sensing display panel having the same
WO2009028624A1 (ja) * 2007-08-31 2009-03-05 Sharp Kabushiki Kaisha 液晶表示装置および電子機器
KR101429907B1 (ko) * 2007-10-22 2014-08-13 엘지디스플레이 주식회사 액정 표시장치
CN101241254B (zh) * 2008-03-04 2010-08-04 友达光电股份有限公司 触控式显示装置
JP4582166B2 (ja) * 2008-03-19 2010-11-17 ソニー株式会社 表示装置
KR101243822B1 (ko) 2008-05-27 2013-03-18 엘지디스플레이 주식회사 액정 표시 장치
JP4614106B2 (ja) 2008-06-18 2011-01-19 ソニー株式会社 自発光表示装置および電子機器
BRPI0919549A2 (pt) * 2008-09-30 2019-09-10 Sharp Kk dispositivo de exibição
TWI435141B (zh) * 2009-12-21 2014-04-21 Integrated Digital Tech Inc 具有內嵌元件之液晶面板裝置及其設計方法
JP5749975B2 (ja) 2010-05-28 2015-07-15 株式会社半導体エネルギー研究所 光検出装置、及び、タッチパネル
JP5797471B2 (ja) 2010-06-16 2015-10-21 株式会社半導体エネルギー研究所 入出力装置
JP5823740B2 (ja) 2010-06-16 2015-11-25 株式会社半導体エネルギー研究所 入出力装置
JP5766519B2 (ja) 2010-06-16 2015-08-19 株式会社半導体エネルギー研究所 入出力装置
JP2012256819A (ja) 2010-09-08 2012-12-27 Semiconductor Energy Lab Co Ltd 半導体装置
JP6081694B2 (ja) 2010-10-07 2017-02-15 株式会社半導体エネルギー研究所 光検出装置
JP5982141B2 (ja) * 2011-03-25 2016-08-31 株式会社ジャパンディスプレイ 表示装置及び表示装置の駆動方法
US9200952B2 (en) 2011-07-15 2015-12-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a photodetector and an analog arithmetic circuit
KR101782585B1 (ko) 2011-08-03 2017-09-28 삼성디스플레이 주식회사 광 감지 패널 및 이를 갖는 표시장치
TWI612365B (zh) * 2012-11-20 2018-01-21 劍揚股份有限公司 具有光感應輸入的顯示驅動電路
JP6385228B2 (ja) * 2014-02-18 2018-09-05 株式会社ジャパンディスプレイ 表示装置
US10140909B2 (en) 2015-09-14 2018-11-27 Japan Display Inc. Display device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4456806B2 (ja) * 2002-03-19 2010-04-28 セイコーエプソン株式会社 液晶表示装置、電気光学装置とその製造方法、電子機器

Also Published As

Publication number Publication date
JP2007065239A (ja) 2007-03-15

Similar Documents

Publication Publication Date Title
JP4791108B2 (ja) 画像表示装置
JP7280979B2 (ja) 表示パネル及び表示装置
US20190318703A1 (en) Active matrix substrate and display device
US11402956B2 (en) Display device including position input function
US8847860B2 (en) Image display device with imaging unit
TWI444738B (zh) 互動式顯示面板
WO2021244251A1 (zh) 显示基板和显示装置
CN110148374B (zh) 显示面板
US20110242075A1 (en) Optical sensor device, display apparatus, and method for driving optical sensor device
KR20180036431A (ko) 유기 발광 표시 장치
WO2022001435A1 (zh) 显示基板和显示装置
CN111190498B (zh) 显示装置
JP6427403B2 (ja) 表示装置
WO2022206053A1 (zh) 显示面板及显示装置
JP2011039125A (ja) 表示装置
WO2011152307A1 (ja) タッチセンサ付き表示装置
US20240029648A1 (en) Display panel and display apparatus
JP5163680B2 (ja) 表示装置
JP7096718B2 (ja) 表示装置
JP2008191445A (ja) 表示装置
JP2010230888A (ja) 電気光学装置および電子機器
JP2008309884A (ja) 液晶表示装置
WO2010067645A1 (ja) 表示装置
TW202009906A (zh) 顯示面板
US11740525B2 (en) Active matrix substrate and display panel

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071012

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071012

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100802

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100810

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101006

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110719

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110721

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140729

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4791108

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250