JP4788876B2 - Distributed processing synchronization system using asynchronous clock, master system, and clock synchronization control method - Google Patents
Distributed processing synchronization system using asynchronous clock, master system, and clock synchronization control method Download PDFInfo
- Publication number
- JP4788876B2 JP4788876B2 JP2005166912A JP2005166912A JP4788876B2 JP 4788876 B2 JP4788876 B2 JP 4788876B2 JP 2005166912 A JP2005166912 A JP 2005166912A JP 2005166912 A JP2005166912 A JP 2005166912A JP 4788876 B2 JP4788876 B2 JP 4788876B2
- Authority
- JP
- Japan
- Prior art keywords
- master
- clock
- synchronization
- transmission request
- synchronization frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Description
本発明は、分散されているシステムを同期させるシステムに係わり、特に専用のクロック線を用いずにシステムのクロックを同期させる分散処理システム、スイッチ装置、マスターシステム、クライアントシステム、クロック同期制御方法及びクロック同期制御用プログラムに関する。 The present invention relates to a system for synchronizing distributed systems, and in particular, a distributed processing system that synchronizes a system clock without using a dedicated clock line, a switch device, a master system, a client system, a clock synchronization control method, and a clock The present invention relates to a program for synchronous control.
近年、情報処理装置に求められる性能は飛躍的に伸びており、例えば、コンピュータシステムにおいては、そのＣＰＵ性能の急成長と共に、演算量は飛躍的に伸びてきている。また、通信装置においては、インターネット等の急伸に伴い、その通信速度と通信容量が飛躍的に伸びてきている。 In recent years, the performance required for information processing apparatuses has increased dramatically. For example, in computer systems, the amount of computation has increased dramatically with the rapid growth of CPU performance. In communication devices, with the rapid growth of the Internet and the like, the communication speed and communication capacity have increased dramatically.
この様な、情報処理装置は複数の装置を結合して膨大な処理を行っている。コンピュータシステムの一例としては、１つ或いは複数のＣＰＵを搭載したＣＰＵブレードを複数搭載した筐体をさらに複数連結して大容量／高速計算を行う大規模演算装置（スーパーコンピュータ）等がある。また、ネットワーク装置の一例としては、ルータやＬ２（レイア２）スイッチ等が挙げられる。ルータやＬ２スイッチは、複数の入出力ポートを持ち、外部からの伝送信号の処理を行い所望の出力ポートに出力するラインカードと呼ばれるネットワーク処理を行うカードを複数枚筐体に搭載する。ラインカード間はスイッチカードと呼ばれるスイッチで接続される。 Such an information processing apparatus performs enormous processing by combining a plurality of apparatuses. As an example of a computer system, there is a large-scale computing device (supercomputer) that performs a large capacity / high-speed calculation by connecting a plurality of casings each having a plurality of CPU blades each having one or a plurality of CPUs. Examples of network devices include routers and L2 (Layer 2) switches. Routers and L2 switches have a plurality of input / output ports, and are equipped with a plurality of cards that perform network processing called line cards that process external transmission signals and output them to desired output ports. Line cards are connected by a switch called a switch card.
例えば、コンピュータシステムにおいて同期計算する為には、複数の筐体に分散的に配置されているＣＰＵブレード全体が同一のタイムスケジュールで動作する必要がある。 For example, in order to perform synchronous calculation in a computer system, it is necessary that all CPU blades distributed in a plurality of cases operate with the same time schedule.
また、ネットワーク装置において、ラインカード間を接続するスイッチカードが各ラインカードからの伝送信号の伝送順番を管理して効率的にスイッチング処理を行う方法がある。この場合、各ラインカードがパケット送信要求を出し、それに対してスイッチカードが送信可否応答を行うが、複数のラインカードに一斉に送信可否応答をするには各ラインカードとスイッチカードが全て同じタイムスケジュールで動作している必要がある。 In addition, in a network device, there is a method in which a switch card that connects line cards manages the transmission order of transmission signals from each line card and efficiently performs a switching process. In this case, each line card issues a packet transmission request and the switch card responds to the transmission permission / inhibition, but in order to send a transmission permission response to multiple line cards at the same time, each line card and the switch card all have the same time. Must work on schedule.
これらの同期動作を行うには、マスタークロックと呼ばれる、全体の基準時刻を全ての装置に遍く配る必要がある。マスタークロック配信の方法としては、例えば、特許文献１に記載されている様に、専用のクロック線を用いてシステム全体に配信する方法や、特許文献２に記載されている様にＧＰＳ等の基準時刻を配信する装置からの基準時刻を受信して利用する方法等がある。
しかしながら、上記の装置には以下に示すような課題があった。 However, the above apparatus has the following problems.
第１の課題点は、分散システムにおける拡張性がマスタークロック装置からのクロック配線数で制限されることである。その理由は複数の筐体間で同期をとるためには、マスタークロックからシステム全体にクロックを配信する必要があるが、システムを構成する装置が多くなると、マスタークロック配信装置からのクロック線の配線が装置数に比例して増大するためである。 The first problem is that the scalability in the distributed system is limited by the number of clock lines from the master clock device. The reason for this is that in order to synchronize between multiple chassis, it is necessary to distribute the clock from the master clock to the entire system. However, as the number of devices constituting the system increases, the wiring of the clock lines from the master clock distribution device This is because increases in proportion to the number of devices.
第２の問題点は、分散システムにおいて、外部の基準時間を無線等で受信して複数のシステムで同期を確立するのは、装置全体のコストアップにつながることである。その理由は、ＧＰＳ等の基準時刻を配信する外部の装置からの基準時刻を利用するには、ＧＰＳ受信機等の付加機能を構成装置全体に搭載する必要があるためである。 The second problem is that, in a distributed system, receiving an external reference time wirelessly or the like and establishing synchronization in a plurality of systems leads to an increase in the cost of the entire apparatus. The reason is that in order to use a reference time from an external device that distributes a reference time such as GPS, an additional function such as a GPS receiver needs to be installed in the entire component device.
本発明の目的は、システムを構成する複数の装置間で同期をとり、演算やスイッチング等を行う分散処理システムにおいて、安価に同期システムが構築でき、かつ、容易に装置の拡張が可能な分散処理システムを提供することを目的とする。 An object of the present invention is a distributed processing system in which a synchronization system can be constructed at low cost and can be easily expanded in a distributed processing system that performs synchronization, computation, switching, and the like among a plurality of devices constituting the system. The purpose is to provide a system.
本発明の分散処理システムは、分散配置された複数のシステムで同期処理を行う分散処理システムにおいて、
分散配置された前記複数のシステムは、システム全体の時刻基準となるマスタークロックをもつマスターシステムと、一又は二以上のクライアントシステムとを備え、
前記マスターシステムは、前記マスタークロックに基づく同期用フレーム送信要求を前記クライアントシステムに配信し、
前記クライアントシステムは、前記マスタークロックとは別のクロックを備え、前記同期用フレーム送信要求を受信し、受信した前記同期用フレーム送信要求に基づいて前記マスタークロックと前記別のクロックとのずれを検知し、前記マスターシステムへ送信する同期用フレームのフレーム長を前記ずれに基づいて制御することを特徴とするものである。本発明の分散処理システムは、システム間の、クロックずれが吸収し、システム全体で同期をとることを可能とするものである。
The distributed processing system of the present invention is a distributed processing system that performs synchronous processing in a plurality of distributed systems.
The plurality of distributed systems include a master system having a master clock that serves as a time reference for the entire system, and one or more client systems.
The master system delivers a synchronization frame transmission request based on the master clock to the client system,
Said client system, wherein with a different clock than the master clock, the receive synchronization frame transmission request, detecting a deviation between the different clock and the master clock based on the received the synchronization frame transmission request The frame length of the synchronization frame transmitted to the master system is controlled based on the deviation. The distributed processing system of the present invention absorbs clock lag between systems and enables synchronization in the entire system.
また、マスターシステム−クライアントシステム−クライアントシステムの如く、多段構成のクライアントシステム構成において、マスターシステムに接続されたクライアントシステムが、接続されたマスターシステムだけでなく、マスターシステムと接続されていない側の他のクライアントシステムにも同期用フレーム送信することにより、直接マスターシステムに接続されていないクライアントシステムも同期確立が実現できる。 Further, in a multi-stage client system configuration such as a master system-client system-client system, the client system connected to the master system is not only connected to the master system but also to the other side not connected to the master system. By transmitting the synchronization frame to the client system, the client system that is not directly connected to the master system can also establish synchronization.
本発明のスイッチ装置は、上記本発明の分散処理システムを用いたスイッチ装置であって、前記スイッチ装置は、入力回線と接続される入力段スイッチと、出力回線と接続される出力段スイッチと、前記入力段スイッチと前記出力段スイッチとを接続する中間段スイッチと、を備え、
前記送信元システムが前記入力段及び出力段スイッチであり、前記送信先システムが前記中間段スイッチであるときに、前記入力段又は／及び出力段スイッチからの送信要求により、前記中間段スイッチがデータ（例えば、経路設定スケジューリング）の送受信制御を行い、
マスターシステムとなる前記中間段スイッチが同期用フレーム送信要求を前記入力段及び出力段スイッチに配信し、クライアントシステムとなる前記入力段及び出力段スイッチは前記同期用フレーム送信要求に従い、前記中間段スイッチへ送信する同期用フレームのフレーム長を可変とすることを特徴とするものである。
The switch device of the present invention is a switch device using the distributed processing system of the present invention, wherein the switch device includes an input stage switch connected to the input line, an output stage switch connected to the output line, An intermediate stage switch connecting the input stage switch and the output stage switch,
When the transmission source system is the input stage and output stage switch and the transmission destination system is the intermediate stage switch, the intermediate stage switch performs data transmission according to a transmission request from the input stage or / and output stage switch. Perform transmission / reception control (for example, route setting scheduling),
The intermediate stage switch serving as a master system distributes a synchronization frame transmission request to the input stage and output stage switch, and the input stage and output stage switch serving as a client system comply with the synchronization frame transmission request, and the intermediate stage switch The frame length of the synchronization frame to be transmitted to is variable.
本発明において、同期用フレーム送信要求及び、同期用フレームを、システム間のデータの送受信を制御する制御線を用いて送信すれば、クロック専用線を配置する必要を無くすことが可能となる。このため、クロック配線数で制限されることなく拡張性の高い同期システムが構築できると共に、ＧＰＳ等の外部の基準時間を無線等で受信して複数のシステムで同期を確立する方法に比較して安価に同期システムを構築することが出来る。 In the present invention, if the synchronization frame transmission request and the synchronization frame are transmitted using a control line that controls transmission / reception of data between systems, it is possible to eliminate the need for a dedicated clock line. For this reason, a highly scalable synchronization system can be constructed without being limited by the number of clock wirings, and compared to a method of establishing synchronization with a plurality of systems by receiving an external reference time such as GPS wirelessly. A synchronous system can be constructed at low cost.
本発明のマスターシステム、クライアントシステム、分散処理システム，クライアントシステム，マスターシステムのクロック同期制御方法のクロック同期制御方法、及びクライアントシステム，マスターシステムのクロック同期制御用プログラムは上記本発明の分散処理システムに関連する発明である。
本発明では、システムに属する各クライアントシステムのクロックを、同期用フレームを用いて、システム全体の時刻基準となるマスタークロックを有するマスターシステムのマスタークロックに同期させる。
The master system, client system, distributed processing system, client system, clock synchronization control method of master system clock synchronization control method, and client system, master system clock synchronization control program of the present invention are included in the distributed processing system of the present invention. It is a related invention.
In the present invention, the clock of each client system belonging to the system is synchronized with the master clock of the master system having the master clock serving as the time reference of the entire system using the synchronization frame.
本発明によれば、システム間の、クロックずれが吸収し、システム全体で同期をとることを可能となる。そして、システム間に専用のクロック配信用線を用意する必要がないため、マスタークロックを配信する装置からのクロック線の配線がボトルネックとならず、システムの拡張が容易となる。 According to the present invention, a clock shift between systems is absorbed, and synchronization can be achieved in the entire system. Since there is no need to prepare a dedicated clock distribution line between the systems, the wiring of the clock line from the apparatus that distributes the master clock does not become a bottleneck, and the system can be easily expanded.
次に、本発明の最良の形態について図面を参照して詳細に説明する。 Next, the best mode of the present invention will be described in detail with reference to the drawings.
［第１の実施形態］
図１は本発明の第１の実施形態における、非同期クロック利用による分散処理システムを表すネットワーク図である。
[First Embodiment]
FIG. 1 is a network diagram showing a distributed processing system using an asynchronous clock in the first embodiment of the present invention.
本実施形態の分散処理システムは、マスターシステム１１(クロック配信システム)、クライアントシステム１２−１〜クライアントシステム１２−４、マスターシステム１１とクライアントシステム１２−１〜１２−４との間を結合するデータ線１３及び制御線１４で構成される。本実施形態ではマスターシステム１１を頂点とし、クライアントシステム１２−１〜１２−４はマスターシステム１１にスター状に結合されている。図中のデータ線１３は、各システム間のデータを送受信する線路であり、制御線１４はデータ線１３を送受信されるデータの送信を制御する信号を送受信する線路である。
The distributed processing system according to the present embodiment includes a master system 11 (clock distribution system), client systems 12-1 to 12-4, and data that connects the
また、本実施形態では、制御線１４とデータ線１３は物理的に別線路のアウトバンド制御信号方式で表示しているが、制御線１４とデータ線１３が物理的に同一の線路であるインバンド制御信号方式でもかまわない。インバンド制御信号方式を実現する技術としては、例えば波長多重方式などがある。
In the present embodiment, the
図２はマスターシステムとクライアントシステムの構成を示す図である。説明の簡素化のため、マスターシステム１１とクライアントシステム１２−１，１２−２の構成のみを説明する。
FIG. 2 is a diagram showing the configuration of the master system and the client system. For simplification of description, only the configuration of the
各システムは制御部２１、データ部２２、クロック発生部２３で構成される。クライアントシステムの制御部２１は制御線１４経由でマスターシステムの制御部２１と結合されている。制御部２１の構成の詳細は後述する。また、クライアントシステムのデータ部２２はデータ線１３経由でマスターシステムのデータ部２２と結合されている。図示していないが、データ部２２はデータ処理を行う処理部、データを蓄積するメモリ部等で構成される。また、クロック発生部２３はシステム動作（データ処理、データ送受信等）全体の基準時刻となるクロック信号を発生する要素である。クロック発生に用いられている水晶発振器は非常に精度良くクロックを発生するＬＳＩであるが、加工誤差等により完全に一致したクロックは発生できない。すなわち、分散システムにおいて分散配置された各システム、それぞれシステム内のクロックにより動作するため、システム全体は完全には同期していない。システム全体が同期して処理を行うことが求められる場合には、上記のクロックずれを吸収する必要がある。
Each system includes a
次に、制御部２１の構成要素について図面を参照して説明する。図３は制御部２１の構成要素を表す構成図である。簡素化のために、マスターシステム１１、クライアントシステム１２−１，１２−２の３システムの制御部を図示して説明する（クライアントシステム１２−３、クライアントシステム１２−４も同構成である）。
Next, components of the
マスターシステム１１、クライアントシステム１２−１，１２−２中の送信要求処理部３１は自システムでデータ送信要求があった場合、送信先に送信要求（以下、Reqという）を発生する機能及び、他のシステムからのReqを処理する機能を有する。送信可否応答処理部３２（図３中、ACK/NACK処理部３２として示す）は自システムのReqに対する送信先からの送信可否応答（以下ACK/NACKとする、ここでACKは送信可能応答、NACKは送信不可能応答である）を処理する機能及び、ACK/NACKをReq送信元へ送信する機能を有する。また、判定部３３はReq、ACK/NACKを処理し、受信可否を判断する機能を持つ。さらにクライアントシステムの場合には判定部３３は、同期確立要求（同期用フレーム送信要求となる）がマスターシステムから送信されているかどうかを判断する機能、及び同期確立要求（後述する無効Req指示）と判断した場合はその到着をクロック同期部３４へ通知する機能を有する。後述するが、本実施形態では、同期確立要求はACK/NACKの特定ビットをセットすることにより実現している。
The transmission request processing unit 31 in the
次にクライアントシステムのクロック同期部３４について図面を参照して説明する。図４はクロック同期部３４の構成要素を表す構成図である。クロック同期部３４は無効Req発生部４１とカウンタ４２から構成される。ここで、無効Reqとは、通常の送信要求を行うReqとは異なり、システム間の同期確立動作を行うために用意された特殊なフレームである。図中、カウンタ４２は自システムのクロック発生部２３からのクロックに従い動作するカウンタであり、あらかじめ決められた無効Reqフレーム長の周期で回っている。例えば、無効Reqフレーム長が10クロック長であれば、0から10へカウントアップ後、0へ戻る。無効Req発生部４１は無効Req長調整部４３から構成され、無効Req指示到着時のカウンタ値を受け、同期をとるための無効Reqのフレーム長を決める機能を有する。
Next, the
マスターシステムのクロック同期部３４は、カウンタ４２は無効Ｒｅｑを受けず、図４の無効Ｒｅｑ発生部４１は無効Ｒｅｑ指示発生部となり、無効Ｒｅｑ長調整部を有しない構成となっている。マスターシステムのクロック同期部３４はACK/NACK発生に同期してカウントアップするカウンタ４２からのトリガを受け、無効Ｒｅｑ指示をクライアントシステムに送信する。
In the
次に、制御信号（Req、ACK/NACK）のフレームフォーマットについて説明する。図５は本実施形態の制御信号であるReq、ACK/NACKフレームフォーマットを示した図である。 Next, the frame format of the control signal (Req, ACK / NACK) will be described. FIG. 5 is a diagram showing Req and ACK / NACK frame formats which are control signals of the present embodiment.
Reqフレームは先頭に同期用のパターンが書かれ、その次にステータスが続く。ステータスは有効/無効等の情報が書かれている。また、ACK/NACKフレームは先頭に同期用のパターンが書かれ、その次にステータスが続く。ステータスは有効/無効、無効Req送信指示か否か等の情報が書かれている。本実施形態では、Req、ACK/NACKは9クロック長としているが、この長さはこれに限定されない。 The Req frame has a synchronization pattern written at the beginning, followed by the status. The status contains information such as valid / invalid. The ACK / NACK frame has a synchronization pattern written at the beginning, followed by the status. The status includes information such as valid / invalid, invalid Req transmission instruction, and the like. In this embodiment, Req and ACK / NACK are 9 clocks long, but this length is not limited to this.
（動作の説明）
次に本実施形態の動作について図を用いて説明する。まず図２を用いて、通常時のデータ送受信動作について説明する。例えば、クライアントシステム１２−１からマスターシステム１１へデータ転送要求があった場合、クライアントシステム１２−１は、送信要求（有効Req）をマスターシステム１１へ制御線経由１４で送信する。これに対し、マスターシステム１１が受信可能であれば、クライアントシステム１２―１に対して受信可能応答（有効ACK）を制御線１４経由で返送する。また、受信不可能な場合は受信不可能応答（有効NACK）を制御線１４経由で返送する。クライアントシステム１２−１では、有効ACKを受け取った場合、送信可能と判断し、所望のデータをマスターシステム１１に送信する。また、有効NACKを受け取った場合、送信不可能と判断しデータを送信しない。
(Description of operation)
Next, the operation of the present embodiment will be described with reference to the drawings. First, a normal data transmission / reception operation will be described with reference to FIG. For example, when there is a data transfer request from the client system 12-1 to the
さらに、制御部２１の動作について図３を用いて詳細に説明する。ここでも、クライアントシステム１２−１からマスターシステム１１へデータ転送要求があった場合を例に説明する。まず、クライアントシステム１２−１は有効ReqをReq処理部３１で生成させる。生成された有効Reqは送信先のマスターシステム１１へ制御線１４経由で送信される。送信された有効Reqはマスターシステム１１のReq処理部３１で解析後、受信可能であればACK/NACK処理部３２で有効ACKを生成し、クライアントシステム１２−１へ制御線１４経由で送信する。また、受信不可能であれば、ACK/NACK処理部３２で有効NACKを生成し、クライアントシステム１２−１へ制御線１４経由で送信する。
Furthermore, operation | movement of the
次に、分散システム間同期の確立方法について説明する。同期確立は基準（マスター）クロックをもつマスターシステム１１に他のクライアントシステム１２−１〜１２−４を同期させる。また、同期確立では、上記のデータ通信時に用いる有効Req、有効ACK/NACKの他に、無効Req指示、無効Req、無効ACK/NACKを用いる。
Next, a method for establishing synchronization between distributed systems will be described. The synchronization establishment synchronizes the other client systems 12-1 to 12-4 with the
ここで、使用する制御フレームの役割について図を用いて整理して説明する。図６は使用する制御フレームの対応関係を表した図である。通常のデータ送受信時、送信元（クライアントシステム、マスターシステムの一方）は送信要求である有効Reqを送信先（クライアントシステム、マスターシステムの他方）に転送し、それに対して送信先は転送可否応答である、有効ACK/NACKを返送する。 Here, the role of the control frame to be used will be described with reference to the drawings. FIG. 6 is a diagram showing a correspondence relationship between control frames to be used. During normal data transmission / reception, the transmission source (one of the client system and master system) transfers a valid Req as a transmission request to the transmission destination (the other of the client system and master system), and the transmission destination responds with a transfer permission response. Return a valid ACK / NACK.
これに対し、同期確立時には、マスターシステム１１が無効Req指示（同期確立用の同期用フレーム送信要求）を送信し、それに対して、クライアントシステム１２−１〜１２−４は同期確立用の同期用フレームである無効Reqを送信する。また、無効Reqが到着したマスターシステム１１では、これに対応して無効ACKまたは無効NACKを返送する。
On the other hand, when synchronization is established, the
次に同期確立動作について説明する。同期確立は、クライアントシステム１２−１〜１２−４の起動時のカウンタ始動と、クライアントシステム１２−１〜１２−４へ無効Req到着したときの無効Req長調整動作からなる。
まず、クライアントシステム起動時の動作について説明する。図７はシステム起動時の動作を示したフローチャートである。
Next, the synchronization establishment operation will be described. The synchronization establishment includes a counter start when the client systems 12-1 to 12-4 are activated, and an invalid Req length adjustment operation when the invalid Req arrives at the client systems 12-1 to 12-4.
First, the operation when the client system is activated will be described. FIG. 7 is a flowchart showing the operation when the system is started.
マスターシステム１１はある任意の間隔で、無効Req指示を制御線１４経由で全てのクライアントシステム１２−１〜１２−４へ送信している。図７では、無効Req指示の間隔を10回に1回としているが、間隔は任意であり、定期/非定期どちらでも良い。無効Req指示の間隔を管理しているカウンタA（図４のカウンタ４２）はデータ通信時に使用する有効ACKまたは有効NACK、および、無効Req指示を示す無効ACKまたは無効NACKの発生に同期してカウントアップし、無効Req指示を発生すると0になる（つまり0〜10を繰り返す）（ステップＳ１６）。マスターシステム１１ではカウンタAを参照し（ステップＳ１２）、カウンタＡ値が10がどうかを判断し（ステップＳ１３）、カウンタＡ値が10以外の場合、無効Req指示は発生しない（ステップＳ１４）。
The
具体的には、無効Req指示では無いときには無効Req指示ビットを0とする（ステップＳ１４）。この場合、無効Req指示は行われない。カウンタＡ値が10となると、ACKまたはNACKフレーム中の無効Req指示ビットを1とし（ステップＳ１６）、無効Req指示が生成される。無効Req指示ビットを０又は１とした後に、ＡＣＫまたはＮＡＣＫ送信をクライアントシステムに対して行い（ステップＳ１７）、カウンタＡのカウント値を＋１とする（ステップＳ１１）。 Specifically, when it is not an invalid Req instruction, the invalid Req instruction bit is set to 0 (step S14). In this case, the invalid Req instruction is not performed. When the counter A value becomes 10, the invalid Req instruction bit in the ACK or NACK frame is set to 1 (step S16), and an invalid Req instruction is generated. After setting the invalid Req instruction bit to 0 or 1, ACK or NACK transmission is performed to the client system (step S17), and the count value of the counter A is set to +1 (step S11).
ステップＳ１８において、新規にマスターシステム１１に接続されたクライアントシステム１２は、無効Req指示が最初に到着するまで送受信動作を起こさない。つまり、Req、ACKまたはNACK等の制御信号も発生しない。最初に無効Req指示が到着すると（ステップＳ１９でACKまたはNACKを受信し、ステップＳ２０で無効Ｒｅｑ指示ビット１を確認すると）、クライアントシステム１２は自システムのカウンタBをスタートし、無効Req送信する（ステップＳ２１、Ｓ２２）。クライアントシステム１２のカウンタBはマスターシステム１１からのACKまたはNACKの長さと見なされる値を自クロック基準でカウントするカウンタで、自システムのクロックに同期して1クロックに1回カウントアップされ、ACKまたはNACK長さ分をカウントアップすると0になる。つまり、本実施形態では、ACKまたはNACKの長さが9クロック長なので0〜9を繰り返す動作をする（カウンタB（図４のカウンタ４２）はクライアントシステムのクロックで動作しているため、実際のマスターシステムが自クロックで生成したACKまたはNACK長の長さをカウントしているのではない）。
In step S18, the
次に、クライアントシステム１２運用時の動作を説明し、運用時の同期確立動作を説明する。図８はクライアントシステム１２運用時の動作を示したフローチャートである。マスターシステム１１の動作は先に説明したクライアントシステム１２起動時と同じなので省略する。つまりステップＳ３１〜Ｓ３７は図７のステップＳ１１〜Ｓ１７に対応する。ACKまたはNACKを受信したクライアントシステム１２は無効Req指示があるかどうか判断する（ステップＳ３８，Ｓ３９）。無効Req指示でない場合、送信したいデータがあれば有効Reqを送信する（ステップＳ４３）。送信したいデータが無ければReqを生成しないか空の有効Reqを生成する。また、無効Req指示を受けた場合、無効Reqを生成してマスターシステムへ送信する（ステップＳ４０〜Ｓ４２）。無効Reqフレーム長は任意の長さに変更することが出来る。ここでは、有効Reqの間隔を9クロックとしているので、無効Reqは1〜9クロックまで可変とするがこの長さは一例でありこれにこだわらない。なお、ステップＳ４０〜Ｓ４２の動作については後述する。
Next, the operation during operation of the
ここで、図９を用いて同期確立動作の説明を行う。図９はマスターシステム１１とクライアントシステム１２のクロックが元々ずれていない場合（図９（ａ））とずれている場合（図９（ｂ））を表す図である。図９（ａ）に示すように、クロックがずれていない場合は、マスターシステム１１で生成するACKまたはNACKパケット９１（例えば、有効Ａ７）の生成間隔９２（例えば有効Ａ７が生成されてから、有効Ａ８が生成されるまでの間隔）とクライアントシステム１２で生成するReqパケット９３（例えば、有効Ｒ７）の生成間隔９４（例えば有効Ｒ７が生成されてから、有効Ｒ８が生成されるまでの間隔）は同一であり、マスターシステム１１に届くReqパケット９３は9クロック毎に到着する。これに対し、図９（ｂ）に示すように、クロックずれがある場合には、マスターシステム１１に届くReqパケット９３は9クロック毎に到着せず、次第にずれが大きくなっていく。図９ではクライアントシステムのクロック周期がマスターシステムのクロック周期より長い様子を示している。
Here, the synchronization establishment operation will be described with reference to FIG. FIG. 9 is a diagram illustrating a case where the clocks of the
次に、このカウンタのずれを解消する方法について図１１を用いて記載する。図１１では、10回のReq/ACK送信（90クロック）で1クロックのずれが発生する場合を示している。このずれは10回に1回、Reqの長さを8クロックにして吸収することにより解消することが出来る。本実施形態では、10回に1回マスターシステムがずれ解消の無効Reqを生成するようにクライアントシステムに要求している様子が描かれている。 Next, a method for eliminating the counter deviation will be described with reference to FIG. FIG. 11 shows a case where a shift of 1 clock occurs in 10 Req / ACK transmissions (90 clocks). This shift can be eliminated by absorbing the Req length of 8 clocks once in 10 times. In the present embodiment, a state is shown in which the master system requests the client system to generate an invalid Req for eliminating the deviation once in 10 times.
次に、このずれ量を検知する方法について図１０、図１１を用いて説明する。図１０はクライアントシステム１２起動時の制御パケットの流れを表す図である。マスターシステムは常にACKまたはNACKパケット１０ａを送信し、10回に1回の割合でACKまたはNACKパケットに内包して無効Req指示１０ｂを出している（例えば有効Ａ８を10回に1回の割合で出している）。これに対し、クライアントシステム１２がネットワークに接続され、最初に無効Req指示１０ｂを受けると、自システムのカウンタBをスタートさせると共に無効Req１０ｃを生成しマスターシステム１１へ送信する。クロックずれがない場合、クライアントシステム１２起動時に最初に無効Req指示１０ｂを受けたときに0からスタートしたカウンタBは、次に無効Req指示１０ｂを受けたときも0を示している。これに対し、クロックずれがある場合、カウンタB値は0とはならず、ずれる（図８のステップＳ４０でカウンタのカウント値を参照する）。図１１はクロックずれがあり、それを補正してクロック同期が確立されている様子を表した図である。本実施形態では、マスターシステム１１が無効Req指示１０ｂを10回に1回（90クロック間隔）で出しているが、クライアントシステム１２のクロック周期が長いため、クライアントシステム １２では89クロック単位と認識する。つまり、カウンタ値は0に戻らず、8を示すことになる。このカウンタ値×クロック周期を無効Req１０ｃのパケット長（時間）として送信することにより、ずれは解消することになる（図８のステップＳ４１、Ｓ４２）。なお図中の無効ACKまたはNACK１１ａは、先に述べたが、クライアントシステムからの無効Reqに対応してマスターシステム１１が生成する制御信号である。
Next, a method for detecting this shift amount will be described with reference to FIGS. FIG. 10 is a diagram illustrating the flow of a control packet when the
図１７は上述した、分散処理システムにおいて、ずれを検知し、無効Req１０ｃの長さを変更する動作を説明するフローチャートである。図１７は図７及び図８を用いて説明した動作に対応するものである。図１７に示すように、ステップＳ１でマスターシステムが無効Ｒｅｑ指示をクライアントシステムに送る。クライアントシステムは無効Ｒｅｑ指示を受け、無効Ｒｅqをマスターシステムに返信するとともにカウンタＢのカウントを開始する（ステップＳ２）。マスターシステムは一定期間後に無効Ｒｅｑ指示をクライアントシステムに送る（ステップＳ３）。クライアントシステムは無効Ｒｅｑ指示を受け、このときのカウント値に基づいて無効Ｒｅqをマスターシステムに返信するとともにカウンタＢのカウントを開始する（ステップＳ４）。そして、ステップＳ３とステップＳ４とを繰り返す。マスタークロックに対してクロックずれがあると、カウント値は０とならず、カウンタ値×クロック周期を無効Reqのパケット長（時間）として送信することにより、ずれは解消する。
FIG. 17 is a flowchart for explaining the operation of detecting a shift and changing the length of the
複数のクライアントシステム１２−１〜１２−４はそれぞれ個別にこのずれ量を検知し、これに対応して、無効Req１０ｃの長さを変更することにより、制御線１４経由の制御パケットのクロックずれを解消し同期確立が可能となる。次に、データ線１３経由のデータパケットの同期について説明する（図示せず）。データ線１３上には、有効Reqに対応する有効データパケット及び、無効Reqに対応する無効データパケット（本実施形態では、１０回に１回が無効データパケットとなる）が同期して送信される。この、無効データパケット長を無効Reqと同じ様にカウンタ値×クロック周期とすることで、データ線１３上のパケットの同期も確立することが可能となり、システム全体の同期が確立される。
The plurality of client systems 12-1 to 12-4 individually detect this shift amount, and correspondingly change the length of the
また、本実施形態では同期確立に使用する無効Req要求をACKまたはNACKパケットに内包しているが、他に特定フレームを用意してもかまわない。同様に、無効Reqも他に特定のフレームを用意してもかまわない。 In this embodiment, an invalid Req request used for establishing synchronization is included in an ACK or NACK packet, but other specific frames may be prepared. Similarly, another specific frame may be prepared for the invalid Req.
また、無効Req１０ｃの長さは1〜9クロック間で調整可能なため、ずれ量が9クロックを越えた場合には1回の同期確立動作ではずれ量全体を吸収できない。この場合には、連続して同期確立動作をすることにより9クロック以上のずれの吸収が可能である。
Further, since the length of the
なお、以下の実施形態では、“ACKまたはNACK”は“ACK/NACK”と略す。 In the following embodiments, “ACK or NACK” is abbreviated as “ACK / NACK”.
［第２の実施形態］
次に、第２の実施形態について図面を参照して詳細に説明する。図１２は第２の実施形態を示すネットワーク図である。この発明に関わるシステム間同期確立方式はマスターシステム１２ａ(クロック配信システム)、クライアントシステム１２ｂ−１〜１２ｂ−４、マスターシステム１２ａとクライアントシステム１２ｂ−１〜１２ｂ−４との間及びクライアントシステム１２ｂ−１〜１２ｂ−４間を結合するデータ線１２ｃ、制御線１２ｄで構成される。本実施形態ではマスターシステム１２ａとクライアントシステム１２ｂ−１〜１２ｂ−３がそれぞれ結合され、クライアントシステム１２ｂ−４が同様にクライアントシステム１２ｂ−１〜１２ｂ−３と結合されている。図中のデータ線１２ｃは、各システム間のデータを送受信する線路であり、制御線１２ｄはデータ線を送受信されるデータのデータの送信を制御する信号を送受信する線路である。
[Second Embodiment]
Next, a second embodiment will be described in detail with reference to the drawings. FIG. 12 is a network diagram showing the second embodiment. The inter-system synchronization establishment method according to the present invention includes a
また、第１の実施形態と同じように、制御線１２ｄとデータ線１２ｃが物理的に同一の線路であるインバンド制御信号方式でもかまわない。
Further, as in the first embodiment, an in-band control signal system in which the
また、各システム内部の構成要素は最良の形態の同一であるためその説明は省略する。 Further, since the components in each system are the same in the best mode, description thereof is omitted.
（動作の説明）
次に、実施形態２の動作について図１３を用いて説明する。マスターシステム１２ａと直結されているクライアントシステム１２ｂ−１〜１２ｂ−３の同期確立動作は上記最良の形態と同じ動作で確立される。ここでは、クライアントシステム１２ｂ−４の同期確立動作のみに限定して説明を行う。
(Description of operation)
Next, the operation of the second embodiment will be described with reference to FIG. The synchronization establishment operation of the
図１３はクライアントシステム１２ｂ−４の同期確立動作を示した図である。マスターシステム１２ａからの無効Req指示１３ａに従い、クライアントシステム１２ｂ−１〜１２ｂ−３は無効Req１３ｂの長さを調整して、マスターシステム１２ａ向けに転送することによりマスターシステム１２ａ、クライアントシステム１２ｂ−１〜１２ｂ−３の同期が実現される。さらに、クライアントシステム１２ｂ−１〜１２ｂ−３からの無効Req１３ｂをマスターシステム１２ａ向けと同時にクライアントシステム１２ｂ−４向けにも転送する。ここで、クライアントシステム１２ｂ−４はクライアントシステム１２ｂ−１〜１２ｂ−３を介して、マスターシステム１２ａと対称の位置に配されており、無効Req１３ｂを受けることにより、図１３に示すように、クライアントシステム１２ｂ−４もクライアントシステム１２ｂ−１〜１２ｂ−３と同期確立が出来る。すなわち、マスターシステム１２ａ、クライアントシステム１２ｂ−１〜１２ｂ−４のネットワーク全体で同期確立が可能となる。
FIG. 13 is a diagram showing the synchronization establishment operation of the
［第３の実施形態］
次に、第３の実施形態について図面を参照して詳細に説明する。図１４は実施形態３の分散3段スイッチシステムの構成を示す全体図である。分散3段スイッチシステム（スイッチ装置）は各種機能カードを搭載する筐体１４ａ、ラインカード１４ｂ、ラインカード１４ｂからの伝送信号を出力する外部伝送路１４ｃ、スイッチカード１４ｄ、筐体１４ａ間を接続する筐体間伝送路１４ｅから構成される。
[Third Embodiment]
Next, a third embodiment will be described in detail with reference to the drawings. FIG. 14 is an overall view showing a configuration of a distributed three-stage switch system according to the third embodiment. The distributed three-stage switching system (switching device) connects the
同一筐体内のラインカード１４ｂ、スイッチカード１４ｄは筐体１４ａ内に設置されたバックプレーン（図示せず）を経由して接続される。また、各筐体１４ａのバックプレーンは筐体間伝送路１４ｅを経由して接続される。ラインカード１４ｂはイーサネット（登録商標）等の通信処理を行い、外部伝送路１４ｃを経由して通信を行う通信用のカードであり、スイッチカード１４ｄはラインカード１４ｂに接続され、ラインカード１４ｂの入力ポートを所望の他のラインカード１４ｂの出力ポートへの経路を切り替えるカードである。
The
次に、図１５を用いてラインカード１４ｂとスイッチカード１４ｄの構成を説明する。ラインカード１４ｂは外部の伝送路と接続するコネクタ１５Ｌ１、コネクタ１５Ｌ１と接続するトランシーバ１５Ｌ２、トランシーバ１５Ｌ２と接続するパケット解析部１５Ｌ３、パケット解析部１５Ｌ３と接続し伝送パケットを一時的に保持するバッファ１５Ｌ４、バッファ１５Ｌ４と接続し、スイッチング動作を行う1又は3段目スイッチ１５Ｌ５、1又は3段目スイッチ１５Ｌ５を制御する制御部１５Ｌ６、1又は3段目スイッチ１５Ｌ５および制御部１５Ｌ６と結合されるバックプレーンコネクタ１５Ｌ７、ラインカード１４ｂ全体にクロックを配信するクロック部１５Ｌ８で構成される。また、スイッチカード１４ｄはラインカードと結合するバックプレーンコネクタ１５Ｓ１、バックプレーンコネクタ１５Ｓ１と結合されスイッチング動作を行う2段目スイッチ１５Ｓ２、2段目スイッチ１５Ｓ２に結合されバックプレーンコネクタ１５Ｓ１を経由してラインカード１４ｂの制御部１５Ｌ６と接続される制御部１５Ｓ３、スイッチカード１４ｄ全体にクロックを配信するクロック部１５Ｓ４で構成される。
Next, the configuration of the
ここでは、一のラインカードは入力段スイッチ、他のラインカードは出力段スイッチ、スイッチカードは中間段スイッチとなり、入力段スイッチには第１段目スイッチ、出力段スイッチには第３段目スイッチ、中間段スイッチには第２段目スイッチが配されている。 Here, one line card is the input stage switch, the other line card is the output stage switch, the switch card is the intermediate stage switch, the input stage switch is the first stage switch, and the output stage switch is the third stage switch. The second stage switch is arranged in the intermediate stage switch.
本実施形態では、ラインカード１４ｂの制御部１５Ｌ６とスイッチカード１４ｄの制御部１５Ｓ３間を結ぶ制御線と、ラインカード１４ｂの１，３段目スイッチ１５Ｌ５とスイッチカード１４ｄの２段目スイッチ１５Ｓ２間を結ぶデータ線は、物理的に別線路のアウトバンド制御信号方式で表示しているが、第１の実施形態と同じように、制御線とデータ線が物理的に同一の線路であるインバンド制御信号方式でもかまわない。
In this embodiment, between the control unit 15L6 of the
次に、図１６を用いてラインカード１４ｂの制御部１５Ｌ６、スイッチカード１４ｄの制御部１５Ｓ３の構成を説明する。簡素化のために、ラインカード１４ｂ−１、１４ｂ−２、スイッチカード１４ｄ−１、１４ｄ−２の構成で説明する。最初にラインカード１４ｂ−１、１４ｂ−２の制御部１５Ｌ６の構成機能について説明する。Req送信部１６Ｌ１は自ラインカードでデータ送信要求があった場合、送信先に送信要求（以下Reqと記載する）を生成して送信する機能を有する。ACK/NACK受信部１６Ｌ２は自ラインカードのReqに対する送信先からの送信可否信号（以下ACK/NACKと記載する）を受信する機能を有する。ACK/NACK判定部１６Ｌ３はACK/NACKを処理し、送信可否を判断する機能および、同期確立要求がマスターシステムから送信されているかどうかを判断する機能を持つ。さらに、同期確立要求と判断した場合はその到着をクロック同期部１６Ｌ４へ通知する機能を有する。SW設定部１６Ｌ５はACK/NACK判定部１６Ｌ３からのSW設定依頼を受けラインカード１４ｂ内のスイッチを設定する機能を有する。クロック同期部１６Ｌ４は、図４に記載した構成と同じなので説明を省略する。
Next, the configuration of the control unit 15L6 of the
次にスイッチカード１４ｄ−１，１４ｄ−２の構成機能について説明する。Req受信部１６Ｓ１は、ラインカードからのReqを受信する機能を有する。Req判定部１６Ｓ２はReqの有効/無効の判断、有効Reqに対するデータ信号の転送可否を判断してACK/NACK送信部１６Ｓ３へ通知する機能、受信可能な場合にSW設定部１６Ｓ４へスイッチ設定を依頼する機能を有する。SW設定部１６Ｓ４はReq判定部１６Ｓ２からのスイッチ設定依頼を受けスイッチカード１４ｂ内のスイッチを設定する機能を有する。
Next, configuration functions of the
（動作の説明）
次に、第３の実施形態について図１４、図１５、図１６を参照して詳細に説明する。外部伝送路１４ｃからラインカード１４ｂ（入力段スイッチ）へ入力されたパケットはコネクタ１５Ｌ１を経由してトランシーバ１５Ｌ２で受信される。受信されたパケットはパケット解析部１５Ｌ３で送信信号のヘッダ情報から出力ラインカード１４ｂ（出力段スイッチ）及び出力ポートを抽出する。解析されたパケットは一時的にバッファ１５Ｌ４へ蓄積される。同時に解析された出力ラインカード１４ｂ及び出力ポート情報は制御部１５Ｌ６へ送信される。ラインカード１４ｂの制御部１５Ｌ６の動作を図１６を用いて詳しく説明する。Req送信部１６Ｌ１は出力ラインカード１４ｂ及び出力ポートを有効Reqに内包してSW制御部１５Ｓ３へ転送し、スイッチカード１４ｄ（中間段スイッチ）のReq受信部１６Ｓ１で受信される。受信された有効ReqはReq判定部１６Ｓ２で1〜3段目までのスイッチ経路の探索を行って転送可否を判断し、転送可能であればSW設定部１６Ｓ４へ転送経路の設定を依頼すると共に、ACK/NACK送信部１６Ｓ３へ有効ACKの転送を依頼する（有効ACKには1、3段目のスイッチ設定情報がかかれている）。SW設定部１６Ｓ４はスイッチを設定して転送経路の設定を行う。ACK/NACK送信部１６Ｓ３は有効ACKを生成し有効Req送信元へ転送する。また、転送不可能であれば、ACK/NACK送信部１６Ｓ３へ有効NACKの転送を依頼する。ACK/NACK送信部１６Ｓ３は有効NACKを生成し有効Req送信元へ転送する。次に、ラインカード１４ｂのACK/NACK受信部１６Ｌ２は有効ACK/NACKを受信し、ACK/NACK判定部１６Ｌ３へ転送する。ACK/NACK判定部１６Ｌ３が有効ACKの場合には当該パケットが送信可能と判断し、有効ACKにかかれているラインカードのスイッチ設定情報をSW設定部１６Ｌ５へ転送する。SW設定部１６Ｌ５では転送されたスイッチ設定情報を元にSW設定部１６Ｌ５を経由してスイッチを設定する。同様に出力ラインカード１４ｂ側のスイッチ設定も行う。また、有効NACKを受信した場合には当該パケットが送信不可能と判断してスイッチ設定を行わない。転送可能な場合、スイッチ設定後、当該パケットはバッファ１５Ｌ４よりスイッチ１５Ｌ５へ転送され、スイッチカード１４ｄに設定されたパスを経由して出力ラインカード１４ｂへ転送される。出力ラインカード１４ｂ側のスイッチ設定も完了しているので、所望の出力ポートに転送され、外部伝送路１４ｃへ出力される。
(Description of operation)
Next, a third embodiment will be described in detail with reference to FIG. 14, FIG. 15, and FIG. A packet input from the
次に、ラインカード１４ｂとスイッチカード１４ｄの同期方式について説明する。
Next, a synchronization method between the
ここで、基準時刻をもつマスターシステムはスイッチカード１４ｄ−１とし、ラインカード１４ｂ−１、１４ｂ−２、及び、スイッチカード１４ｄ−２をスイッチカード１４ｄ−１に同期させる。スイッチカード１４ｄ−１とラインカード１４ｂ−１、１４ｂ−２間は、上記第１実施形態で説明したマスターシステムをスイッチカード１４ｄ−１、クライアントシステムをラインカード１４ｂ−１、１４ｂ−２と置き換えることにより、同様の方式で同期確立が実現できる。また、スイッチカード１４ｄ−１とスイッチカード１４ｄ−２間は上記第２実施形態のマスターシステム１２ａをスイッチカード１４ｄ−１、クライアントシステム１２ｂ−４をスイッチカード１４ｄ−２と置き換えることにより、同様の方式で同期確立が出来る。
Here, the master system having the reference time is the
上記２つの同期動作により、スイッチカード１４ｄ、ラインカード１４ｂ全体で同期確立が可能となる。
By the above two synchronization operations, synchronization can be established in the
分散処理システムの例として、スイッチ装置を取り上げて説明したが、本発明の技術的思想によれば、分散型コンピュータ、グリッドコンピュータ、音響システム等の他のシステムにも適用することができる。 As an example of the distributed processing system, the switch device has been described. However, according to the technical idea of the present invention, the present invention can be applied to other systems such as a distributed computer, a grid computer, and an acoustic system.
以上説明した、図７や図８に示した、分散処理システムのマスターシステム及びクライアントシステムのクロック同期を実行する処理は、図２、図３、図４に示した各部を専用ＩＣにより構成して実行されてもよいが、演算処理部となるＣＰＵと、図７や図８に示したマスターシステムやクライアントシステムの動作をプログラムに記述して、ＲＯＭ等のメモリに記憶し、ＣＰＵの演算処理に必要なデータをＲＡＭ等のメモリに記憶して、プログラムを実行することで図７や図８に示したマスターシステムやクライアントシステムの動作をソフト的に実行してもよい。 7 and 8 described above, the processing for executing the clock synchronization of the master system and the client system of the distributed processing system is configured by configuring each unit shown in FIGS. 2, 3, and 4 with a dedicated IC. Although it may be executed, the operation of the CPU serving as the arithmetic processing unit and the operations of the master system and client system shown in FIG. 7 and FIG. 8 are described in a program and stored in a memory such as a ROM for the CPU arithmetic processing. The operations of the master system and the client system shown in FIGS. 7 and 8 may be executed in software by storing necessary data in a memory such as a RAM and executing a program.
１１ マスターシステム
１２ クライアントシステム
１３ システム間を結合するデータ線
１４ システム間を結合する制御線
２１ マスターシステム及びクライアントシステム搭載の制御部
２２ マスターシステム及びクライアントシステム搭載のデータ部
２３ マスターシステム及びクライアントシステム搭載のクロック発生部
３１ マスターシステム及びクライアントシステムの制御部搭載のReq処理部
３２ マスターシステム及びクライアントシステムの制御部搭載のACK/NACK処理部
３３ マスターシステム及びクライアントシステムの制御部搭載の判定部
３４ マスターシステム及びクライアントシステムの制御部搭載のクロック同期部
４１ マスターシステム及びクライアントシステムのクロック同期部搭載の無効Req発生部
４２ マスターシステム及びクライアントシステムのクロック同期部搭載のカウンタ
４３ マスターシステム及びクライアントシステムの無効Req発生部搭載の無効Req長調整部
９１ マスターシステムが生成するACK/NACKパケット
９２ ACK/NACKパケットの生成間隔
９３ マスターシステムが生成するReqパケット
９４ Reqパケットの生成間隔
１０ａ マスターシステムが生成する有効ACK/NACKパケット
１０ｂ マスターシステムが生成する無効Req指示
１０ｃ クライアントシステムが生成する無効Reqパケット
１１ａ マスターシステムが生成する無効ACK/NACKパケット
１２ａ マスターシステム
１２ｂ クライアントシステム
１２ｃ システム間を結合するデータ線
１２ｄ システム間を結合する制御線
１３ａ マスターシステムが生成する無効Req指示パケット
１３ｂ クライアントシステムが生成する無効Reqパケット
１３ｃ マスターシステムが生成する無効ACK/NACKパケット
１３ｄ マスターシステムが生成する有効ACK/NACKパケット
１４ａ 筐体
１４ｂ 筐体に搭載するラインカード
１４ｃ ラインカードからの外部伝送路
１４ｄ 筐体に搭載するスイッチカード
１４ｅ 筐体間を接続する筐体間伝送路
１５Ｌ１ ラインカード搭載の外部伝送路用コネクタ
１５Ｌ２ ラインカード搭載のトランシーバ
１５Ｌ３ ラインカード搭載のパケット解析部
１５Ｌ４ ラインカード搭載のバッファ
１５Ｌ５ ラインカード搭載の１、3段目スイッチ
１５Ｌ６ ラインカード搭載の制御部
１５Ｌ７ ラインカード搭載のバックプレーンコネクタ
１５Ｌ８ ラインカード搭載のクロック部
１５Ｓ１ スイッチカード搭載のバックプレーンコネクタ
１５Ｓ２ スイッチカード搭載の２段目スイッチ
１５Ｓ３ スイッチカード搭載の制御部
１５Ｓ４ スイッチカード搭載のクロック部
１６Ｌ１ ラインカード制御部搭載のReq送信部
１６Ｌ２ ラインカード制御部搭載のACK/NACK受信部
１６Ｌ３ ラインカード制御部搭載のACK/NACK判定部
１６Ｌ４ ラインカード制御部搭載のクロック同期部
１６Ｌ５ ラインカード制御部搭載のSW設定部
１６Ｓ１ スイッチカード制御部搭載のReq受信部
１６Ｓ２ スイッチカード制御部搭載のReq判定部
１６Ｓ３ スイッチカード制御部搭載のACK/NACK送信部
１６Ｓ４ スイッチカード制御部搭載のSW設定部
DESCRIPTION OF SYMBOLS 11 Master system 12 Client system 13 Data line which couple | bonds between systems 14 Control line which couple | bonds between systems 21 The control part mounted in a master system and a client system 22 The data part mounted in a master system and a client system 23 A master system and a client system loading Clock generation unit 31 Req processing unit mounted on control unit of master system and client system 32 ACK / NACK processing unit mounted on control unit of master system and client system 33 Determination unit mounted on control unit of master system and client system 34 Master system and Clock synchronization unit on client system control unit 41 Invalid Req generation unit on master system and client system clock synchronization unit 42 Master system Counter mounted on clock synchronization unit of client system and client system 43 Invalid Req length adjustment unit mounted on invalid Req generation unit of master system and client system 91 ACK / NACK packet generated by master system 92 Generation interval of ACK / NACK packet 93 Master system 94 Req packet generation interval 10a Valid ACK / NACK packet generated by the master system 10b Invalid Req instruction generated by the master system 10c Invalid Req packet generated by the client system 11a Invalid ACK / NACK generated by the master system Packet 12a Master system 12b Client system 12c Data line connecting between systems 12d Control line connecting between systems 13a Invalid Req instruction packet generated by master system 13b Client system Invalid Req packet generated by the system 13c Invalid ACK / NACK packet generated by the master system 13d Valid ACK / NACK packet generated by the master system 14a Case 14b Line card installed in the case 14c External transmission path from the line card 14d Case Switch card 14e mounted on the body 14e Transmission line between cases connecting between cases 15L1 Connector for external transmission line equipped with line cards 15L2 Transceiver equipped with line cards 15L3 Packet analysis unit equipped with line cards 15L4 Buffers equipped with line cards 15L5 lines Card mounted 1st and 3rd stage switch 15L6 Line card mounted control unit 15L7 Line card mounted backplane connector 15L8 Line card mounted clock unit 15S1 Switch card mounted backplane connector 15S Switch 2nd stage switch 15S3 Switch card controller 15S4 Switch card clock 16L1 Line card controller Req transmitter 16L2 Line card controller ACK / NACK receiver 16L3 Line card controller installed ACK / NACK determination unit 16L4 Clock synchronization unit mounted on line card control unit 16L5 SW setting unit mounted on line card control unit 16S1 Req reception unit mounted on switch card control unit 16S2 Req determination unit mounted on switch card control unit 16S3 Switch card control ACK / NACK transmitter 16S4 Switch card controller SW setting unit
Claims (22)
分散配置された前記複数のシステムは、システム全体の時刻基準となるマスタークロックをもつマスターシステムと、一又は二以上のクライアントシステムとを備え、
前記マスターシステムは、前記マスタークロックに基づく同期用フレーム送信要求を前記クライアントシステムに配信し、
前記クライアントシステムは、前記マスタークロックとは別のクロックを備え、前記同期用フレーム送信要求を受信し、受信した前記同期用フレーム送信要求に基づいて前記マスタークロックと前記別のクロックとのずれを検知し、前記マスターシステムへ送信する同期用フレームのフレーム長を前記ずれに基づいて制御することを特徴とする分散処理システム。 In a distributed processing system that performs synchronous processing in a plurality of distributed systems,
The plurality of systems arranged in a distributed manner includes a master system having a master clock serving as a time reference for the entire system, and one or more client systems.
The master system delivers a synchronization frame transmission request based on the master clock to the client system,
Said client system, wherein with a different clock than the master clock, the receive synchronization frame transmission request, detecting a deviation between the different clock and the master clock based on the received the synchronization frame transmission request And a frame length of a synchronization frame transmitted to the master system is controlled based on the deviation.
前記同期用フレーム送信要求及び前記同期用フレームを、前記マスターシステムと前記クライアントシステムとの間のデータ送受信を制御する制御線を用いて送信することを特徴とする請求項１から３のいずれか１項に記載の分散処理システム。 A transmission request frame is transmitted from one of the master system and the client system of the transmission request source system between the master system and the client system, and the other of the master system and the client system of the transmission destination system The data transmission / reception between the master system and the client system is controlled by a transmission permission / rejection response frame returned from
4. The synchronization frame transmission request and the synchronization frame are transmitted using a control line that controls data transmission / reception between the master system and the client system. The distributed processing system according to item.
前記スイッチ装置は、入力段スイッチと、出力段スイッチと、前記入力段スイッチと前記出力段スイッチとを接続する中間段スイッチと、を備え、
前記送信元システムが前記入力段及び出力段スイッチであり、前記送信先システムが前記中間段スイッチであるときに、前記入力段又は／及び出力段スイッチからの送信要求により、前記中間段スイッチがデータの送受信制御を行い、
マスターシステムとなる前記中間段スイッチが同期用フレーム送信要求を前記入力段及び出力段スイッチに配信し、クライアントシステムとなる前記入力段及び出力段スイッチは前記同期用フレーム送信要求に従い、前記中間段スイッチへ送信する同期用フレームのフレーム長を可変とすることを特徴とするスイッチ装置。 A switch device using the distributed processing system according to any one of claims 4 to 10,
The switch device includes an input stage switch, an output stage switch, and an intermediate stage switch that connects the input stage switch and the output stage switch,
When the transmission source system is the input stage and output stage switch and the transmission destination system is the intermediate stage switch, the intermediate stage switch performs data transmission according to a transmission request from the input stage or / and output stage switch. Send / receive control,
The intermediate stage switch serving as a master system distributes a synchronization frame transmission request to the input stage and output stage switch, and the input stage and output stage switch serving as a client system comply with the synchronization frame transmission request, and the intermediate stage switch A switching device characterized in that the frame length of a synchronization frame to be transmitted to is variable.
前記クライアントシステムは、前記マスターシステムの有するマスタークロックとは別のクロックを備え、前記マスターシステムから、システム全体の時刻基準となる前記マスタークロックに基づく同期用フレーム送信要求を受信し、受信した前記同期用フレーム送信要求に基づいて前記マスタークロックと前記別のクロックとのずれを検知し、前記マスターシステムへ送信する同期用フレームのフレーム長を前記ずれに基づいて制御することを特徴とするクライアントシステム。 In a client system used in a distributed processing system in which a master system and one or more client systems are distributed and the master system and the client system perform synchronous processing,
Said client system, wherein with a different clock than the master clock having the master system, from said master system, receives a synchronization frame transmission request based on the master clock as a time reference for the entire system, the synchronization of the received A client system that detects a difference between the master clock and the other clock based on a frame transmission request for use, and controls a frame length of a synchronization frame to be transmitted to the master system based on the difference.
前記マスターシステムから一の同期用フレーム送信要求を受けたときに、前記カウンタのカウントを開始し、前記一の同期用フレーム送信要求の次の同期用フレーム送信要求を受けたときに、前記マスターシステムへ送信する同期用フレームのフレーム長を、前記次の同期用フレーム送信要求を受けたときの前記カウンタのカウント値に基づいて制御することを特徴とする請求項１２記載のクライアントシステム。 It has a counter that repeatedly counts the number of clocks determined by the length of the transmission availability response,
When receiving one synchronization frame transmission request from the master system, the counter starts counting, and when receiving the next synchronization frame transmission request after the one synchronization frame transmission request, the master system 13. The client system according to claim 12, wherein a frame length of a synchronization frame to be transmitted to the client is controlled based on a count value of the counter when the next synchronization frame transmission request is received.
前記クライアントシステムは、前記マスタークロックとは別のクロックを備え、
前記マスターシステムが前記マスタークロックに基づき同期用フレーム送信要求を前記クライアントシステムに配信する第１ステップと、
前記クライアントシステムが前記同期用フレーム送信要求を受信し、受信した前記同期用フレーム送信要求に基づいて前記マスタークロックと前記別のクロックとのずれを検知し、前記マスターシステムへ送信する同期用フレームのフレーム長を前記ずれに基づいて制御する第２ステップとを備えたことを特徴とする分散処理システムのクロック同期制御方法。 A distributed process in which a master system having a master clock as a time reference for the entire system and one or more client systems are distributed, and the master system and one or more client systems perform synchronous processing in a distributed manner. In the system clock synchronization control method,
The client system includes a clock different from the master clock,
A first step in which the master system distributes a synchronization frame transmission request to the client system based on the master clock;
The client system receives the synchronization frame transmission request, detects the deviation between the different clock and the master clock based on the received the synchronization frame transmission request, the synchronization frames to be transmitted to the master system A clock synchronization control method for a distributed processing system, comprising: a second step of controlling a frame length based on the shift.
前記第２ステップにおいて、前記クライアントシステムが、一の同期用フレーム送信要求を受けたときに前記カウンタのカウントを開始し、前記一の同期用フレーム送信要求の次の同期用フレーム送信要求を受けたときに、前記マスターシステムへ送信する同期用フレームのフレーム長を、前記次の同期用フレーム送信要求を受けたときの前記カウンタのカウント値に基づいて制御することを特徴とする請求項１５記載の分散処理システムのクロック同期制御方法。 The client system has a counter that repeatedly counts the number of clocks determined by the length of the transmission permission / rejection response,
In the second step, the client system starts counting the counter when receiving one synchronization frame transmission request, and receives a synchronization frame transmission request next to the one synchronization frame transmission request. 16. The frame length of a synchronization frame transmitted to the master system is controlled based on a count value of the counter when the next synchronization frame transmission request is received. A clock synchronization control method for a distributed processing system.
前記クライアントシステムは、前記マスターシステムの有するマスタークロックとは別のクロックを備え、前記マスターシステムから、システム全体の時刻基準となるマスタークロックに基づく同期用フレーム送信要求を受信し、受信した前記同期用フレーム送信要求に基づいて前記マスタークロックと前記別のクロックとのずれを検知し、前記マスターシステムへ送信する同期用フレームのフレーム長を前記ずれに基づいて制御することを特徴とするクライアントシステムのクロック同期制御方法。 In a clock synchronization control method of a client system used in a distributed processing system in which a master system and one or more client systems are distributed and the master system and the client system perform synchronous processing,
The client system includes a clock different from a master clock included in the master system, receives a synchronization frame transmission request based on a master clock serving as a time reference for the entire system from the master system, and receives the received synchronization clock A client system clock characterized by detecting a shift between the master clock and the other clock based on a frame transmission request and controlling a frame length of a synchronization frame to be transmitted to the master system based on the shift. Synchronous control method.
前記マスターシステムから一の同期用フレーム送信要求を受けたときに、前記カウンタのカウントを開始し、前記一の同期用フレーム送信要求の次の同期用フレーム送信要求を受けたときに、前記マスターシステムへ送信する同期用フレームのフレーム長を、前記次の同期用フレーム送信要求を受けたときの前記カウンタのカウント値に基づいて制御することを特徴とする請求項１７記載のクライアントシステムのクロック同期制御方法。 The client system has a counter that repeatedly counts the number of clocks determined by the length of the transmission permission / rejection response,
When receiving one synchronization frame transmission request from the master system, the counter starts counting, and when receiving the next synchronization frame transmission request after the one synchronization frame transmission request, the master system 18. The clock synchronization control of a client system according to claim 17, wherein a frame length of a synchronization frame to be transmitted to the client system is controlled based on a count value of the counter when the next synchronization frame transmission request is received. Method.
前記クライアントシステムの記憶部に記憶され、
前記マスターシステムから、システム全体の時刻基準となるマスタークロックに基づく同期用フレーム送信要求を受信し、受信した前記同期用フレーム送信要求に基づいて、前記マスタークロックと、前記クライアントシステムにおける前記マスタークロックとは別のクロックとのずれを検知し、前記マスターシステムへ送信する同期用フレームのフレーム長を前記ずれに基づいて制御する処理を、前記クライアントシステムの演算処理部に実行させるためのクライアントシステムのクロック同期制御用プログラム。 In a program for clock synchronization control of a client system used in a distributed processing system in which a master system and one or more client systems are distributed and the master system and the client system perform synchronous processing,
Stored in the storage unit of the client system,
From the master system, receives a synchronization frame transmission request based on the master clock as a time reference for the entire system, based on the received the synchronization frame transmission request, and the master clock, the master clock in the client system Of a client system for causing a processing unit of the client system to execute processing for detecting a deviation from a clock different from the clock and controlling a frame length of a synchronization frame to be transmitted to the master system based on the deviation. Program for clock synchronization control.
前記クライアントシステムは、マスターシステムの有するマスタークロックとは別のクロックを備え、
システム全体の時刻基準となる前記マスタークロックに基づく同期用フレーム送信要求を前記マスターシステムから受信し、
受信した前記同期用フレーム送信要求に基づいて前記マスタークロックと前記別のクロックとのずれを検知し、前記マスターシステムへ送信する同期用フレームを前記ずれに基づいて可変することで同期処理を行うことを特徴とするクライアントシステム。 In a client system belonging to a distributed processing system that performs synchronous processing in a plurality of distributed systems,
The client system includes a clock different from the master clock of the master system ,
The synchronization frame transmission request based on the master clock as a time reference for the entire system is received from the master system,
Based on the received frame transmission request for synchronization, a shift between the master clock and the other clock is detected, and synchronization processing is performed by varying the frame for synchronization to be transmitted to the master system based on the shift. Client system characterized by
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005166912A JP4788876B2 (en) | 2005-06-07 | 2005-06-07 | Distributed processing synchronization system using asynchronous clock, master system, and clock synchronization control method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005166912A JP4788876B2 (en) | 2005-06-07 | 2005-06-07 | Distributed processing synchronization system using asynchronous clock, master system, and clock synchronization control method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006345051A JP2006345051A (en) | 2006-12-21 |
| JP4788876B2 true JP4788876B2 (en) | 2011-10-05 |
Family
ID=37641696
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005166912A Expired - Fee Related JP4788876B2 (en) | 2005-06-07 | 2005-06-07 | Distributed processing synchronization system using asynchronous clock, master system, and clock synchronization control method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4788876B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102036361B (en) * | 2009-09-25 | 2013-08-28 | 华为技术有限公司 | Processing method, device and system for clock source selection |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6179344B2 (en) * | 2013-10-24 | 2017-08-16 | 富士通株式会社 | Information processing method, program, information processing apparatus, and computer system |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57168545A (en) * | 1981-04-09 | 1982-10-16 | Fujitsu Ltd | Controlling system for frame ttransfer phase |
| JPH0611130B2 (en) * | 1988-12-15 | 1994-02-09 | 株式会社地球科学総合研究所 | Digital data communication device |
| JPH1175274A (en) * | 1997-06-19 | 1999-03-16 | Toshiba Corp | Digital exchange |
-
2005
- 2005-06-07 JP JP2005166912A patent/JP4788876B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102036361B (en) * | 2009-09-25 | 2013-08-28 | 华为技术有限公司 | Processing method, device and system for clock source selection |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006345051A (en) | 2006-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7675919B2 (en) | End system scheduling for switched networks | |
| JP3989932B2 (en) | Method and mechanism for local synchronization in a master-slave distributed communication system | |
| US20060020843A1 (en) | Technique to create link determinism | |
| US8949648B2 (en) | System and method to overcome wander accumulation to achieve precision clock distribution over large networks | |
| KR20060090757A (en) | Synchronization of multiple operational flight programs | |
| JP6036179B2 (en) | Communication device and synchronization method | |
| CN105578585B (en) | Method, device and communication equipment for determining link delay | |
| JP2006195602A (en) | System clock distribution device and system clock distribution method | |
| KR20080023658A (en) | Apparatus and method for regulating bursty data in a signal processing pipeline | |
| JP4788876B2 (en) | Distributed processing synchronization system using asynchronous clock, master system, and clock synchronization control method | |
| JP3919990B2 (en) | Timing synchronization system, apparatus used in the system, and timing synchronization method | |
| KR101847366B1 (en) | Time synchronization device and time synchronization system | |
| CN101499936B (en) | Method and arrangement for determining transmission delay differences | |
| US7694176B2 (en) | Fault-tolerant computer and method of controlling same | |
| CN110830137B (en) | Multi-node time synchronization control system based on SRIO and synchronization control method thereof | |
| TWI336583B (en) | Source synchronous communication channel interface receive logic | |
| JP2002014185A (en) | Time synchronizing system | |
| JPH1011101A (en) | Triple system fault tolerant system | |
| JP5840088B2 (en) | Terminal communication apparatus and distributed control system | |
| KR20230152021A (en) | Data processing device network control for quantum computers | |
| US9342473B2 (en) | Parallel computer system, crossbar switch, and method of controlling parallel computer system according to selective transmission of data via ports of the crossbar switch | |
| JP4119310B2 (en) | Inspection device | |
| CN105556902B (en) | It is transmitted via the data of communication device | |
| JP2007214981A (en) | Data transfer circuit, multi-processor system using the same and data transfer method | |
| JP2003216595A (en) | Multiprocessor synchronizing system, packet, repeating device, processor device and multiprocessor synchronizing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080514 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080520 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20100929 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100929 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101115 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101118 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110117 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110404 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110531 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110622 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110705 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140729 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4788876 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |