JP4785447B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device Download PDF

Info

Publication number
JP4785447B2
JP4785447B2 JP2005206695A JP2005206695A JP4785447B2 JP 4785447 B2 JP4785447 B2 JP 4785447B2 JP 2005206695 A JP2005206695 A JP 2005206695A JP 2005206695 A JP2005206695 A JP 2005206695A JP 4785447 B2 JP4785447 B2 JP 4785447B2
Authority
JP
Japan
Prior art keywords
layer
conductive
region
film
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005206695A
Other languages
Japanese (ja)
Other versions
JP2007027367A (en
JP2007027367A5 (en
Inventor
厳 藤井
将文 森末
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2005206695A priority Critical patent/JP4785447B2/en
Publication of JP2007027367A publication Critical patent/JP2007027367A/en
Publication of JP2007027367A5 publication Critical patent/JP2007027367A5/ja
Application granted granted Critical
Publication of JP4785447B2 publication Critical patent/JP4785447B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P80/00Climate change mitigation technologies for sector-wide applications
    • Y02P80/30Reducing waste in manufacturing processes; Calculations of released waste quantities

Description

本発明は、液滴吐出法を用いた多層配線の作製方法、並びに半導体装置の作製方法に関する。   The present invention relates to a method for manufacturing a multilayer wiring using a droplet discharge method and a method for manufacturing a semiconductor device.

トランジスタ及びそれを用いた電子回路は、半導体、絶縁体及び導電層等の各種薄膜を基板上に積層し、適宜フォトリソグラフィ技術により所定のパターンを形成して製造されている。フォトリソグラフィ技術とは、フォトマスクと呼ばれる透明な平板面上に光を通さない材料で形成した回路等のパターンを、光を利用して目的とする基板上に転写する技術であり、半導体集積回路等の製造工程において広く用いられている。   A transistor and an electronic circuit using the transistor are manufactured by laminating various thin films such as a semiconductor, an insulator, and a conductive layer on a substrate and appropriately forming a predetermined pattern by a photolithography technique. Photolithographic technology is a technology that uses a light to transfer a circuit pattern or other pattern formed on a transparent flat plate called a photomask onto a target substrate. It is widely used in the manufacturing process.

従来のフォトリソグラフィ技術を用いた製造工程では、フォトレジストと呼ばれる感光性の有機樹脂材料を用いて形成されるマスクパターンの取り扱いだけでも、露光、現像、焼成、剥離といった多段階の工程が必要になる。従って、フォトリソグラフィ工程の回数が増える程、製造コストは必然的に上がってしまうことになる。   In the manufacturing process using the conventional photolithography technology, a multi-step process such as exposure, development, baking, and peeling is required only for handling a mask pattern formed using a photosensitive organic resin material called a photoresist. Become. Therefore, the manufacturing cost inevitably increases as the number of photolithography processes increases.

このような問題を解決するために、近年液滴吐出法が、非接触型のICカードのように、IC等の半導体装置の分野に応用され、活発に開発が進められている。液滴吐出法は、電極配線等を直接描画するためにマスクが不要、大型基板に適用しやすい、材料の利用効率が高い等の多くの利点を有し、電極配線等の作製に応用されている。   In order to solve such problems, in recent years, the droplet discharge method has been applied to the field of semiconductor devices such as ICs, such as non-contact type IC cards, and has been actively developed. The droplet discharge method has many advantages such as no need for a mask for direct drawing of electrode wiring, etc., easy application to large substrates, and high material utilization efficiency, and is applied to the production of electrode wiring and the like. Yes.

液滴吐出法で電子機器における配線等のパターンを形成するときに、細線化するために、液滴の吐出量の制御と、下地面に対してプラズマ処理等が行われていた(例えば、特許文献1参照。)。
特開2003−133691号公報
When forming a pattern such as a wiring in an electronic device by a droplet discharge method, control of a droplet discharge amount and plasma processing or the like have been performed on a base surface in order to make a thin line (for example, patents) Reference 1).
Japanese Patent Laid-Open No. 2003-136991

しかし、電子機器の分野ではフォトリソ工程を減らすことによって、マスク数を減らすこと、及びパターン形成の精度を高めることが望まれていた。   However, in the field of electronic equipment, it has been desired to reduce the number of masks and increase the accuracy of pattern formation by reducing the photolithography process.

本発明は、トランジスタ(代表的には薄膜トランジスタ)を用いる表示装置及びデータを無線で送受信する機能を持った半導体装置の製造工程においてフォトリソグラフィ工程の回数を削減することを目的とする。また、より簡略化された製造工程で、電気的特性の高いトランジスタ、表示装置及びデータを無線で送受信する機能を持った半導体装置等に代表される電子機器を作製する。低いコストで歩留まり良く製造することができる技術を提供することを目的とする。   An object of the present invention is to reduce the number of photolithography processes in a manufacturing process of a display device using a transistor (typically a thin film transistor) and a semiconductor device having a function of transmitting and receiving data wirelessly. In addition, an electronic device typified by a transistor, a display device, and a semiconductor device having a function of transmitting and receiving data wirelessly is manufactured by a simplified manufacturing process. An object of the present invention is to provide a technique that can be manufactured at a low cost and with a high yield.

また本発明は、表示装置を構成する配線等のパターンを、所望の形状で制御性よく形成できる技術を提供することも目的とする。   Another object of the present invention is to provide a technique capable of forming a pattern such as a wiring constituting a display device in a desired shape with good controllability.

本発明は、基板表面に有機シラン等の組成物からなる表面処理層を形成した後、一部を除去する方法、あるいは基板表面の一部分に前記表面処理層を形成する方法によって、導電性粒子を有する組成物に対して相対的に塗れ性が異なる領域を形成し、この塗れ性が異なる領域を用いて導電層を形成することを要旨とする。   In the present invention, conductive particles are formed by forming a surface treatment layer made of a composition such as organosilane on the substrate surface and then removing a part thereof or forming the surface treatment layer on a part of the substrate surface. The gist is to form regions having different wettability relative to the composition, and to form a conductive layer using the regions having different wettability.

より具体的には、本発明で基板表面に有機シラン等の組成物からなる表面処理層を形成した箇所は、表面処理層を形成されていない箇所に比べて、導電性粒子導電性粒子を有する組成物に対して相対的に塗れ性が低い性質を示す。一方、基板表面に表面処理層が形成されていない箇所は、表面処理層を形成した箇所に比べて、導電性粒子導電性粒子を有する組成物に対して相対的に塗れ性が高い性質を示す。この塗れ性が高い領域に導電性粒子を有する組成物を塗布した後焼成し、導電層を形成する。なお、本明細書において表面処理層が形成されている箇所を塗れ性が低い層、あるいは塗れ性が低い領域ともよぶ。また、表面処理層が形成されていない箇所を塗れ性が高い領域とも呼ぶ。   More specifically, the portion where the surface treatment layer made of a composition such as organosilane is formed on the substrate surface in the present invention has conductive particles conductive particles as compared with the portion where the surface treatment layer is not formed. It exhibits a property of relatively low wettability with respect to the composition. On the other hand, the part where the surface treatment layer is not formed on the surface of the substrate shows the property that the wettability is relatively high with respect to the composition having conductive particles as compared with the part where the surface treatment layer is formed. . A composition having conductive particles is applied to the highly wettable region and then baked to form a conductive layer. Note that in this specification, a portion where the surface treatment layer is formed is also referred to as a layer having low wettability or a region having low wettability. Further, a portion where the surface treatment layer is not formed is also referred to as a highly paintable region.

基板上に表面処理層と、表面処理層に比べて塗れ性が高い領域を形成し、塗れ性が高い領域上に導電性粒子を有する組成物を塗布と焼成を繰り返して凸状の導電層を形成することを特徴とする。   A surface treatment layer and a region having higher wettability than the surface treatment layer are formed on the substrate, and a composition having conductive particles is applied and fired repeatedly on the region having high wettability to form a convex conductive layer. It is characterized by forming.

基板上に表面処理層を形成し、表面処理層の一部に光を照射することによって表面処理層と比較して塗れ性が高い領域を形成し、塗れ性が高い領域上に導電性粒子を有する組成物を塗布と焼成を繰り返して凸状の導電層を形成することを特徴とする。   A surface-treated layer is formed on the substrate, and light is applied to a part of the surface-treated layer to form a highly wettable region compared to the surface-treated layer, and conductive particles are formed on the highly wettable region. A convex conductive layer is formed by repeatedly applying and baking the composition having the above.

基板上に無機層を形成し、無機層上に表面処理層を形成し、表面処理層の一部に光を照射することによって表面処理層と比較して塗れ性が高い領域を形成し、塗れ性が高い領域上に導電性粒子を有する組成物を塗布と焼成を繰り返して凸状の導電層を形成することを特徴とする。   An inorganic layer is formed on the substrate, a surface treatment layer is formed on the inorganic layer, and light is applied to a part of the surface treatment layer to form a region having higher wettability than the surface treatment layer. A convex conductive layer is formed by repeatedly applying and baking a composition having conductive particles over a highly conductive region.

基板上に無機層を形成し、無機層上に所望の形状を有する有機樹脂からなるマスクを形成し、無機層及びマスク上に表面処理層を形成し、マスクを除去することによって、表面処理層と比べて塗れ性の高い領域を形成し、塗れ性が高い領域上に導電性粒子を有する組成物を塗布と焼成を繰り返して凸状の導電層を形成することを特徴とする。   A surface treatment layer is formed by forming an inorganic layer on a substrate, forming a mask made of an organic resin having a desired shape on the inorganic layer, forming a surface treatment layer on the inorganic layer and the mask, and removing the mask. A region having a high wettability compared to the above is formed, and a convex conductive layer is formed by repeatedly applying and baking a composition having conductive particles on the high wettability region.

基板上に無機層を形成し、無機層上に所望の形状を有する光触媒層を形成し、所望の形状を有する光触媒層上に表面処理層を形成し、表面処理層の一部に光を照射して、表面処理層と比べて塗れ性が高い領域を形成し、塗れ性が高い領域上に導電性粒子を有する組成物を塗布と焼成を繰り返して凸状の導電層を形成することを特徴とする。   An inorganic layer is formed on a substrate, a photocatalyst layer having a desired shape is formed on the inorganic layer, a surface treatment layer is formed on the photocatalyst layer having a desired shape, and a part of the surface treatment layer is irradiated with light And forming a convex conductive layer by repeatedly applying and baking a composition having conductive particles on the high wettability region. And

基板上に有機物層を形成し、有機物層上に所望の形状を有する無機層を形成し、無機層上に表面処理層を形成し、有機物層上の無機層が形成されていない領域に導電性粒子を有する組成物を塗布と焼成を繰り返して凸状の導電層を形成することを特徴とする。   An organic layer is formed on a substrate, an inorganic layer having a desired shape is formed on the organic layer, a surface treatment layer is formed on the inorganic layer, and the conductive layer is formed on the organic layer where the inorganic layer is not formed. A convex conductive layer is formed by repeatedly applying and baking a composition having particles.

基板上に導電層を形成し、導電層上に塗れ性の低い領域と、塗れ性の低い領域と比較して塗れ性が高い領域を形成し、塗れ性が高い領域上に導電性粒子を有する組成物を塗布と焼成を繰り返して凸状の導電層を形成することを特徴とする。   A conductive layer is formed on the substrate, a region with low wettability on the conductive layer and a region with high wettability compared to a region with low wettability are formed, and the conductive particles are provided on the region with high wettability. A convex conductive layer is formed by repeatedly applying and baking the composition.

基板上に導電層を形成し、導電層上に表面処理層を形成し、表面処理層の一部に光を照射することによって表面処理層と比較して塗れ性が高い領域を形成し、塗れ性が高い領域上に導電性粒子を有する組成物を塗布と焼成を繰り返して凸状の導電層を形成することを特徴とする。   A conductive layer is formed on the substrate, a surface treatment layer is formed on the conductive layer, and light is applied to a part of the surface treatment layer to form a region having higher wettability than the surface treatment layer. A convex conductive layer is formed by repeatedly applying and baking a composition having conductive particles over a highly conductive region.

基板上に導電層を形成し、導電層上に所望の形状を有する有機樹脂からなるマスクを形成し、導電層及びマスク上に塗れ性の低い層を形成し、マスクを除去することによって、表面処理層と比べて塗れ性の高い領域を形成し、塗れ性が高い領域上に導電性粒子を有する組成物を塗布と焼成を繰り返して凸状の導電層を形成することを特徴とする。   By forming a conductive layer on the substrate, forming a mask made of an organic resin having a desired shape on the conductive layer, forming a low-paintability layer on the conductive layer and the mask, and removing the mask, the surface A region having higher wettability than the treatment layer is formed, and a convex conductive layer is formed by repeatedly applying and baking a composition having conductive particles on the high wettability region.

導電性粒子を有する組成物を液滴吐出法により塗布することを特徴とする。   A composition having conductive particles is applied by a droplet discharge method.

導電性粒子を有する組成物を印刷法により塗布することを特徴とする。   A composition having conductive particles is applied by a printing method.

凸状の導電層は多層配線であることを特徴とする。   The convex conductive layer is a multilayer wiring.

本発明により、工程の簡略化、及び材料のロスを少なくできるためコストダウンを達成できる。また、配線を制御性よく形成できる。さらに電気的特性が高いトランジスタを作製することができる。従って、高性能、高信頼性の半導体装置を歩留まりよく作製することができる。   According to the present invention, since the process can be simplified and the loss of materials can be reduced, cost reduction can be achieved. Further, the wiring can be formed with good controllability. Further, a transistor with high electrical characteristics can be manufactured. Therefore, a high-performance and highly reliable semiconductor device can be manufactured with high yield.

以下に、本発明の実施形態を図面に基づいて説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施形態の記載内容に限定して解釈されるものではない。なお、実施形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。   Embodiments of the present invention will be described below with reference to the drawings. However, the present invention can be implemented in many different modes, and those skilled in the art can easily understand that the modes and details can be variously changed without departing from the spirit and scope of the present invention. Is done. Therefore, the present invention is not construed as being limited to the description of the embodiment. Note that in all the drawings for describing the embodiments, the same portions or portions having similar functions are denoted by the same reference numerals, and repetitive description thereof is omitted.

(実施形態1)
本実施形態では、基板上にフォトマスクを用いて塗れ性の異なる領域を形成し、塗れ性が高い領域に凸状の導電層を形成する工程について、図1及び図2を用いて説明する。なお、図2は作製工程における上面図であり、図1は図2におけるA、Bの断面図に相当する。基板100上に、第1の導電層(導体又は半導体)101を形成する(ここでは、半導体を例示する。)。
(Embodiment 1)
In this embodiment, a process of forming regions with different wettability using a photomask on a substrate and forming a convex conductive layer in a region with high wettability will be described with reference to FIGS. 2 is a top view in the manufacturing process, and FIG. 1 corresponds to a cross-sectional view taken along lines A and B in FIG. A first conductive layer (conductor or semiconductor) 101 is formed over the substrate 100 (here, a semiconductor is illustrated).

基板100としては、ガラス基板、石英基板、プラスチック基板、アルミナ等のセラミック等絶縁物質で形成される基板、シリコンウェハ、金属板等を用いることができる。   As the substrate 100, a glass substrate, a quartz substrate, a plastic substrate, a substrate formed of an insulating material such as ceramic such as alumina, a silicon wafer, a metal plate, or the like can be used.

プラスチック基板の代表例としては、PET(ポリエチレンテレフタレート)、PEN(ポリエチレンナフタレート)、PES(ポリエーテルスルフォン)、ポリプロピレン、ポリプロピレンサルファイド、ポリカーボネート(PC)、ポリエーテルイミド、ポリフェニレンサルファイド、ポリフェニレンオキサイド、ポリエチレンテレフタレート(PET)、またはポリフタールアミド、ナイロン、ポリエーテルエーテルケトン(PEEK)、ポリスルホン(PSF)、ポリエーテルイミド(PEI)、ポリアリレート(PAR)、ポリブチレンテレフタレート(PBT)、ポリイミドからなるプラスチック基板、直径数nmの無機粒子が分散された有機材料で形成される基板等が挙げられる。また、基板100は可とう性を有するものでもよい。ここでは、基板100としてポリカーボネートを用いる。   Typical examples of plastic substrates include PET (polyethylene terephthalate), PEN (polyethylene naphthalate), PES (polyethersulfone), polypropylene, polypropylene sulfide, polycarbonate (PC), polyetherimide, polyphenylene sulfide, polyphenylene oxide, polyethylene terephthalate. (PET) or a plastic substrate made of polyphthalamide, nylon, polyetheretherketone (PEEK), polysulfone (PSF), polyetherimide (PEI), polyarylate (PAR), polybutylene terephthalate (PBT), polyimide, Examples thereof include a substrate formed of an organic material in which inorganic particles having a diameter of several nm are dispersed. Further, the substrate 100 may be flexible. Here, polycarbonate is used as the substrate 100.

続いて、塗れ性が低い層102を形成する(図1(A)、図2(A)参照。)。塗れ性が低い層102としては、後に塗布される導電性粒子を含む組成物に対して塗れ性が低い層を形成する。塗れ性が低い層102は、アルキル基やフッ化炭素鎖を有する化合物を含む組成物用いて形成する。   Subsequently, a layer 102 with low wettability is formed (see FIGS. 1A and 2A). As the layer 102 with low wettability, a layer with low wettability is formed with respect to a composition containing conductive particles to be applied later. The layer 102 with low wettability is formed using a composition containing a compound having an alkyl group or a fluorocarbon chain.

また、塗れ性が低い層102の組成物の一例としては、Rn−Si−X(4-n)(n=1、2、3)の化学式で表される有機シランが挙げられる。なお、Rはフルオロアルキル基やアルキル基等の比較的不活性な基を含む物質である。またXは下地表面の水酸基又は吸着水と結合可能な加水分解基からなる。Xの代表例としてはハロゲン、メトキシ基、エトキシ基又はアセトキシ基等が挙げられる。 Further, an example of a composition of the layer 102 with low wettability is an organosilane represented by a chemical formula of Rn—Si—X (4-n) (n = 1, 2, 3). R is a substance containing a relatively inactive group such as a fluoroalkyl group or an alkyl group. X consists of a hydroxyl group on the base surface or a hydrolyzable group capable of binding to adsorbed water. Representative examples of X include halogen, methoxy group, ethoxy group, acetoxy group and the like.

また、有機シランの一例として、Rにフルオロアルキル基を有するフルオロアルキルシラン(FAS)を用いることにより、塗れ性を低下させることができる。FASのRは、(CF3)(CF2x(CH2y(x:0以上10以下の整数、y:0以上4以下の整数)で表される構造を持ち、複数個のR又はXがSiに結合している場合には、R又はXはそれぞれすべて同じでもよいし、異なっていてもよい。代表的なFASとしては、ヘプタデフルオロテトラヒドロデシルトリエトキシシラン、ヘプタデカフルオロテトラヒドロデシルトリクロロシラン、トリデカフルオロテトラヒドロオクチルトリクロロシラン、トリフルオロプロピルトリメトキシシラン等のフルオロアルキルシラン(以下、FASという。)が挙げられる。 In addition, as an example of an organic silane, wettability can be reduced by using fluoroalkylsilane (FAS) having a fluoroalkyl group as R. R of FAS has a structure represented by (CF 3 ) (CF 2 ) x (CH 2 ) y (x: an integer of 0 or more and 10 or less, y: an integer of 0 or more and 4 or less), and a plurality of R Alternatively, when X is bonded to Si, R and X may all be the same or different. As typical FAS, fluoroalkylsilanes (hereinafter referred to as FAS) such as heptadefluorotetrahydrodecyltriethoxysilane, heptadecafluorotetrahydrodecyltrichlorosilane, tridecafluorotetrahydrooctyltrichlorosilane, trifluoropropyltrimethoxysilane, and the like. Is mentioned.

また、有機シランの一例として、Rにアルキル基を有するアルコキシシランを用いることにより、塗れ性を低下させることができる。アルコキシシランとしては、炭素数2〜30のアルコキシシランが好ましい。代表的には、エチルトリエトキシシラン、プロピルトリエトキシシラン、オクチルトリエトキシシラン、デシルトリエトキシシラン、オクタデシルトリエトキシシラン(ODS)、エイコシルトリエトキシシラン、トリアコンチルトリエトキシシランがあげられる。なお、長鎖アルキル基を有するシラン化合物は、特に塗れ性を低下させることが可能であり好ましい。   In addition, as an example of the organic silane, the use of alkoxysilane having an alkyl group as R can reduce the wettability. As alkoxysilane, C2-C30 alkoxysilane is preferable. Typical examples include ethyltriethoxysilane, propyltriethoxysilane, octyltriethoxysilane, decyltriethoxysilane, octadecyltriethoxysilane (ODS), eicosyltriethoxysilane, and triaconyltriethoxysilane. Note that a silane compound having a long-chain alkyl group is particularly preferable because it can reduce paintability.

また、塗れ性が低い層の組成物の一例として、フッ化炭素鎖を有する有機樹脂(フッ素系樹脂)を用いることができる。フッ素系樹脂として、ポリテトラフルオロエチレン(PTFE;四フッ化エチレン樹脂)、パーフルオロアルコキシアルカン(PFA;四フッ化エチレンパーフルオロアルキルビニルエーテル共重合樹脂)、パーフルオロエチレンプロペンコーポリマー(PFEP;四フッ化エチレン−六フッ化プロピレン共重合樹脂)、エチレン−テトラフルオロエチレンコポリマー(ETFE;四フッ化エチレン−エチレン共重合樹脂)、ポリビニリデンフルオライド(PVDF;フッ化ビニリデン樹脂)、ポリクロロトリフルオロエチレン(PCTFE;三フッ化塩化エチレン樹脂)、エチレン−クロロトリフルオロエチレンコポリマー(ECTFE;三フッ化塩化エチレン−エチレン共重合樹脂)、ポリテトラフルオロエチレン−パーフルオロジオキソールコポリマー(TFE/PDD)、ポリビニルフルオライド(PVF;フッ化ビニル樹脂)等を用いることができる。   In addition, as an example of a composition of a layer having low wettability, an organic resin having a fluorocarbon chain (fluorine resin) can be used. Examples of fluorine resins include polytetrafluoroethylene (PTFE; tetrafluoroethylene resin), perfluoroalkoxyalkane (PFA; tetrafluoroethylene perfluoroalkyl vinyl ether copolymer resin), and perfluoroethylene propene copolymer (PFEP; four fluoropolymer). Ethylene-hexafluoropropylene copolymer resin), ethylene-tetrafluoroethylene copolymer (ETFE; tetrafluoroethylene-ethylene copolymer resin), polyvinylidene fluoride (PVDF; vinylidene fluoride resin), polychlorotrifluoroethylene (PCTFE; trifluoroethylene chloride resin), ethylene-chlorotrifluoroethylene copolymer (ECTFE; trifluoroethylene chloride-ethylene copolymer resin), polytetrafluoroethylene-perfluorodioxide Rukoporima (TFE / PDD), polyvinyl fluoride (PVF; a vinyl fluoride resin), or the like can be used.

塗れ性が低い層102の組成物の溶媒としては、nーペンタン、n−ヘキサン、n−ヘプタン、n−オクタン、n−デカン、ジシクロペンタン、ベンゼン、トルエン、キシレン、デュレン、インデン、テトラヒドロナフタレン、デカヒドロナフタレン、スクワラン等の炭化水素系溶媒又はテトラヒドロフラン等を用いる。   As a solvent for the composition of the layer 102 having low wettability, n-pentane, n-hexane, n-heptane, n-octane, n-decane, dicyclopentane, benzene, toluene, xylene, durene, indene, tetrahydronaphthalene, Hydrocarbon solvents such as decahydronaphthalene and squalane or tetrahydrofuran are used.

上記材料を用いて塗れ性が低い層102を形成する場合、上記材料を、液滴吐出法、塗布法等を用いて形成する。また、上記材料を第1の導電層101表面に化学吸着させて形成してもよい。化学吸着させることで、単分子層を形成することができる。   In the case where the layer 102 with low wettability is formed using the above material, the above material is formed using a droplet discharge method, a coating method, or the like. Alternatively, the above material may be formed by chemical adsorption on the surface of the first conductive layer 101. A monomolecular layer can be formed by chemical adsorption.

単分子層で塗れ性が低い層102を形成すると、後に塗れ性が低い層の一部を分解するとき、短時間で分解することが可能である。また、厚さが均一であるため、バラツキなく塗れ性が低い層を分解することが可能である。単分子層の形成方法としては、有機シランを有する密閉容器内に基板を設置することで絶縁層表面に有機シランを化学吸着させた後、アルコールで洗浄することで単分子膜となり、塗れ性が低い層を形成することが可能である。また、有機シランを有する溶液中に、基板を浸漬することで、絶縁層表面に有機シランが化学吸着して単分子膜となり、塗れ性が低い層を形成することが可能である。   When the layer 102 with low wettability is formed as a monomolecular layer, when a part of the layer with low wettability is decomposed later, it can be decomposed in a short time. In addition, since the thickness is uniform, it is possible to disassemble a layer with low dispersion and low paintability. As a method for forming a monomolecular layer, a substrate is placed in a sealed container having an organic silane so that the organic silane is chemically adsorbed on the surface of the insulating layer and then washed with alcohol to form a monomolecular film. It is possible to form a low layer. In addition, by immersing the substrate in a solution containing organosilane, the organosilane is chemically adsorbed on the surface of the insulating layer to form a monomolecular film, and a layer with low wettability can be formed.

ここでは、塗れ性が低い層102は、FAS試薬を含む密閉容器に基板を封入し、110℃で5分以上加熱して、FASを絶縁層表面に吸着させて形成する。   Here, the layer 102 with low wettability is formed by enclosing a substrate in a sealed container containing an FAS reagent and heating the substrate at 110 ° C. for 5 minutes or more to adsorb FAS onto the surface of the insulating layer.

また、絶縁層を形成し、該表面にフッ素プラズマを照射して形成することができる。また、フッ素樹脂で形成される誘電体が設けられた電極を用意し、空気、酸素又は窒素を用いてプラズマを発生させて、絶縁層表面をプラズマ処理して塗れ性が低い層を形成することができる。フッ素系樹脂を誘電体として用いると、絶縁層表面にCF2結合が形成され、表面改質が行われ、塗れ性が低下する。 In addition, an insulating layer can be formed and the surface can be irradiated with fluorine plasma. Also, an electrode provided with a dielectric formed of a fluororesin is prepared, and plasma is generated using air, oxygen, or nitrogen, and the surface of the insulating layer is subjected to plasma treatment to form a layer with low wettability. Can do. When a fluororesin is used as a dielectric, CF 2 bonds are formed on the surface of the insulating layer, surface modification is performed, and paintability is reduced.

上記絶縁層の材料として、ポリビニルアルコール(PVA)のような水溶性樹脂を、H2O等の溶媒に混合した材料を用いることができる。また、PVAと他の水溶性樹脂を組み合わせて使用してもよい。また、アクリル樹脂、ポリイミド樹脂、メラミン樹脂、ポリエステル樹脂、ポリカーボネート樹脂、フェノール樹脂、エポキシ樹脂、ポリアセタール、ポリエーテル、ポリウレタン、ポリアミド(ナイロン)、フラン樹脂、ジアリルフタレート樹脂等の有機樹脂等を用いることができる。 As the material for the insulating layer, a material in which a water-soluble resin such as polyvinyl alcohol (PVA) is mixed with a solvent such as H 2 O can be used. Moreover, you may use combining PVA and another water-soluble resin. In addition, organic resins such as acrylic resin, polyimide resin, melamine resin, polyester resin, polycarbonate resin, phenol resin, epoxy resin, polyacetal, polyether, polyurethane, polyamide (nylon), furan resin, diallyl phthalate resin, etc. may be used. it can.

次に、塗れ性が低い層102に、フォトマスク103を用いて光104を照射する。光のエネルギーにより塗れ性が低い層102の一部が露光され、物質の結合が解離され、塗れ性が高い領域112が形成される(図1(B)、図2(B)参照)。このとき形成した塗れ性が高い領域112を上面からみた形状は、後に形成する凸状の導電層(ピラー)を上面からみた形状とほぼ同じ形状である。また、光104が照射されなかった領域は、塗れ性が低い層が残存する。残存した塗れ性が低い層を、塗れ性が低い層111と示す。なお、フォトマスクを用いずにレーザー直接描画装置を用いて塗れ性が高い領域112を形成してもよい。   Next, the layer 102 with low paintability is irradiated with light 104 using a photomask 103. A part of the layer 102 with low wettability is exposed by the energy of light, the bonding of the substance is dissociated, and the region 112 with high wettability is formed (see FIGS. 1B and 2B). The shape of the region 112 having high wettability formed at this time viewed from the upper surface is substantially the same as the shape of the convex conductive layer (pillar) to be formed later viewed from the upper surface. Further, in the region not irradiated with the light 104, a layer with low paintability remains. The remaining layer with low wettability is referred to as a layer 111 with low wettability. Note that the region 112 with high paintability may be formed using a laser direct drawing apparatus without using a photomask.

ここでは、FASの結合の一部を分解する光104として、紫外線を照射する。なお、塗れ性が低い層102とフォトマスク103との間に酸素を充填することが好ましい。酸素に紫外線を照射することにより、オゾンが発生し、FASの結合をより分解しやすくすることができる。ここで、光の照射源であるランプとフォトマスクとの間には、窒素を充填することが好ましい。窒素を充填することにより、紫外線が吸収されずフォトマスク103及び塗れ性の低い層102に照射することが可能である。   Here, ultraviolet rays are irradiated as the light 104 for decomposing part of the FAS bond. Note that oxygen is preferably filled between the layer 102 with low wettability and the photomask 103. By irradiating oxygen to ultraviolet rays, ozone is generated, and FAS bonds can be more easily decomposed. Here, it is preferable to fill nitrogen between a lamp which is an irradiation source of light and a photomask. By filling nitrogen, the photomask 103 and the layer 102 with low wettability can be irradiated without being absorbed with ultraviolet rays.

塗れ性が高い領域は、塗れ性が低い層と比較して導電性粒子を有する組成物の塗れ性が相対的に高い領域のことである。また、導電性粒子を有する組成物の接触角が相対的に異なる領域のことであり、塗れ性が高い領域とは、その表面において導電性粒子を有する組成物の接触角が小さい領域であり、塗れ性が低い層とは、その表面において導電性粒子を有する組成物の接触角が大きい領域である。   The region having high wettability is a region in which the wettability of the composition having conductive particles is relatively high compared to the layer having low wettability. In addition, the contact angle of the composition having conductive particles is a relatively different region, the region having high paintability is a region having a small contact angle of the composition having conductive particles on its surface, The layer having low wettability is a region where the contact angle of the composition having conductive particles is large on the surface thereof.

また、ぬれ性が低い領域の表面における表面エネルギーは相対的に小さい。一方、ぬれ性の高い領域の表面における表面エネルギーは、相対的に大きい。   Further, the surface energy at the surface of the low wettability region is relatively small. On the other hand, the surface energy on the surface of the highly wettable region is relatively large.

接触角が大きい領域の表面では、組成物は広がらず、はじかれる。一方、接触角が小さい領域の表面では、組成物は広がる。本発明においては、塗れ性が高い領域における導電性粒子を有する組成物の接触角(θ1と示す。)と、塗れ性が低い層における導電性粒子を有する組成物の接触角(θ2と示す。)との差は、30度以上、好ましくは40度以上であることが望ましい。即ち、θ2は、θ1より30度、好ましくは40度以上である。   On the surface of the region where the contact angle is large, the composition does not spread but is repelled. On the other hand, the composition spreads on the surface of the region having a small contact angle. In the present invention, the contact angle (shown as θ1) of the composition having conductive particles in a region with high wettability and the contact angle (θ2) of the composition having conductive particles in a layer with low wettability are shown. ) Is 30 degrees or more, preferably 40 degrees or more. That is, θ2 is 30 degrees, preferably 40 degrees or more, from θ1.

次に、塗れ性が高い領域112に、導電性粒子を有する組成物(以下、導電性ペーストと示す。)を吐出した後、乾燥、焼成して導電性材料からなる凸状の導電層(ピラー)121を形成する。凸状の導電層(ピラー)121は、導電性ペーストを吐出と焼成を繰り返すことによって積み重ねる(図1(C)、図2(C)参照。)。なお、凸状の導電層(ピラー)は導電層(多層配線)として機能する。   Next, a composition having conductive particles (hereinafter referred to as a conductive paste) is discharged to the region 112 having high wettability, and then dried and baked to form a convex conductive layer (pillar made of a conductive material). ) 121 is formed. The convex conductive layers (pillars) 121 are stacked by repeatedly discharging and baking the conductive paste (see FIGS. 1C and 2C). The convex conductive layer (pillar) functions as a conductive layer (multilayer wiring).

導電性ペーストとしては、径が数nm〜数μmの導電体粒子を有機樹脂に溶解又は分散させたものを用いる。導電性粒子としては、Ag、Au、Cu、Ni、Pt、Pd、Ir、Rh、W、Al、Ta、Mo、Cd、Zn、Fe、Ti、Zr、及びBaのいずれか一つ以上の金属粒子、ハロゲン化銀の微粒子等、又は分散性ナノ粒子を用いることができる。また、これらの材料を積層して凸状の導電層(ピラー)121を形成することができる。また有機樹脂は、金属粒子のバインダー、溶媒、分散剤、及び被覆剤として機能する有機樹脂から選ばれた一つ又は複数を用いることができる。代表的には、エポキシ樹脂、珪素樹脂等の有機樹脂が挙げられる。   As the conductive paste, a conductive paste having a diameter of several nm to several μm dissolved or dispersed in an organic resin is used. The conductive particles include at least one of Ag, Au, Cu, Ni, Pt, Pd, Ir, Rh, W, Al, Ta, Mo, Cd, Zn, Fe, Ti, Zr, and Ba. Grains, silver halide grains, etc., or dispersible nanoparticles can be used. Further, a convex conductive layer (pillar) 121 can be formed by stacking these materials. As the organic resin, one or more selected from organic resins that function as a binder, a solvent, a dispersant, and a coating agent for metal particles can be used. Typically, an organic resin such as an epoxy resin or a silicon resin can be given.

導電性ペーストは、液滴吐出法等を用いて、塗れ性が高い領域112に塗布する。なお、凸状の導電層(ピラー)は、導電性粒子が3次元に不規則に重なり合って形成されている。即ち、3次元凝集体粒子で構成されている。このため、表面は微細な凹凸を有する。また、導電性ペーストの加熱温度及びその時間により、導電性粒子が溶融し導電性粒子の集合体となる。このときの集合体の大きさは、導電性ペーストの加熱温度及びその時間により増大するため、表面の高低差が大きい層となる。なお、導電性粒子が溶融した領域は、多結晶構造となる場合もある。   The conductive paste is applied to the highly wettable region 112 by a droplet discharge method or the like. The convex conductive layer (pillar) is formed by three-dimensionally overlapping conductive particles irregularly. That is, it is composed of three-dimensional aggregate particles. For this reason, the surface has fine unevenness. Further, depending on the heating temperature and the time of the conductive paste, the conductive particles melt and become an aggregate of conductive particles. Since the size of the aggregate at this time increases depending on the heating temperature and time of the conductive paste, it becomes a layer having a large surface level difference. Note that the region where the conductive particles are melted may have a polycrystalline structure.

また、加熱温度、雰囲気、時間により導電層には、有機物で形成されるバインダーが残存する。また、導電性ペーストとして、径が数nm〜数十nmの銀粒子を有する組成物を用いる。   Moreover, the binder formed with an organic substance remains in the conductive layer depending on the heating temperature, atmosphere, and time. In addition, a composition having silver particles having a diameter of several nm to several tens of nm is used as the conductive paste.

なお、導電性ペーストの吐出領域の外延には、塗れ性が低い層が形成されているため、導電性ペーストが塗れ広がらず、均一な幅にピラー径を制御できる。この結果、ばらつきの少ない導電性材料からなる凸状の導電層(ピラー)121を形成することができる。   Note that since the layer having low wettability is formed in the outer extension of the discharge region of the conductive paste, the conductive paste is not spread and the pillar diameter can be controlled to a uniform width. As a result, a convex conductive layer (pillar) 121 made of a conductive material with little variation can be formed.

次に、塗れ性が低い層111にレーザあるいは光224を照射する(図1(D)参照。)。光のエネルギーにより塗れ性が低い層111が露光され、物質の結合が解離される(図1(E)、図2(D)参照。)。   Next, the layer 111 having low wettability is irradiated with a laser or light 224 (see FIG. 1D). The layer 111 having low wettability is exposed by the energy of light, and the bonding of substances is dissociated (see FIGS. 1E and 2D).

ここでは、FASの結合を分解する光224として、紫外線を照射する。なお、塗れ性が低い層111とランプとの間には、酸素を充填することが好ましい。酸素に紫外線を照射することにより、オゾンが発生し、FASの結合をより分解しやすくすることができる。   Here, ultraviolet rays are irradiated as the light 224 for decomposing FAS bonds. Note that oxygen is preferably filled between the lamp 111 and the layer 111 having low wettability. By irradiating oxygen to ultraviolet rays, ozone is generated, and FAS bonds can be more easily decomposed.

次いで、塗布法などにより、凸状の導電層(ピラー)121を埋め込み、頂部が露出するように層間絶縁膜160を形成する。または、凸状の導電層(ピラー)121を被うように層間絶縁膜160を形成した後、頂部を露出させてもよい。ここで形成する層間絶縁膜としては、アクリル、ポリイミド等の有機樹脂、有機溶媒中に溶かされた絶縁膜材料を塗布した後熱処理により被膜を形成する所謂、塗布珪素酸化膜(Spin on Glass、以下「SOG」ともいう。)、シロキサンポリマー等の焼成によりシロキサン結合を形成する材料等が挙げられる。また、層間絶縁膜160は、塗布法に限定されず、気相成長法やスパッタリング法により形成された酸化珪素膜等の無機絶縁膜も用いることができる。また、保護膜として窒化珪素膜をPCVD法やスパッタ法で形成した後、塗布法により絶縁膜を積層してもよい。   Next, a convex conductive layer (pillar) 121 is embedded by a coating method or the like, and an interlayer insulating film 160 is formed so that the top is exposed. Alternatively, after the interlayer insulating film 160 is formed so as to cover the convex conductive layer (pillar) 121, the top portion may be exposed. As the interlayer insulating film formed here, a so-called coated silicon oxide film (Spin on Glass, hereinafter) in which an organic resin such as acrylic or polyimide, an insulating film material dissolved in an organic solvent is applied and then a heat treatment is formed. Also referred to as “SOG”), a material that forms a siloxane bond by firing a siloxane polymer or the like. The interlayer insulating film 160 is not limited to a coating method, and an inorganic insulating film such as a silicon oxide film formed by a vapor deposition method or a sputtering method can also be used. Alternatively, a silicon nitride film may be formed as a protective film by a PCVD method or a sputtering method, and then an insulating film may be stacked by a coating method.

また、液滴吐出法により層間絶縁膜160を形成してもよい。また、凸状の導電層(ピラー)121を本焼成する前に層間絶縁膜160を液滴吐出法により形成し、同時に本焼成してもよい。また、層間絶縁膜160は平坦化されていてもよい。   Alternatively, the interlayer insulating film 160 may be formed by a droplet discharge method. Alternatively, the interlayer insulating film 160 may be formed by a droplet discharge method before firing the convex conductive layer (pillar) 121 and simultaneously fired. Further, the interlayer insulating film 160 may be planarized.

なお、塗布法や液滴吐出法により層間絶縁膜160を形成する際、スキージではなく、エアナイフで表面におけるミクロの凹凸を平坦化させた後、本焼成を行うことが好ましい。   Note that when the interlayer insulating film 160 is formed by a coating method or a droplet discharge method, it is preferable to perform the main baking after flattening micro unevenness on the surface with an air knife instead of a squeegee.

次いで、全面エッチバックにより凸状の導電層(ピラー)121上の層間絶縁膜を除去して凸状の導電層(ピラー)121を露出させる。また、他の方法としては、化学的機械研磨(CMP)により、層間絶縁膜を研削し、その後、層間絶縁膜を全面エッチバックすることにより、凸状の導電層(ピラー)121を露出させることができる。   Next, the interlayer insulating film on the convex conductive layer (pillar) 121 is removed by etching back the entire surface to expose the convex conductive layer (pillar) 121. As another method, the convex insulating layer (pillar) 121 is exposed by grinding the interlayer insulating film by chemical mechanical polishing (CMP) and then etching back the entire surface of the interlayer insulating film. Can do.

次いで、層間絶縁膜160上に凸状の導電層(ピラー)121と接する第2の導電層(導体)170を形成する(図1(F)、図2(E)参照。)。なお、液滴吐出法または印刷法によりインジウム錫酸化物(ITO)、酸化珪素を含むインジウム錫酸化物、酸化亜鉛(ZnO)、酸化スズ(SnO2)等を含む組成物からなる所定のパターンを形成し、焼成して第2の導電層を形成してもよい。また液滴吐出法によりAg(銀)、Au(金)、Cu(銅)、W(タングステン)、Al(アルミニウム)等の金属の粒子を主成分とした組成物を用いて形成することもできる。他の方法としては、スパッタリング法により透明導電膜、若しくは光反射性の導電膜を形成して、液滴吐出法によりマスクパターンを形成し、エッチングを組み合わせて形成してもよい。 Next, a second conductive layer (conductor) 170 in contact with the convex conductive layer (pillar) 121 is formed over the interlayer insulating film 160 (see FIGS. 1F and 2E). A predetermined pattern made of a composition containing indium tin oxide (ITO), indium tin oxide containing silicon oxide, zinc oxide (ZnO), tin oxide (SnO 2 ), or the like is formed by a droplet discharge method or a printing method. It may be formed and fired to form the second conductive layer. Further, it can also be formed by a droplet discharge method using a composition containing metal particles such as Ag (silver), Au (gold), Cu (copper), W (tungsten), Al (aluminum) as a main component. . As another method, a transparent conductive film or a light reflective conductive film may be formed by a sputtering method, a mask pattern may be formed by a droplet discharge method, and etching may be combined.

本実施形態を用いて第1の導電層と第2の導電層を接続する凸状の導電層(多層配線)を形成することによって、低コストで歩度まりのよい半導体装置を作製することが可能である。   By using this embodiment to form a convex conductive layer (multilayer wiring) that connects the first conductive layer and the second conductive layer, it is possible to manufacture a semiconductor device with low cost and good yield. It is.

(実施形態2)
本実施形態では、有機樹脂で形成されるマスクを用いて選択的に塗れ性が低い層を形成することを特徴とする。
(Embodiment 2)
This embodiment is characterized in that a layer with low paintability is selectively formed using a mask formed of an organic resin.

基板100上に第1の導電層(導体又は半導体)101(ここでは半導体を例示する。)を形成し、第1の導電層101上に所望の形状を有する有機樹脂層200を形成する。ここで形成した有機樹脂層200を上面からみた形状と、後に形成する凸状の導電層(ピラー)を上面から見た形状はほぼ同じ形状である。   A first conductive layer (conductor or semiconductor) 101 (here, a semiconductor is illustrated) is formed over the substrate 100, and an organic resin layer 200 having a desired shape is formed over the first conductive layer 101. The shape of the organic resin layer 200 formed here when viewed from the top and the shape of the convex conductive layer (pillar) to be formed later when viewed from the top are substantially the same.

有機樹脂層200は、液滴吐出法や印刷法により後に凸状の導電層(ピラー)を形成する領域に上記樹脂層の材料を塗布した後、焼成して形成する。また、塗布法を用いて全面に有機樹脂層の材料を塗布し焼成した後、凸状の導電層(ピラー)を形成する領域に残存するようにエッチングしてもよい。   The organic resin layer 200 is formed by applying the material of the resin layer to a region where a convex conductive layer (pillar) is to be formed later by a droplet discharge method or a printing method, and then baking it. Alternatively, the organic resin layer material may be applied and baked on the entire surface using a coating method, and then etched so as to remain in a region where a convex conductive layer (pillar) is formed.

次に、第1の導電層101上に塗れ性が低い層220を形成する(図3(A)参照。)。塗れ性が低い層220をフッ素系樹脂やアルキル樹脂で形成する場合、第1の導電層101及び有機樹脂層200上に塗れ性の低い層が形成される。このときの、有機樹脂層200を形成する組成物としては、ポリイミド、ポリアミド、ベンゾシクロブテン、アクリル、エポキシ樹脂、ポリエステル、ポリカーボネート樹脂、フェノール樹脂、ポリアセタール、ポリエーテル、フラン樹脂、ジアリルフタレート樹脂、ノボラック樹脂、メラミン樹脂、珪素樹脂等の有機樹脂を用いることができる。なお、有機樹脂層200は、感光性を有する有機樹脂で形成することが出来る。この場合、有機樹脂層は、所定の形状に露光・現像して形成することができる。   Next, a layer 220 having low wettability is formed over the first conductive layer 101 (see FIG. 3A). When the layer 220 with low wettability is formed using a fluorine-based resin or an alkyl resin, a layer with low wettability is formed over the first conductive layer 101 and the organic resin layer 200. As the composition for forming the organic resin layer 200 at this time, polyimide, polyamide, benzocyclobutene, acrylic, epoxy resin, polyester, polycarbonate resin, phenol resin, polyacetal, polyether, furan resin, diallyl phthalate resin, novolak An organic resin such as a resin, a melamine resin, or a silicon resin can be used. Note that the organic resin layer 200 can be formed using a photosensitive organic resin. In this case, the organic resin layer can be formed by exposure and development into a predetermined shape.

一方、塗れ性が低い層を有機シランで形成する場合、有機樹脂層200の表面に水酸基を有すると、有機樹脂層200上にも塗れ性の低い層が形成される。表面に水酸基有する有機樹脂としては、フェノール樹脂、エポキシ樹脂、ノボラック樹脂等があげられる。   On the other hand, when a layer with low wettability is formed with organosilane, if the surface of the organic resin layer 200 has a hydroxyl group, a layer with low wettability is also formed on the organic resin layer 200. Examples of the organic resin having a hydroxyl group on the surface include a phenol resin, an epoxy resin, and a novolac resin.

また、表面に水酸基を有しない有機樹脂でも、大気下でプラズマ処理することで、表面に水酸基を形成することが可能である。このため、大気下でプラズマ処理を行うことで、水酸基を有しないポリイミド、ポリアミド、ベンゾシクロブテン、アクリル、ポリエステル、ポリカーボネート樹脂、ポリアセタール、ポリエーテル、フラン樹脂、ジアリルフタレート樹脂、メラミン樹脂、珪素樹脂等の有機樹脂上に、塗れ性が低い層を形成することが可能である。   Further, even with an organic resin having no hydroxyl group on the surface, it is possible to form a hydroxyl group on the surface by performing plasma treatment in the atmosphere. For this reason, by performing plasma treatment in the atmosphere, polyimide, polyamide, benzocyclobutene, acrylic, polyester, polycarbonate resin, polyacetal, polyether, furan resin, diallyl phthalate resin, melamine resin, silicon resin, etc. that do not have a hydroxyl group A layer having low wettability can be formed on the organic resin.

なお、表面に水酸基を有さない有機樹脂で有機樹脂層200を形成すると、有機樹脂層200上には塗れ性の低い層が形成されず、第1の導電層101上にのみ形成される。この場合、選択的に塗れ性が低い層を形成することができる。   Note that when the organic resin layer 200 is formed using an organic resin having no hydroxyl group on the surface, a layer with low wettability is not formed on the organic resin layer 200 and is formed only on the first conductive layer 101. In this case, a layer having low paintability can be selectively formed.

ここでは、第1の導電層101を酸化珪素膜で形成し、有機樹脂層200をエポキシ樹脂で形成し、塗れ性が低い層220をFASで形成する。このため、塗れ性の低い層220は、第1の導電層101及び有機樹脂層200表面に形成される。   Here, the first conductive layer 101 is formed using a silicon oxide film, the organic resin layer 200 is formed using an epoxy resin, and the layer 220 having low wettability is formed using FAS. For this reason, the layer 220 with low wettability is formed on the surfaces of the first conductive layer 101 and the organic resin layer 200.

次に、有機樹脂層200を除去し、塗れ性が高い領域112を形成する。有機樹脂層402は、剥離液等を用いてウエットエッチングする。このとき、塗れ性が低い層111を除去せず、有機樹脂層を選択的に除去する剥離液を選択する(図3(B)参照。)。   Next, the organic resin layer 200 is removed, and a region 112 with high paintability is formed. The organic resin layer 402 is wet etched using a stripping solution or the like. At this time, a remover that selectively removes the organic resin layer is selected without removing the layer 111 having low wettability (see FIG. 3B).

次に、塗れ性が高い領域112に、導電性ペーストを塗布又は吐出、乾燥、焼成して凸状の導電層(ピラー)121を形成する(図3(C)参照。)。   Next, a conductive paste is applied or discharged, dried, and fired in the region 112 with high wettability to form a convex conductive layer (pillar) 121 (see FIG. 3C).

次に、塗れ性が低い層111にレーザあるいは光224を照射する(図3(D)参照。)。光のエネルギーにより塗れ性が低い層111が露光され、物質の結合が解離される(図3(E)参照。)。   Next, the layer 111 having low wettability is irradiated with a laser or light 224 (see FIG. 3D). The layer 111 having low wettability is exposed to light energy, and the bonding of substances is dissociated (see FIG. 3E).

次に、層間絶縁膜160を形成する。次いで、全面エッチバックにより凸状の導電層(ピラー)121上の層間絶縁膜を除去して凸状の導電層(ピラー)121を露出させる。また、他の方法としては、化学的機械研磨(CMP)により、層間絶縁膜を研削し、その後、層間絶縁膜を全面エッチバックすることにより、凸状の導電層(ピラー)121を露出させることができる。   Next, an interlayer insulating film 160 is formed. Next, the interlayer insulating film on the convex conductive layer (pillar) 121 is removed by etching back the entire surface to expose the convex conductive layer (pillar) 121. As another method, the convex insulating layer (pillar) 121 is exposed by grinding the interlayer insulating film by chemical mechanical polishing (CMP) and then etching back the entire surface of the interlayer insulating film. Can do.

次いで、層間絶縁膜160上に凸状の導電層(ピラー)121と接する第2の導電層(導体)170を形成する(図3(F)参照)。   Next, a second conductive layer (conductor) 170 in contact with the convex conductive layer (pillar) 121 is formed over the interlayer insulating film 160 (see FIG. 3F).

本実施形態を用いて第1の導電層と第2の導電層を接続する凸状の導電層(多層配線)を形成することによって、低コストで歩度まりのよい半導体装置を作製することが可能である。   By using this embodiment to form a convex conductive layer (multilayer wiring) that connects the first conductive layer and the second conductive layer, it is possible to manufacture a semiconductor device with low cost and good yield. It is.

(実施形態3)
本実施形態では、基板上にフォトマスクを用いて塗れ性の異なる領域を形成し、塗れ性が高い領域に凸状の導電層を形成する工程について、図4を用いて説明する。なお、本実施形態では実施形態1とは異なり、凸状の導電層を形成した後、導電層を形成する方法について示す。まず、基板100上に無機絶縁層201を形成する。
(Embodiment 3)
In this embodiment, a process of forming regions with different wettability using a photomask on a substrate and forming a convex conductive layer in a region with high wettability will be described with reference to FIGS. Note that in this embodiment, unlike Embodiment 1, a method for forming a conductive layer after forming a convex conductive layer is described. First, the inorganic insulating layer 201 is formed over the substrate 100.

無機絶縁層201としては、酸化珪素(SiOx)、窒化珪素(SiNx)、酸化窒化珪素(SiOxNy)(x>y)、窒化酸化珪素(SiNxOy)(x>y)、窒化アルミニウム(AlN)等を、CVD法、プラズマCVD法、スパッタリング法等の手法により形成する。ここでは、無機絶縁層201は、スパッタリング法により酸化珪素を有する層で形成する。   As the inorganic insulating layer 201, silicon oxide (SiOx), silicon nitride (SiNx), silicon oxynitride (SiOxNy) (x> y), silicon nitride oxide (SiNxOy) (x> y), aluminum nitride (AlN), or the like is used. It is formed by a technique such as CVD, plasma CVD, or sputtering. Here, the inorganic insulating layer 201 is formed using a layer containing silicon oxide by a sputtering method.

続いて、無機絶縁層201上に塗れ性が低い層202を形成する(図4(A)参照。)。次に、塗れ性が低い層202に、フォトマスク103を用いて光104を照射する。光のエネルギーにより塗れ性が低い層202の一部が露光され、物質の結合が解離され、塗れ性が高い領域112が形成される(図4(B)参照)。ここで形成した塗れ性の高い領域112を上面からみた形状と、後に形成する凸状の導電層(ピラー)を上面からみた形状はほぼ同じ形状である。また、光104が照射されなかった領域は、塗れ性が低い層が残存する。残存した塗れ性が低い層を、塗れ性が低い層211と示す。なお、フォトマスク103を用いずにレーザ直接描画を用いてもよい。   Subsequently, a layer 202 having low wettability is formed over the inorganic insulating layer 201 (see FIG. 4A). Next, the layer 104 with low paintability is irradiated with light 104 using the photomask 103. A part of the layer 202 with low wettability is exposed by the energy of light, the bonding of the substance is dissociated, and the region 112 with high wettability is formed (see FIG. 4B). The shape of the region 112 having high wettability formed here viewed from the top surface and the shape of the convex conductive layer (pillar) to be formed later viewed from the top surface are substantially the same. Further, in the region not irradiated with the light 104, a layer with low paintability remains. The remaining layer with low wettability is referred to as a layer 211 with low wettability. Note that direct laser writing may be used without using the photomask 103.

次に、塗れ性が高い領域112に、導電性ペーストを吐出した後、乾燥、焼成して導電性材料からなる凸状の導電層(ピラー)121を形成する。凸状の導電層(ピラー)121は、導電性ペーストを吐出と焼成を繰り返すことによって積み重ねる(図4(C)参照。)。   Next, a conductive paste is discharged to the highly wettable region 112, and then dried and baked to form a convex conductive layer (pillar) 121 made of a conductive material. The convex conductive layers (pillars) 121 are stacked by repeating discharge and baking of the conductive paste (see FIG. 4C).

なお、導電性ペーストの吐出領域の外延には、塗れ性が低い層211が形成されているため、導電性ペーストが塗れ広がらず、均一な幅にピラー径を制御できる。この結果、ばらつきの少ない導電性材料からなる凸状の導電層(ピラー)121を形成することができる。   In addition, since the low-paintability layer 211 is formed in the outer extension of the discharge region of the conductive paste, the conductive paste is not spread and the pillar diameter can be controlled to a uniform width. As a result, a convex conductive layer (pillar) 121 made of a conductive material with little variation can be formed.

次に、塗れ性が低い層211にフォトマスク103を用いて光104を照射する(図4(D)参照。)。光のエネルギーにより塗れ性が低い層211が露光され、物質の結合が解離され、塗れ性が高い領域212と塗れ性が低い層213が形成される(図4(E)参照。)。ここで形成する塗れ性の高い領域を上面からみた形状と、後に形成する第1の導電層を上面からみた形状はほぼ同じ形状である。また、フォトマスクを用いずレーザ直接描画を用いて塗れ性が高い層212を形成してもよい。   Next, the layer 104 with low wettability is irradiated with light 104 using the photomask 103 (see FIG. 4D). The layer 211 with low wettability is exposed by the energy of light, the bonding of substances is dissociated, and the region 212 with high wettability and the layer 213 with low wettability are formed (see FIG. 4E). The shape of the region with high wettability formed here viewed from the top surface is substantially the same as the shape of the first conductive layer formed later viewed from the top surface. Alternatively, the layer 212 with high paintability may be formed using laser direct drawing without using a photomask.

続いて塗れ性が高い領域212に導電材料を含む組成物を吐出して第1の導電層214を形成した後、塗れ性が低い層213をレーザあるいは光224を照射することにより除去する(図4(F)参照。)。次に、層間絶縁膜160を形成する。   Subsequently, a composition containing a conductive material is discharged to the region 212 with high wettability to form the first conductive layer 214, and then the layer 213 with low wettability is removed by irradiation with a laser or light 224 (see FIG. 4 (F).) Next, an interlayer insulating film 160 is formed.

次いで、全面エッチバックにより凸状の導電層(ピラー)121上の層間絶縁膜を除去して凸状の導電層(ピラー)121を露出させる。また、他の方法としては、化学的機械研磨(CMP)により、層間絶縁膜を研削し、その後、層間絶縁膜を全面エッチバックすることにより、凸状の導電層(ピラー)121を露出させることができる。   Next, the interlayer insulating film on the convex conductive layer (pillar) 121 is removed by etching back the entire surface to expose the convex conductive layer (pillar) 121. As another method, the convex insulating layer (pillar) 121 is exposed by grinding the interlayer insulating film by chemical mechanical polishing (CMP) and then etching back the entire surface of the interlayer insulating film. Can do.

次いで、層間絶縁膜160上に凸状の導電層(ピラー)121と接する第2の導電層(導体)170を形成する(図4(G)参照)。   Next, a second conductive layer (conductor) 170 in contact with the convex conductive layer (pillar) 121 is formed over the interlayer insulating film 160 (see FIG. 4G).

本実施形態を用いて第1の導電層と第2の導電層を接続する凸状の導電層(多層配線)を形成することによって、低コストで歩度まりのよい半導体装置を作製することが可能である。   By using this embodiment to form a convex conductive layer (multilayer wiring) that connects the first conductive layer and the second conductive layer, it is possible to manufacture a semiconductor device with low cost and good yield. It is.

(実施形態4)
本実施形態では、有機樹脂で形成されるマスクを用いて選択的に塗れ性が低い層を形成することを特徴とする。なお、本実施形態では実施形態2とは異なり、凸状の導電層を形成した後、導電層を形成する方法について示す。
(Embodiment 4)
This embodiment is characterized in that a layer with low paintability is selectively formed using a mask formed of an organic resin. Note that in this embodiment, unlike Embodiment 2, a method of forming a conductive layer after forming a convex conductive layer is described.

基板100上に無機絶縁層201を形成し、無機絶縁層201上に所望の形状を有する有機樹脂層402を形成する。ここで形成した有機樹脂層402を上面からみた形状と、後に形成する凸状の導電層(ピラー)を上面からみた形状はほぼ同じ形状である。   An inorganic insulating layer 201 is formed over the substrate 100, and an organic resin layer 402 having a desired shape is formed over the inorganic insulating layer 201. The shape of the organic resin layer 402 formed here when viewed from the top and the shape of the convex conductive layer (pillar) to be formed later when viewed from the top are substantially the same.

有機樹脂層402は、液滴吐出法や印刷法により後に凸状の導電層(ピラー)を形成する領域に上記樹脂層の材料を塗布した後、焼成して形成する。また、塗布法を用いて全面に有機樹脂層の材料を塗布し焼成した後、凸状の導電層(ピラー)を形成する領域に残存するようにエッチングしてもよい。   The organic resin layer 402 is formed by applying the resin layer material to a region where a convex conductive layer (pillar) will be formed later by a droplet discharge method or a printing method, and then baking it. Alternatively, the organic resin layer material may be applied and baked on the entire surface using a coating method, and then etched so as to remain in a region where a convex conductive layer (pillar) is formed.

次に、無機絶縁層201上に塗れ性が低い層403を形成する(図5(A)参照。)。塗れ性が低い層403をフッ素系樹脂やアルキル樹脂で形成する場合、無機絶縁層201及び有機樹脂層402上に塗れ性の低い層が形成される。このときの、有機樹脂層402を形成する組成物としては、ポリイミド、ポリアミド、ベンゾシクロブテン、アクリル、エポキシ樹脂、ポリエステル、ポリカーボネート樹脂、フェノール樹脂、ポリアセタール、ポリエーテル、フラン樹脂、ジアリルフタレート樹脂、ノボラック樹脂、メラミン樹脂、珪素樹脂等の有機樹脂を用いることができる。なお、有機樹脂層402は、感光性を有する有機樹脂で形成することが出来る。この場合、有機樹脂層は、所定の形状に露光・現像して形成することができる。   Next, a layer 403 with low wettability is formed over the inorganic insulating layer 201 (see FIG. 5A). In the case where the layer 403 with low wettability is formed using a fluorine-based resin or an alkyl resin, a layer with low wettability is formed over the inorganic insulating layer 201 and the organic resin layer 402. As the composition for forming the organic resin layer 402 at this time, polyimide, polyamide, benzocyclobutene, acrylic, epoxy resin, polyester, polycarbonate resin, phenol resin, polyacetal, polyether, furan resin, diallyl phthalate resin, novolak An organic resin such as a resin, a melamine resin, or a silicon resin can be used. Note that the organic resin layer 402 can be formed using a photosensitive organic resin. In this case, the organic resin layer can be formed by exposure and development into a predetermined shape.

一方、塗れ性が低い層を有機シランで形成する場合、有機樹脂層402の表面に水酸基を有すると、有機樹脂層402上にも塗れ性の低い層が形成される。表面に水酸基有する有機樹脂としては、フェノール樹脂、エポキシ樹脂、ノボラック樹脂等があげられる。   On the other hand, when a layer with low wettability is formed with organosilane, if the surface of the organic resin layer 402 has a hydroxyl group, a layer with low wettability is also formed on the organic resin layer 402. Examples of the organic resin having a hydroxyl group on the surface include a phenol resin, an epoxy resin, and a novolac resin.

また、表面に水酸基を有しない有機樹脂でも、大気下でプラズマ処理することで、表面に水酸基を形成することが可能である。このため、大気下でプラズマ処理を行うことで、ポリイミド、ポリアミド、ベンゾシクロブテン、アクリル、ポリエステル、ポリカーボネート樹脂、ポリアセタール、ポリエーテル、フラン樹脂、ジアリルフタレート樹脂、メラミン樹脂、珪素樹脂等の水酸基を有しない有機樹脂上に、塗れ性が低い層を形成することが可能である。   Further, even with an organic resin having no hydroxyl group on the surface, it is possible to form a hydroxyl group on the surface by performing plasma treatment in the atmosphere. For this reason, by performing plasma treatment in the air, it has hydroxyl groups such as polyimide, polyamide, benzocyclobutene, acrylic, polyester, polycarbonate resin, polyacetal, polyether, furan resin, diallyl phthalate resin, melamine resin, and silicon resin. It is possible to form a layer with low wettability on the organic resin that is not.

なお、表面に水酸基を有さない有機樹脂で有機樹脂層402を形成すると、有機樹脂層402上には塗れ性の低い層が形成されず、無機絶縁層201上にのみ形成される。この場合、選択的に塗れ性が低い層を形成することができる。   Note that when the organic resin layer 402 is formed using an organic resin having no hydroxyl group on the surface, a layer with low wettability is not formed over the organic resin layer 402 and is formed only over the inorganic insulating layer 201. In this case, a layer having low paintability can be selectively formed.

ここでは、無機絶縁層201を酸化珪素膜で形成し、有機樹脂層402をエポキシ樹脂で形成し、塗れ性が低い層403をFASで形成する。このため、塗れ性の低い層403は、無機絶縁層201及び有機樹脂層402表面に形成される。   Here, the inorganic insulating layer 201 is formed using a silicon oxide film, the organic resin layer 402 is formed using an epoxy resin, and the layer 403 with low wettability is formed using FAS. Therefore, the layer 403 with low wettability is formed on the surfaces of the inorganic insulating layer 201 and the organic resin layer 402.

次に、有機樹脂層402を除去し、塗れ性が高い領域112を形成する。有機樹脂層402は、剥離液等を用いてウエットエッチングする。このとき、塗れ性が低い層211を除去せず、有機樹脂層を選択的に除去する剥離液を選択する(図5(B)参照。)。   Next, the organic resin layer 402 is removed, and a region 112 with high paintability is formed. The organic resin layer 402 is wet etched using a stripping solution or the like. At this time, a remover that selectively removes the organic resin layer is selected without removing the layer 211 having low wettability (see FIG. 5B).

次に、塗れ性が高い領域112に、導電性ペーストを塗布又は吐出、乾燥、焼成して凸状の導電層(ピラー)121を形成する(図5(C)参照。)。   Next, a conductive paste is applied or discharged, dried, and fired in the region 112 with high wettability to form a convex conductive layer (pillar) 121 (see FIG. 5C).

次に、塗れ性が低い層211にフォトマスク103を用いて光104を照射する(図5(D)参照。)。光のエネルギーにより塗れ性が低い層211が露光され、物質の結合が解離され、塗れ性が高い領域212と塗れ性が低い層213が形成される(図5(E)参照。)。ここで形成した塗れ性の高い領域を上面からみた形状と、後に形成する第1の導電層を上面からみた形状はほぼ同じ形状である。また、フォトマスクを用いずレーザ直接描画を用いて塗れ性が高い層212を形成してもよい。   Next, the layer 104 with low wettability is irradiated with light 104 using the photomask 103 (see FIG. 5D). The layer 211 with low wettability is exposed by the energy of light, the bonding of substances is dissociated, and the region 212 with high wettability and the layer 213 with low wettability are formed (see FIG. 5E). The shape of the region with high wettability formed here viewed from the top surface is substantially the same as the shape of the first conductive layer formed later viewed from the top surface. Alternatively, the layer 212 with high paintability may be formed using laser direct drawing without using a photomask.

続いて塗れ性が高い領域212に第1の導電層214を形成した後、塗れ性が低い層213をレーザあるいは光224を照射することにより除去する(図5(F)参照。)。次に、層間絶縁膜160を形成する。   Next, after the first conductive layer 214 is formed in the region 212 with high wettability, the layer 213 with low wettability is removed by irradiation with a laser or light 224 (see FIG. 5F). Next, an interlayer insulating film 160 is formed.

次いで、全面エッチバックにより凸状の導電層(ピラー)121上の層間絶縁膜を除去して凸状の導電層(ピラー)121を露出させる。また、他の方法としては、化学的機械研磨(CMP)により、層間絶縁膜を研削し、その後、層間絶縁膜を全面エッチバックすることにより、凸状の導電層(ピラー)121を露出させることができる。   Next, the interlayer insulating film on the convex conductive layer (pillar) 121 is removed by etching back the entire surface to expose the convex conductive layer (pillar) 121. As another method, the convex insulating layer (pillar) 121 is exposed by grinding the interlayer insulating film by chemical mechanical polishing (CMP) and then etching back the entire surface of the interlayer insulating film. Can do.

次いで、層間絶縁膜160上に凸状の導電層(ピラー)121と接する第2の導電層(導体)170を形成する(図5(G)参照)。   Next, a second conductive layer (conductor) 170 in contact with the convex conductive layer (pillar) 121 is formed over the interlayer insulating film 160 (see FIG. 5G).

本実施形態を用いて第1の導電層と第2の導電層を接続する凸状の導電層(多層配線)を形成することによって、低コストで歩度まりのよい半導体装置を作製することが可能である。   By using this embodiment to form a convex conductive layer (multilayer wiring) that connects the first conductive layer and the second conductive layer, it is possible to manufacture a semiconductor device with low cost and good yield. It is.

(実施形態5)
本実施形態では、フォトマスクを使用せずに、塗れ性が低い層を露光することを特徴とする。
(Embodiment 5)
This embodiment is characterized in that a layer having low paintability is exposed without using a photomask.

基板100上に無機絶縁層201を形成し、無機絶縁層201上に所望の形状を有する光触媒層451を形成し、光触媒層451及び無機絶縁層201上に塗れ性が低い層452を形成する(図6(A)参照。)。なお、ここで形成した光触媒層451を上面からみた形状と、後に形成する凸状の導電層を上面からみた形状はほぼ同じ形状である。   An inorganic insulating layer 201 is formed over the substrate 100, a photocatalyst layer 451 having a desired shape is formed over the inorganic insulating layer 201, and a layer 452 with low wettability is formed over the photocatalyst layer 451 and the inorganic insulating layer 201 ( (See FIG. 6A.) Note that the shape of the photocatalyst layer 451 formed here when viewed from the top is substantially the same as the shape of the convex conductive layer formed later when viewed from the top.

光触媒層451としては、酸化チタン(TiOx)、チタン酸ストロンチウム(SrTiO3)等のチタン酸塩(MTiO3)、タンタル酸塩(MTaO3)、ニオブ酸塩(M4Nb617)(いずれもMは金属元素)、硫化カドミウム(CdS)、硫化亜鉛(ZnS)、セレン化カドミウム(CdSe)、タンタル酸カリウム(KTaO3)、酸化ジルコニウム(ZrO2)、酸化ニオブ(Nb25)、酸化亜鉛(ZnO)、酸化鉄(Fe23)、酸化タングステン(WO3)等を用いて形成する。 As the photocatalyst layer 451, titanate (MTiO 3 ) such as titanium oxide (TiOx) or strontium titanate (SrTiO 3 ), tantalate (MTaO 3 ), niobate (M 4 Nb 6 O 17 ) (any) M is a metal element), cadmium sulfide (CdS), zinc sulfide (ZnS), cadmium selenide (CdSe), potassium tantalate (KTaO 3 ), zirconium oxide (ZrO 2 ), niobium oxide (Nb 2 O 5 ), It is formed using zinc oxide (ZnO), iron oxide (Fe 2 O 3 ), tungsten oxide (WO 3 ), or the like.

光触媒層451は、スパッタリング法、プラズマCVD法、蒸着法、ゾルゲル法、逆相ミセル法、電気泳動法、スピンコーティング法、液滴吐出法、プラズマスプレー法等を用いて形成する。   The photocatalyst layer 451 is formed by a sputtering method, a plasma CVD method, an evaporation method, a sol-gel method, a reversed phase micelle method, an electrophoresis method, a spin coating method, a droplet discharge method, a plasma spray method, or the like.

ここでは、光触媒層451として、ゾルゲル法により酸化チタン層を形成する。   Here, a titanium oxide layer is formed as the photocatalyst layer 451 by a sol-gel method.

ここでは、光触媒層451を活性化する光224を照射することで、光触媒層が活性化する。この結果、光触媒層それに接する塗れ性が低い層453が選択的に露光される。選択的に露光された領域では、塗れ性が低い層の物質が分解され、塗れ性が高い領域112が形成される。ここでは、塗れ性が高い領域112では、光触媒層451が露出しているが、この構造に限定されず、光触媒層451上に塗れ性が高い層が形成されていてもよい。また、光触媒層451に接していない塗れ性が低い層は、光触媒層の触媒作用を受けないため、塗れ性が低い層が残存する。残存した塗れ性が低い層を、塗れ性が低い層453と示す(図6(B)参照。)。   Here, the photocatalyst layer is activated by irradiation with light 224 that activates the photocatalyst layer 451. As a result, the photocatalyst layer and the layer 453 having low paintability in contact with the photocatalyst layer are selectively exposed. In the selectively exposed region, the material of the layer having low wettability is decomposed, and the region 112 having high wettability is formed. Here, although the photocatalyst layer 451 is exposed in the region 112 with high wettability, the structure is not limited to this structure, and a layer with high wettability may be formed on the photocatalyst layer 451. In addition, since a layer with low wettability that is not in contact with the photocatalyst layer 451 does not receive the catalytic action of the photocatalyst layer, a layer with low wettability remains. The remaining layer with low wettability is referred to as a layer 453 with low wettability (see FIG. 6B).

光触媒層451を分解する光のエネルギーは、光触媒層を構成する物質に依存するが、代表的に、光触媒層が酸化チタンの場合は、紫外光(波長400nm以下、好ましくは380nm以下)で活性化し、硫化カドミウムは、可視光で活性化する。ここでは、紫外光を照射する。   The energy of light for decomposing the photocatalyst layer 451 depends on the substance constituting the photocatalyst layer, but typically, when the photocatalyst layer is titanium oxide, it is activated by ultraviolet light (wavelength 400 nm or less, preferably 380 nm or less). Cadmium sulfide is activated by visible light. Here, ultraviolet light is irradiated.

次に、塗れ性が高い領域112に、導電性ペーストの吐出と焼成を繰り返し、導電性ペーストを積み重ねることによって、導電性材料からなる凸状の導電層(ピラー)121を形成する(図6(C)参照。)。なお、導電性ペーストは実施形態1で示す導電性ペーストを適宜用いることが可能である。   Next, the conductive paste is repeatedly ejected and baked in the region 112 with high wettability, and the conductive paste is stacked to form a convex conductive layer (pillar) 121 made of a conductive material (FIG. 6 ( See C). Note that the conductive paste described in Embodiment 1 can be used as appropriate for the conductive paste.

次に、塗れ性が低い層453にフォトマスク103を用いて光104を照射する(図6(D)参照。)。光のエネルギーにより塗れ性が低い層453が露光され、物質の結合が解離され、塗れ性が高い領域212と塗れ性が低い層213が形成される(図6(E)参照。)。ここで形成した塗れ性の高い領域を上面からみた形状と、後に形成する第1の導電層を上面からみた形状はほぼ同じ形状である。また、フォトマスクを用いずレーザ直接描画装置を用いて塗れ性が高い層212を形成してもよい。   Next, the layer 104 having low paintability is irradiated with light 104 using the photomask 103 (see FIG. 6D). The layer 453 with low wettability is exposed by light energy, the bonding of substances is dissociated, and the region 212 with high wettability and the layer 213 with low wettability are formed (see FIG. 6E). The shape of the region with high wettability formed here viewed from the top surface is substantially the same as the shape of the first conductive layer formed later viewed from the top surface. Alternatively, the layer 212 having high paintability may be formed using a laser direct drawing apparatus without using a photomask.

続いて塗れ性が高い領域212に第1の導電層214を形成した後、塗れ性が低い層213をレーザあるいは光224を照射することにより除去する(図6(F)参照。)。次に、層間絶縁膜160を形成する。   Next, after the first conductive layer 214 is formed in the region 212 with high wettability, the layer 213 with low wettability is removed by irradiation with a laser or light 224 (see FIG. 6F). Next, an interlayer insulating film 160 is formed.

次いで、全面エッチバックにより凸状の導電層(ピラー)121上の層間絶縁膜を除去して凸状の導電層(ピラー)121を露出させる。また、他の方法としては、化学的機械研磨(CMP)により、層間絶縁膜を研削し、その後、層間絶縁膜を全面エッチバックすることにより、凸状の導電層(ピラー)121を露出させることができる。   Next, the interlayer insulating film on the convex conductive layer (pillar) 121 is removed by etching back the entire surface to expose the convex conductive layer (pillar) 121. As another method, the convex insulating layer (pillar) 121 is exposed by grinding the interlayer insulating film by chemical mechanical polishing (CMP) and then etching back the entire surface of the interlayer insulating film. Can do.

次いで、層間絶縁膜160上に凸状の導電層(ピラー)121と接する第2の導電層(導体)170を形成する(図6(G)参照)。   Next, a second conductive layer (conductor) 170 in contact with the convex conductive layer (pillar) 121 is formed over the interlayer insulating film 160 (see FIG. 6G).

本実施形態を用いて第1の導電層と第2の導電層を接続する凸状の導電層(多層配線)を形成することによって、低コストで歩度まりのよい半導体装置を作製することが可能である。   By using this embodiment to form a convex conductive layer (multilayer wiring) that connects the first conductive layer and the second conductive layer, it is possible to manufacture a semiconductor device with low cost and good yield. It is.

(実施形態6)
本実施形態について図7を用いて説明する。本実施形態では、無機絶縁層上に選択的に塗れ性が低い層を形成することを特徴とする。
(Embodiment 6)
This embodiment will be described with reference to FIG. This embodiment is characterized in that a layer having low wettability is selectively formed on the inorganic insulating layer.

基板100上に有機樹脂層501を形成し、有機樹脂層501上に所望の形状を有する無機絶縁層502を形成する。ここでは、無機絶縁層502は後に凸状の導電層が形成されない領域に形成する   An organic resin layer 501 is formed over the substrate 100, and an inorganic insulating layer 502 having a desired shape is formed over the organic resin layer 501. Here, the inorganic insulating layer 502 is formed in a region where a convex conductive layer is not formed later.

後の工程で無機絶縁層502上に選択的に塗れ性が低い層を形成するため、有機樹脂層501は、水酸基を有しない有機樹脂、代表的には、ポリイミド、ポリアミド、ベンゾシクロブテン、アクリル、ポリエステル、ポリカーボネート樹脂、ポリアセタール、ポリエーテル、フラン樹脂、ジアリルフタレート樹脂、メラミン樹脂、珪素樹脂等で形成することが可能である。また、有機樹脂層501は、液滴吐出法や印刷法、塗布法等用いて、基板上全面に有機樹脂層の材料を塗布し、焼成して形成することができる。ここでは、有機樹脂層501をポリイミドを用いて形成する。   In order to form a layer with low wettability selectively on the inorganic insulating layer 502 in a later step, the organic resin layer 501 is an organic resin having no hydroxyl group, typically polyimide, polyamide, benzocyclobutene, acrylic , Polyester, polycarbonate resin, polyacetal, polyether, furan resin, diallyl phthalate resin, melamine resin, silicon resin, and the like. Further, the organic resin layer 501 can be formed by applying a material of the organic resin layer over the entire surface of the substrate using a droplet discharge method, a printing method, a coating method, or the like, and baking it. Here, the organic resin layer 501 is formed using polyimide.

無機絶縁層502としては、酸化珪素(SiOx)、窒化珪素(SiNx)、酸化窒化珪素(SiOxNy)(x>y)、窒化酸化珪素(SiNxOy)(x>y)、窒化アルミニウム(AlN)等を、CVD法、プラズマCVD法、スパッタリング法等の手法により形成したのち、エッチングして形成することができる。また、液滴吐出法や印刷法でシロキサンポリマーを吐出又は塗布し焼成して形成することができる。 As the inorganic insulating layer 502, silicon oxide (SiOx), silicon nitride (SiNx), silicon oxynitride (SiOxNy) (x> y), silicon nitride oxide (SiNxOy) (x> y), aluminum nitride (AlN), or the like is used. It can be formed by etching after forming by a method such as CVD, plasma CVD or sputtering. Further, it can be formed by discharging or applying a siloxane polymer by a droplet discharging method or a printing method and baking.

次に、無機絶縁層502上に塗れ性が低い層503を形成する(図7(A)参照。)。塗れ性が低い層は、有機シランで形成することが好ましい。有機シランの加水分解基が、無機絶縁層表面の水酸基又は吸着水と縮合し、選択的に無機絶縁層502の表面に塗れ性の低い層503を形成することができるためである。また、有機樹脂層501において、無機絶縁層502に覆われず露出している領域は、塗れ性が高い領域112となる。   Next, a layer 503 with low wettability is formed over the inorganic insulating layer 502 (see FIG. 7A). The layer having low wettability is preferably formed of organosilane. This is because the hydrolyzable group of the organic silane condenses with the hydroxyl group or adsorbed water on the surface of the inorganic insulating layer, and a layer 503 having low wettability can be selectively formed on the surface of the inorganic insulating layer 502. In the organic resin layer 501, a region exposed without being covered with the inorganic insulating layer 502 is a region 112 with high wettability.

次に、塗れ性が高い領域112に、導電性ペーストの吐出と焼成を繰り返し、導電性ペーストを積み重ねることによって、導電性材料からなる凸状の導電層(ピラー)121を形成する(図7(B)参照。)。なお、導電性ペーストは実施形態1で示す導電性ペーストを適宜用いることが可能である。   Next, the conductive paste (pillar) 121 made of a conductive material is formed in the highly wettable region 112 by repeatedly discharging and baking the conductive paste and stacking the conductive paste (FIG. 7 ( See B). Note that the conductive paste described in Embodiment 1 can be used as appropriate for the conductive paste.

次に、塗れ性が低い層503にフォトマスク103を用いて光104を照射する(図7(C)参照。)。光のエネルギーにより塗れ性が低い層503が露光され、物質の結合が解離され、塗れ性が高い領域212と塗れ性が低い層213が形成される(図7(D)参照。)。ここで形成した塗れ性の高い領域を上面からみた形状と、後に形成する第1の導電層を上面からみた形状はほぼ同じ形状である。また、フォトマスクを用いずレーザ直接描画を用いて塗れ性が高い層212を形成してもよい。   Next, the layer 104 having low paintability is irradiated with light 104 using the photomask 103 (see FIG. 7C). The layer 503 with low wettability is exposed by light energy, the bond between substances is dissociated, and a region 212 with high wettability and a layer 213 with low wettability are formed (see FIG. 7D). The shape of the region with high wettability formed here viewed from the top surface is substantially the same as the shape of the first conductive layer formed later viewed from the top surface. Alternatively, the layer 212 with high paintability may be formed using laser direct drawing without using a photomask.

続いて塗れ性が高い領域212に第1の導電層504を形成した後、塗れ性が低い層213をレーザあるいは光224を照射することにより除去する(図7(E)参照。)。次に、層間絶縁膜160を形成する。   Subsequently, after the first conductive layer 504 is formed in the region 212 with high wettability, the layer 213 with low wettability is removed by irradiation with a laser or light 224 (see FIG. 7E). Next, an interlayer insulating film 160 is formed.

次いで、全面エッチバックにより凸状の導電層(ピラー)121上の層間絶縁膜を除去して凸状の導電層(ピラー)121を露出させる。また、他の方法としては、化学的機械研磨(CMP)により、層間絶縁膜を研削し、その後、層間絶縁膜を全面エッチバックすることにより、凸状の導電層(ピラー)121を露出させることができる。   Next, the interlayer insulating film on the convex conductive layer (pillar) 121 is removed by etching back the entire surface to expose the convex conductive layer (pillar) 121. As another method, the convex insulating layer (pillar) 121 is exposed by grinding the interlayer insulating film by chemical mechanical polishing (CMP) and then etching back the entire surface of the interlayer insulating film. Can do.

次いで、層間絶縁膜160上に凸状の導電層(ピラー)121と接する第2の導電層(導体)170を形成する(図7(F)参照)。   Next, a second conductive layer (conductor) 170 in contact with the convex conductive layer (pillar) 121 is formed over the interlayer insulating film 160 (see FIG. 7F).

本実施形態を用いて第1の導電層と第2の導電層を接続する凸状の導電層(多層配線)を形成することによって、低コストで歩度まりのよい半導体装置を作製することが可能である。   By using this embodiment to form a convex conductive layer (multilayer wiring) that connects the first conductive layer and the second conductive layer, it is possible to manufacture a semiconductor device with low cost and good yield. It is.

(実施形態7)
本実施形態では、逆スタガ型トランジスタ(代表的には薄膜トランジスタ)をスイッチング素子とするアクティブマトリクス型液晶表示装置の作製方法を示す。なお、図8は作製工程の断面を示している。
(Embodiment 7)
In this embodiment mode, a manufacturing method of an active matrix liquid crystal display device using an inverted staggered transistor (typically, a thin film transistor) as a switching element is shown. FIG. 8 shows a cross section of the manufacturing process.

まず、基板10上に下地膜11を形成する。なお、基板10は、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス若しくはアルミノシリケートガラス等、フュージョン法やフロート法で作製される無アルカリガラス基板の他、本作製工程の処理温度に耐えうる耐熱性を有するプラスチック基板等を用いることができる。また、反射型の液晶表示装置とする場合、単結晶シリコン等の半導体基板、ステンレス等の金属基板、またはセラミック基板の表面に絶縁層を設けた基板を適用してもよい。   First, the base film 11 is formed on the substrate 10. Note that the substrate 10 has heat resistance that can withstand the processing temperature in this manufacturing process, in addition to an alkali-free glass substrate manufactured by a fusion method or a float method, such as barium borosilicate glass, aluminoborosilicate glass, or aluminosilicate glass. A plastic substrate or the like can be used. In the case of a reflective liquid crystal display device, a semiconductor substrate such as single crystal silicon, a metal substrate such as stainless steel, or a substrate provided with an insulating layer on the surface of a ceramic substrate may be applied.

次いで、液滴吐出法、代表的にはインクジェット法により滴下した後、酸素雰囲気で焼成を行い、ゲート電極またはゲート配線となる金属配線12を形成する。また、同様に端子部に伸びる配線40も形成する。なお、ここでは図示しないが、保持容量を形成するための容量電極または容量配線をも形成する。   Next, after dropping by a droplet discharge method, typically an ink jet method, baking is performed in an oxygen atmosphere to form a metal wiring 12 serving as a gate electrode or a gate wiring. Similarly, the wiring 40 extending to the terminal portion is also formed. Although not shown here, a capacitor electrode or a capacitor wiring for forming a storage capacitor is also formed.

これらの配線材料としては、金(Au)、銀(Ag)、銅(Cu)、白金(Pt)、パラジウム(Pd)、タングステン(W)、ニッケル(Ni)、タンタル(Ta)、ビスマス(Bi)、鉛(Pb)、インジウム(In)、錫(Sn)、亜鉛(Zn)、チタン(Ti)、若しくはアルミニウム(Al)、これらからなる合金、これらの分散性ナノ粒子、又はハロゲン化銀の微粒子を用いる。特に、ゲート配線は、低抵抗化することが好ましいので、比抵抗値を考慮して、金、銀、銅のいずれかの材料を溶媒に溶解又は分散させたものを用いることが好適であり、より好適には、低抵抗な銀、銅を用いるとよい。但し、銀、銅を用いる場合には、不純物拡散防止対策のため、合わせてバリア膜を設けるとよい。溶媒は、酢酸ブチル等のエステル類、イソプロピルアルコール等のアルコール類、アセトン等の有機溶剤等に相当する。表面張力と粘度は、溶媒の濃度を調整したり、界面活性剤等を加えたりして適宜調整する。   These wiring materials include gold (Au), silver (Ag), copper (Cu), platinum (Pt), palladium (Pd), tungsten (W), nickel (Ni), tantalum (Ta), bismuth (Bi). ), Lead (Pb), indium (In), tin (Sn), zinc (Zn), titanium (Ti), or aluminum (Al), alloys thereof, dispersible nanoparticles thereof, or silver halide Use fine particles. In particular, since it is preferable to reduce the resistance of the gate wiring, it is preferable to use a material in which any one of gold, silver, and copper is dissolved or dispersed in consideration of the specific resistance value. More preferably, low resistance silver or copper is used. However, when silver or copper is used, it is preferable to provide a barrier film together to prevent impurity diffusion. The solvent corresponds to esters such as butyl acetate, alcohols such as isopropyl alcohol, organic solvents such as acetone, and the like. The surface tension and the viscosity are appropriately adjusted by adjusting the concentration of the solvent or adding a surfactant or the like.

液滴吐出法において用いるノズルの径は、0.02〜100μm(好適には30μm以下)に設定し、該ノズルから吐出される組成物の吐出量は0.001pl〜100pl(好適には10pl以下)に設定することが好ましい。液滴吐出法には、オンデマンド型とコンティニュアス型の2つの方式があるが、どちらの方式を用いてもよい。さらに液滴吐出法において用いるノズルには、圧電体の電圧印加により変形する性質を利用した圧電方式、ノズル内に設けられたヒータにより組成物を沸騰させ該組成物を吐出する加熱方式があるが、そのどちらの方式を用いてもよい。被処理物とノズルの吐出口との距離は、所望の箇所に滴下するために、出来る限り近づけておくことが好ましく、好適には0.1〜3mm(好適には1mm以下)程度に設定する。ノズルと被処理物は、その相対的な距離を保ちながら、ノズル及び被処理物の一方が移動して、所望のパターンを描画する。また、組成物を吐出する前に、被処理物の表面にプラズマ処理を施してもよい。これは、プラズマ処理を施すと、被処理物の表面が親水性になったり、疎液性になったりすることを活用するためである。例えば、純水に対しては親水性になり、アルコールを溶媒したペーストに対しては疎液性になる。   The diameter of the nozzle used in the droplet discharge method is set to 0.02 to 100 μm (preferably 30 μm or less), and the discharge amount of the composition discharged from the nozzle is 0.001 pl to 100 pl (preferably 10 pl or less). ) Is preferable. There are two types of droplet discharge methods, an on-demand type and a continuous type, and either method may be used. Furthermore, the nozzle used in the droplet discharge method includes a piezoelectric method that utilizes the property of being deformed by voltage application of a piezoelectric body, and a heating method that discharges the composition by boiling the composition with a heater provided in the nozzle. Either of these methods may be used. The distance between the object to be processed and the nozzle outlet is preferably as close as possible in order to drop it at a desired location, and is preferably set to about 0.1 to 3 mm (preferably 1 mm or less). . While maintaining the relative distance between the nozzle and the object to be processed, one of the nozzle and the object to be processed moves to draw a desired pattern. In addition, plasma treatment may be performed on the surface of the object to be processed before the composition is discharged. This is to take advantage of the fact that the surface of the workpiece becomes hydrophilic or lyophobic when the plasma treatment is performed. For example, it becomes hydrophilic with respect to pure water and becomes lyophobic with respect to a paste using an alcohol as a solvent.

組成物を吐出する工程は、減圧下で行ってもよい。これは、組成物を吐出して被処理物に着弾するまでの間に、該組成物の溶媒が揮発し、後の乾燥と焼成の工程を省略又は短くすることができるためである。組成物の吐出後は、常圧下又は減圧下で、レーザ光の照射や瞬間熱アニール、加熱炉等により、乾燥と焼成の一方又は両方の工程を行う。乾燥と焼成の工程は、両工程とも加熱処理の工程であるが、例えば、乾燥は100度で3分間、焼成は200〜350度で15分間〜120分間で行うもので、その目的、温度と時間が異なるものである。乾燥と焼成の工程を良好に行うためには、基板を加熱しておいてもよく、そのときの温度は、基板等の材質に依存するが、100〜800度(好ましくは200〜350度)とする。本工程により、組成物中の溶媒の揮発又は化学的に分散剤を除去し、周囲の樹脂が硬化収縮することで、融合と融着を加速する。雰囲気は、酸素雰囲気、窒素雰囲気又は空気で行う。但し、金属元素を分解又は分散している溶媒が除去されやすい酸素雰囲気下で行うことが好適である。   The step of discharging the composition may be performed under reduced pressure. This is because the solvent of the composition volatilizes before the composition is discharged and landed on the object to be processed, and the subsequent drying and firing steps can be omitted or shortened. After discharge of the composition, one or both of drying and baking steps are performed under normal pressure or reduced pressure by laser light irradiation, rapid thermal annealing, a heating furnace, or the like. The drying and firing steps are both heat treatment steps. For example, the drying is performed at 100 degrees for 3 minutes, and the firing is performed at 200 to 350 degrees for 15 minutes to 120 minutes. Time is different. In order to satisfactorily perform the drying and firing steps, the substrate may be heated, and the temperature at that time depends on the material of the substrate or the like, but is 100 to 800 degrees (preferably 200 to 350 degrees). And By this step, the solvent in the composition is volatilized or the dispersant is chemically removed, and the surrounding resin is cured and shrunk to accelerate fusion and fusion. The atmosphere is an oxygen atmosphere, a nitrogen atmosphere or air. However, it is preferable to perform in an oxygen atmosphere in which the solvent in which the metal element is decomposed or dispersed is easily removed.

上記下地膜の形成または下地前処理を行うことによって、後に形成する液滴吐出法での金属層の密着性が大幅に向上され、希フッ酸(1/100希釈)に浸けても1分以上耐えることができ、テープ剥がし試験でも十分な密着性が確保されている。   By performing the above-mentioned base film formation or base pretreatment, the adhesion of the metal layer in the droplet discharge method to be formed later is greatly improved. Even if immersed in dilute hydrofluoric acid (1/100 dilution), it takes 1 minute or more. It can withstand, and sufficient adhesion is secured even in a tape peeling test.

次いで、高密度プラズマ処理、プラズマCVD法又はスパッタリング法を用いて、ゲート絶縁膜13を単層又は積層構造で形成する。望ましくは、ゲート絶縁膜13として、窒化珪素からなる絶縁体層、酸化珪素からなる絶縁体層、窒化珪素からなる絶縁体層の3層の積層とする。ただし、ゲート絶縁膜13の成膜温度で金属配線12がダメージを受けないようにする。   Next, the gate insulating film 13 is formed with a single layer or a stacked structure by using high-density plasma treatment, plasma CVD, or sputtering. Desirably, the gate insulating film 13 is a three-layer structure including an insulator layer made of silicon nitride, an insulator layer made of silicon oxide, and an insulator layer made of silicon nitride. However, the metal wiring 12 is prevented from being damaged at the deposition temperature of the gate insulating film 13.

なお、ここで用いる高密度プラズマ処理とは、マイクロ波で励起され、電子温度が1.5eV以下(好ましくは0.5〜1.5eV)、イオンエネルギーが5eV以下、電子密度が1.0×1011cm-3〜1.0×1013cm-3程度である高密度プラズマ処理である。プラズマの生成はラジアルスロットアンテナを用いたマイクロ波励起のプラズマ処理装置を用いることができる。このとき、窒素(N2)、またはアンモニア(NH3)、亜酸化窒素(N2O)等の窒化物気体と希ガスの混合ガス導入すると、シリコン基板の表面を窒化することができる。また、酸素(O2)、水素(H2)と希ガスの混合ガスを導入すると、シリコン基板表面に酸化膜を形成することができる。ここでは、希ガスとしてアルゴンガス(Ar)を用いる。なお、アルゴンガスの代わりに、クリプトン(Kr)を用いてもよい。この高密度プラズマ処理を用いることによって、プラズマダメージが非常に少なく緻密な膜を作製することができる。また、低温処理(代表的には250〜550℃)のでプラズマ処理を行っても十分にプラズマ酸化処理を行うことができる。なお、プラズマを形成するための周波数はマイクロ波(2.45GHz)を用いている。また、プラズマの電位は5V以下と低電位であり、原料分子の過剰解離を抑制することができる。 Note that the high density plasma treatment used here is excited by microwaves, the electron temperature is 1.5 eV or less (preferably 0.5 to 1.5 eV), the ion energy is 5 eV or less, and the electron density is 1.0 ×. This is a high-density plasma treatment having a density of about 10 11 cm −3 to 1.0 × 10 13 cm −3 . Plasma generation can be performed using a microwave-excited plasma processing apparatus using a radial slot antenna. At this time, nitrogen (N 2), or ammonia (NH 3), mixed gas introducing nitrous oxide (N 2 O) nitride gas and a rare gas such as, can nitriding the surface of the silicon substrate. In addition, when a mixed gas of oxygen (O 2 ), hydrogen (H 2 ), and a rare gas is introduced, an oxide film can be formed on the silicon substrate surface. Here, argon gas (Ar) is used as a rare gas. Note that krypton (Kr) may be used instead of argon gas. By using this high-density plasma treatment, it is possible to produce a dense film with very little plasma damage. Further, since the low temperature treatment (typically 250 to 550 ° C.), the plasma oxidation treatment can be sufficiently performed even if the plasma treatment is performed. Note that a microwave (2.45 GHz) is used as a frequency for forming plasma. Further, the plasma potential is as low as 5 V or less, and excessive dissociation of source molecules can be suppressed.

また、この工程によって形成された絶縁体層には、高密度プラズマ処理に用いた希ガスが含まれている場合がある。   In addition, the insulator layer formed by this process may contain a rare gas used for high-density plasma treatment.

次いで、半導体膜14aを形成する。本実施形態では、SiH4とF2を原料ガスに用いたPCVD法により得られるセミアモルファス半導体膜を形成した後、レーザー光の照射を行う。高速の成膜速度でセミアモルファス半導体膜を低温で直接成膜することができる。実施形態1に示す成膜方法に従って、金属配線12の耐熱温度を超えることなく、金属配線12の上方に特性の優れた結晶構造を含む半導体膜を成膜する。この結晶構造を含む半導体膜にレーザー光を照射して結晶性を向上させる。 Next, the semiconductor film 14a is formed. In this embodiment, after forming a semi-amorphous semiconductor film obtained by a PCVD method using SiH 4 and F 2 as source gases, laser light irradiation is performed. A semi-amorphous semiconductor film can be directly deposited at a low temperature at a high deposition rate. In accordance with the film formation method described in the first embodiment, a semiconductor film including a crystal structure with excellent characteristics is formed above the metal wiring 12 without exceeding the heat resistance temperature of the metal wiring 12. The semiconductor film containing this crystal structure is irradiated with laser light to improve crystallinity.

次いで、絶縁体層16を高密度プラズマ処理、プラズマCVD法又はスパッタリング法で形成する。なお、パターニングは、液滴吐出法で形成されたマスクを用いたエッチング、またはフォトリソグラフィ技術を用いればよい。この絶縁体層16は、ゲート電極層と相対して半導体層上に残存させて、チャネル保護層とするものである。また、絶縁体層16としては、界面の清浄性を確保して、有機物や金属物、水蒸気等の不純物で半導体層が汚染されることを防ぐ効果を得るために、緻密な膜で形成することが好ましい。グロー放電分解法においても、珪化物気体をアルゴン等の珪化物気体で100倍〜500倍に希釈して形成された窒化珪素膜は、100℃以下の成膜温度でも緻密な膜を形成可能であり好ましい。   Next, the insulator layer 16 is formed by high density plasma treatment, plasma CVD method or sputtering method. Note that the patterning may be performed by etching using a mask formed by a droplet discharge method or photolithography. This insulator layer 16 is left on the semiconductor layer opposite to the gate electrode layer to form a channel protective layer. The insulator layer 16 is formed of a dense film in order to ensure the cleanliness of the interface and prevent the semiconductor layer from being contaminated with impurities such as organic substances, metal substances, and water vapor. Is preferred. Also in the glow discharge decomposition method, a silicon nitride film formed by diluting a silicide gas with a silicide gas such as argon 100 times to 500 times can form a dense film even at a film forming temperature of 100 ° C. or less. It is preferable.

次いで、絶縁体層16を覆うマスク15を液滴吐出法で形成する(図8(A)参照。)。マスク15は、エポキシ樹脂、アクリル樹脂、フェノール樹脂、ノボラック樹脂、アクリル樹脂、メラミン樹脂、ウレタン樹脂等の樹脂材料を用いる。また、ベンゾシクロブテン、パリレン、フレア、透過性を有するポリイミド等の有機材料、シロキサン系ポリマー等の重合によってできた化合物材料、水溶性ホモポリマーと水溶性共重合体を含む組成物材料等を用いて液滴吐出法で形成する。或いは、感光剤を含む市販のレジスト材料を用いてもよく、例えば、代表的なポジ型レジストである、ノボラック樹脂と感光剤であるナフトキノンジアジド化合物、ネガ型レジストであるベース樹脂、ジフェニルシランジオール及び酸発生剤等を用いてもよい。いずれの材料を用いるとしても、その表面張力と粘度は、溶媒の濃度を調整したり、界面活性剤等を加えたりして適宜調整する。   Next, a mask 15 covering the insulator layer 16 is formed by a droplet discharge method (see FIG. 8A). The mask 15 is made of a resin material such as an epoxy resin, an acrylic resin, a phenol resin, a novolac resin, an acrylic resin, a melamine resin, or a urethane resin. Also, using organic materials such as benzocyclobutene, parylene, flare, permeable polyimide, compound materials made by polymerization of siloxane polymers, composition materials containing water-soluble homopolymers and water-soluble copolymers, etc. And formed by a droplet discharge method. Alternatively, a commercially available resist material containing a photosensitizer may be used. For example, a novolak resin that is a typical positive resist and a naphthoquinonediazide compound that is a photosensitizer, a base resin that is a negative resist, diphenylsilanediol, and An acid generator or the like may be used. Whichever material is used, the surface tension and viscosity are appropriately adjusted by adjusting the concentration of the solvent or adding a surfactant or the like.

次いで、マスク15で覆われた領域以外の半導体膜14aをドライエッチングまたはウェットエッチングにより除去して活性層となる半導体層14bを形成する。   Next, the semiconductor film 14a other than the region covered with the mask 15 is removed by dry etching or wet etching to form a semiconductor layer 14b to be an active layer.

次いで、マスク15を除去した後、n型の半導体膜17を全面に形成する。なおn型の半導体膜を設ける場合、半導体膜と電極とのコンタクト抵抗が低くなり好ましいが、必要に応じて設ければよい。n型の半導体膜17は、シランガスとフォスフィンガスを用いたPCVD法で形成すれば良く、アモルファス半導体膜、或いはセミアモルファス半導体膜で形成することができる。   Next, after removing the mask 15, an n-type semiconductor film 17 is formed on the entire surface. Note that in the case where an n-type semiconductor film is provided, the contact resistance between the semiconductor film and the electrode is preferably low, but it may be provided as necessary. The n-type semiconductor film 17 may be formed by a PCVD method using silane gas and phosphine gas, and can be formed by an amorphous semiconductor film or a semi-amorphous semiconductor film.

次いで、半導体膜17上に実施形態3〜実施形態6の方法を用いて塗れ性の低い領域と塗れ性の高い領域を形成する。ここで形成した塗れ性が高い領域を上面からみた形状は、後に形成される凸状の導電層(ピラー)を上面からみた形状とほぼ同じ形状である。なお、塗れ性が高い領域とは、塗れ性が低い領域と比較して導電性粒子を有する組成物の塗れ性が相対的に高い領域のことである。また、導電性粒子を有する組成物の接触角が相対的に異なる領域のことであり、塗れ性が高い領域とは、その表面において導電性粒子を有する組成物の接触角が小さい領域であり、塗れ性が低い層とは、その表面において導電性粒子を有する組成物の接触角が大きい領域である。   Next, a region with low wettability and a region with high wettability are formed on the semiconductor film 17 using the methods of Embodiments 3 to 6. The shape of the region having high wettability formed here viewed from the top is substantially the same as the shape of the convex conductive layer (pillar) formed later viewed from the top. Note that the region having high wettability is a region in which the wettability of the composition having conductive particles is relatively high compared to the region having low wettability. In addition, the contact angle of the composition having conductive particles is a relatively different region, the region having high paintability is a region having a small contact angle of the composition having conductive particles on its surface, The layer having low wettability is a region where the contact angle of the composition having conductive particles is large on the surface thereof.

次いで、半導体膜17上の一部に導電性部材からなる凸状の導電層(ピラー)20を形成する。凸状の導電層(ピラー)20は、導電性材料(Ag(銀)、Au(金)、Cu(銅)、W(タングステン)、Al(アルミニウム)等)を含む組成物の吐出と焼成を繰り返すことによって積み重ねる。同様に、凸状の導電層(ピラー)43を形成する(図8(B)参照)。この凸状の導電層(ピラー)の形成方法としては、実施形態3〜実施形態6で示した作製方法であればどれを用いてもよい。ただし、実施形態1、あるいは実施形態2を用いて作製する場合には、後に形成するソース配線またはドレイン配線18a、18b、及び接続配線41を形成した後に凸状の導電層(ピラー)20、43を形成すればよい。なお、本実施の形態で示した様な凸状の導電層(ピラー)であってもよいし、実施形態1〜実施形態6で示したような形状であってもよく、このような形状が異なる原因としては、撥液性の強さによるものである。なお、撥液性が強い場合は、実施形態1〜実施形態6で示したような形状になる。   Next, a convex conductive layer (pillar) 20 made of a conductive member is formed on a part of the semiconductor film 17. The convex conductive layer (pillar) 20 discharges and fires a composition containing a conductive material (Ag (silver), Au (gold), Cu (copper), W (tungsten), Al (aluminum), etc.). Stack by repeating. Similarly, a convex conductive layer (pillar) 43 is formed (see FIG. 8B). As a method for forming this convex conductive layer (pillar), any of the manufacturing methods shown in Embodiments 3 to 6 may be used. However, in the case of manufacturing using Embodiment Mode 1 or Embodiment Mode 2, after forming source wirings or drain wirings 18a and 18b and connection wirings 41 to be formed later, convex conductive layers (pillars) 20 and 43 are formed. May be formed. In addition, a convex conductive layer (pillar) as shown in this embodiment may be used, or the shape shown in Embodiments 1 to 6 may be used. The reason for the difference is due to the strength of the liquid repellency. In addition, when liquid repellency is strong, it becomes a shape as shown in Embodiments 1 to 6.

次いで、液滴吐出法により導電性材料(Ag(銀)、Au(金)、Cu(銅)、W(タングステン)、Al(アルミニウム)等)を含む組成物を選択的に吐出して、ソース配線またはドレイン配線18a、18bを形成する。なお、同様に、端子部において接続配線41も形成する(図8(C)参照。)。   Next, a composition containing a conductive material (Ag (silver), Au (gold), Cu (copper), W (tungsten), Al (aluminum), etc.)) is selectively discharged by a droplet discharge method, and the source Wiring or drain wirings 18a and 18b are formed. Similarly, the connection wiring 41 is also formed in the terminal portion (see FIG. 8C).

次いで、ソース配線またはドレイン配線18a、18bをマスクとして自己整合的にn型の半導体膜17をエッチングして、ソース領域またはドレイン領域19a、19bを形成する。この段階でチャネルストップ型のトランジスタ30が完成する。絶縁体層16は、n型の半導体膜のエッチングストッパーとして機能させる。   Next, the n-type semiconductor film 17 is etched in a self-aligning manner using the source wirings or drain wirings 18a and 18b as masks to form source or drain regions 19a and 19b. At this stage, the channel stop type transistor 30 is completed. The insulator layer 16 functions as an etching stopper for the n-type semiconductor film.

次いで、シャドーマスクを用いて端子部以外をレジスト等の樹脂で覆い、端子部においては、接続配線41をマスクとしたゲート絶縁膜13のエッチングを行って配線40の一部を露呈させる。また、シャドーマスクに代えてスクリーン印刷法によりレジストマスクを形成してエッチングマスクとしてもよい。なお、端子部以外をレジストで覆うことなくゲート絶縁膜13のエッチングを行ってもよいが、画素部において、ソース配線またはドレイン配線18a、18bと重ならない領域のゲート絶縁膜がエッチングされてしまう点と、絶縁体層16がエッチングされて半導体層が露呈してしまう恐れがある。   Next, a portion other than the terminal portion is covered with a resin such as a resist using a shadow mask, and in the terminal portion, the gate insulating film 13 is etched using the connection wiring 41 as a mask to expose a part of the wiring 40. Further, instead of the shadow mask, a resist mask may be formed by a screen printing method to form an etching mask. Note that the gate insulating film 13 may be etched without covering the portions other than the terminal portions with a resist. However, in the pixel portion, the gate insulating film in a region that does not overlap with the source wirings or the drain wirings 18a and 18b is etched. Then, the insulator layer 16 may be etched to expose the semiconductor layer.

次いで、端子部に伸びる配線40と接続配線41との接続を行うための導電物42を形成する。導電物42は印刷法または液滴吐出法により形成すればよい。液滴吐出法を用いる場合、導電性材料(Ag(銀)、Au(金)、Cu(銅)、W(タングステン)、Al(アルミニウム)等)を含む組成物を選択的に吐出して導電物42を形成する。   Next, a conductive material 42 for connecting the wiring 40 extending to the terminal portion and the connection wiring 41 is formed. The conductive material 42 may be formed by a printing method or a droplet discharge method. When the droplet discharge method is used, a conductive material (Ag (silver), Au (gold), Cu (copper), W (tungsten), Al (aluminum), etc.) containing a conductive material is selectively discharged to conduct electricity. An object 42 is formed.

次いで、塗布法により層間絶縁膜21を形成する(図8(D)参照。)。塗布法により形成される層間絶縁膜としては、アクリル、ポリイミド等の有機樹脂、有機溶媒中に溶かされた絶縁膜材料を塗布した後熱処理により被膜を形成する所謂、塗布珪素酸化膜(Spin on Glass、以下「SOG」ともいう。)、シロキサンポリマー等の焼成によりシロキサン結合を形成する材料等が挙げられる。また、層間絶縁膜21は、塗布法に限定されず、気相成長法やスパッタリング法により形成された酸化珪素膜等の無機絶縁膜も用いることができる。また、保護膜として窒化珪素膜をPCVD法やスパッタ法で形成した後、塗布法により絶縁膜を積層してもよい。   Next, an interlayer insulating film 21 is formed by a coating method (see FIG. 8D). As an interlayer insulating film formed by a coating method, an organic resin such as acrylic or polyimide, or an insulating film material dissolved in an organic solvent is applied, and then a so-called coated silicon oxide film (Spin on Glass) is formed by heat treatment. , Hereinafter also referred to as “SOG”), and materials that form a siloxane bond by firing a siloxane polymer or the like. The interlayer insulating film 21 is not limited to a coating method, and an inorganic insulating film such as a silicon oxide film formed by a vapor deposition method or a sputtering method can also be used. Alternatively, a silicon nitride film may be formed as a protective film by a PCVD method or a sputtering method, and then an insulating film may be stacked by a coating method.

また、液滴吐出法により層間絶縁膜21を形成してもよい。また、凸状の導電層(ピラー)20、43を本焼成する前に層間絶縁膜21を液滴吐出法により形成し、同時に本焼成してもよい。   Further, the interlayer insulating film 21 may be formed by a droplet discharge method. Further, before the convex conductive layers (pillars) 20 and 43 are subjected to main baking, the interlayer insulating film 21 may be formed by a droplet discharge method and simultaneously baking may be performed.

なお、塗布法や液滴吐出法により層間絶縁膜21を形成する際、スキージではなく、エアナイフで表面におけるミクロの凹凸を平坦化させた後、本焼成を行うことが好ましい。   When the interlayer insulating film 21 is formed by a coating method or a droplet discharge method, it is preferable to perform the main baking after flattening the micro unevenness on the surface with an air knife instead of a squeegee.

次いで、全面エッチバックにより凸状の導電層(ピラー)20、43上の層間絶縁膜を除去して凸状の導電層(ピラー)20、43を露出させる。また、他の方法としては、化学的機械研磨(CMP)により、層間絶縁膜を研削し、その後、層間絶縁膜を全面エッチバックすることにより、凸状の導電層(ピラー)20、43を露出させることができる。   Next, the interlayer insulating film on the convex conductive layers (pillars) 20 and 43 is removed by etching back the entire surface to expose the convex conductive layers (pillars) 20 and 43. Another method is to expose the convex conductive layers (pillars) 20 and 43 by grinding the interlayer insulating film by chemical mechanical polishing (CMP) and then etching back the entire surface of the interlayer insulating film. Can be made.

次いで、層間絶縁膜22上に凸状の導電層(ピラー)20と接する画素電極23を形成する。(図8(E)参照。)なお、同様に凸状の導電層(ピラー)43と接する端子電極44も形成する。透過型の液晶表示パネルを作製する場合には、液滴吐出法または印刷法によりインジウム錫酸化物(ITO)、酸化珪素を含むインジウム錫酸化物、酸化亜鉛(ZnO)、酸化スズ(SnO2)等を含む組成物からなる所定のパターンを形成し、焼成して画素電極23および端子電極44を形成してもよい。また、反射型の液晶表示パネルを作製する場合には、画素電極23および端子電極44を液滴吐出法によりAg(銀)、Au(金)、Cu(銅)、W(タングステン)、Al(アルミニウム)等の金属の粒子を主成分とした組成物を用いて形成することができる。他の方法としては、スパッタリング法により透明導電膜、若しくは光反射性の導電膜を形成して、液滴吐出法によりマスクパターンを形成し、エッチングを組み合わせて画素電極を形成してもよい。なお、エッチバックやCMPにより層間絶縁膜22の表面は平坦化されており、平坦な画素電極23を形成することができる。 Next, a pixel electrode 23 in contact with the convex conductive layer (pillar) 20 is formed on the interlayer insulating film 22. (See FIG. 8E.) Similarly, a terminal electrode 44 in contact with the convex conductive layer (pillar) 43 is also formed. In the case of manufacturing a transmissive liquid crystal display panel, indium tin oxide (ITO), indium tin oxide containing silicon oxide, zinc oxide (ZnO), tin oxide (SnO 2 ) by a droplet discharge method or a printing method. The pixel electrode 23 and the terminal electrode 44 may be formed by forming a predetermined pattern made of a composition including the like and baking it. In the case of manufacturing a reflective liquid crystal display panel, the pixel electrode 23 and the terminal electrode 44 are made of Ag (silver), Au (gold), Cu (copper), W (tungsten), Al ( It can be formed using a composition mainly composed of metal particles such as (aluminum). As another method, a transparent conductive film or a light reflective conductive film may be formed by a sputtering method, a mask pattern may be formed by a droplet discharge method, and etching may be combined to form a pixel electrode. Note that the surface of the interlayer insulating film 22 is flattened by etch back or CMP, and a flat pixel electrode 23 can be formed.

なお、図9に画素部の一部を拡大した上面図を示す。また、図9は画素電極の形成途中を示しており、左側の画素においては画素電極が形成されているが、右側の画素においては画素電極を形成していない状態を示している。図9において、実線A−A’で切断した図が、図8(E)の画素部の断面と対応しており、図8(E)と対応する箇所には同じ符号を用いている。また、容量配線31が設けてあり、保持容量は、ゲート絶縁膜を誘電体とし、画素電極23と、該画素電極と重なる容量配線31とで形成されている。   Note that FIG. 9 shows an enlarged top view of a part of the pixel portion. Further, FIG. 9 shows a state in which the pixel electrode is being formed, and shows a state in which the pixel electrode is formed in the left pixel, but the pixel electrode is not formed in the right pixel. In FIG. 9, a diagram cut along a solid line A-A ′ corresponds to the cross section of the pixel portion in FIG. 8E, and the same reference numerals are used for the portions corresponding to FIG. In addition, the capacitor wiring 31 is provided, and the storage capacitor is formed of the pixel electrode 23 and the capacitor wiring 31 overlapping the pixel electrode, using the gate insulating film as a dielectric.

以上の工程により、基板10上にボトムゲート型(逆スタガ型ともいう。)のトランジスタおよび画素電極が形成された液晶表示パネル用のトランジスタ基板が完成する。   Through the above steps, a transistor substrate for a liquid crystal display panel in which a bottom-gate (also referred to as an inverted staggered) transistor and a pixel electrode are formed over the substrate 10 is completed.

次いで、画素電極23を覆うように、配向膜24aを形成する。なお、配向膜24aは、液滴吐出法やスクリーン印刷法やオフセット印刷法を用いればよい。その後、配向膜24aの表面にラビング処理を行う。   Next, an alignment film 24 a is formed so as to cover the pixel electrode 23. For the alignment film 24a, a droplet discharge method, a screen printing method, or an offset printing method may be used. Thereafter, a rubbing process is performed on the surface of the alignment film 24a.

そして、対向基板25には、着色層26a、遮光層(ブラックマトリクス)26b、及びオーバーコート層27からなるカラーフィルタ28を設け、さらに透明電極からなる対向電極と、その上に配向膜24bを形成する。そして、閉パターンであるシール材(図示しない)を液滴吐出法により画素部と重なる領域を囲むように形成する。ここでは液晶29を滴下するため、閉パターンのシール材を描画する例を示すが、開口部を有するシールパターンを設け、トランジスタ基板を貼りあわせた後に毛細管現象を用いて液晶29を注入するディップ式(汲み上げ式)を用いてもよい。   The counter substrate 25 is provided with a color filter 28 composed of a colored layer 26a, a light shielding layer (black matrix) 26b, and an overcoat layer 27. Further, a counter electrode composed of a transparent electrode and an alignment film 24b formed thereon are formed. To do. Then, a sealing material (not shown) as a closed pattern is formed so as to surround a region overlapping with the pixel portion by a droplet discharge method. Here, an example of drawing a sealing material with a closed pattern in order to drop the liquid crystal 29 is shown. However, a dip type is used in which a sealing pattern having an opening is provided and the liquid crystal 29 is injected using a capillary phenomenon after the transistor substrate is bonded. (Pumping type) may be used.

次いで、気泡が入らないように減圧下で液晶の滴下を行い、両方の基板を貼り合わせる。閉ループのシールパターン内に液晶を1回若しくは複数回滴下する。液晶の配向モードとしては、液晶分子の配列が光の入射から出射に向かって90°ツイスト配向したTNモードを用いる場合が多い。TNモードの液晶表示装置を作製する場合には、基板のラビング方向が直交するように貼り合わせる。   Next, liquid crystal is dropped under reduced pressure so that bubbles do not enter, and both substrates are bonded together. The liquid crystal is dropped once or a plurality of times in the closed loop seal pattern. As the alignment mode of the liquid crystal, a TN mode in which the alignment of liquid crystal molecules is twisted by 90 ° from the incident light to the emitted light is often used. When a TN mode liquid crystal display device is manufactured, the substrates are bonded so that the rubbing directions of the substrates are orthogonal.

なお、一対の基板間隔は、球状のスペーサを散布したり、樹脂からなる柱状のスペーサを形成したり、シール材にフィラーを含ませることによって維持すればよい。上記柱状のスペーサは、アクリル、ポリイミド、ポリイミドアミド、エポキシの少なくとも1つを主成分とする有機樹脂材料、もしくは酸化珪素、窒化珪素、酸化窒化珪素のいずれか一種の材料、或いはこれらの積層膜からなる無機材料であることを特徴としている。   Note that the distance between the pair of substrates may be maintained by spraying spherical spacers, forming columnar spacers made of resin, or including a filler in the sealing material. The columnar spacer is made of an organic resin material mainly containing at least one of acrylic, polyimide, polyimide amide, and epoxy, or any one of silicon oxide, silicon nitride, and silicon oxynitride, or a laminated film thereof. It is characterized by being an inorganic material.

次いで、必要でない基板の分断を行う。多面取りの場合、それぞれのパネルを分断する。また、1面取りの場合、予めカットされている対向基板を貼り合わせることによって、分断工程を省略することもできる。   Next, the unnecessary substrate is divided. In case of multi-chamfering, each panel is divided. In the case of one-sided chamfering, the dividing step can be omitted by attaching a counter substrate that has been cut in advance.

そして、異方性導電体層45を介し、FPC46を貼りつける。以上の工程で液晶モジュールが完成する(図8(F)参照。)。また、必要があれば光学フィルムを貼り付ける。透過型の液晶表示装置とする場合、偏光板は、アクティブマトリクス基板と対向基板の両方に貼り付ける。   Then, the FPC 46 is pasted through the anisotropic conductor layer 45. Through the above process, the liquid crystal module is completed (see FIG. 8F). If necessary, an optical film is attached. In the case of a transmissive liquid crystal display device, the polarizing plate is attached to both the active matrix substrate and the counter substrate.

以上示したように、本実施形態では、セミアモルファスシリコン膜をプラズマCVD法で成膜温度300℃、成膜速度5nm/min〜20nm/minを実現し、低温、且つ、短時間で成膜することによりコストの低減、および工程時間の短縮を図ることができる。本実施形態では、このセミアモルファスシリコン膜にレーザー光を照射して得られたポリシリコン膜をトランジスタの活性層とする。また、凸状の導電層(ピラー)43を用いてフォトマスクを利用した光露光工程を削減することにより、工程を単純化するとともに、工程時間を短縮することができる。また、液滴吐出法を用いて基板上に直接的に各種のパターンを形成することにより、1辺が1000mmを超える第5世代以降のガラス基板を用いても、容易に液晶表示パネルを製造することができる。   As described above, in this embodiment, a semi-amorphous silicon film is formed by plasma CVD at a film forming temperature of 300 ° C. and a film forming speed of 5 nm / min to 20 nm / min, and at a low temperature and in a short time. As a result, the cost can be reduced and the process time can be shortened. In this embodiment, the polysilicon film obtained by irradiating the semi-amorphous silicon film with laser light is used as the active layer of the transistor. Further, by reducing the light exposure process using the photomask using the convex conductive layer (pillar) 43, the process can be simplified and the process time can be shortened. In addition, by forming various patterns directly on the substrate using the droplet discharge method, a liquid crystal display panel can be easily manufactured even if a glass substrate of the fifth generation or more with one side exceeding 1000 mm is used. be able to.

パターンの形成に用いる液滴吐出装置の一態様は図10に示す。液滴吐出手段603の個々のヘッド605、612は制御手段607に接続され、それがコンピュータ610で制御することにより予めプログラミングされたパターンを描画することができる。描画する位置は、例えば、基板600上に形成されたマーカー611を基準に行えばよい。或いは、基板600の縁を基準にして基準点を確定させてもよい。これを電荷結合素子(CCD)や相補型金属酸化物半導体(CMOS)を利用したイメージセンサ等の撮像手段604で検出し、画像処理手段609にてデジタル信号に変換したものをコンピュータ610で認識して制御信号を発生させて制御手段607に送る。   One mode of a droplet discharge apparatus used for pattern formation is shown in FIG. The individual heads 605 and 612 of the droplet discharge means 603 are connected to the control means 607, which can draw a pre-programmed pattern under the control of the computer 610. The drawing position may be determined with reference to the marker 611 formed on the substrate 600, for example. Alternatively, the reference point may be determined based on the edge of the substrate 600. This is detected by an image pickup means 604 such as an image sensor using a charge coupled device (CCD) or a complementary metal oxide semiconductor (CMOS) and converted into a digital signal by the image processing means 609 and recognized by the computer 610. A control signal is generated and sent to the control means 607.

なお、基板600上に形成されるべきパターンの情報は記憶媒体608に格納されたものであり、この情報を基にして制御手段607に制御信号を送り、液滴吐出手段603の個々のヘッド605、612を個別に制御することができる。吐出する材料は、材料供給源613、614より配管を通してヘッド605、612に供給される。層間絶縁層等を吐出する場合、スループット向上のため、同じ材料を使って、細い線を多重に行ってもよい。   The information on the pattern to be formed on the substrate 600 is stored in the storage medium 608. Based on this information, a control signal is sent to the control means 607, and the individual heads 605 of the droplet discharge means 603 are sent. , 612 can be individually controlled. The material to be discharged is supplied from material supply sources 613 and 614 to the heads 605 and 612 through piping. When an interlayer insulating layer or the like is discharged, thin lines may be formed in multiple layers using the same material in order to improve throughput.

図10では、液滴吐出手段603の個々のヘッド605、612の並んだ距離が基板の幅と一致しているが、液滴吐出手段603の個々のヘッド605、612の並んだ距離より大きな幅を持つ大型基板にも繰り返し走査することでパターンの形成可能な液滴吐出装置である。その場合、ヘッド605、612は、基板上を矢印の方向に自在に走査し、描画する領域を自由に設定することができ、同じパターンを一枚の基板に複数描画することができる。   In FIG. 10, the distance in which the individual heads 605 and 612 of the droplet discharge means 603 are aligned matches the width of the substrate, but the width is larger than the distance in which the individual heads 605 and 612 of the droplet discharge means 603 are aligned. This is a droplet discharge device capable of forming a pattern by repeatedly scanning a large-sized substrate having a pattern. In that case, the heads 605 and 612 can freely scan on the substrate in the direction of the arrow to freely set the drawing area, and a plurality of the same patterns can be drawn on one substrate.

以上の工程によって得られた液晶モジュールの上面図を図11(A)に示すとともに、他の液晶モジュールの上面図の例を図11(B)に示す。   FIG. 11A shows a top view of the liquid crystal module obtained through the above steps, and FIG. 11B shows an example of a top view of another liquid crystal module.

図11(A)中、1201はアクティブマトリクス基板、1206は対向基板、1204は画素部、1207はシール材、1205はFPCである。なお、液晶を液滴吐出法により吐出させ、減圧下で一対の基板1201、1206をシール材1207で貼り合わせている。   In FIG. 11A, reference numeral 1201 denotes an active matrix substrate, 1206 denotes a counter substrate, 1204 denotes a pixel portion, 1207 denotes a sealing material, and 1205 denotes an FPC. Note that liquid crystal is discharged by a droplet discharge method, and a pair of substrates 1201 and 1206 are attached to each other with a sealant 1207 under reduced pressure.

セミアモルファスシリコン膜にレーザー光を照射して得られるポリシリコンを活性層とするトランジスタを用いた場合、駆動回路の一部を作製することもでき、図11(B)のような液晶モジュールを作製することができる。なお、駆動回路の一部をICチップ(図示せず)で実装してもよい。   In the case of using a transistor whose active layer is polysilicon obtained by irradiating a semi-amorphous silicon film with laser light, a part of a driver circuit can be manufactured, and a liquid crystal module as shown in FIG. 11B is manufactured. can do. A part of the driving circuit may be mounted with an IC chip (not shown).

図11(B)中、1211はアクティブマトリクス基板、1216は対向基板、1212はソース信号線駆動回路、1213はゲート信号線駆動回路、1214は画素部、1217は第1シール材、1215はFPCである。なお、液晶を液滴吐出法により吐出させ、一対の基板1211、1216を第1シール材1217および第2シール材で貼り合わせている。駆動回路1212、1213には液晶は不要であるため、画素部1214のみに液晶を保持させており、第2シール材1218はパネル全体の補強のために設けられている。   In FIG. 11B, reference numeral 1211 denotes an active matrix substrate, 1216 denotes a counter substrate, 1212 denotes a source signal line driver circuit, 1213 denotes a gate signal line driver circuit, 1214 denotes a pixel portion, 1217 denotes a first sealant, and 1215 denotes an FPC. is there. Note that liquid crystal is discharged by a droplet discharge method, and the pair of substrates 1211 and 1216 are bonded to each other with the first sealant 1217 and the second sealant. Since the driving circuits 1212 and 1213 do not require liquid crystal, only the pixel portion 1214 holds the liquid crystal, and the second sealant 1218 is provided to reinforce the entire panel.

また、得られた液晶モジュールにバックライト1304、導光板1305を設け、カバー1306で覆えば、図12にその断面図の一部を示したようなアクティブマトリクス型液晶表示装置(透過型)が完成する。なお、カバーと液晶モジュールは接着剤や有機樹脂を用いて固定する。また、透過型であるので偏光板1303は、アクティブマトリクス基板と対向基板の両方に貼り付ける。   Further, if the obtained liquid crystal module is provided with a backlight 1304 and a light guide plate 1305 and covered with a cover 1306, an active matrix liquid crystal display device (transmission type) as shown in a part of the cross-sectional view in FIG. 12 is completed. To do. The cover and the liquid crystal module are fixed using an adhesive or an organic resin. Further, since it is a transmissive type, the polarizing plate 1303 is attached to both the active matrix substrate and the counter substrate.

なお、図12中、1300は基板、1301は画素電極、1302は柱状スペーサ、1307はシール材、1320は着色層、遮光層が各画素に対応して配置されたカラーフィルタ、1321は対向電極、1322は配向膜、1323は配向膜、1324は液晶層、1319は保護膜である。   In FIG. 12, 1300 is a substrate, 1301 is a pixel electrode, 1302 is a columnar spacer, 1307 is a sealing material, 1320 is a colored layer, a color filter in which a light shielding layer is arranged corresponding to each pixel, 1321 is a counter electrode, Reference numeral 1322 denotes an alignment film, 1323 denotes an alignment film, 1324 denotes a liquid crystal layer, and 1319 denotes a protective film.

また、本実施形態は、実施形態1乃至6のいずれか一と自由に組み合わせることができる。   Further, this embodiment can be freely combined with any one of Embodiments 1 to 6.

(実施形態8)
本実施形態では本発明のトランジスタを有する発光装置について、図13を用いて説明する。
(Embodiment 8)
In this embodiment mode, a light-emitting device having the transistor of the present invention will be described with reference to FIGS.

図13(A)に示すように、駆動回路部310及び画素部311に、セミアモルファスシリコン膜をレーザー照射して得られたポリシリコンを活性層とするトップゲート型のNチャネル型トランジスタを形成する。特に、画素部311に形成された発光素子と接続されるNチャネル型トランジスタは、駆動用トランジスタ301と表記する。駆動用トランジスタ301が有する電極(第1の電極と表記する)の端部を覆うように、土手や隔壁と呼ばれる絶縁膜302を形成する。絶縁膜302には、無機材料(酸化シリコン、窒化シリコン、酸化窒化シリコン等)、感光性又は非感光性の有機材料(ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテン)、シロキサン(シリコン(Si)と酸素(O)との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基(例えばアルキル基、芳香族炭化水素)が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。)、及びそれらの積層構造を用いることができる。有機材料として、ポジ型感光性有機樹脂又はネガ型感光性有機樹脂を用いることができる。   As shown in FIG. 13A, a top gate type N-channel transistor using polysilicon obtained by laser irradiation of a semi-amorphous silicon film as an active layer is formed in the driver circuit portion 310 and the pixel portion 311. . In particular, an N-channel transistor connected to a light-emitting element formed in the pixel portion 311 is referred to as a driving transistor 301. An insulating film 302 called a bank or a partition is formed so as to cover an end portion of an electrode (referred to as a first electrode) included in the driving transistor 301. The insulating film 302 includes an inorganic material (silicon oxide, silicon nitride, silicon oxynitride, or the like), a photosensitive or non-photosensitive organic material (polyimide, acrylic, polyamide, polyimide amide, resist, or benzocyclobutene), siloxane (silicon A skeletal structure is formed by the bond of (Si) and oxygen (O), and an organic group containing at least hydrogen (for example, an alkyl group or aromatic hydrocarbon) is used as a substituent. Alternatively, an organic group containing at least hydrogen and a fluoro group may be used as a substituent, and a stacked structure thereof may be used. As the organic material, a positive photosensitive organic resin or a negative photosensitive organic resin can be used.

第1の電極上において、絶縁膜302に開口部を形成する。開口部には、発光物質を含む層303が設けられ、発光物質を含む層及び絶縁膜302を覆うように発光素子の第2の電極304が設けられる。   An opening is formed in the insulating film 302 over the first electrode. In the opening, a layer 303 containing a light-emitting substance is provided, and a second electrode 304 of the light-emitting element is provided so as to cover the layer containing the light-emitting substance and the insulating film 302.

なお発光物質を含む層が形成する分子励起子の種類としては一重項励起状態と三重項励起状態が可能であり、基底状態は通常一重項状態であるため、一重項励起状態からの発光は蛍光、三重項励起状態からの発光は燐光と呼ばれる。発光物質を含む層からの発光とは、どちらの励起状態が寄与する場合も含まれる。更には、蛍光と燐光を組み合わせて用いてもよく、各RGBの発光特性(発光輝度や寿命等)により選択することができる。   Note that the types of molecular excitons formed by a layer containing a light-emitting substance can be a singlet excited state or a triplet excited state, and the ground state is usually a singlet state, and thus light emission from the singlet excited state is fluorescence. The light emission from the triplet excited state is called phosphorescence. Light emission from a layer containing a light-emitting substance includes a case where either excited state contributes. Furthermore, fluorescence and phosphorescence may be used in combination, and can be selected according to the emission characteristics (emission luminance, lifetime, etc.) of each RGB.

発光物質を含む層303は、第1の電極215側から順に、HIL(ホール注入層)、HTL(ホール輸送層)、EML(発光層)、ETL(電子輸送層)、EIL(電子注入層)の順に積層されている。なお発光物質を含む層は、積層構造以外に単層構造、又は混合構造をとることができる。   The layer 303 containing a light-emitting substance is formed of an HIL (hole injection layer), an HTL (hole transport layer), an EML (light-emitting layer), an ETL (electron transport layer), and an EIL (electron injection layer) in this order from the first electrode 215 side. Are stacked in this order. Note that the layer containing a light-emitting substance can have a single-layer structure or a mixed structure in addition to a stacked structure.

また、発光物質を含む層303として、フルカラー表示とする場合、赤色(R)、緑色(G)、青色(B)の発光を示す材料を、それぞれ蒸着マスクを用いた蒸着法、又はインクジェット法等によって選択的に形成すればよい。   In the case where the layer 303 containing a light-emitting substance is used for full-color display, a material that emits red (R), green (G), or blue (B) light is deposited by an evaporation method using an evaporation mask, an inkjet method, or the like. May be selectively formed.

具体的には、HILとしてCuPcやPEDOT、HTLとしてα−NPD、ETLとしてBCPやAlq3、EILとしてBCP:LiやCaF2をそれぞれ用いる。また例えばEMLは、R、G、Bのそれぞれの発光色に対応したドーパント(Rの場合DCM等、Gの場合DMQD等)をドープしたAlq3を用いればよい。なお、発光物質を含む層は上記積層構造の材料に限定されない。例えば、CuPcやPEDOTの代わりに酸化モリブデン(MoOx:x=2〜3)等の酸化物とα−NPDやルブレンを共蒸着して形成し、ホール注入性を向上させることもできる。このような材料は、有機材料(低分子又は高分子を含む)、又は有機材料と無機材料の複合材料を用いることができる。 Specifically, CuPc or PEDOT is used as HIL, α-NPD is used as HTL, BCP or Alq 3 is used as ETL, and BCP: Li or CaF 2 is used as EIL. Further, for example, EML may be Alq 3 doped with a dopant corresponding to each emission color of R, G, and B (DCM in the case of R, DMQD in the case of G). Note that the layer containing a light-emitting substance is not limited to the above stacked structure material. For example, instead of CuPc or PEDOT, an oxide such as molybdenum oxide (MoOx: x = 2 to 3) and α-NPD or rubrene can be co-evaporated to improve the hole injection property. As such a material, an organic material (including a low molecule or a polymer) or a composite material of an organic material and an inorganic material can be used.

また白色の発光を示す発光物質を含む層を形成する場合、カラーフィルター、又はカラーフィルター及び色変換層等を別途設けることによってフルカラー表示を行うことができる。カラーフィルターや色変換層は、例えば第2の基板(封止基板)に設けた後、張り合わせればよい。カラーフィルターや色変換層はインクジェット法により形成することができる。勿論、白色以外の発光を示す発光物質を含む層を形成して単色の発光装置を形成してもよい。また単色表示が可能なエリアカラータイプの表示装置を形成してもよい。   In the case of forming a layer containing a light-emitting substance that emits white light, full color display can be performed by separately providing a color filter, a color filter, a color conversion layer, or the like. The color filter and the color conversion layer may be attached to each other after being provided on the second substrate (sealing substrate), for example. The color filter and the color conversion layer can be formed by an ink jet method. Needless to say, a monochromatic light emitting device may be formed by forming a layer containing a light emitting substance that emits light other than white light. Further, an area color type display device capable of monochromatic display may be formed.

また第1の電極及び第2の電極304は仕事関数を考慮して材料を選択する必要がある。但し第1の電極及び第2の電極は、画素構成によりいずれも陽極、又は陰極となりうる。本実施形態では、駆動用トランジスタの極性がNチャネル型であるため、第1の電極を陰極、第2の電極を陽極とすると好ましい。また駆動用トランジスタの極性がpチャネル型である場合、第1の電極を陽極、第2の電極を陰極とするとよい。   In addition, it is necessary to select materials for the first electrode and the second electrode 304 in consideration of a work function. However, each of the first electrode and the second electrode can be an anode or a cathode depending on the pixel configuration. In this embodiment, since the polarity of the driving transistor is an N-channel type, it is preferable that the first electrode be a cathode and the second electrode be an anode. When the polarity of the driving transistor is a p-channel type, the first electrode is preferably an anode and the second electrode is a cathode.

特に本実施形態では、駆動用トランジスタの極性がNチャネル型であるため、電子の移動方向を考慮すると、第1の電極を陰極、EIL(電子注入層)、ETL(電子輸送層)、EML(発光層)、HTL(ホール輸送層)、HIL(ホール注入層)、第2の電極を陽極とすると好ましい。   In particular, in this embodiment, since the polarity of the driving transistor is an N-channel type, considering the electron moving direction, the first electrode is a cathode, EIL (electron injection layer), ETL (electron transport layer), EML (EML). The light emitting layer), the HTL (hole transport layer), the HIL (hole injection layer), and the second electrode are preferably used as the anode.

その後、窒素を含むパッシベーション膜又はDLC等をスパッタリング法やCVD法により形成するとよい。その結果、水分や酸素の侵入を防止することができる。また第1の電極、第2の電極、その他の電極により、表示手段の側面を覆って酸素や水分の侵入を防ぐこともできる。次いで、封止基板を張り合わせる。封止基板により形成される空間には、窒素を封入したり、乾燥剤を配置してもよい。また透光性を有し、吸水性の高い樹脂を充填してもよい。   After that, a passivation film containing nitrogen, DLC, or the like may be formed by a sputtering method or a CVD method. As a result, moisture and oxygen can be prevented from entering. In addition, the first electrode, the second electrode, and other electrodes can cover the side surface of the display means to prevent oxygen and moisture from entering. Next, the sealing substrate is attached. In the space formed by the sealing substrate, nitrogen may be sealed or a desiccant may be disposed. Further, a resin having translucency and high water absorption may be filled.

またコントラストを高めるため、偏光板又は円偏光板を設けてもよい。例えば、表示面の一面又は両面に偏光板、若しくは円偏光板を設けることができる。   In order to increase the contrast, a polarizing plate or a circular polarizing plate may be provided. For example, a polarizing plate or a circularly polarizing plate can be provided on one surface or both surfaces of the display surface.

このように形成された構造を有する発光装置において、本実施形態では第1の電極及び第2の電極に透光性を有する材料(ITO若しくは酸化珪素を含むインジウム錫酸化物)を用いる。そのため、信号線から入力されるビデオ信号に応じた輝度で発光物質を含む層から光が両矢印方向305、306に出射する。   In the light-emitting device having the structure thus formed, in this embodiment, a light-transmitting material (ITO or indium tin oxide containing silicon oxide) is used for the first electrode and the second electrode. Therefore, light is emitted from the layer containing a luminescent material in the directions indicated by double arrows 305 and 306 with luminance according to the video signal input from the signal line.

また、図13(A)とは一部構成が異なる他の構造例を図13(B)に示す。   FIG. 13B shows another structural example which is partly different from the structure shown in FIG.

図13(B)に示す発光装置の構造は、駆動回路部310及び画素部311に、チャネルエッチ型のNチャネル型トランジスタを形成する。図13(A)と同様に、画素部311に形成された発光素子と接続されるNチャネル型トランジスタは、駆動用トランジスタ301と表記する。第1の電極は非透光性、好ましくは反射性の高い導電膜とし、第2の電極304は透光性を有する導電膜とする点が図13(A)と異なる。そのため、光の射出方向305は封止基板側のみである。   In the structure of the light-emitting device illustrated in FIG. 13B, channel-etched N-channel transistors are formed in the driver circuit portion 310 and the pixel portion 311. Similarly to FIG. 13A, an N-channel transistor connected to a light-emitting element formed in the pixel portion 311 is referred to as a driving transistor 301. FIG. 13A is different from FIG. 13A in that the first electrode is a light-transmitting conductive film, preferably a highly reflective conductive film, and the second electrode 304 is a light-transmitting conductive film. Therefore, the light emission direction 305 is only on the sealing substrate side.

また、図13(A)とは一部構成が異なる他の構造例を図13(C)に示す。   FIG. 13C illustrates another structural example which is partly different from the structure illustrated in FIG.

図13(C)に示す発光装置の構造は、駆動回路部310及び画素部311に、チャネル保護型のNチャネル型トランジスタを形成する。図13(A)と同様に、画素部311に形成された発光素子と接続されるNチャネル型トランジスタは、駆動用トランジスタ301と表記する。第1の電極は透光性を有する導電膜とし、第2の電極304は非透光性、好ましくは反射性の高い導電膜とする点が図13(A)と異なる。そのため、光の出射方向306が基板側のみである。   In the structure of the light-emitting device illustrated in FIG. 13C, a channel protection N-channel transistor is formed in the driver circuit portion 310 and the pixel portion 311. Similarly to FIG. 13A, an N-channel transistor connected to a light-emitting element formed in the pixel portion 311 is referred to as a driving transistor 301. FIG. 13A is different from FIG. 13A in that the first electrode is a light-transmitting conductive film and the second electrode 304 is a light-transmitting conductive film, preferably a highly reflective conductive film. Therefore, the light emission direction 306 is only on the substrate side.

以上、各トランジスタを用いて発光装置の構造について説明したが、トランジスタの構成と、発光装置の構造はどのように組み合わせてもよい。但し、図13(A)の構成は実施形態1又は実施形態2で示した発明の構成と組み合わせることが可能である。また、図13(B)及び図13(C)の構成は実施形態1〜実施形態6と組み合わせることができる。   Although the structure of the light-emitting device is described above using each transistor, the structure of the transistor and the structure of the light-emitting device may be combined in any way. However, the structure in FIG. 13A can be combined with the structure of the invention shown in Embodiment Mode 1 or Embodiment Mode 2. 13B and 13C can be combined with Embodiments 1 to 6.

また、発光装置の等価回路図及び上面図を図14に説明する。トランジスタはゲート、ソース、ドレインの3端子を有するが、ソース端子(ソース電極)、ドレイン端子(ドレイン電極)に関しては、トランジスタの構造上、明確に区別が出来ない。よって、素子間の接続について説明する際は、ソース電極、ドレイン電極のうち一方を第1の電極、他方を第2の電極と表記する。   An equivalent circuit diagram and a top view of the light-emitting device are described with reference to FIG. Although a transistor has three terminals of a gate, a source, and a drain, the source terminal (source electrode) and the drain terminal (drain electrode) cannot be clearly distinguished because of the structure of the transistor. Therefore, when describing connection between elements, one of a source electrode and a drain electrode is referred to as a first electrode, and the other is referred to as a second electrode.

図14(A)には、発光装置の画素部の等価回路図を示す。一画素は、スイッチング用のトランジスタ(スイッチ用トランジスタ)1600、駆動用トランジスタ(駆動用トランジスタ)1601、電流制御用のトランジスタ(電流制御用トランジスタ)1602を有し、これらトランジスタはNチャネル型を有する。スイッチング用トランジスタ1600の一方の電極及びゲート電極は、それぞれ信号線1603及び走査線1605に接続されている。電流制御用トランジスタ1602の一方の電極は第1の電源線1604に接続され、ゲート電極はスイッチング用トランジスタの他方の電極に接続されている。   FIG. 14A shows an equivalent circuit diagram of a pixel portion of a light-emitting device. One pixel includes a switching transistor (switching transistor) 1600, a driving transistor (driving transistor) 1601, and a current controlling transistor (current controlling transistor) 1602. These transistors are N-channel transistors. One electrode and gate electrode of the switching transistor 1600 are connected to a signal line 1603 and a scanning line 1605, respectively. One electrode of the current control transistor 1602 is connected to the first power supply line 1604, and the gate electrode is connected to the other electrode of the switching transistor.

容量素子1608は、電流制御用トランジスタのゲート・ソース間の電圧を保持するように設ければよい。本実施形態において、例えば第1の電源線の電位を低電位とし、発光素子を高電位とすると、電流制御用トランジスタはNチャネル型を有するため、ソース電極と第1の電源線とが接続する。そのため、容量素子は電流制御用トランジスタのゲート電極と、ソース電極、つまり第1の電源線との間に設けることができる。なお、スイッチング用トランジスタ、駆動用トランジスタ、又は電流制御用トランジスタのゲート容量が大きく、各トランジスタからのリーク電流が許容範囲である場合、容量素子1608は設ける必要はない。   The capacitor 1608 may be provided so as to hold the voltage between the gate and the source of the current control transistor. In this embodiment, for example, when the potential of the first power supply line is set to a low potential and the light emitting element is set to a high potential, the current control transistor has an N-channel type, so that the source electrode and the first power supply line are connected. . Therefore, the capacitor can be provided between the gate electrode of the current control transistor and the source electrode, that is, the first power supply line. Note that in the case where the gate capacitance of the switching transistor, the driving transistor, or the current control transistor is large and the leakage current from each transistor is within an allowable range, the capacitor 1608 is not necessarily provided.

駆動用トランジスタ1601の一方の電極は、電流制御用トランジスタの他方の電極に接続され、ゲート電極は第2の電源線1606に接続されている。第2の電源線1606は、固定電位を有する。そのため、駆動用トランジスタのゲート電位を固定電位とすることができ、寄生容量や配線容量によるゲート・ソース間の電圧Vgsが変化しないように動作させることができる。   One electrode of the driving transistor 1601 is connected to the other electrode of the current control transistor, and the gate electrode is connected to the second power supply line 1606. The second power supply line 1606 has a fixed potential. Therefore, the gate potential of the driving transistor can be set to a fixed potential, and operation can be performed so that the gate-source voltage Vgs due to parasitic capacitance or wiring capacitance does not change.

そして駆動用トランジスタの他方の電極に発光素子1607が接続されている。本実施形態において、例えば第1の電源線の電位を低電位とし、発光素子を高電位とすると、駆動用トランジスタのドレイン電極に発光素子の陰極が接続される。そのため、上述したように、陰極、発光物質を含む層、陽極の順に積層すると好ましい。このように、結晶構造を有する半導体膜を活性層とするトランジスタであって、Nチャネル型を有する場合、トランジスタのドレイン電極と陰極とを接続し、EIL、ETL、EML、HTL、HIL、陽極の順に積層すると好適である。   A light emitting element 1607 is connected to the other electrode of the driving transistor. In this embodiment, for example, when the potential of the first power supply line is set to a low potential and the light emitting element is set to a high potential, the cathode of the light emitting element is connected to the drain electrode of the driving transistor. Therefore, as described above, it is preferable to stack the cathode, the layer containing a light-emitting substance, and the anode in this order. As described above, in the case of a transistor having a semiconductor film having a crystal structure as an active layer and having an N-channel type, the drain electrode and the cathode of the transistor are connected, and the EIL, ETL, EML, HTL, HIL, and anode are connected. It is preferable to stack in order.

以下に、このような画素回路の動作について説明する。   The operation of such a pixel circuit will be described below.

走査線1605が選択されるとき、スイッチング用トランジスタがオンとなると、容量素子1608に電荷が蓄積されはじめる。容量素子1608の電荷は、電流制御用トランジスタのゲート・ソース間電圧と等しくなるまで蓄積される。等しくなると、電流制御用トランジスタがオンとなり、直列に接続された駆動用トランジスタがオンとなる。このとき、駆動用トランジスタのゲート電位が固定電位となっているため、発光素子へ寄生容量や配線容量によらない一定のゲート・ソース間電圧Vgsを印加する、つまり一定のゲート・ソース間電圧Vgs分の電流を供給することができる。   When the scanning line 1605 is selected, when the switching transistor is turned on, charge starts to be accumulated in the capacitor 1608. The charge of the capacitor 1608 is accumulated until it becomes equal to the gate-source voltage of the current control transistor. When they are equal, the current control transistor is turned on, and the driving transistors connected in series are turned on. At this time, since the gate potential of the driving transistor is a fixed potential, a constant gate-source voltage Vgs independent of parasitic capacitance or wiring capacitance is applied to the light emitting element, that is, constant gate-source voltage Vgs. Minute current can be supplied.

このように、発光素子は電流駆動型の素子であるため、画素内のトランジスタの特性バラツキ、特にVthバラツキが少ない場合アナログ駆動を用いることが好適である。本実施形態のトランジスタは、特性バラツキが低いため、アナログ駆動を用いることができる。一方デジタル駆動でも、駆動用トランジスタを飽和領域(|Vgs−Vth|<|Vds|を満たす領域)で動作させることで、一定の電流値を発光素子に供給することができる。なお、ここでは電流駆動型について例示したが、電圧駆動型であってもよい。   As described above, since the light-emitting element is a current-driven element, it is preferable to use analog driving when there is little variation in characteristics of transistors in the pixel, in particular, Vth variation. Since the transistor of this embodiment has low characteristic variation, analog driving can be used. On the other hand, even in digital driving, a constant current value can be supplied to the light emitting element by operating the driving transistor in a saturation region (region satisfying | Vgs−Vth | <| Vds |). In addition, although illustrated about the current drive type here, a voltage drive type may be sufficient.

図14(B)には、上記等価回路を有する発光装置の画素部における上面図の一例を示す。   FIG. 14B illustrates an example of a top view of a pixel portion of a light-emitting device having the above equivalent circuit.

まずインクジェット法により、各トランジスタのゲート電極、走査線、及び第2の電源線を同一層で形成する。図示しないが、その後ゲート絶縁膜を形成する。   First, the gate electrode, the scanning line, and the second power supply line of each transistor are formed in the same layer by an inkjet method. Although not shown, a gate insulating film is formed thereafter.

そしてゲート絶縁膜上に各トランジスタの半導体膜を形成する。本実施形態ではSiH4とF2を原料ガスに用いたプラズマCVD法により全面にセミアモルファス半導体膜を形成し、レーザー光の照射によって結晶化させた後、マスクを用いてエッチングを行い、各トランジスタの活性層とする。そして一導電型を有する半導体膜をプラズマCVD法により形成し、マスクを用いてエッチングを行い、各トランジスタのソース領域またはドレイン領域とする。 Then, a semiconductor film of each transistor is formed over the gate insulating film. In this embodiment, a semi-amorphous semiconductor film is formed on the entire surface by plasma CVD using SiH 4 and F 2 as source gases, crystallized by irradiation with laser light, and then etched using a mask. Active layer. Then, a semiconductor film having one conductivity type is formed by a plasma CVD method, and etching is performed using a mask to form a source region or a drain region of each transistor.

そしてソース電極、ドレイン電極、信号線及び第1の電源線を同一層で形成する。ソース電極、ドレイン電極、信号線及び第1の電源線は、液滴吐出法、又はスパッタ法等により形成することができる。   Then, the source electrode, the drain electrode, the signal line, and the first power supply line are formed in the same layer. The source electrode, the drain electrode, the signal line, and the first power supply line can be formed by a droplet discharge method, a sputtering method, or the like.

スイッチング用トランジスタの一方の配線と、電流制御用トランジスタのゲート電極を接続するために、ゲート絶縁膜にコンタクトホールを形成する。   In order to connect one wiring of the switching transistor and the gate electrode of the current control transistor, a contact hole is formed in the gate insulating film.

本実施形態において、容量素子1608は、ゲート絶縁膜を介して設けられたゲート配線、及びソース・ドレイン配線により形成されている。   In the present embodiment, the capacitor element 1608 is formed by a gate wiring and a source / drain wiring provided via a gate insulating film.

駆動用トランジスタの一方の電極と接続するように発光素子1607の電極1610を形成する。このようにして、発光装置の画素部を形成することができる。   An electrode 1610 of the light-emitting element 1607 is formed so as to be connected to one electrode of the driving transistor. In this manner, a pixel portion of the light emitting device can be formed.

本発明により、低い成膜温度でSiH4とF2を原料ガスに用いたPCVD法により得られるセミアモルファス半導体膜に対して、レーザー光を照射して得られる半導体膜をトランジスタの活性層とすることによって、比較的安価な発光装置を実現できる。 According to the present invention, a semiconductor film obtained by irradiating laser light to a semi-amorphous semiconductor film obtained by a PCVD method using SiH 4 and F 2 as source gases at a low film formation temperature is used as an active layer of a transistor. Thus, a relatively inexpensive light emitting device can be realized.

本実施形態は、実施形態1乃至実施形態6と自由に組み合わせて配線を形成することができる。   This embodiment mode can be freely combined with Embodiment Modes 1 to 6 to form a wiring.

(実施形態9)
本発明の液晶表示装置、発光装置、及び電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再生装置(カーオーディオ、オーディオコンポ等)、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機又は電子書籍等)、記録媒体を備えた画像再生装置(具体的にはDigital Versatile Disc(DVD)等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置)等が挙げられる。特に、大型画面を有する大型テレビ等に本発明を用いることが望ましい。それら電子機器の具体例を図15に示す。
(Embodiment 9)
As a liquid crystal display device, a light emitting device, and an electronic device of the present invention, a video camera, a digital camera, a goggle type display (head mounted display), a navigation system, an acoustic playback device (car audio, audio component, etc.), a notebook type personal computer, Playing back a recording medium such as a game machine, a portable information terminal (mobile computer, mobile phone, portable game machine or electronic book), an image playback device (specifically, Digital Versatile Disc (DVD)) provided with a recording medium, And a device provided with a display capable of displaying the image). In particular, it is desirable to use the present invention for a large TV having a large screen. Specific examples of these electronic devices are shown in FIGS.

図15(A)は22インチ〜50インチの大画面を有する大型の表示装置であり、筐体2001、支持台2002、表示部2003、ビデオ入力端子2005等を含む。なお、表示装置は、パソコン用、TV放送受信用、双方向TV用等の全ての情報表示用表示装置が含まれる。本発明により、1辺が1000mmを超える第5世代以降のガラス基板を用いても、低い成膜温度でSiH4とF2を原料ガスに用いたPCVD法により得られる半導体膜をトランジスタの活性層とすることによって、比較的安価な大型表示装置を実現できる。 FIG. 15A illustrates a large display device having a large screen of 22 inches to 50 inches, which includes a housing 2001, a support base 2002, a display portion 2003, a video input terminal 2005, and the like. The display device includes all information display devices for personal computers, TV broadcast reception, interactive TV, and the like. According to the present invention, a semiconductor film obtained by a PCVD method using SiH 4 and F 2 as source gases at a low film formation temperature even when a glass substrate of the fifth generation or more with one side exceeding 1000 mm is used as an active layer of a transistor. Thus, a relatively inexpensive large-sized display device can be realized.

図15(B)はノート型パーソナルコンピュータであり、本体2201、筐体2202、表示部2203、キーボード2204、外部接続ポート2205、ポインティングマウス2206等を含む。本発明により、低い成膜温度でSiH4とF2を原料ガスに用いたPCVD法により得られる半導体膜をトランジスタの活性層とすることによって、比較的安価なノート型パーソナルコンピュータを実現できる。 FIG. 15B shows a laptop personal computer, which includes a main body 2201, a housing 2202, a display portion 2203, a keyboard 2204, an external connection port 2205, a pointing mouse 2206, and the like. According to the present invention, a relatively inexpensive notebook personal computer can be realized by using, as a transistor active layer, a semiconductor film obtained by a PCVD method using SiH 4 and F 2 as source gases at a low film formation temperature.

図15(C)は記録媒体を備えた携帯型の画像再生装置(具体的にはDVD再生装置)であり、本体2401、筐体2402、表示部A2403、表示部B2404、記録媒体(DVD等)読込部2405、操作キー2406、スピーカー部2407等を含む。表示部A2403は主として画像情報を表示し、表示部B2404は主として文字情報を表示する。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器等も含まれる。本発明により、低い成膜温度でSiH4とF2を原料ガスに用いたPCVD法により得られるセミアモルファス半導体膜に対してレーザー照射した半導体膜をトランジスタの活性層とすることによって、比較的安価な画像再生装置を実現できる。 FIG. 15C illustrates a portable image reproducing device (specifically, a DVD reproducing device) provided with a recording medium, which includes a main body 2401, a housing 2402, a display portion A2403, a display portion B2404, and a recording medium (DVD or the like). A reading unit 2405, operation keys 2406, a speaker unit 2407, and the like are included. A display portion A2403 mainly displays image information, and a display portion B2404 mainly displays character information. Note that home video game machines and the like are included in the image reproducing device provided with the recording medium. According to the present invention, a semiconductor film irradiated with a laser to a semi-amorphous semiconductor film obtained by a PCVD method using SiH 4 and F 2 as a raw material gas at a low film forming temperature is used as a transistor active layer. An image reproducing apparatus can be realized.

図15(D)は、ワイヤレスでディスプレイのみを持ち運び可能なTVである。筐体2602にはバッテリー及び信号受信器が内蔵されており、そのバッテリーで表示部2603やスピーカー部2607を駆動させる。バッテリーは充電器2600で繰り返し充電が可能となっている。また、充電器2600は映像信号を送受信することが可能で、その映像信号をディスプレイの信号受信器に送信することでができる。筐体2602は操作キー2606によって制御する。また、図15(D)に示す装置は、操作キー2606を操作することによって、筐体2602から充電器2600に信号を送ることも可能であるため映像音声双方向通信装置とも言える。また、操作キー2606を操作することによって、筐体2602から充電器2600に信号を送り、さらに充電器2600が送信できる信号を他の電子機器に受信させることによって、他の電子機器の通信制御も可能であり、汎用遠隔制御装置とも言える。本発明により、低い成膜温度でSiH4とF2を原料ガスに用いたPCVD法により得られるセミアモルファス半導体膜に対してレーザー照射した半導体膜をトランジスタの活性層とすることによって、比較的大型(22インチ〜50インチ)の持ち運び可能なTVを安価な製造プロセスで提供できる。 FIG. 15D illustrates a TV that can carry only a display wirelessly. The housing 2602 includes a battery and a signal receiver, and the display portion 2603 and the speaker portion 2607 are driven by the battery. The battery can be repeatedly charged by the charger 2600. The charger 2600 can transmit and receive a video signal, and can transmit the video signal to a signal receiver of the display. The housing 2602 is controlled by operation keys 2606. The device illustrated in FIG. 15D can also be referred to as a video / audio two-way communication device because a signal can be sent from the housing 2602 to the charger 2600 by operating the operation key 2606. Further, by operating the operation key 2606, a signal is transmitted from the housing 2602 to the charger 2600, and further, a signal that can be transmitted by the charger 2600 is received by another electronic device, so that communication control of the other electronic device can be performed. It can be said to be a general-purpose remote control device. According to the present invention, a semiconductor film irradiated with a laser to a semi-amorphous semiconductor film obtained by a PCVD method using SiH 4 and F 2 as a source gas at a low film forming temperature is used as a transistor active layer, so that it is relatively large. A portable TV (22 inches to 50 inches) can be provided by an inexpensive manufacturing process.

以上の様に、本発明を実施して得た液晶表示装置や発光装置は、あらゆる電子機器の表示部として用いてもよい。   As described above, the liquid crystal display device and the light-emitting device obtained by implementing the present invention may be used as a display portion of any electronic device.

また、本実施形態は、実施形態1乃至実施形態8のいずれか一と自由に組み合わせることができる。   Further, this embodiment can be freely combined with any one of Embodiments 1 to 8.

(実施形態10)
本実施形態10では、データを無線で送受信できるRFID等の半導体装置の作製方法に関して図面を参照して説明する。なおここでは、トップゲート型のトランジスタを例示するが、トランジスタの構造としては、実施形態7で示したようなボトムゲート構造であってもよい。
(Embodiment 10)
In Embodiment 10, a method for manufacturing a semiconductor device such as an RFID capable of transmitting and receiving data wirelessly will be described with reference to drawings. Note that a top-gate transistor is illustrated here, but the structure of the transistor may be a bottom-gate structure as described in Embodiment 7.

まず、図16(A)に示すように、基板1100の一表面に、絶縁層1101、剥離層1102を形成する。   First, as illustrated in FIG. 16A, an insulating layer 1101 and a separation layer 1102 are formed over one surface of a substrate 1100.

基板1100は、ガラス基板、石英基板、金属基板やステンレス基板の一表面に絶縁層を形成したもの等を用いる。上記に挙げた基板1100には、大きさや形状に制約がないため、例えば、基板1100として、1辺が1メートル以上であって、矩形状のものを用いれば、生産性を格段に向上させることができる。この利点は、円形のシリコン基板を用いる場合と比較すると、大きな優位点である。   As the substrate 1100, a glass substrate, a quartz substrate, a metal substrate, a stainless steel substrate with an insulating layer formed on one surface, or the like is used. Since there is no restriction on the size or shape of the substrate 1100 listed above, for example, if a substrate having a side of 1 meter or more and a rectangular shape is used as the substrate 1100, productivity is remarkably improved. Can do. This advantage is a great advantage compared to the case of using a circular silicon substrate.

また、基板1100上に設けられる複数のトランジスタを有する層は、後に基板1100上から剥離される。従って、基板1100を再利用して、当該基板1100上に新たに複数のトランジスタを有する層を形成してもよい。この結果、コストを削減することができる。なお、再利用する基板1100には、石英基板を用いることが好ましい。   The layer including a plurality of transistors provided over the substrate 1100 is peeled off from the substrate 1100 later. Accordingly, a layer having a plurality of transistors may be newly formed over the substrate 1100 by reusing the substrate 1100. As a result, cost can be reduced. Note that a quartz substrate is preferably used as the substrate 1100 to be reused.

剥離層1102は、基板1100の一表面に絶縁層1101を形成した後形成する。剥離層1102はスパッタリング法やプラズマCVD法等により、タングステン(W)、モリブデン(Mo)、チタン(Ti)、タンタル(Ta)、ニオブ(Nb)、ニッケル(Ni)、コバルト(Co)、ジルコニウム(Zr)、亜鉛(Zn)、ルテニウム(Ru)、ロジウム(Rh)、パラジウム(Pd)、オスミウム(Os)、イリジウム(Ir)、珪素(Si)から選択された元素、又は前記元素を主成分とする合金材料、又は前記元素を主成分とする化合物材料からなる層を、単層又は積層して形成する。珪素を含む層の結晶構造は、非晶質、微結晶、多結晶のいずれの場合でもよい。   The separation layer 1102 is formed after the insulating layer 1101 is formed over one surface of the substrate 1100. The release layer 1102 is formed by sputtering, plasma CVD, or the like using tungsten (W), molybdenum (Mo), titanium (Ti), tantalum (Ta), niobium (Nb), nickel (Ni), cobalt (Co), zirconium ( An element selected from Zr), zinc (Zn), ruthenium (Ru), rhodium (Rh), palladium (Pd), osmium (Os), iridium (Ir), silicon (Si), or the element as a main component The layer made of the alloy material to be formed or the compound material containing the element as a main component is formed as a single layer or a stacked layer. The crystal structure of the layer containing silicon may be any of amorphous, microcrystalline, and polycrystalline.

剥離層1102が単層構造の場合、好ましくは、タングステン層、モリブデン層、又はタングステンとモリブデンの混合物を含む層を形成する。又は、タングステンの酸化物若しくは酸化窒化物を含む層、モリブデンの酸化物若しくは酸化窒化物を含む層、又はタングステンとモリブデンの混合物の酸化物若しくは酸化窒化物を含む層を形成する。なお、タングステンとモリブデンの混合物とは、例えば、タングステンとモリブデンの合金に相当する。   In the case where the separation layer 1102 has a single-layer structure, a tungsten layer, a molybdenum layer, or a layer containing a mixture of tungsten and molybdenum is preferably formed. Alternatively, a layer containing tungsten oxide or oxynitride, a layer containing molybdenum oxide or oxynitride, or a layer containing an oxide or oxynitride of a mixture of tungsten and molybdenum is formed. Note that the mixture of tungsten and molybdenum corresponds to, for example, an alloy of tungsten and molybdenum.

剥離層1102が積層構造の場合、好ましくは、1層目としてタングステン層、モリブデン層、又はタングステンとモリブデンの混合物を含む層を形成し、2層目として、タングステン、モリブデン又はタングステンとモリブデンの混合物の酸化物、窒化物、酸化窒化物又は窒化酸化物を形成する。   In the case where the separation layer 1102 has a stacked structure, preferably, a tungsten layer, a molybdenum layer, or a layer containing a mixture of tungsten and molybdenum is formed as a first layer, and tungsten, molybdenum, or a mixture of tungsten and molybdenum is formed as a second layer. An oxide, nitride, oxynitride, or nitride oxide is formed.

剥離層1102として、タングステンを含む層とタングステンの酸化物を含む層の積層構造を形成する場合、タングステンを含む層を形成し、その上層に酸化珪素を含む層を形成することで、タングステン層と酸化珪素層との界面に、タングステンの酸化物を含む層が形成されることを活用してもよい。さらには、タングステンを含む層の表面を、熱酸化処理、酸素プラズマ処理、オゾン水等の酸化力の強い溶液での処理等を行ってタングステンの酸化物を含む層を形成してもよい。これは、タングステンの窒化物、酸化窒化物及び窒化酸化物を含む層を形成する場合も同様であり、タングステンを含む層を形成後、その上層に窒化珪素層、酸化窒化珪素層、窒化酸化珪素層を形成するとよい。   In the case where a stacked structure of a layer containing tungsten and a layer containing an oxide of tungsten is formed as the separation layer 1102, a layer containing tungsten is formed, and a layer containing silicon oxide is formed thereover. The fact that a layer containing tungsten oxide is formed at the interface with the silicon oxide layer may be utilized. Further, the layer containing tungsten oxide may be formed by performing thermal oxidation treatment, oxygen plasma treatment, treatment with a strong oxidizing power such as ozone water, or the like on the surface of the layer containing tungsten. The same applies to the case where a layer containing tungsten nitride, oxynitride, and nitride oxide is formed. After a layer containing tungsten is formed, a silicon nitride layer, a silicon oxynitride layer, and a silicon nitride oxide layer are formed thereon. A layer may be formed.

タングステンの酸化物は、WOxで表される。WOxのXは2〜3の範囲内にあり、xが2の場合(WO2)、xが2.5の場合(W25)、xが2.75の場合(W411)、xが3の場合(WO3)等がある。タングステンの酸化物を形成するにあたり、上記に挙げたXの値に特に制約はなく、そのエッチングレート等を基に決めるとよい。但し、エッチングレートの最もよいものは、酸素雰囲気下で、スパッタリング法により形成するタングステンの酸化物を含む層(WOx、0<X<3)である。従って、作製時間の短縮のために、剥離層として、酸素雰囲気下でスパッタリング法によりタングステンの酸化物を含む層を形成するとよい。 The oxide of tungsten is represented by WOx. X of WOx is in the range of 2 to 3, and when x is 2 (WO 2 ), when x is 2.5 (W 2 O 5 ), when x is 2.75 (W 4 O 11 ) X is 3 (WO 3 ). In forming the tungsten oxide, the value of X mentioned above is not particularly limited, and may be determined based on the etching rate or the like. However, the layer having the best etching rate is a layer containing tungsten oxide (WOx, 0 <X <3) formed by a sputtering method in an oxygen atmosphere. Therefore, in order to shorten the manufacturing time, a layer containing a tungsten oxide is preferably formed as the separation layer by a sputtering method in an oxygen atmosphere.

また、上記の工程によると、基板1100と剥離層1102との間に絶縁層1101を設けているが、本発明はこの工程に制約されない。基板1100に接するように剥離層1102を形成してもよい。   Further, according to the above process, the insulating layer 1101 is provided between the substrate 1100 and the peeling layer 1102, but the present invention is not limited to this process. The peeling layer 1102 may be formed so as to be in contact with the substrate 1100.

ここでは、基板1100としてガラス基板を用い、絶縁層1101として厚さ100nmの酸化窒化珪素層をCVD法により形成し、剥離層1102として、厚さ30nmのタングステン層をスパッタリング法により形成する。   Here, a glass substrate is used as the substrate 1100, a silicon oxynitride layer with a thickness of 100 nm is formed as the insulating layer 1101, and a tungsten layer with a thickness of 30 nm is formed as the separation layer 1102 by a sputtering method.

次に、図16(B)に示すように、剥離層1102を覆うように、下地となる絶縁層1105を形成する。絶縁層1105は、高密度プラズマ処理、スパッタリング法やプラズマCVD法等により、珪素の酸化物又は珪素の窒化物を含む層を、単層又は積層で形成する。珪素の酸化物材料とは、珪素(Si)と酸素(O)を含む物質であり、酸化珪素、酸化窒化珪素、窒化酸化珪素等が該当する。珪素の窒化物材料とは、珪素と窒素(N)を含む物質であり、窒化珪素、酸化窒化珪素、窒化酸化珪素等が該当する。下地となる絶縁層は、基板1100からの不純物の侵入を防止するブロッキング膜として機能する。   Next, as illustrated in FIG. 16B, an insulating layer 1105 serving as a base is formed so as to cover the separation layer 1102. The insulating layer 1105 is formed as a single layer or a stacked layer including a silicon oxide or a silicon nitride by high-density plasma treatment, a sputtering method, a plasma CVD method, or the like. The silicon oxide material is a substance containing silicon (Si) and oxygen (O), and corresponds to silicon oxide, silicon oxynitride, silicon nitride oxide, or the like. The silicon nitride material is a substance containing silicon and nitrogen (N), and corresponds to silicon nitride, silicon oxynitride, silicon nitride oxide, or the like. The insulating layer serving as a base functions as a blocking film that prevents impurities from entering from the substrate 1100.

なお、ここで用いる高密度プラズマ処理とは、マイクロ波で励起され、電子温度が1.5eV以下(好ましくは0.5〜1.5eV)、イオンエネルギーが5eV以下、電子密度が1.0×1011cm-3〜1.0×1013cm-3程度である高密度プラズマ処理である。プラズマの生成はラジアルスロットアンテナを用いたマイクロ波励起のプラズマ処理装置を用いることができる。このとき、窒素(N2)、またはアンモニア(NH3)、亜酸化窒素(N2O)等の窒化物気体と希ガスの混合ガス導入すると、シリコン基板の表面を窒化することができる。また、酸素(O2)、水素(H2)と希ガスの混合ガスを導入すると、シリコン基板表面に酸化膜を形成することができる。ここでは、希ガスとしてアルゴンガス(Ar)を用いる。なお、アルゴンガスの代わりに、クリプトン(Kr)を用いてもよい。この高密度プラズマ処理を用いることによって、プラズマダメージが非常に少なく緻密な膜を作製することができる。また、低温処理(代表的には250〜550℃)のでプラズマ処理を行っても十分にプラズマ酸化処理を行うことができる。なお、プラズマを形成するための周波数はマイクロ波(2.45GHz)を用いている。また、プラズマの電位は5V以下と低電位であり、原料分子の過剰解離を抑制することができる。 Note that the high density plasma treatment used here is excited by microwaves, the electron temperature is 1.5 eV or less (preferably 0.5 to 1.5 eV), the ion energy is 5 eV or less, and the electron density is 1.0 ×. This is a high-density plasma treatment having a density of about 10 11 cm −3 to 1.0 × 10 13 cm −3 . Plasma generation can be performed using a microwave-excited plasma processing apparatus using a radial slot antenna. At this time, nitrogen (N 2), or ammonia (NH 3), mixed gas introducing nitrous oxide (N 2 O) nitride gas and a rare gas such as, can nitriding the surface of the silicon substrate. In addition, when a mixed gas of oxygen (O 2 ), hydrogen (H 2 ), and a rare gas is introduced, an oxide film can be formed on the silicon substrate surface. Here, argon gas (Ar) is used as a rare gas. Note that krypton (Kr) may be used instead of argon gas. By using this high-density plasma treatment, it is possible to produce a dense film with very little plasma damage. Further, since the low temperature treatment (typically 250 to 550 ° C.), the plasma oxidation treatment can be sufficiently performed even if the plasma treatment is performed. Note that a microwave (2.45 GHz) is used as a frequency for forming plasma. Further, the plasma potential is as low as 5 V or less, and excessive dissociation of source molecules can be suppressed.

また、この工程によって形成された絶縁体層には、高密度プラズマ処理に用いた希ガスが含まれる場合がある。ここでは、下地となる絶縁層1105として、高密度プラズマ処理により厚さ200nmの酸化珪素層を形成する。   In addition, the insulator layer formed by this process may contain a rare gas used for high-density plasma treatment. Here, as the base insulating layer 1105, a 200-nm-thick silicon oxide layer is formed by high-density plasma treatment.

次に、絶縁層1105上に、非晶質半導体層(例えば非晶質珪素を含む層)を形成する。続いて、非晶質半導体層をレーザ結晶化法、RTA又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法とレーザ結晶化法を組み合わせた方法等により結晶化して、結晶質半導体層を形成する。その後、得られた結晶質半導体層を所望の形状にパターニングして結晶質半導体層1127〜1130を形成する。   Next, an amorphous semiconductor layer (eg, a layer containing amorphous silicon) is formed over the insulating layer 1105. Subsequently, the amorphous semiconductor layer is subjected to laser crystallization, thermal crystallization using an RTA or furnace annealing furnace, thermal crystallization using a metal element that promotes crystallization, and heat using a metal element that promotes crystallization. A crystalline semiconductor layer is formed by crystallization by a method combining a crystallization method and a laser crystallization method. Thereafter, the obtained crystalline semiconductor layer is patterned into a desired shape to form crystalline semiconductor layers 1127 to 1130.

結晶質半導体層1127〜1130の作製工程の具体例を挙げると、まず、プラズマCVD法を用いて、膜厚66nmの非晶質半導体層を形成する。次に、結晶化を助長する金属元素であるニッケルを含む溶液を非晶質半導体層上に保持させた後、非晶質半導体層に脱水素化の処理(500℃、1時間)と、熱結晶化の処理(550℃、4時間)を行って結晶質半導体層を形成する。その後、必要に応じてレーザ光を照射し、フォトリソグラフィ法を用いたパターニング処理によって結晶質半導体層1127〜1130を形成する。   As a specific example of a manufacturing process of the crystalline semiconductor layers 1127 to 1130, first, an amorphous semiconductor layer having a thickness of 66 nm is formed by a plasma CVD method. Next, after a solution containing nickel, which is a metal element for promoting crystallization, is held on the amorphous semiconductor layer, the amorphous semiconductor layer is subjected to dehydrogenation treatment (500 ° C., 1 hour), heat Crystallization treatment (550 ° C., 4 hours) is performed to form a crystalline semiconductor layer. Thereafter, laser light is irradiated as necessary, and crystalline semiconductor layers 1127 to 1130 are formed by patterning using a photolithography method.

なお、レーザ結晶化法で結晶質半導体層1127〜1130を形成する場合、連続発振またはパルス発振の気体レーザ又は固体レーザを用いる。   Note that when the crystalline semiconductor layers 1127 to 1130 are formed by a laser crystallization method, a continuous wave or pulsed gas laser or solid laser is used.

また、結晶質半導体層上に、ゲッタリングサイトとして機能する非晶質半導体層を形成するとよい。ゲッタリングサイトとなる非晶質半導体層には、リンやアルゴンの不純物元素を含有させる必要があるため、好適には、アルゴンを高濃度に含有させることが可能なスパッタリング法で形成するとよい。その後、加熱処理(RTA法やファーネスアニール炉を用いた熱アニール等)を行って、非晶質半導体層中に金属元素を拡散させ、続いて、当該金属元素を含む非晶質半導体層を除去する。そうすると、結晶質半導体層中の金属元素の含有量を低減又は除去することができる。   In addition, an amorphous semiconductor layer functioning as a gettering site may be formed over the crystalline semiconductor layer. Since the amorphous semiconductor layer serving as a gettering site needs to contain an impurity element such as phosphorus or argon, it is preferably formed by a sputtering method in which argon can be contained at a high concentration. After that, heat treatment (RTA method or thermal annealing using a furnace annealing furnace) is performed to diffuse the metal element in the amorphous semiconductor layer, and then the amorphous semiconductor layer containing the metal element is removed. To do. Then, the content of the metal element in the crystalline semiconductor layer can be reduced or removed.

次に、結晶質半導体層1127〜1130を覆うゲート絶縁層を形成する。ゲート絶縁層は、高密度プラズマ処理、プラズマCVD法やスパッタリング法等により、珪素の酸化物又は珪素の窒化物を含む層を、単層又は積層して形成する。ここでは、ゲート絶縁層として、酸化窒化珪素層を高密度プラズマ処理により形成する。   Next, a gate insulating layer covering the crystalline semiconductor layers 1127 to 1130 is formed. The gate insulating layer is formed as a single layer or a stack of layers containing silicon oxide or silicon nitride by high-density plasma treatment, plasma CVD, sputtering, or the like. Here, as the gate insulating layer, a silicon oxynitride layer is formed by high-density plasma treatment.

次に、ゲート絶縁層上に第1の導電層と第2の導電層を積層して形成する。第1の導電層は、プラズマCVD法やスパッタリング法等により、20〜100nmの厚さで形成する。第2の導電層は100〜400nmの厚さで形成する。第1の導電層と第2の導電層は、タンタル(Ta)、タングステン(W)、チタン(Ti)、モリブデン(Mo)、アルミニウム(Al)、銅(Cu)、クロム(Cr)、ニオブ(Nb)等から選択された元素又はこれらの元素を主成分とする合金材料若しくは化合物材料で形成する。または、リン等の不純物元素をドーピングした多結晶珪素に代表される半導体材料により形成する。   Next, a first conductive layer and a second conductive layer are stacked over the gate insulating layer. The first conductive layer is formed with a thickness of 20 to 100 nm by a plasma CVD method, a sputtering method, or the like. The second conductive layer is formed with a thickness of 100 to 400 nm. The first conductive layer and the second conductive layer include tantalum (Ta), tungsten (W), titanium (Ti), molybdenum (Mo), aluminum (Al), copper (Cu), chromium (Cr), niobium ( Nb) or the like or an alloy material or a compound material containing these elements as a main component. Alternatively, a semiconductor material typified by polycrystalline silicon doped with an impurity element such as phosphorus is used.

第1の導電層と第2の導電層との組み合わせの例を挙げると、窒化タンタル(TaN)層とタングステン(W)層、窒化タングステン(WN)層とタングステン層、窒化モリブデン(MoN)層とモリブデン(Mo)層等が挙げられる。タングステンや窒化タンタルは、耐熱性が高いため、第1の導電層と第2の導電層を形成した後、熱活性化を目的とした加熱処理を行うことができる。   Examples of combinations of the first conductive layer and the second conductive layer include a tantalum nitride (TaN) layer and a tungsten (W) layer, a tungsten nitride (WN) layer and a tungsten layer, and a molybdenum nitride (MoN) layer. A molybdenum (Mo) layer etc. are mentioned. Since tungsten and tantalum nitride have high heat resistance, after the first conductive layer and the second conductive layer are formed, heat treatment for thermal activation can be performed.

ここでは、第1の導電層として厚さ30nmのタンタル窒化物層を形成し、第2の導電層として厚さ370nmのタングステン層を形成する。   Here, a tantalum nitride layer having a thickness of 30 nm is formed as the first conductive layer, and a tungsten layer having a thickness of 370 nm is formed as the second conductive layer.

次に、フォトリソグラフィ法を用いてレジストからなるマスクを形成し、ゲート電極を形成するためのエッチング処理を行って、ゲート電極として機能する導電層(ゲート電極とよぶことがある)1107〜1110を形成する。   Next, a mask made of a resist is formed using a photolithography method, and etching treatment for forming a gate electrode is performed, so that conductive layers (also referred to as gate electrodes) 1107 to 1110 functioning as the gate electrodes are formed. Form.

次に、結晶質半導体層1128、1130に、イオンドープ法又はイオン注入法により、n型を付与する不純物元素を低濃度に添加してn型不純物領域を形成し、結晶質半導体層1127、1129にp型を付与する不純物元素を低濃度に添加してp型不純物領域を形成する。また、n型を付与する不純物元素としてリン(P)を用い、p型を付与する不純物元素としてボロン(B)を用いる。   Next, an impurity element imparting n-type conductivity is added to the crystalline semiconductor layers 1128 and 1130 at a low concentration by ion doping or ion implantation to form n-type impurity regions, and the crystalline semiconductor layers 1127 and 1129 are formed. A p-type impurity region is formed by adding an impurity element imparting p-type to the semiconductor layer at a low concentration. Further, phosphorus (P) is used as an impurity element imparting n-type conductivity, and boron (B) is used as an impurity element imparting p-type conductivity.

次に、ゲート絶縁層と導電層1107〜1110を覆うように、絶縁層を形成する。絶縁層は高密度プラズマ処理、プラズマCVD法やスパッタリング法等により、珪素、珪素の酸化物又は珪素の窒化物の無機材料を含む層(無機層と表記することがある)や、有機樹脂等の有機材料を含む層(有機層と表記することがある)を、単層又は積層して形成する。ここでは、絶縁層としてプラズマCVD法により酸化窒化珪素層を形成する。   Next, an insulating layer is formed so as to cover the gate insulating layer and the conductive layers 1107 to 1110. The insulating layer is a layer containing an inorganic material of silicon, silicon oxide or silicon nitride (sometimes referred to as an inorganic layer), organic resin, or the like by high-density plasma treatment, plasma CVD, sputtering, or the like. A layer containing an organic material (sometimes referred to as an organic layer) is formed as a single layer or a stacked layer. Here, a silicon oxynitride layer is formed as the insulating layer by a plasma CVD method.

次に、絶縁層を、垂直方向を主体とした異方性エッチングにより選択的にエッチングして、導電層1107〜1110の側面に接する絶縁層(以下サイドウォール絶縁層とよぶ)1115〜1118を形成する(図16(B)参照。)。サイドウォール絶縁層1115〜1118は、後にLDD領域を形成するためのドーピング用のマスクとして用いる。   Next, the insulating layer is selectively etched by anisotropic etching mainly in the vertical direction to form insulating layers (hereinafter referred to as sidewall insulating layers) 1115 to 1118 in contact with the side surfaces of the conductive layers 1107 to 1110. (See FIG. 16B). The sidewall insulating layers 1115 to 1118 are used as a doping mask for forming an LDD region later.

なお、サイドウォール絶縁層1115〜1118を形成するためのエッチング工程により、ゲート絶縁層もエッチングされ、ゲート絶縁層1119〜1122が形成される。ゲート絶縁層1119〜1122は、導電層1107〜1110及びサイドウォール絶縁層1115〜1118と重なる層である。このように、ゲート絶縁層とサイドウォール絶縁層1115〜1118の材料のエッチングレートが同じにし、図16(B)の様にゲート絶縁膜も同時にエッチングする。   Note that the gate insulating layer is also etched by the etching process for forming the sidewall insulating layers 1115 to 1118, so that gate insulating layers 1119 to 1122 are formed. The gate insulating layers 1119 to 1122 overlap with the conductive layers 1107 to 1110 and the sidewall insulating layers 1115 to 1118. In this manner, the gate insulating layer and the sidewall insulating layers 1115 to 1118 are made to have the same etching rate, and the gate insulating film is also etched simultaneously as shown in FIG.

続いて、サイドウォール絶縁層1115、1117をマスクとして、結晶質半導体層1127、1129にn型の導電性を付与する不純物元素を添加して、第1のn型不純物領域(LDD領域ともよぶ)1123a、1123cと、第2のn型不純物領域1124a、1124cとを形成する。   Subsequently, an impurity element imparting n-type conductivity is added to the crystalline semiconductor layers 1127 and 1129 using the sidewall insulating layers 1115 and 1117 as masks, and a first n-type impurity region (also referred to as an LDD region). 1123a and 1123c and second n-type impurity regions 1124a and 1124c are formed.

また、結晶質半導体層1128、1130にp型の導電性を付与する不純物元素を添加して、第1のp型不純物領域(LDD領域ともよぶ)1123b、1123dと、第2のp型不純物領域1124b、1124dとを形成する。   Further, an impurity element imparting p-type conductivity is added to the crystalline semiconductor layers 1128 and 1130 so that first p-type impurity regions (also referred to as LDD regions) 1123b and 1123d and second p-type impurity regions 1124b and 1124d are formed.

第1のn型不純物領域1123a、1123cが含む不純物元素の濃度は、第2のn型不純物領域1124a、1124cの不純物元素の濃度よりも低い。また、第1のp型不純物領域1123b、1123dが含む不純物元素の濃度は、第2のp型不純物領域1124b、1124dの不純物元素の濃度よりも低い。   The concentration of the impurity element contained in the first n-type impurity regions 1123a and 1123c is lower than the concentration of the impurity element in the second n-type impurity regions 1124a and 1124c. The concentration of the impurity element contained in the first p-type impurity regions 1123b and 1123d is lower than the concentration of the impurity element in the second p-type impurity regions 1124b and 1124d.

なお、第1のn型不純物領域1123a、1123c及び第1のp型不純物領域1123b、1123dを形成するためには、ゲート電極を2層以上の積層構造とし、該ゲート電極にテーパーエッチングや異方性エッチングを行って該ゲート電極を構成する下層の導電層をマスクとして用いる手法と、サイドウォール絶縁層をマスクとして用いる手法がある。前者の手法を採用して形成されたトランジスタはGOLD(Gate Overlapped Lightly Doped drain)構造と呼ばれる。本発明は、前者と後者のどちらの手法を用いてもよい。但し、後者のサイドウォール絶縁層をマスクとして用いる手法を用いると、LDD領域を確実に形成することができ、また、LDD領域の幅の制御が容易になるという利点がある。   Note that in order to form the first n-type impurity regions 1123a and 1123c and the first p-type impurity regions 1123b and 1123d, the gate electrode has a stacked structure of two or more layers, and the gate electrode is tapered or anisotropically formed. There are a method using a lower conductive layer constituting the gate electrode by performing reactive etching as a mask and a method using a sidewall insulating layer as a mask. A transistor formed by adopting the former method is called a GOLD (Gate Overlapped Lightly Doped Drain) structure. In the present invention, either the former method or the latter method may be used. However, the use of the latter method using the sidewall insulating layer as a mask has an advantage that the LDD region can be reliably formed and the width of the LDD region can be easily controlled.

上記工程を経て、n型のトランジスタ1131、1133が完成する。また、p型のトランジスタ1132、1134が完成する。   Through the above steps, n-type transistors 1131 and 1133 are completed. In addition, p-type transistors 1132 and 1134 are completed.

n型のトランジスタ1131、1133は、LDD構造を有し、第1のn型不純物領域(LDD領域ともよぶ)と第2のn型不純物領域とチャネル形成領域を含む活性層と、ゲート絶縁層と、ゲート電極として機能する導電層とを有する。また、p型のトランジスタ1132、1134は、LDD構造を有し、第1のn型不純物領域(LDD領域ともよぶ)と第2のn型不純物領域とチャネル形成領域を含む活性層と、ゲート絶縁層と、ゲート電極として機能する導電層とを有する。   The n-type transistors 1131 and 1133 each have an LDD structure, and include an active layer including a first n-type impurity region (also referred to as an LDD region), a second n-type impurity region, a channel formation region, a gate insulating layer, And a conductive layer functioning as a gate electrode. The p-type transistors 1132 and 1134 each have an LDD structure, an active layer including a first n-type impurity region (also referred to as an LDD region), a second n-type impurity region, and a channel formation region, and gate insulation. And a conductive layer functioning as a gate electrode.

実施形態1あるいは実施形態2で示した方法を用いて塗れ性が低い領域と塗れ性の高い領域を形成する。ここで形成した塗れ性が高い領域を上面からみた形状と、後に形成する凸状の導電層(ピラー)を上面からみた形状はほぼ同じ形状である。なお、塗れ性が高い領域とは、塗れ性が低い領域と比較して導電性粒子を有する組成物の塗れ性が相対的に高い領域のことである。また、導電性粒子を有する組成物の接触角が相対的に異なる領域のことであり、塗れ性が高い領域とは、その表面において導電性粒子を有する組成物の接触角が小さい領域であり、塗れ性が低い層とは、その表面において導電性粒子を有する組成物の接触角が大きい領域である。   A region with low wettability and a region with high wettability are formed using the method described in Embodiment 1 or Embodiment 2. The shape of the region having high wettability formed here viewed from the top surface and the shape of the convex conductive layer (pillar) to be formed later viewed from the top surface are substantially the same. Note that the region having high wettability is a region in which the wettability of the composition having conductive particles is relatively high compared to the region having low wettability. In addition, the contact angle of the composition having conductive particles is a relatively different region, the region having high paintability is a region having a small contact angle of the composition having conductive particles on its surface, The layer having low wettability is a region where the contact angle of the composition having conductive particles is large on the surface thereof.

なお、ここではトップゲート型のトランジスタを例として示すが、実施形態7で示したようなボトムゲート構造を有するトランジスタであってもよい。また、ボトムゲート構造を有するトランジスタを形成した場合、塗れ性の異なる領域を形成する方法は、実施形態1あるいは実施形態2で示した形成方法に限定されず、実施形態3〜実施形態6に示した方法を適宜用いることが可能である。   Note that although a top-gate transistor is described here as an example, a transistor having a bottom-gate structure as described in Embodiment 7 may be used. Further, in the case where a transistor having a bottom gate structure is formed, a method for forming a region having different wettability is not limited to the formation method described in Embodiment Mode 1 or Embodiment Mode 2, and is described in Embodiment Modes 3 to 6. These methods can be used as appropriate.

次に、塗れ性が高い領域に、導電性ペーストを吐出した後、乾燥、焼成して導電性材料からなる凸状の導電層(ピラー)1155〜1162を形成する。凸状の導電層(ピラー)1155〜1162は、導電性ペーストを吐出と焼成を繰り返すことによって積み重ねる。なお、凸状の導電層(ピラー)1155〜1162は、トランジスタのソース配線又はドレイン配線として機能する。なお、導電性ペーストは、液滴吐出法等を用いて、塗れ性が高い領域に塗布する。   Next, a conductive paste is discharged in a region with high wettability, and then dried and baked to form convex conductive layers (pillars) 1155 to 1162 made of a conductive material. The convex conductive layers (pillars) 1155 to 1162 are stacked by repeating discharge and firing of the conductive paste. Note that the convex conductive layers (pillars) 1155 to 1162 function as a source wiring or a drain wiring of the transistor. Note that the conductive paste is applied to a highly wettable region by a droplet discharge method or the like.

なお、導電性ペーストの吐出領域の外延には、塗れ性が低い層が形成されているため、導電性ペーストが塗れ広がらず、均一な幅にピラー径を制御できる。この結果、ばらつきの少ない導電性材料からなる凸状の導電層(ピラー)1155〜1162を形成することができる。   Note that since the layer having low wettability is formed in the outer extension of the discharge region of the conductive paste, the conductive paste is not spread and the pillar diameter can be controlled to a uniform width. As a result, convex conductive layers (pillars) 1155 to 1162 made of a conductive material with little variation can be formed.

次に、塗れ性が低い層にレーザあるいは光を照射し、光のエネルギーにより塗れ性が低い層を露光し、物質の結合を解離させる。ここでは、結合を分解する光として、紫外線を照射する。   Next, a layer with low wettability is irradiated with a laser or light, and the layer with low wettability is exposed by the energy of light to dissociate the bonds between substances. Here, ultraviolet rays are irradiated as light for decomposing bonds.

次に、トランジスタ1131〜1134及び凸状の導電層(ピラー)1155〜1162を覆うように、単層又は積層で絶縁層を形成する。   Next, an insulating layer is formed as a single layer or a stacked layer so as to cover the transistors 1131 to 1134 and the convex conductive layers (pillars) 1155 to 1162.

ここでは、トランジスタ1131〜1134及び凸状の導電層(ピラー)1155〜1162を覆うように、絶縁層を単層で形成した場合を示し、層間絶縁膜1142として厚さ600nmの酸化珪素を含む層を形成する。なお、層間絶縁膜1142上に絶縁膜として酸化珪素を含む層をさらに形成してもよい。またここでは図示しないが、層間絶縁膜1142を形成する前に、トランジスタ1131〜1134及び凸状の導電層(ピラー)1155〜1162を覆うように、パッシベーション膜を設けた後、半導体層の結晶性の回復や半導体層に添加された不純物元素の活性化、半導体層の水素化を目的とした加熱処理を行うとよい。加熱処理には、熱アニール、レーザアニール法又はRTA法等を適用するとよい。   Here, a case where an insulating layer is formed as a single layer so as to cover the transistors 1131 to 1134 and the convex conductive layers (pillars) 1155 to 1162 is shown, and a layer containing silicon oxide with a thickness of 600 nm is used as the interlayer insulating film 1142 Form. Note that a layer containing silicon oxide may be further formed over the interlayer insulating film 1142 as an insulating film. Although not shown here, a passivation film is provided so as to cover the transistors 1131 to 1134 and the convex conductive layers (pillars) 1155 to 1162 before the interlayer insulating film 1142 is formed. It is preferable to perform heat treatment for the purpose of recovery of the impurity, activation of the impurity element added to the semiconductor layer, and hydrogenation of the semiconductor layer. For the heat treatment, thermal annealing, laser annealing, RTA, or the like is preferably applied.

また、凸状の導電層(ピラー)1155〜1162を本焼成する前に層間絶縁膜1142を液滴吐出法により形成し、同時に本焼成してもよい。なお、塗布法や液滴吐出法により層間絶縁膜1142を形成する際、スキージではなく、エアナイフで表面におけるミクロの凹凸を平坦化させた後、本焼成を行うことが好ましい。   Further, before the firing of the convex conductive layers (pillars) 1155 to 1162, the interlayer insulating film 1142 may be formed by a droplet discharge method and simultaneously fired. Note that when the interlayer insulating film 1142 is formed by a coating method or a droplet discharge method, it is preferable to perform main baking after flattening micro unevenness on the surface with an air knife instead of a squeegee.

また、半導体層の水素化をする他の方法としては、パッシベーション膜を形成せずに、高密度プラズマ処理装置を用いてもよい。この方法を用いる場合は、半導体層に不純物元素をドーピングし、不純物領域にドープされた不純物を活性化させる工程を行った後、高密度プラズマ処理装置を用いればよい。なお、活性化工程はレーザ光照射、RTA、炉を用いた加熱処理等の方法を用いることができる。   Further, as another method for hydrogenating the semiconductor layer, a high-density plasma processing apparatus may be used without forming a passivation film. In the case of using this method, a high-density plasma treatment apparatus may be used after doping a semiconductor layer with an impurity element and activating the impurity doped in the impurity region. Note that a method such as laser light irradiation, RTA, or heat treatment using a furnace can be used for the activation step.

不純物を活性化させる工程を行った後、高密度プラズマ処理装置を用いて、水素プラズマ処理を行う。導入ガスとしては水素(H2)、あるいは水素(H2)と希ガスとの混合ガスを導入する。本実施形態では、水素(H2)とアルゴン(Ar)との混合ガスを導入する。 After performing the step of activating the impurities, hydrogen plasma treatment is performed using a high-density plasma treatment apparatus. As the introduction gas, hydrogen (H 2 ) or a mixed gas of hydrogen (H 2 ) and a rare gas is introduced. In this embodiment, a mixed gas of hydrogen (H 2 ) and argon (Ar) is introduced.

次に、不純物の活性化を行った絶縁基板1100を350℃〜450℃に加熱しながら高密度プラズマ処理装置を用いて水素プラズマ処理を行う。この工程によって、導入された水素ラジカル(H*ラジカル)は半導体層及びゲート絶縁膜と反応し、水素化された結晶質半導体層が形成される。なお、水素プラズマ処理をした後にさらに水素を含む雰囲気下で350℃〜450℃で熱処理してもよい。 Next, hydrogen plasma treatment is performed using a high-density plasma treatment apparatus while heating the insulating substrate 1100 subjected to impurity activation to 350 ° C. to 450 ° C. Through this process, the introduced hydrogen radicals (H * radicals) react with the semiconductor layer and the gate insulating film to form a hydrogenated crystalline semiconductor layer. Note that heat treatment may be performed at 350 ° C. to 450 ° C. in an atmosphere containing hydrogen after the hydrogen plasma treatment.

次いで、全面エッチバックにより凸状の導電層(ピラー)1155〜1162上の層間絶縁膜を除去して凸状の導電層(ピラー)1155〜1162を露出させる。また、他の方法としては、化学的機械研磨(CMP)により、層間絶縁膜を研削し、その後、層間絶縁膜を全面エッチバックすることにより、凸状の導電層(ピラー)1155〜1162を露出させることができる。   Next, the interlayer insulating film on the convex conductive layers (pillars) 1155 to 1162 is removed by etching back the entire surface to expose the convex conductive layers (pillars) 1155 to 1162. As another method, the interlayer insulating film is ground by chemical mechanical polishing (CMP), and then the entire surface of the interlayer insulating film is etched back to expose the convex conductive layers (pillars) 1155 to 1162. Can be made.

次いで、層間絶縁膜1142上に凸状の導電層(ピラー)1155〜1162と接する導電層1165〜1172を形成する。なお、導電層1165〜1172の形成方法としては、プラズマCVD法やスパッタリング法等により、チタン(Ti)、アルミニウム(Al)、ネオジウム(Nd)から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で形成する。アルミニウムを主成分とする合金材料とは、例えば、アルミニウムを主成分としニッケルを含む材料、又は、アルミニウムを主成分とし、ニッケルと、炭素と珪素の一方又は両方とを含む合金材料に相当する。ここでは、スパッタリング法により形成する。   Next, conductive layers 1165 to 1172 in contact with the convex conductive layers (pillars) 1155 to 1162 are formed over the interlayer insulating film 1142. Note that as a method for forming the conductive layers 1165 to 1172, an element selected from titanium (Ti), aluminum (Al), and neodymium (Nd) by a plasma CVD method, a sputtering method, or the like, or these elements as a main component is used. It is made of an alloy material or a compound material. The alloy material containing aluminum as a main component corresponds to, for example, a material containing aluminum as a main component and containing nickel, or an alloy material containing aluminum as a main component and containing nickel and one or both of carbon and silicon. Here, it is formed by a sputtering method.

次に、図16(E)に示すように、導電層1165〜1172を覆うように、単層又は積層で絶縁層1163を形成する。導電層1165〜1172を覆う絶縁層1163は、ここでは、無機絶縁層で形成する。無機絶縁層として、厚さ1.5μmのシロキサンポリマーを塗布し、乾燥及び焼成を行って絶縁層1163を形成する。次に、導電層1165〜1172及び層間絶縁膜1142を覆う絶縁層1163にコンタクトホールを形成し、導電層1164を形成する。導電層1164は、アンテナとして機能する。   Next, as illustrated in FIG. 16E, the insulating layer 1163 is formed as a single layer or a stacked layer so as to cover the conductive layers 1165 to 1172. Here, the insulating layer 1163 covering the conductive layers 1165 to 1172 is formed using an inorganic insulating layer. As the inorganic insulating layer, a siloxane polymer with a thickness of 1.5 μm is applied, dried and baked to form the insulating layer 1163. Next, contact holes are formed in the insulating layer 1163 covering the conductive layers 1165 to 1172 and the interlayer insulating film 1142, and the conductive layer 1164 is formed. The conductive layer 1164 functions as an antenna.

なお、導電膜1164は、プラズマCVD法、スパッタリング法、印刷法、液滴吐出法、ディスペンサ法等を用いて、導電性材料により形成する。好ましくは、導電層1164は、アルミニウム(Al)、チタン(Ti)、銀(Ag)、銅(Cu)、金(Au)から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料、またはフェライト、セラミック等からなり、単層又は積層で形成する。具体的には、導電層1164は、スクリーン印刷法により、銀を含むペーストを用いて形成し、その後、50〜350度の加熱処理を行って形成する。又は、スパッタリング法によりアルミニウム膜を形成し、当該アルミニウム膜をパターン加工することにより形成する。アルミニウム膜のパターン加工は、ウエットエッチング加工を用いるとよく、ウエットエッチング加工後は200〜300度の加熱処理を行うとよい。なお、導電層1164の形状及び種類について特に限定されない。形状としては、例えば輪状、らせん状、直方体で平坦なもの等が挙げられる。また、種類については、例えばダイポール、ループアンテナ、パッチアンテナ等が挙げられる。また、アンテナは積層構造を有していてもよい。ただし、これらの形状以外に変更し得ることは当業者であれば容易に理解される。   Note that the conductive film 1164 is formed using a conductive material by a plasma CVD method, a sputtering method, a printing method, a droplet discharge method, a dispenser method, or the like. Preferably, the conductive layer 1164 is formed using an element selected from aluminum (Al), titanium (Ti), silver (Ag), copper (Cu), and gold (Au), or an alloy material containing these elements as a main component, or It is made of a compound material, ferrite, ceramic or the like, and is formed as a single layer or a laminate. Specifically, the conductive layer 1164 is formed using a paste containing silver by a screen printing method, and then heat-treated at 50 to 350 degrees. Alternatively, an aluminum film is formed by a sputtering method, and the aluminum film is formed by patterning. For the patterning of the aluminum film, a wet etching process may be used, and after the wet etching process, a heat treatment of 200 to 300 degrees may be performed. Note that there is no particular limitation on the shape and type of the conductive layer 1164. Examples of the shape include a ring shape, a spiral shape, a rectangular parallelepiped shape, and the like. Moreover, about a kind, a dipole, a loop antenna, a patch antenna etc. are mentioned, for example. The antenna may have a laminated structure. However, those skilled in the art can easily understand that the shape can be changed in addition to these shapes.

この後、絶縁層1163及びアンテナとして機能する導電層1164上に、DLC(ダイヤモンドライクカーボン)等の炭素を含む層、窒化珪素を含む層、窒化酸化珪素を含む層等の保護層を形成してもよい。   After that, a protective layer such as a layer containing carbon such as DLC (Diamond Like Carbon), a layer containing silicon nitride, or a layer containing silicon nitride oxide is formed over the insulating layer 1163 and the conductive layer 1164 functioning as an antenna. Also good.

次に、図17(A)に示すように、絶縁層1163上に絶縁層1181を形成する。絶縁層1163は、後の剥離工程での保護層として設けるため、平坦化層であることが好ましい。ここでは、絶縁層1181として、スクリーン印刷法により厚さ25μmのエポキシ樹脂層を形成する。   Next, as illustrated in FIG. 17A, the insulating layer 1181 is formed over the insulating layer 1163. The insulating layer 1163 is preferably a planarization layer because it is provided as a protective layer in a subsequent peeling step. Here, as the insulating layer 1181, an epoxy resin layer having a thickness of 25 μm is formed by a screen printing method.

次に、剥離層1102が露出するように、開口部1182を形成する。開口部1182は、レーザアブレーションやフォトリソグラフィ法により絶縁層1105、1141、1142、1163、1181の一部を除去して形成する。ここでは、紫外線レーザから射出されるレーザビームを照射して、開口部1182を形成する。   Next, an opening 1182 is formed so that the release layer 1102 is exposed. The opening 1182 is formed by removing part of the insulating layers 1105, 1141, 1142, 1163, and 1181 by laser ablation or photolithography. Here, the opening 1182 is formed by irradiation with a laser beam emitted from an ultraviolet laser.

次に、開口部1182にエッチング剤を導入して、図17(B)に示すように、剥離層1102の一部を除去する。一部エッチングされた剥離層を残存する剥離層1183と示す。エッチング剤は、ウエットエッチングであれば、フッ酸を水やフッ化アンモニウムで希釈した混液、フッ酸と硝酸の混液、フッ酸と硝酸と酢酸の混液、過酸化水素と硫酸の混液、過酸化水素とアンモニウム水と水の混液、過酸化水素と塩酸と水の混液等を用いる。また、ドライエッチングであれば、フッ素等のハロゲン系の原子や分子を含む気体、又は酸素を含む気体を用いる。好ましくは、エッチング剤として、フッ化ハロゲン又はハロゲン間化合物を含む気体又は液体を使用する。   Next, an etchant is introduced into the opening 1182 to remove part of the separation layer 1102 as illustrated in FIG. The partly etched release layer is referred to as a remaining release layer 1183. If the etching agent is wet etching, a mixture of hydrofluoric acid diluted with water or ammonium fluoride, a mixture of hydrofluoric acid and nitric acid, a mixture of hydrofluoric acid, nitric acid and acetic acid, a mixture of hydrogen peroxide and sulfuric acid, hydrogen peroxide And a mixed solution of ammonium water and water, a mixed solution of hydrogen peroxide, hydrochloric acid, and water. In the case of dry etching, a gas containing a halogen atom or molecule such as fluorine or a gas containing oxygen is used. Preferably, a gas or liquid containing halogen fluoride or an interhalogen compound is used as an etchant.

ここでは、三フッ化塩素(ClF3)を使用して、剥離層の一部をエッチングする。一部エッチングされた剥離層を1183と示す。 Here, a part of the peeling layer is etched using chlorine trifluoride (ClF 3 ). The partially etched release layer is designated 1183.

次に、図17(B)に示すように、複数のトランジスタを有する層1180において絶縁層1181の表面と基体1186とを粘着剤1185を用いて接着させると共に、基板1100及び剥離層1183を剥がす。   Next, as illustrated in FIG. 17B, the surface of the insulating layer 1181 and the base 1186 are bonded to each other in the layer 1180 including a plurality of transistors using an adhesive 1185, and the substrate 1100 and the peeling layer 1183 are peeled off.

ここでは、粘着性の低いフィルムが設けられた転置用ローラーを基体1186として、粘着剤1185を押しつけながらローラを回転することで、絶縁層1105上に設けられた複数のトランジスタを有する層1180のみが転置される。このような転置用ローラーは、シリコン系樹脂、又はフッ素系樹脂により形成することができる。また、粘着剤1185無しに転置用ローラーのみで絶縁層1105上に設けられた複数のトランジスタを有する層1180のみが転置可能な場合、粘着剤1185は省略できる。   Here, only the layer 1180 having a plurality of transistors provided over the insulating layer 1105 is formed by rotating the roller while pressing the adhesive 1185 using the transfer roller provided with the film having low adhesiveness as the base 1186. Transposed. Such a transfer roller can be formed of a silicon-based resin or a fluorine-based resin. In the case where only the layer 1180 having a plurality of transistors provided over the insulating layer 1105 can be transferred using only the transfer roller without the adhesive 1185, the adhesive 1185 can be omitted.

なお、開口部1182を形成する際に剥離層1102の一部も除去させた場合、上記のエッチング剤を導入する工程は省略することができる。このとき、基体1186と複数のトランジスタを有する層1180との接着強度は、基板1100と絶縁層1105との密着強度より高くなるように設定する。そして、絶縁層1105上に設けられた複数のトランジスタを有する層のみを基板から転置する。次に、複数のトランジスタを有する層1180から基体1186を剥離する。   Note that in the case where part of the separation layer 1102 is also removed when the opening 1182 is formed, the above-described step of introducing an etching agent can be omitted. At this time, the adhesive strength between the base 1186 and the layer 1180 including a plurality of transistors is set to be higher than the adhesion strength between the substrate 1100 and the insulating layer 1105. Then, only the layer including a plurality of transistors provided over the insulating layer 1105 is transferred from the substrate. Next, the base 1186 is separated from the layer 1180 including a plurality of transistors.

次に、図18(A)に示すように、フィルム1191を絶縁層1105に貼り付ける。フィルム1191として、ポリプロピレン、ポリエステル、ビニル、ポリフッ化ビニル、塩化ビニル等からなるフィルム、繊維質な材料からなる紙、基材フィルム(ポリエステル、ポリアミド、無機蒸着フィルム、紙類等)と接着性合成樹脂フィルム(アクリル系合成樹脂、エポキシ系合成樹脂等)との積層フィルム等を利用することができる。また、フィルムは、熱圧着により、被処理体と加熱処理と加圧処理が行われるものであり、加熱処理と加圧処理を行う際には、フィルムの最表面に設けられた接着層か、又は最外層に設けられた層(接着層ではない)を加熱処理によって溶かし、加圧により接着する。   Next, a film 1191 is attached to the insulating layer 1105 as illustrated in FIG. As film 1191, films made of polypropylene, polyester, vinyl, polyvinyl fluoride, vinyl chloride, paper made of fibrous materials, base film (polyester, polyamide, inorganic vapor deposition film, paper, etc.) and adhesive synthetic resin A laminated film with a film (acrylic synthetic resin, epoxy synthetic resin or the like) can be used. In addition, the film is subjected to heat treatment and pressure treatment by thermocompression bonding, and when performing heat treatment and pressure treatment, the adhesive layer provided on the outermost surface of the film, Alternatively, a layer (not an adhesive layer) provided in the outermost layer is melted by heat treatment and bonded by pressure.

また、フィルム1191の表面には接着層が設けられていてもよいし、接着層が設けられていなくてもよい。接着層は、熱硬化樹脂、紫外線硬化樹脂、エポキシ樹脂系接着剤、樹脂添加剤等の接着剤を含む層に相当する。シート材にシリカコートを用いることが好ましく、例えば、接着層とポリエステル等のフィルムとシリカコートを積層したシート材を利用することができる。   Further, an adhesive layer may be provided on the surface of the film 1191, or an adhesive layer may not be provided. The adhesive layer corresponds to a layer containing an adhesive such as a thermosetting resin, an ultraviolet curable resin, an epoxy resin adhesive, or a resin additive. It is preferable to use a silica coat for the sheet material. For example, a sheet material obtained by laminating an adhesive layer, a film such as polyester, and a silica coat can be used.

ここでは、接着層とPETフィルムとシリカコートを積層させたシート材をフィルム1191として用いると、封止後に内部への水分等の侵入を防ぐことが可能である。   Here, when a sheet material obtained by laminating an adhesive layer, a PET film, and a silica coat is used as the film 1191, it is possible to prevent moisture and the like from entering the inside after sealing.

次に、図18(B)に示すように、粘着剤1185を絶縁層1181から除去する。なお、粘着剤1185を除去する方法としては加熱処理、あるいは紫外線の照射等がある。ここでは、紫外線を粘着剤1185に照射して粘着剤1185を除去する。   Next, as illustrated in FIG. 18B, the adhesive 1185 is removed from the insulating layer 1181. Note that methods for removing the adhesive 1185 include heat treatment, ultraviolet irradiation, and the like. Here, the adhesive 1185 is removed by irradiating the adhesive 1185 with ultraviolet rays.

次に、図18(C)に示すように、フィルム1192を複数のトランジスタを有する層1180の表面及びフィルム1191に接着して、複数のトランジスタを有する層1180を封止する。フィルム1192も、フィルム1191と同様の物を適宜用いることができる。また、フィルム1191及びフィルム1192として帯電防止対策を施したフィルムを用いることもできる。   Next, as illustrated in FIG. 18C, the film 1192 is attached to the surface of the layer 1180 including a plurality of transistors and the film 1191, so that the layer 1180 including the plurality of transistors is sealed. As the film 1192, a material similar to the film 1191 can be used as appropriate. Alternatively, a film with antistatic measures taken can be used as the film 1191 and the film 1192.

なお、帯電防止対策を施したフィルムとしては、帯電防止可能な材料を樹脂中に分散させたフィルム、及び帯電防止可能な材料が貼り付けられたフィルム等が挙げられる。帯電防止可能な材料が貼り付けられたフィルムは、片面に帯電防止可能な材料を貼り付けられたフィルムであってもよいし、両面に帯電防止可能な材料を貼り付けられたフィルムであってもよい。さらに、片面に帯電防止可能な材料が貼り付けられたフィルムは、帯電防止可能な材料が貼り付けられた面をフィルムの内側になるように層に貼り付けてもよいし、フィルムの外側になるように貼り付けてもよい。なお、帯電防止可能な材料はフィルムの全面、あるいは一部に貼り付けてあればよい。ここでの帯電防止可能な材料とは、金属等である。   Note that examples of the antistatic film include a film in which an antistatic material is dispersed in a resin, a film on which an antistatic material is attached, and the like. The film with an antistatic material attached may be a film with an antistatic material attached to one side, or a film with an antistatic material attached to both sides. Good. Further, a film with an antistatic material attached on one side may be attached to the layer so that the surface with the antistatic material attached is on the inside of the film, or on the outside of the film. You may paste as follows. Note that the antistatic material may be attached to the entire surface or a part of the film. The antistatic material here is a metal or the like.

ここでは、フィルム1191、1192として、接着層とPETフィルムとシリカコートを積層させたシート材をフィルムとして用いる。その後、フィルム1191、1192の接着領域において、複数のトランジスタを有する層を個々に切断する。その結果、RFIDを形成することが可能である。   Here, as the films 1191 and 1192, a sheet material in which an adhesive layer, a PET film, and a silica coat are laminated is used as the film. After that, the layers having a plurality of transistors are individually cut in the bonding regions of the films 1191 and 1192. As a result, an RFID can be formed.

(実施形態11)
本実施形態では、ICチップを完成させた後に別の基板上に形成したアンテナとICチップとを電気的に接続する半導体装置の構成について説明する。
(Embodiment 11)
In this embodiment, a structure of a semiconductor device in which an IC formed on another substrate after an IC chip is completed and an IC chip are electrically connected will be described.

図19(A)に、本実施形態におけるの半導体装置の作製工程における断面図を示す。図19(A)では一表面に剥離層1102、第1の絶縁層59が形成された基板1100上に、Nチャネル型トランジスタ62、Pチャネル型トランジスタ63、第2の絶縁層66及びNチャネル型トランジスタ62及びPチャネル型トランジスタ63と接続された導電層71〜73が設けられ、配線を覆うように第3の絶縁層67が形成され、絶縁層67に形成されたコンタクトホールを介してNチャネル型トランジスタ62に電気的に接続された配線90が設けられている。ここまでの工程は、配線90を形成する点以外は図16に示す絶縁層67にコンタクトホールを形成するまでの工程と同様であるため、説明を省略する。   FIG. 19A is a cross-sectional view in the manufacturing process of the semiconductor device in this embodiment. In FIG. 19A, an N-channel transistor 62, a P-channel transistor 63, a second insulating layer 66, and an N-channel transistor are formed over a substrate 1100 having a separation layer 1102 and a first insulating layer 59 formed on one surface. Conductive layers 71 to 73 connected to the transistor 62 and the P-channel transistor 63 are provided, a third insulating layer 67 is formed so as to cover the wiring, and an N channel is formed through a contact hole formed in the insulating layer 67. A wiring 90 electrically connected to the type transistor 62 is provided. The steps up to here are the same as the steps up to forming the contact hole in the insulating layer 67 shown in FIG. 16 except that the wiring 90 is formed, and thus the description thereof is omitted.

次に、接着剤93をNチャネル型トランジスタ62に電気的に接続された配線90を覆うように絶縁層67上に塗布し、接着剤93によってカバー材92を絶縁層67に貼り合わす(図19(B)参照。)。   Next, an adhesive 93 is applied on the insulating layer 67 so as to cover the wiring 90 electrically connected to the N-channel transistor 62, and the cover material 92 is bonded to the insulating layer 67 with the adhesive 93 (FIG. 19). (See (B).)

カバー材92には、アンテナ91が予め形成されている。なお、アンテナ91は実施形態10と同様なものを用いればよい。そして本実施形態では、接着剤93に異方導電性樹脂を用いることで、アンテナ91と配線90とが電気的に接続されている。   An antenna 91 is formed on the cover material 92 in advance. Note that the antenna 91 may be the same as that in the tenth embodiment. In this embodiment, the antenna 91 and the wiring 90 are electrically connected by using an anisotropic conductive resin for the adhesive 93.

異方導電性樹脂は、樹脂中に導電材料を分散させた材料である。樹脂として、例えばエポキシ系、ウレタン系、アクリル系等の熱硬化性を有するもの、ポリエチレン系、ポリプロピレン系等の熱可塑性を有するもの、シロキサン系樹脂等を用いることができる。また導電材料として、例えばポリスチレン、エポキシ等のプラスチック製の粒子にNi、Au等をめっきしたもの、Ni、Au、Ag、はんだ等の金属粒子、粒子状または繊維状のカーボン、繊維状のNiにAuをめっきしたもの等を用いることができる。導電材料のサイズは、アンテナ91と配線90のピッチに合わせて決めることが望ましい。   An anisotropic conductive resin is a material in which a conductive material is dispersed in a resin. As the resin, for example, epoxy-based, urethane-based, acrylic-based, or other thermosetting materials, polyethylene-based, polypropylene-based, thermoplastic materials, siloxane-based resins, or the like can be used. In addition, as conductive materials, for example, plastic particles such as polystyrene and epoxy plated with Ni, Au, metal particles such as Ni, Au, Ag, and solder, particulate or fibrous carbon, and fibrous Ni Those plated with Au can be used. The size of the conductive material is desirably determined according to the pitch of the antenna 91 and the wiring 90.

またアンテナ91と配線90の間において、異方導電性樹脂に熱を加えながら圧着させてもよいし、紫外線の照射で硬化させながら圧着させてもよい。   Further, between the antenna 91 and the wiring 90, the anisotropic conductive resin may be crimped while applying heat, or may be crimped while being cured by irradiation with ultraviolet rays.

なお本実施形態では、異方導電性樹脂を用いた接着剤93でアンテナ91と配線90とを電気的に接続する例を示しているが、本発明はこの構成に限定されない。接着剤93の代わりに異方導電性フィルムを用い、該異方導電性フィルムを圧着し、アンテナ91と配線90とを電気的に接続してもよい。   In the present embodiment, an example is shown in which the antenna 91 and the wiring 90 are electrically connected by the adhesive 93 using an anisotropic conductive resin, but the present invention is not limited to this configuration. An anisotropic conductive film may be used instead of the adhesive 93, the anisotropic conductive film may be pressure-bonded, and the antenna 91 and the wiring 90 may be electrically connected.

カバー材92を絶縁層67に貼り合わせた後、異方導電性樹脂を用いた場合、及び、異方導電性フィルムを用いた場合にかかわらず、基板1100及び剥離層1102を剥がすことにより、可撓性を有するRFIDを作製することができる。   After the cover material 92 is bonded to the insulating layer 67, it is possible to peel off the substrate 1100 and the release layer 1102 regardless of whether an anisotropic conductive resin is used or an anisotropic conductive film is used. An RFID having flexibility can be manufactured.

(実施形態12)
本実施形態の半導体装置の構成について、図20を参照して説明する。図20に示すように、本発明の半導体装置820は、非接触でデータを交信する機能を有し、電源回路811、クロック発生回路812、データ復調/変調回路813、他の回路を制御する制御回路814、インターフェイス回路815、記憶回路816、データバス817、アンテナ(アンテナコイル)818、センサ821、センサ回路822を有する。
Embodiment 12
The configuration of the semiconductor device of this embodiment will be described with reference to FIG. As shown in FIG. 20, the semiconductor device 820 of the present invention has a function of communicating data without contact, and controls to control a power supply circuit 811, a clock generation circuit 812, a data demodulation / modulation circuit 813, and other circuits. A circuit 814, an interface circuit 815, a memory circuit 816, a data bus 817, an antenna (antenna coil) 818, a sensor 821, and a sensor circuit 822 are included.

電源回路811は、アンテナ818から入力された交流信号を基に、半導体装置820の内部の各回路に供給する各種電源を生成する回路である。クロック発生回路812は、アンテナ818から入力された交流信号を基に、半導体装置820の内部の各回路に供給する各種クロック信号を生成する回路である。データ復調/変調回路813は、リーダライタ819と交信するデータを復調/変調する機能を有する。制御回路814は、記憶回路816を制御する機能を有する。アンテナ818は、電磁界或いは電波の送受信を行う機能を有する。リーダライタ819は、半導体装置との交信、制御及びそのデータに関する処理を制御する。なお、半導体装置は上記構成に制約されず、例えば、電源電圧のリミッタ回路や暗号処理専用ハードウエアといった他の要素を追加した構成であってもよい。   The power supply circuit 811 is a circuit that generates various power supplies to be supplied to each circuit inside the semiconductor device 820 based on the AC signal input from the antenna 818. The clock generation circuit 812 is a circuit that generates various clock signals to be supplied to each circuit in the semiconductor device 820 based on the AC signal input from the antenna 818. The data demodulation / modulation circuit 813 has a function of demodulating / modulating data communicated with the reader / writer 819. The control circuit 814 has a function of controlling the memory circuit 816. The antenna 818 has a function of transmitting and receiving an electromagnetic field or a radio wave. The reader / writer 819 controls communication with the semiconductor device, control, and processing related to the data. The semiconductor device is not limited to the above-described configuration, and may be a configuration in which other elements such as a power supply voltage limiter circuit and hardware dedicated to cryptographic processing are added.

記憶回路816は、一対の導電層間に有機化合物層又は相変化層が挟まれた記憶素子を有することを特徴とする。なお、記憶回路816は、一対の導電層間に有機化合物層又は相変化層が挟まれた記憶素子のみを有していてもよいし、他の構成の記憶回路を有していてもよい。他の構成の記憶回路とは、例えば、DRAM、SRAM、FeRAM、マスクROM、PROM、EPROM、EEPROM及びフラッシュメモリから選択される1つ又は複数に相当する。   The memory circuit 816 includes a memory element in which an organic compound layer or a phase change layer is sandwiched between a pair of conductive layers. Note that the memory circuit 816 may include only a memory element in which an organic compound layer or a phase change layer is interposed between a pair of conductive layers, or may include a memory circuit having another structure. The memory circuit having another configuration corresponds to, for example, one or more selected from DRAM, SRAM, FeRAM, mask ROM, PROM, EPROM, EEPROM, and flash memory.

センサ821は抵抗素子、容量結合素子、誘導結合素子、光起電力素子、光電変換素子、熱起電力素子、トランジスタ、サーミスタ、ダイオード等の半導体素子で形成される。センサ回路822はインピーダンス、リアクタンス、インダクタンス、電圧又は電流の変化を検出し、アナログ/デジタル変換(A/D変換)して制御回路814に信号を出力する。   The sensor 821 is formed of a semiconductor element such as a resistance element, a capacitive coupling element, an inductive coupling element, a photovoltaic element, a photoelectric conversion element, a thermoelectric element, a transistor, a thermistor, or a diode. The sensor circuit 822 detects a change in impedance, reactance, inductance, voltage, or current, performs analog / digital conversion (A / D conversion), and outputs a signal to the control circuit 814.

(実施形態13)
本発明によりRFID(ICチップ、IDチップ、IDタグ、RFID、無線プロセッサ、無線メモリ、無線タグともよぶ)として機能する半導体装置を形成することができる。RFID9210の用途は広範にわたるが、例えば、紙幣、硬貨、有価証券類、無記名債券類、証書類(運転免許証や住民票等、図21(A)参照)、包装用容器類(包装紙やボトル等、図21(C)参照)、記録媒体(DVDソフトやビデオテープ等、図21(B)参照)、乗物類(自転車等、図21(D)参照)、身の回り品(鞄や眼鏡等)、食品類、植物類、動物類、人体、衣類、生活用品類、電子機器等の商品や荷物の荷札(図21(E)、図21(F)参照)等の物品に設けて使用することができる。電子機器とは、液晶表示装置、EL表示装置、テレビジョン装置(単にテレビ、テレビ受像機、テレビジョン受像機とも呼ぶ)及び携帯電話等を指す。
(Embodiment 13)
According to the present invention, a semiconductor device that functions as an RFID (an IC chip, an ID chip, an ID tag, an RFID, a wireless processor, a wireless memory, and a wireless tag) can be formed. The RFID 9210 has a wide range of uses. For example, banknotes, coins, securities, bearer bonds, certificates (driver's license, resident's card, etc., see FIG. 21A), packaging containers (wrapping paper and bottles, etc.) 21 (C)), recording medium (DVD software, video tape, etc., see FIG. 21 (B)), vehicles (bicycles, etc., see FIG. 21 (D)), personal items (such as bags and glasses) Used on goods such as foods, plants, animals, human bodies, clothing, daily necessities, electronic devices, etc. and goods such as luggage tags (see FIGS. 21E and 21F). Can do. Electronic devices refer to liquid crystal display devices, EL display devices, television devices (also simply referred to as televisions, television receivers, television receivers), mobile phones, and the like.

RFIDは、物品の表面に貼ったり、物品に埋め込んだりして、物品に固定される。例えば、本なら紙に埋め込んだり、有機樹脂からなるパッケージなら当該有機樹脂に埋め込んだりするとよい。紙幣、硬貨、有価証券類、無記名債券類、証書類等にRFIDを設けることにより、偽造を防止することができる。また、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等にRFIDを設けることにより、検品システムやレンタル店のシステム等の効率化を図ることができる。本発明より形成することが可能なRFIDは、基板上に形成した薄膜集積回路を、剥離工程により剥離した後、カバー材に設けるため、小型、薄型、軽量であり、物品に実装しても、デザイン性を損なうことがない。更には、可とう性を有するため、瓶やパイプ等曲面を有するものにも用いることが可能である。   The RFID is fixed to the article by being attached to the surface of the article or embedded in the article. For example, a book may be embedded in paper, and a package made of an organic resin may be embedded in the organic resin. Forgery can be prevented by providing RFID for banknotes, coins, securities, bearer bonds, certificates, etc. Further, by providing RFID in packaging containers, recording media, personal items, foods, clothing, daily necessities, electronic devices, etc., it is possible to improve the efficiency of inspection systems, rental store systems, and the like. The RFID that can be formed from the present invention is small, thin, and lightweight because it is provided on the cover material after the thin film integrated circuit formed on the substrate is peeled off by a peeling process. There is no loss of design. Furthermore, since it has flexibility, it can be used for a bottle or pipe having a curved surface.

また、本発明より形成することが可能なRFIDを、物の管理や流通のシステムに応用することで、システムの高機能化を図ることができる。例えば、荷札に設けられるRFIDに記録された情報を、ベルトコンベアの脇に設けられたリーダライタで読み取ることで、流通過程及び配達先等の情報が読み出され、商品の検品や荷物の分配を簡単に行うことができる。   Further, by applying the RFID that can be formed according to the present invention to an object management or distribution system, it is possible to enhance the function of the system. For example, by reading the information recorded on the RFID provided on the tag with a reader / writer provided on the side of the belt conveyor, information such as the distribution process and the delivery destination is read, and inspection of goods and distribution of goods are performed. It can be done easily.

本発明の凸状の導電層(ピラー)を形成する工程を示した断面図。Sectional drawing which showed the process of forming the convex-shaped electroconductive layer (pillar) of this invention. 本発明の凸状の導電層(ピラー)を形成する工程を示した上面図。The top view which showed the process of forming the convex-shaped electroconductive layer (pillar) of this invention. 本発明の凸状の導電層(ピラー)を形成する工程を示した断面図。Sectional drawing which showed the process of forming the convex-shaped electroconductive layer (pillar) of this invention. 本発明の凸状の導電層(ピラー)を形成する工程を示した断面図。Sectional drawing which showed the process of forming the convex-shaped electroconductive layer (pillar) of this invention. 本発明の凸状の導電層(ピラー)を形成する工程を示した断面図。Sectional drawing which showed the process of forming the convex-shaped electroconductive layer (pillar) of this invention. 本発明の凸状の導電層(ピラー)を形成する工程を示した断面図。Sectional drawing which showed the process of forming the convex-shaped electroconductive layer (pillar) of this invention. 本発明の凸状の導電層(ピラー)を形成する工程を示した断面図。Sectional drawing which showed the process of forming the convex-shaped electroconductive layer (pillar) of this invention. 本発明の半導体装置を形成する工程を示した断面図。Sectional drawing which showed the process of forming the semiconductor device of this invention. 本発明の半導体装置を形成する工程を示した上面図。FIG. 6 is a top view illustrating a process for forming a semiconductor device of the present invention. 液滴吐出装置の斜視図。The perspective view of a droplet discharge device. 液晶表示装置の画素上面図を示す図。FIG. 6 is a diagram illustrating a top view of a pixel of a liquid crystal display device. 本発明の液晶表示装置の断面図。Sectional drawing of the liquid crystal display device of this invention. 本発明の発光装置の断面構造を示す図The figure which shows the cross-section of the light-emitting device of this invention 発光装置の画素における回路図および画素上面図を示す図The figure which shows the circuit diagram and pixel top view in the pixel of a light-emitting device 本発明の半導体装置の応用例を示す斜視図。FIG. 11 is a perspective view illustrating an application example of a semiconductor device of the invention. 本発明の半導体装置を形成する工程を示した図。FIG. 10 shows a step of forming a semiconductor device of the present invention. 本発明の半導体装置を形成する工程を示した図。FIG. 10 shows a step of forming a semiconductor device of the present invention. 本発明の半導体装置を形成する工程を示した図。FIG. 10 shows a step of forming a semiconductor device of the present invention. 本発明の半導体装置を形成する工程を示した図。FIG. 10 shows a step of forming a semiconductor device of the present invention. 本発明の半導体装置の構造を示した図。FIG. 6 shows a structure of a semiconductor device of the present invention. 本発明の半導体装置の応用例を示す斜視図。FIG. 11 is a perspective view illustrating an application example of a semiconductor device of the invention.

符号の説明Explanation of symbols

10 基板
12 配線
13 絶縁膜
14a 半導体膜
14b 半導体層
17 半導体膜
18a ソース配線またはドレイン配線
18b ソース配線またはドレイン配線
19a ソース領域またはドレイン領域
19b ソース領域またはドレイン領域
20 凸状の導電層(ピラー)
21 層間絶縁膜
22 層間絶縁膜
23 画素電極
24a 配向膜
24b 配向膜
25 対向基板
26a 着色層
26b 遮光層(ブラックマトリクス)
27 オーバーコート層
28 カラーフィルター
29 液晶
30 トランジスタ
31 容量配線
40 配線
41 接続配線
42 導電物
43 凸状の導電層(ピラー)
44 端子電極
45 異方性胴伝送
46 FPC
59 第1の絶縁層
62 Nチャネル型トランジスタ
63 Pチャネル型トランジスタ
66 第2の絶縁層
67 第3の絶縁層
71 導電層
72 導電層
73 導電層
90 配線
91 アンテナ
92 カバー材
93 接着剤
100 基板
101 第1の導電層
102 塗れ性が低い層
103 フォトマスク
104 光
111 塗れ性が低い層
112 塗れ性が高い領域
121 凸状の導電層(ピラー)
160 層間絶縁膜
170 第2の導電層
200 有機樹脂層
201 無機絶縁層
202 塗れ性が低い層
211 塗れ性が低い層
212 塗れ性が高い領域
213 塗れ性が低い層
214 第1の導電層
220 塗れ性が低い層
224 光
301 駆動用トランジスタ
302 絶縁膜
303 発光物質を含む層
304 第2の電極
305 両矢印方向
306 両矢印方向
310 駆動回路部
311 画素部
402 有機樹脂層
403 塗れ性が低い層
451 光触媒層
452 塗れ性が低い層
453 塗れ性が低い層
501 有機樹脂層
502 無機絶縁層
503 塗れ性が低い層
504 第1の導電層
600 基板
603 液滴吐出手段
604 撮像手段
605 ヘッド
607 制御手段
608 記憶媒体
609 画像処理手段
610 コンピュータ
611 マーカー
612 ヘッド
613 材料供給源
614 材料供給源
811 電源回路
812 クロック発生回路
813 データ復調/変調回路
814 制御回路
815 インターフェイス回路
816 記憶回路
817 データバス
818 アンテナ
819 リーダライタ
820 半導体装置
821 センサ
822 センサ回路
1100 基板
1101 絶縁層
1102 剥離層
1105 絶縁層
1107 導電層
1108 導電層
1109 導電層
1110 導電層
1115 絶縁層
1116 絶縁層
1117 絶縁層
1118 絶縁層
1119 ゲート絶縁層
1120 ゲート絶縁層
1121 ゲート絶縁層
1122 ゲート絶縁層
1123a 第1のn型不純物領域
1123b 第1のp型不純物領域
1123c 第1のn型不純物領域
1123d 第1のp型不純物領域
1124a 第2のn型不純物領域
1124b 第2のp型不純物領域
1124c 第2のn型不純物領域
1124d 第2のp型不純物領域
1127 結晶質半導体層
1128 結晶質半導体層
1129 結晶質半導体層
1130 結晶質半導体層
1131 n型のトランジスタ
1132 p型のトランジスタ
1133 n型のトランジスタ
1134 p型のトランジスタ
1142 層間絶縁膜
1155 凸状の導電層(ピラー)
1156 凸状の導電層(ピラー)
1157 凸状の導電層(ピラー)
1158 凸状の導電層(ピラー)
1159 凸状の導電層(ピラー)
1160 凸状の導電層(ピラー)
1161 凸状の導電層(ピラー)
1162 凸状の導電層(ピラー)
1163 絶縁層
1164 導電層
1165 導電層
1166 導電層
1167 導電層
1168 導電層
1169 導電層
1170 導電層
1171 導電層
1172 導電層
1180 複数のトランジスタを有する層
1181 絶縁層
1182 開口部
1183 剥離層
1185 粘着剤
1186 基体
1191 フィルム
1192 フィルム
1201 基板
1204 画素部
1205 FPC
1206 対向基板
1207 シール材
1211 基板
1212 ソース信号線駆動回路
1213 ゲート信号線駆動回路
1214 画素部
1215 FPC
1216 対向基板
1217 第1シール材
1218 第2シール材
1300 基板
1301 画素電極
1302 スペーサ
1303 偏光板
1304 バックライト
1305 導光板
1306 カバー
1307 シール材
1319 保護膜
1321 対向電極
1322 配向膜
1323 配向膜
1324 液晶層
1600 スイッチング用トランジスタ
1601 駆動用トランジスタ
1602 電流制御用トランジスタ
1603 信号線
1604 第1の電源線
1605 走査線
1606 第2の電源線
1607 発光素子
1608 容量素子
2001 筐体
2002 支持台
2003 表示部
2005 ビデオ入力端子
2201 本体
2202 筐体
2203 表示部
2204 キーボード
2205 外部接続ポート
2206 ポインティングマウス
2401 本体
2402 筐体
2403 表示部A
2404 表示部B
2405 記録媒体読込部
2406 操作キー
2407 スピーカー部
2600 充電器
2602 筐体
2603 表示部
2606 操作キー
2607 スピーカー部
9210 RFID
10 substrate 12 wiring 13 insulating film 14a semiconductor film 14b semiconductor layer 17 semiconductor film 18a source wiring or drain wiring 18b source wiring or drain wiring 19a source region or drain region 19b source region or drain region 20 convex conductive layer (pillar)
21 Interlayer insulation film 22 Interlayer insulation film 23 Pixel electrode 24a Alignment film 24b Alignment film 25 Opposite substrate 26a Colored layer 26b Light shielding layer (black matrix)
27 Overcoat layer 28 Color filter 29 Liquid crystal 30 Transistor 31 Capacitor wiring 40 Wiring 41 Connection wiring 42 Conductive material 43 Convex conductive layer (pillar)
44 Terminal electrode 45 Anisotropic body transmission 46 FPC
59 First insulating layer 62 N-channel transistor 63 P-channel transistor 66 Second insulating layer 67 Third insulating layer 71 Conductive layer 72 Conductive layer 73 Conductive layer 90 Wiring 91 Antenna 92 Cover material 93 Adhesive 100 Substrate 101 First conductive layer 102 Layer with low wettability 103 Photomask 104 Light 111 Layer with low wettability 112 Region with high wettability 121 Convex conductive layer (pillar)
160 Interlayer insulating film 170 Second conductive layer 200 Organic resin layer 201 Inorganic insulating layer 202 Low wettability layer 211 Low wettability layer 212 High wettability region 213 Low wettability layer 214 First conductive layer 220 Layer 224 light 301 driving transistor 302 insulating film 303 layer containing luminescent material 304 second electrode 305 double arrow direction 306 double arrow direction 310 driver circuit portion 311 pixel portion 402 organic resin layer 403 layer 451 having low paintability Photocatalyst layer 452 Low wettability layer 453 Low wettability layer 501 Organic resin layer 502 Inorganic insulating layer 503 Low wettability layer 504 First conductive layer 600 Substrate 603 Droplet discharge means 604 Imaging means 605 Head 607 Control means 608 Storage medium 609 Image processing means 610 Computer 611 Marker 612 Head 613 Material Supply source 614 Material supply source 811 Power supply circuit 812 Clock generation circuit 813 Data demodulation / modulation circuit 814 Control circuit 815 Interface circuit 816 Storage circuit 817 Data bus 818 Antenna 819 Reader / writer 820 Semiconductor device 821 Sensor 822 Sensor circuit 1100 Substrate 1101 Insulating layer 1102 Peel layer 1105 Insulating layer 1107 Conductive layer 1108 Conductive layer 1109 Conductive layer 1110 Conductive layer 1115 Insulating layer 1116 Insulating layer 1117 Insulating layer 1118 Insulating layer 1119 Gate insulating layer 1120 Gate insulating layer 1121 Gate insulating layer 1122 Gate insulating layer 1123a First n Type impurity region 1123b first p type impurity region 1123c first n type impurity region 1123d first p type impurity region 1124a second n type impurity region 1124b second p-type impurity region 1124c second n-type impurity region 1124d second p-type impurity region 1127 crystalline semiconductor layer 1128 crystalline semiconductor layer 1129 crystalline semiconductor layer 1130 crystalline semiconductor layer 1131 n-type transistor 1132 p-type transistor 1133 n-type transistor 1134 p-type transistor 1142 interlayer insulating film 1155 convex conductive layer (pillar)
1156 Convex conductive layer (pillar)
1157 Convex conductive layer (pillar)
1158 Convex conductive layer (pillar)
1159 Convex conductive layer (pillar)
1160 Convex conductive layer (pillar)
1161 Convex conductive layer (pillar)
1162 Convex conductive layer (pillar)
1163 Insulating layer 1164 Conductive layer 1165 Conductive layer 1166 Conductive layer 1167 Conductive layer 1168 Conductive layer 1169 Conductive layer 1170 Conductive layer 1171 Conductive layer 1172 Conductive layer 1180 Layer having a plurality of transistors 1181 Insulating layer 1182 Opening 1183 Peeling layer 1185 Adhesive 1186 Base 1191 Film 1192 Film 1201 Substrate 1204 Pixel portion 1205 FPC
1206 Counter substrate 1207 Seal material 1211 Substrate 1212 Source signal line driver circuit 1213 Gate signal line driver circuit 1214 Pixel portion 1215 FPC
Reference numeral 1216 Counter substrate 1217 First sealant 1218 Second sealant 1300 Substrate 1301 Pixel electrode 1302 Spacer 1303 Polarizer 1304 Backlight 1305 Light guide plate 1306 Cover 1307 Sealant 1319 Protective film 1321 Counter electrode 1322 Alignment film 1323 Alignment film 1324 Liquid crystal layer 1600 Switching transistor 1601 Driving transistor 1602 Current control transistor 1603 Signal line 1604 First power line 1605 Scanning line 1606 Second power line 1607 Light emitting element 1608 Capacitance element 2001 Housing 2002 Support base 2003 Display unit 2005 Video input terminal 2201 Main body 2202 Case 2203 Display unit 2204 Keyboard 2205 External connection port 2206 Pointing mouse 2401 Main body 2402 Case 2403 Radical 113 A
2404 Display B
2405 Recording medium reading unit 2406 Operation key 2407 Speaker unit 2600 Battery charger 2602 Case 2603 Display unit 2606 Operation key 2607 Speaker unit 9210 RFID

Claims (9)

基板上に導電層を形成し、
前記導電層上に、所望の形状を有し、かつ水酸基を有さない有機樹脂からなるマスクを形成し、
前記導電層上に有機シランからなる表面処理層を形成し、
前記マスクを除去することによって、前記表面処理層と比べて塗れ性の高い領域を形成し、
前記塗れ性が高い領域上に導電性粒子を有する組成物を塗布し、
前記塗布した組成物を焼成し、
前記組成物の塗布と焼成を繰り返すことによって、凸状の導電層を形成することを特徴とする半導体装置の作製方法。
Forming a conductive layer on the substrate;
A mask made of an organic resin having a desired shape and no hydroxyl group is formed on the conductive layer,
Forming a surface treatment layer made of organosilane on the conductive layer;
By removing the mask, a region having high paintability as compared with the surface treatment layer is formed,
Applying a composition having conductive particles on the highly wettable region,
Firing the applied composition,
A convex conductive layer is formed by repeating application and baking of the composition, and a method for manufacturing a semiconductor device.
基板上に無機層を形成し、
前記無機層上に、所望の形状を有し、かつ水酸基を有さない有機樹脂からなるマスクを形成し、
前記無機層上に有機シランからなる表面処理層を形成し、
前記マスクを除去することによって、前記表面処理層と比べて塗れ性の高い領域を形成し、
前記塗れ性が高い領域上に導電性粒子を有する組成物を塗布し、
前記塗布した組成物を焼成し、
前記組成物の塗布と焼成を繰り返すことによって、凸状の導電層を形成することを特徴とする半導体装置の作製方法。
Forming an inorganic layer on the substrate;
On the inorganic layer, a mask made of an organic resin having a desired shape and not having a hydroxyl group is formed.
Forming a surface treatment layer made of organosilane on the inorganic layer;
By removing the mask, a region having high paintability as compared with the surface treatment layer is formed,
Applying a composition having conductive particles on the highly wettable region,
Firing the applied composition,
A convex conductive layer is formed by repeating application and baking of the composition, and a method for manufacturing a semiconductor device.
請求項1又は請求項2において、
前記水酸基を有さない有機樹脂として、ポリイミド、ポリアミド、ベンゾシクロブテン、アクリル、ポリエステル、ポリカーボネート樹脂、ポリアセタール、ポリエーテル、フラン樹脂、ジアリルフタレート樹脂、メラミン樹脂、珪素樹脂のいずれか一を用いることを特徴とする半導体装置の作製方法。
In claim 1 or claim 2,
As the organic resin having no hydroxyl group, any one of polyimide, polyamide, benzocyclobutene, acrylic, polyester, polycarbonate resin, polyacetal, polyether, furan resin, diallyl phthalate resin, melamine resin, and silicon resin is used. A method for manufacturing a semiconductor device.
基板上に無機層を形成し、
前記無機層上に所望の形状を有する光触媒層を形成し、
前記無機層及び前記所望の形状を有する光触媒層上に表面処理層を形成し、
前記表面処理層に光を照射して前記光触媒層上の前記表面処理層を除去することによって、前記表面処理層と比べて塗れ性が高い領域を形成し、
前記塗れ性が高い領域上に導電性粒子を有する組成物を塗布し、
前記塗布した組成物を焼成し、
前記組成物の塗布と焼成を繰り返すことによって、凸状の導電層を形成することを特徴とする半導体装置の作製方法。
Forming an inorganic layer on the substrate;
Forming a photocatalyst layer having a desired shape on the inorganic layer;
A surface treatment layer is formed on the inorganic layer and the photocatalyst layer having the desired shape,
By irradiating the surface treatment layer with light to remove the surface treatment layer on the photocatalyst layer, a region having high wettability compared to the surface treatment layer is formed,
Applying a composition having conductive particles on the highly wettable region,
Firing the applied composition,
A convex conductive layer is formed by repeating application and baking of the composition, and a method for manufacturing a semiconductor device.
基板上に有機物層を形成し、
前記有機物層上に所望の形状を有する無機層を形成し、
前記無機層上に、前記有機物層よりも濡れ性の低い表面処理層を形成し、
前記有機物層上の無機層が形成されていない領域に導電性粒子を有する組成物を塗布し、
前記塗布した組成物を焼成し、
前記組成物の塗布と焼成を繰り返すことによって、凸状の導電層を形成することを特徴とする半導体装置の作製方法。
Forming an organic layer on the substrate,
Forming an inorganic layer having a desired shape on the organic layer;
On the inorganic layer, a surface treatment layer having lower wettability than the organic material layer is formed,
Applying a composition having conductive particles in a region where the inorganic layer on the organic material layer is not formed,
Firing the applied composition,
A convex conductive layer is formed by repeating application and baking of the composition, and a method for manufacturing a semiconductor device.
請求項4又は5において、前記表面処理層は有機シランからなる層であることを特徴とする半導体装置の作製方法。 6. The method for manufacturing a semiconductor device according to claim 4 , wherein the surface treatment layer is a layer made of organosilane. 請求項1乃至請求項のいずれか一において、前記導電性粒子を有する組成物を液滴吐出法により塗布することを特徴とする半導体装置の作製方法。 In any one of claims 1 to 6, the method for manufacturing a semiconductor device, which comprises applying a composition having the conductive particles by a droplet discharge method. 請求項1乃至請求項のいずれか一において、前記導電性粒子を有する組成物を印刷法により塗布することを特徴とする半導体装置の作製方法。 In any one of claims 1 to 7, a method for manufacturing a semiconductor device characterized by applying by printing a composition with the conductive particles. 請求項1乃至請求項のいずれか一において、前記凸状の導電層は多層配線であることを特徴とする半導体装置の作製方法。 In any one of claims 1 to 8, a method for manufacturing a semiconductor device, wherein the convex-shaped conductive layer is a multilayer wiring.
JP2005206695A 2005-07-15 2005-07-15 Method for manufacturing semiconductor device Expired - Fee Related JP4785447B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005206695A JP4785447B2 (en) 2005-07-15 2005-07-15 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005206695A JP4785447B2 (en) 2005-07-15 2005-07-15 Method for manufacturing semiconductor device

Publications (3)

Publication Number Publication Date
JP2007027367A JP2007027367A (en) 2007-02-01
JP2007027367A5 JP2007027367A5 (en) 2008-07-10
JP4785447B2 true JP4785447B2 (en) 2011-10-05

Family

ID=37787754

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005206695A Expired - Fee Related JP4785447B2 (en) 2005-07-15 2005-07-15 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP4785447B2 (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8937013B2 (en) 2006-10-17 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor
US7968382B2 (en) * 2007-02-02 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US7652335B2 (en) * 2007-10-17 2010-01-26 Toshiba America Electronics Components, Inc. Reversely tapered contact structure compatible with dual stress liner process
FR2925222B1 (en) * 2007-12-17 2010-04-16 Commissariat Energie Atomique METHOD FOR PRODUCING AN ELECTRIC INTERCONNECTION BETWEEN TWO CONDUCTIVE LAYERS
KR101525803B1 (en) 2008-12-23 2015-06-10 삼성디스플레이 주식회사 Method for manufacturing liquid crystal display device
KR101823853B1 (en) * 2010-03-12 2018-02-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and method for manufacturing the same
EP2628182B1 (en) 2010-10-11 2017-03-22 Koninklijke Philips N.V. Multi-device oled
TW201724356A (en) * 2015-08-13 2017-07-01 Idemitsu Kosan Co Conductor, conductor manufacturing method, and laminated circuit and laminated wiring member using conductor

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3457348B2 (en) * 1993-01-15 2003-10-14 株式会社東芝 Method for manufacturing semiconductor device
JP4103830B2 (en) * 2003-05-16 2008-06-18 セイコーエプソン株式会社 Pattern forming method and pattern forming apparatus, device manufacturing method, and active matrix substrate manufacturing method
JP4619060B2 (en) * 2003-08-15 2011-01-26 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device
JP2005135975A (en) * 2003-10-28 2005-05-26 Seiko Epson Corp Method of forming electrode, piezoelectric device, ferroelectric device, and electronic equipment

Also Published As

Publication number Publication date
JP2007027367A (en) 2007-02-01

Similar Documents

Publication Publication Date Title
TWI481024B (en) Semiconductor device, electronic device, and method of manufacturing semiconductor device
KR101139714B1 (en) A method for manufacturing a semiconductor device, a diode, and a display device
KR101467973B1 (en) Semiconductor device and display device
JP4777078B2 (en) Method for manufacturing semiconductor device
US7687326B2 (en) Semiconductor device and manufacturing method thereof
US7582904B2 (en) Semiconductor device, display device and method for manufacturing thereof, and television device
US7985677B2 (en) Method of manufacturing semiconductor device
JP4761981B2 (en) Method for manufacturing semiconductor device
JP4785447B2 (en) Method for manufacturing semiconductor device
JP4700484B2 (en) Method for manufacturing semiconductor device
JP4777203B2 (en) Semiconductor device
JP5171003B2 (en) Semiconductor device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080526

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080526

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101008

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101019

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110412

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110607

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110705

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110712

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140722

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140722

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees