JP4785415B2 - Method for manufacturing electroluminescence display device - Google Patents

Method for manufacturing electroluminescence display device Download PDF

Info

Publication number
JP4785415B2
JP4785415B2 JP2005137576A JP2005137576A JP4785415B2 JP 4785415 B2 JP4785415 B2 JP 4785415B2 JP 2005137576 A JP2005137576 A JP 2005137576A JP 2005137576 A JP2005137576 A JP 2005137576A JP 4785415 B2 JP4785415 B2 JP 4785415B2
Authority
JP
Japan
Prior art keywords
insulating film
film
region
semiconductor layer
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005137576A
Other languages
Japanese (ja)
Other versions
JP2005352465A (en
JP2005352465A5 (en
Inventor
舜平 山崎
英人 大沼
光明 納
彩 安西
宏充 郷戸
智哉 二村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2005137576A priority Critical patent/JP4785415B2/en
Publication of JP2005352465A publication Critical patent/JP2005352465A/en
Publication of JP2005352465A5 publication Critical patent/JP2005352465A5/ja
Application granted granted Critical
Publication of JP4785415B2 publication Critical patent/JP4785415B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は、アクティブマトリクス型の表示装置の作製方法に関し、特に発光素子を有する表示装置において、発光素子からの発光を取り出す部分の構造を作成する方法に関する。   The present invention relates to a method for manufacturing an active matrix display device, and more particularly, to a method for forming a structure of a portion from which light emission from a light emitting element is extracted in a display device having a light emitting element.

エレクトロルミネッセンス素子(発光素子)からの発光を利用した表示装置は、高視野角、低消費電力の表示用装置として注目されている装置である。   A display device using light emission from an electroluminescence element (light-emitting element) is a device that is attracting attention as a display device with a high viewing angle and low power consumption.

主に表示用として利用されている表示装置の駆動方法には、アクティブマトリクス型と、パッシブマトリクス型とがある。アクティブマトリクス型の駆動方式の表示装置は、発光素子ごとに発光・非発光等を制御できる。そのため、パッシブマトリクス型の表示装置よりも低消費電力で駆動でき、携帯電話等の小型電化製品の表示部としてのみならず、大型のテレビ受像機等の表示部として実装するのにも適している。   There are an active matrix type and a passive matrix type as a driving method of a display device mainly used for display. An active matrix drive display device can control light emission and non-light emission for each light emitting element. Therefore, it can be driven with lower power consumption than a passive matrix display device, and is suitable not only as a display portion of a small electrical appliance such as a mobile phone but also as a display portion of a large-sized television receiver or the like. .

また、アクティブマトリクス型の表示装置においては、発光素子ごとに、それぞれの発光素子の駆動を制御するための回路が設けられている。回路と発光素子とは、発光の外部への取り出しが当該回路によって妨げられないように、基板上に配置されている。また、発光素子と重畳する部分には透光性を有する絶縁層が積層して設けられており、発光は当該絶縁層中を通って外部に射出する。これらの絶縁層は、回路の構成要素であるトランジスタや容量素子等の回路素子、若しくは配線を形成するために設けられたものである。   In an active matrix display device, a circuit for controlling driving of each light emitting element is provided for each light emitting element. The circuit and the light-emitting element are arranged on the substrate so that extraction of emitted light to the outside is not hindered by the circuit. In addition, a light-transmitting insulating layer is stacked in a portion overlapping with the light-emitting element, and light emission is emitted outside through the insulating layer. These insulating layers are provided to form circuit elements such as transistors and capacitors, which are components of the circuit, or wiring.

ところで、積層された絶縁層中を発光が通るとき、それぞれの絶縁層の屈折率の違いに起因して、発光が多重干渉することがある。その結果、発光取り出し面を見る角度に依存して発光スペクトルが変わり、表示装置において表示した画像の視認性が悪くなるという問題が生じる。   By the way, when light emission passes through the laminated insulating layers, the light emission may cause multiple interference due to the difference in the refractive index of each insulating layer. As a result, the emission spectrum changes depending on the angle at which the emission extraction surface is viewed, and there is a problem that the visibility of the image displayed on the display device is deteriorated.

また、各層の屈折率の違いに起因して生じる画像の視認性の低下は、パッシブマトリクス型の表示装置においても生じる。例えば特許文献1では、発光素子を構成する各層の屈折率の違いに起因して外光及び発光が界面で反射し、視認性が悪くなるといった問題を提起し、それを解決できるように素子構造を工夫した発光素子を提案している。
特開平7−211458号公報
In addition, a reduction in image visibility caused by a difference in refractive index between layers also occurs in a passive matrix display device. For example, Patent Document 1 raises a problem that external light and light emission are reflected at an interface due to a difference in refractive index of each layer constituting a light emitting element, and visibility is deteriorated, so that the element structure can be solved. We have proposed light-emitting elements that have been devised.
Japanese Patent Laid-Open No. 7-21458

本発明は、発光取り出し面を見る角度に依存した発光スペクトルの変化が低減された表示装置の作製方法を提供することを課題とする。   An object of the present invention is to provide a method for manufacturing a display device in which a change in an emission spectrum depending on an angle at which a light emission extraction surface is viewed is reduced.

発光素子を有する表示装置の作製方法において、基板上に下から第1の下地絶縁膜、第2の下地絶縁膜、半導体層及びゲート絶縁膜を形成する。そして、半導体層の少なくとも一部に重なるゲート絶縁膜上にゲート電極を形成し、画素部のゲート絶縁膜及び前記第2の下地絶縁膜に少なくとも一導電型の不純物を添加する。不純物を添加したゲート絶縁膜及び第2の下地絶縁膜を選択的にエッチングを行い、開口部を形成する。開口部の底面には第1の下地絶縁膜が露出する。続いて開口部、ゲート絶縁膜及びゲート電極を覆って絶縁膜を形成し、絶縁膜上に、発光素子を前記開口部の少なくとも一部に重なって形成する。   In a method for manufacturing a display device having a light-emitting element, a first base insulating film, a second base insulating film, a semiconductor layer, and a gate insulating film are formed over a substrate from below. Then, a gate electrode is formed over the gate insulating film overlapping at least part of the semiconductor layer, and at least one conductivity type impurity is added to the gate insulating film of the pixel portion and the second base insulating film. The gate insulating film to which the impurity is added and the second base insulating film are selectively etched to form an opening. The first base insulating film is exposed on the bottom surface of the opening. Subsequently, an insulating film is formed to cover the opening, the gate insulating film, and the gate electrode, and a light-emitting element is formed over the insulating film so as to overlap at least part of the opening.

本発明の表示装置の作製方法によって、発光取り出し面を見る角度に依存した発光スペクトルの変化が低減された表示装置をスループット良く得ることができる。   By the method for manufacturing a display device of the present invention, a display device in which a change in emission spectrum depending on an angle at which a light emission extraction surface is viewed is reduced can be obtained with high throughput.

また、本発明の表示装置の作製方法によって、発光取り出し面を見る角度に依存した発光スペクトルの変化が低減された画像を提供できる表示装置等をスループット良く得ることができる。   In addition, according to the method for manufacturing a display device of the present invention, a display device or the like that can provide an image in which a change in emission spectrum depending on an angle at which the emission extraction surface is viewed is reduced can be obtained with high throughput.

以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。また、記載された構成は適宜組み合わせて使用することが可能である。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. However, the present invention can be implemented in many different modes, and those skilled in the art can easily understand that the modes and details can be variously changed without departing from the spirit and scope of the present invention. Is done. Therefore, the present invention is not construed as being limited to the description of this embodiment mode. In addition, the described configurations can be used in appropriate combination.

(実施の形態1)
本発明の表示装置の作製方法について図1を参照しながら説明する。
(Embodiment 1)
A method for manufacturing a display device of the present invention will be described with reference to FIGS.

基板100上に第1の下地絶縁膜101とその上に第2の下地絶縁膜102を形成した後、さらに半導体層を第2の下地絶縁膜102上に形成する。(図1(A))   After the first base insulating film 101 and the second base insulating film 102 are formed over the substrate 100, a semiconductor layer is further formed over the second base insulating film 102. (Fig. 1 (A))

基板100の材料としては透光性を有するガラス、石英やプラスチック(ポリイミド、アクリル、ポリエチレンテレフタラート、ポリカーボネート、ポリアクリレート、ポリエーテルスルホンなど)等を用いることができる。これら基板は必要に応じてCMP等により研磨してから使用しても良い。本実施の形態においてはガラス基板を用いる。   As a material for the substrate 100, light-transmitting glass, quartz, plastic (polyimide, acrylic, polyethylene terephthalate, polycarbonate, polyacrylate, polyethersulfone, or the like) can be used. These substrates may be used after being polished by CMP or the like, if necessary. In this embodiment, a glass substrate is used.

第1の下地絶縁膜101及び第2の下地絶縁膜102は先に述べたように基板100中のアルカリ金属やアルカリ土類金属など、半導体層の特性に悪影響を及ぼすような不純物元素(イオン)が半導体層中に拡散するのを防ぐ為に設けるが、これら不純物元素(イオン)のブロック効果が大きいのは窒化珪素系(本発明では、窒化珪素、酸化窒化珪素(原子数でN>O)及びこれらに少量の添加物や不純物が含まれているもののことを言う。)の膜であることがわかっている。また、酸化珪素系(本発明では、酸化珪素、窒化酸化珪素(原子数でO>N)及びこれらに少量の添加物や不純物が含まれているもののことを言う。)の膜は窒化珪素系の膜よりもバンドギャップが広く、絶縁性に優れ、トラップ順位も少ない長所を有している。   As described above, the first base insulating film 101 and the second base insulating film 102 are impurity elements (ions) that adversely affect the characteristics of the semiconductor layer, such as alkali metal or alkaline earth metal in the substrate 100. Is provided in order to prevent diffusion of the impurity element into the semiconductor layer, but the blocking effect of these impurity elements (ions) is large in the silicon nitride system (in the present invention, silicon nitride, silicon oxynitride (N> O in terms of atoms)). And those containing a small amount of additives and impurities). In addition, silicon oxide-based films (in the present invention, silicon oxide, silicon nitride oxide (O> N in terms of number of atoms) and those containing a small amount of additives and impurities) are silicon nitride-based films. This film has the advantages of a wider band gap, better insulation, and fewer trap orders than the above films.

そこで、本実施の形態では、第1の下地絶縁膜101及びその上部に形成された第2の下地絶縁膜102の2層でもって下地絶縁膜を形成する。なお、第1の下地絶縁膜101は酸素を含む窒化珪素を50nm、第2の下地絶縁膜102は窒素を含む酸化珪素を100nm成膜することで形成し、高い不純物元素(イオン)のブロッキング効果と薄膜トランジスタの信頼性を同時に得ることができる構造とする。   Therefore, in this embodiment mode, the base insulating film is formed using two layers, the first base insulating film 101 and the second base insulating film 102 formed thereover. Note that the first base insulating film 101 is formed by depositing silicon nitride containing oxygen at 50 nm, and the second base insulating film 102 is formed by depositing silicon oxide containing nitrogen at 100 nm, so that a high impurity element (ion) blocking effect is formed. And a structure in which the reliability of the thin film transistor can be obtained at the same time.

続いて形成される半導体層は本実施の形態では非晶質珪素膜をレーザ結晶化して得る。第2の下地絶縁膜102上に非晶質珪素膜を25〜100nm(好ましくは30〜60nm)の膜厚で形成する。作製方法としては公知の方法、例えばスパッタ法、減圧CVD法またはプラズマCVD法などが使用できる。その後、500℃で1時間の加熱処理を行い水素出しをする。   A semiconductor layer formed subsequently is obtained by laser crystallization of an amorphous silicon film in this embodiment mode. An amorphous silicon film is formed to a thickness of 25 to 100 nm (preferably 30 to 60 nm) over the second base insulating film 102. As a manufacturing method, a known method such as a sputtering method, a low pressure CVD method or a plasma CVD method can be used. Then, hydrogen treatment is performed at 500 ° C. for 1 hour.

続いてレーザ照射装置を用いて非晶質珪素膜を結晶化して結晶質珪素膜を形成する。本実施の形態のレーザ結晶化ではエキシマレーザを使用し、発振されたレーザビームを光学系を用いて線状のビームスポットに加工し非晶質珪素膜に照射することで結晶質珪素膜とし、半導体層として用いる。   Subsequently, the amorphous silicon film is crystallized using a laser irradiation apparatus to form a crystalline silicon film. In the laser crystallization of the present embodiment, an excimer laser is used, and a laser beam oscillated is processed into a linear beam spot using an optical system and irradiated to an amorphous silicon film to form a crystalline silicon film. Used as a semiconductor layer.

非晶質珪素膜の他の結晶化の方法としては、他に、熱処理のみにより結晶化を行う方法や結晶化を促進する触媒元素を用い加熱処理を行う事によって行う方法もある。結晶化を促進する元素としてはニッケル、鉄、パラジウム、錫、鉛、コバルト、白金、銅、金などが挙げられ、このような元素を用いることによって熱処理のみで結晶化を行った場合に比べ、低温、短時間で結晶化が行われるため、ガラス基板などへのダメージが少ない。熱処理のみにより結晶化をする場合は、基板100を熱に強い石英基板などにすると良い。   Other methods for crystallization of the amorphous silicon film include a method for crystallization only by heat treatment and a method for heat treatment using a catalyst element that promotes crystallization. Examples of elements that promote crystallization include nickel, iron, palladium, tin, lead, cobalt, platinum, copper, and gold. Compared to the case where crystallization is performed only by heat treatment by using such an element, Since crystallization is performed at a low temperature for a short time, there is little damage to the glass substrate. In the case where crystallization is performed only by heat treatment, the substrate 100 is preferably a quartz substrate that is resistant to heat.

続いて、必要に応じて半導体層にしきい値をコントロールする為に微量の不純物添加、いわゆるチャネルドーピングを行う。要求されるしきい値を得る為にN型もしくはP型を呈する不純物(リン、ボロンなど)をイオンドーピング法などにより添加する。   Subsequently, in order to control the threshold value in the semiconductor layer as required, a small amount of impurity addition, so-called channel doping is performed. In order to obtain a required threshold value, N-type or P-type impurities (phosphorus, boron, etc.) are added by an ion doping method or the like.

その後、図1(A)に示すように半導体層を所定の形状にパターニングし、所望の形状の半導体層103を得る。パターニングは半導体層にフォトレジストを塗布し、所定のマスク形状を露光し、焼成して、半導体層上にレジストマスクを形成し、このマスクを用いてエッチングをすることにより行われる。   After that, as shown in FIG. 1A, the semiconductor layer is patterned into a predetermined shape to obtain a semiconductor layer 103 having a desired shape. Patterning is performed by applying a photoresist to the semiconductor layer, exposing a predetermined mask shape, baking, forming a resist mask on the semiconductor layer, and etching using the mask.

続いて半導体層103を覆ってゲート絶縁膜104を形成する。ゲート絶縁膜104はプラズマCVD法またはスパッタ法を用いて珪素を含む絶縁層で形成する。膜厚は40〜150nmとすればよい。本実施の形態では、窒素を含む酸化珪素を100nm成膜することでゲート絶縁膜104を形成する。また、本実施の形態において、ゲート絶縁膜104は単層で形成されているが、2以上の複数層から形成されていてもかまわない。その際の積層材料については適宜選択すれば良いが、下地絶縁膜と同様の理由から半導体層103に接する方の層には酸化珪素系の材料を使用することが望ましい。例えば、酸化珪素系の膜と窒化珪素系の膜の積層でゲート絶縁膜を作成する場合は、半導体層と直接接して酸化珪素系の材料を積層し、その上に窒化珪素系の膜を積層する順番が好ましい。また、ゲート電極の材料によっては、酸化膜に接して形成することによって劣化してしまう材料(Mo等)もある為、そのような材料でゲート電極を形成した場合は、ゲート電極に接する方のゲート絶縁膜を窒化珪素系の膜にすることによってゲート電極を安定に動作させることができる。 Subsequently, a gate insulating film 104 is formed so as to cover the semiconductor layer 103. The gate insulating film 104 is formed using an insulating layer containing silicon by a plasma CVD method or a sputtering method. The film thickness may be 40 to 150 nm. In this embodiment, the gate insulating film 104 is formed by depositing 100 nm of silicon oxide containing nitrogen. In this embodiment mode, the gate insulating film 104 is formed of a single layer, but may be formed of two or more layers. A stacked material at that time may be selected as appropriate, but a silicon oxide-based material is preferably used for a layer in contact with the semiconductor layer 103 for the same reason as that of the base insulating film. For example, when a gate insulating film is formed by stacking a silicon oxide film and a silicon nitride film, a silicon oxide material is stacked in direct contact with the semiconductor layer, and a silicon nitride film is stacked thereon. The order to do is preferable. In addition, depending on the material of the gate electrode, there are materials (such as Mo) that deteriorate when formed in contact with the oxide film. Therefore, when the gate electrode is formed of such a material, the material in contact with the gate electrode By making the gate insulating film a silicon nitride film, the gate electrode can be stably operated.

次いで、ゲート絶縁膜104上にゲート電極105を形成する。ゲート電極105はTa、W、Ti、Mo、Al、Cu、Cr、Ndから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料で形成してもよい。また、リン等の不純物元素をドーピングした多結晶珪素膜に代表される半導体層を用いてもよい。また、AgPdCu合金を用いてもよい。本実施の形態では材料はMoを使用し、単層で形成する。   Next, the gate electrode 105 is formed over the gate insulating film 104. The gate electrode 105 may be formed of an element selected from Ta, W, Ti, Mo, Al, Cu, Cr, and Nd, or an alloy material or a compound material containing the element as a main component. Alternatively, a semiconductor layer typified by a polycrystalline silicon film doped with an impurity element such as phosphorus may be used. Further, an AgPdCu alloy may be used. In this embodiment mode, Mo is used as a material and is formed as a single layer.

また、ゲート電極105は単層で形成しても、2以上の複数層で形成しても良い。また、本実施の形態では断面が長方形の形状をしているが、このような形状に限らない。例えば断面形状が台形であったり、ハットシェイプであったりしても良い。ゲート電極105の加工はフォトレジストを用いたマスクを利用し、エッチングをすることで行う。   Further, the gate electrode 105 may be formed of a single layer or two or more layers. Moreover, in this Embodiment, although the cross section has a rectangular shape, it is not restricted to such a shape. For example, the cross-sectional shape may be a trapezoid or a hat shape. The gate electrode 105 is processed by etching using a mask using a photoresist.

続いて、ゲート電極105をマスクとして半導体層103に一導電型を付与する不純物(本実施の形態ではボロン)を半導体層103に添加すると同時にゲート絶縁膜104及び第2の下地絶縁膜102にも不純物を添加する。この際、第1の下地絶縁膜101には不純物を添加しない。(図1(B))   Subsequently, an impurity imparting one conductivity type to the semiconductor layer 103 (boron in this embodiment) is added to the semiconductor layer 103 using the gate electrode 105 as a mask, and at the same time, the gate insulating film 104 and the second base insulating film 102 are also added. Impurities are added. At this time, no impurity is added to the first base insulating film 101. (Fig. 1 (B))

続いて、フォトレジストなどにより半導体層103の高濃度不純物領域となる部分と、発光素子の光が射出する光路上に当たる部分が開口されたマスク106を形成し、再度不純物を添加を行う。これにより半導体層103に高濃度不純物領域と低濃度不純物領域を形成する。また、同時にゲート絶縁膜104と第2の下地絶縁膜102における発光素子の光が射出する光路上に当たる部分にも高濃度に不純物を添加する。   Subsequently, a mask 106 in which a portion to be a high-concentration impurity region of the semiconductor layer 103 and a portion corresponding to an optical path from which light from the light-emitting element is emitted is formed using a photoresist or the like, and impurities are added again. Thus, a high concentration impurity region and a low concentration impurity region are formed in the semiconductor layer 103. At the same time, impurities are also added at a high concentration to the portions of the gate insulating film 104 and the second base insulating film 102 that are on the optical path from which light from the light emitting element is emitted.

なお、一導電型を付与する不純物としてはボロン以外の不純物でも良く、代表的にはこのほかにリン、ヒ素などが挙げられる。本実施の形態では、半導体層103は発光素子を駆動する駆動用トランジスタとして用いられるため、ボロンのみを添加した場合を示しているが、同一基板上で他の導電型を有する半導体層を形成する場合、発光素子の光が射出する光路上に当たる部分には重ねて不純物を添加するとなお良い。また、発光素子を駆動する駆動用トランジスタとして用いられる半導体層であってもリンを添加する場合もある。   Note that the impurity imparting one conductivity type may be an impurity other than boron, typically including phosphorus, arsenic, and the like. In this embodiment mode, since the semiconductor layer 103 is used as a driving transistor for driving a light-emitting element, the case where only boron is added is shown; however, a semiconductor layer having another conductivity type is formed over the same substrate. In this case, it is more preferable to add an impurity so as to overlap the portion of the light emitting element that hits the optical path from which light is emitted. Further, phosphorus may be added even in a semiconductor layer used as a driving transistor for driving a light emitting element.

次に、マスク106を剥離してから、ゲート電極105及びゲート絶縁膜104を覆って第1の層間絶縁膜107を形成する。第1の層間絶縁膜107は有機、無機の絶縁材料から形成する。本実施の形態では、窒素を含む酸化珪素膜で第1の層間絶縁膜107を形成する。(図1(C))   Next, after the mask 106 is removed, a first interlayer insulating film 107 is formed so as to cover the gate electrode 105 and the gate insulating film 104. The first interlayer insulating film 107 is formed from an organic or inorganic insulating material. In this embodiment mode, the first interlayer insulating film 107 is formed using a silicon oxide film containing nitrogen. (Figure 1 (C))

続いて、フォトレジストなどによるマスク108を用いて、半導体層103に達するコンタクトホールを第1の層間絶縁膜107及びゲート絶縁膜104に形成すると同時に、発光素子の光が射出する光路上に当たる部分における第1の層間絶縁膜107、ゲート絶縁膜104及び第2の下地絶縁膜102を除去して開口部109を形成する。エッチングはフッ酸系の薬液を用いたウエットエッチングを使用し、希フッ酸やバッファードフッ酸などを用いることができる。本実施の形態では0.5%の希フッ酸を用いてエッチングを行う。(図1(D))   Subsequently, a contact hole reaching the semiconductor layer 103 is formed in the first interlayer insulating film 107 and the gate insulating film 104 using a mask 108 made of a photoresist or the like, and at the same time, in a portion that hits an optical path from which light from the light emitting element is emitted. The first interlayer insulating film 107, the gate insulating film 104, and the second base insulating film 102 are removed, and an opening 109 is formed. For the etching, wet etching using a hydrofluoric acid chemical solution is used, and dilute hydrofluoric acid, buffered hydrofluoric acid, or the like can be used. In this embodiment mode, etching is performed using 0.5% dilute hydrofluoric acid. (Figure 1 (D))

発光素子からの発光は、表示装置内の様々な層を通過して表示装置外に射出される。ここで、通過する層の屈折率が異なると界面における反射や屈折の影響によって多重干渉が発生する。これにより定在波が起こると、表示装置の発光面を角度を変えて見た際に色調が変化してしまう、いわゆる視野角依存が発生してしまう。これは表示装置の表示の品質を著しく低下させる原因となっていた。   Light emitted from the light emitting element is emitted outside the display device through various layers in the display device. Here, if the refractive index of the layer passing therethrough is different, multiple interference occurs due to the influence of reflection and refraction at the interface. Thus, when a standing wave occurs, a so-called viewing angle dependency occurs in which the color tone changes when the light emitting surface of the display device is viewed at a different angle. This has been a cause of significantly reducing the display quality of the display device.

そこでこのように、開口部109を発光素子の光が射出する光路上に当たる部分に形成することによって、発光素子で発光した光が表示装置外へ射出するまでに通過する膜の数が減る。このため、反射や屈折率などによる多重干渉の結果、定在波が発生する確率を大きく減少させることが可能となる。   Thus, in this way, by forming the opening 109 in a portion that hits the optical path from which light from the light emitting element is emitted, the number of films that pass before the light emitted from the light emitting element is emitted to the outside of the display device is reduced. For this reason, it is possible to greatly reduce the probability that a standing wave is generated as a result of multiple interference due to reflection or refractive index.

この際、ゲート絶縁膜104、第2の下地絶縁膜102の発光素子の光が射出する光路上に当たる部分は、高濃度に不純物を添加しているため、エッチングされる速度が不純物を添加していない場合よりより早くなっている。同時に、第1の下地絶縁膜101には不純物を添加していない為、エッチング速度は通常のままである。このエッチング速度の差は添加されている不純物の量、種類によっても異なるが、約2〜3倍異ならしめることが可能である。すなわち、この第1の下地絶縁膜101を開口部109を形成するためのエッチングを行う際に実質的なエッチングストッパーとして用いることができるようになる。前述したように、下地絶縁膜は基板から発生する悪影響を及ぼす不純物元素(イオン)が拡散するのをブロックする為のものであるため、開口部109を形成した後も残存することが望ましく、本発明の作製方法を用いることによって、それが簡便に確実に実現することが可能となる。   At this time, the portions of the gate insulating film 104 and the second base insulating film 102 that are on the optical path from which light emitted from the light emitting element emits are doped with impurities at a high concentration. It's faster than if it weren't. At the same time, since no impurities are added to the first base insulating film 101, the etching rate remains normal. The difference in the etching rate varies depending on the amount and type of impurities added, but can be varied by about 2 to 3 times. That is, the first base insulating film 101 can be used as a substantial etching stopper when etching for forming the opening 109 is performed. As described above, since the base insulating film is for blocking the diffusion of an impurity element (ion) having an adverse effect generated from the substrate, it is desirable that the base insulating film remain even after the opening 109 is formed. By using the manufacturing method of the invention, it can be realized simply and reliably.

また、本発明は不純物の添加を半導体層への不純物添加と同時に行うため、本実施の形態のようにコンタクトホールの開口と同時に開口部109を形成すれば、工程数やマスクの増加もない。 Further, in the present invention, since the addition of impurities is performed simultaneously with the addition of impurities to the semiconductor layer, if the opening 109 is formed simultaneously with the opening of the contact hole as in this embodiment, the number of processes and masks are not increased.

続いて、コンタクトホールを介して半導体層103に接続する配線110を形成する。配線110は当該コンタクトホールや第1の層間絶縁膜107を覆う導電層を形成し、当該導電層を所望の形状に加工し形成する。これらはアルミニウム、銅、モリブデン等の単層でも良いが、本実施の形態では基板側からモリブデン/アルミニウム/モリブデンの積層構造とする。積層配線としてはチタン/アルミニウム/チタンやチタン/窒化チタン/アルミニウム/チタン、若しくはこれらに用いられるアルミニウムに珪素を混入したものを用いた積層構造でも良い。導電層の加工はレジストを用いてドライエッチングもしくはウエットエッチングにより行えばよい。(図1(E))   Subsequently, a wiring 110 connected to the semiconductor layer 103 through the contact hole is formed. The wiring 110 is formed by forming a conductive layer that covers the contact hole and the first interlayer insulating film 107 and processing the conductive layer into a desired shape. These may be a single layer of aluminum, copper, molybdenum, or the like, but in this embodiment mode, a multilayer structure of molybdenum / aluminum / molybdenum is formed from the substrate side. The laminated wiring may have a laminated structure using titanium / aluminum / titanium, titanium / titanium nitride / aluminum / titanium, or aluminum mixed with silicon used in these. The conductive layer may be processed by dry etching or wet etching using a resist. (Figure 1 (E))

次に、第1の層間絶縁膜107、開口部109及び配線110を覆って第2の層間絶縁膜111を形成する。第2の層間絶縁膜111は有機もしくは無機の絶縁材料を用いて形成すればよいが、自己平坦性を有する膜で形成すると下層の凹凸を緩和することができ開口率を向上させることができる為、好ましい。本実施の形態では珪素と酸素との結合で骨格構造が構成され、置換基に少なくとも水素を含むまたは置換基にフッ素、アルキル基、または芳香族炭化水素のうち少なくとも1種を有する材料、いわゆるシロキサンを用いる。その他の材料としてはアクリル、ポリイミド等を使用することができる。(図2(A))   Next, a second interlayer insulating film 111 is formed so as to cover the first interlayer insulating film 107, the opening 109, and the wiring 110. The second interlayer insulating film 111 may be formed using an organic or inorganic insulating material. However, when the second interlayer insulating film 111 is formed using a film having self-flatness, unevenness in the lower layer can be reduced and the aperture ratio can be improved. ,preferable. In this embodiment mode, a structure in which a skeleton structure is formed by a bond of silicon and oxygen, a material containing at least hydrogen as a substituent, or a material having at least one of fluorine, an alkyl group, or an aromatic hydrocarbon as a substituent, so-called siloxane Is used. As other materials, acrylic, polyimide, or the like can be used. (Fig. 2 (A))

第2の層間絶縁膜111には配線110に達するコンタクトホールを形成する。コンタクトホールはレジストなどによるマスクを使用し、ウエットエッチングもしくはドライエッチングにより形成すればよい。本実施の形態ではドライエッチングを使用してコンタクトホールを形成する。   A contact hole reaching the wiring 110 is formed in the second interlayer insulating film 111. The contact hole may be formed by wet etching or dry etching using a mask made of resist or the like. In this embodiment mode, contact holes are formed using dry etching.

コンタクトホールを形成した後、発光素子となる第1の電極112を形成する。第1の電極112は第2の層間絶縁膜111及びコンタクトホールを覆って透光性を有する導電膜を成膜し、レジストなどによるマスクを用いてエッチングして形成すればよい。第1の電極の材料としてはインジウム錫酸化物(ITO:Indium Tin Oxide)や酸化珪素を含有するITO(ITSO)、酸化インジウムに2〜20%の酸化亜鉛を含有したIZO(Indium Zinc Oxide)もしくは酸化亜鉛そのもの、そして酸化亜鉛にガリウムを含有したGZO(Galium Zinc Oxide)等を用いることができる。本実施の形態ではITSOをスパッタ法を用いて成膜し、ドライエッチングにより成形して第1の電極112とする。   After the contact hole is formed, the first electrode 112 serving as a light emitting element is formed. The first electrode 112 may be formed by forming a light-transmitting conductive film so as to cover the second interlayer insulating film 111 and the contact hole, and etching using a resist mask or the like. As the material of the first electrode, indium tin oxide (ITO) or ITO (ITSO) containing silicon oxide, IZO (Indium Zinc Oxide) containing 2 to 20% zinc oxide in indium oxide, or Zinc oxide itself, GZO (gallium zinc oxide) containing gallium in zinc oxide, or the like can be used. In this embodiment mode, ITSO is formed by a sputtering method and formed by dry etching to form the first electrode 112.

次に第2の層間絶縁膜111及び第1の電極112を覆って有機材料もしくは無機材料からなる絶縁層を形成する。続いて当該絶縁層を第1の電極112の端部を覆い且つ第1の電極112の一部が露出するように加工し、隔壁113を形成する。隔壁113の材料としては、感光性を有する有機材料(アクリル、ポリイミドなど)が好適に用いられるが、感光性を有さない有機材料や無機材料で形成してもかまわない。本実施の形態では感光性のポリイミドをもちいた。隔壁113の第1の電極112に面した端面は曲率を有し、さらに当該曲率が連続的に変化するテーパー形状をしていることが望ましい。なお、隔壁113に顔料やカーボンなど黒色の物質を混入し、ブラックマトリクスとして用いても良い。   Next, an insulating layer made of an organic material or an inorganic material is formed so as to cover the second interlayer insulating film 111 and the first electrode 112. Subsequently, the insulating layer is processed so as to cover an end portion of the first electrode 112 and a part of the first electrode 112 is exposed, so that a partition wall 113 is formed. As the material of the partition wall 113, a photosensitive organic material (acrylic, polyimide, or the like) is preferably used. However, it may be formed of an organic material or an inorganic material that does not have photosensitivity. In this embodiment, photosensitive polyimide is used. It is desirable that the end surface of the partition wall 113 facing the first electrode 112 has a curvature, and further has a tapered shape in which the curvature continuously changes. Note that a black substance such as pigment or carbon may be mixed into the partition wall 113 and used as a black matrix.

次に、隔壁113から露出した第1の電極112を覆う発光層114を形成する。発光層114は蒸着法やインクジェット法、スピンコート法などいずれの方法を用いて形成してもかまわない。続いて発光層114を覆う第2の電極115を形成する。これによって第1の電極112と発光層114と第2の電極115とからなる発光素子を作製することができる。   Next, a light-emitting layer 114 that covers the first electrode 112 exposed from the partition wall 113 is formed. The light emitting layer 114 may be formed by any method such as an evaporation method, an ink jet method, or a spin coating method. Subsequently, a second electrode 115 that covers the light-emitting layer 114 is formed. Thus, a light-emitting element including the first electrode 112, the light-emitting layer 114, and the second electrode 115 can be manufactured.

その後、プラズマCVD法により窒素を含む酸化珪素膜をパッシベーション膜として形成しても良い。窒素を含む酸化珪素膜を用いる場合には、プラズマCVD法でSiH4、N2O、NH3から作製される酸化窒化珪素膜、またはSiH4、N2Oから作製される酸化窒化珪素膜、あるいはSiH4、N2OをArで希釈したガスから形成される酸化窒化珪素膜を形成すれば良い。 Thereafter, a silicon oxide film containing nitrogen may be formed as a passivation film by a plasma CVD method. In the case of using a silicon oxide film containing nitrogen, a silicon oxynitride film manufactured from SiH 4 , N 2 O, NH 3 by a plasma CVD method, or a silicon oxynitride film manufactured from SiH 4 , N 2 O, Alternatively, a silicon oxynitride film formed from a gas obtained by diluting SiH 4 or N 2 O with Ar may be formed.

また、パッシベーション膜としてSiH4、N2O、H2から作製される酸化窒化水素化珪素膜を適用しても良い。もちろん、パッシベーション膜は単層構造に限定されるものではなく、他の珪素を含む絶縁層を単層構造、もしくは積層構造として用いても良い。また、窒化炭素膜と窒化珪素膜の多層膜やスチレンポリマーの多層膜、窒化珪素膜やダイヤモンドライクカーボン膜を窒素を含む酸化珪素膜の代わりに形成してもよい。 Alternatively, a silicon oxynitride silicon film formed from SiH 4 , N 2 O, and H 2 may be used as the passivation film. Needless to say, the passivation film is not limited to a single layer structure, and another insulating layer containing silicon may be used as a single layer structure or a stacked structure. A multilayer film of a carbon nitride film and a silicon nitride film, a multilayer film of styrene polymer, a silicon nitride film, or a diamond-like carbon film may be formed instead of the silicon oxide film containing nitrogen.

続いて表示部の封止を行う。対向基板を封止に用いる場合は、絶縁性のシール材により、外部接続部が露出するように貼り合わせる。対向基板には凹部を作製して乾燥材を貼り付けても良い。対向基板と素子が形成された基板との間の空間には乾燥した窒素などの不活性気体を充填しても良いし、シール材を画素部全面に塗布しそれにより対向基板を形成しても良い。シール材には紫外線硬化樹脂などを用いると好適である。シール材には乾燥材やギャップを一定に保つための粒子を混入しておいても良い。続いて外部接続部にフレキシブル配線基板を貼り付けることによって、表示装置が完成する。   Subsequently, the display portion is sealed. In the case where the counter substrate is used for sealing, bonding is performed with an insulating sealing material so that the external connection portion is exposed. A recess may be formed on the counter substrate and a desiccant may be attached thereto. The space between the counter substrate and the substrate on which the element is formed may be filled with an inert gas such as dry nitrogen, or a sealing material may be applied to the entire pixel portion to form the counter substrate. good. It is preferable to use an ultraviolet curable resin or the like for the sealing material. The sealing material may contain a desiccant or particles for keeping the gap constant. Subsequently, the display device is completed by attaching a flexible wiring board to the external connection portion.

なお、表示機能を有する本発明の表示装置には、アナログのビデオ信号、デジタルのビデオ信号のどちらを用いてもよい。デジタルのビデオ信号を用いる場合はそのビデオ信号が電圧を用いているものと、電流を用いているものとに分けられる。発光素子の発光時において、画素に入力されるビデオ信号は、定電圧のものと、定電流のものがあり、ビデオ信号が定電圧のものには、発光素子に印加される電圧が一定のものと、発光素子に流れる電流が一定のものとがある。またビデオ信号が定電流のものには、発光素子に印加される電圧が一定のものと、発光素子に流れる電流が一定のものとがある。この発光素子に印加される電圧が一定のものは定電圧駆動であり、発光素子に流れる電流が一定のものは定電流駆動である。定電流駆動は、発光素子の抵抗変化によらず、一定の電流が流れる。本発明の表示装置及びその駆動方法には、電圧のビデオ信号、電流のビデオ信号のどちらを用いてもよく、また定電圧駆動、定電流駆動のどちらを用いてもよい。   Note that either an analog video signal or a digital video signal may be used for the display device of the present invention having a display function. When a digital video signal is used, the video signal is classified into one using a voltage and one using a current. When the light emitting element emits light, the video signal input to the pixel has a constant voltage and a constant current. When the video signal has a constant voltage, the voltage applied to the light emitting element is constant. And the current flowing through the light emitting element is constant. In addition, a video signal having a constant current includes a constant voltage applied to the light emitting element and a constant current flowing in the light emitting element. A constant voltage applied to the light emitting element is constant voltage driving, and a constant current flowing through the light emitting element is constant current driving. In constant current driving, a constant current flows regardless of the resistance change of the light emitting element. In the display device and the driving method thereof of the present invention, either a voltage video signal or a current video signal may be used, and either constant voltage driving or constant current driving may be used.

以上が本実施の形態における本発明の表示装置の作製方法である。本実施の形態に記載の作製方法により作成された表示装置は、開口部109が形成されることによって、発光素子からの発光が外部に射出するまでに通過する膜の数が減る。このため、反射や屈折率などによる多重干渉の結果、定在波が発生する確率を大きく減少させることが可能となる。   The above is the manufacturing method of the display device of the present invention in this embodiment mode. In the display device manufactured by the manufacturing method described in this embodiment, when the opening 109 is formed, the number of films that pass through before light emitted from the light-emitting element is emitted to the outside is reduced. For this reason, it is possible to greatly reduce the probability that a standing wave is generated as a result of multiple interference due to reflection or refractive index.

この際、ゲート絶縁膜104、第2の下地絶縁膜102の発光素子の光が射出する光路上に当たる部分は、高濃度に不純物が添加されているため、エッチングされる速度が通常より早くなっている。同時に、第1の下地絶縁膜101には不純物が達していない為、エッチング速度は通常のままである。このエッチング速度の差は添加されている不純物の量、種類によっても異なるが、約2〜3倍異ならしめることが可能である。すなわち、このエッチングを行う際に第1の下地絶縁膜101を開口部109を形成する際の実質的なエッチングストッパーとして用いることができるようになる。前述したように、下地絶縁膜は基板からの悪影響を及ぼす不純物元素(イオン)が拡散するのをブロックする為のものであるため、開口部109を形成した後も残存することが望ましく、本発明の作製方法を用いることによって、それが簡便に確実に実現することが可能となる。   At this time, the portions of the gate insulating film 104 and the second base insulating film 102 that are on the optical path where the light emitted from the light emitting element is emitted are doped with a high concentration, so that the etching rate becomes faster than usual. Yes. At the same time, since the impurity does not reach the first base insulating film 101, the etching rate remains normal. The difference in the etching rate varies depending on the amount and type of impurities added, but can be varied by about 2 to 3 times. That is, when this etching is performed, the first base insulating film 101 can be used as a substantial etching stopper when the opening 109 is formed. As described above, since the base insulating film is for blocking the diffusion of impurity elements (ions) that adversely affect the substrate, it is desirable that the base insulating film remain even after the opening 109 is formed. By using this manufacturing method, it can be realized easily and reliably.

また、本発明は様々なバリエーションを有しており、薄膜トランジスタの種類、形状や材料は上述したものに限らず、様々に変化させうる。また、積層構造も多くの態様を許容しうる。以下にその極一部を紹介する。   Further, the present invention has various variations, and the type, shape, and material of the thin film transistor are not limited to those described above, and can be variously changed. Also, the laminated structure can accept many aspects. The following is a partial list.

図2(B)は第2の層間絶縁膜111と第1の電極112との間にエッチングストッパー膜116を設けた構造である。エッチングストッパー膜116は主として窒化珪素系の膜により形成され、第1の電極112を成形する際のエッチングにおいて、第2の層間絶縁膜111までエッチングされてしまうのを防ぐ役割を有する。エッチングストッパー膜116は第2の層間絶縁膜111を形成した後に形成し、第2の層間絶縁膜111にコンタクトホールを形成すると同時にエッチングストッパー膜116にもコンタクトホールを形成する。その他の工程については同様であるので省略する。   FIG. 2B shows a structure in which an etching stopper film 116 is provided between the second interlayer insulating film 111 and the first electrode 112. The etching stopper film 116 is mainly formed of a silicon nitride film, and has a role to prevent the second interlayer insulating film 111 from being etched in the etching for forming the first electrode 112. The etching stopper film 116 is formed after the second interlayer insulating film 111 is formed. A contact hole is formed in the second interlayer insulating film 111 and a contact hole is also formed in the etching stopper film 116 at the same time. The other steps are the same and will be omitted.

図2(C)はゲート絶縁膜104及びゲート電極105と、第1の層間絶縁膜107との間に窒化珪素系の膜が形成されている構造である。これは半導体層103に不純物元素(イオン)が侵入するのをブロックする役割と、熱処理を行うことで含まれている水素によって半導体層103を水素化し、ダングリングボンドを終端する役割とを有する。この窒化珪素系の膜を便宜上水素化膜117と呼ぶことにする。なお、この水素化膜117は、モリブデンなど酸化膜に接すると酸化が進んでしまうような材料でゲート電極105を形成し、それに接して酸化珪素で層間絶縁膜を形成する場合に、ゲート電極の酸化を防ぐ役割も有する。   FIG. 2C illustrates a structure in which a silicon nitride film is formed between the gate insulating film 104 and the gate electrode 105 and the first interlayer insulating film 107. This has a role of blocking the entry of impurity elements (ions) into the semiconductor layer 103 and a role of hydrogenating the semiconductor layer 103 with hydrogen contained by heat treatment to terminate dangling bonds. This silicon nitride film is referred to as a hydrogenated film 117 for convenience. Note that this hydrogenated film 117 is formed when the gate electrode 105 is formed of a material that oxidizes when in contact with an oxide film such as molybdenum, and the interlayer insulating film is formed of silicon oxide in contact therewith. It also has a role to prevent oxidation.

水素化膜117はゲート電極105を形成した後に、窒化珪素系の膜で形成する。膜は各CVD法により成膜すると良い。半導体層103の水素化を行う場合、この後に熱処理を行うが、第1の層間絶縁膜107をシロキサンで形成した場合は、シロキサンの焼成と同時に水素化処理を行うことも可能である。その他の工程については同様であるので省略する。   The hydrogenated film 117 is formed of a silicon nitride film after the gate electrode 105 is formed. The film is preferably formed by each CVD method. When the semiconductor layer 103 is hydrogenated, heat treatment is performed after this. However, in the case where the first interlayer insulating film 107 is formed of siloxane, the hydrogenation treatment can be performed simultaneously with the baking of siloxane. The other steps are the same and will be omitted.

図2(D)はエッチングストッパー膜118と水素化膜119とを両方設けた構造である。作製方法、その他は図2(A)〜(C)と同様であるので省略する。   FIG. 2D shows a structure in which an etching stopper film 118 and a hydrogenated film 119 are both provided. The manufacturing method and others are the same as those shown in FIGS.

図3(A)は図2(A)と同様の構成であるが、配線110と直接第2の層間絶縁膜111に形成されたコンタクトホ−ルを介して発光素子の第1の電極112として用いられる透明導電膜が接続されるのではなく、第2の配線200が配線110に接続され、さらにその第2の配線200に発光素子の第1の電極201が透明導電膜によって形成されている構造である。   3A has the same structure as FIG. 2A, but the first electrode 112 of the light-emitting element is formed through the contact hole formed directly on the wiring 110 and the second interlayer insulating film 111. Instead of being connected to the transparent conductive film used, the second wiring 200 is connected to the wiring 110, and the first electrode 201 of the light emitting element is formed on the second wiring 200 by the transparent conductive film. Structure.

作製方法としては、第2の層間絶縁膜111に配線110に接続するコンタクトホールを形成した後、第2の層間絶縁膜111と当該コンタクトホールを覆って導電膜を形成する。導電膜の材料はAl、Cu、Mo、Ti及びその他の金属単層でも良いし、それらの積層構造であっても良い。   As a manufacturing method, after a contact hole connected to the wiring 110 is formed in the second interlayer insulating film 111, a conductive film is formed to cover the second interlayer insulating film 111 and the contact hole. The material of the conductive film may be Al, Cu, Mo, Ti, and other metal single layers, or may be a laminated structure thereof.

続いて当該導電膜をエッチングして第2の配線200を形成する。エッチングはレジスト等を使用したマスクを用いてドライエッチング、若しくはウエットエッチングにより行う。次に第2の層間絶縁膜111及び第2の配線200を覆って透明導電膜を形成する。透明導電膜の材料は前述したのと同様、インジウム錫酸化物(ITO:Indium Tin Oxide)や酸化珪素を含有するITO(ITSO)、酸化インジウムに2〜20%の酸化亜鉛を含有したIZO(Indium Zinc Oxide)もしくは酸化亜鉛そのもの、そして酸化亜鉛にガリウムを含有したGZO(Galium Zinc Oxide)若しくはAl−Ni合金やAl−Ni合金にカーボンを含む材料等を用いることができる。本実施の形態ではITSOをスパッタ法を用いて成膜し、ドライエッチングにより成形して第1の電極201とした。その他の作製方法については図2(A)と同様であるので省略する。   Subsequently, the conductive film is etched to form the second wiring 200. Etching is performed by dry etching or wet etching using a mask using a resist or the like. Next, a transparent conductive film is formed to cover the second interlayer insulating film 111 and the second wiring 200. As described above, the transparent conductive film is made of indium tin oxide (ITO) or ITO containing silicon oxide (ITSO), or indium oxide containing 2 to 20% zinc oxide (Indium). Zinc Oxide) or zinc oxide itself, GZO (Gallium Zinc Oxide) containing gallium in zinc oxide, an Al—Ni alloy, an Al—Ni alloy, or a material containing carbon can be used. In this embodiment mode, ITSO is formed by a sputtering method, and is formed by dry etching to form the first electrode 201. Other manufacturing methods are the same as those in FIG.

図3(B)は図3(A)の構成にエッチングストッパー膜202を設けた構成である。エッチングストッパー膜202については図2(B)の説明を参照されたい。その他の作製方法については図3(A)と同様である。   FIG. 3B shows a structure in which an etching stopper film 202 is provided in the structure of FIG. For the etching stopper film 202, refer to the description of FIG. Other manufacturing methods are the same as those in FIG.

図3(C)は図3(A)の構成に水素化膜203を設けた構成である。水素化膜については図2(C)の説明を参照されたい。その他の作製方法については図3(A)と同様である。   FIG. 3C shows a structure in which a hydrogenated film 203 is provided in the structure of FIG. For the hydrogenated film, refer to the description of FIG. Other manufacturing methods are the same as those in FIG.

図3(D)は図3(A)の構成にエッチングストッパー膜204と水素化膜205を設け、さらに、ゲート絶縁膜を2層とした構成である。1層目のゲート絶縁膜206と2層目のゲート絶縁膜207は珪素を含むお互いに異なる絶縁膜を形成すればよいが、半導体層103に接して形成される1層目のゲート絶縁膜206を酸化珪素系の材料で形成し、ゲート電極105に接して形成される2層目のゲート絶縁膜207を窒化珪素系の材料で形成すると、モリブデンなど酸化膜上に形成すると酸化が進んでしまうような材料であっても安定にゲート電極105として用いることが可能となる。また、半導体層103に接している1層目のゲート絶縁膜206は酸化珪素系の材料で形成されている為、トラップ順位も少なく、作成された薄膜トランジスタは安定した動作を得ることができる。窒化珪素系の膜、酸化珪素膜は各CVD法やスパッタ法など公知の方法により形成すればよい。これ以外の作成方法、効果、その他については図3(A)〜図3(C)の記載を参照されたい。   FIG. 3D shows a structure in which an etching stopper film 204 and a hydrogenated film 205 are provided in the structure of FIG. The first gate insulating film 206 and the second gate insulating film 207 may be formed of different insulating films containing silicon, but the first gate insulating film 206 formed in contact with the semiconductor layer 103 is used. Is formed of a silicon oxide-based material and the second-layer gate insulating film 207 formed in contact with the gate electrode 105 is formed of a silicon nitride-based material, the oxidation proceeds when formed on an oxide film such as molybdenum. Even such a material can be stably used as the gate electrode 105. In addition, since the first gate insulating film 206 in contact with the semiconductor layer 103 is formed using a silicon oxide-based material, the trap order is small and the manufactured thin film transistor can obtain a stable operation. The silicon nitride film and the silicon oxide film may be formed by a known method such as a CVD method or a sputtering method. Refer to the description of FIGS. 3A to 3C for other creation methods, effects, and the like.

図4(A)は図3(A)と同様の構成であるが、発光素子の第1の電極300を第2の配線301より先に形成する。その他の作製方法については図3(A)と同様であるので省略する。   4A has a structure similar to that in FIG. 3A, the first electrode 300 of the light-emitting element is formed before the second wiring 301. FIG. Other manufacturing methods are the same as those in FIG.

図4(B)は図4(A)の構成にエッチングストッパー膜302を設けた構成である。エッチングストッパー膜302については図2(B)の説明を参照されたい。その他の作製方法については図4(A)と同様である。   FIG. 4B shows a structure in which an etching stopper film 302 is provided in the structure of FIG. For the etching stopper film 302, refer to the description of FIG. Other manufacturing methods are the same as those in FIG.

図4(C)は図4(A)の構成に水素化膜303を設けた構成である。水素化膜については図2(C)の説明を参照されたい。その他の作製方法については図4(A)と同様である。   FIG. 4C illustrates a structure in which a hydrogenated film 303 is provided in the structure of FIG. For the hydrogenated film, refer to the description of FIG. Other manufacturing methods are the same as those in FIG.

図4(D)は図4(A)の構成にエッチングストッパー膜304と水素化膜305を設け、さらに、ゲート絶縁膜を2層とした構成である。1層目のゲート絶縁膜306と2層目のゲート絶縁膜307は珪素を含むお互いに異なる絶縁膜を形成すればよいが、半導体層103に接して形成される1層目のゲート絶縁膜306を酸化珪素系の材料で形成し、ゲート電極105に接して形成される2層目のゲート絶縁膜307を窒化珪素系の材料で形成すると、モリブデンなど酸化膜上に形成すると酸化が進んでしまうような材料であっても安定にゲート電極105として用いることが可能となる。また、半導体層103に接している1層目のゲート絶縁膜306は酸化珪素系の材料で形成されている為、トラップ順位も少なく、作成された薄膜トランジスタは安定した動作を得ることができる。窒化珪素系の膜、酸化珪素膜は各CVD法やスパッタ法など公知の方法により形成すればよい。これ以外の作成方法、効果及びその他については図4(A)〜図4(C)の記載を参照されたい。   FIG. 4D shows a structure in which an etching stopper film 304 and a hydrogenated film 305 are provided in the structure of FIG. 4A, and the gate insulating film has two layers. The first gate insulating film 306 and the second gate insulating film 307 may be formed of different insulating films containing silicon, but the first gate insulating film 306 formed in contact with the semiconductor layer 103 is used. Is formed of a silicon oxide-based material and the second-layer gate insulating film 307 formed in contact with the gate electrode 105 is formed of a silicon nitride-based material, oxidation proceeds when formed on an oxide film such as molybdenum. Even such a material can be stably used as the gate electrode 105. In addition, since the first gate insulating film 306 in contact with the semiconductor layer 103 is formed using a silicon oxide-based material, the trap order is low, and the manufactured thin film transistor can obtain a stable operation. The silicon nitride film and the silicon oxide film may be formed by a known method such as a CVD method or a sputtering method. Refer to the description of FIGS. 4A to 4C for other creation methods, effects, and others.

(実施の形態2)
本発明の表示装置の作製方法について図5を参照しながら説明する。基板400上に第1の下地絶縁膜401、第2の下地絶縁膜402、半導体層403、ゲート絶縁膜404及びゲート電極を形成し、低濃度に不純物をドーピング、その後マスク406を形成して半導体層403の高濃度不純物領域となる部分と、ゲート絶縁膜404と第2の下地絶縁膜402における発光素子からの発光が射出する光路に当たる部分に高濃度に不純物を添加する所までは図1(A)(B)と同様であるため、説明を省略する。図1(A)(B)の説明を参照されたい。(図5(A)(B))
(Embodiment 2)
A method for manufacturing a display device of the present invention will be described with reference to FIGS. A first base insulating film 401, a second base insulating film 402, a semiconductor layer 403, a gate insulating film 404, and a gate electrode are formed over a substrate 400, doped with impurities at a low concentration, and then a mask 406 is formed to form a semiconductor. FIG. 1 shows the steps of adding a high concentration of impurities to a portion of the layer 403 that becomes a high concentration impurity region and a portion of the gate insulating film 404 and the second base insulating film 402 that correspond to an optical path where light emitted from the light emitting element is emitted. A) Since it is the same as (B), the description is omitted. Please refer to the description of FIGS. (Fig. 5 (A) (B))

不純物のドーピングが終了した後、マスク406を除去せずに、ゲート絶縁膜404と第2の下地絶縁膜402における発光素子からの発光が射出する光路に当たる部分に開口部407を形成する。エッチングはフッ酸系の薬液を用いたウエットエッチングを使用し、希フッ酸やバッファードフッ酸などを用いることができる。本実施の形態では0.5%の希フッ酸を用いてエッチングを行う。(図5(C))   After the impurity doping is completed, an opening 407 is formed in a portion of the gate insulating film 404 and the second base insulating film 402 that corresponds to an optical path through which light emitted from the light emitting element is emitted without removing the mask 406. For the etching, wet etching using a hydrofluoric acid chemical solution is used, and dilute hydrofluoric acid, buffered hydrofluoric acid, or the like can be used. In this embodiment mode, etching is performed using 0.5% dilute hydrofluoric acid. (Fig. 5 (C))

発光素子からの発光は、表示装置内の様々な層を通過して表示装置外に射出される。ここで、通過する層の屈折率が異なると界面における反射や屈折の影響によって多重干渉が発生する。これにより定在波が起こると、表示装置の発光面を角度を変えて見た際に色調が変化してしまう、いわゆる視野角依存が発生してしまう。これは表示装置の表示の品質を著しく低下させる原因となっていた。このように、開口部407を発光素子の光が射出する光路上に当たる部分に形成することによって、発光素子で発光した光が表示装置外へ射出するまでに通過する膜の数が減る。このため、反射や屈折率などによる多重干渉の結果、定在波が発生する確率を大きく減少させることが可能となる。   Light emitted from the light emitting element is emitted outside the display device through various layers in the display device. Here, if the refractive index of the layer passing therethrough is different, multiple interference occurs due to the influence of reflection and refraction at the interface. Thus, when a standing wave occurs, a so-called viewing angle dependency occurs in which the color tone changes when the light emitting surface of the display device is viewed at a different angle. This has been a cause of significantly reducing the display quality of the display device. In this manner, by forming the opening 407 in a portion where the light emitted from the light emitting element hits the optical path, the number of films that pass before the light emitted from the light emitting element is emitted to the outside of the display device is reduced. For this reason, it is possible to greatly reduce the probability that a standing wave is generated as a result of multiple interference due to reflection or refractive index.

この際、ゲート絶縁膜404、第2の下地絶縁膜402の発光素子の光が射出する光路上に当たる部分は、高濃度に不純物を添加しているため、エッチングされる速度が通常より早くなっている。同時に、第1の下地絶縁膜401には不純物が達していない為、エッチング速度は通常のままである。このエッチング速度の差は添加されている不純物の量、種類によっても異なるが、約2〜3倍異ならしめることが可能である。すなわち、このエッチングを行う際に第1の下地絶縁膜401を開口部407を形成する際の実質的なエッチングストッパーとして用いることができるようになる。前述したように、下地絶縁膜は基板からの悪影響を及ぼす不純物元素(イオン)が拡散するのをブロックする為のものであるため、開口部407を形成した後も残存することが望ましく、本発明の作製方法を用いることによって、それが簡便に確実に実現することが可能となる。   At this time, the portions of the gate insulating film 404 and the second base insulating film 402 that are on the optical path where the light emitted from the light emitting element is emitted are doped with a high concentration, so that the etching rate becomes faster than usual. Yes. At the same time, since the impurity does not reach the first base insulating film 401, the etching rate remains normal. The difference in the etching rate varies depending on the amount and type of impurities added, but can be varied by about 2 to 3 times. That is, when performing this etching, the first base insulating film 401 can be used as a substantial etching stopper when the opening 407 is formed. As described above, since the base insulating film is for blocking the diffusion of impurity elements (ions) having an adverse effect from the substrate, it is desirable that the base insulating film remain even after the opening 407 is formed. By using this manufacturing method, it can be realized easily and reliably.

続いて、マスク406を除去して、層間絶縁膜408を形成する(図5(D)(E))。層間絶縁膜408は有機、無機の絶縁材料を用いて形成すればよいが、自己平坦性を有する膜で形成すると下層の凹凸を緩和することができ開口率を向上させることができる為、好ましい。本実施の形態ではシロキサンを用いて層間絶縁膜408を形成した。その他の材料としてはアクリル、ポリイミド等の自己平坦性を有する塗布膜を好適に使用することができる。   Subsequently, the mask 406 is removed, and an interlayer insulating film 408 is formed (FIGS. 5D and 5E). The interlayer insulating film 408 may be formed using an organic or inorganic insulating material. However, it is preferable to form the interlayer insulating film 408 using a film having self-flatness because unevenness in the lower layer can be reduced and the aperture ratio can be improved. In this embodiment mode, the interlayer insulating film 408 is formed using siloxane. As other materials, a coating film having self-flatness such as acrylic and polyimide can be preferably used.

次に、層間絶縁膜408にコンタクトホール形成し、当該コンタクトホールを介して半導体層403に接続する配線409を形成する。コンタクトホールはレジストなどをマスクとして、ドライエッチング、もしくはウエットエッチングにより形成する。配線409は当該コンタクトホールや層間絶縁膜408を覆う導電層を形成し、当該導電層を所望の形状に加工し形成する。これらはアルミニウム、銅、モリブデン等の単層でも良いが、本実施の形態では基板側からモリブデン/アルミニウム/モリブデンの積層構造とする。積層配線としてはチタン/アルミニウム/チタンやチタン/窒化チタン/アルミニウム/チタン、若しくはこれらに用いられるアルミニウムに珪素を混入したものを用いた積層構造でも良い。導電層の加工はレジストを用いてドライエッチングもしくはウエットエッチングにより行えばよい。(図6(A))   Next, a contact hole is formed in the interlayer insulating film 408, and a wiring 409 connected to the semiconductor layer 403 through the contact hole is formed. The contact hole is formed by dry etching or wet etching using a resist or the like as a mask. The wiring 409 is formed by forming a conductive layer covering the contact hole or the interlayer insulating film 408, and processing the conductive layer into a desired shape. These may be a single layer of aluminum, copper, molybdenum, or the like, but in this embodiment mode, a multilayer structure of molybdenum / aluminum / molybdenum is formed from the substrate side. The laminated wiring may have a laminated structure using titanium / aluminum / titanium, titanium / titanium nitride / aluminum / titanium, or aluminum mixed with silicon used in these. The conductive layer may be processed by dry etching or wet etching using a resist. (Fig. 6 (A))

続いて、発光素子となる第1の電極410を形成する。第1の電極410は透光性を有する導電膜を層間絶縁膜408及び配線409を覆って透光性を有する導電膜を成膜し、レジストなどによるマスクを用いてエッチングして形成すればよい。第1の電極410の材料としてはインジウム錫酸化物(ITO:Indium Tin Oxide)や酸化珪素を含有するITO(ITSO)、酸化インジウムに2〜20%の酸化亜鉛を含有したIZO(Indium Zinc Oxide)もしくは酸化亜鉛そのもの、そして酸化亜鉛にガリウムを含有したGZO(Galium Zinc Oxide)等を用いることができる。本実施の形態ではITSOをスパッタ法を用いて成膜し、ドライエッチングにより成形して第1の電極410とする。   Subsequently, a first electrode 410 to be a light emitting element is formed. The first electrode 410 may be formed by forming a light-transmitting conductive film so as to cover the interlayer insulating film 408 and the wiring 409, and etching using a resist mask or the like. . As a material of the first electrode 410, indium tin oxide (ITO) or ITO (ITSO) containing silicon oxide, IZO (Indium Zinc Oxide) containing 2 to 20% zinc oxide in indium oxide. Alternatively, zinc oxide itself, GZO (gallium zinc oxide) containing gallium in zinc oxide, or the like can be used. In this embodiment mode, ITSO is formed by a sputtering method and formed by dry etching to form the first electrode 410.

次に層間絶縁膜408及び第1の電極410を覆って有機材料もしくは無機材料からなる絶縁層を形成する。続いて当該絶縁層を第1の電極410の端部を覆い且つ第1の電極410の一部が露出するように加工し、隔壁411を形成する。隔壁411の材料としては、感光性を有する有機材料(アクリル、ポリイミドなど)が好適に用いられるが、感光性を有さない有機材料や無機材料で形成してもかまわない。本実施の形態では感光性のポリイミドをもちいた。隔壁411の第1の電極410に面した端面は曲率を有し、さらに当該曲率が連続的に変化するテーパー形状をしていることが望ましい。なお、隔壁411に顔料やカーボンなど黒色の物質を混入し、ブラックマトリクスとして用いても良い。   Next, an insulating layer made of an organic material or an inorganic material is formed so as to cover the interlayer insulating film 408 and the first electrode 410. Subsequently, the insulating layer is processed so as to cover an end portion of the first electrode 410 and a part of the first electrode 410 is exposed, so that a partition wall 411 is formed. As a material of the partition wall 411, a photosensitive organic material (acrylic, polyimide, or the like) is preferably used. However, the partition 411 may be formed of a non-photosensitive organic material or an inorganic material. In this embodiment, photosensitive polyimide is used. It is desirable that the end face of the partition wall 411 facing the first electrode 410 has a curvature, and further has a tapered shape in which the curvature continuously changes. Note that a black material such as a pigment or carbon may be mixed into the partition wall 411 and used as a black matrix.

次に、隔壁411から露出した第1の電極410を覆う発光層412を形成する。発光層412は蒸着法やインクジェット法、スピンコート法などいずれの方法を用いて形成してもかまわない。続いて発光層412を覆う第2の電極413を形成する。これによって第1の電極410と発光層412と第2の電極413とからなる発光素子を作製することができる。   Next, a light-emitting layer 412 that covers the first electrode 410 exposed from the partition wall 411 is formed. The light emitting layer 412 may be formed by any method such as an evaporation method, an inkjet method, or a spin coating method. Subsequently, a second electrode 413 that covers the light-emitting layer 412 is formed. Thus, a light-emitting element including the first electrode 410, the light-emitting layer 412, and the second electrode 413 can be manufactured.

その後、プラズマCVD法により窒素を含む酸化珪素膜をパッシベーション膜として形成しても良い。窒素を含む酸化珪素膜を用いる場合には、プラズマCVD法でSiH4、N2O、NH3から作製される酸化窒化珪素膜、またはSiH4、N2Oから作製される酸化窒化珪素膜、あるいはSiH4、N2OをArで希釈したガスから形成される酸化窒化珪素膜を形成すれば良い。 Thereafter, a silicon oxide film containing nitrogen may be formed as a passivation film by a plasma CVD method. In the case of using a silicon oxide film containing nitrogen, a silicon oxynitride film manufactured from SiH 4 , N 2 O, NH 3 by a plasma CVD method, or a silicon oxynitride film manufactured from SiH 4 , N 2 O, Alternatively, a silicon oxynitride film formed from a gas obtained by diluting SiH 4 or N 2 O with Ar may be formed.

また、パッシベーション膜としてSiH4、N2O、H2から作製される酸化窒化水素化珪素膜を適用しても良い。もちろん、パッシベーション膜は単層構造に限定されるものではなく、他の珪素を含む絶縁層を単層構造、もしくは積層構造として用いても良い。また、窒化炭素膜と窒化珪素膜の多層膜やスチレンポリマーの多層膜、窒化珪素膜やダイヤモンドライクカーボン膜を窒素を含む酸化珪素膜の代わりに形成してもよい。 Alternatively, a silicon oxynitride silicon film formed from SiH 4 , N 2 O, and H 2 may be used as the passivation film. Needless to say, the passivation film is not limited to a single layer structure, and another insulating layer containing silicon may be used as a single layer structure or a stacked structure. A multilayer film of a carbon nitride film and a silicon nitride film, a multilayer film of styrene polymer, a silicon nitride film, or a diamond-like carbon film may be formed instead of the silicon oxide film containing nitrogen.

続いて表示部の封止を行う。対向基板を封止に用いる場合は、絶縁性のシール材により、外部接続部が露出するように貼り合わせる。対向基板には凹部を作製して乾燥材を貼り付けても良い。対向基板と素子が形成された基板との間の空間には乾燥した窒素などの不活性気体を充填しても良いし、シール材を画素部全面に塗布しそれにより対向基板を形成しても良い。シール材には紫外線硬化樹脂などを用いると好適である。シール材には乾燥材やギャップを一定に保つための粒子を混入しておいても良い。続いて外部接続部にフレキシブル配線基板を貼り付けることによって、表示装置が完成する。   Subsequently, the display portion is sealed. In the case where the counter substrate is used for sealing, bonding is performed with an insulating sealing material so that the external connection portion is exposed. A recess may be formed on the counter substrate and a desiccant may be attached thereto. The space between the counter substrate and the substrate on which the element is formed may be filled with an inert gas such as dry nitrogen, or a sealing material may be applied to the entire pixel portion to form the counter substrate. good. It is preferable to use an ultraviolet curable resin or the like for the sealing material. The sealing material may contain a desiccant or particles for keeping the gap constant. Subsequently, the display device is completed by attaching a flexible wiring board to the external connection portion.

なお、表示機能を有する本発明の表示装置には、アナログのビデオ信号、デジタルのビデオ信号のどちらを用いてもよい。デジタルのビデオ信号を用いる場合はそのビデオ信号が電圧を用いているものと、電流を用いているものとに分けられる。発光素子の発光時において、画素に入力されるビデオ信号は、定電圧のものと、定電流のものがあり、ビデオ信号が定電圧のものには、発光素子に印加される電圧が一定のものと、発光素子に流れる電流が一定のものとがある。またビデオ信号が定電流のものには、発光素子に印加される電圧が一定のものと、発光素子に流れる電流が一定のものとがある。この発光素子に印加される電圧が一定のものは定電圧駆動であり、発光素子に流れる電流が一定のものは定電流駆動である。定電流駆動は、発光素子の抵抗変化によらず、一定の電流が流れる。本発明の表示装置及びその駆動方法には、電圧のビデオ信号、電流のビデオ信号のどちらを用いてもよく、また定電圧駆動、定電流駆動のどちらを用いてもよい。   Note that either an analog video signal or a digital video signal may be used for the display device of the present invention having a display function. When a digital video signal is used, the video signal is classified into one using a voltage and one using a current. When the light emitting element emits light, the video signal input to the pixel has a constant voltage and a constant current. When the video signal has a constant voltage, the voltage applied to the light emitting element is constant. And the current flowing through the light emitting element is constant. In addition, a video signal having a constant current includes a constant voltage applied to the light emitting element and a constant current flowing in the light emitting element. A constant voltage applied to the light emitting element is constant voltage driving, and a constant current flowing through the light emitting element is constant current driving. In constant current driving, a constant current flows regardless of the resistance change of the light emitting element. In the display device and the driving method thereof of the present invention, either a voltage video signal or a current video signal may be used, and either constant voltage driving or constant current driving may be used.

以上が本実施の形態における本発明の表示装置の作製方法である。本実施の形態に記載の作製方法により作成された表示装置は、開口部407が形成されることによって、発光素子からの発光が外部に射出するまでに通過する膜の数が減る。このため、反射や屈折率などによる多重干渉の結果、定在波が発生する確率を大きく減少させることが可能となる。   The above is the manufacturing method of the display device of the present invention in this embodiment mode. In the display device manufactured by the manufacturing method described in this embodiment, the opening 407 is formed, so that the number of films that pass through before light emitted from the light-emitting element is emitted to the outside is reduced. For this reason, it is possible to greatly reduce the probability that a standing wave is generated as a result of multiple interference due to reflection or refractive index.

この際、ゲート絶縁膜404、第2の下地絶縁膜402の発光素子の光が射出する光路上に当たる部分は、高濃度に不純物が添加されているため、エッチングされる速度が通常より早くなっている。同時に、第1の下地絶縁膜401には不純物が達していない為、エッチング速度は通常のままである。このエッチング速度の差は添加されている不純物の量、種類によっても異なるが、約2〜3倍異ならしめることが可能である。すなわち、このエッチングを行う際に第1の下地絶縁膜401を開口部407を形成する際の実質的なエッチングストッパーとして用いることができるようになる。前述したように、下地絶縁膜は基板からの悪影響を及ぼす不純物元素(イオン)が拡散するのをブロックする為のものであるため、開口部407を形成した後も残存することが望ましく、本発明の作製方法を用いることによって、それが簡便に確実に実現することが可能となる。   At this time, the portions of the gate insulating film 404 and the second base insulating film 402 that are on the optical path from which light from the light emitting element is emitted are doped with a high concentration, so that the etching rate becomes faster than usual. Yes. At the same time, since the impurity does not reach the first base insulating film 401, the etching rate remains normal. The difference in the etching rate varies depending on the amount and type of impurities added, but can be varied by about 2 to 3 times. That is, when performing this etching, the first base insulating film 401 can be used as a substantial etching stopper when the opening 407 is formed. As described above, since the base insulating film is for blocking the diffusion of impurity elements (ions) having an adverse effect from the substrate, it is desirable that the base insulating film remain even after the opening 407 is formed. By using this manufacturing method, it can be realized easily and reliably.

また、本発明は様々なバリエーションを有しており、薄膜トランジスタの種類、形状や材料は上述したものに限らず、様々に変化させうる。また、積層構造も多くの態様を許容しうる。以下にその極一部を紹介する。   Further, the present invention has various variations, and the type, shape, and material of the thin film transistor are not limited to those described above, and can be variously changed. Also, the laminated structure can accept many aspects. The following is a partial list.

図6(B)は層間絶縁膜408と第1の電極410との間にエッチングストッパー膜414を設けた構造である。エッチングストッパー膜414は主として窒化珪素系の膜により形成され、第1の電極410を成形する際のエッチングにおいて、層間絶縁膜408までエッチングされてしまうのを防ぐ役割を有する。エッチングストッパー膜414は層間絶縁膜408を形成した後に形成し、層間絶縁膜408にコンタクトホールを形成すると同時にエッチングストッパー膜414にもコンタクトホールを形成する。その他の工程については図6(A)と同様であるので省略する。   FIG. 6B illustrates a structure in which an etching stopper film 414 is provided between the interlayer insulating film 408 and the first electrode 410. The etching stopper film 414 is mainly formed of a silicon nitride film, and has a role of preventing the interlayer insulating film 408 from being etched in the etching for forming the first electrode 410. The etching stopper film 414 is formed after the interlayer insulating film 408 is formed. At the same time as forming a contact hole in the interlayer insulating film 408, a contact hole is also formed in the etching stopper film 414. Other steps are the same as those in FIG.

図6(C)はゲート絶縁膜404及びゲート電極405と、層間絶縁膜408との間に窒化珪素系の水素化膜415が形成されている構造である。これは半導体層403に不純物元素(イオン)が侵入するのをブロックする役割と、熱処理を行うことで含まれている水素によって半導体層403を水素化し、ダングリングボンドを終端する役割とを有する。水素化膜415はゲート電極405を形成した後に、窒化珪素系の膜で形成する。膜は各CVD法により成膜すると良い。半導体層403の水素化を行う場合、この後に熱処理を行うが、層間絶縁膜408をシロキサンで形成した場合は、シロキサンの焼成と同時に水素化処理を行うことも可能である。その他の工程については図6(B)と同様であるので省略する。   FIG. 6C shows a structure in which a silicon nitride-based hydrogenated film 415 is formed between the gate insulating film 404 and the gate electrode 405 and the interlayer insulating film 408. This has a role of blocking entry of impurity elements (ions) into the semiconductor layer 403 and a role of hydrogenating the semiconductor layer 403 with hydrogen contained by heat treatment to terminate dangling bonds. The hydrogenated film 415 is formed using a silicon nitride film after the gate electrode 405 is formed. The film is preferably formed by each CVD method. When the semiconductor layer 403 is hydrogenated, heat treatment is performed after this. However, in the case where the interlayer insulating film 408 is formed of siloxane, the hydrogenation treatment can be performed simultaneously with the baking of siloxane. Other steps are the same as those in FIG.

図6(D)はエッチングストッパー膜416と水素化膜417とを両方設けた構造である。作製方法、その他は図6(A)〜(C)と同様であるので省略する。   FIG. 6D shows a structure in which an etching stopper film 416 and a hydrogenation film 417 are both provided. The manufacturing method and others are the same as those shown in FIGS.

図7(A)は図6(A)と同様の構成であるが、発光素子の第1の電極500を配線501より先に形成する。すなわち、層間絶縁膜408を形成した後、配線409を形成する前に透明導電膜を成膜し、エッチングして第1の電極500を形成する。コンタクトホールは第1の電極500を形成した後に形成しても良いし、第1の電極500を形成する前に形成しても良い。その他の作製方法については図6(A)と同様であるので省略する。   7A has a structure similar to that in FIG. 6A, the first electrode 500 of the light-emitting element is formed before the wiring 501. FIG. That is, after the interlayer insulating film 408 is formed and before the wiring 409 is formed, a transparent conductive film is formed and etched to form the first electrode 500. The contact hole may be formed after the first electrode 500 is formed, or may be formed before the first electrode 500 is formed. Other manufacturing methods are the same as those in FIG.

図7(B)は図7(A)の構成にエッチングストッパー膜502を設けた構成である。エッチングストッパー膜502については図2(B)の説明を参照されたい。その他の作製方法については図7(A)と同様である。   FIG. 7B shows a structure in which an etching stopper film 502 is provided in the structure of FIG. For the etching stopper film 502, refer to the description of FIG. Other manufacturing methods are the same as those in FIG.

図7(C)は図7(A)の構成に水素化膜503を設けた構成である。水素化膜については図2(C)の説明を参照されたい。その他の作製方法については図7(A)と同様である。   FIG. 7C illustrates a structure in which a hydrogenated film 503 is provided in the structure of FIG. For the hydrogenated film, refer to the description of FIG. Other manufacturing methods are the same as those in FIG.

図7(D)は図7(A)の構成にエッチングストッパー膜504と水素化膜505を設けた構成である。作成方法、その他については図7(A)〜図7(C)の記載を参照されたい。   FIG. 7D shows a structure in which an etching stopper film 504 and a hydrogenated film 505 are provided in the structure of FIG. Refer to the description of FIGS. 7A to 7C for the creation method and others.

(実施の形態3)
本発明の他の表示装置の作製方法について図8を参照しながら説明する。基板600上に第1の下地絶縁膜601、第2の下地絶縁膜602、半導体層603、ゲート絶縁膜604及びゲート電極を形成し、低濃度に不純物をドーピング、その後マスク606を形成して半導体層603の高濃度不純物領域と、ゲート絶縁膜604と第2の下地絶縁膜602における発光素子からの発光が射出する光路に当たる部分に高濃度に不純物を添加する所までは図1(A)(B)と同様であるため、説明を省略する。図1(A)(B)の説明を参照されたい(図8(A)(B))。
(Embodiment 3)
Another method for manufacturing a display device of the present invention will be described with reference to FIGS. A first base insulating film 601, a second base insulating film 602, a semiconductor layer 603, a gate insulating film 604, and a gate electrode are formed over a substrate 600, doped with impurities at a low concentration, and then a mask 606 is formed to form a semiconductor FIG. 1A illustrates a process in which impurities are added at a high concentration in the high concentration impurity region of the layer 603 and a portion of the gate insulating film 604 and the second base insulating film 602 that corresponds to an optical path where light emission from the light emitting element is emitted. Since this is the same as B), the description is omitted. Please refer to the description of FIGS. 1A and 1B (FIGS. 8A and 8B).

不純物のドーピングが終了した後、マスク606を除去してから、ゲート絶縁膜604と第2の下地絶縁膜602における発光素子からの発光が射出する光路に当たる部分に開口部607を形成する。エッチングはフッ酸系の薬液を用いたウエットエッチングを使用し、希フッ酸やバッファードフッ酸などを用いることができる。   After the doping of impurities is completed, the mask 606 is removed, and then an opening 607 is formed in a portion of the gate insulating film 604 and the second base insulating film 602 that corresponds to an optical path where light emitted from the light emitting element is emitted. For the etching, wet etching using a hydrofluoric acid chemical solution is used, and dilute hydrofluoric acid, buffered hydrofluoric acid, or the like can be used.

本実施の形態では0.5%の希フッ酸を用いてエッチングを行う。本実施の形態では、ドーピングを行う際に使用したマスク606を除去してからエッチングを行っているが、この際、ゲート絶縁膜604、第2の下地絶縁膜602における発光素子の光が射出する光路上に当たる部分は、高濃度に不純物を添加しているため、エッチングされる速度が通常より早くなる。同時に、第1の下地絶縁膜601には不純物を添加していない為、エッチング速度は通常のままである。このエッチング速度の差は添加されている不純物の量、種類によっても異なるが、約2〜3倍異ならしめることが可能である。すなわち、このエッチングを行う際に第1の下地絶縁膜601を開口部607を形成する際の実質的なエッチングストッパーとして用いることができるようになる。   In this embodiment mode, etching is performed using 0.5% dilute hydrofluoric acid. In this embodiment mode, etching is performed after the mask 606 used for doping is removed. At this time, light from the light-emitting elements in the gate insulating film 604 and the second base insulating film 602 is emitted. Since the portion hitting the optical path is doped with impurities at a high concentration, the etching speed becomes faster than usual. At the same time, since no impurity is added to the first base insulating film 601, the etching rate remains normal. The difference in the etching rate varies depending on the amount and type of impurities added, but can be varied by about 2 to 3 times. That is, when this etching is performed, the first base insulating film 601 can be used as a substantial etching stopper when the opening 607 is formed.

前述したように、下地絶縁膜は基板からの悪影響を及ぼす不純物元素(イオン)が拡散するのをブロックする為のものであるため、開口部607を形成した後も残存することが望ましく、本発明の作製方法を用いることによって、簡便に確実に実現することが可能となる。また、開口部607となる位置に存在するゲート絶縁膜604と第2の下地絶縁膜602はエッチング速度が速くなっているため、エッチングのためのマスクが無くても選択的に開口部607を形成することができる(図8(C)(D))。   As described above, since the base insulating film is for blocking the diffusion of impurity elements (ions) having an adverse effect from the substrate, it is desirable that the base insulating film remain even after the opening 607 is formed. By using this manufacturing method, it can be simply and reliably realized. In addition, since the gate insulating film 604 and the second base insulating film 602 existing at the position to be the opening 607 have high etching rates, the openings 607 are selectively formed even without a mask for etching. (FIGS. 8C and 8D).

続いて、層間絶縁膜608を形成し(図8(E))、当該層間絶縁膜608にコンタクトホールを設け、配線609、第1の電極610、隔壁611、発光層612及び第2の電極613を形成する(図9(A))。これらの材料、作製方法については実施の形態2と同様であるので、実施の形態2の記載を参考にして作成することができる。   Subsequently, an interlayer insulating film 608 is formed (FIG. 8E), contact holes are provided in the interlayer insulating film 608, and a wiring 609, a first electrode 610, a partition 611, a light emitting layer 612, and a second electrode 613 are formed. Is formed (FIG. 9A). Since these materials and the manufacturing method are the same as those in Embodiment Mode 2, they can be created with reference to the description in Embodiment Mode 2.

続いて表示部の封止を行う。対向基板を封止に用いる場合は、絶縁性のシール材により、外部接続部が露出するように貼り合わせる。対向基板には凹部を作製して乾燥材を貼り付けても良い。対向基板と素子が形成された基板との間の空間には乾燥した窒素などの不活性気体を充填しても良いし、シール材を画素部全面に塗布しそれにより対向基板を形成しても良い。シール材には紫外線硬化樹脂などを用いると好適である。シール材には乾燥材やギャップを一定に保つための粒子を混入しておいても良い。続いて外部接続部にフレキシブル配線基板を貼り付けることによって、表示装置が完成する。   Subsequently, the display portion is sealed. In the case where the counter substrate is used for sealing, bonding is performed with an insulating sealing material so that the external connection portion is exposed. A recess may be formed on the counter substrate and a desiccant may be attached thereto. The space between the counter substrate and the substrate on which the element is formed may be filled with an inert gas such as dry nitrogen, or a sealing material may be applied to the entire pixel portion to form the counter substrate. good. It is preferable to use an ultraviolet curable resin or the like for the sealing material. The sealing material may contain a desiccant or particles for keeping the gap constant. Subsequently, the display device is completed by attaching a flexible wiring board to the external connection portion.

なお、表示機能を有する本発明の表示装置には、アナログのビデオ信号、デジタルのビデオ信号のどちらを用いてもよい。デジタルのビデオ信号を用いる場合はそのビデオ信号が電圧を用いているものと、電流を用いているものとに分けられる。発光素子の発光時において、画素に入力されるビデオ信号は、定電圧のものと、定電流のものがあり、ビデオ信号が定電圧のものには、発光素子に印加される電圧が一定のものと、発光素子に流れる電流が一定のものとがある。またビデオ信号が定電流のものには、発光素子に印加される電圧が一定のものと、発光素子に流れる電流が一定のものとがある。この発光素子に印加される電圧が一定のものは定電圧駆動であり、発光素子に流れる電流が一定のものは定電流駆動である。定電流駆動は、発光素子の抵抗変化によらず、一定の電流が流れる。本発明の表示装置及びその駆動方法には、電圧のビデオ信号、電流のビデオ信号のどちらを用いてもよく、また定電圧駆動、定電流駆動のどちらを用いてもよい。   Note that either an analog video signal or a digital video signal may be used for the display device of the present invention having a display function. When a digital video signal is used, the video signal is classified into one using a voltage and one using a current. When the light emitting element emits light, the video signal input to the pixel has a constant voltage and a constant current. When the video signal has a constant voltage, the voltage applied to the light emitting element is constant. And the current flowing through the light emitting element is constant. In addition, a video signal having a constant current includes a constant voltage applied to the light emitting element and a constant current flowing in the light emitting element. A constant voltage applied to the light emitting element is constant voltage driving, and a constant current flowing through the light emitting element is constant current driving. In constant current driving, a constant current flows regardless of the resistance change of the light emitting element. In the display device and the driving method thereof of the present invention, either a voltage video signal or a current video signal may be used, and either constant voltage driving or constant current driving may be used.

以上が本実施の形態における本発明の表示装置の作製方法である。本実施の形態に記載の作製方法により作成された表示装置は、開口部607が形成されることによって、発光素子からの発光が外部に射出するまでに通過する膜の数が減る。このため、反射や屈折率などによる多重干渉の結果、定在波が発生する確率を大きく減少させることが可能となる。   The above is the manufacturing method of the display device of the present invention in this embodiment mode. In the display device manufactured by the manufacturing method described in this embodiment, the opening 607 is formed, so that the number of films that pass through before light emitted from the light-emitting element is emitted to the outside is reduced. For this reason, it is possible to greatly reduce the probability that a standing wave is generated as a result of multiple interference due to reflection or refractive index.

また、本発明は様々なバリエーションを有しており、薄膜トランジスタの種類、形状や材料は上述したものに限らず、様々に変化させうる。また、積層構造も多くの態様を許容しうる。以下にその極一部を紹介する。   Further, the present invention has various variations, and the type, shape, and material of the thin film transistor are not limited to those described above, and can be variously changed. Also, the laminated structure can accept many aspects. The following is a partial list.

図9(B)は層間絶縁膜608と第1の電極610との間にエッチングストッパー膜614を設けた構造である。エッチングストッパー膜614は主として窒化珪素系の膜により形成され、第1の電極610を成形する際のエッチングにおいて、層間絶縁膜608までエッチングされてしまうのを防ぐ役割を有する。エッチングストッパー膜614は層間絶縁膜608を形成した後に形成し、層間絶縁膜608にコンタクトホールを形成すると同時にエッチングストッパー膜614にもコンタクトホールを形成する。その他の工程については図9(A)と同様である。   FIG. 9B illustrates a structure in which an etching stopper film 614 is provided between the interlayer insulating film 608 and the first electrode 610. The etching stopper film 614 is mainly formed of a silicon nitride film, and has a role of preventing the interlayer insulating film 608 from being etched in the etching for forming the first electrode 610. The etching stopper film 614 is formed after the interlayer insulating film 608 is formed. At the same time as forming a contact hole in the interlayer insulating film 608, a contact hole is also formed in the etching stopper film 614. Other steps are the same as those in FIG.

図9(C)はゲート絶縁膜604及びゲート電極605と、層間絶縁膜608との間に窒化珪素系の水素化膜615が形成されている構造である。この水素化膜615は半導体層603に不純物元素(イオン)が侵入するのをブロックする役割と、熱処理を行うことで含まれている水素によって半導体層603を水素化し、ダングリングボンドを終端する役割とを有する。水素化膜615はゲート電極605を形成した後に、窒化珪素系の膜で形成する。膜はプラズマCVD法など各CVD法により成膜すると良い。半導体層603の水素化を行う場合、この後に熱処理を行うが、層間絶縁膜608をシロキサンで形成した場合は、シロキサンの焼成と同時に水素化処理を行うことも可能である。その他の工程については図9(A)の記載と同様である。   FIG. 9C illustrates a structure in which a silicon nitride-based hydrogenated film 615 is formed between the gate insulating film 604 and the gate electrode 605 and the interlayer insulating film 608. This hydrogenated film 615 has a role of blocking the entry of impurity elements (ions) into the semiconductor layer 603 and a role of hydrogenating the semiconductor layer 603 by hydrogen contained by heat treatment to terminate dangling bonds. And have. The hydrogenated film 615 is formed using a silicon nitride film after the gate electrode 605 is formed. The film is preferably formed by each CVD method such as a plasma CVD method. In the case of hydrogenating the semiconductor layer 603, heat treatment is performed after this. However, in the case where the interlayer insulating film 608 is formed of siloxane, the hydrogenation treatment can be performed simultaneously with the baking of siloxane. Other steps are similar to those described in FIG.

図9(D)はエッチングストッパー膜616と水素化膜617とを両方設けた構造である。作製方法、その他は図9(A)〜(C)と同様である。   FIG. 9D shows a structure in which an etching stopper film 616 and a hydrogenated film 617 are both provided. The manufacturing method and others are the same as those shown in FIGS.

図10(A)は図9(A)と同様の構成であるが、発光素子の第1の電極700を配線701より先に形成する。すなわち、層間絶縁膜608を形成した後、配線709を形成する前に透明導電膜を成膜し、エッチングして第1の電極700を形成する。コンタクトホールは第1の電極700を形成した後に形成しても良いし、第1の電極700を形成する前に形成しても良い。その他の作製方法については図9(A)と同様である。   FIG. 10A has the same structure as FIG. 9A, but the first electrode 700 of the light-emitting element is formed before the wiring 701. That is, after the interlayer insulating film 608 is formed and before the wiring 709 is formed, a transparent conductive film is formed and etched to form the first electrode 700. The contact hole may be formed after the first electrode 700 is formed, or may be formed before the first electrode 700 is formed. Other manufacturing methods are the same as those in FIG.

図10(B)は図10(A)の構成にエッチングストッパー膜702を設けた構成である。エッチングストッパー膜702の作製方法、その他については図2(B)の説明を参照されたい。その他の作製方法については図10(A)と同様である。   FIG. 10B shows a structure in which an etching stopper film 702 is provided in the structure of FIG. For the manufacturing method of the etching stopper film 702 and others, refer to the description of FIG. Other manufacturing methods are the same as those in FIG.

図10(C)は図10(A)の構成に水素化膜703を設けた構成である。水素化膜703の作成方法、その他については図2(C)の説明を参照されたい。その他の作製方法については図10(A)と同様である。   FIG. 10C illustrates a structure in which a hydrogenated film 703 is provided in the structure of FIG. For the method for forming the hydrogenated film 703 and others, refer to the description of FIG. Other manufacturing methods are the same as those in FIG.

図10(D)は図10(A)の構成にエッチングストッパー膜704と水素化膜705を設けた構成である。作成方法、その他については図10(A)〜図10(C)の記載を参照されたい。   FIG. 10D shows a structure in which an etching stopper film 704 and a hydrogenated film 705 are provided in the structure of FIG. Refer to the description of FIGS. 10A to 10C for the creation method and others.

(実施の形態4)
本実施の形態では、本発明の他の実施の形態について図11、図12を参照しながら説明する。
(Embodiment 4)
In the present embodiment, another embodiment of the present invention will be described with reference to FIGS.

基板900上に第1の下地絶縁膜901、第2の下地絶縁膜902、半導体層903、904、ゲート絶縁膜905を形成するところまでは図1(A)と同様であるため、説明を省略する。図1(A)の説明を参照されたい。   The steps up to forming the first base insulating film 901, the second base insulating film 902, the semiconductor layers 903 and 904, and the gate insulating film 905 over the substrate 900 are the same as those in FIG. To do. Please refer to the description of FIG.

続いて、ゲート電極906、907を形成するが、ゲート電極は第1の導電層908及び第2の導電層909の2層でもって形成する。第1の導電膜908は第2の導電膜909より薄く、且つその端部が第2の導電膜903より半導体層903、904の端部側に形成されており、断面図が帽子のような形状となっている。このような形状のゲート電極とし、ドーピングを行う際に適切に条件を設定するとゲート電極と重なる低濃度不純物領域(Gate Overlapped Light Doped Drain領域:GOLD領域)がセルフアラインで形成することが可能となる。   Subsequently, gate electrodes 906 and 907 are formed. The gate electrode is formed using two layers of a first conductive layer 908 and a second conductive layer 909. The first conductive film 908 is thinner than the second conductive film 909, and its end portion is formed closer to the end portions of the semiconductor layers 903 and 904 than the second conductive film 903, and the cross-sectional view is like a hat It has a shape. When a gate electrode having such a shape is used and conditions are set appropriately when doping is performed, a low-concentration impurity region (Gate Overlapped Light Doped Drain region: GOLD region) overlapping with the gate electrode can be formed in a self-aligned manner. .

このような形状のゲート絶縁膜を作成する方法を簡単に説明する。ゲート絶縁膜上に第1の導電膜となる材料とその上に第2の導電膜となる材料を積層する。材料は先に挙げたゲート電極として用いることのできる材料を用いれば良いが、代表的には第1の導電膜908としてTaNやMo、第2の導電膜909としてW、Alなどを用いると良い。   A method for forming such a gate insulating film will be briefly described. A material to be the first conductive film and a material to be the second conductive film are stacked over the gate insulating film. The material can be any of the above materials that can be used for the gate electrode. Typically, TaN or Mo is used as the first conductive film 908, and W, Al, or the like is used as the second conductive film 909. .

次に、前記導電膜をエッチングして電極及び配線を形成するため、フォトリソグラフィーにより露光工程を経てレジストからなるマスクを形成する。第1のエッチング処理では第1のエッチング条件と第2のエッチング条件でエッチングを行う。レジストによるマスクを用い、エッチングし、ゲート電極及び配線を形成する。エッチング条件は適宜選択すれば良い。   Next, in order to etch the conductive film to form electrodes and wiring, a resist mask is formed through an exposure process by photolithography. In the first etching process, etching is performed under the first etching condition and the second etching condition. Etching is performed using a resist mask to form gate electrodes and wirings. Etching conditions may be selected as appropriate.

本実施の形態では第1の導電膜としてTaN、第2の導電膜としてWを用いた場合のエッチング例を示す。この場合、ICP(Inductively Coupled Plasma:誘導結合プラズマ)エッチング法を使用すると良い。第1のエッチング条件として、エッチング用ガスにCF4、Cl2とO2を用い、それぞれのガス流量比を25/25/10(sccm)とし、1.0Paの圧力でコイル型電極に500WのRF(13.56MHz)電力を投入してプラズマを生成してエッチングを行う。基板側(試料ステージ)にも150WのRF(13.56MHz)電力を投入し、実質的に負の自己バイアス電圧を印加する。この第1のエッチング条件によりW膜をエッチングして第1の導電膜の端部をテーパー形状とする。 In this embodiment mode, an etching example in the case where TaN is used as the first conductive film and W is used as the second conductive film is shown. In this case, an ICP (Inductively Coupled Plasma) etching method may be used. As the first etching conditions, CF 4 , Cl 2 and O 2 are used as etching gases, the respective gas flow ratios are set to 25/25/10 (sccm), and 500 W is applied to the coil-type electrode at a pressure of 1.0 Pa. Etching is performed by applying RF (13.56 MHz) power to generate plasma. 150 W RF (13.56 MHz) power is also applied to the substrate side (sample stage), and a substantially negative self-bias voltage is applied. The W film is etched under the first etching condition so that the end portion of the first conductive film is tapered.

続いて、第2のエッチング条件に移ってエッチングを行う。レジストからなるマスクを除去せず、のこしたまま、エッチング用ガスにCF4とCl2を用い、それぞれのガス流量比を30/30(sccm)、圧力1.0Paでコイル型の電極に500WのRF(13.56MHz)電力を投入してプラズマを生成して約15秒程度のエッチングを行う。基板側(試料ステージ)にも20WのRF(13.56MHz)電力を投入し、実質的に負の自己バイアス電圧を印加する。CF4とCl2を混合した第2のエッチング条件ではW膜及びTaN膜とも同程度にエッチングされる。 Subsequently, the etching is performed under the second etching condition. Without removing the resist mask, CF 4 and Cl 2 are used as etching gases while leaving the mask, and the gas flow ratio is 30/30 (sccm), the pressure is 1.0 Pa, and the coil type electrode is 500 W. The RF (13.56 MHz) power is applied to generate plasma, and etching is performed for about 15 seconds. 20 W RF (13.56 MHz) power is also applied to the substrate side (sample stage), and a substantially negative self-bias voltage is applied. Under the second etching condition in which CF 4 and Cl 2 are mixed, the W film and the TaN film are etched to the same extent.

上記の第1のエッチング処理においては、基板側に印加されたバイアス電圧の効果により第1の導電膜及び第2の導電膜の端部はテーパー状となる。   In the first etching process, the ends of the first conductive film and the second conductive film are tapered due to the effect of the bias voltage applied to the substrate side.

次いで、レジストからなるマスクを除去せずに第2のエッチング処理を行う。第2のエッチング処理では、エッチング用のガスにSF6とCl2とO2を用い、それぞれのガス流量比を24/12/24(sccm)とし、1.3Paの圧力でコイル側の電力に700WのRF(13.56MHz)電力を投入してプラズマを発生して25秒程度エッチングを行う。基板側(試料ステージ)にも10WのRF(13.56MHz)電力を投入し、実質的に負の自己バイアス電圧を印加した。このエッチング条件ではW膜が選択的にエッチングされ、第2形状の導電膜を形成した。このとき第1の導電膜はほとんどエッチングされない。第1、第2のエッチング処理によって第1の導電膜908、第2の導電膜909からなり、図11(A)のような形状を有するゲート電極906、907が形成される。 Next, a second etching process is performed without removing the resist mask. In the second etching process, SF 6 , Cl 2, and O 2 are used as etching gases, the respective gas flow ratios are set to 24/12/24 (sccm), and the coil-side power is supplied with a pressure of 1.3 Pa. 700 W RF (13.56 MHz) power is applied to generate plasma, and etching is performed for about 25 seconds. 10 W RF (13.56 MHz) power was also applied to the substrate side (sample stage), and a substantially negative self-bias voltage was applied. Under this etching condition, the W film was selectively etched to form a second shape conductive film. At this time, the first conductive film is hardly etched. By the first and second etching processes, gate electrodes 906 and 907 each including the first conductive film 908 and the second conductive film 909 and having a shape as illustrated in FIG. 11A are formed.

続いて半導体層903、904に不純物のドーピングを行う。まず、第1のドーピング処理では、半導体層にN型を付与する不純物を低濃度にドーピングする。第1のドーピング処理はイオンドープ法又はイオン注入法で行えば良い。イオンドープ法の条件はドーズ量が1×1013〜5×1014atoms/cm2、加速電圧が40〜80kVで行えばよい。本実施の形態では加速電圧を50kVとして行った。N型を付与する不純物元素としては15族に属する元素を用いることができ、代表的にはリン(P)または砒素(As)が用いられ、本実施の形態ではリン(P)を使用し、第1の導電層をマスクとして自己整合的に、低濃度の不純物が添加されている第1の不純物領域(N--領域)を形成する。このドーピングと同時にゲート絶縁膜905及び第2の下地絶縁膜902にも低濃度に不純物を添加する。なお、この際に第1の下地絶縁膜901に不純物が添加されないように加速電圧に設定する。 Subsequently, the semiconductor layers 903 and 904 are doped with impurities. First, in the first doping process, the semiconductor layer is doped with an impurity imparting N-type at a low concentration. The first doping process may be performed by an ion doping method or an ion implantation method. The ion doping method may be performed at a dose of 1 × 10 13 to 5 × 10 14 atoms / cm 2 and an acceleration voltage of 40 to 80 kV. In this embodiment, the acceleration voltage is 50 kV. As the impurity element imparting N-type, an element belonging to Group 15 can be used, and typically, phosphorus (P) or arsenic (As) is used. In this embodiment, phosphorus (P) is used, Using the first conductive layer as a mask, a first impurity region (N 2 region) to which a low concentration impurity is added is formed in a self-aligning manner. Simultaneously with this doping, impurities are added to the gate insulating film 905 and the second base insulating film 902 at a low concentration. At this time, the acceleration voltage is set so that impurities are not added to the first base insulating film 901.

続き、レジストからなるマスク910を形成して第1のドーピング処理よりも高い加速電圧で、第2のドーピング処理を行う。第2のドーピング処理もN型を付与する不純物を添加する。イオンドープ法の条件はドーズ量を1×1013〜3×1015atoms/cm2、加速電圧を60〜120kVとすれば良い。本実施の形態ではドーズ量を3.0×1015atoms/cm2とし、加速電圧を65kVとして行った。第2のドーピング処理ではレジストからなるマスク910と第2の導電層を不純物元素に対するマスクとして用い、ドーピングを行う。なお、図11には図示していないが、マスク910に覆われていないゲート電極及び半導体層もあり、そのような半導体層には第1の導電層の下方に位置する半導体層にも不純物元素が添加される。 Subsequently, a resist mask 910 is formed, and a second doping process is performed at an acceleration voltage higher than that of the first doping process. In the second doping process, an impurity imparting N-type is added. The conditions for the ion doping method may be that the dose is 1 × 10 13 to 3 × 10 15 atoms / cm 2 and the acceleration voltage is 60 to 120 kV. In this embodiment mode, the dose is set to 3.0 × 10 15 atoms / cm 2 and the acceleration voltage is set to 65 kV. In the second doping treatment, doping is performed using a mask 910 made of a resist and the second conductive layer as a mask for the impurity element. Note that although not illustrated in FIG. 11, there is a gate electrode and a semiconductor layer which are not covered with the mask 910, and such a semiconductor layer includes an impurity element in a semiconductor layer located below the first conductive layer. Is added.

なお、マスク910には、発光素子の発光が外部に射出する際の光路となる位置にも開口部が形成されており、その開口部が形成されている位置において、ゲート絶縁膜905、第2の下地絶縁膜902にも同時に不純物を添加する。また、この際にも第1の下地絶縁膜901に不純物が添加されないように加速電圧に設定する。   Note that an opening is formed in the mask 910 at a position serving as an optical path when light emitted from the light-emitting element is emitted to the outside, and the gate insulating film 905 and the second insulating film 905 are formed at the position where the opening is formed. Impurities are also added to the underlying insulating film 902 at the same time. Also in this case, the acceleration voltage is set so that impurities are not added to the first base insulating film 901.

第2のドーピングを行うと、結晶性半導体層の第1の導電膜908と重なっている部分のうち、第2の導電層に重なっていない部分もしくはマスクに覆われていない部分(図示せず)に、第2の不純物領域(N−領域、Lov領域)が形成される。第2の不純物領域には1×1018〜5×1019atoms/cm3の濃度範囲でN型を付与する不純物が添加される。また、結晶性半導体層のうち、第1の導電膜908にもマスクにも覆われておらず、露出している部分(第3の不純物領域:N+領域)には1×1019〜5×1021atom/cm3の範囲で高濃度にN型を付与する不純物が添加される。また、半導体層には第2のドーピングの際、マスクのみに覆われている部分がある。この部分のN型を付与する不純物の濃度は、第1のドーピング処理で添加された不純物濃度のままであるので、引き続き第1の不純物領域(N--領域)と呼ぶことにする。 When the second doping is performed, a portion of the crystalline semiconductor layer that overlaps with the first conductive film 908 that does not overlap with the second conductive layer or a portion that is not covered with the mask (not shown) In addition, a second impurity region (N− region, Lov region) is formed. An impurity imparting N-type is added to the second impurity region in a concentration range of 1 × 10 18 to 5 × 10 19 atoms / cm 3 . Further, in the crystalline semiconductor layer, the first conductive film 908 and the mask are not covered with the mask, and an exposed portion (third impurity region: N + region) is 1 × 10 19 to 5 Impurities imparting N-type are added at a high concentration in the range of × 10 21 atoms / cm 3 . In addition, the semiconductor layer has a portion covered only with a mask during the second doping. The concentration of impurity imparting N-type in this portion, since the remains of the impurity concentration added in the first doping process, subsequently the first impurity regions - is referred to as (N region).

なお、本実施の形態では2回のドーピング処理により各不純物領域を形成したが、これに限定されることは無く、適宜条件を設定して、一回もしくは複数回のドーピングによって所望の不純物濃度を有する不純物領域を形成すれば良い。   In the present embodiment, each impurity region is formed by two doping processes. However, the present invention is not limited to this, and a desired impurity concentration can be obtained by one or more times of doping by appropriately setting conditions. An impurity region may be formed.

次いで、レジストからなるマスクを除去した後、新たにレジストからなるマスク912を形成し、第3のドーピング処理を行う。第3のドーピング処理により、Pチャネル型TFTとなる半導体層904に前記第1のドーピング及び前記第2のドーピングとは逆の導電型を付与する不純物元素が添加された第4の不純物領域(P+領域)及び第5の不純物領域(P-領域)が形成される。 Next, after removing the resist mask, a new resist mask 912 is formed, and a third doping process is performed. By the third doping treatment, a fourth impurity region (P) in which an impurity element imparting a conductivity type opposite to that of the first doping and the second doping is added to the semiconductor layer 904 to be a P-channel TFT. + Region) and a fifth impurity region (P region) are formed.

第3のドーピング処理では、レジストからなるマスク912に覆われておらず、更に第1の導電膜908とも重なっていない部分に、第4の不純物領域(P+領域)が形成され、レジストからなるマスクに覆われておらず、且つ第1の導電層と重なっており、第2の導電層と重なっていない部分に第5の不純物領域(P−領域)が形成される。P型を付与する不純物元素としては、ホウ素(B)、アルミニウム(Al)、ガリウム(Ga)など周期律表第13族の元素が知られている。   In the third doping process, a fourth impurity region (P + region) is formed in a portion that is not covered with the resist mask 912 and does not overlap with the first conductive film 908, and the resist mask. A fifth impurity region (P− region) is formed in a portion that is not covered with the first conductive layer and overlaps with the first conductive layer but does not overlap with the second conductive layer. As the impurity element imparting P-type, elements of Group 13 of the periodic table such as boron (B), aluminum (Al), and gallium (Ga) are known.

本実施の形態では、第4の不純物領域及び第5の不純物領域を形成するP型の不純物元素としてはホウ素(B)を選択し、ジボラン(B26)を用いたイオンドープ法で形成した。イオンドープ法の条件としては、ドーズ量を1×1016atoms/cm2とし、加速電圧を80kVとした。 In this embodiment mode, boron (B) is selected as the P-type impurity element for forming the fourth impurity region and the fifth impurity region, and is formed by ion doping using diborane (B 2 H 6 ). did. As conditions for the ion doping method, the dose was 1 × 10 16 atoms / cm 2 and the acceleration voltage was 80 kV.

なお、第3のドーピング処理の際には、Nチャネル型TFTを形成する半導体層903はレジストからなるマスク912に覆われている。なお、マスク912に、発光素子の発光の外部に射出する際の光路となる位置にも開口部を形成しておき、その開口部が形成されている位置において、再度、ゲート絶縁膜905、第2の下地絶縁膜902に同時に不純物を添加しても良い。また、この際にも第1の下地絶縁膜901に不純物が添加されないように加速電圧に設定する。   Note that in the third doping treatment, the semiconductor layer 903 forming the N-channel TFT is covered with a mask 912 made of a resist. Note that an opening is formed in the mask 912 at a position that becomes an optical path when the light is emitted to the outside of the light emitting element, and the gate insulating film 905 and the second insulating film are again formed at the position where the opening is formed. An impurity may be added to the second base insulating film 902 at the same time. Also in this case, the acceleration voltage is set so that impurities are not added to the first base insulating film 901.

ここで、第1及び第2のドーピング処理によって、第4の不純物領域(P+領域)及び第5の不純物領域(P-領域)にはそれぞれ異なる濃度でリンが添加されている。しかし、第4の不純物領域(P+領域)及び第5の不純物領域(P-領域)のいずれの領域においても、第3のドーピング処理によって、P型を付与する不純物元素の濃度が1×1019〜5×1021atoms/cm2となるようにドーピング処理される。そのため、第4の不純物領域(P+領域)及び第5の不純物領域(P-領域)は、Pチャネル型TFTのソース領域及びドレイン領域として問題無く機能する。 Here, phosphorus is added to the fourth impurity region (P + region) and the fifth impurity region (P region) at different concentrations by the first and second doping processes. However, in any of the fourth impurity region (P + region) and the fifth impurity region (P region), the concentration of the impurity element imparting P-type is 1 × 10 5 by the third doping treatment. Doping is performed so as to be 19 to 5 × 10 21 atoms / cm 2 . Therefore, the fourth impurity region (P + region) and the fifth impurity region (P region) function without problems as the source region and the drain region of the P-channel TFT.

なお、本実施の形態では、第3のドーピング一回で、第4の不純物領域(P+領域)及び第5の不純物領域(P−領域)を形成したが、これに限定はされない。ドーピング処理の条件によって適宜複数回のドーピング処理により第4の不純物領域(P+領域)及び第5の不純物領域(P−領域)を形成してもよい。   Note that in this embodiment, the fourth impurity region (P + region) and the fifth impurity region (P− region) are formed by one third doping, but the present invention is not limited to this. The fourth impurity region (P + region) and the fifth impurity region (P− region) may be formed by a plurality of doping processes as appropriate depending on the conditions of the doping process.

次に、マスク912を剥離してから、ゲート電極906、907及びゲート絶縁膜905を覆って窒化珪素系の材料で水素化膜913を形成する。水素化膜913を形成した後、加熱処理を行うことによって半導体層903、904のダングリングボンドを終端することができ、薄膜トランジスタの特性向上に貢献する。(図11(D)) Next, after the mask 912 is peeled off, a hydrogenated film 913 is formed using a silicon nitride-based material so as to cover the gate electrodes 906 and 907 and the gate insulating film 905. After the hydrogenated film 913 is formed, dangling bonds in the semiconductor layers 903 and 904 can be terminated by performing heat treatment, which contributes to improvement in characteristics of the thin film transistor. (Fig. 11 (D))

続いて、第1の層間絶縁膜914を形成する。第1の層間絶縁膜914は有機、無機の絶縁材料から形成する。本実施の形態では、窒素を含む酸化珪素膜で第1の層間絶縁膜914を形成する。   Subsequently, a first interlayer insulating film 914 is formed. The first interlayer insulating film 914 is formed from an organic or inorganic insulating material. In this embodiment, the first interlayer insulating film 914 is formed using a silicon oxide film containing nitrogen.

続いて、フォトレジストなどによるマスク915を用いて、半導体層903、904に達するコンタクトホールを第1の層間絶縁膜914及びゲート絶縁膜905に形成すると同時に、発光素子の光が射出する光路上に当たる部分における第1の層間絶縁膜914、ゲート絶縁膜905及び第2の下地絶縁膜902を除去して開口部916を形成する。エッチングはフッ酸系の薬液を用いたウエットエッチングを使用し、希フッ酸やバッファードフッ酸などを用いることができる。本実施の形態では0.5%の希フッ酸を用いてエッチングを行う。(図11(E))   Subsequently, contact holes reaching the semiconductor layers 903 and 904 are formed in the first interlayer insulating film 914 and the gate insulating film 905 by using a mask 915 made of a photoresist or the like, and at the same time, the light hits the optical path from which light from the light emitting element is emitted. The opening 916 is formed by removing the first interlayer insulating film 914, the gate insulating film 905, and the second base insulating film 902 in the portion. For the etching, wet etching using a hydrofluoric acid chemical solution is used, and dilute hydrofluoric acid, buffered hydrofluoric acid, or the like can be used. In this embodiment mode, etching is performed using 0.5% dilute hydrofluoric acid. (Figure 11 (E))

ところで、発光素子からの発光は、表示装置内の様々な層を通過して表示装置外に射出される。ここで、通過する層の屈折率が異なると界面における反射や屈折の影響によって多重干渉が発生する。これにより定在波が起こると、表示装置の発光面を角度を変えて見た際に色調が変化してしまう、いわゆる視野角依存が発生してしまう。これは表示装置の表示の品質を著しく低下させる原因となっていた。   Meanwhile, light emitted from the light emitting element is emitted outside the display device through various layers in the display device. Here, if the refractive index of the layer passing therethrough differs, multiple interference occurs due to the influence of reflection and refraction at the interface. Thus, when a standing wave occurs, a so-called viewing angle dependency occurs in which the color tone changes when the light emitting surface of the display device is viewed at a different angle. This has been a cause of significantly reducing the display quality of the display device.

そこでこのように、開口部916を発光素子の光が射出する光路上に当たる部分に形成することによって、発光素子で発光した光が表示装置外へ射出するまでに通過する膜の数が減る。このため、反射や屈折率などによる多重干渉の結果、定在波が発生する確率を大きく減少させることが可能となる。   Thus, by forming the opening 916 in a portion corresponding to an optical path from which light from the light emitting element is emitted, the number of films that pass before the light emitted from the light emitting element is emitted to the outside of the display device is reduced. For this reason, it is possible to greatly reduce the probability that a standing wave is generated as a result of multiple interference due to reflection or refractive index.

この際、ゲート絶縁膜905、第2の下地絶縁膜902の発光素子の光が射出する光路上に当たる部分は、高濃度に不純物を添加しているため、エッチングされる速度が通常より早くなっている。同時に、第1の下地絶縁膜901には不純物を添加しない為、エッチング速度は通常のままである。このエッチング速度の差は添加されている不純物の量、種類によっても異なるが、約2〜3倍異ならしめることが可能である。すなわち、このエッチングを行う際に第1の下地絶縁膜901を開口部916を形成する際の実質的なエッチングストッパーとして用いることができるようになる。前述したように、下地絶縁膜は基板からの悪影響を及ぼす不純物元素(イオン)が拡散するのをブロックする為のものであるため、開口部916を形成した後も残存することが望ましく、本発明の作製方法を用いることによって、簡便に確実に実現することが可能となる。   At this time, the portions of the gate insulating film 905 and the second base insulating film 902 that are on the optical path from which the light emitted from the light emitting element is emitted are doped with a high concentration, so that the etching rate becomes faster than usual. Yes. At the same time, since no impurities are added to the first base insulating film 901, the etching rate remains normal. The difference in the etching rate varies depending on the amount and type of impurities added, but can be varied by about 2 to 3 times. That is, when this etching is performed, the first base insulating film 901 can be used as a substantial etching stopper when the opening 916 is formed. As described above, since the base insulating film is for blocking the diffusion of impurity elements (ions) having an adverse effect from the substrate, it is desirable that the base insulating film remain even after the opening 916 is formed. By using this manufacturing method, it can be simply and reliably realized.

続いて、コンタクトホールを介して半導体層903、904に接続する配線917を形成する。配線917は当該コンタクトホールや第1の層間絶縁膜914を覆う導電層を形成し、当該導電層を所望の形状に加工し形成する。これらはアルミニウム、銅、モリブデン等の単層でも良いが、本実施の形態では基板側からモリブデン/アルミニウム/モリブデンの積層構造とする。積層配線としてはチタン/アルミニウム/チタンやチタン/窒化チタン/アルミニウム/チタン、若しくはこれらに用いられるアルミニウムに珪素を混入したものを用いた積層構造でも良い。導電層の加工はレジストを用いてドライエッチングもしくはウエットエッチングにより行えばよい。(図12(A))   Subsequently, a wiring 917 connected to the semiconductor layers 903 and 904 through contact holes is formed. The wiring 917 is formed by forming a conductive layer that covers the contact hole or the first interlayer insulating film 914 and processing the conductive layer into a desired shape. These may be a single layer of aluminum, copper, molybdenum, or the like, but in this embodiment mode, a multilayer structure of molybdenum / aluminum / molybdenum is formed from the substrate side. The laminated wiring may have a laminated structure using titanium / aluminum / titanium, titanium / titanium nitride / aluminum / titanium, or aluminum mixed with silicon used in these. The conductive layer may be processed by dry etching or wet etching using a resist. (Fig. 12 (A))

その他の作製方法及び図12(A)の状態から図12(B)の状態にする為の方法については図2(A)〜(C)と同様であるので、図2(A)〜(C)の説明を参照されたい。   Other manufacturing methods and a method for changing from the state of FIG. 12A to the state of FIG. 12B are the same as those of FIGS. 2A to 2C, and thus FIGS. ) Please refer to the explanation.

図12(C)は図2(D)とほぼ同じ構成を有するが、ゲート電極924の形状がその端部にテーパーを有する単層構造となっていることが異なっている。このような形状を有するゲート電極924が用いられていても良い。また、ゲート電極924の材料としてMoが用いられていたとしても、図12(C)におけるゲート電極924は窒化珪素系の膜から形成される第2のゲート絶縁膜925、水素化膜926により周囲を全て囲まれているため、安定に動作させることができるようになっている。   FIG. 12C has substantially the same structure as FIG. 2D, except that the shape of the gate electrode 924 is a single-layer structure having a taper at its end. A gate electrode 924 having such a shape may be used. Even if Mo is used as the material of the gate electrode 924, the gate electrode 924 in FIG. 12C is surrounded by a second gate insulating film 925 and a hydrogenated film 926 formed of a silicon nitride film. Since everything is surrounded, it can be operated stably.

(実施の形態5)
本実施の形態では図13(A)を参照しながらボトムゲートの薄膜トランジスタを用い、本発明の表示装置の作成方法を適用して作成された表示装置の説明を行う。なお、この説明において特に述べた事項以外は上述してきた作製方法に準ずることとする。
(Embodiment 5)
In this embodiment mode, a display device manufactured using a method for manufacturing a display device of the present invention using a bottom-gate thin film transistor will be described with reference to FIG. Note that the manufacturing method described above is applied except for the matters specifically described in this description.

ボトムゲートの薄膜トランジスタの場合は基板950上にゲート電極949を形成し、それを覆って第1のゲート絶縁膜951、第2のゲート絶縁膜952を形成する。第1のゲート絶縁膜951は基板950からの不純物の侵入を阻む為に窒化珪素系の膜であることが望ましい。また、第2のゲート絶縁膜952は絶縁性が高く、トラップ順位も低い酸化珪素系の膜であることが望ましいが、ゲート絶縁膜は窒化珪素系の膜一枚でもかまわない。ゲート絶縁膜を窒化珪素系の膜一枚で形成した例は図13(B)に説明する。   In the case of a bottom-gate thin film transistor, a gate electrode 949 is formed over a substrate 950, and a first gate insulating film 951 and a second gate insulating film 952 are formed to cover the gate electrode. The first gate insulating film 951 is preferably a silicon nitride film in order to prevent impurities from entering from the substrate 950. The second gate insulating film 952 is preferably a silicon oxide film having high insulating properties and low trapping order, but the gate insulating film may be a single silicon nitride film. An example in which the gate insulating film is formed using a single silicon nitride film is described with reference to FIG.

続いて、半導体層953を形成する。半導体層953は先に述べてきたようなトップゲート型の半導体層と同様に形成すれば良い。続いて半導体層953上に半導体層953のチャネル領域となる部分を覆うチャネル保護膜954を形成する。これは、この後行うドーピングの際にチャネル領域にまで一導電型を付与する不純物が導入されてしまうのを防ぐ役割がある。   Subsequently, a semiconductor layer 953 is formed. The semiconductor layer 953 may be formed in a manner similar to the top gate semiconductor layer as described above. Subsequently, a channel protective film 954 is formed over the semiconductor layer 953 so as to cover a portion to be a channel region of the semiconductor layer 953. This serves to prevent the introduction of an impurity imparting one conductivity type into the channel region during subsequent doping.

次に半導体層に不純物を導入する。このとき、同時に第2のゲート絶縁膜952にも不純物を導入する。不純物は半導体層953に不純物が添加される程度の加速度で導入されるので、第2のゲート絶縁膜952まで不純物を導入することができる。また、この際、第1のゲート絶縁膜951に不純物が添加されないように加速電圧に設定する。   Next, impurities are introduced into the semiconductor layer. At this time, an impurity is also introduced into the second gate insulating film 952 at the same time. Since the impurity is introduced at an acceleration enough to add the impurity to the semiconductor layer 953, the impurity can be introduced to the second gate insulating film 952. At this time, the acceleration voltage is set so that impurities are not added to the first gate insulating film 951.

続いて、第2のゲート絶縁膜952及びチャネル保護膜954を覆って第1の層間絶縁膜955を形成する。続いて第1の層間絶縁膜955に半導体層953に達するコンタクトホールを形成する。さらに同時に発光素子からの発光が表示装置外に出て行く際の光路上に存在する第1の層間絶縁膜955、第2のゲート絶縁膜952に開口部956を形成する。コンタクトホール及び開口部956の形成はマスクを用いてウエットエッチングにより行う。エッチングの際に使用する薬液はフッ酸系のもの(希フッ酸やバッファードフッ酸など)を用いる。   Subsequently, a first interlayer insulating film 955 is formed so as to cover the second gate insulating film 952 and the channel protective film 954. Subsequently, a contact hole reaching the semiconductor layer 953 is formed in the first interlayer insulating film 955. At the same time, an opening 956 is formed in the first interlayer insulating film 955 and the second gate insulating film 952 existing on the optical path when light emitted from the light emitting element goes out of the display device. The contact hole and the opening 956 are formed by wet etching using a mask. A chemical used for etching is a hydrofluoric acid-based solution (such as diluted hydrofluoric acid or buffered hydrofluoric acid).

この際、第2のゲート絶縁膜952には不純物を添加してあり、そのエッチング速度が高められている。その為、開口部956を形成する際のエッチングストッパーとして第1のゲート絶縁膜951を用いることができる。   At this time, impurities are added to the second gate insulating film 952, and the etching rate is increased. Therefore, the first gate insulating film 951 can be used as an etching stopper when the opening 956 is formed.

この後の工程については図2(A)の説明に準ずることとする。なお、本構成は実施の形態において述べてきた適応しうるパターン全てに対応させることが可能である。   The subsequent steps are based on the description of FIG. Note that this configuration can correspond to all the applicable patterns described in the embodiments.

図13(B)はゲート絶縁膜957を窒化珪素系の膜1枚で形成した場合の例である。また、ドーピングは第1の層間絶縁膜955を形成してから行っていることが図13(A)と異なる部分であるが、図13(B)においても、第1の層間絶縁膜955を形成する前にドーピングを行っても良い。   FIG. 13B shows an example in which the gate insulating film 957 is formed using a single silicon nitride film. In addition, doping is performed after the first interlayer insulating film 955 is formed, which is different from FIG. 13A. In FIG. 13B, the first interlayer insulating film 955 is also formed. Doping may be performed before this.

図13(B)のようにゲート絶縁膜957を一層で形成する場合にはドーピングを行う際に第1のゲート絶縁膜957の膜厚の途中まで不純物が添加されていると考えられる。その為、不純物が添加されている部分までのエッチング速度は速められているが、添加されていない部分のエッチング速度は通常のままである。結果として、不純物が添加されていない部分のゲート絶縁膜957を実質的なエッチングストッパーとして用いることが可能となる。その他の作製方法などに関しては図13(A)に準ずる。   In the case where the gate insulating film 957 is formed as a single layer as shown in FIG. 13B, it is considered that impurities are added to the middle of the thickness of the first gate insulating film 957 during doping. For this reason, the etching rate up to the portion where the impurity is added is increased, but the etching rate of the portion where the impurity is not added remains normal. As a result, the portion of the gate insulating film 957 to which no impurity is added can be used as a substantial etching stopper. Other manufacturing methods and the like are the same as those in FIG.

(実施の形態6)
本実施の形態では、本発明の一形態に相当する表示装置のパネルの外観について図14を用いて説明する。図14は本発明の表示装置の作製方法によって作成された表示装置を基板と対向基板4006との間に形成したシール材によって封止したパネルの上面図である。
(Embodiment 6)
In this embodiment, the appearance of a panel of a display device that corresponds to one embodiment of the present invention will be described with reference to FIGS. FIG. 14 is a top view of a panel in which a display device manufactured by the method for manufacturing a display device of the present invention is sealed with a sealing material formed between a substrate and a counter substrate 4006.

基板上に設けられた画素部4002と信号処理回路4003と信号線駆動回路4020と走査線駆動回路4004とを囲むようにして、シール材4005が設けられている。また、画素部4002と信号処理回路4003と信号線駆動回路4020と、走査線駆動回路4004の上に対向基板4006が設けられている。よって画素部4002と信号処理回路4003と信号線駆動回路4020と、走査線駆動回路4004とは基板4001とシール剤4005と対向基板4006とによって充填材と共に密封されている。   A sealant 4005 is provided so as to surround the pixel portion 4002, the signal processing circuit 4003, the signal line driver circuit 4020, and the scan line driver circuit 4004 which are provided over the substrate. A counter substrate 4006 is provided over the pixel portion 4002, the signal processing circuit 4003, the signal line driver circuit 4020, and the scan line driver circuit 4004. Therefore, the pixel portion 4002, the signal processing circuit 4003, the signal line driver circuit 4020, and the scan line driver circuit 4004 are sealed together with a filler by the substrate 4001, the sealant 4005, and the counter substrate 4006.

また、基板4001上に設けられた画素部4002と信号処理回路4003と信号線駆動回路4020と走査線駆動回路4004とは薄膜トランジスタを複数有している。   In addition, the pixel portion 4002, the signal processing circuit 4003, the signal line driver circuit 4020, and the scan line driver circuit 4004 provided over the substrate 4001 include a plurality of thin film transistors.

また、引き回し配線は画素部4002と信号処理回路4003と信号線駆動回路4020と、走査線駆動回路4004とに、信号、または電源電圧を層供給すると目の配線に相当する。引き回し配線は接続端子と接続されており、接続端子はフレキシブルプリントサーキット(FPC)4018が有する端子と異方性導電膜を介して電気的に接続されている。   In addition, the lead wiring corresponds to the eye wiring when a signal or a power supply voltage is supplied to the pixel portion 4002, the signal processing circuit 4003, the signal line driver circuit 4020, and the scan line driver circuit 4004. The lead wiring is connected to a connection terminal, and the connection terminal is electrically connected to a terminal included in a flexible printed circuit (FPC) 4018 through an anisotropic conductive film.

なお、充填材としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ポリビニルクロライド、アクリル、ポリイミド、エポキシ樹脂、シリコン樹脂、ポリビニルブチラル、またはエチレンビニレンアセテートを用いる事ができる。   In addition to inert gas such as nitrogen and argon, an ultraviolet curable resin or a thermosetting resin can be used as the filler, such as polyvinyl chloride, acrylic, polyimide, epoxy resin, silicone resin, polyvinyl butyral, or Ethylene vinylene acetate can be used.

なお、本発明の表示装置は発光素子を有する画素部が形成されたパネルと、該パネルにICが実装されたモジュールとをその範疇に含む。   Note that the display device of the present invention includes in its category a panel in which a pixel portion having a light-emitting element is formed and a module in which an IC is mounted on the panel.

このようなパネルやモジュールは視野角依存が少なく、良好な表示を提供することが可能である。また、搭載されている薄膜トランジスタの信頼性も高い。本発明によってこのようなパネルやモジュールを簡便に精度良く作成することが可能となる。   Such a panel or module is less dependent on the viewing angle and can provide a good display. In addition, the reliability of the mounted thin film transistor is high. According to the present invention, it is possible to easily and accurately produce such a panel or module.

(実施の形態7)
実施の形態6にその一例を示したようなモジュールを搭載した本発明の電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ、ナビゲーションシステム、音響再生装置(カーオーディオコンポ等)、コンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等)、記録媒体を備えた画像再生装置(具体的にはDigital Versatile Disc(DVD)等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置)などが挙げられる。それらの電子機器の具体例を図15に示す。
(Embodiment 7)
As an electronic device of the present invention in which a module whose example is shown in Embodiment 6 is mounted, a video camera, a digital camera, a goggle type display, a navigation system, an audio playback device (car audio component, etc.), a computer, a game device , A portable information terminal (mobile computer, cellular phone, portable game machine, electronic book, etc.), an image reproducing device (specifically, a digital versatile disc (DVD)) provided with a recording medium, and the image And the like). Specific examples of these electronic devices are shown in FIGS.

図15(A)は表示装置でありテレビ受像器やコンピュータのモニターなどがこれに当たる。筐体2001、表示部2003、スピーカー部2004等を含む。本発明の作製方法により作成された表示装置は表示部2003の発光取り出し面を見る角度に依存した発光スペクトルの変化が低減され、表示の品質が向上する。画素部にはコントランスを高めるため、偏光板、又は円偏光板を備えるとよい。例えば、封止基板へ1/4λ板、1/2λ板、偏光板の順にフィルムを設けるとよい。さらに偏光板上に反射防止膜を設けてもよい。   FIG. 15A shows a display device such as a television receiver or a computer monitor. A housing 2001, a display portion 2003, a speaker portion 2004, and the like are included. In the display device manufactured by the manufacturing method of the present invention, the change in the emission spectrum depending on the viewing angle of the light emission extraction surface of the display portion 2003 is reduced, and the display quality is improved. In order to increase the contrast in the pixel portion, a polarizing plate or a circular polarizing plate may be provided. For example, a film may be provided on the sealing substrate in the order of a 1 / 4λ plate, a 1 / 2λ plate, and a polarizing plate. Further, an antireflection film may be provided on the polarizing plate.

図15(B)は携帯電話であり、本体2101、筐体2102、表示部2103、音声入力部2104、音声出力部2105、操作キー2106、アンテナ2108等を含む。本発明の作製方法により作成された携帯電話は、表示部2103における発光素子の劣化が抑制され、信頼性が向上する。   FIG. 15B illustrates a mobile phone, which includes a main body 2101, a housing 2102, a display portion 2103, an audio input portion 2104, an audio output portion 2105, operation keys 2106, an antenna 2108, and the like. In the cellular phone manufactured by the manufacturing method of the present invention, deterioration of the light-emitting element in the display portion 2103 is suppressed, and reliability is improved.

図15(C)はコンピュータであり、本体2201、筐体2202、表示部2203、キーボード2204、外部接続ポート2205、ポインティングマウス2206等を含む。本発明の作製方法により作成されたコンピュータは表示部2203の発光取り出し面を見る角度に依存した発光スペクトルの変化が低減され、また、表示の品質が向上する。図15(C)ではノート型のコンピュータを例示したが、ハードディスクと表示部が一体化したデスクトップ型のコンピュータなどにも適用することが可能である。   FIG. 15C illustrates a computer, which includes a main body 2201, a housing 2202, a display portion 2203, a keyboard 2204, an external connection port 2205, a pointing mouse 2206, and the like. In the computer manufactured by the manufacturing method of the present invention, the change in the emission spectrum depending on the viewing angle of the light emission surface of the display portion 2203 is reduced, and the display quality is improved. Although FIG. 15C illustrates a notebook computer, the present invention can also be applied to a desktop computer in which a hard disk and a display portion are integrated.

図15(D)はモバイルコンピュータであり、本体2301、表示部2302、スイッチ2303、操作キー2304、赤外線ポート2305等を含む。本発明の作製方法により作成されたモバイルコンピュータは、表示部2302における発光素子の劣化が抑制され、信頼性が向上する。   FIG. 15D illustrates a mobile computer, which includes a main body 2301, a display portion 2302, a switch 2303, operation keys 2304, an infrared port 2305, and the like. In the mobile computer manufactured by the manufacturing method of the present invention, deterioration of the light-emitting element in the display portion 2302 is suppressed, and reliability is improved.

図15(E)は携帯型のゲーム機であり、筐体2401、表示部2402、スピーカー部2403、操作キー2404、記録媒体挿入部2405等を含む。本発明の作製方法により作成された携帯型ゲーム機は表示部2402における発光素子の劣化が抑制され、信頼性が向上する。   FIG. 15E illustrates a portable game machine including a housing 2401, a display portion 2402, speaker portions 2403, operation keys 2404, a recording medium insertion portion 2405, and the like. In the portable game machine created by the manufacturing method of the present invention, deterioration of the light-emitting element in the display portion 2402 is suppressed, and reliability is improved.

以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能であり、良好な表示を提供し、信頼性の高い製品を簡便に精度良く作成することが可能となる。   As described above, the application range of the present invention is extremely wide, and can be used for electronic devices in various fields. It can provide a good display and can easily produce a highly reliable product with high accuracy. Become.

(実施の形態8)
本実施の形態では発光層114、412及び612の構成について詳しく説明する。
(Embodiment 8)
In this embodiment mode, structures of the light-emitting layers 114, 412 and 612 are described in detail.

発光層は、有機化合物又は無機化合物を含む電荷注入輸送物質及び発光材料で形成し、その分子数から低分子系有機化合物、中分子系有機化合物(昇華性を有さず、且つ分子数が20以下、又は連鎖する分子の長さが10μm以下の有機化合物を指していう)、高分子系有機化合物から選ばれた一種又は複数種の層を含み、電子注入輸送性又は正孔注入輸送性の無機化合物と組み合わせても良い。   The light-emitting layer is formed of a charge injecting and transporting substance containing an organic compound or an inorganic compound and a light-emitting material. From the number of molecules thereof, a low molecular weight organic compound or a medium molecular weight organic compound (having no sublimation property and a molecular number of 20 Or an organic compound having a chain molecule length of 10 μm or less), including one or a plurality of layers selected from high-molecular organic compounds, and having an electron injection / transport property or a hole injection / transport property You may combine with a compound.

電荷注入輸送物質のうち、特に電子輸送性の高い物質としては、例えばトリス(8−キノリノラト)アルミニウム(略称:Alq3)、トリス(5−メチル−8−キノリノラト)アルミニウム(略称:Almq3)、ビス(10−ヒドロキシベンゾ[h]−キノリナト)ベリリウム(略称:BeBq2)、ビス(2−メチル−8−キノリノラト)−4−フェニルフェノラト−アルミニウム(略称:BAlq)など、キノリン骨格またはベンゾキノリン骨格を有する金属錯体等が挙げられる。また正孔輸送性の高い物質としては、例えば4,4’−ビス[N−(1−ナフチル)−N−フェニル−アミノ]−ビフェニル(略称:α−NPD)や4,4’−ビス[N−(3−メチルフェニル)−N−フェニル−アミノ]−ビフェニル(略称:TPD)や4,4’,4’’−トリス(N,N−ジフェニル−アミノ)−トリフェニルアミン(略称:TDATA)、4,4’,4’’−トリス[N−(3−メチルフェニル)−N−フェニル−アミノ]−トリフェニルアミン(略称:MTDATA)などの芳香族アミン系(即ち、ベンゼン環−窒素の結合を有する)の化合物が挙げられる。 Among the charge injecting and transporting materials, materials having a particularly high electron transporting property include, for example, tris (8-quinolinolato) aluminum (abbreviation: Alq 3 ), tris (5-methyl-8-quinolinolato) aluminum (abbreviation: Almq 3 ), Bis (10-hydroxybenzo [h] -quinolinato) beryllium (abbreviation: BeBq 2 ), bis (2-methyl-8-quinolinolato) -4-phenylphenolato-aluminum (abbreviation: BAlq), quinoline skeleton or benzoquinoline Examples thereof include metal complexes having a skeleton. As a substance having a high hole-transport property, for example, 4,4′-bis [N- (1-naphthyl) -N-phenyl-amino] -biphenyl (abbreviation: α-NPD), 4,4′-bis [ N- (3-methylphenyl) -N-phenyl-amino] -biphenyl (abbreviation: TPD) or 4,4 ′, 4 ″ -tris (N, N-diphenyl-amino) -triphenylamine (abbreviation: TDATA) ), 4,4 ′, 4 ″ -tris [N- (3-methylphenyl) -N-phenyl-amino] -triphenylamine (abbreviation: MTDATA) (ie, benzene ring-nitrogen) And a compound having a bond of

また、電荷注入輸送物質のうち、特に電子注入性の高い物質としては、フッ化リチウム(LiF)、フッ化セシウム(CsF)、フッ化カルシウム(CaF2)等のようなアルカリ金属又はアルカリ土類金属の化合物が挙げられる。また、この他、Alq3のような電子輸送性の高い物質とマグネシウム(Mg)のようなアルカリ土類金属との混合物であってもよい。 Among the charge injecting and transporting materials, materials having particularly high electron injecting properties include alkali metals or alkaline earths such as lithium fluoride (LiF), cesium fluoride (CsF), calcium fluoride (CaF 2 ) and the like. Metal compounds can be mentioned. In addition, a mixture of a substance having a high electron transport property such as Alq 3 and an alkaline earth metal such as magnesium (Mg) may be used.

電荷注入輸送物質のうち、正孔注入性の高い物質としては、例えば、モリブデン酸化物(MoOx)やバナジウム酸化物(VOx)、ルテニウム酸化物(RuOx)、タングステン酸化物(WOx)、マンガン酸化物(MnOx)等の金属酸化物が挙げられる。また、この他、フタロシアニン(略称:H2Pc)や銅フタロシアニン(CuPC)等のフタロシアニン系の化合物が挙げられる。 Among the charge injecting and transporting materials, examples of the material having a high hole injecting property include molybdenum oxide (MoOx), vanadium oxide (VOx), ruthenium oxide (RuOx), tungsten oxide (WOx), and manganese oxide. Examples thereof include metal oxides such as (MnOx). In addition, phthalocyanine compounds such as phthalocyanine (abbreviation: H 2 Pc) and copper phthalocyanine (CuPC) can be given.

発光層は、発光波長帯の異なる発光層を画素毎に形成して、カラー表示を行う構成としても良い。典型的には、R(赤)、G(緑)、B(青)の各色に対応した発光層を形成する。この場合にも、画素の光放射側にその発光波長帯の光を透過するフィルター(着色層)を設けた構成とすることで、色純度の向上や、画素部の鏡面化(映り込み)の防止を図ることができる。そのため、フィルター(着色層)を設けることで、従来画素部の鏡面化(写り込み)を防止するために用いられていた円偏光板などを省略することが可能となり、偏光板を用いた事によって約半分となっていた光の損失を無くすことができる。さらに、斜方から画素部(表示画面)を見た場合に起こる色調の変化を低減すことができる。   The light emitting layer may be configured to perform color display by forming light emitting layers having different emission wavelength bands for each pixel. Typically, a light emitting layer corresponding to each color of R (red), G (green), and B (blue) is formed. In this case as well, by providing a filter (colored layer) that transmits light in the emission wavelength band on the light emission side of the pixel, the color purity is improved and the pixel portion is mirrored (reflected). Prevention can be achieved. Therefore, by providing a filter (colored layer), it is possible to omit the circularly polarizing plate that has been used to prevent mirroring (reflection) of the pixel portion in the past. The loss of light that was halved can be eliminated. Furthermore, a change in color tone that occurs when the pixel portion (display screen) is viewed obliquely can be reduced.

発光材料には様々な材料がある。低分子系有機発光材料では、4−ジシアノメチレン−2−メチル−6−(1,1,7,7−テトラメチルジュロリジル−9−エニル) −4H−ピラン(略称:DCJT)、4−ジシアノメチレン−2−t−ブチル−6−(1,1,7,7−テトラメチルジュロリジル−9−エニル) −4H−ピラン(略称:DPA)、ペリフランテン、2,5−ジシアノ−1,4−ビス(10−メトキシ−1,1,7,7−テトラメチルジュロリジル−9−エニル)ベンゼン、N,N’−ジメチルキナクリドン(略称:DMQd)、クマリン6、クマリン545T、トリス(8−キノリノラト)アルミニウム(略称:Alq3)、9,9’−ビアントリル、9,10−ジフェニルアントラセン(略称:DPA)や9,10−ビス(2−ナフチル)アントラセン(略称:DNA)等を用いることができる。また、この他の物質でもよい。 There are various kinds of light emitting materials. Among the low molecular weight organic light emitting materials, 4-dicyanomethylene-2-methyl-6- (1,1,7,7-tetramethyljulolidyl-9-enyl) -4H-pyran (abbreviation: DCJT), 4- Dicyanomethylene-2-t-butyl-6- (1,1,7,7-tetramethyljulolidyl-9-enyl) -4H-pyran (abbreviation: DPA), perifuranthene, 2,5-dicyano-1, 4-bis (10-methoxy-1,1,7,7-tetramethyljulolidyl-9-enyl) benzene, N, N′-dimethylquinacridone (abbreviation: DMQd), coumarin 6, coumarin 545T, tris (8 - quinolinolato) aluminum (abbreviation: Alq 3), 9,9'-bianthryl, 9,10-diphenyl anthracene (abbreviation: DPA) and 9,10-bis (2-naphthyl) anthracene ( Abbreviations: DNA) and the like can be used. Other substances may also be used.

一方、高分子系有機発光材料は低分子系に比べて物理的強度が高く、素子の耐久性が高い。また塗布により成膜することが可能であるので、素子の作製が比較的容易である。高分子系有機発光材料を用いた発光素子の構造は、低分子系有機発光材料を用いたときと基本的には同じであり、陰極/有機発光層/陽極となる。しかし、高分子系有機発光材料を用いた発光層を形成する際には、低分子系有機発光材料を用いたときのような積層構造を形成させることは難しく、多くの場合2層構造となる。具体的には、陰極/発光層/正孔輸送層/陽極という構造である。   On the other hand, the high molecular organic light emitting material has higher physical strength than the low molecular weight material, and the durability of the device is high. In addition, since the film can be formed by coating, the device can be manufactured relatively easily. The structure of the light emitting element using the high molecular weight organic light emitting material is basically the same as that when the low molecular weight organic light emitting material is used, and is cathode / organic light emitting layer / anode. However, when forming a light emitting layer using a high molecular weight organic light emitting material, it is difficult to form a laminated structure as in the case of using a low molecular weight organic light emitting material. . Specifically, the structure is cathode / light-emitting layer / hole transport layer / anode.

発光色は、発光層を形成する材料で決まるため、これらを選択することで所望の発光を示す発光素子を形成することができる。発光層の形成に用いることができる高分子系の電界発光材料は、ポリパラフェニレンビニレン系、ポリパラフェニレン系、ポリチオフェン系、ポリフルオレン系が挙げられる。   Since the light emission color is determined by the material for forming the light emitting layer, a light emitting element exhibiting desired light emission can be formed by selecting these materials. Examples of the polymer electroluminescent material that can be used for forming the light emitting layer include polyparaphenylene vinylene, polyparaphenylene, polythiophene, and polyfluorene.

ポリパラフェニレンビニレン系には、ポリ(パラフェニレンビニレン) [PPV] の誘導体、ポリ(2,5−ジアルコキシ−1,4−フェニレンビニレン) [RO−PPV]、ポリ(2−(2’−エチル−ヘキソキシ)−5−メトキシ−1,4−フェニレンビニレン)[MEH−PPV]、ポリ(2−(ジアルコキシフェニル)−1,4−フェニレンビニレン)[ROPh−PPV]等が挙げられる。ポリパラフェニレン系には、ポリパラフェニレン[PPP]の誘導体、ポリ(2,5−ジアルコキシ−1,4−フェニレン)[RO−PPP]、ポリ(2,5−ジヘキソキシ−1,4−フェニレン)等が挙げられる。ポリチオフェン系には、ポリチオフェン[PT]の誘導体、ポリ(3−アルキルチオフェン)[PAT]、ポリ(3−ヘキシルチオフェン)[PHT]、ポリ(3−シクロヘキシルチオフェン)[PCHT]、ポリ(3−シクロヘキシル−4−メチルチオフェン)[PCHMT]、ポリ(3,4−ジシクロヘキシルチオフェン)[PDCHT]、ポリ[3−(4−オクチルフェニル)−チオフェン][POPT]、ポリ[3−(4−オクチルフェニル)−2,2ビチオフェン][PTOPT]等が挙げられる。ポリフルオレン系には、ポリフルオレン[PF]の誘導体、ポリ(9,9−ジアルキルフルオレン)[PDAF]、ポリ(9,9−ジオクチルフルオレン)[PDOF]等が挙げられる。   Examples of the polyparaphenylene vinylene include poly (paraphenylene vinylene) [PPV] derivatives, poly (2,5-dialkoxy-1,4-phenylene vinylene) [RO-PPV], poly (2- (2′- Ethyl-hexoxy) -5-methoxy-1,4-phenylenevinylene) [MEH-PPV], poly (2- (dialkoxyphenyl) -1,4-phenylenevinylene) [ROPh-PPV] and the like. Examples of polyparaphenylene include derivatives of polyparaphenylene [PPP], poly (2,5-dialkoxy-1,4-phenylene) [RO-PPP], poly (2,5-dihexoxy-1,4-phenylene). ) And the like. The polythiophene series includes polythiophene [PT] derivatives, poly (3-alkylthiophene) [PAT], poly (3-hexylthiophene) [PHT], poly (3-cyclohexylthiophene) [PCHT], poly (3-cyclohexyl). -4-methylthiophene) [PCHMT], poly (3,4-dicyclohexylthiophene) [PDCHT], poly [3- (4-octylphenyl) -thiophene] [POPT], poly [3- (4-octylphenyl) -2,2 bithiophene] [PTOPT] and the like. Examples of the polyfluorene series include polyfluorene [PF] derivatives, poly (9,9-dialkylfluorene) [PDAF], poly (9,9-dioctylfluorene) [PDOF], and the like.

なお、正孔輸送性の高分子系有機発光材料を、陽極と発光性の高分子系有機発光材料の間に挟んで形成すると、陽極からの正孔注入性を向上させることができる。一般にアクセプター材料と共に水に溶解させたものをスピンコート法などで塗布する。また、有機溶媒には不溶であるため、上述した発光性の有機発光材料との積層が可能である。正孔輸送性の高分子系有機発光材料としては、PEDOTとアクセプター材料としてのショウノウスルホン酸(CSA)の混合物、ポリアニリン[PANI]とアクセプター材料としてのポリスチレンスルホン酸[PSS]の混合物等が挙げられる。   Note that when a hole-transporting polymer-based organic light-emitting material is sandwiched between an anode and a light-emitting polymer-based organic light-emitting material, hole injection properties from the anode can be improved. In general, an acceptor material dissolved in water is applied by spin coating or the like. In addition, since it is insoluble in an organic solvent, it can be stacked with the above-described light-emitting organic light-emitting material. Examples of the hole-transporting polymer organic light emitting material include a mixture of PEDOT and camphor sulfonic acid (CSA) as an acceptor material, a mixture of polyaniline [PANI] and polystyrene sulfonic acid [PSS] as an acceptor material, and the like. .

また、発光層は単色又は白色の発光を呈する構成とすることができる。白色発光材料を用いる場合には、画素の光放射側に特定の波長の光を透過するフィルター(着色層)を設けた構成としてカラー表示を可能にすることができる。   The light emitting layer can be configured to emit monochromatic or white light. In the case of using a white light emitting material, color display can be made possible by providing a filter (colored layer) that transmits light of a specific wavelength on the light emission side of the pixel.

白色に発光する発光層を形成するには、例えば、Alq3、部分的に赤色発光色素であるナイルレッドをドープしたAlq3、Alq3、p−EtTAZ、TPD(芳香族ジアミン)を蒸着法により順次積層することで白色を得ることができる。また、スピンコートを用いた塗布法によりELを形成する場合には、塗布した後、真空加熱で焼成することが好ましい。例えば、正孔注入層として作用するポリ(エチレンジオキシチオフェン)/ポリ(スチレンスルホン酸)水溶液(PEDOT/PSS)を全面に塗布、焼成し、その後、発光層として作用する発光中心色素(1,1,4,4−テトラフェニル−1,3−ブタジエン(TPB)、4−ジシアノメチレン−2−メチル−6−(p−ジメチルアミノ−スチリル)−4H−ピラン(DCM1)、ナイルレッド、クマリン6など)ドープしたポリビニルカルバゾール(PVK)溶液を全面に塗布、焼成すればよい。 To form a light emitting layer that emits white light, for example, Alq 3, Alq 3, Alq 3 doped with Nile Red which is partly red light emitting pigment, p-EtTAZ, by TPD (aromatic diamine) evaporation A white color can be obtained by sequentially laminating. In the case where the EL is formed by a coating method using spin coating, it is preferable that baking is performed by vacuum heating after coating. For example, a poly (ethylenedioxythiophene) / poly (styrenesulfonic acid) aqueous solution (PEDOT / PSS) that acts as a hole injection layer is applied and baked on the entire surface, and then a luminescent center dye (1, 1,4,4-tetraphenyl-1,3-butadiene (TPB), 4-dicyanomethylene-2-methyl-6- (p-dimethylamino-styryl) -4H-pyran (DCM1), Nile Red, Coumarin 6 Etc.) A doped polyvinyl carbazole (PVK) solution may be applied to the entire surface and fired.

発光層は単層で形成することもでき、ホール輸送性のポリビニルカルバゾール(PVK)に電子輸送性の1,3,4−オキサジアゾール誘導体(PBD)を分散させてもよい。また、30wt%のPBDを電子輸送剤として分散し、4種類の色素(TPB、クマリン6、DCM1、ナイルレッド)を適当量分散することで白色発光が得られる。ここで示した白色発光が得られる発光素子の他にも、発光層の材料を適宜選択することによって、赤色発光、緑色発光、または青色発光が得られる発光素子を作製することができる。   The light emitting layer can also be formed as a single layer, and an electron transporting 1,3,4-oxadiazole derivative (PBD) may be dispersed in hole transporting polyvinyl carbazole (PVK). Further, white light emission can be obtained by dispersing 30 wt% PBD as an electron transporting agent and dispersing an appropriate amount of four kinds of dyes (TPB, coumarin 6, DCM1, Nile red). In addition to the light-emitting element that can emit white light as shown here, a light-emitting element that can obtain red light emission, green light emission, or blue light emission can be manufactured by appropriately selecting the material of the light-emitting layer.

さらに、発光層は、一重項励起発光材料の他、金属錯体などを含む三重項励起材料を用いても良い。例えば、赤色の発光性の画素、緑色の発光性の画素及び青色の発光性の画素のうち、輝度半減時間が比較的短い赤色の発光性の画素を三重項励起発光材料で形成し、他を一重項励起発光材料で形成する。三重項励起発光材料は発光効率が良いので、同じ輝度を得るのに消費電力が少なくて済むという特徴がある。すなわち、赤色画素に適用した場合、発光素子に流す電流量が少なくて済むので、信頼性を向上させることができる。低消費電力化として、赤色の発光性の画素と緑色の発光性の画素とを三重項励起発光材料で形成し、青色の発光性の画素を一重項励起発光材料で形成しても良い。人間の視感度が高い緑色の発光素子も三重項励起発光材料で形成することで、より低消費電力化を図ることができる。   Furthermore, a triplet excitation material containing a metal complex or the like may be used for the light emitting layer in addition to a singlet excitation light emitting material. For example, among red light emitting pixels, green light emitting pixels, and blue light emitting pixels, a red light emitting pixel having a relatively short luminance half time is formed of a triplet excitation light emitting material, and the other A singlet excited luminescent material is used. The triplet excited luminescent material has a feature that the light emission efficiency is good, so that less power is required to obtain the same luminance. That is, when applied to a red pixel, the amount of current flowing through the light emitting element can be reduced, so that reliability can be improved. As a reduction in power consumption, a red light-emitting pixel and a green light-emitting pixel may be formed using a triplet excitation light-emitting material, and a blue light-emitting pixel may be formed using a singlet excitation light-emitting material. By forming a green light-emitting element having high human visibility with a triplet excited light-emitting material, power consumption can be further reduced.

三重項励起発光材料の一例としては、金属錯体をドーパントとして用いたものがあり、第三遷移系列元素である白金を中心金属とする金属錯体、イリジウムを中心金属とする金属錯体などが知られている。三重項励起発光材料としては、これらの化合物に限られることはなく、上記構造を有し、且つ中心金属に周期表の8〜10属に属する元素を有する化合物を用いることも可能である。   Examples of triplet excited luminescent materials include those using a metal complex as a dopant, and metal complexes having a third transition series element platinum as the central metal and metal complexes having iridium as the central metal are known. Yes. The triplet excited light-emitting material is not limited to these compounds, and a compound having the above structure and having an element belonging to group 8 to 10 in the periodic table as a central metal can also be used.

以上に掲げる発光層を形成する物質は一例であり、正孔注入輸送層、正孔輸送層、電子注入輸送層、電子輸送層、発光層、電子ブロック層、正孔ブロック層などの機能性の各層を適宜積層することで発光素子を形成することができる。また、これらの各層を合わせた混合層又は混合接合を形成しても良い。発光層の層構造は変化しうるものであり、特定の電子注入領域や発光領域を備えていない代わりに、もっぱらこの目的用の電極を備えたり、発光性の材料を分散させて備えたりする変形は、本発明の趣旨を逸脱しない範囲において許容されうるものである。   The substances forming the light-emitting layer listed above are examples, and functionalities such as a hole injection transport layer, a hole transport layer, an electron injection transport layer, an electron transport layer, a light emission layer, an electron block layer, and a hole block layer are included. A light emitting element can be formed by appropriately stacking each layer. Moreover, you may form the mixed layer or mixed junction which combined these each layer. The layer structure of the light-emitting layer can be changed, and instead of having a specific electron injection region or light-emitting region, it is possible to provide a modification with an electrode for this purpose or a dispersed light-emitting material. Can be permitted without departing from the spirit of the present invention.

上記のような材料で形成した発光素子は、順方向にバイアスすることで発光する。発光素子を用いて形成する表示装置の画素は、単純マトリクス方式、若しくはアクティブマトリクス方式で駆動することができる。いずれにしても、個々の画素は、ある特定のタイミングで順方向バイアスを印加して発光させることとなるが、ある一定期間は非発光状態となっている。この非発光時間に逆方向のバイアスを印加することで発光素子の信頼性を向上させることができる。発光素子では、一定駆動条件下で発光強度が低下する劣化や、画素内で非発光領域が拡大して見かけ上輝度が低下する劣化モードがあるが、順方向及び逆方向にバイアスを印加する交流的な駆動を行うことで、劣化の進行を遅くすることができ、表示装置の信頼性を向上させることができる。   A light-emitting element formed using the above materials emits light by being forward-biased. A pixel of a display device formed using a light-emitting element can be driven by a simple matrix method or an active matrix method. In any case, each pixel emits light by applying a forward bias at a specific timing, but is in a non-light emitting state for a certain period. By applying a reverse bias during this non-light emitting time, the reliability of the light emitting element can be improved. The light emitting element has a degradation mode in which the light emission intensity decreases under a constant driving condition and a degradation mode in which the non-light emitting area is enlarged in the pixel and the luminance is apparently decreased. However, alternating current that applies a bias in the forward and reverse directions By performing a typical drive, the progress of deterioration can be delayed and the reliability of the display device can be improved.

(実施の形態9)
本実施の形態では本発明を利用した表示装置の構成の1例を説明する。本実施の形態では、LDD構造を有する薄膜トランジスタ809が薄膜トランジスタの電極808を介して発光素子814に接続している。また、本実施の形態の表示装置はゲート絶縁膜を形成し、ドーピングを行った後、新たに発光素子の光が表示装置外に出る際の光路上に形成する開口部を形成する為のマスクを形成してエッチングを行って得られる構成である。
(Embodiment 9)
In this embodiment, an example of a structure of a display device using the present invention will be described. In this embodiment mode, a thin film transistor 809 having an LDD structure is connected to the light-emitting element 814 through an electrode 808 of the thin film transistor. In addition, the display device of this embodiment forms a gate insulating film, performs doping, and then newly forms a mask for forming an opening formed on the optical path when light from the light emitting element goes out of the display device. It is the structure obtained by forming and etching.

図16(A)は第1の電極810が透光性を有する導電膜により形成されており、基板800側に発光層812より発せられた光が取り出される構造である。なお815は対向基板であり、発光素子814が形成された後、シール剤などを用い、基板800に固着される。対向基板815と素子との間に透光性を有する樹脂816等を充填し、封止することによって発光素子814が水分により劣化することをさらに低減させる事ができる。また、樹脂816が吸湿性を有していることが望ましい。さらに樹脂816中に透光性の高い乾燥剤を分散させるとさらに水分の影響を抑えることが可能になるためさらに望ましい形態である。   FIG. 16A illustrates a structure in which the first electrode 810 is formed using a light-transmitting conductive film, and light emitted from the light-emitting layer 812 is extracted to the substrate 800 side. Note that reference numeral 815 denotes a counter substrate, which is fixed to the substrate 800 using a sealant or the like after the light emitting element 814 is formed. By filling a light-transmitting resin 816 or the like between the counter substrate 815 and the element and sealing, the light-emitting element 814 can be further prevented from being deteriorated by moisture. Further, it is desirable that the resin 816 has a hygroscopic property. Further, when a desiccant with high translucency is dispersed in the resin 816, the influence of moisture can be further suppressed, which is a more desirable form.

図16(B)は第1の電極810と第2の電極813両方が透光性を有する導電膜により形成されており、基板800及び対向基板815の両方に光を取り出すことが可能な構成となっている。また、この構成では基板800と対向基板815の外側に偏光板817を設けることによって画面が透けてしまうことを防ぐことができ、視認性が向上する。偏光板817の外側には保護フィルム818を設けると良い。このような構成において多重干渉により視野角依存が発生すると、上方に射出した光と下方に射出した光の色がずれてしまう可能性もあるが、本発明の作製方法により作成すれば、このような問題を緩和することが可能な表示装置を簡便に精度良く作成することが可能となる。   FIG. 16B illustrates a structure in which both the first electrode 810 and the second electrode 813 are formed using a light-transmitting conductive film, and light can be extracted to both the substrate 800 and the counter substrate 815. It has become. Further, in this structure, by providing the polarizing plate 817 outside the substrate 800 and the counter substrate 815, it is possible to prevent the screen from being seen through, and visibility is improved. A protective film 818 may be provided outside the polarizing plate 817. If viewing angle dependence occurs due to multiple interference in such a configuration, the color of the light emitted upward and the light emitted downward may shift, but if created by the production method of the present invention, It is possible to easily and accurately produce a display device that can alleviate such problems.

本発明のを用いることで、良好な表示を提供し、信頼性の高い製品を簡便に精度良く作成することが可能となる。   By using the present invention, it is possible to provide a good display and to easily produce a highly reliable product with high accuracy.

(実施の形態10)
本実施の形態では、画素回路、保護回路及びそれらの動作について説明する。
(Embodiment 10)
In this embodiment mode, a pixel circuit, a protection circuit, and operations thereof will be described.

図17(A)に示す画素は、列方向に信号線1410及び電源線1411、1412、行方向に走査線1414が配置される。また、スイッチング用TFT1401、駆動用TFT1403、電流制御用TFT1404、容量素子1402及び発光素子1405を有する。   In the pixel shown in FIG. 17A, a signal line 1410 and power supply lines 1411 and 1412 are arranged in the column direction, and a scanning line 1414 is arranged in the row direction. The pixel further includes a switching TFT 1401, a driving TFT 1403, a current control TFT 1404, a capacitor element 1402, and a light emitting element 1405.

図17(C)に示す画素は、TFT1403のゲート電極が、行方向に配置された電源線1412に接続される点が異なっており、それ以外は図17(A)に示す画素と同じ構成である。つまり、図17(A)(C)に示す両画素は、同じ等価回路図を示す。しかしながら、行方向に電源線1412が配置される場合(図17(A))と、列方向に電源線1412が配置される場合(図17(C))とでは、各電源線は異なるレイヤーの導電膜で形成される。ここでは、駆動用TFT1403のゲート電極が接続される配線に注目し、これらを作製するレイヤーが異なることを表すために、図17(A)(C)として分けて記載する。   The pixel shown in FIG. 17C is different from the pixel shown in FIG. 17A except that the gate electrode of the TFT 1403 is connected to the power supply line 1412 arranged in the row direction. is there. That is, both pixels shown in FIGS. 17A and 17C show the same equivalent circuit diagram. However, in the case where the power supply line 1412 is arranged in the row direction (FIG. 17A) and in the case where the power supply line 1412 is arranged in the column direction (FIG. 17C), each power supply line has a different layer. It is formed of a conductive film. Here, attention is paid to the wiring to which the gate electrode of the driving TFT 1403 is connected, and FIGS. 17A and 17C are shown separately to show that the layers for producing these are different.

図17(A)(C)に示す画素の特徴として、画素内にTFT1403、1404が直列に接続されており、TFT1403のチャネル長L(1403)、チャネル幅W(1403)、TFT1404のチャネル長L(1404)、チャネル幅W(1404)は、L(1403)/W(1403):L(1404)/W(1404)=5〜6000:1を満たすように設定するとよい。   17A and 17C, TFTs 1403 and 1404 are connected in series in the pixel. The channel length L (1403), the channel width W (1403) of the TFT 1403, and the channel length L of the TFT 1404 (1404) and the channel width W (1404) may be set to satisfy L (1403) / W (1403): L (1404) / W (1404) = 5 to 6000: 1.

なお、TFT1403は、飽和領域で動作し発光素子1405に流れる電流値を制御する役目を有し、TFT1404は線形領域で動作し発光素子1405に対する電流の供給を制御する役目を有する。両TFTは同じ導電型を有していると作製工程上好ましく、本実施の形態ではnチャネル型TFTとして形成する。またTFT1403には、エンハンスメント型だけでなく、ディプリーション型のTFTを用いてもよい。上記構成を有する本発明は、TFT1404が線形領域で動作するために、TFT1404のVgsの僅かな変動は、発光素子1405の電流値に影響を及ぼさない。つまり、発光素子1405の電流値は、飽和領域で動作するTFT1403により決定することができる。上記構成により、TFTの特性バラツキに起因した発光素子の輝度ムラを改善して、画質を向上させた表示装置を提供することができる。   Note that the TFT 1403 operates in a saturation region and has a role of controlling a current value flowing through the light emitting element 1405, and the TFT 1404 has a role of controlling a current supply to the light emitting element 1405 by operating in a linear region. Both TFTs preferably have the same conductivity type in terms of manufacturing process, and in this embodiment mode, they are formed as n-channel TFTs. The TFT 1403 may be a depletion type TFT as well as an enhancement type. In the present invention having the above structure, since the TFT 1404 operates in a linear region, a slight change in Vgs of the TFT 1404 does not affect the current value of the light emitting element 1405. That is, the current value of the light emitting element 1405 can be determined by the TFT 1403 operating in the saturation region. With the above structure, it is possible to provide a display device in which luminance unevenness of a light-emitting element due to variation in TFT characteristics is improved and image quality is improved.

図17(A)〜(D)に示す画素において、TFT1401は、画素に対するビデオ信号の入力を制御するものであり、TFT1401がオンとなると、画素内にビデオ信号が入力される。すると、容量素子1402にそのビデオ信号の電圧が保持される。なお図17(A)(C)には、容量素子1402を設けた構成を示したが、本発明はこれに限定されず、ビデオ信号を保持する容量がゲート容量などでまかなうことが可能な場合には、容量素子1402を設けなくてもよい。   In the pixels shown in FIGS. 17A to 17D, a TFT 1401 controls input of a video signal to the pixel. When the TFT 1401 is turned on, a video signal is input into the pixel. Then, the voltage of the video signal is held in the capacitor element 1402. Note that FIGS. 17A and 17C illustrate the structure in which the capacitor 1402 is provided; however, the present invention is not limited to this, and the capacity for holding a video signal can be covered by a gate capacity or the like. In this case, the capacitor 1402 is not necessarily provided.

図17(B)に示す画素は、TFT1406と走査線1415を追加している以外は、図17(A)に示す画素構成と同じである。同様に、図17(D)に示す画素は、TFT1406と走査線1415を追加している以外は、図17(C)に示す画素構成と同じである。   The pixel shown in FIG. 17B has the same pixel structure as that shown in FIG. 17A except that a TFT 1406 and a scanning line 1415 are added. Similarly, the pixel illustrated in FIG. 17D has the same pixel structure as that illustrated in FIG. 17C except that a TFT 1406 and a scanning line 1415 are added.

TFT1406は、新たに配置された走査線1415によりオン又はオフが制御される。TFT1406がオンとなると、容量素子1402に保持された電荷は放電し、TFT1404がオフとなる。つまり、TFT1406の配置により、強制的に発光素子1405に電流が流れない状態を作ることができる。そのためTFT1406を消去用TFTと呼ぶことができる。従って、図17(B)(D)の構成は、全ての画素に対する信号の書き込みを待つことなく、書き込み期間の開始と同時又は直後に点灯期間を開始することができるため、デューティ比を向上することが可能となる。   The TFT 1406 is controlled to be turned on or off by a newly arranged scanning line 1415. When the TFT 1406 is turned on, the charge held in the capacitor element 1402 is discharged, and the TFT 1404 is turned off. That is, the arrangement of the TFT 1406 can forcibly create a state where no current flows through the light-emitting element 1405. Therefore, the TFT 1406 can be called an erasing TFT. Accordingly, the configurations in FIGS. 17B and 17D can improve the duty ratio because the lighting period can be started simultaneously with or immediately after the start of the writing period without waiting for signal writing to all the pixels. It becomes possible.

図17(E)に示す画素は、列方向に信号線1410、電源線1411、行方向に走査線1414が配置される。また、スイッチング用TFT1401、駆動用TFT1403、容量素子1402及び発光素子1405を有する。図17(F)に示す画素は、TFT1406と走査線1415を追加している以外は、図17(E)に示す画素構成と同じである。なお、図17(F)の構成も、TFT1406の配置により、デューティ比を向上することが可能となる。   In the pixel illustrated in FIG. 17E, a signal line 1410, a power supply line 1411 are arranged in the column direction, and a scanning line 1414 is arranged in the row direction. Further, the pixel includes a switching TFT 1401, a driving TFT 1403, a capacitor element 1402, and a light emitting element 1405. The pixel illustrated in FIG. 17F has the same pixel structure as that illustrated in FIG. 17E except that a TFT 1406 and a scanning line 1415 are added. Note that the duty ratio can also be improved in the structure of FIG.

以上のように、多様な画素回路を採用することができる。特に、非晶質半導体層から薄膜トランジスタを形成する場合、駆動用TFTの半導体層を大きくすると好ましい。そのため、上記画素回路において、発光層からの光が封止基板側から射出する上面発光型とすると好ましい。   As described above, various pixel circuits can be employed. In particular, when a thin film transistor is formed from an amorphous semiconductor layer, it is preferable to increase the semiconductor layer of the driving TFT. Therefore, it is preferable that the pixel circuit be a top emission type in which light from the light emitting layer is emitted from the sealing substrate side.

このようなアクティブマトリクス型の表示装置は、画素密度が増えた場合、各画素にTFTが設けられているため低電圧駆動でき、有利であると考えられている。   Such an active matrix display device is considered to be advantageous when the pixel density increases, because each pixel is provided with a TFT and can be driven at a low voltage.

本実施の形態では、一画素に各TFTが設けられるアクティブマトリクス型の表示装置について説明したが、一列毎にTFTが設けられるパッシブマトリクス型の表示装置を形成することもできる。パッシブマトリクス型の表示装置は、各画素にTFTが設けられていないため、高開口率となる。発光が発光層の両側へ射出する表示装置の場合、パッシブマトリクス型の表示装置を用いる透過率が高まる。   In this embodiment mode, an active matrix display device in which each TFT is provided with each TFT has been described; however, a passive matrix display device in which a TFT is provided for each column can also be formed. A passive matrix display device has a high aperture ratio because a TFT is not provided for each pixel. In the case of a display device in which light emission is emitted to both sides of the light-emitting layer, the transmittance using a passive matrix display device is increased.

これらのような画素回路を有する表示装置は、視野角依存性が良好であり、薄膜トランジスタの特性を保つことができる上、各々の特徴を有する表示装置とすることができる。また、本発明の作製方法を適用することでこのような表示装置を簡便に精度良く作成することが可能となる。   A display device having such a pixel circuit has good viewing angle dependency, can maintain characteristics of a thin film transistor, and can have a display device having each characteristic. In addition, by applying the manufacturing method of the present invention, such a display device can be easily and accurately manufactured.

続いて、図17(E)に示す等価回路を用い、走査線及び信号線に保護回路としてダイオードを設ける場合について説明する。   Next, the case where a diode is provided as a protective circuit in the scan line and the signal line will be described using the equivalent circuit illustrated in FIG.

図18には、画素部1500にTFT1401、1403、容量素子1402、発光素子1405が設けられている。信号線1410には、ダイオード1561と1562が設けられている。ダイオード1561と1562は、TFT1401又は1403と同様に、上記実施の形態に基づき作製され、ゲート電極、半導体層、ソース電極及びドレイン電極等を有する。ダイオード1561と1562は、ゲート電極と、ドレイン電極又はソース電極とを接続することによりダイオードとして動作させている。   In FIG. 18, TFTs 1401 and 1403, a capacitor element 1402, and a light emitting element 1405 are provided in the pixel portion 1500. The signal line 1410 is provided with diodes 1561 and 1562. Similarly to the TFTs 1401 and 1403, the diodes 1561 and 1562 are manufactured based on the above embodiment mode and include a gate electrode, a semiconductor layer, a source electrode, a drain electrode, and the like. The diodes 1561 and 1562 operate as diodes by connecting a gate electrode and a drain electrode or a source electrode.

ダイオードと接続する共通電位線1554、1555はゲート電極と同じレイヤーに形成している。従って、ダイオードのソース電極又はドレイン電極と接続するには、ゲート絶縁膜にコンタクトホールを形成する必要がある。   Common potential lines 1554 and 1555 connected to the diode are formed in the same layer as the gate electrode. Therefore, in order to connect to the source electrode or drain electrode of the diode, it is necessary to form a contact hole in the gate insulating film.

走査線1414に設けられるダイオードも同様な構成である。   A diode provided in the scan line 1414 has a similar structure.

このように、入力段に設けられる保護ダイオードを同時に形成することができる。なお、保護ダイオードを形成する位置は、これに限定されず、駆動回路と画素との間に設けることもできる。   Thus, the protection diode provided in the input stage can be formed at the same time. Note that the position where the protective diode is formed is not limited to this, and the protective diode can be provided between the driver circuit and the pixel.

このような保護回路を有する本発明の表示装置は、視野角依存性が良好であり、薄膜トランジスタの特性を保つことができる上、表示装置としての信頼性も高めることが可能となる。また、本発明の作製方法を適用することでこのような表示装置を簡便に精度良く作成することが可能となる。   The display device of the present invention having such a protection circuit has good viewing angle dependency, can maintain the characteristics of the thin film transistor, and can also improve the reliability as a display device. In addition, by applying the manufacturing method of the present invention, such a display device can be easily and accurately manufactured.

(実施の形態11)
本発明により作成された表示装置の構成について図19、図20を参照して説明する。図1乃至図4の断面図は図19、図20のB−Cに相当する。本発明の表示装置は、ソース線Sx(xは自然数、1≦x≦m)と、ゲート線Gy(yは自然数、1≦y≦n)が絶縁体を介して交差する領域に複数の素子を含む画素10を複数有する(図19(A)参照)。画素10は、発光素子13と、容量素子16と、2つのトランジスタとを有する。2つのトランジスタのうち、1つは画素10に対するビデオ信号の入力を制御するスイッチング用トランジスタ11(以下TFT11と表記)であり、もう1つは発光素子13の点灯と非点灯を制御する駆動用トランジスタ12(以下TFT12と表記)である。TFT11、12は電界効果トランジスタであり、ゲート電極、ソース電極、ドレイン電極の3つの端子を有する。
(Embodiment 11)
The structure of a display device created according to the present invention will be described with reference to FIGS. The cross-sectional views in FIGS. 1 to 4 correspond to B-C in FIGS. 19 and 20. The display device of the present invention includes a plurality of elements in a region where the source line Sx (x is a natural number, 1 ≦ x ≦ m) and the gate line Gy (y is a natural number, 1 ≦ y ≦ n) intersect via an insulator. The pixel 10 including a plurality of pixels is included (see FIG. 19A). The pixel 10 includes a light emitting element 13, a capacitor element 16, and two transistors. Of the two transistors, one is a switching transistor 11 (hereinafter referred to as TFT 11) that controls input of a video signal to the pixel 10, and the other is a driving transistor that controls lighting and non-lighting of the light emitting element 13. 12 (hereinafter referred to as TFT 12). The TFTs 11 and 12 are field effect transistors and have three terminals of a gate electrode, a source electrode, and a drain electrode.

TFT11のゲート電極はゲート線Gyに接続し、ソース電極及びドレイン電極の一方はソース線Sxに接続し、他方はTFT12のゲート電極に接続する。TFT12のソース電極及びドレイン電極の一方は電源線Vx(xは自然数、1≦x≦m)を介して第1の電源17に接続し、他方は発光素子13の画素電極に接続する。発光素子13の対向電極は第2の電源18に接続する。容量素子16はTFT12のゲート電極とソース電極の間に設けられる。TFT11、12の導電型は制約されず、N型とP型のどちらの導電型でもよいが、図示する構成では、TFT11はN型、TFT12がP型の場合を示す。第1の電源17の電位と第2の電源18の電位も特に制約されないが、発光素子13に順方向バイアス又は逆方向バイアスの電圧が印加されるように、互いに異なる電位に設定する。   The gate electrode of the TFT 11 is connected to the gate line Gy, one of the source electrode and the drain electrode is connected to the source line Sx, and the other is connected to the gate electrode of the TFT 12. One of the source electrode and the drain electrode of the TFT 12 is connected to the first power supply 17 through the power supply line Vx (x is a natural number, 1 ≦ x ≦ m), and the other is connected to the pixel electrode of the light emitting element 13. The counter electrode of the light emitting element 13 is connected to the second power source 18. The capacitive element 16 is provided between the gate electrode and the source electrode of the TFT 12. The conductivity types of the TFTs 11 and 12 are not limited, and may be either N-type or P-type. However, in the illustrated configuration, the TFT 11 is N-type and the TFT 12 is P-type. The potential of the first power supply 17 and the potential of the second power supply 18 are not particularly limited, but are set to different potentials so that a forward bias voltage or a reverse bias voltage is applied to the light emitting element 13.

次に、上記構成を有する画素10を図20に示す。TFT11、12、容量素子16、発光素子13の画素電極に相当する第1の電極19、発光層33が第1の電極19に接している部分(隔壁開口部)1及び水素化膜、ゲート絶縁膜、第2の下地絶縁膜の3層に形成された開口部2を示す。なお、開口部2の内側端部は理想的には隔壁開口部1の内側端部より外側に設けられることが望ましいが、レイアウト上困難な場合には内側に設けられていても一定の効果をえることが可能である。   Next, FIG. 20 shows a pixel 10 having the above structure. TFT 11, 12, capacitive element 16, first electrode 19 corresponding to the pixel electrode of light-emitting element 13, portion (partition opening) 1 where light-emitting layer 33 is in contact with first electrode 19, hydrogenated film, gate insulation An opening 2 formed in three layers of a film and a second base insulating film is shown. Note that the inner end of the opening 2 is ideally provided outside the inner end of the partition opening 1, but if the layout is difficult, a certain effect can be obtained even if it is provided inside. Is possible.

続いて、A−B−Cに対応する断面構造を図19(B)に示す。ガラスや石英などの絶縁表面を有する基板20上にTFT11、12、発光素子13、容量素子16が設けられている。   Subsequently, a cross-sectional structure corresponding to A-B-C is illustrated in FIG. TFTs 11 and 12, a light emitting element 13, and a capacitor element 16 are provided on a substrate 20 having an insulating surface such as glass or quartz.

発光素子13は、第1の電極19、発光層33、第2の電極34の積層体に相当する。第1の電極19、第2の電極34の両者が透光性を有する場合、発光素子13は、第1の電極19に向かう方向と、第2の電極34に向かう方向に光を発する。つまり発光素子13は両面出射を行う。また、第1の電極19、第2の電極の一方が透光性を有し、他方が遮光性を有する場合、発光素子13は第1の電極19に向かう方向のみか、第2の電極34に向かう方向のみに光を発する。つまり発光素子13は上面出射又は下面出射を行う。図19(B)は、発光素子13が下面出射を行う場合の断面構造を示す。   The light emitting element 13 corresponds to a stacked body of the first electrode 19, the light emitting layer 33, and the second electrode 34. When both the first electrode 19 and the second electrode 34 have translucency, the light emitting element 13 emits light in a direction toward the first electrode 19 and a direction toward the second electrode 34. That is, the light emitting element 13 performs double-sided emission. In addition, when one of the first electrode 19 and the second electrode has a light-transmitting property and the other has a light-shielding property, the light-emitting element 13 is only in the direction toward the first electrode 19 or the second electrode 34. Emits light only in the direction toward. That is, the light emitting element 13 performs top emission or bottom emission. FIG. 19B shows a cross-sectional structure in the case where the light-emitting element 13 performs bottom emission.

容量素子16は、TFT12のゲート電極とソース電極の間に配置され、当該TFT12のゲート・ソース間電圧を保持する。容量素子16は、TFT11、12が含む半導体層と同じ層に設けられた半導体層21と、TFT11、12のゲート電極と同じ層に設けられた導電層22a、22b(以下総称して導電層22と表記)と、半導体層21と導電層22の間の絶縁層により容量を形成する点を特徴とする。また、容量素子16はTFT11、12のゲート電極と同じ層に設けられた導電層22と、TFT11、12のソース電極及びドレイン電極に接続する導電層24〜27と同じ層に設けられた導電層23と、導電層22と導電層23の間の絶縁層により容量を形成する点を特徴とする。上記特徴により、容量素子16はTFT12のゲート・ソース間電圧を保持するのに十分な容量値を得ることができる。また、容量素子16は、電源線を構成する導電層の下部に設けられており、そのために、容量素子16の配置による開口率の減少は生じない。   The capacitive element 16 is disposed between the gate electrode and the source electrode of the TFT 12 and holds the gate-source voltage of the TFT 12. The capacitive element 16 includes a semiconductor layer 21 provided in the same layer as the semiconductor layer included in the TFTs 11 and 12, and conductive layers 22a and 22b provided in the same layer as the gate electrodes of the TFTs 11 and 12 (hereinafter collectively referred to as the conductive layer 22). And a capacitor is formed by an insulating layer between the semiconductor layer 21 and the conductive layer 22. The capacitive element 16 includes a conductive layer 22 provided in the same layer as the gate electrodes of the TFTs 11 and 12, and a conductive layer provided in the same layer as the conductive layers 24 to 27 connected to the source electrode and the drain electrode of the TFTs 11 and 12. 23, and a capacitor is formed by an insulating layer between the conductive layer 22 and the conductive layer 23. With the above characteristics, the capacitor 16 can obtain a capacitance value sufficient to hold the gate-source voltage of the TFT 12. In addition, the capacitive element 16 is provided below the conductive layer constituting the power supply line, and therefore, the aperture ratio is not reduced by the arrangement of the capacitive element 16.

また、TFT11、12のソース・ドレイン配線に相当する導電層23〜27の厚さは、500乃至2000nm、好ましくは500乃至1300nmである点を特徴とする。導電層23〜27は、ソース線Sxや電源線Vxを構成しているため、上記特徴のように、導電層23〜27の膜厚を厚くすることで、電圧降下による影響を抑制することができる。なお、導電層23〜27を厚くすると配線抵抗を小さくすることができるが、逆に、導電層23〜27を厚くしすぎると、パターン加工を正確に行うことが困難になったり、表面の凸凹が問題になったりする。つまり、導電層23〜27の厚さは、配線抵抗と、パターン加工のし易さと表面の凸凹の影響とを考慮して、上記の範囲内で決定するとよい。   The conductive layers 23 to 27 corresponding to the source / drain wirings of the TFTs 11 and 12 have a thickness of 500 to 2000 nm, preferably 500 to 1300 nm. Since the conductive layers 23 to 27 constitute the source line Sx and the power supply line Vx, the influence of the voltage drop can be suppressed by increasing the film thickness of the conductive layers 23 to 27 as described above. it can. If the conductive layers 23 to 27 are thickened, the wiring resistance can be reduced. Conversely, if the conductive layers 23 to 27 are too thick, it becomes difficult to perform pattern processing accurately, or the surface is uneven. Becomes a problem. That is, the thickness of the conductive layers 23 to 27 is preferably determined within the above range in consideration of the wiring resistance, the ease of pattern processing, and the influence of surface irregularities.

酸化珪素に不純物をドーピングした際のエッチングレートの変化について図21に示す。   FIG. 21 shows a change in etching rate when silicon oxide is doped with impurities.

図21はTEOS(テトラエトキシシラン)/O2の混合ガスを用いてプラズマCVDにより形成した酸化珪素膜を、0.5%の希フッ酸によりエッチングした結果である。○が何もドーピングを行っていない酸化硅素膜、●がホウ素をドーピングした酸化硅素膜、■がリンをドーピングした酸化硅素膜の結果を表している。ドーピングを行った際のドーズ量は原子換算でリンが1.5×1015atoms/cm2、ボロンが0.8〜1.6×1015atoms/cm2とした。また、リファレンスには不純物のドーピングは行っていない。 FIG. 21 shows the result of etching a silicon oxide film formed by plasma CVD using a mixed gas of TEOS (tetraethoxysilane) / O 2 with 0.5% diluted hydrofluoric acid. The circles indicate the results of the silicon oxide film without any doping, the solid circles indicate the boron oxide films doped with boron, and the solid diamonds indicate the results of the silicon oxide films doped with phosphorus. The dose amount when doping was performed was 1.5 × 10 15 atoms / cm 2 for phosphorus and 0.8 to 1.6 × 10 15 atoms / cm 2 for boron. The reference is not doped with impurities.

この結果、リンをドーピングした酸化珪素膜のエッチング速度は16nm/min、ボロンをドーピングした酸化珪素膜のエッチング速度は9nm/min、不純物のドーピングを行っていないリファレンスの酸化珪素膜のエッチング速度は5nm/minとなり、リンをドーピングした酸化珪素膜のエッチング速度はリファレンスの酸化珪素膜の約3倍、ボロンをドーピングした酸化珪素膜のエッチング速度はリファレンスの酸化珪素膜の約2倍となった。   As a result, the etching rate of the silicon oxide film doped with phosphorus is 16 nm / min, the etching rate of the silicon oxide film doped with boron is 9 nm / min, and the etching rate of the reference silicon oxide film not doped with impurities is 5 nm. The etching rate of the silicon oxide film doped with phosphorus was about three times that of the reference silicon oxide film, and the etching rate of the silicon oxide film doped with boron was about twice that of the reference silicon oxide film.

このように酸化珪素膜にこれらの不純物をドーピングすることによって、そのエッチング速度を大きく異ならせることが可能となる。   Thus, by doping these impurities into the silicon oxide film, the etching rate can be greatly varied.

表示装置の作成工程を示す図。The figure which shows the preparation process of a display apparatus. 表示装置の作成工程を示す図。The figure which shows the preparation process of a display apparatus. 表示装置の作成工程を示す図。The figure which shows the preparation process of a display apparatus. 表示装置の作成工程を示す図。The figure which shows the preparation process of a display apparatus. 表示装置の作成工程を示す図。The figure which shows the preparation process of a display apparatus. 表示装置の作成工程を示す図。The figure which shows the preparation process of a display apparatus. 表示装置の作成工程を示す図。The figure which shows the preparation process of a display apparatus. 表示装置の作成工程を示す図。The figure which shows the preparation process of a display apparatus. 表示装置の作成工程を示す図。The figure which shows the preparation process of a display apparatus. 表示装置の作成工程を示す図。The figure which shows the preparation process of a display apparatus. 表示装置の作成工程を示す図。The figure which shows the preparation process of a display apparatus. 本発明の表示装置の作製方法を用いて作成された表示装置の例示。6 illustrates an example of a display device manufactured using the method for manufacturing a display device of the present invention. 本発明の表示装置の作製方法を用いて作成された表示装置の例示。6 illustrates an example of a display device manufactured using the method for manufacturing a display device of the present invention. 本発明の表示装置の作製方法を用いて作成されたパネルモジュールの一例。An example of the panel module produced using the manufacturing method of the display apparatus of this invention. 本発明の表示装置の作製方法を用いて作成された電子機器の例示。6 illustrates an electronic device manufactured using the method for manufacturing a display device of the present invention. 本発明を使用して作成する表示装置の例示。6 illustrates an example of a display device created using the present invention. 画素回路の例示。An example of a pixel circuit. 保護回路の例示。An example of a protection circuit. 本発明の表示装置の作製方法を用いて作成された表示装置の例示。6 illustrates an example of a display device manufactured using the method for manufacturing a display device of the present invention. 本発明の表示装置の作製方法を用いて作成された表示装置の上面図の例示。FIG. 6 illustrates an example of a top view of a display device manufactured using the method for manufacturing a display device of the present invention. ドープ量とエッチングレートDope amount and etching rate

符号の説明Explanation of symbols

100 基板
101 下地絶縁膜
102 下地絶縁膜
103 半導体層
104 ゲート絶縁膜
105 ゲート電極
106 マスク
107 層間絶縁膜
108 マスク
109 開口部
110 配線
111 層間絶縁膜
112 電極
113 隔壁
114 発光層
115 電極
116 エッチングストッパー膜
117 水素化膜
118 エッチングストッパー膜
119 水素化膜
200 配線
201 電極
202 エッチングストッパー膜
203 水素化膜
204 エッチングストッパー膜
205 水素化膜
206 ゲート絶縁膜
207 ゲート絶縁膜
300 電極
301 配線
302 エッチングストッパー膜
303 水素化膜
304 エッチングストッパー膜
305 水素化膜
306 ゲート絶縁膜
307 ゲート絶縁膜
400 基板
401 下地絶縁膜
402 下地絶縁膜
403 半導体層
404 ゲート絶縁膜
406 マスク
407 開口部
408 層間絶縁膜
409 配線
410 電極
411 隔壁
412 発光層
413 電極
414 エッチングストッパー膜
405 ゲート電極
415 水素化膜
416 エッチングストッパー膜
417 水素化膜
500 電極
501 配線
502 エッチングストッパー膜
503 水素化膜
504 エッチングストッパー膜
505 水素化膜
600 基板
601 下地絶縁膜
602 下地絶縁膜
603 半導体層
604 ゲート絶縁膜
606 マスク
607 開口部
209 配線
610 電極
611 隔壁
612 発光層
613 電極
608 層間絶縁膜
614 エッチングストッパー膜
605 ゲート電極
615 水素化膜
616 エッチングストッパー膜
617 水素化膜
700 電極
701 配線
709 配線
702 エッチングストッパー膜
703 水素化膜
704 エッチングストッパー膜
705 水素化膜
900 基板
901 下地絶縁膜
902 下地絶縁膜
903 半導体層
905 ゲート絶縁膜
906 ゲート電極
908 導電膜
909 導電膜
910 マスク
912 マスク
904 半導体層
913 水素化膜
914 層間絶縁膜
915 マスク
916 開口部
917 配線
924 ゲート電極
925 ゲート絶縁膜
926 水素化膜
950 基板
949 ゲート電極
951 ゲート絶縁膜
952 ゲート絶縁膜
953 半導体層
954 チャネル保護膜
955 層間絶縁膜
956 開口部
957 ゲート絶縁膜
4006 対向基板
4001 基板
4002 画素部
4003 信号処理回路
4004 走査線駆動回路
4005 シール剤
4020 信号線駆動回路
4001 基板
4016 接続端子
4018 フレキシブルプリントサーキット(FPC)
2001 筐体
2003 表示部
2004 スピーカー部
2101 本体
2102 筐体
2103 表示部
2104 音声入力部
2105 音声出力部
2106 操作キー
2108 アンテナ
2201 本体
2202 筐体
2203 表示部
2204 キーボード
2205 外部接続ポート
2206 ポインティングマウス
2301 本体
2302 表示部
2303 スイッチ
2304 操作キー
2305 赤外線ポート
2401 筐体
2402 表示部
2403 スピーカー部
2404 操作キー
2405 記録媒体挿入部
809 薄膜トランジスタ
808 電極
814 発光素子
810 電極
800 基板
812 発光層
815 対向基板
816 樹脂
813 電極
817 偏光板
818 保護フィルム
1410 信号線
1411 電源線
1414 走査線
1401 スイッチング用TFT
1403 駆動用TFT
1404 電流制御用TFT
1402 容量素子
1405 発光素子
1412 電源線
1406 発光素子
1401 TFT
1406 TFT
1415 走査線
406 TFT
1500 画素部
1561 ダイオード
1554 共通電位線
1414 走査線
10 画素
13 発光素子
16 容量素子
11 スイッチング用トランジスタ
11 TFT
12 駆動用トランジスタ
12 TFT
11 TFT
12 TFT
17 電源
18 電源
19 導電層
33 発光層
1 部分(隔壁開口部)
2 開口部
1 隔壁開口部
20 基板
13 発光素子
19 電極
33 発光層
34 電極
16 容量素子
21 半導体層
22a 導電層
22 導電層
24 導電層
23 導電層
100 Substrate 101 Base insulating film 102 Base insulating film 103 Semiconductor layer 104 Gate insulating film 105 Gate electrode 106 Mask 107 Interlayer insulating film 108 Mask 109 Opening 110 Wiring 111 Interlayer insulating film 112 Electrode 113 Partition wall 114 Light emitting layer 115 Electrode 116 Etching stopper film 117 Hydrogenated film 118 Etching stopper film 119 Hydrogenated film 200 Wiring 201 Electrode 202 Etching stopper film 203 Hydrogenated film 204 Etching stopper film 205 Hydrogenated film 206 Gate insulating film 207 Gate insulating film 300 Electrode 301 Wiring 302 Etching stopper film 303 Hydrogen Etching stopper film 305 Hydrogenation film 306 Gate insulating film 307 Gate insulating film 400 Substrate 401 Underlying insulating film 402 Underlying insulating film 403 Semiconductor layer 404 G insulating film 406 mask 407 opening 408 interlayer insulating film 409 wiring 410 electrode 411 partition wall 412 light emitting layer 413 electrode 414 etching stopper film 405 gate electrode 415 hydrogenated film 416 etching stopper film 417 hydrogenated film 500 electrode 501 wiring 502 etching stopper film 503 Hydrogenated film 504 Etching stopper film 505 Hydrogenated film 600 Substrate 601 Underlying insulating film 602 Underlying insulating film 603 Semiconductor layer 604 Gate insulating film 606 Mask 607 Opening 209 Wiring 610 Electrode 611 Partition 612 Light emitting layer 613 Electrode 608 Interlayer insulating film 614 Etching stopper film 605 Gate electrode 615 Hydrogenated film 616 Etching stopper film 617 Hydrogenated film 700 Electrode 701 Wiring 709 Wiring 702 Etching stopper film 703 Hydrogen Etching stopper film 705 Hydrogenated film 900 Substrate 901 Underlying insulating film 902 Underlying insulating film 903 Semiconductor layer 905 Gate insulating film 906 Gate electrode 908 Conductive film 909 Conductive film 910 Mask 912 Mask 904 Semiconductor layer 913 Hydrogenated film 914 Interlayer insulating Film 915 mask 916 opening 917 wiring 924 gate electrode 925 gate insulating film 926 hydrogenated film 950 substrate 949 gate electrode 951 gate insulating film 952 gate insulating film 953 semiconductor layer 954 channel protective film 955 interlayer insulating film 956 opening 957 gate insulating film 4006 Counter substrate 4001 Substrate 4002 Pixel portion 4003 Signal processing circuit 4004 Scan line driver circuit 4005 Sealant 4020 Signal line driver circuit 4001 Substrate 4016 Connection terminal 4018 Flexible printed circuit (FPC)
2001 Housing 2003 Display unit 2004 Speaker unit 2101 Main unit 2102 Housing 2103 Display unit 2104 Audio input unit 2105 Audio output unit 2106 Operation key 2108 Antenna 2201 Main unit 2202 Housing 2203 Display unit 2204 Keyboard 2205 External connection port 2206 Pointing mouse 2301 Main unit 2302 Display unit 2303 Switch 2304 Operation key 2305 Infrared port 2401 Case 2402 Display unit 2403 Speaker unit 2404 Operation key 2405 Recording medium insertion unit 809 Thin film transistor 808 Electrode 814 Light emitting element 810 Electrode 800 Substrate 812 Light emitting layer 815 Counter substrate 816 Resin 813 Electrode 817 Polarization Plate 818 Protective film 1410 Signal line 1411 Power line 1414 Scan line 1401 Switching TFT
1403 Driving TFT
1404 Current control TFT
1402 Capacitor element 1405 Light emitting element 1412 Power supply line 1406 Light emitting element 1401 TFT
1406 TFT
1415 Scan line 406 TFT
1500 pixel portion 1561 diode 1554 common potential line 1414 scanning line 10 pixel 13 light emitting element 16 capacitor element 11 switching transistor 11 TFT
12 Driving transistor 12 TFT
11 TFT
12 TFT
17 Power supply 18 Power supply 19 Conductive layer 33 Light emitting layer 1 portion (partition opening)
2 Opening 1 Partition opening 20 Substrate 13 Light emitting element 19 Electrode 33 Light emitting layer 34 Electrode 16 Capacitance element 21 Semiconductor layer 22a Conductive layer 22 Conductive layer 24 Conductive layer 23 Conductive layer

Claims (8)

基板上に形成された第1の下地絶縁膜と、前記第1の下地絶縁膜上に形成された第2の下地絶縁膜と、を有するエレクトロルミネッセンス表示装置の作製方法であって、
前記第2の下地絶縁膜上の第1の領域に、半導体層、ゲート絶縁膜、及びゲート電極が順次積層された積層構造を形成するとともに、前記第2の下地絶縁膜上の第2の領域に前記ゲート絶縁膜を形成し、
前記第1の領域の前記ゲート絶縁膜及び前記半導体層と、前記第2の領域の前記ゲート絶縁膜及び前記第の下地絶縁膜と、に一導電型を有する不純物を同時に添加し、
前記半導体層、前記ゲート絶縁膜、及び前記ゲート電極を覆う第1の層間絶縁膜を形成し、
ッチングをすることにより、前記第1の領域の前記第1の層間絶縁膜に前記半導体層に達する第1のコンタクトホールを形成するとともに、前記第2の領域の前記第1の層間絶縁膜に前記第1の下地絶縁膜に達する開口部を形成し、
前記第1の層間絶縁膜上に、前記第1のコンタクトホールを介して前記半導体層に電気的に接続される配線を形成し、
前記第1の層間絶縁膜、前記開口部、及び前記配線を覆う第2の層間絶縁膜を形成し、
前記第2の層間絶縁膜に前記配線に達する第2のコンタクトホールを形成し、
前記第2の領域の前記第2の層間絶縁膜上に、前記第2のコンタクトホールを介して前記配線に電気的に接続される画素電極を形成することを特徴とするエレクトロルミネッセンス表示装置の作製方法。
A first base insulating film formed on the substrate, a manufacturing method of an electroluminescent display device having a second base insulating film, a formed on the first base insulating film,
In a first region on the second base insulating film, a semiconductor layer, a gate insulating film, and to form a laminate structure where a gate electrode are sequentially laminated, the second region on the second base insulating film Forming the gate insulating film on
An impurity having one conductivity type is simultaneously added to the gate insulating film and the semiconductor layer in the first region and the gate insulating film and the second base insulating film in the second region,
Forming a first interlayer insulating film covering the semiconductor layer, the gate insulating film, and the gate electrode;
By the d etching, to form a first contact hole reaching the semiconductor layer on the first interlayer insulating film of said first region, said first interlayer insulating film of the second region Forming an opening reaching the first base insulating film;
On the first interlayer insulating film, forming a electrically connected to the wiring in the semiconductor layer through the first co contact hole,
Forming a second interlayer insulating film covering the first interlayer insulating film, the opening, and the wiring;
Forming a second contact hole reaching the wiring in the second interlayer insulating film;
A pixel electrode that is electrically connected to the wiring through the second contact hole is formed on the second interlayer insulating film in the second region. Method.
請求項1において、
前記第2の層間絶縁膜は、自己平坦性を有する材料からなることを特徴とするエレクトロルミネッセンス表示装置の作製方法。
In claim 1,
The method for manufacturing an electroluminescent display device, wherein the second interlayer insulating film is made of a material having self-flatness.
請求項1において、
前記第2の層間絶縁膜は、アクリル、ポリイミド、又はシロキサンであることを特徴とするエレクトロルミネッセンス表示装置の作製方法。
In claim 1,
The method for manufacturing an electroluminescent display device, wherein the second interlayer insulating film is acrylic, polyimide, or siloxane.
基板上に形成された第1の下地絶縁膜と、前記第1の下地絶縁膜上に形成された第2の下地絶縁膜と、を有するエレクトロルミネッセンス表示装置の作製方法であって、
前記第2の下地絶縁膜上の第1の領域に、半導体層、ゲート絶縁膜、及びゲート電極が順次積層された積層構造を形成するとともに、前記第2の下地絶縁膜上の第2の領域に前記ゲート絶縁膜を形成し、
前記第1の領域の前記ゲート絶縁膜及び前記半導体層と、前記第2の領域の前記ゲート絶縁膜及び前記第の下地絶縁膜と、に一導電型を有する不純物をマスクを用いて同時に添加し、
前記マスクを用いてエッチングをすることにより、前記第1の領域の前記ゲート絶縁膜と、前記第2の領域の前記ゲート絶縁膜及び前記第2の下地絶縁膜を除去し、
前記マスクを除去し、
前記半導体層、前記ゲート絶縁膜、前記ゲート電極、及び前記第1の下地絶縁膜を覆う層間絶縁膜を形成し、
前記第1の領域の前記層間絶縁膜に前記半導体層に達するコンタクトホールを形成し、
前記第2の領域の前記層間絶縁膜上に、前記コンタクトホールを介して前記半導体層に電気的に接続される画素電極を形成することを特徴とするエレクトロルミネッセンス表示装置の作製方法。
A first base insulating film formed on the substrate, a manufacturing method of an electroluminescent display device having a second base insulating film, a formed on the first base insulating film,
In a first region on the second base insulating film, a semiconductor layer, a gate insulating film, and to form a laminate structure where a gate electrode are sequentially laminated, the second region on the second base insulating film Forming the gate insulating film on
An impurity having one conductivity type is simultaneously added to the gate insulating film and the semiconductor layer in the first region and the gate insulating film and the second base insulating film in the second region using a mask. And
By the d etching using the mask, is removed with the gate insulating film of said first region, said gate insulating film and the second base insulating film of the second region,
Removing the mask,
Forming an interlayer insulating film covering the semiconductor layer, the gate insulating film, the gate electrode, and the first base insulating film;
Forming a contact hole reaching the semiconductor layer in the interlayer insulating film in the first region;
A method for manufacturing an electroluminescence display device, comprising: forming a pixel electrode electrically connected to the semiconductor layer through the contact hole on the interlayer insulating film in the second region.
基板上に形成された第1の下地絶縁膜と、前記第1の下地絶縁膜上に形成された第2の下地絶縁膜と、を有するエレクトロルミネッセンス表示装置の作製方法であって、
前記第2の下地絶縁膜上の第1の領域に、半導体層、ゲート絶縁膜、及びゲート電極が順次積層された積層構造を形成するとともに、前記第2の下地絶縁膜上の第2の領域に前記ゲート絶縁膜を形成し、
前記第1の領域の前記ゲート絶縁膜及び前記半導体層と、前記第2の領域の前記ゲート絶縁膜及び前記第の下地絶縁膜と、に一導電型を有する不純物をマスクを用いて同時に添加し、
前記マスクを除去し、
ッチングをすることにより、前記第1の領域の前記ゲート絶縁膜と、前記第2の領域の前記ゲート絶縁膜及び前記第2の下地絶縁膜を除去し、
前記半導体層、前記ゲート絶縁膜、前記ゲート電極、及び前記第1の下地絶縁膜を覆う層間絶縁膜を形成し、
前記第1の領域の前記層間絶縁膜に前記半導体層に達するコンタクトホールを形成し、
前記第2の領域の前記層間絶縁膜上に、前記コンタクトホールを介して前記半導体層に電気的に接続される画素電極を形成することを特徴とするエレクトロルミネッセンス表示装置の作製方法。
A first base insulating film formed on the substrate, a manufacturing method of an electroluminescent display device having a second base insulating film, a formed on the first base insulating film,
In a first region on the second base insulating film, a semiconductor layer, a gate insulating film, and to form a laminate structure where a gate electrode are sequentially laminated, the second region on the second base insulating film Forming the gate insulating film on
An impurity having one conductivity type is simultaneously added to the gate insulating film and the semiconductor layer in the first region and the gate insulating film and the second base insulating film in the second region using a mask. And
Removing the mask,
By the d etching, and the gate insulating film of said first region, said gate insulating film and the second base insulating film of the second region is removed,
Forming an interlayer insulating film covering the semiconductor layer, the gate insulating film, the gate electrode, and the first base insulating film;
Forming a contact hole reaching the semiconductor layer in the interlayer insulating film in the first region;
A method for manufacturing an electroluminescence display device, comprising: forming a pixel electrode electrically connected to the semiconductor layer through the contact hole on the interlayer insulating film in the second region.
請求項4又は請求項5において、
前記層間絶縁膜は、自己平坦性を有する材料からなることを特徴とするエレクトロルミネッセンス表示装置の作製方法。
In claim 4 or claim 5,
The method for manufacturing an electroluminescence display device, wherein the interlayer insulating film is made of a material having self-flatness.
請求項4又は請求項5において、
前記層間絶縁膜は、アクリル、ポリイミド、又はシロキサンであることを特徴とするエレクトロルミネッセンス表示装置の作製方法。
In claim 4 or claim 5,
The method for manufacturing an electroluminescent display device, wherein the interlayer insulating film is acrylic, polyimide, or siloxane.
請求項1乃至請求項7のいずれか一項において、
前記第1の下地絶縁膜は、窒化珪素系の膜であり、
前記第2の下地絶縁膜は、酸化珪素系の膜であり、
記エッチングは、フッ酸系の薬液を用いて行われることを特徴とするエレクトロルミネッセンス表示装置の作製方法。
In any one of Claims 1 thru | or 7,
The first base insulating film is a silicon nitride-based film,
The second base insulating film is a silicon oxide film,
Before disappeared etching is a method for manufacturing of an electroluminescent display device, characterized in that it is performed using hydrofluoric acid chemical.
JP2005137576A 2004-05-14 2005-05-10 Method for manufacturing electroluminescence display device Expired - Fee Related JP4785415B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005137576A JP4785415B2 (en) 2004-05-14 2005-05-10 Method for manufacturing electroluminescence display device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004145709 2004-05-14
JP2004145709 2004-05-14
JP2005137576A JP4785415B2 (en) 2004-05-14 2005-05-10 Method for manufacturing electroluminescence display device

Publications (3)

Publication Number Publication Date
JP2005352465A JP2005352465A (en) 2005-12-22
JP2005352465A5 JP2005352465A5 (en) 2008-05-01
JP4785415B2 true JP4785415B2 (en) 2011-10-05

Family

ID=35586947

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005137576A Expired - Fee Related JP4785415B2 (en) 2004-05-14 2005-05-10 Method for manufacturing electroluminescence display device

Country Status (1)

Country Link
JP (1) JP4785415B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4555258B2 (en) * 2006-01-26 2010-09-29 三星モバイルディスプレイ株式會社 Organic electroluminescence display
TWI430234B (en) * 2006-04-05 2014-03-11 Semiconductor Energy Lab Semiconductor device, display device, and electronic device
KR101827333B1 (en) * 2008-09-19 2018-02-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device
JP5685855B2 (en) * 2009-09-08 2015-03-18 株式会社リコー Display device and manufacturing method of display device
JP6080437B2 (en) * 2011-09-30 2017-02-15 キヤノン株式会社 Manufacturing method of organic light emitting device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS634620A (en) * 1986-06-24 1988-01-09 Matsushita Electric Works Ltd Manufacture of semiconductor device
JP2001242803A (en) * 2000-02-29 2001-09-07 Sony Corp Display device and method of manufacturing the same
JP4118602B2 (en) * 2001-05-23 2008-07-16 株式会社半導体エネルギー研究所 Semiconductor device and manufacturing method thereof
JP4255681B2 (en) * 2001-11-30 2009-04-15 株式会社半導体エネルギー研究所 Passive matrix display device
JP2004119016A (en) * 2002-09-20 2004-04-15 Semiconductor Energy Lab Co Ltd Light emitting device

Also Published As

Publication number Publication date
JP2005352465A (en) 2005-12-22

Similar Documents

Publication Publication Date Title
US11711936B2 (en) Light-emitting device
JP5982594B2 (en) Light emitting device
JP6293098B2 (en) Light emitting device
JP4776949B2 (en) Light emitting device
US7687404B2 (en) Method for manufacturing display device
JP4785415B2 (en) Method for manufacturing electroluminescence display device
JP4809627B2 (en) Light emitting device and manufacturing method thereof
JP4679187B2 (en) Method for manufacturing light emitting device
JP2005276620A (en) Light emitting device, electronic equipment, and television receiver

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080317

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080317

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110426

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110525

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110705

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110712

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140722

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140722

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees