JP4784232B2

JP4784232B2 - Three-phase rectifier circuit

Info

Publication number: JP4784232B2
Application number: JP2005282659A
Authority: JP
Inventors: 敏一木
Original assignee: Fujitsu General Ltd
Current assignee: Fujitsu General Ltd
Priority date: 2005-01-20
Filing date: 2005-09-28
Publication date: 2011-10-05
Anticipated expiration: 2025-09-28
Also published as: JP2006230181A

Description

本発明は、三相整流回路に関する。 The present invention relates to a three-phase rectifier circuit.

交流を直流に変換する技術としては、ダイオード整流器があるが、力率が低いという問題や、大きな高調波電流が発生し、高調波電流が、同じ電源に接続される機器に悪影響を与えるという問題がある。この高調波電流の問題に関しては、定格電流１６Ａまでの機器に対して、ＩＥＣ６１００２−３−２で規制値が定められている。以上のような背景から、対策回路が提案されている。 There is a diode rectifier as a technology to convert alternating current into direct current, but there is a problem that the power factor is low and a large harmonic current is generated, and the harmonic current adversely affects equipment connected to the same power supply. There is. Regarding the problem of the harmonic current, a regulation value is defined by IEC 61002-3-2 for devices up to a rated current of 16A. Against this background, countermeasure circuits have been proposed.

特開平２−１０６１７１号公報（特許文献１）には、直流に１個スイッチング素子を接続し、一定幅の高周波でスイッチングし、電流の包絡線を電源電圧波形に近付けることで、高調波を低減させる方法が記載されている。ＰＷＭコンバータ（特許文献２）は、コンバータの電圧を入力電圧に対し、遅れ位相の正弦波にすることで、リアクトル電流を力率１に制御し、また、高調波を低減させる方法である。 In Japanese Patent Laid-Open No. 2-106171 (Patent Document 1), one switching element is connected to a direct current, switching is performed at a constant high frequency, and the harmonics are reduced by bringing the current envelope close to the power supply voltage waveform. Is described. The PWM converter (Patent Document 2) is a method of controlling the reactor current to a power factor of 1 and reducing harmonics by changing the voltage of the converter to a sine wave having a delayed phase with respect to the input voltage.

しかし、上記特許文献１の技術は、回路は簡単であるが、リアクトル電流が断続する範囲を超えると急に高調波が増加するという問題があり、比較的小容量の電力変換に適用される。また、ＰＷＭコンバータは、高調波の発生はないが、スイッチング素子数が多く、電流検出が必要であり、直流に直列にスイッチング素子が接続される為にスイッチング素子のデッドタイムの制御が必要となり、コストが高いという問題がある。 However, the technique of the above-mentioned Patent Document 1 has a simple circuit, but there is a problem that harmonics suddenly increase when the reactor current exceeds the intermittent range, and is applied to power conversion with a relatively small capacity. In addition, the PWM converter does not generate harmonics, but the number of switching elements is large and current detection is required. Since the switching elements are connected in series with the direct current, it is necessary to control the dead time of the switching elements. There is a problem that the cost is high.

特開平２−１０６１７１号公報JP-A-2-106171 特開平８−３３１８６０号公報JP-A-8-331860

低コストで力率が改善され高調波電流を低減させることが可能な三相整流回路が望まれている。 There is a demand for a three-phase rectifier circuit capable of improving the power factor and reducing the harmonic current at low cost.

本発明の目的は、低コストで力率が改善され高調波電流を低減させることが可能な三相整流回路を提供することである。 An object of the present invention is to provide a three-phase rectifier circuit capable of improving the power factor and reducing the harmonic current at low cost.

本発明の三相整流回路は、三相電源の各線間毎に設けられた三つの単相整流器と、前記単相整流器の入力側又は出力側の二相のそれぞれに接続されたリアクトルと、前記単相整流器の入力側又は出力側の二相間に接続された双方向スイッチとが前記三相電源の各線間毎に設けられ、相電圧と同位相の相電流が二つの線間電流の和として生成されるように前記線間電流を制御する三つの力率改善回路と、前記リアクトルを流れる電流がそれぞれ前記三相電源の線間電圧と同位相になるように前記双方向スイッチをスイッチングする制御部と、を備え、前記単相整流器のＰ側及びＮ側の出力部は、それぞれ他の前記単相整流器のＰ側及びＮ側の出力部と共通に接続され、前記単相整流器のＰ側及びＮ側の出力部の間には、コンデンサが接続され、前記制御部は、三角波の信号と、リファレンス信号との比較結果に基づいて、前記双方向スイッチをスイッチングし、前記リファレンス信号は、直流電圧の設定値と前記三つの単相整流器から出力される直流電圧とに基づいて生成される第１リファレンス信号と、前記三相電源の線間電圧に基づいて生成される第２リファレンス信号のうちいずれか大きい方の信号として生成されることを特徴としている。力率が改善する低コストな三相電源が提供可能となり、更に、大容量コンバータにも適用が可能となる。 The three-phase rectifier circuit of the present invention includes three single-phase rectifiers provided for each line of a three-phase power source , a reactor connected to each of two phases on the input side or output side of the single-phase rectifier, A bidirectional switch connected between two phases on the input side or output side of the single-phase rectifier is provided for each line of the three-phase power source , and the phase current in phase with the phase voltage is the sum of the two line currents. Three power factor correction circuits for controlling the line current to be generated, and control for switching the bidirectional switch so that the current flowing through the reactor is in phase with the line voltage of the three-phase power source. comprising a part, an output part of the single-phase rectifier P side and N side is respectively connected in common to the output of the P-side and N-side of the other of the single-phase rectifier, P-side of the single-phase rectifier and between the output portion of the N side, the capacitor is connected, The controller switches the bidirectional switch based on a comparison result between a triangular wave signal and a reference signal, and the reference signal is a DC voltage set value and a DC output from the three single-phase rectifiers. a first reference signal that is generated based on the voltage, is characterized in Rukoto generated as larger one signal among the second reference signal is generated based on the line voltage of the three-phase power supply. It can be provided by low-cost three-phase power supply in which power factor is improved and Do Ri, further, that Do and can be applied to large-capacity converter.

本発明の三相整流回路において、前記第２リファレンス信号は、前記三相電源の線間電圧に対して、位相が遅れた信号であることを特徴としている。力率が改善する低コストな三相電源が提供可能となり、また、大容量コンバータにも適用が可能となり、更に、より正弦波に近い信号が提供可能となる。 In the three-phase rectifier circuit of the present invention, the second reference signal, to the line voltage of the three-phase power supply, it is characterized in signal der Rukoto the phase delayed. Ri Do enabling low-cost three-phase power supply is provided to power factor is improved, also, it is possible to apply to a large-capacity converter, further, that Do is possible to provide a signal closer to a sine wave.

本発明の三相整流回路において、前記制御部は、前記三相整流回路から出力される直流電圧に比例した三角波の信号を発生する三角波信号発生手段と、前記三相整流回路から出力される直流電圧に基づいて、直流の制御信号を生成する直流制御信号発生手段と、前記三相電源の線間電圧の絶対値を発生させる線間電圧絶対値発生手段と、前記制御信号と前記線間電圧の絶対値のレベルが高い方をリファレンス信号として出力するリファレンス信号発生手段と、前記三角波の信号よりも前記リファレンス信号のレベルが低いときに前記双方向スイッチを駆動する駆動信号を発生する駆動信号発生手段と、を備えていることを特徴としている。力率が改善する低コストな三相電源が提供可能となる。 In the three-phase rectifier circuit of the present invention, the control unit includes a triangular wave signal generating means for generating a triangular wave signal proportional to a DC voltage output from the three-phase rectifier circuit, and a direct current output from the three-phase rectifier circuit. DC control signal generating means for generating a DC control signal based on the voltage, line voltage absolute value generating means for generating an absolute value of the line voltage of the three-phase power supply, the control signal and the line voltage A reference signal generating means for outputting the higher absolute value of the reference signal as a reference signal, and a drive signal generating for generating a drive signal for driving the bidirectional switch when the reference signal level is lower than the triangular wave signal And means . A low-cost three-phase power supply with improved power factor can be provided.

本発明の三相整流回路において、前記制御信号発生手段は、予め設定された直流電圧を出力する直流電圧設定器と、前記直流電圧設定器により出力された前記直流電圧と、前記三相整流回路から出力された直流電圧とを演算し、前記演算の結果に基づいて前記制御信号を生成する演算器と、前記三相整流回路に対する運転指令に応答して、前記直流電圧設定器から出力された前記直流電圧が前記演算器に印加するように制御するスイッチとを備えたことを特徴としている。 In the three-phase rectifier circuit of the present invention, the control signal generating means includes a DC voltage setter that outputs a preset DC voltage, the DC voltage output by the DC voltage setter, and the three-phase rectifier circuit. And the DC voltage output from the DC voltage setter in response to an operation command for the three-phase rectifier circuit, and a calculator that generates the control signal based on the calculation result. And a switch for controlling the DC voltage to be applied to the computing unit .

本発明の三相整流回路において、前記制御信号発生手段には、前記三角波の信号の振幅と概ね同じ電圧値を制限電圧とする電圧制限手段が設けられていることを特徴としている。 In the three-phase rectifier circuit of the present invention, wherein the control signal generating means, the voltage limiting means for amplitude roughly limit voltage of the same voltage value of the triangular wave signal it is characterized that you have provided.

本発明の三相整流回路によれば、低コストで力率が改善され高調波電流を低減させることが可能となる。 According to the three-phase rectifier circuit of the present invention, the power factor is improved at a low cost, and the harmonic current can be reduced.

以下、図面を参照して、本発明の三相整流回路の一実施形態について説明する。 Hereinafter, an embodiment of a three-phase rectifier circuit of the present invention will be described with reference to the drawings.

（第１実施形態）
図１は、本実施形態の三相整流回路の回路図である。図１において、符号１Ａ、１Ｂ、１Ｃは、それぞれＲ相、Ｓ相、Ｔ相の三相電源である。同様に、符号２Ａ〜２Ｆはリアクトル、３Ａ〜３Ｃは双方向スイッチ、４Ａ〜４Ｃは単相整流器、５は平滑用コンデンサ、６は負荷、７は直流電圧検出器、８Ａ〜８Ｃは線間電圧検出器、９は掛け算器、１０は三角波発生器、１１は減算器、１２は直流電圧設定器、１３は調節器、１４Ａ〜１４Ｃは絶対値演算器、１５Ａ〜１５Ｃは移相器、１６Ａ〜１６Ｆのうち（１６Ａ、１６Ｂ）（１６Ｃ、１６Ｄ）（１６Ｅ、１６Ｆ）が対となって構成される優先回路、１７Ａ〜１７Ｃはコンパレータをそれぞれ示している。 (First embodiment)
FIG. 1 is a circuit diagram of the three-phase rectifier circuit of the present embodiment. In FIG. 1, reference numerals 1A, 1B, and 1C denote R-phase, S-phase, and T-phase three-phase power sources, respectively. Similarly, reference numerals 2A to 2F are reactors, 3A to 3C are bidirectional switches, 4A to 4C are single-phase rectifiers, 5 is a smoothing capacitor, 6 is a load, 7 is a DC voltage detector, and 8A to 8C are line voltages. Detector, 9 is a multiplier, 10 is a triangular wave generator, 11 is a subtractor, 12 is a DC voltage setter, 13 is a regulator, 14A to 14C are absolute value calculators, 15A to 15C are phase shifters, 16A to 16A Among 16F, (16A, 16B) (16C, 16D) (16E, 16F) is a priority circuit configured as a pair, and 17A to 17C respectively indicate comparators.

リアクトル２Ａ，２Ｂ及び双方向スイッチ３Ａは、力率改善手段を構成している。同様に、リアクトル２Ｃ，２Ｄ及び双方向スイッチ３Ｂと、リアクトル２Ｅ，２Ｆ及び双方向スイッチ３Ｃは、それぞれ、力率改善手段を構成している。 The reactors 2A and 2B and the bidirectional switch 3A constitute power factor improving means. Similarly, the reactors 2C and 2D and the bidirectional switch 3B, and the reactors 2E and 2F and the bidirectional switch 3C constitute power factor improving means, respectively.

また図１において、符号ＶＲはＲ相電圧を示し、ＶＳはＳ相電圧を示し、ＶＴはＴ相電圧を示している。同様に、符号ＩＲはＲ相電流、ＩＳはＳ相電流、ＩＴはＴ相電流、ＩＲＳはリアクトル２Ａの電流、ＩＳＲはリアクトル２Ｂの電流、ＩＳＴはリアクトル２Ｃの電流、ＩＴＳはリアクトル２Ｄの電流、ＩＴＲはリアクトル２Ｅの電流、ＩＲＴはリアクトル２Ｆの電流、ＣＡＲＲＩＥＲは搬送波、ＲＥＦ１は第１リファレンス信号、ＲＥＦ２は第２リファレンス信号、ＲＥＦはリファレンス信号、ＰＵＬＳＥは駆動パルス信号をそれぞれ示している。 In FIG. 1, reference symbol VR indicates an R-phase voltage, VS indicates an S-phase voltage, and VT indicates a T-phase voltage. Similarly, symbol IR is R-phase current, IS is S-phase current, IT is T-phase current, IRS is reactor 2A current, ISR is reactor 2B current, IST is reactor 2C current, ITS is reactor 2D current, ITR is the current of the reactor 2E, IRT is the current of the reactor 2F, CARRIER is the carrier wave, REF1 is the first reference signal, REF2 is the second reference signal, REF is the reference signal, and PULSE is the drive pulse signal.

図２は、線間電流と相電流のベクトル図である。
図３は、相電圧波形と線間電圧波形を示す図である。図３において、符号ＶＲＳはＲＳ線間電圧、ＶＳＴはＳＴ線間電圧、ＶＴＲはＴＲ線間電圧をそれぞれ示している。
図４の上図の符号ＶＲＳはＲＳ線間電圧、ＡはＲＳ線間電流、下図のＶＴＲはＴＲ線間電圧、ＢはＴＲ線間電流をそれぞれ示している。
図５は、図４の線間電流で生成される相電流（Ａ＋Ｂ）を示している。 FIG. 2 is a vector diagram of line current and phase current.
FIG. 3 is a diagram showing a phase voltage waveform and a line voltage waveform. In FIG. 3, the symbol VRS indicates the RS line voltage, VST indicates the ST line voltage, and VTR indicates the TR line voltage.
4, VRS in the upper diagram of FIG. 4 indicates the RS line voltage, A indicates the RS line current, VTR in the lower diagram indicates the TR line voltage, and B indicates the TR line current.
FIG. 5 shows the phase current (A + B) generated by the line-to-line current of FIG.

本実施形態では、図１に示すように、単相整流回路４Ａ〜４Ｃが三相（Ｒ相、Ｓ相、Ｔ相）の線間にそれぞれに設けられている。単相整流回路４Ａ〜４Ｃは、その単相整流回路４Ａ〜４Ｃが設けられた各相の整流を行うことで、全体として三相整流が行われるようになっている。 In the present embodiment, as shown in FIG. 1, single-phase rectifier circuits 4 A to 4 C are respectively provided between three-phase (R-phase, S-phase, and T-phase) lines. The single-phase rectifier circuits 4A to 4C perform three-phase rectification as a whole by performing rectification of each phase provided with the single-phase rectifier circuits 4A to 4C.

以下では、Ｒ相を例にとり説明する（Ｓ相、Ｔ相は、Ｒ相と同様であるため、説明を省略する）。上記のように、力率を１にするためには、Ｒ相において、相電圧ＶＲと同じ位相の相電流ＩＲが生成されることが求められる。また、高調波の少ない電流波形が求められる。 In the following description, the R phase is taken as an example (the S phase and the T phase are the same as the R phase, and thus the description is omitted). As described above, in order to set the power factor to 1, it is required that the phase current IR having the same phase as the phase voltage VR is generated in the R phase. In addition, a current waveform with less harmonics is required.

図２に示すように、ＩＲ＝ＩＲＳ＋ＩＲＴである。ここで、同図に示すように、ＩＲＳは、線間電圧ＶＲＳと同じ位相の電流として得られる。同様に、ＩＲＴは、線間電圧ＶＴＲと逆位相の電流として得られる。このように、線間電圧ＶＲＳと同じ位相の電流として得られた線間電流ＩＲＳと、線間電圧ＶＴＲと逆位相の電流として得られた線間電流ＩＲＴの和により、相電圧ＶＲと同じ位相の相電流ＩＲが求められる。本実施形態では、線間電流ＩＲＳの波形を線間電圧ＶＲＳと同じ位相の正弦波として生成し、同様に、線間電流ＩＲＴの波形を線間電圧ＶＴＲと逆位相の正弦波として生成する。 As shown in FIG. 2, IR = IRS + IRT. Here, as shown in the figure, the IRS is obtained as a current having the same phase as the line voltage VRS. Similarly, the IRT is obtained as a current having a phase opposite to that of the line voltage VTR. Thus, the sum of the line current IRS obtained as a current having the same phase as that of the line voltage VRS and the line current IRT obtained as a current having a phase opposite to that of the line voltage VTR has the same phase as that of the phase voltage VR. Is obtained. In the present embodiment, the waveform of the line current IRS is generated as a sine wave having the same phase as the line voltage VRS, and similarly, the waveform of the line current IRT is generated as a sine wave having a phase opposite to that of the line voltage VTR.

本実施形態では、上記のように、それぞれが単相整流器４Ａ〜４Ｃを有する単相回路（例えばＲ相）において、それぞれ線間電圧の一方（例えばＶＲＳ）と同じ位相の線間電流（例えばＩＲＳ）と、他方（例えばＶＴＲ）と逆位相の線間電流（例えばＩＲＴ）の和として、相電圧（例えばＶＲ）と同じ位相の相電流（例えばＩＲ）を求めるようにしている。 In the present embodiment, as described above, in the single-phase circuit (for example, R phase) each having the single-phase rectifiers 4A to 4C, the line current (for example, IRS) having the same phase as one of the line voltages (for example, VRS), respectively. ) And a phase current (for example, IR) having the same phase as that of the phase voltage (for example, VR) as the sum of the line current (for example, IRT) having the opposite phase to the other (for example, VTR).

図１に示すように、主回路は、三相電源１Ａ，１Ｂ，１Ｃの線間に、リアクトル（２Ａ、２Ｂ）（２Ｃ、２Ｄ）（２Ｅ、２Ｆ）を接続し、リアクトル（２Ａ、２Ｂ）（２Ｃ、２Ｄ）（２Ｅ、２Ｆ）の他端間に、双方向スイッチ３Ａ，３Ｂ，３Ｃと、単相整流器４Ａ，４Ｂ，４Ｃを接続し、単相整流器４Ａ，４Ｂ，４Ｃの直流側を並列にし、平滑コンデンサ５と負荷６が接続される構成である。単相整流器４Ａ，４Ｂ，４Ｃは、三相の各相毎に設けられ、各単相整流器４Ａ，４Ｂ，４Ｃの入力側の一方は、ある一の相に接続され、同入力側の他方は他の相に接続されている。単相整流器４Ａ，４Ｂ，４Ｃの出力側のＰ側、Ｎ側出力部は互いに共通に接続され、同Ｐ側、Ｎ側出力部の間にコンデンサ５が接続されている。 As shown in FIG. 1, the main circuit connects the reactors (2A, 2B) (2C, 2D) (2E, 2F) between the lines of the three-phase power supplies 1A, 1B, 1C, and the reactors (2A, 2B). (2C, 2D) Between the other ends of (2E, 2F), bidirectional switches 3A, 3B, 3C and single-phase rectifiers 4A, 4B, 4C are connected, and the DC side of single-phase rectifiers 4A, 4B, 4C is connected. The smoothing capacitor 5 and the load 6 are connected in parallel. The single-phase rectifiers 4A, 4B, and 4C are provided for each of the three phases, and one of the input sides of each of the single-phase rectifiers 4A, 4B, and 4C is connected to a certain phase, and the other of the input sides is Connected to other phases. The P-side and N-side output units on the output side of the single-phase rectifiers 4A, 4B, and 4C are connected in common to each other, and a capacitor 5 is connected between the P-side and N-side output units.

制御回路は次の構成である。搬送波（ＣＡＲＲＩＥＲ）は、直流電圧検出器７で検出された直流電圧と、三角波発生器１０の出力が掛算器９で演算されて、直流電圧の振幅に比例した三角波として生成される。リファレンスは、第１リファレンス信号ＲＥＦ１及び第２リファレンス信号ＲＥＦ２の２種類である。第１リファレンス信号ＲＥＦ１は、減算器１１において、検出器７で検出された直流電圧と、直流電圧設定器１２の出力の偏差が求められ、その偏差が調節器１３を経て得られる値である。第１リファレンス信号ＲＥＦ１は、ダイオード１６Ａ，１６Ｃ，１６Ｅに入力される。 The control circuit has the following configuration. The carrier wave (CARRIER) is generated as a triangular wave proportional to the amplitude of the DC voltage by calculating the DC voltage detected by the DC voltage detector 7 and the output of the triangular wave generator 10 by the multiplier 9. There are two types of references: a first reference signal REF1 and a second reference signal REF2. The first reference signal REF 1 is a value obtained by obtaining a deviation between the DC voltage detected by the detector 7 and the output of the DC voltage setting unit 12 in the subtractor 11, and obtaining the deviation through the regulator 13. The first reference signal REF1 is input to the diodes 16A, 16C, and 16E.

第２リファレンス信号ＲＥＦ２は、検出器８Ａ，８Ｂ，８Ｃで検出された線間電圧ＶＲＳ，ＶＳＴ，ＶＴＲが、絶対値演算器１４Ａ，１４Ｂ，１４Ｃにおいて全波整流され、移相器１５Ａ，１５Ｂ，１５Ｃを経て得られる値である。第２リファレンス信号ＲＥＦ２は、ダイオード１６Ｂ，１６Ｄ，１６Ｆに入力される。 In the second reference signal REF2, the line voltages VRS, VST, VTR detected by the detectors 8A, 8B, 8C are full-wave rectified in the absolute value calculators 14A, 14B, 14C, and the phase shifters 15A, 15B, It is a value obtained through 15C. The second reference signal REF2 is input to the diodes 16B, 16D, and 16F.

第１リファレンス信号ＲＥＦ１と第２リファレンス信号ＲＥＦ２の大きい方｛（ダイオード１６Ａ，１６Ｂ）（ダイオード１６Ｃ、１６Ｄ）（ダイオード１６Ｅ、１６Ｆ）の入力の大きい方｝がリファレンス信号（制御信号）ＲＥＦとされる。コンパレータ１７Ａ，１７Ｂ，１７Ｃにて、制御信号ＲＥＦと、搬送波（ＣＡＲＲＩＥＲ）とが比較され、コンパレータ１７Ａ，１７Ｂ，１７Ｃからは、その比較結果を示すパルス信号ＰＵＬＳＥ（１，０）が出力される。そのパルス信号ＰＵＬＳＥ（１，０）は、双方向スイッチ３Ａ，３Ｂ，３Ｃの駆動信号とされ、パルス信号ＰＵＬＳＥが１すなわちＯＮのときそれぞれの双方向スイッチはＯＮ、０すなわちＯＦＦのときそれぞれの双方向スイッチはＯＦＦとなる。 The larger one of the first reference signal REF1 and the second reference signal REF2 {(diode 16A, 16B) (diode 16C, 16D) (diode 16E, 16F) having the larger input} is used as the reference signal (control signal) REF. . The comparators 17A, 17B, and 17C compare the control signal REF and the carrier wave (CARRIER), and the comparators 17A, 17B, and 17C output a pulse signal PULSE (1, 0) indicating the comparison result. The pulse signal PULSE (1, 0) is used as a drive signal for the bidirectional switches 3A, 3B, 3C. When the pulse signal PULSE is 1 or ON, each bidirectional switch is ON. The direction switch is turned off.

電流のベクトル図を図２に示す。同図に示すように、ＩＲ＝ＩＲＳ＋ＩＲＴ，ＩＳ＝ＩＳＲ＋ＩＳＴ，ＩＴ＝ＩＴＳ＋ＩＴＲ，また、ＩＲＳ＝−ＩＳＲ，ＩＳＴ＝−ＩＴＳ，ＩＴＲ＝−ＩＲＴの関係がある。 A vector diagram of the current is shown in FIG. As shown in the figure, there are IR = IRS + IRT, IS = ISR + IST, IT = ITS + ITR, and IRS = −ISR, IST = −ITS, ITR = −IRT.

一方、ＩＲＳとＩＲＴがＩＲを挟んで対称の関係にあるとき、ＩＲは相電圧ＶＲと同位相となる。この関係がＩＳとＶＳ、ＩＴとＶＴの間にも成立する必要があり、ＩＲＳ（−ＩＳＲ）、ＩＳＴ(−ＩＴＳ)、ＩＴＲ(−ＩＲＴ)がそれぞれ線間電圧ＶＲＳ、ＶＳＴ、ＶＴＲと同位相にある場合に成立する。従って、ＩＲＳ（−ＩＳＲ）、ＩＳＴ(−ＩＴＳ)、ＩＴＲ(−ＩＲＴ)を線間電圧ＶＲＳ、ＶＳＴ、ＶＴＲと同位相であって、ＩＲＳとＩＲＴ（−ＩＴＲ）、ＩＳＴとＩＳＲ（−ＩＲＳ）、ＩＴＲとＩＴＳ（−ＩＳＴ）をベクトル合成した波形がそれぞれ正弦波になるように、ＩＲＳ（−ＩＳＲ）、ＩＳＴ(−ＩＴＳ)、ＩＴＲ(−ＩＲＴ)を生成することによって力率１で高調波の少ない波形とすることができる。 On the other hand, when IRS and IRT are symmetrical with respect to IR, IR is in phase with phase voltage VR. This relationship must be established between IS and VS, IT and VT, and IRS (-ISR), IST (-ITS), and ITR (-IRT) are in phase with the line voltages VRS, VST, and VTR, respectively. This is true if Therefore, IRS (-ISR), IST (-ITS), ITR (-IRT) are in phase with the line voltages VRS, VST, VTR, and IRS and IRT (-ITR), IST and ISR (-IRS). , ITR (-ISR), IST (-ITS), and ITR (-IRT) are generated to generate harmonics with a power factor of 1 so that waveforms obtained by vector synthesis of ITR and ITS (-IST) become sine waves, respectively. The waveform can be reduced.

図３〜図５は、この波形の作り方の一つの方法を説明する図である。
図３の上図は、三相相電圧ＶＲ，ＶＳ，ＶＴの波形を示し、下図は３線間電圧ＶＲＳ，ＶＳＴ，ＶＴＲの波形を示している。 3 to 5 are diagrams for explaining one method of creating this waveform.
The upper diagram of FIG. 3 shows the waveforms of the three-phase voltages VR, VS, and VT, and the lower diagram shows the waveforms of the three-line voltages VRS, VST, and VTR.

本実施形態では、図４に示すように、ＲＳ間の線間電流Ａ（ＩＲＳ）をＲＳ間の線間電圧ＶＲＳの波形と同位相の正弦波形として生成するとともに、ＴＲ間の線間電流ｂ（ＩＴＲ）をＴＲ間の線間電圧ＶＴＲの波形と同位相の正弦波形として生成する。図１の回路は、線間電圧（ＶＲＳ，ＶＴＲ）とそれぞれ同位相の線間電流（ＩＲＳ，ＩＴＲ）を生成する構成とされている。 In the present embodiment, as shown in FIG. 4, the line-to-line current A (IRS) between the RSs is generated as a sine waveform in phase with the waveform of the line-to-RS voltage VRS, and the line-to-line current b between the TRs. (ITR) is generated as a sine waveform having the same phase as the waveform of the line voltage VTR between TRs. The circuit of FIG. 1 is configured to generate a line current (IRS, ITR) having the same phase as the line voltage (VRS, VTR).

上記のように、線間電圧（ＶＲＳ，ＶＴＲ）とそれぞれ同位相の線間電流（ＩＲＳ，ＩＴＲ）が生成されることにより、図５に示すように、それらの線間電流（Ａ＋Ｂ）が合成されることによって得られる相電流ＩＲは、Ｒ相電圧と同相の正弦波形となる（図３のＶＲ参照）。なお、図５において、線間電流Ｂは上記の線間電流ｂ（ＩＴＲ）の位相を反転させたもの（ＩＲＴ）で、この線間電流Ｂと上記線間電流Ａ（ＩＲＳ）とを合成させる。また、図５に示すように、線間電流ＩＲＳ（符号Ａ）は、相電流（ＩＲ）に対して３０°位相が進んでおり、線間電流ＩＲＴ（符号Ｂ）は、相電流（ＩＲ）に対して３０°位相が遅れている。 As described above, line currents (IRS, ITR) having the same phase as the line voltages (VRS, VTR) are generated, so that the line currents (A + B) are synthesized as shown in FIG. As a result, the phase current IR obtained is a sinusoidal waveform in phase with the R phase voltage (see VR in FIG. 3). In FIG. 5, the line current B is obtained by inverting the phase of the line current b (ITR) (IRT), and the line current B and the line current A (IRS) are combined. . Further, as shown in FIG. 5, the line current IRS (symbol A) is 30 ° ahead of the phase current (IR), and the line current IRT (symbol B) is the phase current (IR). The phase is delayed by 30 °.

次に、第１実施形態の動作を図８〜図１８及び図２２〜図２４を参照して説明する。 Next, the operation of the first embodiment will be described with reference to FIGS. 8 to 18 and FIGS. 22 to 24.

軽負荷のとき（負荷６の抵抗値が大きいとき）は、図８に示すように、電圧偏差に基づいて生成される第１リファレンス信号ＲＥＦ１は、電源電圧の検出値から生成される第２リファレンス信号ＲＥＦ２より高く、その結果、図９に示すように、リファレンス信号ＲＥＦ＝第１リファレンス信号ＲＥＦ１となり、双方向スイッチ３Ａ〜３Ｃの駆動信号となるパルス信号ＰＵＬＳＥは、上記リファレンス信号ＲＥＦと搬送波ＣＡＲＲＩＥＲが入力されるコンパレータ１７Ａ，１７Ｂ，１７Ｃの出力として生成され、搬送波ＣＡＲＲＩＥＲの振幅値がＲＥＦ値より大きい場合ＯＮとなる。図２２は、図９の一部を拡大した図である。図２２において、上述したように、搬送波ＣＡＲＲＩＥＲの振幅値がＲＥＦ値より大きい期間でパルス信号ＰＵＬＳＥがＯＮとなる。このとき、図９に示すように、搬送波ＣＡＲＲＩＥＲの振幅値がＲＥＦより大きい期間が短いため、パルス信号ＰＵＬＳＥのパルス幅は小さい（双方向スイッチ３Ａ〜３ＣがＯＮする時間が短い）。このことから、図１０に示すように、リアクトル電流は断続波形となり、その包絡線は電源電圧波形の正弦波形であり、高調波は少ない。ここで、断続波形とは、パルス信号ＰＵＬＳＥがＯＦＦとなって電流値が下がったときに、次にパルス信号ＰＵＬＳＥがＯＮになるまでの期間が充分あるため電流値が一旦ゼロに戻り、その後のパルス信号ＰＵＬＳＥのＯＮにより、電流値が再度ゼロから立ち上がることをいう。 When the load is light (when the resistance value of the load 6 is large), as shown in FIG. 8, the first reference signal REF1 generated based on the voltage deviation is the second reference generated from the detected value of the power supply voltage. As a result, as shown in FIG. 9, the reference signal REF = the first reference signal REF1, and the pulse signal PULSE serving as the driving signal for the bidirectional switches 3A to 3C is composed of the reference signal REF and the carrier CARRIER. It is generated as an output of the input comparators 17A, 17B, and 17C, and is turned ON when the amplitude value of the carrier wave CARRIER is larger than the REF value. FIG. 22 is an enlarged view of a part of FIG. In FIG. 22, as described above, the pulse signal PULSE is turned ON in a period in which the amplitude value of the carrier CARRIER is greater than the REF value. At this time, as shown in FIG. 9, since the period in which the amplitude value of the carrier CARRIER is larger than REF is short, the pulse width of the pulse signal PULSE is small (the time for turning on the bidirectional switches 3A to 3C is short). Therefore, as shown in FIG. 10, the reactor current has an intermittent waveform, the envelope is a sine waveform of the power supply voltage waveform, and there are few harmonics. Here, the intermittent waveform means that when the pulse signal PULSE is turned OFF and the current value is lowered, there is a sufficient period until the pulse signal PULSE is turned ON next, so that the current value once returns to zero, and thereafter When the pulse signal PULSE is turned ON, the current value rises again from zero.

図１１は、図８の場合に比べて負荷が重く（負荷６の抵抗値が小さく）なり、第１リファレンス信号ＲＥＦ１が第２リファレンス信号ＲＥＦ２の頂点と等しくなったときを示しており、図１２は、このときのリファレンス信号ＲＥＦと搬送波ＣＡＲＲＩＥＲ、パルス信号ＰＵＬＳＥを示している。図２３は、図１２の一部を拡大した図である。図２３のＰＵＬＳＥ幅は、図２２のＰＵＬＳＥ幅よりも広くなっている。この場合、図１３に示すように、リアクトル電流は、まだ、断続波形で高調波は少ない。 FIG. 11 shows a case where the load is heavier than that of FIG. 8 (the resistance value of the load 6 is small), and the first reference signal REF1 becomes equal to the apex of the second reference signal REF2. Shows the reference signal REF, the carrier CARRIER, and the pulse signal PULSE at this time. FIG. 23 is an enlarged view of a part of FIG. The PULSE width in FIG. 23 is wider than the PULSE width in FIG. In this case, as shown in FIG. 13, the reactor current is still an intermittent waveform with few harmonics.

図１４は、図１１の場合に比べてさらに負荷が重く（負荷６の抵抗値がさらに小さく）なり、第１リファレンス信号ＲＥＦ１が第２リファレンス信号ＲＥＦ２の頂点より低くなった場合を示しており、図１５は、その場合において仮に第１リファレンス信号ＲＥＦ１をリファレンス信号ＲＥＦとした（第２リファレンス信号ＲＥＦ２を０、即ち第２リファレンス信号ＲＥＦ２がないとした）ときの電流波形である。パルス信号ＰＵＬＳＥがＯＮとなるパルス幅が図８、図１４の場合に比べて大きいため、リアクトル電流に連続部分（パルス信号ＰＵＬＳＥがＯＦＦになっても電流値がゼロに戻らないままパルス信号ＰＵＬＳＥがＯＮとなり電流値が立ち上がること）が発生し、この部分の電流は、急激に大きくなり、波形が正弦波から離れひずむため高調波が大きくなる。 FIG. 14 shows a case where the load is heavier than that of FIG. 11 (the resistance value of the load 6 is further reduced), and the first reference signal REF1 is lower than the peak of the second reference signal REF2. FIG. 15 shows a current waveform when the first reference signal REF1 is used as the reference signal REF in this case (assuming that the second reference signal REF2 is 0, ie, there is no second reference signal REF2). Since the pulse width at which the pulse signal PULSE is turned on is larger than in the case of FIG. 8 and FIG. 14, the continuous portion of the reactor current (the pulse signal PULSE does not return to zero even when the pulse signal PULSE is turned off). The current value rises and the current in this portion increases rapidly, and the waveform is distorted away from the sine wave and the harmonics increase.

この図１５に示す現象は、上記特許文献１の技術の問題に対応している。即ち、上記特許文献１の技術では、リアクトル電流が断続する範囲を超えると、図１５と同様に急激に高調波が増加するため、小容量までしか適用できないという問題があった。換言すれば、上記特許文献１の技術では、図１０及び図１３に示すように、リアクトル電流が断続する（電流値がゼロに戻る）程度の小さな電流しか流すことができず、大電流を流すと高調波が大きくなるという問題があった。 The phenomenon shown in FIG. 15 corresponds to the problem of the technique of Patent Document 1. That is, the technique of the above-mentioned Patent Document 1 has a problem that when the reactor current exceeds the intermittent range, harmonics increase rapidly as in FIG. In other words, as shown in FIGS. 10 and 13, in the technique of Patent Document 1 described above, only a small current that allows the reactor current to be intermittent (the current value returns to zero) can flow, and a large current flows. There was a problem that harmonics became large.

それに対し、本実施形態では、第１リファレンス信号ＲＥＦ１が第２リファレンス信号ＲＥＦ２より低くなったときには、第２リファレンス信号ＲＥＦ２をリファレンス信号ＲＥＦとする方法を採用する。図１６は、この方法が用いられた場合の、リファレンス信号ＲＥＦと搬送波ＣＡＲＲＩＥＲ、及びパルス信号ＰＵＬＳＥを示している。図２４は、図１６の一部を拡大する図である。図１４、図１６及び図２４に示すように、第２リファレンス信号ＲＥＦ２があることで、パルス信号ＰＵＬＳＥのパルス幅が所定値以上大きくならないように制限されている。図２４において、ＰＵＬＳＥ幅は、ｔ₁＞ｔ₂＞ｔ₃の関係となっている。図１７は、このときの電流波形である。リアクトル電流は、連続部分が発生しても電流値が急に増加することはなく、ひずむことが抑制される。このように、本実施形態では、特開平２-１０６１７１号公報の技術の問題が解決されている。 On the other hand, in this embodiment, when the first reference signal REF1 becomes lower than the second reference signal REF2, a method is adopted in which the second reference signal REF2 is used as the reference signal REF. FIG. 16 shows the reference signal REF, the carrier CARRIER, and the pulse signal PULSE when this method is used. FIG. 24 is an enlarged view of a part of FIG. As shown in FIGS. 14, 16, and 24, the presence of the second reference signal REF2 restricts the pulse width of the pulse signal PULSE from becoming larger than a predetermined value. In FIG. 24, the PULSE width has a relationship of t ₁ > t ₂ > t ₃ . FIG. 17 shows a current waveform at this time. Even if the reactor current is generated in the reactor current, the current value does not increase suddenly, and distortion is suppressed. Thus, in this embodiment, the problem of the technique of Unexamined-Japanese-Patent No. 2-106171 is solved.

図１７は、移相器１５Ａの位相遅れが０°のときの電流波形を示している。これに対し、図１８は、移相器１５Ａの遅れを３°としたとき電流波形を示している。図１８では、電流波形が、より正弦波に近づけられている。
これは、ＰＷＭ方式で位相をずらすことで電流をとる原理と同じである。ＰＷＭ方式と違う点は、ＰＷＭ方式が、原理上、全周期に亘って位相差のみでの運転の為、リアクトル電流が連続であること（電流がゼロに戻らない。よって、制御系ではリアクトル電流が分らない）が条件となっており、電流の偏りを生じそれを補正するため、電流検出が必要であるに対し、本方式では、リアクトル電流に連続する部分もあるものの、第１リファレンス信号ＲＥＦ１によって、１周期に必ず２回断続モードがある（電流がゼロに戻る）ため、リアクトル電流の偏りがなくなり、電流検出が不要となる点である。また、高調波も電源の位相差を利用する方法であるので高調波は少なくなる。図１７と図１８の電流波形では、高調波の多さは同じであるが、図１８の電流波形の方が電流をより多くとることができる。 FIG. 17 shows a current waveform when the phase delay of the phase shifter 15A is 0 °. On the other hand, FIG. 18 shows a current waveform when the delay of the phase shifter 15A is 3 °. In FIG. 18, the current waveform is made closer to a sine wave.
This is the same as the principle of taking a current by shifting the phase in the PWM method. The difference from the PWM method is that, in principle, the reactor is operated with only the phase difference over the entire period, so that the reactor current is continuous (the current does not return to zero. In this method, although there is a portion that continues to the reactor current, the first reference signal REF1 is used. Therefore, since there is always an intermittent mode twice in one cycle (the current returns to zero), there is no bias in the reactor current, and current detection becomes unnecessary. In addition, since harmonics are also a method that uses the phase difference of the power source, harmonics are reduced. The current waveforms in FIGS. 17 and 18 have the same number of harmonics, but the current waveform in FIG. 18 can take more current.

以上述べたように、第１実施形態の三相整流器は、単相整流器４Ａ〜４Ｃの入力側の二相間にスイッチ３Ａ〜３Ｃが接続されるとともに前記入力側の二相のそれぞれにリアクトル２Ａ〜２Ｆの一端部が接続されてなる単相整流回路が三組設けられ、三組の前記単相整流器の前記入力側の二相にそれぞれ接続された前記リアクトルの他端部は、三相電源１Ａ〜１Ｃの三組の線間にそれぞれ接続され、前記三組の単相整流器の出力側のＰ側とＮ側がそれぞれ共通に接続され、前記単相整流器の出力側のＰ側とＮ側間にコンデンサが接続されている構成である。 As described above, in the three-phase rectifier of the first embodiment, the switches 3A to 3C are connected between the two phases on the input side of the single-phase rectifiers 4A to 4C, and the reactors 2A to 2C are respectively connected to the two phases on the input side. Three sets of single-phase rectifier circuits having one end of 2F connected thereto are provided, and the other end of the reactor connected to the two phases on the input side of the three sets of single-phase rectifiers is a three-phase power source 1A. Are connected between the three sets of wires of 1C to 1C, the P side and the N side on the output side of the three sets of single phase rectifiers are connected in common, respectively, and between the P side and the N side on the output side of the single phase rectifier In this configuration, a capacitor is connected.

本実施形態では、前記三相整流回路において、前記三組の単相整流回路の電流が、それぞれ線間電圧と同位相となるように制御する制御部を備えている。 In the present embodiment, the three-phase rectifier circuit includes a control unit that controls the current of the three sets of single-phase rectifier circuits to be in phase with the line voltage.

上記のように、三相の各相毎に設けられた単相整流器４Ａ，４Ｂ，４Ｃの上記力率改善手段の双方向スイッチ３Ａ，３Ｂ，３Ｃは、線間電流（例えばＲ相であれば、ＩＲＴとＩＲＳ）の和が相電圧（例えばＶＲ）と同位相の正弦波の相電流（例えばＩＲ）となるようにスイッチングされる。単相整流器４Ａ，４Ｂ，４Ｃ及びその上記力率改善手段が三相のそれぞれに設けられ、他の相の影響を受けることなく、各相毎に独立して線間電流（例えばＲ相であれば、ＩＲＴとＩＲＳ）を生成すれば、相電圧（例えばＶＲ）と同位相の正弦波の相電流（例えばＩＲ）が得られる。本実施形態では、上記のような線間電流（例えばＲ相であれば、ＩＲＴとＩＲＳ）は、線間電圧（例えばＶＲＴ（−ＶＴＲ）とＶＲＳ）と同位相の正弦波として生成すればよい。 As described above, the bidirectional switches 3A, 3B, 3C of the power factor improving means of the single-phase rectifiers 4A, 4B, 4C provided for each of the three phases are provided with a line current (for example, in the case of the R phase). , IRT and IRS) are switched so as to be a sine wave phase current (for example, IR) having the same phase as the phase voltage (for example, VR). Single-phase rectifiers 4A, 4B, and 4C and the power factor improving means thereof are provided in each of the three phases, and without being affected by the other phases, the line current (for example, R phase) can be independently applied to each phase. For example, if IRT and IRS are generated, a sine wave phase current (for example, IR) having the same phase as the phase voltage (for example, VR) can be obtained. In the present embodiment, the line current as described above (for example, IRT and IRS for the R phase) may be generated as a sine wave having the same phase as the line voltage (for example, VRT (−VTR) and VRS). .

上記特許文献１の方式が小容量までしか適用できなかったのに対して、本実施形態の三相整流回路では、大容量まで拡大できるという効果がある。また、ＰＷＭ方式と比較すると、本実施形態の制御回路では、電流検出が不要であり、デッドタイムの制御が不要であるという効果がある。また、本実施形態の主回路では、素子の個数を１／２にすることができ、また、素子の電流定格を１／√３にすることができる。また、リアクトルの容量は、１／√３にすることができ、リアクトルの個数はＰＷＭ方式の２倍であるが、リアクトル容量は、電流定格の２乗となるため、トータル容量は[（１／√３）²×６]／３＝２／３となる。
以上のことから、本実施形態では、従来、ＰＷＭ方式でしか実現できなかった大きな容量にまで、低コストで高調波を減少させることができる。
また、大容量になると、リアクトルのコストが高価になり、回路全体のコストに対してリアクトルのコストが支配的になるが、上記のことから回路全体としても低コストが実現される。 Whereas the method of the above-mentioned Patent Document 1 can only be applied up to a small capacity, the three-phase rectifier circuit of the present embodiment has an effect that it can be expanded to a large capacity. In addition, compared with the PWM method, the control circuit according to the present embodiment has an effect that current detection is unnecessary and dead time control is unnecessary. In the main circuit of the present embodiment, the number of elements can be halved, and the current rating of the elements can be 1 / √3. In addition, the capacity of the reactor can be 1 / √3, and the number of reactors is twice that of the PWM system. However, since the reactor capacity is the square of the current rating, the total capacity is [(1 / √3) ² × 6] / 3 = 2/3.
From the above, in this embodiment, harmonics can be reduced at a low cost even to a large capacity that could be realized only by the PWM method.
Further, when the capacity is increased, the cost of the reactor becomes high, and the cost of the reactor becomes dominant with respect to the cost of the entire circuit. From the above, the low cost of the entire circuit is realized.

（第２実施形態）
次に、図１、図２５〜図２９を参照して、第２実施形態について説明する。
第２実施形態において、上記第１実施形態と共通する部分についての説明は省略する。 (Second Embodiment)
Next, a second embodiment will be described with reference to FIGS. 1 and 25 to 29.
In the second embodiment, description of parts common to the first embodiment is omitted.

第２実施形態は、上記第１実施形態を更に改善したものである。まず、第２実施形態において改善すべき点について図１を参照して説明する。 The second embodiment is a further improvement of the first embodiment. First, points to be improved in the second embodiment will be described with reference to FIG.

図１の回路が停止中であるとき、直流電圧検出器７の出力電圧は０Ｖに近い値である。そのため、図１の回路の運転開始時は、直流電圧検出器７の出力電圧は０Ｖから出発する。このことから、調節器１３の出力である第１リファレンス信号ＲＥＦ１の値は、マイナスの値か、又はゼロクランプされていれば０の値となる。そのため、第２リファレンス信号ＲＥＦ２がリファレンス信号ＲＥＦとなる。この場合、正弦波の第２リファレンス信号ＲＥＦ２のうち値が小さいときには駆動パルス信号ＰＵＬＳＥのパルス幅が大きくなり、双方向スイッチがＯＮとなる時間が長くなることから、電流値及び直流電圧値が大きくなる。これにより、過大突入電流が発生し、直流電圧が過電圧となり、使用部品の定格を超える場合、不具合が発生する。以下、図２５を参照してより具体的に説明する。 When the circuit of FIG. 1 is stopped, the output voltage of the DC voltage detector 7 is a value close to 0V. Therefore, at the start of operation of the circuit of FIG. 1, the output voltage of the DC voltage detector 7 starts from 0V. From this, the value of the first reference signal REF1, which is the output of the regulator 13, is a negative value or a value of 0 if zero-clamped. Therefore, the second reference signal REF2 becomes the reference signal REF. In this case, when the value of the second reference signal REF2 of the sine wave is small, the pulse width of the drive pulse signal PULSE becomes large, and the time during which the bidirectional switch is turned on becomes long. Therefore, the current value and the DC voltage value are large. Become. As a result, an excessive inrush current is generated, the DC voltage becomes an overvoltage, and a malfunction occurs when the rating of the component used is exceeded. Hereinafter, a more specific description will be given with reference to FIG.

図２５は、図１の減算器１１、直流電圧設定器１２及び調節器１３を具体的なハードウェアで構成したときの図である。図２５において、符号１０１は直流電圧設定器、１０２〜１０４は抵抗器、１０５はコンデンサ、１０６はオペアンプを示している。図１の回路では、直流電圧検出器７で検出された値が＋、直流電圧設定器１２により設定された値が−として加算しているのに対して、図２５では、オペアンプ１０６によって、入出力極性が反転されるため、一般的に構成されるように、直流電圧検出器７により検出された値を−、直流電圧設定器１０１により設定された値を＋として加算している。 FIG. 25 is a diagram when the subtracter 11, the DC voltage setter 12 and the regulator 13 of FIG. 1 are configured by specific hardware. In FIG. 25, reference numeral 101 is a DC voltage setting device, 102 to 104 are resistors, 105 is a capacitor, and 106 is an operational amplifier. In the circuit of FIG. 1, the value detected by the DC voltage detector 7 is added as +, and the value set by the DC voltage setter 12 is added as-, whereas in FIG. Since the output polarity is inverted, the value detected by the DC voltage detector 7 is added as-, and the value set by the DC voltage setter 101 is added as +, as generally configured.

図２５の回路では、停止時に直流電圧設定器１０１により設定された電圧（正の値）は、直流電圧検出器７により検出された電圧（０Ｖ）よりも大きいため、オペアンプ１０６の出力（ＲＥＦ１）は−側に振れることになる。この状態で起動させると、図１において、第２リファレンス信号ＲＥＦ２がリファレンス信号ＲＥＦとなるため、上記のように、駆動パルス信号ＰＵＬＳＥのパルス幅が広くなり、過大な電流が流れることとなる。これが第２実施形態において、改善すべき点である。 In the circuit of FIG. 25, the voltage (positive value) set by the DC voltage setting device 101 at the time of stoppage is larger than the voltage (0 V) detected by the DC voltage detector 7, so that the output of the operational amplifier 106 (REF1) Will swing to the-side. In this state, since the second reference signal REF2 becomes the reference signal REF in FIG. 1, the pulse width of the drive pulse signal PULSE becomes wide as described above, and an excessive current flows. This is a point to be improved in the second embodiment.

次に、図２６を参照して、第２実施形態について説明する。 Next, a second embodiment will be described with reference to FIG.

図２６において、図２５と同じ回路要素には同じ符号を付してその詳細な説明を省略する。図２６において図２５との相違点は、直流電圧設定器１０１と抵抗器１０３の間に、スイッチ２０１が追加されている点と、オペアンプ１０６の入出力間に抵抗器１０４及びコンデンサ１０５と並列にツェナーダイオード２０２が追加されている点である。 In FIG. 26, the same circuit elements as those in FIG. 25 are denoted by the same reference numerals, and detailed description thereof is omitted. 26 differs from FIG. 25 in that a switch 201 is added between the DC voltage setting device 101 and the resistor 103, and in parallel with the resistor 104 and the capacitor 105 between the input and output of the operational amplifier 106. A Zener diode 202 is added.

スイッチ２０１は、運転指令が出力されたときにＯＮとされる。ツェナーダイオード２０２は、ツェナー電圧が搬送波ＣＡＲＲＩＥＩＲの振幅に略等しい値のものが使用される。 The switch 201 is turned on when an operation command is output. As the Zener diode 202, a Zener diode having a value substantially equal to the amplitude of the carrier CARRIEIR is used.

第２実施形態（図２６）では、停止時にはスイッチ２０１がＯＦＦであるため、オペアンプ１０６の入力は、直流電圧検出器７により検出された負の値だけとなるため、オペアンプ１０６の出力は反転増幅されて＋側に振れる。運転指令によりスイッチ２０１がＯＮとなり、直流電圧検出器７により検出された直流電圧と、直流電圧設定器１０１により設定された直流電圧が加算されてオペアンプ１０６に入力され、調節動作が開始される。 In the second embodiment (FIG. 26), since the switch 201 is OFF at the time of stop, the input of the operational amplifier 106 is only a negative value detected by the DC voltage detector 7, so that the output of the operational amplifier 106 is inverted and amplified. And swings to the + side. The switch 201 is turned on by the operation command, the DC voltage detected by the DC voltage detector 7 and the DC voltage set by the DC voltage setting device 101 are added and input to the operational amplifier 106, and the adjustment operation is started.

図２６の回路によれば、停止時はオペアンプ１０６の出力（第１リファレンス信号ＲＥＦ１）は、＋電圧の状態にあり、起動と同時に調節動作を開始することになる。この場合、起動と同時に、第１リファレンス信号ＲＥＦ１がリファレンス信号ＲＥＦとなり、駆動パルス信号ＰＵＬＳＥのパルス幅は最小値から出発するため、過大突入電流の発生、及び過電圧は発生しない。 According to the circuit of FIG. 26, when stopped, the output of the operational amplifier 106 (first reference signal REF1) is in the + voltage state, and the adjustment operation is started simultaneously with the start-up. In this case, the first reference signal REF1 becomes the reference signal REF simultaneously with the start-up, and the pulse width of the drive pulse signal PULSE starts from the minimum value, so that an excessive inrush current and an overvoltage do not occur.

図２７は、本実施形態の動作をプログラムで実行させるための動作手順を示したフローチャートである。回路が停止中のとき（ステップＳ１−Ｙ）には、第１リファレンス信号ＲＥＦ１を搬送波ＣＡＲＲＩＥＲの上限値以上の値とする（ステップＳ２）。一方、運転指令が出力されて運転が開始される時（ステップＳ１−Ｎ）には、停止中の第１リファレンス信号ＲＥＦ１を初期値として使う（ステップＳ３）。 FIG. 27 is a flowchart showing an operation procedure for causing the operation of the present embodiment to be executed by a program. When the circuit is stopped (step S1-Y), the first reference signal REF1 is set to a value equal to or higher than the upper limit value of the carrier CARRIER (step S2). On the other hand, when the operation command is output and the operation is started (step S1-N), the stopped first reference signal REF1 is used as an initial value (step S3).

仮にツェナーダイオード２０２がない場合には、第１リファレンス信号ＲＥＦ１は、オペアンプ１０６の電源電圧まで振れる。即ち、例えばオペアンプ１０６の電源電圧が１２Ｖである場合、第１リファレンス信号ＲＥＦ１は最初１２Ｖから下がり始めることになる。搬送波ＣＡＲＲＩＥＲの振幅が例えば７．５Ｖである場合、第１リファレンス信号ＲＥＦ１が１２Ｖから７．５Ｖまで下がるまでは、駆動パルス信号ＰＵＬＳＥは出力されない。 If there is no Zener diode 202, the first reference signal REF1 swings to the power supply voltage of the operational amplifier 106. That is, for example, when the power supply voltage of the operational amplifier 106 is 12V, the first reference signal REF1 starts to decrease from 12V first. When the amplitude of the carrier CARRIER is, for example, 7.5V, the drive pulse signal PULSE is not output until the first reference signal REF1 drops from 12V to 7.5V.

ツェナーダイオード２０２のツェナー電圧が搬送波ＣＡＲＲＩＥＲの振幅と同じ値（例えば７．５Ｖ）である場合、第１リファレンス信号ＲＥＦ１は、最初その７．５Ｖから下がり始めることになり、直ちに駆動パルス信号ＰＵＬＳＥが出力される。即ち、ツェナーダイオード２０２がない場合に比べて、第１リファレンス信号ＲＥＦ１が１２Ｖから７．５Ｖまで下がるまでの時間を稼ぐことができる。これにより、運転指令が出力されてから実際に運転（調節動作）が開始されるまでの時間が短くなり、応答性が向上する。 When the Zener voltage of the Zener diode 202 has the same value as the amplitude of the carrier CARRIER (for example, 7.5V), the first reference signal REF1 starts to drop from 7.5V at first, and the drive pulse signal PULSE is output immediately. Is done. That is, as compared with the case where the Zener diode 202 is not provided, it is possible to earn time until the first reference signal REF1 drops from 12V to 7.5V. As a result, the time from when the operation command is output until the actual operation (adjustment operation) is started is shortened, and the responsiveness is improved.

次に、図２８及び図２９を参照して、第２実施形態の効果について説明する。
図２８は、第２実施形態が採用される前の構成（図２５）による効果を示し、図２９は、第２実施形態が採用された構成（図２６）による効果を示している。 Next, effects of the second embodiment will be described with reference to FIGS.
FIG. 28 shows the effect of the configuration (FIG. 25) before the second embodiment is adopted, and FIG. 29 shows the effect of the configuration (FIG. 26) of the second embodiment.

図２８に示すように、図２５の回路では、運転開始時に、調節器１３の出力（第１リファレンス信号ＲＥＦ１）が負の値（又は０）から出発しており、このことから上記の理由により、最初、大電流が流れ、その後次第に定格電流に収まっていくと共に、電圧は最初増加して、その後だんだんと設定電圧に近づいていく。このように、過大突入電流が流れ、直流電圧が過電圧となる不具合が発生する。 As shown in FIG. 28, in the circuit of FIG. 25, at the start of operation, the output of the regulator 13 (first reference signal REF1) starts from a negative value (or 0), and for this reason, First, a large current flows, and after that, gradually decreases to the rated current, and the voltage first increases and then gradually approaches the set voltage. As described above, an excessive inrush current flows and the DC voltage becomes an overvoltage.

図２９に示すように、図２６の回路では、運転開始時に、調節器１３の出力（第１リファレンス信号ＲＥＦ１）が大きな値から出発しており、このことから上記の理由により、最初、小電流が流れ、その後次第に定格電流に上がっていくと共に、電圧は最初小さな値であり、その後だんだんと上昇する。このように、図２６の回路では、突入電流や過電圧の問題が発生していない。 As shown in FIG. 29, in the circuit of FIG. 26, at the start of operation, the output of the regulator 13 (first reference signal REF1) starts from a large value. Flows, then gradually increases to the rated current, and the voltage is initially small and then gradually increases. Thus, in the circuit of FIG. 26, the problem of inrush current and overvoltage does not occur.

本実施形態によれば、運転開始時に電圧調節器１３の出力（第１リファレンス信号ＲＥＦ１）が最大値（搬送波ＣＡＲＲＩＥＲの上限値）から調節動作を開始することにより、起動時に駆動パルス信号ＰＵＬＳＥのパルス幅が最小の値から出発することにより、過大突入電流の発生や直流電圧の過電圧の不具合をなくすことができる。なお、本実施形態では、電圧制限手段の一例として、ツェナーダイオードを設けたが、これに代えて、電圧クリップ回路、定電圧回路等を用いることが可能である。 According to the present embodiment, the output of the voltage regulator 13 (first reference signal REF1) starts the adjustment operation from the maximum value (the upper limit value of the carrier wave CARRIER) at the start of operation, so that the pulse of the drive pulse signal PULSE at the start-up By starting from the minimum width, it is possible to eliminate the occurrence of an excessive inrush current and the problem of overvoltage of the DC voltage. In the present embodiment, a Zener diode is provided as an example of the voltage limiting means, but a voltage clip circuit, a constant voltage circuit, or the like can be used instead.

（第３実施形態）
次に、図６、図７、図１９〜図２１を参照して、第３実施形態について説明する。
第３実施形態において、上記第１実施形態と共通する部分についての説明は省略する。 (Third embodiment)
Next, a third embodiment will be described with reference to FIGS. 6, 7, and 19 to 21.
In the third embodiment, a description of parts common to the first embodiment is omitted.

第３実施形態では、図６に示すように、線間電圧（例えばＲ相であればＶＲＳ、ＶＴＲ）に基づいて、線間電流（例えばＩＲＳ、ＩＲＴ）を生成し、図７に示すように、その生成された線間電流の和から、相電圧（例えばＶＲ）と同相で正弦波の相電流（ＩＲ）を生成する。以下、具体的に説明する。 In the third embodiment, as shown in FIG. 6, a line current (for example, IRS, IRT) is generated based on a line voltage (for example, VRS, VTR in the case of R phase), and as shown in FIG. From the sum of the generated line currents, a sine wave phase current (IR) having the same phase as the phase voltage (for example, VR) is generated. This will be specifically described below.

図６の上の図において、符号Ａは、線間電流ＩＲＳの波形を示しており、そのうちのＡ−１の部分は、Ｒ相の電圧の０〜６０°までの波形から生成し、Ａ−２の部分はＳ相の３００〜３６０°までの反転波形から生成し、Ａ−３の部分はＲ相の１８０〜２４０°までの波形から生成し、Ａ−４の部分はＳ相の１２０〜１８０°までの反転波形から生成する。 In the upper diagram of FIG. 6, the symbol A indicates the waveform of the line current IRS, and the portion A-1 is generated from the waveform of 0 to 60 ° of the R-phase voltage, and A− The portion 2 is generated from the inverted waveform of the S phase from 300 to 360 °, the portion A-3 is generated from the waveform of the R phase from 180 to 240 °, and the portion of the A-4 is 120 to 120 ° of the S phase. Generated from inverted waveforms up to 180 °.

また、図６の下の図において、符号ｂは、線間電流ＩＴＲの波形を示しており、そのうちのｂ−１の部分は、Ｔ相の電圧の０〜６０°までの波形から生成し、ｂ−２の部分はＲ相の３００〜３６０°までの反転波形から生成し、ｂ−３の部分はＴ相の１８０〜２４０°までの波形から生成し、ｂ−４の部分はＲ相の１２０〜１８０°までの反転波形から生成する。図７に示すように、線間電流ＩＲＳとＩＲＴ（−ＩＴＲ）の合成波形（Ａ＋Ｂ）は、相電圧（例えばＶＲ）と同相で正弦波の相電流ＩＲの波形となる。 In addition, in the lower diagram of FIG. 6, the symbol b indicates the waveform of the line current ITR, and the portion b−1 of that is generated from the waveform of the T phase voltage from 0 to 60 °, The b-2 part is generated from the inverted waveform of the R phase from 300 to 360 °, the b-3 part is generated from the waveform of the T phase from 180 to 240 °, and the b-4 part is the R phase. It is generated from the inverted waveform of 120 to 180 °. As shown in FIG. 7, the combined waveform (A + B) of the line currents IRS and IRT (−ITR) is a waveform of the sine wave phase current IR in phase with the phase voltage (for example, VR).

上記第１実施形態では、図４に示すように、線間電圧（例えばＶＲＳ）と同位相の正弦波の線間電流（例えばＩＲＳ）を生成したのに対して、第２実施形態では、図６に示すように、線間電圧（例えばＶＲＳ）とピークのタイミングは同じであるが正弦波ではない線間電流（例えばＩＲＳ）を生成する。図６及び図７に示すように、合成することで相電流（例えばＩＲ）を生成する二つの線間電流（例えばＩＲＳ、ＩＲＴ）は互いに６０°位相がずれている。図７に示すように、二つの線間電流（例えばＩＲＳ、ＩＲＴ）は、それぞれ、相電流（上記例ではＩＲ）の波形の一部を構成している。 In the first embodiment, as shown in FIG. 4, a sine wave line current (for example, IRS) having the same phase as the line voltage (for example, VRS) is generated, whereas in the second embodiment, As shown in FIG. 6, a line current (for example, IRS) that has the same timing as the line voltage (for example, VRS) but is not a sine wave is generated. As shown in FIGS. 6 and 7, two line currents (for example, IRS and IRT) that generate a phase current (for example, IR) by being combined are out of phase with each other by 60 °. As shown in FIG. 7, the two line currents (for example, IRS and IRT) each constitute a part of the waveform of the phase current (IR in the above example).

次に、図１９から図２１を参照して、第３実施形態の回路構成及び動作について説明する。図１９において、図１と同じ構成要素については同じ符号を付して、その詳細な説明を省略する。 Next, the circuit configuration and operation of the third embodiment will be described with reference to FIGS. 19, the same components as those in FIG. 1 are denoted by the same reference numerals, and detailed description thereof is omitted.

図１９において、符号５０はゼロクロス検出器、５１はパターン発生器、５２は掛算器、５３はヒステリシスコンパレータ、５４は変流器、をそれぞれ示している。図２０に示すように、線間電圧検出器８Ａ〜８Ｃによって、線間電圧が検出されると、ゼロクロス検出器５０は、その線間電圧のゼロクロス点を検出することで、線間電圧の位相を検出する。パターン発生器５１は、線間電圧検出器８Ａ〜８Ｃによって検出された線間電圧の波形と、ゼロクロス検出器５０によって検出された線間電圧の位相に基づいて、三角形状のパターンを発生する。同図に示すように、パターン発生器５１によって発生するパターンは、３０〜９０°及び２１０〜２７０°が線間電圧の正弦波の波形の０〜６０°に対応し、９０〜１５０°及び２７０〜３３０°が線間電圧の正弦波の波形の１２０〜１８０°に対応している。 In FIG. 19, reference numeral 50 denotes a zero cross detector, 51 denotes a pattern generator, 52 denotes a multiplier, 53 denotes a hysteresis comparator, and 54 denotes a current transformer. As shown in FIG. 20, when the line voltage is detected by the line voltage detectors 8A to 8C, the zero cross detector 50 detects the zero cross point of the line voltage, thereby detecting the phase of the line voltage. Is detected. The pattern generator 51 generates a triangular pattern based on the waveform of the line voltage detected by the line voltage detectors 8 A to 8 C and the phase of the line voltage detected by the zero cross detector 50. As shown in the figure, the pattern generated by the pattern generator 51 is such that 30 to 90 ° and 210 to 270 ° correspond to 0 to 60 ° of the sine wave waveform of the line voltage, and 90 to 150 ° and 270. ˜330 ° corresponds to 120˜180 ° of the sine wave waveform of the line voltage.

ヒステリシスコンパレータ５３は、図２１に示すように、パターン発生器５１によって発生されたパターンが掛算器５２を経て得られた三角形状のパターン６０に対して、所定幅（電流制御範囲）６１が設けられてなるヒステリシス幅の中に、変流器５４によって検出された電流６２が入っているときだけ、双方向スイッチ３Ａ〜３Ｃを駆動する（オンする）駆動信号を出力する。これにより、図６に示すような線間電流（例えばＩＲＳ，ＩＴＲ）が生成される。 As shown in FIG. 21, the hysteresis comparator 53 is provided with a predetermined width (current control range) 61 with respect to the triangular pattern 60 obtained by passing the pattern generated by the pattern generator 51 through the multiplier 52. Only when the current 62 detected by the current transformer 54 is included in the hysteresis width, the drive signals for driving (turning on) the bidirectional switches 3A to 3C are output. Thereby, a line current (for example, IRS, ITR) as shown in FIG. 6 is generated.

なお、上記においては、パターン発生器５１の出力と変流器５４の検出値に基づいて、変流器５４の検出値が、パターン発生器５１の出力通りの波形（図６参照）となるように双方向スイッチ３Ａ〜３Ｃをスイッチングする方法の一つとして、ヒステリシスコンパレータ５３を用いたが、ヒステリシスコンパレータ５３に代えて、パターン発生器で発生されたパターンに追従させるようにスイッチングする公知の方法を適用することが可能である。例えば、一定間隔で電流上限値に追従させるやり方でもよい。 In the above, based on the output of the pattern generator 51 and the detected value of the current transformer 54, the detected value of the current transformer 54 becomes a waveform as the output of the pattern generator 51 (see FIG. 6). As a method of switching the bidirectional switches 3A to 3C, the hysteresis comparator 53 is used. However, instead of the hysteresis comparator 53, a known method of switching so as to follow the pattern generated by the pattern generator is used. It is possible to apply. For example, a method of following the current upper limit value at regular intervals may be used.

また、上記においては、ヒステリシス幅は、線間電圧検出器８Ａ〜８Ｃによって検出された線間電圧の波形、及びゼロクロス検出器５０によって検出された線間電圧の位相に基づいて、パターン発生器５１により設定されたが、パターン発生器５１に代えて、関数発生器により設定されてもよい。 In the above description, the hysteresis width is determined based on the waveform of the line voltage detected by the line voltage detectors 8A to 8C and the phase of the line voltage detected by the zero cross detector 50. However, instead of the pattern generator 51, it may be set by a function generator.

第３実施形態では、相電流（例えばＩＲ）を線間電流（例えばＩＲＳ，ＩＲＴ）の和として生成するに際して、上記第１実施形態に比べて、より小さな値の線間電流で相電流を生成することができる。上記第１実施形態では、図５に示すように、二つの線間電流（例えばＩＲＳ，ＩＲＴ）が一部において、相電流（例えばＩＲ）に対して正負を打消し合って、相電流（例えばＩＲ）を生成しているのに対して、第２実施形態では、図７に示すように、打消し合うことはないためである。また、電流値が低減できるため、スイッチング素子等の素子のコスト低減にもなる。 In the third embodiment, when the phase current (for example, IR) is generated as the sum of the line currents (for example, IRS, IRT), the phase current is generated with a smaller line current than in the first embodiment. can do. In the first embodiment, as shown in FIG. 5, the two line currents (for example, IRS and IRT) partially cancel the positive / negative with respect to the phase current (for example, IR), and the phase current (for example, for example) This is because the second embodiment does not cancel each other as shown in FIG. In addition, since the current value can be reduced, the cost of elements such as switching elements can be reduced.

上記各実施形態において、力率改善回路（Ｒ相では、符号２Ａ，２Ｂ，３Ａ）は、単相整流器（Ｒ相では、符号４Ａ）の入力側に設けられたが、出力側に設けられてもよい。 In each of the embodiments described above, the power factor correction circuit (reference numerals 2A, 2B, and 3A in the R phase) is provided on the input side of the single-phase rectifier (reference numeral 4A in the R phase), but is provided on the output side. Also good.

本発明による三相整流回路の第１実施形態を示す回路図。The circuit diagram which shows 1st Embodiment of the three-phase rectifier circuit by this invention. 線間電流と相電流のベクトル図。Vector diagram of line current and phase current. 相電圧波形と線間電圧波形を示す図。The figure which shows a phase voltage waveform and a line voltage waveform. 線間電圧波形と線間電流波形を示す図。The figure which shows a line voltage waveform and a line current waveform. 本発明による三相整流回路の第１実施形態において、図４の線間電流で生成される相電流の波形を示す図。The figure which shows the waveform of the phase current produced | generated by the line current of FIG. 4 in 1st Embodiment of the three-phase rectifier circuit by this invention. 本発明による三相整流回路の第３実施形態における、線間電圧波形と線間電流波形を示す図。The figure which shows the line voltage waveform and the line current waveform in 3rd Embodiment of the three-phase rectifier circuit by this invention. 本発明による三相整流回路の第３実施形態において、図６の線間電流で生成される相電流の波形を示す図。The figure which shows the waveform of the phase current produced | generated by the line current of FIG. 6 in 3rd Embodiment of the three-phase rectifier circuit by this invention. 軽負荷のときの第１リファレンス信号と第２リファレンス信号と搬送波との関係を示す図。The figure which shows the relationship between the 1st reference signal at the time of light load, a 2nd reference signal, and a carrier wave. 図８のときのリファレンス信号と搬送波とパルス信号の関係を示す図。The figure which shows the relationship between the reference signal at the time of FIG. 8, a carrier wave, and a pulse signal. 図８のときのリアクトル電流の波形図。FIG. 9 is a waveform diagram of a reactor current at the time of FIG. 8. 第１リファレンス信号が第２リファレンス信号の頂点と等しいときの搬送波との関係を示す図。The figure which shows the relationship with a carrier wave when a 1st reference signal is equal to the vertex of a 2nd reference signal. 図１１のときのリファレンス信号と搬送波とパルス信号の関係を示す図。FIG. 12 is a diagram illustrating a relationship among a reference signal, a carrier wave, and a pulse signal in the case of FIG. 11. 図１１のときのリアクトル電流の波形図。FIG. 12 is a waveform diagram of a reactor current at the time of FIG. 11. 第１リファレンス信号が第２リファレンス信号の頂点より低いときの搬送波との関係を示す図。The figure which shows the relationship with a carrier wave when a 1st reference signal is lower than the vertex of a 2nd reference signal. 図１４の場合において、第１リファレンス信号をリファレンス信号とした（第２リファレンス信号を０とした）ときのリアクトル電流の波形図。FIG. 15 is a waveform diagram of a reactor current when the first reference signal is a reference signal (the second reference signal is 0) in the case of FIG. 14. 図１４の場合において、第２リファレンス信号をリファレンス信号としたときのリファレンス信号と搬送波、及びパルス信号の関係を示す図。The figure which shows the relationship of a reference signal, a carrier wave, and a pulse signal when the 2nd reference signal is made into a reference signal in the case of FIG. 図１６の場合において、移相器の移相遅れが０のときのリアクトル電流の波形図。FIG. 17 is a waveform diagram of a reactor current when the phase shift delay of the phase shifter is 0 in the case of FIG. 16. 図１６の場合において、移相器の移相遅れが３°のときのリアクトル電流の波形図。FIG. 17 is a waveform diagram of a reactor current when the phase shift delay of the phase shifter is 3 ° in the case of FIG. 16. 本発明による三相整流回路の第３実施形態を示す回路図。The circuit diagram which shows 3rd Embodiment of the three-phase rectifier circuit by this invention. 本発明による三相整流回路の第３実施形態において、線間電圧検出器とゼロクロス検出器とパターン発生器の各出力の関係を示す図。The figure which shows the relationship of each output of a line voltage detector, a zero cross detector, and a pattern generator in 3rd Embodiment of the three-phase rectifier circuit by this invention. 本発明による三相整流回路の第３実施形態において、ヒステリシスコンパレータの動作を説明する図。The figure explaining operation | movement of a hysteresis comparator in 3rd Embodiment of the three-phase rectifier circuit by this invention. 図９の一部拡大図。FIG. 10 is a partially enlarged view of FIG. 9. 図１２の一部拡大図。FIG. 13 is a partially enlarged view of FIG. 12. 図１６の一部拡大図。FIG. 17 is a partially enlarged view of FIG. 16. 本発明による三相整流回路の第２実施形態を説明するための回路図。The circuit diagram for demonstrating 2nd Embodiment of the three-phase rectifier circuit by this invention. 本発明による三相整流回路の第２実施形態を示す回路図。The circuit diagram which shows 2nd Embodiment of the three-phase rectifier circuit by this invention. 本発明による三相整流回路の第２実施形態の動作を説明するためのフローチャート。The flowchart for demonstrating operation | movement of 2nd Embodiment of the three-phase rectifier circuit by this invention. 本発明による三相整流回路の第２実施形態の効果を説明するためのタイムチャート。The time chart for demonstrating the effect of 2nd Embodiment of the three-phase rectifier circuit by this invention. 本発明による三相整流回路の第２実施形態の効果を示すタイムチャート。The time chart which shows the effect of 2nd Embodiment of the three-phase rectifier circuit by this invention.

符号の説明Explanation of symbols

１Ａ、１Ｂ、１ＣＲ，Ｓ，Ｔ相の電源
２Ａ〜２Ｆリアクトル
３Ａ，３Ｂ，３Ｃ双方向スイッチ
４Ａ，４Ｂ，４Ｃ単相整流器
５平滑コンデンサ
６負荷
７直流電圧検出器
８線間電圧検出器
９掛算器
１０三角波発生器
１１減算器
１２直流電圧設定器
１３調節器（ＰＩコントローラ）
１４Ａ，１４Ｂ，１４Ｃ絶対値演算器
１５Ａ，１５Ｂ，１５Ｃ移相器
１６Ａ〜１６Ｅ優先回路（ダイオード）
１７Ａ，１７Ｂ，１７Ｃコンパレータ 1A, 1B, 1C R, S, T phase power supply 2A-2F reactor 3A, 3B, 3C Bidirectional switch 4A, 4B, 4C Single phase rectifier 5 Smoothing capacitor 6 Load 7 DC voltage detector 8 Line voltage detector 9 Multiplier 10 Triangular wave generator 11 Subtractor 12 DC voltage setter 13 Controller (PI controller)
14A, 14B, 14C Absolute value calculators 15A, 15B, 15C Phase shifters 16A-16E Priority circuit (diode)
17A, 17B, 17C Comparator

Claims

三相電源の各線間毎に設けられた三つの単相整流器と、
前記単相整流器の入力側又は出力側の二相のそれぞれに接続されたリアクトルと、前記単相整流器の入力側又は出力側の二相間に接続された双方向スイッチとが前記三相電源の各線間毎に設けられ、相電圧と同位相の相電流が二つの線間電流の和として生成されるように前記線間電流を制御する三つの力率改善回路と、
前記リアクトルを流れる電流がそれぞれ前記三相電源の線間電圧と同位相になるように前記双方向スイッチをスイッチングする制御部と、
を備え、
前記単相整流器のＰ側及びＮ側の出力部は、それぞれ他の前記単相整流器のＰ側及びＮ側の出力部と共通に接続され、
前記単相整流器のＰ側及びＮ側の出力部の間には、コンデンサが接続され、
前記制御部は、三角波の信号と、リファレンス信号との比較結果に基づいて、前記双方向スイッチをスイッチングし、
前記リファレンス信号は、直流電圧の設定値と前記三つの単相整流器から出力される直流電圧とに基づいて生成される第１リファレンス信号と、前記三相電源の線間電圧に基づいて生成される第２リファレンス信号のうちいずれか大きい方の信号として生成されることを特徴とする三相整流回路。 Three single-phase rectifiers provided for each line of the three-phase power supply ,
A reactor connected to each of the two phases on the input side or the output side of the single-phase rectifier and a bidirectional switch connected between the two phases on the input side or the output side of the single-phase rectifier are each line of the three-phase power source . Three power factor correction circuits for controlling the line current so that a phase current having the same phase as the phase voltage is generated as a sum of two line currents .
A controller that switches the bidirectional switch so that the current flowing through the reactor is in phase with the line voltage of the three-phase power source, respectively;
With
The P-side and N-side output units of the single-phase rectifier are connected in common with the P-side and N-side output units of the other single-phase rectifiers, respectively.
A capacitor is connected between the P-side and N-side output units of the single-phase rectifier,
The control unit switches the bidirectional switch based on a comparison result between a triangular wave signal and a reference signal,
The reference signal is generated based on a first reference signal generated based on a set value of a DC voltage and DC voltages output from the three single-phase rectifiers, and a line voltage of the three-phase power source. three-phase rectifier circuit, characterized in Rukoto generated as one larger signal of the second reference signal.

請求項１記載の三相整流回路において、
前記第２リファレンス信号は、前記三相電源の線間電圧に対して、位相が遅れた信号であることを特徴とする三相整流回路。 The three-phase rectifier circuit according to claim 1,
The second reference signal, three-phase rectifier circuit, wherein with respect to the line voltage of the three-phase power supply, a signal der Rukoto the phase delayed.

請求項１または２に記載の三相整流回路において、
前記制御部は、
前記三相整流回路から出力される直流電圧に比例した三角波の信号を発生する三角波信号発生手段と、
前記三相整流回路から出力される直流電圧に基づいて、直流の制御信号を生成する直流制御信号発生手段と、
前記三相電源の線間電圧の絶対値を発生させる線間電圧絶対値発生手段と、
前記制御信号と前記線間電圧の絶対値のレベルが高い方をリファレンス信号として出力するリファレンス信号発生手段と、
前記三角波の信号よりも前記リファレンス信号のレベルが低いときに前記双方向スイッチを駆動する駆動信号を発生する駆動信号発生手段と、
を備えていることを特徴とする三相整流回路。 The three-phase rectifier circuit according to claim 1 or 2,
The controller is
Triangular wave signal generating means for generating a triangular wave signal proportional to the DC voltage output from the three-phase rectifier circuit;
DC control signal generating means for generating a DC control signal based on the DC voltage output from the three-phase rectifier circuit;
Line voltage absolute value generating means for generating an absolute value of the line voltage of the three-phase power source;
A reference signal generating means for outputting, as a reference signal, a higher level of the absolute value of the control signal and the line voltage;
Drive signal generating means for generating a drive signal for driving the bidirectional switch when the level of the reference signal is lower than the triangular wave signal;
A three-phase rectifier circuit comprising:

請求項３記載の三相整流回路において、
前記制御信号発生手段は、
予め設定された直流電圧を出力する直流電圧設定器と、
前記直流電圧設定器により出力された前記直流電圧と、前記三相整流回路から出力された直流電圧とを演算し、前記演算の結果に基づいて前記制御信号を生成する演算器と、
前記三相整流回路に対する運転指令に応答して、前記直流電圧設定器から出力された前記直流電圧が前記演算器に印加するように制御するスイッチと
を備えたことを特徴とする三相整流回路。 The three-phase rectifier circuit according to claim 3,
The control signal generating means is
A DC voltage setter that outputs a preset DC voltage;
An arithmetic unit that calculates the DC voltage output from the DC voltage setter and the DC voltage output from the three-phase rectifier circuit, and generates the control signal based on the calculation result;
A switch for controlling the DC voltage output from the DC voltage setter to be applied to the computing unit in response to an operation command for the three-phase rectifier circuit;
Three-phase rectifier circuit comprising the.

請求項４記載の三相整流回路において、
前記制御信号発生手段には、前記三角波の信号の振幅と概ね同じ電圧値を制限電圧とする電圧制限手段が設けられていることを特徴とする三相整流回路。 The three-phase rectifier circuit according to claim 4,
The control signal to the generating means, the three-phase rectifier circuit, characterized that you have voltage limiting means provided to limit voltage substantially the same voltage value as the amplitude of the triangular wave signal.