JP4783072B2 - Semiconductor element analysis method - Google Patents
Semiconductor element analysis method Download PDFInfo
- Publication number
- JP4783072B2 JP4783072B2 JP2005186840A JP2005186840A JP4783072B2 JP 4783072 B2 JP4783072 B2 JP 4783072B2 JP 2005186840 A JP2005186840 A JP 2005186840A JP 2005186840 A JP2005186840 A JP 2005186840A JP 4783072 B2 JP4783072 B2 JP 4783072B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- semiconductor element
- terminals
- current
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
本発明は、半導体素子解析方法に係り、特に非破壊で且つ電気的過負荷を加えずに素子の不良箇所の特定または解析を行う半導体素子解析方法に関する。 The present invention relates to a semiconductor element analysis method, and more particularly, to a semiconductor element analysis method for identifying or analyzing a defective portion of an element without being subjected to electrical overload.
ディスクリート半導体素子（個別半導体素子、以下ディスクリート素子と称する）において、不良箇所を特定する方法として、走査型電子顕微鏡（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ：以下ＳＥＭと称する）などで破壊痕跡などを特定し、解析する方法が一般的に採用されている（例えば特許文献１参照。）。しかしこの方法はディスクリート素子のパッシベーション膜、メタル層を除去して解析するなどディスクリート素子を破壊しなければならない。 In a discrete semiconductor element (individual semiconductor element, hereinafter referred to as a discrete element), as a method for identifying a defective portion, a method for identifying and analyzing a breakdown trace by using a scanning electron microscope (hereinafter referred to as SEM) or the like Is generally adopted (see, for example, Patent Document 1). However, in this method, the discrete element must be destroyed by removing the passivation film and the metal layer of the discrete element and performing analysis.
一方、素子を非破壊で検査・解析する方法としては、チップ上に塗布した液晶の液晶層から液体層への温度による相転移を利用して異常発熱箇所を検出する液晶法（液晶塗布法）が知られている（例えば特許文献２参照。）。
液晶法は、上記のごとく不良箇所からの発熱により液晶が相転移することを利用し、相転移した箇所を偏光顕微鏡で観察することにより、不良箇所を特定・解析する方法である。この方法では液晶が相転移するにはある程度の発熱量が必要であり、発熱量が少なく液晶が相転移しにくい素子を解析することができない。また相転移が起こるほどの発熱量では相転移する領域が大きく、相転移領域も移動するため、例えば数μｍの範囲に不良箇所を絞り込むのは困難である。更に、この方法では素子上に滴下する液晶層を透過して素子を観察することになるため、屈折率の違いにより不良箇所を特定しにくいなどの問題があった。 The liquid crystal method is a method for identifying and analyzing a defective portion by utilizing the fact that liquid crystal undergoes phase transition due to heat generation from the defective portion as described above, and observing the phase-transferred portion with a polarizing microscope. In this method, a certain amount of heat generation is required for the phase transition of the liquid crystal, and it is not possible to analyze an element that has a small amount of heat generation and the phase transition of the liquid crystal is difficult. Further, since the region where the phase transition is large and the phase transition region moves when the calorific value is such that the phase transition occurs, it is difficult to narrow down the defective portion to a range of, for example, several μm. Furthermore, this method has a problem that it is difficult to identify a defective portion due to a difference in refractive index because the device is observed through a liquid crystal layer dropped on the device.
また、エミッション顕微鏡によりホット・エレクトロン発光を解析するエミッション顕微鏡法は、ごく微小な発光を顕微鏡的視野で観測できるのでＬＳＩの解析には一般的に使用されている。しかし、この方法はディスクリート素子に適用することができない。ディスクリート素子は、チップ上が数μｍ以上の厚いメタル（例えばアルミニウム）電極に覆われているため、ホット・エレクトロン発光があったとしてもフォトン（光子）が厚いメタル電極を貫通できないためである。 In addition, an emission microscope that analyzes hot electron emission with an emission microscope is generally used for LSI analysis because very small emission can be observed in a microscopic field of view. However, this method cannot be applied to discrete elements. This is because the discrete element is covered with a thick metal (for example, aluminum) electrode of several μm or more on the chip, so that even if hot electron emission occurs, photons (photons) cannot penetrate the thick metal electrode.
更に、近年普及しているチップ裏面からホット・エレクトロン発光を解析する裏面フォト・エミッション法も、一般的に裏面電極を有するディスクリート素子には適用できない。また裏面電極を設けない構造の場合でもバイポーラトランジスタや、パワーＭＯＳＦＥＴのようにエピタキシャル構造を有するデバイスでは、フォトンがエピタキシャル層を貫通しにくいため、裏面フォト・エミッション法を採用できない。 Further, the backside photo emission method for analyzing hot electron emission from the backside of a chip, which has been widely used in recent years, is generally not applicable to a discrete element having a backside electrode. Even in the case of a structure in which no back electrode is provided, in a device having an epitaxial structure such as a bipolar transistor or a power MOSFET, the back photo emission method cannot be adopted because photons hardly penetrate the epitaxial layer.
つまり、過電圧、過電流を印加して無理矢理発熱させることができる場合を除いて、発熱が少ない微少リーク不良のディスクリートデバイスの不良箇所の特定は、事実上不可能であった。また、微少リーク不良以外の、例えば断線、ショートなどの不良の検出であっても上記のごとく高精度で不良箇所を特定できる方法が存在しなかった。 In other words, it was practically impossible to identify a defective part of a discrete device having a small leak with little heat generation, except when it was possible to generate heat by applying overvoltage and overcurrent. Further, there is no method that can identify a defective portion with high accuracy as described above even when detecting a defect other than a minute leak defect, such as a disconnection or a short circuit.
本発明は上述した諸々の事情に鑑み成されたものであり、第１に、レーザビームをディスクリート半導体素子の被測定領域に照射し、該照射に伴う前記半導体素子の２つの端子間の電流変化を検出し該電流変化を輝度変化として電流像を取得する工程と、前記被測定領域の画像データを取得し、該画像データと前記電流像とを重畳させ、該電流像の明暗により前記素子の故障被疑領域を特定する工程と、前記故障被疑領域を拡大観察し、前記半導体素子の故障箇所を解析する工程とを具備することにより解決するものである。 The present invention has been made in view of the various circumstances described above. First, a laser beam is irradiated onto a measurement region of a discrete semiconductor element, and a current change between two terminals of the semiconductor element due to the irradiation is performed. Detecting the current change as a change in luminance and obtaining a current image, obtaining image data of the region to be measured, superimposing the image data and the current image, The problem is solved by including a step of identifying a suspected failure region and a step of magnifying and observing the suspected failure region and analyzing a failure location of the semiconductor element.
また、前記故障被疑領域を集束イオンビーム法により解析することを特徴とするものである。 Further, the failure suspected region is analyzed by a focused ion beam method.
また、前記電流像を取得する工程は、電源端子とＧＮＤ端子を有しＯＢＩＲＣＨ法による解析を行う解析装置を用い、前記両端子間に前記半導体素子の端子を接続して行うことを特徴とするものである。 Further, the step of obtaining the current image is performed by using an analysis device having a power supply terminal and a GND terminal and performing analysis by the OBIRCH method, and connecting the terminal of the semiconductor element between the both terminals. Is.
また、前記半導体素子の２つの端子間を電流経路とする該半導体素子の動作領域の電流変化を前記電流像として取得することを特徴とするものである。 In addition, a current change in an operation region of the semiconductor element having a current path between two terminals of the semiconductor element is acquired as the current image.
また、前記半導体素子は裏面電極を有することを特徴とするものである。 In addition, the semiconductor element has a back electrode.
また、前記半導体素子はｐチャネル型ＭＯＳトランジスタであることを特徴とするものである。 The semiconductor element is a p-channel MOS transistor.
また、前記半導体素子は、ｐｎｐバイポーラトランジスタであることを特徴とするものである。 Further, the semiconductor element is a pnp bipolar transistor.
第２に、レーザビームをディスクリート半導体素子の被測定領域に照射し、該照射に伴う前記半導体素子の任意の端子間の電流変化を検出し該電流変化を輝度変化として電流像を取得し、該電流像により前記半導体素子の降伏状態を可視化することにより解決するものである。 Second, a laser beam is irradiated onto a measurement area of a discrete semiconductor element, a current change between arbitrary terminals of the semiconductor element due to the irradiation is detected, and a current image is acquired using the current change as a luminance change, The problem is solved by visualizing the breakdown state of the semiconductor element using a current image.
また、前記電流変化は、電源端子とＧＮＤ端子を有しＯＢＩＲＣＨ法による解析を行う解析装置を用い、前記半導体素子の端子と前記電源端子、ＧＮＤ端子と接続して検出することを特徴とするものである。 The current change is detected by connecting the terminal of the semiconductor element, the power supply terminal, and the GND terminal using an analysis device that has a power supply terminal and a GND terminal and performs analysis by the OBIRCH method. It is.
また、前記被測定領域の画像データを取得し、該画像データと前記電流像を重畳させることを特徴とするものである。 Further, the image data of the measurement area is acquired, and the image data and the current image are superimposed.
また、前記半導体素子は、ｎチャネル型ＭＯＳトランジスタであり、ソース端子およびゲート端子を前記ＧＮＤ端子に接続し、ドレイン端子を前記電源端子に接続することを特徴とするものである。 The semiconductor element is an n-channel MOS transistor, and has a source terminal and a gate terminal connected to the GND terminal, and a drain terminal connected to the power supply terminal.
また、前記半導体素子は、ｐチャネル型ＭＯＳトランジスタであり、ドレイン端子およびゲート端子を前記ＧＮＤ端子に接続し、ソース端子を前記電源端子に接続することを特徴とするものである。 The semiconductor element is a p-channel MOS transistor, wherein a drain terminal and a gate terminal are connected to the GND terminal, and a source terminal is connected to the power supply terminal.
また、降伏電圧付近の電圧を前記電源端子に印加し、前記電流像の微少変動により降伏現象を解析することを特徴とするものである。 In addition, a voltage in the vicinity of the breakdown voltage is applied to the power supply terminal, and the breakdown phenomenon is analyzed by a slight variation in the current image.
また、前記半導体素子は、バイポーラトランジスタであり、該バイポーラトランジスタの測定する第１端子および第２端子を前記電源端子およびＧＮＤ端子に接続することを特徴とするものである。 The semiconductor element is a bipolar transistor, and the first terminal and the second terminal measured by the bipolar transistor are connected to the power supply terminal and the GND terminal.
また、前記バイポーラトランジスタの第３端子を、前記第１端子または第２端子のいずれかとショートさせることを特徴とするものである。 The third terminal of the bipolar transistor is short-circuited with either the first terminal or the second terminal.
第３に、レーザビームをディスクリート半導体素子の被測定領域に照射し、該照射に伴う前記半導体素子の任意の端子間の電流変化を検出し該電流変化を輝度変化として電流像を取得し、該電流像により前記半導体素子の動作状態を可視化することにより解決するものである。 Third, a laser beam is irradiated onto a measured region of a discrete semiconductor element, a current change between arbitrary terminals of the semiconductor element due to the irradiation is detected, and a current image is acquired using the current change as a luminance change, The problem is solved by visualizing the operating state of the semiconductor element using a current image.
また、前記電流変化は、電源端子とＧＮＤ端子を有しＯＢＩＲＣＨ法による解析を行う解析装置を用い、前記半導体素子の任意の２端子をショートさせて前記電源端子又はＧＮＤ端子と接続して検出することを特徴とするものである。 In addition, the current change is detected by using an analysis device that has a power supply terminal and a GND terminal and performs analysis by the OBIRCH method, and shorting any two terminals of the semiconductor element to connect to the power supply terminal or the GND terminal. It is characterized by this.
また、前記被測定領域の画像データを取得し、該画像データと前記電流像を重畳させることを特徴とするものである。 Further, the image data of the measurement area is acquired, and the image data and the current image are superimposed.
また、前記半導体素子は、ｎチャネル型ＭＯＳトランジスタであり、ソース端子を前記ＧＮＤ端子に接続し、ゲート端子およびドレイン端子を前記電源端子に接続することを特徴とするものである。 The semiconductor element is an n-channel MOS transistor, and has a source terminal connected to the GND terminal and a gate terminal and a drain terminal connected to the power supply terminal.
また、前記半導体素子は、ｐチャネル型ＭＯＳトランジスタであり、ドレイン端子およびゲート端子を前記ＧＮＤ端子に接続し、ソース端子を前記電源端子に接続することを特徴とするものである。 The semiconductor element is a p-channel MOS transistor, wherein a drain terminal and a gate terminal are connected to the GND terminal, and a source terminal is connected to the power supply terminal.
また、閾値電圧付近の電圧を前記電源端子に印加し、前記素子の弱反転特性を電流変化として解析することを特徴とするものである。 Further, a voltage in the vicinity of a threshold voltage is applied to the power supply terminal, and the weak inversion characteristic of the element is analyzed as a current change.
また、前記半導体素子は、バイポーラトランジスタであり、該バイポーラトランジスタの測定する第１端子および第２端子を前記電源端子およびＧＮＤ端子に接続することを特徴とするものである。 The semiconductor element is a bipolar transistor, and the first terminal and the second terminal measured by the bipolar transistor are connected to the power supply terminal and the GND terminal.
また、前記バイポーラトランジスタの第３端子を、第１端子または第２端子のいずれかとショートさせることを特徴とするものである。 The third terminal of the bipolar transistor is short-circuited with either the first terminal or the second terminal.
本発明に依れば以下の効果が得られる。 According to the present invention, the following effects can be obtained.
第１に、ディスクリート素子の不良に対して、非破壊で、且つ電気的過負荷を加えずに、不良箇所を高精度で特定することができる。 First, it is possible to identify a defective portion with high accuracy in a non-destructive manner and without applying an electrical overload with respect to a defective discrete element.
第２に、解析装置の電源端子およびＧＮＤ端子とそれぞれ接続する端子を適宜選択することにより、ディスクリートデバイスの断線、ショート、リーク不良箇所を高精度で特定することができる。 Secondly, by appropriately selecting the terminals connected to the power supply terminal and the GND terminal of the analysis apparatus, it is possible to specify the disconnection, short-circuit, and leak defect location of the discrete device with high accuracy.
第３に、ディスクリートのＭＯＳＦＥＴまたはバイポーラトランジスタは、一般的に表面および裏面に厚いメタル電極を有しており、またエピタキシャル層の不純物濃度も高い。この場合でも本実施形態によれば不良箇所を非破壊で高精度に特定することができる。 Third, discrete MOSFETs or bipolar transistors generally have thick metal electrodes on the front and back surfaces, and the impurity concentration of the epitaxial layer is high. Even in this case, according to the present embodiment, it is possible to identify a defective portion with high accuracy without destruction.
第４に、マイナス電源を持たない解析装置であっても、ＭＯＳＦＥＴのソース端子を解析装置の電源端子（またはその逆）に接続することにより、ｐチャネル型素子の不良箇所を特定することができる。 Fourth, even in an analysis device that does not have a negative power supply, a defective portion of a p-channel element can be identified by connecting the source terminal of the MOSFET to the power supply terminal of the analysis device (or vice versa). .
第５に、降伏電圧付近の電圧を印加して電流像の微少変動により降伏現象を解析することによりＭＯＳトランジスタの降伏箇所および降伏の進行状態を可視化できるので、降伏箇所を考慮したパターン設計およびデバイス設計が可能となる。 Fifth, by applying a voltage in the vicinity of the breakdown voltage and analyzing the breakdown phenomenon by small fluctuations in the current image, the breakdown location of the MOS transistor and the progress of the breakdown can be visualized. Design becomes possible.
第６に、閾値電圧付近の電圧を印加して素子の弱反転特性を電流変化として解析することによりＭＯＳトランジスタのオン・オフ状態、弱反転特性を可視化できるので、電界集中箇所を考慮したパターン設計およびデバイス設計が可能となる。 Sixth, by applying a voltage in the vicinity of the threshold voltage and analyzing the weak inversion characteristics of the element as a current change, the on / off state and weak inversion characteristics of the MOS transistor can be visualized. And device design becomes possible.
以下に本発明の実施の形態について図１から図３２を参照して詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to FIGS.
図１から図２６には本発明の第１の実施形態を説明する。図１は、解析装置を示す概略図であり、本実施形態では、レーザビームで加熱した際の配線の温度上昇に伴う抵抗変化を利用する、いわゆるＯＢＩＲＣＨ（Ｏｐｔｉｃａｌ Ｂｅａｍ Ｉｎｄｕｃｅｄ Ｒｅｓｉｓｔａｎｃｅ ＣＨａｎｇｅ）法を採用する。 1 to 26, a first embodiment of the present invention will be described. FIG. 1 is a schematic diagram showing an analysis apparatus. In the present embodiment, a so-called OBIRCH (Optical Beam Induced Resistance Change) method that uses a resistance change accompanying a temperature rise of wiring when heated by a laser beam is employed. .
解析装置ＯＢは電源端子とＧＮＤ端子の２端子を有し、その２端子に接続する測定対象のディスクリート素子３０の２端子が接続する。ここでディスクリート素子３０とは、不純物拡散などにより半導体結晶に所定の素子領域が形成され、裏面電極を有する素子をいう。そして所定の電圧を印加すると共に素子の被測定領域にレーザビームを照射する。また、解析装置ＯＢには表示部６０が接続する。尚、ディスクリート素子３０の２端子の配線方法については後述する。
The analysis device OB has two terminals, a power supply terminal and a GND terminal, and two terminals of the
ＯＢＩＲＣＨ法の原理については以下の通りである。 The principle of the OBIRCH method is as follows.
電流Ｉが流れている金属配線にレーザビームを照射すると、そのエネルギーの一部が熱に変換される。この熱の発生により局所的に温度が上昇（１ｍＷの照射で１℃程度上昇）し、電気抵抗Ｒが増大する。 When a laser beam is applied to the metal wiring through which the current I flows, a part of the energy is converted into heat. Due to this heat generation, the temperature rises locally (increased by about 1 ° C. when irradiated with 1 mW), and the electric resistance R increases.
この現象を、定電圧Ｖを印加しレーザビームを走査した際の電流変化を輝度変化で表示するようにして像として観察する。輝度は電流変化が正の場合は明るく、負の場合は暗く表示する。 This phenomenon is observed as an image by displaying a change in current when a constant voltage V is applied and a laser beam is scanned as a change in luminance. Luminance is displayed brightly when the current change is positive and dark when negative.
この場合のＩは以下の式で表わされる。 In this case, I is represented by the following formula.
Ｉ＝ｆ（Ｖ，Ｒ）
ここで、ｆはＶとＲを変数とする関数を示す。そして微少な電流変化を求めるために上式の全微分を行い、以下のごとくｄＩを求める。
I = f (V, R)
Here, f represents a function having V and R as variables. Then, the total differentiation of the above equation is performed to obtain a minute current change, and dI is obtained as follows.
ｄＩ＝（∂Ｉ／∂Ｖ）ｄＶ＋（∂Ｉ／∂Ｒ）ｄＲ
＝（１／Ｒ）ｄＶ＋［（−Ｖ）／（Ｒ＊Ｒ）］ｄＲ
＝（Ｉ／Ｖ）ｄＶ＋（−Ｉ＊Ｉ／Ｖ）ｄＲ （∵Ｉ＝Ｖ／Ｒ）
＝Ｉ（ｄＶ／Ｖ）−Ｉ＊Ｉ（ｄＲ／Ｖ）
ここで、微分演算子ｄを差分演算子Δで置き換えると、
ΔＩ＝Ｉ（ΔＶ／Ｖ）−Ｉ＊Ｉ（ΔＲ／Ｖ）
となる。定電圧印加条件より、
ΔＩ≒−Ｉ＊Ｉ（ΔＲ／Ｖ） （∵Ｖ≒ｃｏｎｓｔ．）
ここで、ΔＩ：ビーム照射時の微少電流変化、ΔＲ：ビーム照射時の微少抵抗変化、ΔＶ：ビーム照射時の微少電圧変化である。
dI = (∂I / ∂V) dV + (∂I / ∂R) dR
= (1 / R) dV + [(-V) / (R * R)] dR
= (I / V) dV + (-I * I / V) dR (∵I = V / R)
= I (dV / V) -I * I (dR / V)
Here, when the differential operator d is replaced by the difference operator Δ,
ΔI = I (ΔV / V) −I * I (ΔR / V)
It becomes. From constant voltage application condition,
ΔI≈−I * I (ΔR / V) (∵V≈const.)
Here, ΔI is a minute current change at the time of beam irradiation, ΔR is a minute resistance change at the time of beam irradiation, and ΔV is a minute voltage change at the time of beam irradiation.
つまり、ＯＢＩＲＣＨ法によれば、電流の微少変化ΔＩを、電気抵抗の微少変化ΔＲと電流Ｉの関数として示すことができる。 That is, according to the OBIRCH method, the slight change ΔI in the current can be shown as a function of the slight change ΔR in the electrical resistance and the current I.
このようにＯＢＩＲＣＨ法は、一般的には電流Ｉによりチップ外からチップ内の電流観測が可能であるため金属配線の不良箇所の検出に応用できる。 As described above, the OBIRCH method can be applied to the detection of a defective portion of the metal wiring because the current I can generally observe the current inside the chip from the outside of the chip.
レーザビームは特に近赤外ビーム（通常１．３μｍの波長のもの）を用いる。これによりチップ裏面側から金属配線の異常を観測することも可能である。また、近赤外ビームを用いることにより、シリコン（Ｓｉ）中で発生するＯＢＩＣ（Ｏｐｔｉｃａｌ Ｂｅａｍ Ｉｎｄｕｃｅｄ Ｃｕｒｒｅｎｔ）電流の発生を防ぐことができる。１．２μｍ以下の波長のレーザを用いると、通常のデバイスではＯＢＩＣ信号がノイズとなり、ＯＢＩＲＣＨ信号の測定ができない。 As the laser beam, a near-infrared beam (usually having a wavelength of 1.3 μm) is used. Thereby, it is also possible to observe the abnormality of the metal wiring from the back side of the chip. Further, by using a near-infrared beam, generation of an OBIC (Optical Beam Induced Current) current generated in silicon (Si) can be prevented. When a laser having a wavelength of 1.2 μm or less is used, the OBIC signal becomes noise in a normal device, and the OBIRCH signal cannot be measured.
そこで、本実施形態では図１のごとく、近赤外ビームによるＯＢＩＲＣＨ法（Ｉｎｆｒａｒｅｄ ＯＢＩＲＣＨ法：以下ＩＲ−ＯＢＩＲＣＨ法と称する）を用いた解析装置を用いる。そしてこれにより、ディスクリート素子３０を測定するものである。
Therefore, in the present embodiment, as shown in FIG. 1, an analysis apparatus using an OBIRCH method (Infrared OBIRCH method: hereinafter referred to as IR-OBIRCH method) using a near infrared beam is used. Thus, the
つまり、本実施形態ではディスクリート素子３０の２端子間に解析装置ＯＢの２端子を接続し、近赤外ビームｈνを走査しながら電流変化を輝度変化として表示部５０に表示し、電流の大きさに応じた明暗のコントラストにより電流経路を可視化する。ディスクリート素子３０の２端子間の電流変化とはすなわち実際に動作している素子領域（半導体結晶の領域）における電流変化である。すなわち、従来金属配線を解析していた方法を用い、ディスクリート素子３０を配線とみなして素子３０内部の電流経路を可視化するものである。ここで、本明細書では、可視化された電流経路を以下電流像５０と称する。
That is, in this embodiment, the two terminals of the analysis device OB are connected between the two terminals of the
このとき、ディスクリート素子３０に欠陥部８０が有ると、これが正常部より明（又は暗）コントラストとして表示される。このように部分的に異なるコントラストで表示された箇所を故障被疑領域８１として特定し、故障被疑領域８１に基づきディスクリート素子３０を解析する。
At this time, if the
上記の如く、ＯＢＩＲＣＨ法は一般的に電気信号が伝達する配線系の欠陥検出に有効な方法であるが、本実施形態では配線のみならず、ディスクリート素子３０の２端子間を電流経路とする素子領域内部の電流変化を電流像５０として取得する。ディスクリート素子は素子領域である半導体結晶と金属が直接接触している単純な構造であるので、配線系の欠陥検出（解析）方法を用いて、半導体結晶中の欠陥を検出することができる。すなわち、非破壊では視認できない素子の素子領域内部における故障被疑領域８１を特定することができる。
As described above, the OBIRCH method is generally an effective method for detecting defects in a wiring system through which an electric signal is transmitted. In this embodiment, however, not only the wiring but also an element having a current path between two terminals of the
図２は、本実施形態を説明するフロー図である。 FIG. 2 is a flowchart illustrating this embodiment.
第１の実施形態の半導体素子解析方法は、レーザビームをディスクリート半導体素子の被測定領域に照射し、該照射に伴う前記半導体素子の２つの端子間の電流変化を検出し該電流変化を輝度変化として電流像を取得する工程と、前記被測定領域の画像データを取得し、該画像データと前記電流像とを重畳させ、該電流像の濃淡により前記素子の故障被疑領域を特定する工程と、前記故障被疑領域を拡大観察し、前記半導体素子の故障箇所を解析する工程ととから構成される。 In the semiconductor element analysis method according to the first embodiment, a laser beam is irradiated onto a measured region of a discrete semiconductor element, a current change between two terminals of the semiconductor element due to the irradiation is detected, and the current change is detected as a luminance change. A step of acquiring a current image, acquiring image data of the measured region, superimposing the image data and the current image, and specifying a failure suspected region of the element based on the density of the current image, And a step of magnifying and observing the suspected failure area and analyzing a failure location of the semiconductor element.
第１工程：レーザビームをディスクリート半導体素子の被測定領域に照射し、該照射に伴う前記半導体素子の２つの端子間の電流変化を検出し該電流変化を輝度変化として電流像を取得する工程（ステップＳ１）。 First step: a step of irradiating a measurement region of a discrete semiconductor element with a laser beam, detecting a current change between two terminals of the semiconductor element due to the irradiation, and obtaining a current image using the current change as a luminance change ( Step S1).
本実施形態の測定対象となる半導体素子３０は、裏面電極を有するディスクリート素子である。以下ディスクリート素子３０の一例としてＭＯＳＦＥＴを例に説明する。
The
ＭＯＳＦＥＴ３０は、半導体基板にソース領域、ドレイン領域を設け、ゲート電極が配置されて動作領域を構成している。そしてこれらは、ソース端子、ドレイン端子、ゲート端子として外部に導出する。
The
本実施形態ではこれらの端子の２端子に解析装置ＯＢの２端子を接続し、被測定領域に近赤外ビームｈνを照射し、その際の抵抗変化に伴う電流変化を検出部にて検出する。後述するがＭＯＳＦＥＴ３０は２端子をショートさせるか、あるいは１つの端子をオープンにして、解析装置ＯＢの電源端子およびＧＮＤ端子と接続する。
In the present embodiment, the two terminals of the analyzer OB are connected to the two terminals of these terminals, the near-infrared beam hν is irradiated to the measurement region, and the current change associated with the resistance change at that time is detected by the detection unit. . As will be described later, the
そして、近赤外ビームｈνを走査しながら電流変化を輝度変化として電流像５０を表示部６０に表示する。電流像５０は電流の大きさに応じた明暗のコントラストで表示されこれにより２端子間の電流経路を可視化することができる（図１参照）。
Then, while scanning the near-infrared beam hν, the
例えば、ＭＯＳＦＥＴ３０のソース電極に採用されるアルミニウム（Ａｌ）の抵抗温度係数（ＴＣＲ）は正の値である。つまりＡｌ配線にレーザが照射され加熱された際、正常箇所であれば電流は減少する。従って電流像５０として暗いコントラストで観測できる。
For example, the temperature coefficient of resistance (TCR) of aluminum (Al) employed for the source electrode of the
また、電流経路にボイドや欠陥があると、その箇所の熱伝導率が正常箇所より小さくなるため、近赤外ビームｈνの照射による温度上昇が大きくなる。従ってＯＢＩＲＣＨ信号が変化し、電流像５０はその部分だけが周囲より更に暗く表示される。
Further, if there is a void or a defect in the current path, the thermal conductivity at that location becomes smaller than that at the normal location, and thus the temperature rise due to irradiation with the near infrared beam hν increases. Therefore, the OBIRCH signal changes, and only the portion of the
一方、負の抵抗温度係数（ＴＣＲ）を持つ領域（材料）では、近赤外ビームｈνの照射で発生した熱により抵抗が減少して電流が増加し、電流像５０は周囲より明るく表示される。例えばＡｌ配線とコンタクトする拡散領域（ソース領域又はボディ領域）との間にショート、リーク等の何らかの低抵抗層ができたような異常箇所は、明コントラストとして観測される。
On the other hand, in a region (material) having a negative temperature coefficient of resistance (TCR), the resistance decreases due to the heat generated by the irradiation of the near infrared beam hν, the current increases, and the
すなわち電流像５０において、正常箇所と比較して明コントラスト表示あるいは暗コントラスト表示された箇所が故障被疑領域８１となる。ここで、コントラストが変化する領域は電流変化の量が他の領域より大きいことを示すだけであり、正常箇所である場合もある。つまり、あくまでもコントラストが他の領域と異なる領域は故障の「疑い」のある領域である。
That is, in the
第２工程：被測定領域の画像データを取得し、該画像データと前記電流像とを重畳させ、該電流像の濃淡により前記素子の故障被疑領域を特定する工程（ステップＳ２）。 Second step: acquiring image data of a region to be measured, superimposing the image data and the current image, and specifying a suspected region of the element based on the density of the current image (step S2).
電流像５０は、表示部６０に明暗のコントラストで表示されているだけである。そこで、素子の電流変化を可視化する。
The
ＭＯＳＦＥＴの測定領域は予めＣＣＤカメラによる光学顕微鏡像を画像データとして取得しておく。この光源は例えばハロゲン・ランプ等の白色光源やレーザである。そして、画像データと電流像５０を重畳させる。
In the measurement region of the MOSFET, an optical microscope image obtained by a CCD camera is acquired in advance as image data. This light source is, for example, a white light source such as a halogen lamp or a laser. Then, the image data and the
このとき良品の電流像５０と比較するなどし、一般的には電流変化が大きくならないような箇所において電流像５０のコントラストの違いが出れば、何らかの不良が発生している可能性が高い。つまりその箇所を実際のディスクリート素子３０上の故障被疑領域８１として特定する。
At this time, if a difference in contrast of the
第３工程：故障被疑領域を拡大観察し、前記半導体素子の故障箇所を解析する工程（ステップＳ３）。 Third step: A step of magnifying and observing a failure suspected region and analyzing a failure portion of the semiconductor element (step S3).
前述の如く電流像５０のコントラストは必ずしも欠陥部８０を示している訳ではない。従って、特定した故障被疑領域８１について、ＳＥＭ等による表面からの観察あるいは、ＳＥＭ等および集束イオンビーム法（Ｆｏｃｕｓｅｄ Ｉｏｎ Ｂｅａｍ法：以下ＦＩＢ法）による断面観察、表面層をエッチング、研磨等により剥離しながらＳＥＭ等による観察等を行い、欠陥部８０等の故障箇所を発見した際には、その故障箇所を解析する。
As described above, the contrast of the
ここで、ＳＥＭ等による観察には、光学顕微鏡、レーザ顕微鏡、ＦＩＢの機能の一つである走査型イオン顕微鏡による観察、ＴＥＭ（透過型電子顕微鏡）による観察などである。 この方法によれば、表面および裏面に厚いメタル電極層が配置されているディスクリート素子であっても、非破壊でかつ電気的過負荷を加えずに配線を含む動作領域の故障被疑領域８１を特定することができる。更に故障被疑領域８１を高精度に絞り込むことができ、液晶法による解析と比較してその感度も高めることができる。つまり従来ディスクリート素子で解析が困難であった微少リーク電流不良など、を高精度に解析することができる。
Here, the observation with SEM or the like includes observation with a scanning ion microscope, which is one of the functions of an optical microscope, laser microscope, and FIB, and observation with a TEM (transmission electron microscope). According to this method, even in the case of a discrete element in which thick metal electrode layers are disposed on the front and back surfaces, a failure suspected
定量的に比較した一例を示すと、ディスクリート素子において液晶法では１ｍＡ程度のリーク電流による発熱反応を解析することができるが、本実施形態によれば５ｎＡ〜１０ｎＡ程度の微少なリーク電流を解析することができる。また液晶法の発熱により直径１０μｍ程度で認識していた故障被疑領域８１を、本実施形態では１μｍ程度までに絞り込むことができる。
As an example of quantitative comparison, an exothermic reaction caused by a leakage current of about 1 mA can be analyzed in a discrete element by a liquid crystal method, but according to the present embodiment, a minute leakage current of about 5 nA to 10 nA is analyzed. be able to. Further, the suspected
さらに、本出願人の実験によれば、ＶＤＳ−ＩＤ特性では若干のリーク不良傾向が見られる程度で良品の範囲内にある素子について本実施形態の解析方法を適用したところ、故障被疑領域８１におけるリーク箇所を特定することができた。 Further, according to the experiment of the present applicant, when the analysis method of the present embodiment is applied to an element that is within a non-defective range to the extent that a slight leak failure tendency is observed in the VDS-ID characteristics, The leak location could be identified.
以下図３から図１４の概要図を参照して具体的な配線方法について説明する。図は、ディスクリート素子３０と解析装置ＯＢの配線方法を示すものであり、ディスクリート素子３０をＭＯＳＦＥＴ（またはバイポーラトランジスタ）の単位構成要素に置き換えて説明する。
A specific wiring method will be described below with reference to the schematic diagrams of FIGS. The figure shows a wiring method between the
ａ：ｎチャネル型ＭＯＳＦＥＴのゲート−ソース間ショート、リーク電流不良を解析する場合(図３)
ｎチャネル型ＭＯＳＦＥＴ３０は、ｎ＋型半導体基板２１ａにｎ−型エピタキシャル層２１ｂを積層するなどしてドレイン領域２１とし、表面にｐ−型のチャネル層２２を設ける。ドレイン領域２１に達するトレンチ２３は内壁がゲート絶縁膜２４で覆われ、ゲート電極２５が埋設される。ソース領域２６はトレンチ２３に隣接するｎ＋型不純物領域であり、ソース領域２６に隣接したチャネル層２２には基板電位を安定化させるｐ＋型のボディ領域２７を設ける。
a: When analyzing gate-source short circuit and leakage current failure of n-channel MOSFET (Fig. 3)
The n-
前述の如く図はＭＯＳＦＥＴ３０の単位構成要素を示しており、実際にはこれらが多数配置されて動作領域を構成している。また、図示は省略するが表面にはソース領域２６およびボディ領域２７にコンタクトするソース電極が設けられ、裏面にはドレイン電極が設けられる。そしてゲート電極２５にも所望の配線が接続し、それぞれソース端子Ｓ、ドレイン端子Ｄ、ゲート端子Ｇとして外部に導出する。
As described above, the drawing shows the unit components of the
ゲート−ソース間ショート、リーク電流不良を解析する場合には、ゲート端子Ｇを解析装置ＯＢの電源端子に接続し、ソース端子Ｓを解析装置ＯＢのＧＮＤ端子に接続する。ドレイン端子Ｄは配線せずオープンとする。そして被測定領域となる例えばチップ全面に近赤外ビームｈνを照射して、電流像５０を取得する（図３（Ａ））。
When analyzing a gate-source short circuit and a leakage current failure, the gate terminal G is connected to the power supply terminal of the analyzer OB, and the source terminal S is connected to the GND terminal of the analyzer OB. The drain terminal D is left open without wiring. Then, for example, the near-infrared beam hν is irradiated on the entire surface of the chip, which becomes the measurement region, and the
また、図３（Ａ）とは逆に、ゲート端子Ｇを解析装置ＯＢのＧＮＤ端子に接続し、ソース端子Ｓを解析装置ＯＢの電源端子に接続してもよい（図３（Ｂ））。ゲート端子ＧがＧＮＤ電位となるが、ソース端子Ｓが電源端子（＋）と接続することにより基準電位が入れ替わり、図３（Ａ）の配線の場合と比較して電流像５０のコントラストがより明確になり、リーク箇所の識別を容易にできる場合がある。
3A, the gate terminal G may be connected to the GND terminal of the analyzer OB, and the source terminal S may be connected to the power supply terminal of the analyzer OB (FIG. 3B). Although the gate terminal G is at the GND potential, the reference potential is switched by connecting the source terminal S to the power supply terminal (+), and the contrast of the
ｂ：ｎチャネル型ＭＯＳＦＥＴのドレイン−ソース間の断線、ショート、リーク電流不良を解析する場合（図４）
以下、ＭＯＳＦＥＴ３０の構造については図３と同様であるので説明は省略する。この場合はＭＯＳＦＥＴのドレイン端子Ｄを解析装置ＯＢの電源端子に接続し、ＭＯＳＦＥＴのソース端子Ｓを解析装置ＯＢのＧＮＤ端子に接続する。ゲート端子Ｇはオープンとする。そして被測定領域に近赤外ビームｈνを照射して、電流像５０を取得する（図４（Ａ））。
b: When analyzing disconnection, short circuit, leakage current failure between drain and source of n-channel MOSFET (FIG. 4)
Hereinafter, the structure of the
また、逆の配線でドレイン端子Ｄを解析装置ＯＢのＧＮＤ端子に接続し、ソース端子Ｓを解析装置ＯＢの電源端子に接続してもよい（図４（Ｂ））。そして、この場合は、ｐｎ接合のＩ−Ｖ特性において、順方向バイアスを印加することになるので、電流Ｉの増加率が大きい領域で解析ができる。従って図４（Ａ）の配線の場合と比較してコントラストがより明確になり、解析が容易になる場合がある。 Further, the drain terminal D may be connected to the GND terminal of the analysis device OB and the source terminal S may be connected to the power supply terminal of the analysis device OB with a reverse wiring (FIG. 4B). In this case, since the forward bias is applied in the IV characteristics of the pn junction, the analysis can be performed in a region where the increase rate of the current I is large. Therefore, compared with the case of the wiring in FIG. 4A, the contrast becomes clearer and the analysis may be facilitated.
ｃ：ｎチャネル型ＭＯＳＦＥＴのゲート−ソース間の微少リーク電流不良を解析する場合（図５）
この場合はＭＯＳＦＥＴ３０のゲート端子Ｇおよびドレイン端子Ｄをショートさせて解析装置ＯＢの電源端子に接続し、ＭＯＳＦＥＴ３０のソース端子Ｓを解析装置ＯＢのＧＮＤ端子に接続する。そして被測定領域に近赤外ビームｈνを照射して、電流像５０を取得する。
c: When analyzing a minute leak current failure between the gate and source of an n-channel MOSFET (FIG. 5)
In this case, the gate terminal G and the drain terminal D of the
ｄ：ｎチャネル型ＭＯＳＦＥＴのドレイン−ソース間の微少リーク電流不良を解析する場合（図５）
この場合も図５の配線となる。すなわちＭＯＳＦＥＴ３０のゲート端子Ｇおよびドレイン端子Ｄをショートさせて解析装置ＯＢの電源端子に接続し、ＭＯＳＦＥＴ３０のソース端子Ｓを解析装置ＯＢのＧＮＤ端子に接続する。そして被測定領域に近赤外ビームｈνを照射して、電流像５０を取得する。
d: When analyzing a minute leak current failure between the drain and source of an n-channel MOSFET (FIG. 5)
In this case also, the wiring shown in FIG. That is, the gate terminal G and the drain terminal D of the
ｅ：ｎチャネル型ＭＯＳＦＥＴのゲート−ドレイン間のショート、リーク電流不良を解析する場合（図６）
ＭＯＳＦＥＴのゲート端子Ｇを解析装置ＯＢの電源端子に接続し、ＭＯＳＦＥＴのドレイン端子Ｄを解析装置ＯＢのＧＮＤ端子に接続する。ソース端子Ｓはオープンとする。そして被測定領域に近赤外ビームｈνを照射して、電流像５０を取得する（図６（Ａ））。
e: When analyzing a short-circuit between a gate and a drain of an n-channel MOSFET and a leakage current failure (FIG. 6)
The gate terminal G of the MOSFET is connected to the power supply terminal of the analyzer OB, and the drain terminal D of the MOSFET is connected to the GND terminal of the analyzer OB. The source terminal S is open. Then, the near-infrared beam hν is irradiated on the measurement region, and a
また、逆の配線でゲート端子Ｇを解析装置ＯＢのＧＮＤ端子に接続し、ドレイン端子Ｄを解析装置ＯＢの電源端子に接続してもよい（図６（Ｂ））。この場合も電流像５０のコントラスト（白黒）が反転して、不良箇所の識別が容易になる場合がある。
Alternatively, the gate terminal G may be connected to the GND terminal of the analysis device OB and the drain terminal D may be connected to the power supply terminal of the analysis device OB with a reverse wiring (FIG. 6B). Also in this case, the contrast (black and white) of the
ｆ：ｎチャネル型ＭＯＳＦＥＴのゲート−ドレイン間の微少リーク電流不良を解析する場合（図７）
ＭＯＳＦＥＴのゲート端子Ｇ、ドレイン端子Ｄを解析装置ＯＢの電源端子に接続し、ＭＯＳＦＥＴのソース端子Ｓを解析装置ＯＢのＧＮＤ端子に接続する。被測定領域に近赤外ビームｈνを照射して、電流像５０を取得する（図７（Ａ））。この場合はＭＯＳＦＥＴをオンさせることで電流値を増大させている。
f: When analyzing a minute leakage current failure between the gate and drain of an n-channel MOSFET (FIG. 7)
The gate terminal G and drain terminal D of the MOSFET are connected to the power supply terminal of the analyzer OB, and the source terminal S of the MOSFET is connected to the GND terminal of the analyzer OB. A
また、ゲート端子Ｇ、ソース端子Ｓを解析装置ＯＢの電源端子に接続し、ドレイン端子Ｄを解析装置ＯＢのＧＮＤ端子に接続してもよい（図７（Ｂ））。この場合、順方向バイアス印加で、電流値を増大させることができる。 Alternatively, the gate terminal G and the source terminal S may be connected to the power supply terminal of the analyzer OB, and the drain terminal D may be connected to the GND terminal of the analyzer OB (FIG. 7B). In this case, the current value can be increased by forward bias application.
ｇ：ｐチャネル型ＭＯＳＦＥＴのゲート−ソース間のショート、リーク電流不良を解析する場合（図８）
ｐチャネル型ＭＯＳＦＥＴ３０は、図３のｎチャネル型ＭＯＳＦＥＴの各領域の導電型が逆になった構造であるので、構造についての説明は省略する。
g: When analyzing a short-circuit between a gate and a source of a p-channel MOSFET and a leakage current failure (FIG. 8)
Since the p-
解析装置は電源端子（＋）とＧＮＤ端子の２端子である。現行の解析装置には、マイナス電源がないためｐチャネル型のデバイスの動作解析は不可能であるが、本実施形態ではソース端子を電源端子と接続することによりプラス電源でｐチャネル型デバイスを動作させることとした。これにより正電圧電源だけを持つ解析装置を用いて、ｐチャネル型デバイスを解析することができる。 The analysis device has two terminals, a power supply terminal (+) and a GND terminal. Although the current analysis apparatus does not have a negative power supply, it is impossible to analyze the operation of a p-channel device. In this embodiment, the p-channel device is operated with a positive power supply by connecting the source terminal to the power supply terminal. I decided to let them. As a result, the p-channel device can be analyzed using an analysis apparatus having only a positive voltage power supply.
この場合は、ＭＯＳＦＥＴ３０のソース端子Ｓを解析装置ＯＢの電源端子に接続し、ＭＯＳＦＥＴのゲート端子Ｇを解析装置ＯＢのＧＮＤ端子に接続する。ドレイン端子Ｄはオープンとする。そして被測定領域に近赤外ビームｈνを照射して、電流像５０を取得する（図８（Ａ））。
In this case, the source terminal S of the
また、逆の配線、すなわちソース端子Ｓを解析装置ＯＢのＧＮＤ端子に接続し、ゲート端子Ｇを解析装置ＯＢの電源端子に接続してもよい（図８（Ｂ））。基準電位を入れ替えることにより、電流像５０のコントラスト（白黒）が反転して、不良箇所の識別が容易になる場合がある。
Further, the reverse wiring, that is, the source terminal S may be connected to the GND terminal of the analysis device OB, and the gate terminal G may be connected to the power supply terminal of the analysis device OB (FIG. 8B). By exchanging the reference potential, the contrast (black and white) of the
ｈ：ｐチャネル型ＭＯＳＦＥＴのドレイン−ソース間の断線、ショート、リーク不良を解析する場合（図９）
ＭＯＳＦＥＴのソース端子Ｓを解析装置ＯＢの電源端子に接続し、ＭＯＳＦＥＴ３０のドレイン端子Ｄを解析装置ＯＢのＧＮＤ端子に接続する。ゲート端子Ｇはオープンとする。そして被測定領域に近赤外ビームｈνを照射して、電流像５０を取得する（図９（Ａ））。
h: When analyzing disconnection, short circuit, and leakage failure between the drain and source of a p-channel MOSFET (FIG. 9)
The source terminal S of the MOSFET is connected to the power supply terminal of the analyzer OB, and the drain terminal D of the
また、逆の配線、すなわちソース端子Ｓを解析装置ＯＢのＧＮＤ端子に接続し、ドレイン端子Ｄを解析装置ＯＢの電源端子に接続してもよい（図９（Ｂ））。順方向バイアスを印加することになるので、解析が容易になる場合がある。 Alternatively, the reverse wiring, that is, the source terminal S may be connected to the GND terminal of the analysis device OB, and the drain terminal D may be connected to the power supply terminal of the analysis device OB (FIG. 9B). Since a forward bias is applied, analysis may be facilitated.
ｉ：ｐチャネル型ＭＯＳＦＥＴのゲート−ソース間の微少リーク電流不良を解析する場合（図１０）
ＭＯＳＦＥＴ３０のソース端子Ｓを解析装置ＯＢの電源端子に接続し、ＭＯＳＦＥＴ３０のドレイン端子Ｄ、ゲート端子Ｇを解析装置ＯＢのＧＮＤ端子に接続する。そして被測定領域に近赤外ビームｈνを照射して、電流像５０を取得する。この場合はＭＯＳＦＥＴをオンさせることで電流値を増大させている。
i: When analyzing a minute leakage current failure between the gate and source of a p-channel MOSFET (FIG. 10)
The source terminal S of the
ｊ：ｐチャネル型ＭＯＳＦＥＴのドレイン−ソース間の微少リーク電流不良を解析する場合（図１０）
この場合は図１０の配線となる。すなわちＭＯＳＦＥＴ３０のソース端子Ｓを解析装置ＯＢの電源端子に接続し、ＭＯＳＦＥＴのドレイン端子Ｄ、ゲート端子Ｇを解析装置ＯＢのＧＮＤ端子に接続する。そして被測定領域に近赤外ビームｈνを照射して、電流像５０を取得する。
j: When analyzing a minute leak current failure between the drain and source of a p-channel MOSFET (FIG. 10)
In this case, the wiring shown in FIG. That is, the source terminal S of the
ｋ：ｐチャネル型ＭＯＳＦＥＴのゲート−ドレイン間のショート、リーク電流不良を解析する場合（図１１）
ＭＯＳＦＥＴのドレイン端子Ｄを解析装置ＯＢの電源端子に接続し、ＭＯＳＦＥＴのゲート端子Ｇを解析装置ＯＢのＧＮＤ端子に接続する。ソース端子Ｓはオープンとする。そして被測定領域に近赤外ビームｈνを照射して、電流像５０を取得する（図１１（Ａ））。
k: When analyzing a short-circuit between the gate and drain of a p-channel MOSFET and a leakage current failure (FIG. 11)
The drain terminal D of the MOSFET is connected to the power supply terminal of the analyzer OB, and the gate terminal G of the MOSFET is connected to the GND terminal of the analyzer OB. The source terminal S is open. Then, the near-infrared beam hν is irradiated on the measurement region, and a
また、逆の配線でゲート端子Ｇを解析装置ＯＢの電源端子に接続し、ドレイン端子Ｄを解析装置ＯＢのＧＮＤ端子に接続してもよい（図１１（Ｂ））。この場合電流像５０のコントラスト（白黒）が反転して、不良箇所の識別が容易になる場合がある。
Alternatively, the gate terminal G may be connected to the power supply terminal of the analysis device OB and the drain terminal D may be connected to the GND terminal of the analysis device OB with a reverse wiring (FIG. 11B). In this case, the contrast (black and white) of the
ｌ：ｐチャネル型ＭＯＳＦＥＴのゲート−ドレイン間の微少リーク電流不良を解析する場合（図１２）
ＭＯＳＦＥＴのゲート端子Ｇ、ドレイン端子Ｄを解析装置ＯＢのＧＮＤ端子に接続し、ＭＯＳＦＥＴのソース端子Ｓを解析装置ＯＢの電源端子に接続する。これによりｐチャネル型ＭＯＳＦＥＴをオンさせることができるので、被測定領域に近赤外ビームｈνを照射して、電流像５０を取得する（図１２（Ａ））。
l: When analyzing a minute leak current failure between the gate and drain of a p-channel MOSFET (FIG. 12)
The gate terminal G and drain terminal D of the MOSFET are connected to the GND terminal of the analyzer OB, and the source terminal S of the MOSFET is connected to the power supply terminal of the analyzer OB. As a result, the p-channel MOSFET can be turned on, and the
また、ゲート端子Ｇ、ソース端子Ｓを解析装置ＯＢのＧＮＤ端子に接続し、ドレイン端子Ｄを解析装置ＯＢの電源端子に接続してもよい（図１２（Ｂ））。この場合はソース端子Ｓとドレイン端子Ｄ間のｎｐ接合が順方向バイアス印加になるので解析が容易になる場合がある。 Alternatively, the gate terminal G and the source terminal S may be connected to the GND terminal of the analysis device OB, and the drain terminal D may be connected to the power supply terminal of the analysis device OB (FIG. 12B). In this case, since the np junction between the source terminal S and the drain terminal D is forward bias applied, the analysis may be easy.
ｍ：ｎｐｎバイポーラトランジスタのエミッタ−ベース間のショート、リーク電流不良を解析する場合（図１３）
ディスクリート素子３０はバイポーラトランジスタでもよく、その場合の配線例を説明する。
m: When analyzing a short-circuit between emitter and base of an npn bipolar transistor and a leakage current failure (FIG. 13)
The
ｎｐｎバイポーラトランジスタ３０は、ｎ＋型半導体基板３１ａにｎ−型エピタキシャル層３１ｂを積層するなどしてコレクタ領域３１とし、その表面にｐ−型のベース領域３２を設け、ベース領域３２表面にｎ＋型のエミッタ領域３３を設ける。図はｎｐｎバイポーラトランジスタの単位構成要素を示しており、実際にはこれらが多数配置されて動作領域を構成している。また、図示は省略するが表面にはベース領域３２およびエミッタ領域３３にコンタクトするベース電極、エミッタ電極がそれぞれ設けられ、裏面にはコレクタ電極が設けられる。それぞれの電極はベース端子Ｂ、エミッタ端子Ｅ、コレクタ端子Ｃとして外部に導出する。
In the npn
エミッタ−ベース間のショート、リーク電流不良を解析する場合は、バイポーラトランジスタのエミッタ端子Ｅを解析装置ＯＢの電源端子に接続し、バイポーラトランジスタのベース端子Ｂを解析装置ＯＢのＧＮＤ端子に接続する。コレクタ端子Ｃはオープンとする。そして被測定領域に近赤外ビームｈνを照射して、電流像５０を取得する（図１３（Ａ））。
When analyzing the emitter-base short circuit and the leakage current failure, the emitter terminal E of the bipolar transistor is connected to the power supply terminal of the analyzer OB, and the base terminal B of the bipolar transistor is connected to the GND terminal of the analyzer OB. The collector terminal C is open. Then, the near-infrared beam hν is irradiated on the measurement region, and a
また、逆の配線としてもよい。すなわち、バイポーラトランジスタのベース端子Ｂを解析装置ＯＢの電源端子に接続し、バイポーラトランジスタのエミッタ端子Ｅを解析装置ＯＢのＧＮＤ端子に接続する（図１３（Ｂ））。この場合は、ベース端子Ｂとエミッタ端子Ｅ間のｐｎ接合に順方向バイアスが印加することになるので解析が容易になる場合がある。 Also, reverse wiring may be used. That is, the base terminal B of the bipolar transistor is connected to the power supply terminal of the analyzer OB, and the emitter terminal E of the bipolar transistor is connected to the GND terminal of the analyzer OB (FIG. 13B). In this case, since a forward bias is applied to the pn junction between the base terminal B and the emitter terminal E, analysis may be facilitated.
ｎ：ｐｎｐバイポーラトランジスタのエミッタ−ベース間のショート、リーク電流不良を解析する場合（図１４）
ｐｎｐバイポーラトランジスタ３０は、図９のｎｐｎバイポーラトランジスタの各領域の導電型が逆の構造であるので、詳細な説明は省略する。
n: When analyzing short-circuit between emitter and base of pnp bipolar transistor and leakage current failure (FIG. 14)
Since the pnp
この場合、バイポーラトランジスタのエミッタ端子Ｅを解析装置ＯＢの電源端子に接続し、バイポーラトランジスタのベース端子Ｂを解析装置ＯＢのＧＮＤ端子に接続する。コレクタ端子Ｃはオープンとする。そして被測定領域に近赤外ビームｈνを照射して、電流像５０を取得する（図１４（Ａ））。エミッタ端子Ｅを電源端子、ベース端子ＢをＧＮＤにすると、ｐｎ接合の順方向バイアスになり、解析が容易になる場合がある。
In this case, the emitter terminal E of the bipolar transistor is connected to the power supply terminal of the analyzer OB, and the base terminal B of the bipolar transistor is connected to the GND terminal of the analyzer OB. The collector terminal C is open. Then, a near-infrared beam hν is irradiated on the measurement region, and a
また、逆の配線としてもよい。すなわちバイポーラトランジスタのベース端子Ｂを解析装置ＯＢの電源端子に接続し、バイポーラトランジスタのエミッタ端子Ｅを解析装置ＯＢのＧＮＤ端子に接続する（図１４（Ｂ））。 Also, reverse wiring may be used. That is, the base terminal B of the bipolar transistor is connected to the power supply terminal of the analyzer OB, and the emitter terminal E of the bipolar transistor is connected to the GND terminal of the analyzer OB (FIG. 14B).
ｏ：ｎｐｎバイポーラトランジスタのエミッタ−ベース間のショート、リーク電流不良を解析する場合（図１５、図１６）
図１５（Ａ）では、エミッタ端子Ｅに電源のプラス端子を接続し、ベース端子Ｂに電源のマイナス端子を接続する。解析装置ＯＢは正電圧を印加して使用するため、この場合、エミッタ端子Ｅを解析装置ＯＢの電源端子に接続し、ベース端子Ｂを解析装置ＯＢのＧＮＤ端子に接続する。また、コレクタ端子Ｃはベース端子Ｂと接続する。そして被測定領域に近赤外ビームｈνを照射して、電流像５０を取得する。
o: When analyzing an emitter-base short of an npn bipolar transistor and a leakage current failure (FIGS. 15 and 16)
In FIG. 15A, the positive terminal of the power source is connected to the emitter terminal E, and the negative terminal of the power source is connected to the base terminal B. Since the analyzer OB is used by applying a positive voltage, in this case, the emitter terminal E is connected to the power supply terminal of the analyzer OB, and the base terminal B is connected to the GND terminal of the analyzer OB. The collector terminal C is connected to the base terminal B. Then, the near-infrared beam hν is irradiated on the measurement region, and the
エミッタ−ベース間のショート、リーク電流不良を解析する場合は、エミッタ−ベース間に電位差があればよい。図１３および図１４ではコレクタ端子Ｃがオープンであったが、図１５（Ａ）ではコレクタ端子Ｃをベース端子Ｂと接続する。これにより、コレクタ端子ＣがＧＮＤ電位となり、電位を安定させることができる。従ってバイポーラトランジスタの発振を防止し、安定した電流像５０を得ることができる。
When analyzing a short-circuit between the emitter and the base and a leakage current defect, it is sufficient that there is a potential difference between the emitter and the base. Although the collector terminal C is open in FIGS. 13 and 14, the collector terminal C is connected to the base terminal B in FIG. As a result, the collector terminal C becomes the GND potential, and the potential can be stabilized. Therefore, oscillation of the bipolar transistor can be prevented and a stable
図１５（Ｂ）では、ベース端子Ｂに電源のプラス端子を接続し、エミッタ端子Ｅに電源のマイナス端子を接続する。解析装置ＯＢは正電圧を印加して使用するため、この場合、ベース端子Ｂを解析装置ＯＢの電源端子に接続し、エミッタ端子Ｅを解析装置ＯＢのＧＮＤ端子に接続する。また、コレクタ端子Ｃはエミッタ端子Ｅと接続する。これにより、コレクタ端子ＣがＧＮＤ電位となり、電位を安定させることができる。そして被測定領域に近赤外ビームｈνを照射して、電流像５０を取得する。
In FIG. 15B, the positive terminal of the power source is connected to the base terminal B, and the negative terminal of the power source is connected to the emitter terminal E. Since the analysis device OB is used by applying a positive voltage, in this case, the base terminal B is connected to the power supply terminal of the analysis device OB, and the emitter terminal E is connected to the GND terminal of the analysis device OB. The collector terminal C is connected to the emitter terminal E. As a result, the collector terminal C becomes the GND potential, and the potential can be stabilized. Then, the near-infrared beam hν is irradiated on the measurement region, and the
図１６では、エミッタ端子Ｅに電源のプラス端子を接続し、ベース端子Ｂに電源のマイナス端子を接続する。すなわち、エミッタ端子Ｅを解析装置ＯＢの電源端子に接続し、ベース端子Ｂを解析装置ＯＢのＧＮＤ端子に接続する。また、コレクタ端子Ｃはエミッタ端子Ｅと接続する。これにより、コレクタ端子Ｃが電源電位となり、電位を安定させることができる。そして被測定領域に近赤外ビームｈνを照射して、電流像５０を取得する。
In FIG. 16, the positive terminal of the power source is connected to the emitter terminal E, and the negative terminal of the power source is connected to the base terminal B. That is, the emitter terminal E is connected to the power supply terminal of the analyzer OB, and the base terminal B is connected to the GND terminal of the analyzer OB. The collector terminal C is connected to the emitter terminal E. Thereby, the collector terminal C becomes a power supply potential, and the potential can be stabilized. Then, the near-infrared beam hν is irradiated on the measurement region, and the
ｐ：ｎｐｎバイポーラトランジスタのエミッタ−コレクタ間のショート、リーク電流不良を解析する場合（図１７、図１８）
図１７（Ａ）では、エミッタ端子Ｅに電源のプラス端子を接続し、コレクタ端子Ｃに電源のマイナス端子を接続する。解析装置ＯＢは正電圧を印加して使用するため、エミッタ端子Ｅを解析装置ＯＢの電源端子に接続し、コレクタ端子Ｃを解析装置ＯＢのＧＮＤ端子に接続する。また、ベース端子Ｂはオープンである。そして被測定領域に近赤外ビームｈνを照射して、電流像５０を取得する。
p: When analyzing an emitter-collector short circuit and a leakage current failure of an npn bipolar transistor (FIGS. 17 and 18)
In FIG. 17A, the positive terminal of the power source is connected to the emitter terminal E, and the negative terminal of the power source is connected to the collector terminal C. Since the analyzer OB is used by applying a positive voltage, the emitter terminal E is connected to the power supply terminal of the analyzer OB, and the collector terminal C is connected to the GND terminal of the analyzer OB. The base terminal B is open. Then, the near-infrared beam hν is irradiated on the measurement region, and the
図１７（Ｂ）では、コレクタ端子Ｃに電源のプラス端子を接続し、エミッタ端子Ｅに電源のマイナス端子を接続する。すなわち、コレクタ端子Ｃを解析装置ＯＢの電源端子に接続し、エミッタ端子Ｅを解析装置ＯＢのＧＮＤ端子に接続する。また、ベース端子Ｂはオープンである。そして被測定領域に近赤外ビームｈνを照射して、電流像５０を取得する。
In FIG. 17B, the positive terminal of the power source is connected to the collector terminal C, and the negative terminal of the power source is connected to the emitter terminal E. That is, the collector terminal C is connected to the power supply terminal of the analyzer OB, and the emitter terminal E is connected to the GND terminal of the analyzer OB. The base terminal B is open. Then, the near-infrared beam hν is irradiated on the measurement region, and the
図１８（Ａ）では、エミッタ端子Ｅに電源のプラス端子を接続し、コレクタ端子Ｃに電源のマイナス端子を接続する。すなわち、エミッタ端子Ｅを解析装置ＯＢの電源端子に接続し、コレクタ端子Ｃを解析装置ＯＢのＧＮＤ端子に接続する。また、ベース端子Ｂはエミッタ端子Ｅと接続する。これにより、ベース端子Ｂが電源電位となり、電位を安定させることができるので、バイポーラトランジスタの発振を防止し、安定した電流像５０を得ることができる。そして被測定領域に近赤外ビームｈνを照射して、電流像５０を取得する。
In FIG. 18A, the positive terminal of the power source is connected to the emitter terminal E, and the negative terminal of the power source is connected to the collector terminal C. That is, the emitter terminal E is connected to the power supply terminal of the analyzer OB, and the collector terminal C is connected to the GND terminal of the analyzer OB. The base terminal B is connected to the emitter terminal E. Thereby, the base terminal B becomes the power supply potential, and the potential can be stabilized. Therefore, oscillation of the bipolar transistor can be prevented and a stable
図１８（Ｂ）では、コレクタ端子Ｃに電源のプラス端子を接続し、エミッタ端子Ｅに電源のマイナス端子を接続する。すなわち、コレクタ端子Ｃを解析装置ＯＢの電源端子に接続し、エミッタ端子Ｅを解析装置ＯＢのＧＮＤ端子に接続する。また、ベース端子Ｂはエミッタ端子Ｅと接続する。これにより、ベース端子ＢがＧＮＤ電位となり、電位を安定させることができる。そして被測定領域に近赤外ビームｈνを照射して、電流像５０を取得する。
In FIG. 18B, the positive terminal of the power source is connected to the collector terminal C, and the negative terminal of the power source is connected to the emitter terminal E. That is, the collector terminal C is connected to the power supply terminal of the analyzer OB, and the emitter terminal E is connected to the GND terminal of the analyzer OB. The base terminal B is connected to the emitter terminal E. Thereby, the base terminal B becomes the GND potential, and the potential can be stabilized. Then, the near-infrared beam hν is irradiated on the measurement region, and the
ｑ：ｎｐｎバイポーラトランジスタのベース−コレクタ間のショート、リーク電流不良を解析する場合（図１９）
図１９（Ａ）では、コレクタ端子Ｃに電源のプラス端子を接続し、ベース端子Ｂに電源のマイナス端子を接続する。解析装置ＯＢは正電圧を印加して使用するため、コレクタ端子Ｃを解析装置ＯＢの電源端子に接続し、ベース端子Ｂを解析装置ＯＢのＧＮＤ端子に接続する。また、エミッタ端子Ｅはオープンである。そして被測定領域に近赤外ビームｈνを照射して、電流像５０を取得する。
q: When analyzing short-circuit between base and collector of npn bipolar transistor and leakage current failure (FIG. 19)
In FIG. 19A, the positive terminal of the power source is connected to the collector terminal C, and the negative terminal of the power source is connected to the base terminal B. Since the analyzer OB is used by applying a positive voltage, the collector terminal C is connected to the power supply terminal of the analyzer OB, and the base terminal B is connected to the GND terminal of the analyzer OB. The emitter terminal E is open. Then, the near-infrared beam hν is irradiated on the measurement region, and the
図１９（Ｂ）では、ベース端子Ｂに電源のプラス端子を接続し、コレクタ端子Ｃに電源のマイナス端子を接続する。すなわち、ベース端子Ｂを解析装置ＯＢの電源端子に接続し、コレクタ端子Ｃを解析装置ＯＢのＧＮＤ端子に接続する。また、エミッタ端子Ｅはオープンである。そして被測定領域に近赤外ビームｈνを照射して、電流像５０を取得する。
In FIG. 19B, the positive terminal of the power source is connected to the base terminal B, and the negative terminal of the power source is connected to the collector terminal C. That is, the base terminal B is connected to the power supply terminal of the analyzer OB, and the collector terminal C is connected to the GND terminal of the analyzer OB. The emitter terminal E is open. Then, the near-infrared beam hν is irradiated on the measurement region, and the
ｒ：ｎｐｎバイポーラトランジスタのオン／オフ特性を解析する場合（図２０）
解析装置ＯＢによりバイポーラトランジスタのオン／オフ特性を解析する場合は、図の如き配線とする。これは、全てのｐｎ接合に電流を流せる配線であり、バイポーラトランジスタがオンする状態の配線である。
When analyzing on / off characteristics of r: npn bipolar transistor (FIG. 20)
When analyzing the on / off characteristics of the bipolar transistor by the analysis device OB, the wiring is as shown in the figure. This is a wiring that allows a current to flow through all pn junctions, and is a wiring in a state where the bipolar transistor is turned on.
バイポーラトランジスタの電流変動が微少な場合、オンする状態に配線し、オン状態の特性を解析装置ＯＢで解析することで不良箇所が発見しやすくなる。 When the current fluctuation of the bipolar transistor is very small, wiring is made in an on state, and an on-state characteristic is analyzed by the analysis device OB, so that a defective portion can be easily found.
すなわち、ベース端子Ｂおよびコレクタ端子Ｃに電源のプラス端子を接続し、エミッタ端子Ｅに電源のマイナス端子を接続する。解析装置ＯＢは正電圧を印加して使用するため、ベース端子Ｂとコレクタ端子Ｃを接続して解析装置ＯＢの電源端子に接続し、エミッタ端子Ｅを解析装置ＯＢのＧＮＤ端子に接続する。そして被測定領域に近赤外ビームｈνを照射して、電流像５０を取得する。
That is, the positive terminal of the power source is connected to the base terminal B and the collector terminal C, and the negative terminal of the power source is connected to the emitter terminal E. Since the analyzing device OB is used by applying a positive voltage, the base terminal B and the collector terminal C are connected to be connected to the power supply terminal of the analyzing device OB, and the emitter terminal E is connected to the GND terminal of the analyzing device OB. Then, the near-infrared beam hν is irradiated on the measurement region, and the
これにより、オン状態の特性を解析し、結果としてバイポーラトランジスタのオン状態（オン／オフ特性）を解析できる。 Thereby, the on-state characteristics can be analyzed, and as a result, the on-state (on / off characteristics) of the bipolar transistor can be analyzed.
次に、ｐｎｐバイポーラトランジスタを解析する場合について説明する。 Next, a case where a pnp bipolar transistor is analyzed will be described.
解析装置は電源端子（＋）とＧＮＤ端子の２端子である。現行の解析装置には、マイナス電源がないためｐｎｐバイポーラトランジスタの動作解析は不可能であるが、本実施形態ではエミッタ端子を電源端子と接続することによりプラス電源でｐｎｐバイポーラトランジスタを動作させることとした。これにより正電圧電源だけを持つ解析装置を用いて、ｐｎｐバイポーラトランジスタを解析することができる。 The analysis device has two terminals, a power supply terminal (+) and a GND terminal. Since the current analysis apparatus does not have a negative power supply, it is impossible to analyze the operation of the pnp bipolar transistor. However, in this embodiment, the pnp bipolar transistor is operated with a positive power supply by connecting the emitter terminal to the power supply terminal. did. As a result, the pnp bipolar transistor can be analyzed using an analyzer having only a positive voltage power supply.
ｓ：ｐｎｐバイポーラトランジスタのエミッタ−ベース間のショート、リーク電流不良を解析する場合（図２１、図２２）
図２１（Ａ）では、ベース端子Ｂに電源のプラス端子を接続し、エミッタ端子Ｅに電源のマイナス端子を接続する。解析装置ＯＢは正電圧を印加して使用するため、この場合、ベース端子Ｂを解析装置ＯＢの電源端子に接続し、エミッタ端子Ｅを解析装置ＯＢのＧＮＤ端子に接続する。また、コレクタ端子Ｃはエミッタ端子Ｅと接続する。これによりコレクタ端子ＣがＧＮＤ電位となり、電位を安定させることができるので、バイポーラトランジスタの発振を防止し、安定した電流像５０を得ることができる。そして被測定領域に近赤外ビームｈνを照射して、電流像５０を取得する。
s: When analyzing a short-circuit between emitter and base of a pnp bipolar transistor and a leakage current failure (FIGS. 21 and 22)
In FIG. 21A, the positive terminal of the power source is connected to the base terminal B, and the negative terminal of the power source is connected to the emitter terminal E. Since the analysis device OB is used by applying a positive voltage, in this case, the base terminal B is connected to the power supply terminal of the analysis device OB, and the emitter terminal E is connected to the GND terminal of the analysis device OB. The collector terminal C is connected to the emitter terminal E. As a result, the collector terminal C becomes the GND potential, and the potential can be stabilized. Therefore, oscillation of the bipolar transistor can be prevented, and a stable
図２１（Ｂ）では、エミッタ端子Ｅに電源のプラス端子を接続し、ベース端子Ｂに電源のマイナス端子を接続する。すなわち、エミッタ端子Ｅを解析装置ＯＢの電源端子に接続し、ベース端子Ｂを解析装置ＯＢのＧＮＤ端子に接続する。また、コレクタ端子Ｃはエミッタ端子Ｅと接続する。これにより、コレクタ端子Ｃが電源電位となり、電位を安定させることができる。そして被測定領域に近赤外ビームｈνを照射して、電流像５０を取得する。
In FIG. 21B, a positive terminal of the power source is connected to the emitter terminal E, and a negative terminal of the power source is connected to the base terminal B. That is, the emitter terminal E is connected to the power supply terminal of the analyzer OB, and the base terminal B is connected to the GND terminal of the analyzer OB. The collector terminal C is connected to the emitter terminal E. Thereby, the collector terminal C becomes a power supply potential, and the potential can be stabilized. Then, the near-infrared beam hν is irradiated on the measurement region, and the
図２２では、ベース端子Ｂに電源のプラス端子を接続し、エミッタ端子Ｅに電源のマイナス端子を接続する。すなわち、ベース端子Ｂを解析装置ＯＢの電源端子に接続し、エミッタ端子Ｅを解析装置ＯＢのＧＮＤ端子に接続する。また、コレクタ端子Ｃはベース端子Ｂと接続する。これにより、コレクタ端子Ｃが電源電位となり、電位を安定させることができる。そして被測定領域に近赤外ビームｈνを照射して、電流像５０を取得する。
In FIG. 22, the positive terminal of the power source is connected to the base terminal B, and the negative terminal of the power source is connected to the emitter terminal E. That is, the base terminal B is connected to the power supply terminal of the analyzer OB, and the emitter terminal E is connected to the GND terminal of the analyzer OB. The collector terminal C is connected to the base terminal B. Thereby, the collector terminal C becomes a power supply potential, and the potential can be stabilized. Then, the near-infrared beam hν is irradiated on the measurement region, and the
ｔ：ｐｎｐバイポーラトランジスタのエミッタ−コレクタ間のショート、リーク電流不良を解析する場合（図２３、図２４）
図２３（Ａ）では、エミッタ端子Ｅに電源のプラス端子を接続し、コレクタ端子Ｃに電源のマイナス端子を接続する。すなわち、エミッタ端子Ｅを解析装置ＯＢの電源端子に接続し、コレクタ端子Ｃを解析装置ＯＢのＧＮＤ端子に接続する。また、ベース端子Ｂはオープンである。そして被測定領域に近赤外ビームｈνを照射して、電流像５０を取得する。
t: When analyzing short-circuit between emitter and collector of pnp bipolar transistor and leakage current failure (FIGS. 23 and 24)
In FIG. 23A, the positive terminal of the power source is connected to the emitter terminal E, and the negative terminal of the power source is connected to the collector terminal C. That is, the emitter terminal E is connected to the power supply terminal of the analyzer OB, and the collector terminal C is connected to the GND terminal of the analyzer OB. The base terminal B is open. Then, the near-infrared beam hν is irradiated on the measurement region, and the
図２３（Ｂ）では、コレクタ端子Ｃに電源のプラス端子を接続し、エミッタ端子Ｅに電源のマイナス端子を接続する。すなわち、コレクタ端子Ｃを解析装置ＯＢの電源端子に接続し、エミッタ端子Ｅを解析装置ＯＢのＧＮＤ端子に接続する。また、ベース端子Ｂはオープンである。そして被測定領域に近赤外ビームｈνを照射して、電流像５０を取得する。
In FIG. 23B, the positive terminal of the power source is connected to the collector terminal C, and the negative terminal of the power source is connected to the emitter terminal E. That is, the collector terminal C is connected to the power supply terminal of the analyzer OB, and the emitter terminal E is connected to the GND terminal of the analyzer OB. The base terminal B is open. Then, the near-infrared beam hν is irradiated on the measurement region, and the
図２４（Ａ）では、エミッタ端子Ｅに電源のプラス端子を接続し、コレクタ端子Ｃに電源のマイナス端子を接続する。すなわち、エミッタ端子Ｅを解析装置ＯＢの電源端子に接続し、コレクタ端子Ｃを解析装置ＯＢのＧＮＤ端子に接続する。また、ベース端子Ｂはエミッタ端子Ｅと接続する。これにより、ベース端子Ｂが電源電位となり、電位を安定させることができるので、バイポーラトランジスタの発振を防止し、安定した電流像５０を得ることができる。そして被測定領域に近赤外ビームｈνを照射して、電流像５０を取得する。
In FIG. 24A, the positive terminal of the power source is connected to the emitter terminal E, and the negative terminal of the power source is connected to the collector terminal C. That is, the emitter terminal E is connected to the power supply terminal of the analyzer OB, and the collector terminal C is connected to the GND terminal of the analyzer OB. The base terminal B is connected to the emitter terminal E. Thereby, the base terminal B becomes the power supply potential, and the potential can be stabilized. Therefore, oscillation of the bipolar transistor can be prevented and a stable
図２４（Ｂ）では、コレクタ端子Ｃに電源のプラス端子を接続し、エミッタ端子Ｅに電源のマイナス端子を接続する。すなわち、コレクタ端子Ｃを解析装置ＯＢの電源端子に接続し、エミッタ端子Ｅを解析装置ＯＢのＧＮＤ端子に接続する。また、ベース端子Ｂはエミッタ端子Ｅと接続する。これにより、ベース端子ＢがＧＮＤ電位となり、電位を安定させることができる。そして被測定領域に近赤外ビームｈνを照射して、電流像５０を取得する。
In FIG. 24B, the positive terminal of the power source is connected to the collector terminal C, and the negative terminal of the power source is connected to the emitter terminal E. That is, the collector terminal C is connected to the power supply terminal of the analyzer OB, and the emitter terminal E is connected to the GND terminal of the analyzer OB. The base terminal B is connected to the emitter terminal E. Thereby, the base terminal B becomes the GND potential, and the potential can be stabilized. Then, the near-infrared beam hν is irradiated on the measurement region, and the
ｕ：ｐｎｐバイポーラトランジスタのベース−コレクタ間のショート、リーク電流不良を解析する場合（図２５）
図２５（Ａ）では、コレクタ端子Ｃに電源のプラス端子を接続し、ベース端子Ｂに電源のマイナス端子を接続する。すなわち、コレクタ端子Ｃを解析装置ＯＢの電源端子に接続し、ベース端子Ｂを解析装置ＯＢのＧＮＤ端子に接続する。また、エミッタ端子Ｅはオープンである。そして被測定領域に近赤外ビームｈνを照射して、電流像５０を取得する。
u: When analyzing a base-collector short circuit and a leakage current failure of a pnp bipolar transistor (FIG. 25)
In FIG. 25A, the positive terminal of the power source is connected to the collector terminal C, and the negative terminal of the power source is connected to the base terminal B. That is, the collector terminal C is connected to the power supply terminal of the analyzer OB, and the base terminal B is connected to the GND terminal of the analyzer OB. The emitter terminal E is open. Then, the near-infrared beam hν is irradiated on the measurement region, and the
図２５（Ｂ）では、ベース端子Ｂに電源のプラス端子を接続し、コレクタ端子Ｃに電源のマイナス端子を接続する。すなわち、ベース端子Ｂを解析装置ＯＢの電源端子に接続し、コレクタ端子Ｃを解析装置ＯＢのＧＮＤ端子に接続する。また、エミッタ端子Ｅはオープンである。そして被測定領域に近赤外ビームｈνを照射して、電流像５０を取得する。
In FIG. 25B, the positive terminal of the power source is connected to the base terminal B, and the negative terminal of the power source is connected to the collector terminal C. That is, the base terminal B is connected to the power supply terminal of the analyzer OB, and the collector terminal C is connected to the GND terminal of the analyzer OB. The emitter terminal E is open. Then, the near-infrared beam hν is irradiated on the measurement region, and the
ｖ：ｐｎｐバイポーラトランジスタのオン／オフ特性を解析する場合（図２６）
解析装置ＯＢによりバイポーラトランジスタのオン／オフ特性を解析する場合は、図の如き配線とする。これは、バイポーラトランジスタがオンする状態の配線である。
v: When analyzing on / off characteristics of a pnp bipolar transistor (FIG. 26)
When analyzing the on / off characteristics of the bipolar transistor by the analysis device OB, the wiring is as shown in the figure. This is a wiring in a state where the bipolar transistor is turned on.
すなわち、エミッタ端子Ｅに電源のプラス端子を接続し、ベース端子Ｂおよびコレクタ端子Ｃに電源のマイナス端子を接続する。解析装置ＯＢは正電圧を印加して使用するため、エミッタ端子Ｅを解析装置ＯＢの電源端子に接続し、ベース端子Ｂとコレクタ端子Ｃを接続して解析装置ＯＢのＧＮＤ端子に接続する。そして被測定領域に近赤外ビームｈνを照射して、電流像５０を取得する。
That is, the positive terminal of the power source is connected to the emitter terminal E, and the negative terminal of the power source is connected to the base terminal B and the collector terminal C. Since the analyzer OB is used by applying a positive voltage, the emitter terminal E is connected to the power supply terminal of the analyzer OB, and the base terminal B and the collector terminal C are connected to the GND terminal of the analyzer OB. Then, the near-infrared beam hν is irradiated on the measurement region, and the
これにより、オン状態の特性を解析し、結果としてバイポーラトランジスタのオン／オフ特性を解析できる。 Thereby, the on-state characteristics can be analyzed, and as a result, the on / off characteristics of the bipolar transistor can be analyzed.
次に、本発明の第２の実施形態について、図２７から図２９を参照して説明する。 Next, a second embodiment of the present invention will be described with reference to FIGS.
第２の実施形態は、ディスクリート素子の降伏状態を解析する方法であり、レーザビームをディスクリート半導体素子の被測定領域に照射し、照射に伴う半導体素子の任意の端子間の電流変化を検出し電流変化を輝度変化として電流像５０を取得し、電流像５０により前記半導体素子の降伏状態を可視化するものである。
The second embodiment is a method for analyzing the breakdown state of a discrete element, which irradiates a laser beam to a measured region of a discrete semiconductor element, detects a current change between arbitrary terminals of the semiconductor element due to irradiation, and detects a current. The
第２の実施形態も、図１と同様の解析装置を用いる。第１の実施形態と同様であるので詳細な説明は省略するが、解析装置ＯＢの電源端子とＧＮＤ端子にＭＯＳＦＥＴ３０の２端子を接続し、電流変化を検出する。
The second embodiment also uses the same analysis device as in FIG. Since it is the same as that of the first embodiment, detailed description is omitted, but two terminals of the
図２７は、第２の実施形態のフロー図であり、図２８は各状態における電流像５０の一例である。
FIG. 27 is a flowchart of the second embodiment, and FIG. 28 is an example of a
ＭＯＳＦＥＴ３０の２端子を後述する配線方法によりそれぞれ解析装置ＯＢの電源端子とＧＮＤ端子に接続する。
The two terminals of the
電源端子には、ディスクリート素子（ＭＯＳＦＥＴ）の降伏電圧付近の電圧を印加し、電流像５０の変化を取得する。すなわち、まず降伏状態となる直前の電圧を印加し、電流像５０を取得する（ステップＳ１１）。その後徐々に電圧を上昇させ初期降伏状態の電流像５０を取得する（ステップＳ１２）。そして、完全に降伏する電圧を印加し、この状態の電流像５０を取得する（ステップＳ１３）。これら電流像５０の微少変動により、降伏箇所、および降伏の初期状態から完全に降伏状態となるまでの降伏の様子を解析する。
A voltage near the breakdown voltage of the discrete element (MOSFET) is applied to the power supply terminal, and a change in the
図２８のごとく本実施形態においても、被測定領域の画像データ５１を取得しておき、画像データ５１と電流像５０を重畳させることにより、降伏箇所をより具体的に特定することができる。
In this embodiment as shown in FIG. 28, the
図では説明のため電流像５０とＭＯＳＦＥＴ３０の被測定領域の画像データ５１を併記した。例えば図２８（Ａ）が電圧印加初期、図２８（Ｂ）が初期降伏時、図２８（Ｃ）が降伏状態の電流像５０である。これによれば、ＭＯＳＦＥＴ３０の単位構成要素（セル）が多数配置されるセル部４２の外周、すなわちガードリング部４０において電流像５０が変化しており、これにより降伏状態を可視化することができる。また、ゲートパッド部４１では電流変化が少ないため電流像５０として表示されていない。
In the figure, the
このように降伏状態が可視化できることにより、降伏箇所を考慮したパターン設計及びデバイス設計が可能となる。すなわち、チップ上の特定位置に電界を集中させないパターン・レイアウト設計ができ、電気的ウィークポイントを作らない設計が可能になる。 Since the yield state can be visualized in this way, pattern design and device design in consideration of the yield point can be performed. That is, a pattern layout design that does not concentrate the electric field at a specific position on the chip can be performed, and a design that does not create an electrical weak point is possible.
図２９には、第２の実施形態の具体的な配線方法を示す。図２９（Ａ）がｎチャネル型ＭＯＳＦＥＴであり、図２９（Ｂ）がｐチャネル型ＭＯＳＦＥＴであり、構造については第１の実施形態と同様であるので説明は省略する。 FIG. 29 shows a specific wiring method according to the second embodiment. FIG. 29A shows an n-channel type MOSFET and FIG. 29B shows a p-channel type MOSFET. The structure is the same as that of the first embodiment, and a description thereof will be omitted.
図２９（Ａ）のごとく、ｎチャネル型ＭＯＳＦＥＴ３０では、ソース端子Ｓおよびゲート端子Ｇを解析装置ＯＢのＧＮＤ端子に接続し、ドレイン端子Ｄを解析装置ＯＢの電源端子に接続する。そして被測定領域（チップ全面）に近赤外ビームｈνを照射して、電流像５０を取得する。これにより、ＭＯＳＦＥＴの降伏状態（降伏箇所および降伏していく様子）を可視化することができる。
As shown in FIG. 29A, in the n-
また、図２９（Ｂ）のごとく、ｐチャネル型ＭＯＳＦＥＴでは、ソース端子Ｓおよびゲート端子Ｇを解析装置ＯＢの電源端子に接続し、ドレイン端子Ｄを解析装置ＯＢのＧＮＤ端子に接続する。そして被測定領域（チップ全面）に近赤外ビームｈνを照射して、電流像５０を取得する。
Further, as shown in FIG. 29B, in the p-channel MOSFET, the source terminal S and the gate terminal G are connected to the power supply terminal of the analysis device OB, and the drain terminal D is connected to the GND terminal of the analysis device OB. Then, the near-infrared beam hν is irradiated onto the measurement region (the entire chip surface), and the
解析装置ＯＢは電源端子（＋）とＧＮＤ端子の２端子であり、一般的にはｐチャネル型のデバイスの解析は不可能である。しかし、本実施形態ではソース端子Ｓを電源端子と接続することによりプラス電源でｐチャネル型デバイスを動作させることとした。これにより正電圧の電源だけを持つ解析装置を用いて、ｐチャネル型デバイスを解析することができる。 The analysis apparatus OB has two terminals, ie, a power supply terminal (+) and a GND terminal, and generally cannot analyze a p-channel type device. However, in this embodiment, the p-channel device is operated with a positive power supply by connecting the source terminal S to the power supply terminal. Thus, a p-channel device can be analyzed using an analysis apparatus having only a positive voltage power supply.
第２の実施形態は、バイポーラトランジスタにも適用できる。第２の実施形態のバイポーラトランジスタの具体的な配線方法は、第１の実施形態で説明したものと同様であるので、それらを参照して説明する。 The second embodiment can also be applied to a bipolar transistor. Since the specific wiring method of the bipolar transistor of the second embodiment is the same as that described in the first embodiment, it will be described with reference to them.
まず、ｎｐｎバイポーラトランジスタのエミッタ端子Ｅ−ベース端子Ｂ間の降伏状態を解析する場合は、図１３（Ａ）に示す配線とする。 First, when analyzing the breakdown state between the emitter terminal E and the base terminal B of the npn bipolar transistor, the wiring shown in FIG.
すなわち、バイポーラトランジスタのエミッタ端子Ｅを解析装置ＯＢの電源端子に接続し、バイポーラトランジスタのベース端子Ｂを解析装置ＯＢのＧＮＤ端子に接続する。尚、コレクタ端子Ｃはオープンである。そして被測定領域（チップ全面）に近赤外ビームｈνを照射して、電流像５０を取得する。これにより、ｎｐｎバイポーラトランジスタのエミッタ端子Ｅ−ベース端子Ｂ間の降伏状態（降伏箇所および降伏していく様子）を可視化することができる。
That is, the emitter terminal E of the bipolar transistor is connected to the power supply terminal of the analyzer OB, and the base terminal B of the bipolar transistor is connected to the GND terminal of the analyzer OB. The collector terminal C is open. Then, the near-infrared beam hν is irradiated onto the measurement region (the entire chip surface), and the
ｎｐｎバイポーラトランジスタのコレクタ端子Ｃ−エミッタ端子Ｅ間の降伏状態を解析する場合は、図１７（Ｂ）に示す配線とする。 When analyzing the breakdown state between the collector terminal C and the emitter terminal E of the npn bipolar transistor, the wiring shown in FIG.
すなわち、コレクタ端子Ｃを解析装置ＯＢの電源端子に接続し、エミッタ端子Ｅを解析装置ＯＢのＧＮＤ端子に接続する。また、ベース端子Ｂはオープンである。そして被測定領域（チップ全面）に近赤外ビームｈνを照射して、電流像５０を取得する。これにより、コレクタ端子Ｃ−エミッタ端子Ｅ間の降伏状態を可視化することができる。
That is, the collector terminal C is connected to the power supply terminal of the analyzer OB, and the emitter terminal E is connected to the GND terminal of the analyzer OB. The base terminal B is open. Then, the near-infrared beam hν is irradiated onto the measurement region (the entire chip surface), and the
ｎｐｎバイポーラトランジスタのコレクタ端子Ｃ−ベース端子Ｂ間の降伏状態を解析する場合は、図１９（Ａ）に示す配線とする。 When analyzing the breakdown state between the collector terminal C and the base terminal B of the npn bipolar transistor, the wiring shown in FIG.
すなわち、コレクタ端子Ｃを解析装置ＯＢの電源端子に接続し、ベース端子Ｂを解析装置ＯＢのＧＮＤ端子に接続する。また、エミッタ端子Ｅはオープンである。そして被測定領域に近赤外ビームｈνを照射して、電流像５０を取得する。これにより、コレクタ端子Ｃ−ベース端子の降伏状態を可視化することができる。
That is, the collector terminal C is connected to the power supply terminal of the analyzer OB, and the base terminal B is connected to the GND terminal of the analyzer OB. The emitter terminal E is open. Then, the near-infrared beam hν is irradiated on the measurement region, and the
次に、ｐｎｐバイポーラトランジスタの場合を説明する。 Next, the case of a pnp bipolar transistor will be described.
解析装置ＯＢは電源端子（＋）とＧＮＤ端子の２端子であり、一般的にはｐｎｐバイポーラトランジスタの降伏状態の解析は不可能である。しかし、本実施形態ではベース端子Ｂを電源端子と接続することによりプラス電源でｐｎｐバイポーラトランジスタを動作させることとした。これにより正電圧の電源だけを持つ解析装置を用いて、ｐｎｐバイポーラトランジスタを解析することができる。 The analysis device OB has two terminals, ie, a power supply terminal (+) and a GND terminal, and generally cannot analyze the breakdown state of the pnp bipolar transistor. However, in this embodiment, the pnp bipolar transistor is operated with a positive power supply by connecting the base terminal B to the power supply terminal. As a result, the pnp bipolar transistor can be analyzed using an analysis apparatus having only a positive voltage power supply.
次に、ｐｎｐバイポーラトランジスタのエミッタ端子Ｅ−ベース端子Ｂ間の降伏状態を解析する場合は、図１４（Ｂ）に示す配線とする。 Next, when analyzing the breakdown state between the emitter terminal E and the base terminal B of the pnp bipolar transistor, the wiring shown in FIG.
すなわち、バイポーラトランジスタのベース端子Ｂを解析装置ＯＢの電源端子に接続し、バイポーラトランジスタのエミッタ端子Ｅを解析装置ＯＢのＧＮＤ端子に接続する。そして被測定領域（チップ全面）に近赤外ビームｈνを照射して、電流像５０を取得する。これにより、エミッタ端子Ｅ−ベース端子Ｂ間の降伏状態を可視化することができる。
That is, the base terminal B of the bipolar transistor is connected to the power supply terminal of the analyzer OB, and the emitter terminal E of the bipolar transistor is connected to the GND terminal of the analyzer OB. Then, the near-infrared beam hν is irradiated onto the measurement region (the entire chip surface), and the
ｐｎｐバイポーラトランジスタのコレクタ端子Ｃ−エミッタ端子Ｅ間の降伏状態を解析する場合は、図２３（Ａ）に示す配線とする。 When analyzing the breakdown state between the collector terminal C and the emitter terminal E of the pnp bipolar transistor, the wiring shown in FIG.
すなわち、エミッタ端子Ｅを解析装置ＯＢの電源端子に接続し、コレクタ端子Ｃを解析装置ＯＢのＧＮＤ端子に接続する。また、ベース端子Ｂはオープンである。そして被測定領域（チップ全面）に近赤外ビームｈνを照射して、電流像５０を取得する。これにより、コレクタ端子Ｃ−エミッタ端子Ｅ間の降伏状態を可視化することができる。
That is, the emitter terminal E is connected to the power supply terminal of the analyzer OB, and the collector terminal C is connected to the GND terminal of the analyzer OB. The base terminal B is open. Then, the near-infrared beam hν is irradiated onto the measurement region (the entire chip surface), and the
ｐｎｐバイポーラトランジスタのコレクタ端子Ｃ−ベース端子Ｂ間の降伏状態を解析する場合は、図２５（Ｂ）に示す配線とする。 When analyzing the breakdown state between the collector terminal C and the base terminal B of the pnp bipolar transistor, the wiring shown in FIG.
すなわち、ベース端子Ｂを解析装置ＯＢの電源端子に接続し、コレクタ端子Ｃを解析装置ＯＢのＧＮＤ端子に接続する。また、エミッタ端子Ｅはオープンである。そして被測定領域（チップ全面）に近赤外ビームｈνを照射して、電流像５０を取得する。これにより、コレクタ端子Ｃ−ベース端子Ｂ間の降伏状態を可視化することができる。
That is, the base terminal B is connected to the power supply terminal of the analyzer OB, and the collector terminal C is connected to the GND terminal of the analyzer OB. The emitter terminal E is open. Then, the near-infrared beam hν is irradiated onto the measurement region (the entire chip surface), and the
更に図３０から図３２を参照して本発明の第３の実施形態について説明する。第３の実施形態は、ディスクリート素子３０の動作状態を解析する方法であり、レーザビームをディスクリート半導体素子の被測定領域に照射し、照射に伴う半導体素子の任意の端子間の電流変化を検出し電流変化を輝度変化として電流像５０を取得し、電流像５０により半導体素子の動作状態を可視化するものである。
Further, a third embodiment of the present invention will be described with reference to FIGS. The third embodiment is a method for analyzing the operating state of the
第３の実施形態も、図１と同様の解析装置ＯＢを用いる。第１の実施形態と同様であるので詳細な説明は省略するが、解析装置ＯＢの電源端子とＧＮＤ端子に例えばＭＯＳＦＥＴの２端子を接続し、電流像５０を取得する。
The third embodiment also uses the same analysis device OB as in FIG. Since it is the same as that of the first embodiment, a detailed description thereof is omitted. However, for example, two terminals of MOSFET are connected to the power supply terminal and the GND terminal of the analyzer OB, and the
図３０は、第３の実施形態のフロー図である。 FIG. 30 is a flowchart of the third embodiment.
ＭＯＳＦＥＴの２端子を後述の配線方法によりそれぞれ解析装置ＯＢの電源端子とＧＮＤ端子に接続する。そして電源端子には、ディスクリート素子（例えばＭＯＳＦＥＴ）３０の閾値電圧付近の電圧を印加し、電流像５０の経時変化を取得する。
The two terminals of the MOSFET are connected to the power supply terminal and the GND terminal of the analysis device OB by a wiring method described later. Then, a voltage near the threshold voltage of the discrete element (eg, MOSFET) 30 is applied to the power supply terminal, and the change with time of the
具体的には、まず閾値直前の電圧を印加し（オフ状態）、電流像５０を取得する（ステップＳ２１）。その後閾値電圧近傍まで上昇させて素子３０をオン状態（弱反転状態）とし、電流像５０を取得する（ステップＳ２２）。そして閾値電圧を超えて動作が安定する電圧まで上昇させ（オン状態、強反転状態）、電流像５０を取得する（ステップＳ２３））。そしてこれらの電流像５０のゲート電圧変化に伴うＭＯＳＦＥＴのオン・オフ状態、弱反転特性（オンオフ動作の過渡現象）を解析する。
Specifically, first, a voltage immediately before the threshold is applied (off state), and the
図３１は各状態における電流像５０である。
FIG. 31 is a
本実施形態においても、被測定領域（チップ全面）の画像データ５１を取得しておき、画像データと各状態における電流像５０を重畳させるとよく、図３１はこれらを重畳させた合成像（電流像５０と光学顕微鏡による画像データ５１を合成したもの）である。
Also in the present embodiment, it is preferable to obtain
図３１（Ａ）は、オフ状態（ゼロバイアス及び閾値直前の電圧印加）、図３１（Ｂ）は弱反転状態（閾値電圧印加による過渡状態）、図３１（Ｃ）は、オン状態（強反転状態）である。このように、弱反転状態では複雑な電流変化を示しており、オン状態（強反転状態）ではチップ全面で比較的安定した状態であることが判る。 31A shows an off state (zero bias and voltage application just before the threshold), FIG. 31B shows a weak inversion state (transient state due to threshold voltage application), and FIG. 31C shows an on state (strong inversion). State). As described above, a complicated current change is shown in the weak inversion state, and it can be seen that the on-state (strong inversion state) is a relatively stable state over the entire surface of the chip.
このように、ディスクリート素子３０上でのオン・オフ状態、弱反転特性を可視化できるので、電界集中箇所を考慮したパターン設計及びデバイス設計が可能となる。すなわち、チップ内の特定のセルに電気的過負荷が加わることを回避したデバイス設計ができる。
As described above, since the on / off state and the weak inversion characteristic on the
図３２には、第３の実施形態の具体的な配線方法を示す。図３２（Ａ）がｎチャネル型ＭＯＳＦＥＴであり、図３２（Ｂ）がｐチャネル型ＭＯＳＦＥＴであり、構造については第１の実施形態と同様であるので説明は省略する。 FIG. 32 shows a specific wiring method according to the third embodiment. FIG. 32A shows an n-channel type MOSFET and FIG. 32B shows a p-channel type MOSFET. The structure is the same as that of the first embodiment, and a description thereof will be omitted.
図３２（Ａ）のごとく、ｎチャネル型ＭＯＳＦＥＴでは、ゲート端子Ｇおよびドレイン端子Ｄを解析装置ＯＢの電源端子に接続し、ソース端子Ｓを解析装置ＯＢのＧＮＤ端子に接続する。そして被測定領域（チップ全面）に近赤外ビームｈνを照射して、電流像５０を経時的に取得する。これにより、ＭＯＳＦＥＴの動作状態を可視化することができる。
As shown in FIG. 32A, in the n-channel MOSFET, the gate terminal G and the drain terminal D are connected to the power supply terminal of the analyzer OB, and the source terminal S is connected to the GND terminal of the analyzer OB. Then, the near-infrared beam hν is irradiated to the measurement region (the entire chip surface), and the
また、図３２（Ｂ）のごとく、ｐチャネル型ＭＯＳＦＥＴでは、ソース端子Ｓを解析装置ＯＢの電源端子に接続し、ゲート端子Ｇ、ドレイン端子Ｄを解析装置ＯＢのＧＮＤ端子に接続する。そして被測定領域（チップ全面）に近赤外ビームｈνを照射して、電流像５０を経時的に取得する。
Further, as shown in FIG. 32B, in the p-channel MOSFET, the source terminal S is connected to the power supply terminal of the analysis device OB, and the gate terminal G and the drain terminal D are connected to the GND terminal of the analysis device OB. Then, the near-infrared beam hν is irradiated to the measurement region (the entire chip surface), and the
この配線により、正電圧の電源だけを持つ解析装置を用いて、ｐチャネル型デバイスを解析することができる。 With this wiring, a p-channel device can be analyzed using an analysis apparatus having only a positive voltage power source.
第３の実施形態は、バイポーラトランジスタにも適用できる。この場合の具体的な配線方法は、第１の実施形態と同様であるので、上記の図を参照して説明する。 The third embodiment can also be applied to a bipolar transistor. A specific wiring method in this case is the same as that in the first embodiment, and will be described with reference to the above-described figure.
まず、ｎｐｎバイポーラトランジスタの動作状態を解析する場合は、図２０に示す配線とする。 First, when analyzing the operating state of the npn bipolar transistor, the wiring shown in FIG. 20 is used.
すなわち、ベース端子Ｂとコレクタ端子Ｃを接続して解析装置ＯＢの電源端子に接続し、エミッタ端子Ｅを解析装置ＯＢのＧＮＤ端子に接続する。そして被測定領域（チップ全面）に近赤外ビームｈνを照射して、電流像５０を経時的に取得する。これにより、ｎｐｎバイポーラトランジスタの動作状態を可視化することができる。
That is, the base terminal B and the collector terminal C are connected and connected to the power supply terminal of the analyzing device OB, and the emitter terminal E is connected to the GND terminal of the analyzing device OB. Then, the near-infrared beam hν is irradiated to the measurement region (the entire chip surface), and the
また、ｐｎｐバイポーラトランジスタの動作状態を解析する場合は、図２６に示す配線とする。 When analyzing the operating state of the pnp bipolar transistor, the wiring shown in FIG. 26 is used.
すなわち、エミッタ端子Ｅを解析装置ＯＢの電源端子に接続し、ベース端子Ｂとコレクタ端子Ｃを接続して解析装置ＯＢのＧＮＤ端子に接続する。そして被測定領域（チップ全面）に近赤外ビームｈνを照射して、電流像５０を経時的に取得する。これにより、ｐｎｐバイポーラトランジスタの動作状態を可視化することができる。
That is, the emitter terminal E is connected to the power supply terminal of the analyzer OB, the base terminal B and the collector terminal C are connected, and the emitter terminal E is connected to the GND terminal of the analyzer OB. Then, the near-infrared beam hν is irradiated to the measurement region (the entire chip surface), and the
また、この配線により、正電圧の電源だけを持つ解析装置を用いて、ｐｎｐバイポーラトランジスタを解析することができる。 Also, with this wiring, the pnp bipolar transistor can be analyzed using an analysis device having only a positive voltage power supply.
以上、本実施形態ではディスクリート素子としてＭＯＳＦＥＴおよびバイポーラトランジスタについて説明した。しかし、これに限らず、例えばＩＧＢＴ、ダイオード、ショットキー・バリアーダイオード等、裏面電極を有するディスクリートデバイスであれば、本発明の実施形態を同様に適用することができ、同様の効果が得られる。
As described above, in the present embodiment, the MOSFET and the bipolar transistor have been described as the discrete elements. However, the present invention is not limited to this. For example, any embodiment of the present invention can be applied to any discrete device having a back electrode such as an IGBT, a diode, or a Schottky barrier diode, and the same effect can be obtained.
２１ ドレイン領域
２２ チャネル層
２３ トレンチ
２４ ゲート絶縁膜
２５ ゲート電極
２６ ソース領域
２７ ボディ領域
３０ ディスクリート素子
３１ コレクタ領域
３２ ベース領域
３３ エミッタ領域
４０ ガードリング部
４１ ゲートパッド部
５０ 電流像
６０ 表示部
８１ 故障被疑領域
ＯＢ 解析装置
Ｓ ソース端子
Ｄ ドレイン端子
Ｇ ゲート端子
Ｃ コレクタ端子
Ｂ ベース端子
Ｅ エミッタ端子
21
Claims (12)
前記半導体素子の第1乃至第3の端子のうち特定の2つの端子を選択し、前記特定の2つの端子のうちの一方を前記OBIRCH測定器の一方の端子に接続し、前記特定の2つの端子のうちの他方を前記OBIRCH測定器の他方の端子に接続し、前記半導体素子の3端子のうちの残る1端子を、前記一方もしくは他方の端子のいずれかに短絡するか、あるいは開放の状態とし、
レーザビームを前記ディスクリート半導体素子の被測定領域に照射し、該照射に伴う前記半導体素子の前記特定の２つの端子間の電流変化を検出し該電流変化を輝度変化として電流像を取得する工程と、
前記被測定領域の画像データを取得し、該画像データと前記電流像とを重畳させ、該電流像の明暗により前記素子の故障被疑領域を特定する工程と、
前記故障被疑領域を拡大観察し、前記半導体素子の故障箇所を解析する工程とを具備することを特徴とする半導体素子解析方法。 A discrete semiconductor element having a first terminal on the back side of the chip and having second and third terminals made of metal wiring covering the surface on the front side of the chip, using an OBIRCH measuring instrument A method for performing failure analysis,
Wherein selecting two specific terminals of the first to third terminals of the semiconductor element, to connect one of the two specific terminals to one terminal of the OBIRCH measuring device, the two specific The other of the terminals is connected to the other terminal of the OBIRCH measuring instrument, and the remaining one of the three terminals of the semiconductor element is short-circuited to either the one or the other terminal, or is in an open state age,
Irradiating a measurement region of the discrete semiconductor element with a laser beam, detecting a current change between the two specific terminals of the semiconductor element due to the irradiation, and obtaining a current image using the current change as a luminance change; ,
Acquiring image data of the measurement region, superimposing the image data and the current image, and specifying a failure suspected region of the element by brightness and darkness of the current image;
And a step of magnifying and observing the suspected failure area and analyzing a failure location of the semiconductor element.
前記半導体素子の第1乃至第3の端子のうち特定の2つの端子を選択し、前記特定の2つの端子のうちの一方を前記OBIRCH測定器の一方の端子に接続し、前記特定の2つの端子のうちの他方を前記OBIRCH測定器の他方の端子に接続し、前記半導体素子の3端子のうちの残る1端子を、前記一方もしくは他方の端子のいずれかに短絡するか、あるいは開放の状態とし、
レーザビームをディスクリート半導体素子の被測定領域に照射し、該照射に伴う前記半導体素子の前記特定の２つの端子間の電流変化を検出し該電流変化を輝度変化として電流像を取得し、該電流像により前記半導体素子の降伏状態を可視化することを特徴とする半導体素子解析方法。 A discrete semiconductor element having a first terminal on the back side of the chip and having second and third terminals made of metal wiring covering the surface on the front side of the chip, using an OBIRCH measuring instrument A method for performing failure analysis,
Wherein selecting two specific terminals of the first to third terminals of the semiconductor element, to connect one of the two specific terminals to one terminal of the OBIRCH measuring device, the two specific The other of the terminals is connected to the other terminal of the OBIRCH measuring instrument, and the remaining one of the three terminals of the semiconductor element is short-circuited to either the one or the other terminal, or is in an open state age,
A region to be measured of a discrete semiconductor element is irradiated with a laser beam, a current change between the two specific terminals of the semiconductor element due to the irradiation is detected, a current image is obtained using the current change as a luminance change, and the current A method for analyzing a semiconductor device, comprising visualizing a breakdown state of the semiconductor device by an image.
前記半導体素子の第1乃至第3の端子のうち特定の2つの端子を選択し、前記特定の2つの端子のうちの一方を前記OBIRCH測定器の一方の端子に接続し、前記特定の2つの端子のうちの他方を前記OBIRCH測定器の他方の端子に接続し、前記半導体素子の3端子のうちの残る1端子を、前記一方もしくは他方の端子のいずれかに短絡するか、あるいは開放の状態とし、
レーザビームをディスクリート半導体素子の被測定領域に照射し、該照射に伴う前記半導体素子の前記特定の２つの端子間の電流変化を検出し該電流変化を輝度変化として電流像を取得し、該電流像により前記半導体素子の動作状態を可視化することを特徴とする半導体素子解析方法。 A discrete semiconductor element having a first terminal on the back side of the chip and having second and third terminals made of metal wiring covering the surface on the front side of the chip, using an OBIRCH measuring instrument A method for performing failure analysis,
Wherein selecting two specific terminals of the first to third terminals of the semiconductor element, to connect one of the two specific terminals to one terminal of the OBIRCH measuring device, the two specific The other of the terminals is connected to the other terminal of the OBIRCH measuring instrument, and the remaining one of the three terminals of the semiconductor element is short-circuited to either the one or the other terminal, or is in an open state age,
A region to be measured of a discrete semiconductor element is irradiated with a laser beam, a current change between the two specific terminals of the semiconductor element due to the irradiation is detected, a current image is obtained using the current change as a luminance change, and the current A method for analyzing a semiconductor element, characterized in that an operating state of the semiconductor element is visualized by an image.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005186840A JP4783072B2 (en) | 2004-06-29 | 2005-06-27 | Semiconductor element analysis method |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004191575 | 2004-06-29 | ||
| JP2004191575 | 2004-06-29 | ||
| JP2005186840A JP4783072B2 (en) | 2004-06-29 | 2005-06-27 | Semiconductor element analysis method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006047294A JP2006047294A (en) | 2006-02-16 |
| JP4783072B2 true JP4783072B2 (en) | 2011-09-28 |
Family
ID=36025984
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005186840A Expired - Fee Related JP4783072B2 (en) | 2004-06-29 | 2005-06-27 | Semiconductor element analysis method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4783072B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107958849A (en) * | 2017-11-21 | 2018-04-24 | 上海华虹宏力半导体制造有限公司 | Without hindrance barrier metal layer power device IGSSFail independent positioning method |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5014953B2 (en) * | 2007-11-01 | 2012-08-29 | オンセミコンダクター・トレーディング・リミテッド | Semiconductor element analysis method |
| JP7131576B2 (en) * | 2020-01-29 | 2022-09-06 | 株式会社豊田中央研究所 | Semiconductor device and method for manufacturing semiconductor device |
| CN113486622B (en) * | 2021-06-29 | 2023-02-28 | 海光信息技术股份有限公司 | Chip failure analysis method and device, electronic equipment and storage medium |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61127143A (en) * | 1984-11-26 | 1986-06-14 | Matsushita Electric Works Ltd | Analyzing method for trouble on semiconductor device |
| JP2919338B2 (en) * | 1996-02-28 | 1999-07-12 | 山形日本電気株式会社 | Sorting and assembling method of vertical field effect transistor |
| JPH10206488A (en) * | 1997-01-24 | 1998-08-07 | Ricoh Co Ltd | Apparatus for measuring electric characteristics |
| JPH11264858A (en) * | 1998-03-18 | 1999-09-28 | Kansai Electric Power Co Inc:The | Judging method and device of withstand voltage of semiconductor device |
| JP2002270831A (en) * | 2001-03-13 | 2002-09-20 | Fuji Electric Co Ltd | Method of manufacturing semiconductor device |
| JP2004020404A (en) * | 2002-06-18 | 2004-01-22 | Hitachi Ltd | Method for measuring and observing semiconductor device and apparatus therefor |
| JP2004053326A (en) * | 2002-07-17 | 2004-02-19 | Sumitomo Electric Ind Ltd | Inspecting method for semiconductor device |
| JP2004111604A (en) * | 2002-09-18 | 2004-04-08 | Denso Corp | Chip structure of transistor and method of measuring breakdown voltage 0f the same |
| JP2004146628A (en) * | 2002-10-25 | 2004-05-20 | Sanyo Electric Co Ltd | Semiconductor device |
| JP3879722B2 (en) * | 2003-09-26 | 2007-02-14 | 株式会社日立製作所 | Inspection device |
-
2005
- 2005-06-27 JP JP2005186840A patent/JP4783072B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107958849A (en) * | 2017-11-21 | 2018-04-24 | 上海华虹宏力半导体制造有限公司 | Without hindrance barrier metal layer power device IGSSFail independent positioning method |
| CN107958849B (en) * | 2017-11-21 | 2019-12-10 | 上海华虹宏力半导体制造有限公司 | Method for positioning failure point of barrier-layer-free metal layer power device I GSS |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006047294A (en) | 2006-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI392867B (en) | Fault analysis method and device thereof | |
| KR100402044B1 (en) | Non-destructive inspection method | |
| JP4783072B2 (en) | Semiconductor element analysis method | |
| JP5014953B2 (en) | Semiconductor element analysis method | |
| JP4694970B2 (en) | Semiconductor element analysis method | |
| JP2015032686A (en) | Semiconductor element evaluation method and semiconductor element evaluation device | |
| JP2009288090A (en) | Heat generation analysis method of semiconductor element | |
| JP2002313859A (en) | Nondestructive inspection method and device and semiconductor chip | |
| JP2009115459A (en) | Semiconductor element analyzer | |
| TW202146919A (en) | Semiconductor inspecting method and semiconductor inspecting device having a high precision matching information through alignment between a pattern image and a layout image for the semiconductor device | |
| US8268669B2 (en) | Laser optical path detection | |
| Colvin | ESD failure analysis methodology | |
| Boit et al. | Thermal Laser Stimulation of active devices in silicon-a quantitative FET parameter investigation | |
| Tan et al. | Fault localization using infra-red lock-in thermography for SOI-based advanced microprocessors | |
| JP2004327858A (en) | Method and device for inspecting semiconductor device | |
| Alves et al. | Fault localization of metal defects with Si-CCD camera in Analog device functional failure | |
| JP2009115460A (en) | Semiconductor element analysis method | |
| US20230206422A1 (en) | Semiconductor inspecting method and semiconductor inspecting device | |
| Kleindiek et al. | Current imaging, EBIC/EBAC, and electrical probing combined for fast and reliable in situ electrical fault isolation | |
| JP2003133382A (en) | Method for analyzing semiconductor fault, and semiconductor manufacturing method | |
| Ni et al. | Failure Localization of Bipolar Integrated Circuits by Implementing Active Voltage Contrast | |
| Fredrickson et al. | Combining electron beam methods, EBIC and EBAC, with traditional approaches for highly effective fault isolation | |
| Beauchêne et al. | Thermal laser stimulation and NB-OBIC techniques applied to ESD defect localization | |
| Weber et al. | Detectability of automotive power MOSFET on-resistance failure at high current induced by Wafer Fab process excursion | |
| Syu et al. | Case study of electrical short caused by conductive carbon particle in package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080530 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090709 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090811 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091009 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100818 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100909 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20110531 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110704 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110708 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140715 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140715 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140715 Year of fee payment: 3 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140715 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140715 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |