JP4782463B2 - Manufacturing method of semiconductor laser - Google Patents

Manufacturing method of semiconductor laser Download PDF

Info

Publication number
JP4782463B2
JP4782463B2 JP2005117322A JP2005117322A JP4782463B2 JP 4782463 B2 JP4782463 B2 JP 4782463B2 JP 2005117322 A JP2005117322 A JP 2005117322A JP 2005117322 A JP2005117322 A JP 2005117322A JP 4782463 B2 JP4782463 B2 JP 4782463B2
Authority
JP
Japan
Prior art keywords
layer
cladding layer
etching
semiconductor laser
cladding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005117322A
Other languages
Japanese (ja)
Other versions
JP2006295072A5 (en
JP2006295072A (en
Inventor
恭宏 國次
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2005117322A priority Critical patent/JP4782463B2/en
Publication of JP2006295072A publication Critical patent/JP2006295072A/en
Publication of JP2006295072A5 publication Critical patent/JP2006295072A5/ja
Application granted granted Critical
Publication of JP4782463B2 publication Critical patent/JP4782463B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Description

本発明は、半導体レーザおよびその製造方法に関し、より詳細には、リッジ部を有する半導体レーザおよびその製造方法に関する。   The present invention relates to a semiconductor laser and a manufacturing method thereof, and more particularly to a semiconductor laser having a ridge portion and a manufacturing method thereof.

図２０は、従来の半導体レーザの断面図である。この半導体レーザは、次のようにして製造される。   FIG. 20 is a cross-sectional view of a conventional semiconductor laser. This semiconductor laser is manufactured as follows.

まず、半導体基板６１の上に、第１のクラッド層６２、活性層６３、第２のクラッド層６４、エッチング停止層６５、第３のクラッド層６６およびコンタクト層６７を、この順に、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ；有機金属気相成長法）法またはＭＢＥ（Ｍｏｋｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ；分子線エピタキシー）法によってエピタキシャル成長させる。   First, a first cladding layer 62, an active layer 63, a second cladding layer 64, an etching stop layer 65, a third cladding layer 66, and a contact layer 67 are formed on a semiconductor substrate 61 in this order by MOCVD (Metal Epitaxial growth is performed by an organic chemical vapor deposition (MBD) method or an MBE (Molecular Beam Epitaxy) method.

次に、フォトリソグラフィー法を用いて、光導波路となる部分（以下、リッジ部と称す。）６８を形成する。この際、リッジ部６８が、ＧａＡｓ基板６１に対して略垂直となるようにすることによって、デバイスの抵抗を増加させることなしにリッジ幅を狭くすることが可能となる。これにより、高出力レーザでは、横モードが抑制されてキンクレベルが向上するという効果が得られる。   Next, a portion (hereinafter referred to as a ridge portion) 68 that becomes an optical waveguide is formed by photolithography. At this time, by making the ridge portion 68 substantially perpendicular to the GaAs substrate 61, the ridge width can be reduced without increasing the resistance of the device. Thereby, in a high output laser, the transverse mode is suppressed and the effect of improving the kink level is obtained.

リッジ部６８の形成は、具体的には次のようにして行われる。   The formation of the ridge portion 68 is specifically performed as follows.

まず、リッジ部６８となる部分をフォトレジスト膜（図示せず）で被覆した後、コンタクト層６７および第３のクラッド層６６をドライエッチングする。ここで、第３のクラッド層６６とエッチング停止層６５とのエッチング選択比は大きくないので、第３のクラッド層６６を所定膜厚残した状態でドライエッチングを終了する。   First, after a portion to become the ridge portion 68 is covered with a photoresist film (not shown), the contact layer 67 and the third clad layer 66 are dry-etched. Here, since the etching selectivity between the third cladding layer 66 and the etching stopper layer 65 is not large, the dry etching is finished with the third cladding layer 66 left with a predetermined film thickness.

次に、残存している第３のクラッド層６６をウェットエッチングにより除去し、エッチング停止層６５を露出させる。これにより、ストライプ状のリッジ部６８を形成することができる。   Next, the remaining third cladding layer 66 is removed by wet etching to expose the etching stopper layer 65. Thereby, the stripe-shaped ridge portion 68 can be formed.

リッジ部６８を形成した後は、電流狭窄のための絶縁膜６９を成膜した後、上部電極７０と下部電極７１を形成することによって、図２０に示す構造とすることができる。   After the ridge portion 68 is formed, an insulating film 69 for current confinement is formed, and then an upper electrode 70 and a lower electrode 71 are formed, whereby the structure shown in FIG. 20 can be obtained.

しかしながら、上記のウェットエッチング工程では次のような問題があった。   However, the wet etching process has the following problems.

ウェットエッチングは結晶方位に依存したエッチングであるので、第３のクラッド層６６は膜厚方向にのみエッチングされるわけではない。すなわち、ウェットエッチングによって、ドライエッチングを終えた部分の第３のクラッド層６６はサイドエッチングがされる。このため、第３のクラッド層６６は、図２０に示すように、上部に行くほど幅が狭くなる台形状になる。そして、リッジ部６８がこのような形状になることによって、半導体レーザのデバイス抵抗が増加するという問題があった。   Since the wet etching is etching depending on the crystal orientation, the third cladding layer 66 is not etched only in the film thickness direction. That is, side etching is performed on the third clad layer 66 at the portion where dry etching is completed by wet etching. Therefore, as shown in FIG. 20, the third cladding layer 66 has a trapezoidal shape with a width that decreases toward the top. Then, since the ridge portion 68 has such a shape, there is a problem that the device resistance of the semiconductor laser increases.

一方、第３のクラッド層６６へのサイドエッチングを抑制しようとすると、膜厚方向へのエッチングが不足してエッチング停止層６５に至らなくなる。その結果、光閉じ込めが弱くなることによってレーザ光の放射角が小さくなるとともに、残存する第３のクラッド層６６の膜厚に応じて放射角がばらつくという問題があった。   On the other hand, if the side etching to the third cladding layer 66 is to be suppressed, the etching in the film thickness direction is insufficient and the etching stop layer 65 is not reached. As a result, there is a problem in that the radiation angle of the laser light is reduced due to weak light confinement, and the radiation angle varies depending on the thickness of the remaining third cladding layer 66.

ところで、半導体レーザのアスペクト比を小さくするために、リッジ部の幅を狭くしようとすると、活性層へ流れる電流が少なくなって動作電圧が高くなるという問題がある。この問題に対しては、第１の層と、この上に位置する第２の層とによってリッジ部の主要部を構成し、第１の層を第２の層よりエッチングレートが大きい層とすることによって、リッジ部の上部の傾斜角度よりもリッジ部の下部の傾斜角度を大きくした半導体レーザが提案されている（特許文献１参照）。   By the way, if the width of the ridge portion is reduced in order to reduce the aspect ratio of the semiconductor laser, there is a problem that the current flowing to the active layer is reduced and the operating voltage is increased. To solve this problem, the first layer and the second layer positioned thereon constitute the main part of the ridge portion, and the first layer is a layer having a higher etching rate than the second layer. Thus, there has been proposed a semiconductor laser in which the inclination angle of the lower portion of the ridge portion is larger than the inclination angle of the upper portion of the ridge portion (see Patent Document 1).

しかしながら、上記の半導体レーザでは、リッジ部を構成する上層でのサイドエッチングの問題は解決されていない。   However, the above-described semiconductor laser has not solved the problem of side etching in the upper layer constituting the ridge portion.

特開平１１−２５１６７８号公報Japanese Patent Laid-Open No. 11-251678

本発明は、このような問題点に鑑みてなされたものである。すなわち、本発明の目的は、デバイス抵抗の増加およびレーザ光の放射角のばらつきを抑制することのできる半導体レーザおよびその製造方法を提供することにある。   The present invention has been made in view of such problems. That is, an object of the present invention is to provide a semiconductor laser capable of suppressing an increase in device resistance and variations in the radiation angle of laser light, and a method for manufacturing the same.

本発明の他の目的および利点は以下の記載から明らかとなるであろう。   Other objects and advantages of the present invention will become apparent from the following description.

本願第１の発明は、半導体基板の上に、第１のクラッド層、活性層および第２のクラッド層を含む積層構造が形成された半導体レーザであって、この積層構造の上に形成されたエッチング停止層と、このエッチング停止層の上に形成されたストライプ状のリッジ部とを備え、リッジ部は、エッチング停止層の上に形成された中間層と、この中間層の上に形成された第３のクラッド層とを有し、中間層は、エッチング停止層および第３のクラッド層よりエッチングレートが速いことを特徴とする半導体レーザに関する。 A first invention of the present application is a semiconductor laser in which a stacked structure including a first cladding layer, an active layer, and a second cladding layer is formed on a semiconductor substrate, and is formed on the stacked structure An etching stop layer and a stripe-shaped ridge portion formed on the etching stop layer are provided. The ridge portion is formed on the intermediate layer formed on the etching stop layer and the intermediate layer. The present invention relates to a semiconductor laser having a third cladding layer, wherein the intermediate layer has a higher etching rate than the etching stopper layer and the third cladding layer.

本願第２の発明は、半導体基板の上に、第１のクラッド層、活性層および第２のクラッド層を含む積層構造が形成された半導体レーザであって、この積層構造の上に形成されたエッチング停止層と、このエッチング停止層の上に形成されたストライプ状のリッジ部とを備え、リッジ部は、エッチング停止層の上に形成された第３のクラッド層を有し、この第３のクラッド層の側壁部に絶縁膜が形成されていることを特徴とする半導体レーザに関する。   A second invention of the present application is a semiconductor laser in which a laminated structure including a first cladding layer, an active layer, and a second cladding layer is formed on a semiconductor substrate, and is formed on the laminated structure An etching stop layer; and a striped ridge formed on the etching stop layer, the ridge having a third cladding layer formed on the etch stop layer. The present invention relates to a semiconductor laser characterized in that an insulating film is formed on a side wall portion of a cladding layer.

本願第３の発明は、半導体基板の上に、第１のクラッド層、活性層および第２のクラッド層を含む積層構造を形成する工程と、この積層構造の上にエッチング停止層を形成する工程と、このエッチング停止層の上に中間層を形成する工程と、この中間層の上に第３のクラッド層を形成する工程と、この第３のクラッド層に続いて、中間層を所定膜厚残して順にドライエッチングし、ストライプ状のリッジ部を形成する工程と、残存している中間層をウェットエッチングによって除去し、エッチング停止層を露出させる工程とを有し、中間層は、ウェットエッチングの際のエッチングレートが、エッチング停止層および第３のクラッド層より速いことを特徴とする半導体レーザの製造方法に関する。 According to a third aspect of the present invention, a step of forming a laminated structure including a first cladding layer, an active layer, and a second cladding layer on a semiconductor substrate, and a step of forming an etching stop layer on the laminated structure A step of forming an intermediate layer on the etching stop layer, a step of forming a third clad layer on the intermediate layer, and an intermediate layer having a predetermined thickness following the third clad layer. The remaining layer is dry-etched in order to form a stripe-shaped ridge portion, and the remaining intermediate layer is removed by wet etching to expose the etching stop layer. etching rate when a method of manufacturing a semiconductor laser, wherein the faster than the etch stop layer and the third cladding layer.

また、本願第４の発明は、半導体基板の上に、第１のクラッド層、活性層および第２のクラッド層を含む積層構造を形成する工程と、この積層構造の上にエッチング停止層を形成する工程と、このエッチング停止層の上に第３のクラッド層を形成する工程と、この第３のクラッド層を所定膜厚残してドライエッチングし、ストライプ状のリッジ部を形成する工程と、この第３のクラッド層の上にリッジ部を被覆する絶縁膜を形成する工程と、異方性ドライエッチングによって、リッジ部の側壁部を除いて絶縁膜を除去する工程と、リッジ部の両側に露出している第３のクラッド層をウェットエッチングによって除去し、エッチング停止層を露出させる工程とを有することを特徴とする半導体レーザの製造方法に関する。   According to a fourth aspect of the present invention, there is provided a step of forming a laminated structure including a first cladding layer, an active layer and a second cladding layer on a semiconductor substrate, and an etching stop layer is formed on the laminated structure. A step of forming a third cladding layer on the etching stop layer, a step of dry-etching the third cladding layer leaving a predetermined film thickness to form a stripe-shaped ridge portion, A step of forming an insulating film covering the ridge portion on the third cladding layer, a step of removing the insulating film except for the sidewall portion of the ridge portion by anisotropic dry etching, and an exposure on both sides of the ridge portion; And a third step of removing the third cladding layer by wet etching to expose an etching stop layer.

さらに、本願第５の発明は、半導体基板の上に、第１のクラッド層、活性層および第２のクラッド層を含む積層構造を形成する工程と、この積層構造の上にエッチング停止層を形成する工程と、このエッチング停止層の上に第３のクラッド層を形成する工程と、第３のクラッド層を所定膜厚残してドライエッチングし、ストライプ状のリッジ部を形成する工程と、第３のクラッド層の上にリッジ部を被覆するポジ型のフォトレジスト膜を形成する工程と、このフォトレジスト膜の全面に露光光を照射する工程と、現像処理によって、リッジ部の側壁部を除いてフォトレジスト膜を除去する工程と、リッジ部の両側に露出している第３のクラッド層をウェットエッチングによって除去し、エッチング停止層を露出させる工程と、不要となったフォトレジスト膜を除去する工程とを有することを特徴とする半導体レーザの製造方法に関する。   Further, the fifth invention of the present application includes a step of forming a laminated structure including a first cladding layer, an active layer and a second cladding layer on a semiconductor substrate, and forming an etching stop layer on the laminated structure. A step of forming a third clad layer on the etching stop layer, a step of dry-etching the third clad layer leaving a predetermined film thickness to form a stripe-shaped ridge portion, Forming a positive-type photoresist film covering the ridge portion on the cladding layer, irradiating the entire surface of the photoresist film with exposure light, and developing to remove the sidewall portion of the ridge portion. A step of removing the photoresist film, a step of removing the third cladding layer exposed on both sides of the ridge portion by wet etching to expose the etching stopper layer, and a step of removing the unnecessary photoresist. It relates to a method of manufacturing a semiconductor laser, characterized by a step of removing the Torejisuto film.

以上述べたように、エッチング停止層と第３のクラッド層との間に中間層を設けることによって、リッジ部へのサイドエッチングを抑制しつつ、エッチング停止層まで確実にエッチングすることができる。したがって、デバイス抵抗の増加を抑えることができるとともに、レーザ光の放射角が安定した半導体レーザを得ることができる。   As described above, by providing the intermediate layer between the etching stopper layer and the third cladding layer, the etching stopper layer can be reliably etched while suppressing the side etching to the ridge portion. Therefore, an increase in device resistance can be suppressed, and a semiconductor laser with a stable laser beam emission angle can be obtained.

また、リッジ部の側壁部に絶縁膜を設けることによって、リッジ部へのサイドエッチングが起こらない状態で、エッチング停止層まで確実にエッチングすることができる。したがって、デバイス抵抗の増加を抑えることができるとともに、レーザ光の放射角が安定した半導体レーザを得ることができる。   Further, by providing an insulating film on the side wall of the ridge portion, the etching stopper layer can be reliably etched without side etching of the ridge portion. Therefore, an increase in device resistance can be suppressed, and a semiconductor laser with a stable laser beam emission angle can be obtained.

さらに、リッジ部の側壁部にフォトレジスト膜を設けることによって、リッジ部へのサイドエッチングが起こらない状態で、エッチング停止層まで確実にエッチングすることができる。したがって、デバイス抵抗の増加を抑えることができるとともに、レーザ光の放射角が安定した半導体レーザを得ることができる。   Furthermore, by providing a photoresist film on the side wall of the ridge portion, the etching stopper layer can be reliably etched without causing side etching to the ridge portion. Therefore, an increase in device resistance can be suppressed, and a semiconductor laser with a stable laser beam emission angle can be obtained.

実施の形態１．
図１〜図５を用いて、本実施の形態における半導体レーザの製造方法を説明する。尚、これらの図において、同じ符号を付した部分は同じものであることを示してる。 Embodiment 1 FIG.
A method of manufacturing a semiconductor laser according to the present embodiment will be described with reference to FIGS. In these drawings, the same reference numerals indicate the same parts.

まず、半導体基板１の上に、第１のクラッド層２、活性層３、第２のクラッド層４、エッチング停止層５、中間層６、第３のクラッド層７およびコンタクト層８をこの順に形成する（図１）。   First, on the semiconductor substrate 1, a first cladding layer 2, an active layer 3, a second cladding layer 4, an etching stop layer 5, an intermediate layer 6, a third cladding layer 7 and a contact layer 8 are formed in this order. (FIG. 1).

例えば、半導体基板１としてのｎ型ＧａＡｓ基板１の上に、第１のクラッド層２としてのｎ型ＡｌＧａＩｎＰ層と、ＡｌＧａＩｎＰ層／ＧａＩｎＰ層／ＡｌＧａＩｎＰ層の繰り返し構造からなる多重量子井戸（ＭＱＷ）構造を含む活性層３とをこの順に形成する。さらに、活性層３の上に、第２のクラッド層４としてのｐ型ＡｌＧａＩｎＰ層、エッチング停止層５としてのｐ型ＧａＩｎＰ層、中間層６としてのｐ型ＡｌＧａＩｎＰ層、第３のクラッド層７としてのｐ型ＡｌＧａＩｎＰ層、コンタクト層８としてのｐ型ＧａＡｓ層を順次形成する。これらの層は、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ；有機金属気相成長法）法またはＭＢＥ（Ｍｏｋｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ；分子線エピタキシー）法により順次エピタキシャル成長させることによって形成することができる。   For example, a multiple quantum well (MQW) structure comprising an n-type AlGaInP layer as a first cladding layer 2 and an AlGaInP layer / GaInP layer / AlGaInP layer repeating structure on an n-type GaAs substrate 1 as a semiconductor substrate 1. Are formed in this order. Further, on the active layer 3, a p-type AlGaInP layer as the second cladding layer 4, a p-type GaInP layer as the etching stop layer 5, a p-type AlGaInP layer as the intermediate layer 6, and a third cladding layer 7 The p-type AlGaInP layer and the p-type GaAs layer as the contact layer 8 are sequentially formed. These layers can be formed by epitaxial growth sequentially by MOCVD (Metal Organic Chemical Deposition) method or MBE (Molecular Beam Epitaxy) method.

このように、本実施の形態においては、エッチング停止層５と第３のクラッド層７との間に中間層６を設けることを特徴としている。ここで、中間層６は、第３のクラッド層７およびエッチング停止層５よりもエッチングレートが速い層である。また、エッチング停止層５は、第３のクラッド層７よりもエッチングレートの遅い層である。   As described above, the present embodiment is characterized in that the intermediate layer 6 is provided between the etching stopper layer 5 and the third cladding layer 7. Here, the intermediate layer 6 is a layer having a faster etching rate than the third cladding layer 7 and the etching stopper layer 5. The etching stop layer 5 is a layer having an etching rate slower than that of the third cladding layer 7.

例えば、エッチング停止層５としてｐ型ＧａＩｎＰ層を用い、第３のクラッド層７としてｐ型ＡｌＧａＩｎＰ層を用いた場合には、中間層６として、Ａｌの組成比が第３のクラッド層７よりも大きいｐ型ＡｌＧａＩｎＰ層を用いることができる。この場合、中間層６のバンドギャップＥｇ１は、第３のクラッド層７のバンドギャップＥｇ２に対して、Ｅｇ１≧Ｅｇ２の関係を満たす。したがって、中間層６による光吸収が低減されて、半導体レーザの特性低下を抑制できるという効果が得られる。 For example, when a p-type GaInP layer is used as the etching stop layer 5 and a p-type AlGaInP layer is used as the third cladding layer 7, the Al composition ratio of the intermediate layer 6 is higher than that of the third cladding layer 7. A large p-type AlGaInP layer can be used. In this case, the band gap E g 1 of the intermediate layer 6 satisfies the relationship of E g 1 ≧ E g 2 with respect to the band gap E g 2 of the third cladding layer 7. Therefore, light absorption by the intermediate layer 6 is reduced, and an effect that the deterioration of the characteristics of the semiconductor laser can be suppressed can be obtained.

次に、フォトリソグラフィ法により、リッジ部となる部分をフォトレジスト膜（図示せず）で被覆した後、コンタクト層８、第３のクラッド層７および中間層６をドライエッチングする。この際、図２に示すように、中間層６を所定膜厚残してエッチングしたところでドライエッチングを停止する。これにより、ストライプ状のリッジ部１２が形成される。   Next, the ridge portion is covered with a photoresist film (not shown) by photolithography, and then the contact layer 8, the third cladding layer 7 and the intermediate layer 6 are dry-etched. At this time, as shown in FIG. 2, the dry etching is stopped when the intermediate layer 6 is etched leaving a predetermined thickness. Thereby, a striped ridge portion 12 is formed.

本実施の形態においては、ドライエッチング後の第３のクラッド層７の傾斜角度θが７０度以上１１０度以下であることが好ましく、８０度以上１００度以下であることがより好ましい（図２）。このようにすることによって、半導体基板１に対して略垂直なリッジ部を形成することができるので、デバイス抵抗を増加させることなしにリッジ幅を狭くすることが可能となる。したがって、高出力レーザでは、横モードが抑制されてキンクレベルが向上するという効果が得られる。   In the present embodiment, the inclination angle θ of the third cladding layer 7 after dry etching is preferably 70 degrees or more and 110 degrees or less, and more preferably 80 degrees or more and 100 degrees or less (FIG. 2). . By doing so, a ridge portion substantially perpendicular to the semiconductor substrate 1 can be formed, so that the ridge width can be reduced without increasing the device resistance. Therefore, in the high-power laser, the effect that the transverse mode is suppressed and the kink level is improved is obtained.

また、本実施の形態においては、中間層６の膜厚は０．５μｍ以下であることが好ましく、０．１μｍ以上０．３μｍ以下であることがより好ましい。膜厚が０．５μｍより厚くなると、後述するように、ウェットエッチングの際にサイドエッチングされる量が無視できなくなる。一方、膜厚が０．１μｍより薄くなると、ドライエッチングの際の膜厚制御が困難となる。換言すると、中間層６の膜厚は薄い方が好ましいが、実際にはドライエッチングの制御性に応じて適宜設定するのがよい。   Moreover, in this Embodiment, it is preferable that the film thickness of the intermediate | middle layer 6 is 0.5 micrometer or less, and it is more preferable that they are 0.1 micrometer or more and 0.3 micrometer or less. When the film thickness is greater than 0.5 μm, as will be described later, the amount of side etching during wet etching cannot be ignored. On the other hand, if the film thickness is thinner than 0.1 μm, it becomes difficult to control the film thickness during dry etching. In other words, the thickness of the intermediate layer 6 is preferably thin, but in practice, it may be set as appropriate according to the controllability of dry etching.

次に、残存している中間層６をウェットエッチングにより除去して、エッチング停止層５を露出させる（図３）。ここで、中間層６のエッチングレートは、第３のクラッド層７より速いので、第３のクラッド層７へのサイドエッチングを抑制した状態で中間層６のエッチングを行うことができる。また、エッチング停止層５のエッチングレートは、中間層６より遅いので、エッチング停止層５が露出した段階でエッチングを終了させることができる。   Next, the remaining intermediate layer 6 is removed by wet etching to expose the etching stop layer 5 (FIG. 3). Here, since the etching rate of the intermediate layer 6 is faster than that of the third cladding layer 7, the etching of the intermediate layer 6 can be performed in a state where side etching to the third cladding layer 7 is suppressed. Moreover, since the etching rate of the etching stop layer 5 is slower than that of the intermediate layer 6, the etching can be terminated when the etching stop layer 5 is exposed.

尚、ウェットエッチングの際には、ドライエッチングを終えた部分の中間層６に対しても等方的なエッチングが進む。すなわち、ドライエッチングを終えた部分の中間層６がサイドエッチングされることにより、中間層６は、図３に示すような台形状になる。しかし、中間層６の膜厚は０．５μｍ以下と薄いので、サイドエッチング量も小さいものとなる。それ故、このことによって生じる半導体レーザ特性の低下は無視できるほど小さい。   In the wet etching, the isotropic etching also proceeds on the intermediate layer 6 in the portion where the dry etching is completed. That is, when the intermediate layer 6 in the portion where dry etching is completed is side-etched, the intermediate layer 6 has a trapezoidal shape as shown in FIG. However, since the film thickness of the intermediate layer 6 is as thin as 0.5 μm or less, the side etching amount is small. Therefore, the degradation of the semiconductor laser characteristics caused by this is negligibly small.

中間層６のウェットエッチングを終えた後は、電流を印加する部分を除いて、電流狭窄のための絶縁膜９を形成する（図４）。絶縁膜９としては、例えばＳｉＮ膜などを用いることができる。   After the wet etching of the intermediate layer 6 is finished, an insulating film 9 for current confinement is formed except for the portion to which current is applied (FIG. 4). As the insulating film 9, for example, a SiN film can be used.

次いで、ｐ型の上部電極１０およびｎ型の下部電極１１を蒸着法またはスパッタ法により成膜して、図５の構造とする。上部電極１０は、例えば、Ｔｉの上にＡｕを積層させることによって形成することができる。また、下部電極１１は、例えば、半導体基板１の側にＡｕとＧｅの合金を設け、この合金にＡｕを積層させることによって形成することができる。   Next, a p-type upper electrode 10 and an n-type lower electrode 11 are formed by vapor deposition or sputtering to form the structure shown in FIG. The upper electrode 10 can be formed, for example, by laminating Au on Ti. The lower electrode 11 can be formed, for example, by providing an alloy of Au and Ge on the semiconductor substrate 1 side and laminating Au on this alloy.

図５の半導体レーザでは、活性層３に効率よく電流を注入することによって、活性層３の端面から赤色のレーザ光が出射する。   In the semiconductor laser of FIG. 5, red laser light is emitted from the end face of the active layer 3 by efficiently injecting current into the active layer 3.

以上述べたように、本実施の形態における半導体レーザは、半導体基板の上に、第１のクラッド層、活性層および第２のクラッド層を含む積層構造が形成されていて、さらに、この積層構造の上に、エッチング停止層およびストライプ状のリッジ部とを備えている。リッジ部は、エッチング停止層の上に形成された中間層と、この中間層の上に形成された第３のクラッド層とを有し、中間層は、エッチング停止層および第３のクラッド層よりエッチングレートが速く、膜厚が０．５μｍ以下である。本実施の形態によれば、このような中間層を設けることによって、リッジ部へのサイドエッチングを抑制しつつ、エッチング停止層まで確実にエッチングすることができる。したがって、デバイス抵抗の増加を抑えることができるとともに、レーザ光の放射角が安定した半導体レーザを得ることができる。   As described above, in the semiconductor laser according to the present embodiment, the stacked structure including the first cladding layer, the active layer, and the second cladding layer is formed on the semiconductor substrate. And an etching stop layer and a striped ridge. The ridge portion has an intermediate layer formed on the etching stop layer and a third cladding layer formed on the intermediate layer. The intermediate layer is formed by the etching stop layer and the third cladding layer. The etching rate is fast and the film thickness is 0.5 μm or less. According to the present embodiment, by providing such an intermediate layer, it is possible to surely etch the etching stop layer while suppressing side etching to the ridge portion. Therefore, an increase in device resistance can be suppressed, and a semiconductor laser with a stable laser beam emission angle can be obtained.

実施の形態２．
図６〜図１２を用いて、本実施の形態における半導体レーザの製造方法を説明する。尚、これらの図において、同じ符号を付した部分は同じものであることを示してる。 Embodiment 2. FIG.
A method for manufacturing a semiconductor laser according to the present embodiment will be described with reference to FIGS. In these drawings, the same reference numerals indicate the same parts.

まず、半導体基板２１の上に、第１のクラッド層２２、活性層２３、第２のクラッド層２４、エッチング停止層２５、第３のクラッド層２６およびコンタクト層２７をこの順に形成する（図６）。ここで、エッチング停止層２５は、第３のクラッド層２６よりもエッチングレートの遅い層である。   First, a first cladding layer 22, an active layer 23, a second cladding layer 24, an etching stop layer 25, a third cladding layer 26, and a contact layer 27 are formed in this order on the semiconductor substrate 21 (FIG. 6). ). Here, the etching stop layer 25 is a layer having an etching rate slower than that of the third cladding layer 26.

例えば、半導体基板２１としてのｎ型ＧａＡｓ基板の上に、第１のクラッド層２２としてのｎ型ＡｌＧａＩｎＰ層と、ＡｌＧａＩｎＰ層／ＧａＩｎＰ層／ＡｌＧａＩｎＰ層の繰り返し構造からなる多重量子井戸（ＭＱＷ）構造を含む活性層２３とをこの順に形成する。さらに、活性層２３の上に、第２のクラッド層２４としてのｐ型ＡｌＧａＩｎＰ層、エッチング停止層２５としてのｐ型ＧａＩｎＰ層、第３のクラッド層２６としてのｐ型ＡｌＧａＩｎＰ層、コンタクト層２７としてのｐ型ＧａＡｓ層を順次形成する。これらの層は、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ；有機金属気相成長法）法またはＭＢＥ（Ｍｏｋｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ；分子線エピタキシー）法により順次エピタキシャル成長させることによって形成することができる。   For example, a multiple quantum well (MQW) structure comprising an n-type AlGaInP layer as the first cladding layer 22 and an AlGaInP layer / GaInP layer / AlGaInP layer repeating structure on an n-type GaAs substrate as the semiconductor substrate 21. The active layer 23 is formed in this order. Further, on the active layer 23, a p-type AlGaInP layer as the second cladding layer 24, a p-type GaInP layer as the etching stop layer 25, a p-type AlGaInP layer as the third cladding layer 26, and a contact layer 27 The p-type GaAs layers are sequentially formed. These layers can be formed by epitaxial growth sequentially by MOCVD (Metal Organic Chemical Deposition) method or MBE (Molecular Beam Epitaxy) method.

次に、フォトリソグラフィ法により、リッジ部となる部分をフォトレジスト膜（図示せず）で被覆した後、コンタクト層２７および第３のクラッド層２６をドライエッチングする。この際、図７に示すように、第３のクラッド層２６を所定膜厚残してエッチングしたところでドライエッチングを停止する。これにより、ストライプ状のリッジ部２８が形成される。   Next, the ridge portion is covered with a photoresist film (not shown) by photolithography, and then the contact layer 27 and the third cladding layer 26 are dry-etched. At this time, as shown in FIG. 7, the dry etching is stopped when the third cladding layer 26 is etched leaving a predetermined thickness. Thereby, a striped ridge portion 28 is formed.

本実施の形態においては、ドライエッチング後の第３のクラッド層２６の傾斜角度θが７０度〜１１０度の範囲内にあることが好ましく、８０度〜１００度の範囲内にあることがより好ましい（図７）。このようにすることによって、半導体基板２１に対して略垂直なリッジ部を形成することができるので、デバイス抵抗を増加させることなしにリッジ幅を狭くすることが可能となる。したがって、高出力レーザでは、横モードが抑制されてキンクレベルが向上するという効果が得られる。   In the present embodiment, the inclination angle θ of the third cladding layer 26 after dry etching is preferably in the range of 70 degrees to 110 degrees, and more preferably in the range of 80 degrees to 100 degrees. (FIG. 7). By doing so, a ridge portion substantially perpendicular to the semiconductor substrate 21 can be formed, so that the ridge width can be reduced without increasing the device resistance. Therefore, in the high-power laser, the effect that the transverse mode is suppressed and the kink level is improved is obtained.

本実施の形態においては、図７の状態で、リッジ部２８を被覆するようにして全面に第１の絶縁膜２９を形成することを特徴としている（図８）。第１の絶縁膜２９としては、例えばＳｉＮ膜またはＳｉＯ２膜などを用いることができる。 In the present embodiment, the first insulating film 29 is formed on the entire surface so as to cover the ridge portion 28 in the state of FIG. 7 (FIG. 8). As the first insulating film 29, for example, a SiN film or a SiO 2 film can be used.

第１の絶縁膜２９を形成した後は、異方性のドライエッチングによって、リッジ部２８の上部と、リッジ部２８の両側で第３のクラッド層２６の上とにある第１の絶縁膜２９を除去する。これにより、図９の構造が得られる。図において、リッジ部２８の側壁部には第１の絶縁膜２９が残存している。   After the first insulating film 29 is formed, the first insulating film 29 on the upper portion of the ridge portion 28 and on the third cladding layer 26 on both sides of the ridge portion 28 by anisotropic dry etching. Remove. Thereby, the structure of FIG. 9 is obtained. In the figure, the first insulating film 29 remains on the side wall portion of the ridge portion 28.

次に、リッジ部２８の両側に露出している第３のクラッド層２６をウェットエッチングにより除去して、エッチング停止層２５を露出させる（図１０）。ウェットエッチングは、例えば、硫酸またはフッ酸系のエッチャントを用いて行うことができる。   Next, the third cladding layer 26 exposed on both sides of the ridge portion 28 is removed by wet etching to expose the etching stopper layer 25 (FIG. 10). The wet etching can be performed using, for example, a sulfuric acid or hydrofluoric acid type etchant.

本実施の形態においては、リッジ部２８の側壁部に第１の絶縁膜２９が形成されているので、リッジ部２８へのサイドエッチングが起こらない状態で、第３のクラッド層２６をエッチングすることができる。   In the present embodiment, since the first insulating film 29 is formed on the side wall portion of the ridge portion 28, the third cladding layer 26 is etched in a state where side etching to the ridge portion 28 does not occur. Can do.

第３のクラッド層２６のウェットエッチングを終えた後は、電流を印加する部分を除いて、電流狭窄のための第２の絶縁膜３０を形成する（図１１）。第２の絶縁膜３０としては、例えばＳｉＮ膜などを用いることができる。   After the wet etching of the third cladding layer 26 is finished, a second insulating film 30 for current confinement is formed except for the portion to which current is applied (FIG. 11). For example, a SiN film or the like can be used as the second insulating film 30.

次いで、ｐ型の上部電極３１およびｎ型の下部電極３２を蒸着法またはスパッタ法により成膜して、図１２の構造とする。上部電極３１は、例えば、Ｔｉの上にＡｕを積層させることによって形成することができる。また、下部電極３２は、例えば、半導体基板２１の側にＡｕとＧｅの合金を設け、この合金にＡｕを積層させることによって形成することができる。   Next, a p-type upper electrode 31 and an n-type lower electrode 32 are formed by vapor deposition or sputtering to form the structure shown in FIG. The upper electrode 31 can be formed, for example, by stacking Au on Ti. The lower electrode 32 can be formed by, for example, providing an alloy of Au and Ge on the semiconductor substrate 21 side and laminating Au on this alloy.

図１２の半導体レーザでは、活性層２３に効率よく電流を注入することによって、活性層２３の端面から赤色のレーザ光が出射する。   In the semiconductor laser of FIG. 12, red laser light is emitted from the end face of the active layer 23 by efficiently injecting current into the active layer 23.

以上述べたように、本実施の形態における半導体レーザは、半導体基板の上に、第１のクラッド層、活性層および第２のクラッド層を含む積層構造が形成されていて、さらに、この積層構造の上にエッチング停止層およびストライプ状のリッジ部とを備える。リッジ部は、エッチング停止層の上に形成された第３のクラッド層を有し、この第３のクラッド層の側壁部に絶縁膜が形成されている。本実施の形態によれば、このような絶縁膜を設けることによって、リッジ部へのサイドエッチングが起こらない状態で、エッチング停止層まで確実にエッチングすることができる。したがって、デバイス抵抗の増加を抑えることができるとともに、レーザ光の放射角が安定した半導体レーザを得ることができる。   As described above, in the semiconductor laser according to the present embodiment, the stacked structure including the first cladding layer, the active layer, and the second cladding layer is formed on the semiconductor substrate. An etching stop layer and a striped ridge. The ridge portion has a third clad layer formed on the etching stopper layer, and an insulating film is formed on a side wall portion of the third clad layer. According to the present embodiment, by providing such an insulating film, it is possible to surely etch the etching stop layer without causing side etching to the ridge portion. Therefore, an increase in device resistance can be suppressed, and a semiconductor laser with a stable laser beam emission angle can be obtained.

実施の形態３．
図１３〜図１９を用いて、本実施の形態における半導体レーザの製造方法を説明する。尚、これらの図において、同じ符号を付した部分は同じものであることを示してる。 Embodiment 3 FIG.
A method for manufacturing a semiconductor laser according to the present embodiment will be described with reference to FIGS. In these drawings, the same reference numerals indicate the same parts.

まず、半導体基板４１の上に、第１のクラッド層４２、活性層４３、第２のクラッド層４４、エッチング停止層４５、第３のクラッド層４６およびコンタクト層４７をこの順に形成する（図１３）。ここで、エッチング停止層４５は、第３のクラッド層４６よりもエッチングレートの遅い層である。   First, a first cladding layer 42, an active layer 43, a second cladding layer 44, an etching stop layer 45, a third cladding layer 46, and a contact layer 47 are formed in this order on the semiconductor substrate 41 (FIG. 13). ). Here, the etching stop layer 45 is a layer having an etching rate slower than that of the third cladding layer 46.

例えば、半導体基板４１としてのｎ型ＧａＡｓ基板の上に、第１のクラッド層４２としてのｎ型ＡｌＧａＩｎＰ層と、ＡｌＧａＩｎＰ層／ＧａＩｎＰ層／ＡｌＧａＩｎＰ層の繰り返し構造からなる多重量子井戸（ＭＱＷ）構造を含む活性層４３とをこの順に形成する。さらに、活性層４３の上に、第２のクラッド層４４としてのｐ型ＡｌＧａＩｎＰ層、エッチング停止層４５としてのｐ型ＧａＩｎＰ層、第３のクラッド層４６としてのｐ型ＡｌＧａＩｎＰ層、コンタクト層４７としてのｐ型ＧａＡｓ層を順次形成する。これらの層は、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ；有機金属気相成長法）法またはＭＢＥ（Ｍｏｋｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ；分子線エピタキシー）法により順次エピタキシャル成長させることによって形成することができる。   For example, on a n-type GaAs substrate as the semiconductor substrate 41, a multiple quantum well (MQW) structure comprising an n-type AlGaInP layer as the first cladding layer 42 and a repeating structure of an AlGaInP layer / GaInP layer / AlGaInP layer. The active layer 43 including this is formed in this order. Further, on the active layer 43, a p-type AlGaInP layer as the second cladding layer 44, a p-type GaInP layer as the etching stop layer 45, a p-type AlGaInP layer as the third cladding layer 46, and a contact layer 47 The p-type GaAs layers are sequentially formed. These layers can be formed by epitaxial growth sequentially by MOCVD (Metal Organic Chemical Deposition) method or MBE (Molecular Beam Epitaxy) method.

次に、フォトリソグラフィ法により、リッジ部となる部分をフォトレジスト膜（図示せず）で被覆した後、コンタクト層４７および第３のクラッド層４６をドライエッチングする。この際、図１４に示すように、第３のクラッド層４６を所定膜厚残してエッチングしたところでドライエッチングを停止する。これにより、ストライプ状のリッジ部４８が形成される。   Next, the ridge portion is covered with a photoresist film (not shown) by photolithography, and then the contact layer 47 and the third cladding layer 46 are dry-etched. At this time, as shown in FIG. 14, dry etching is stopped when the third cladding layer 46 is etched leaving a predetermined thickness. Thereby, the striped ridge portion 48 is formed.

本実施の形態においては、ドライエッチング後の第３のクラッド層４６の傾斜角度θが７０度〜１１０度の範囲内にあることが好ましく、８０度〜１００度の範囲内にあることがより好ましい（図１４）。このようにすることによって、半導体基板４１に対して略垂直なリッジ部を形成することができるので、デバイス抵抗を増加させることなしにリッジ幅を狭くすることが可能となる。したがって、高出力レーザでは、横モードが抑制されてキンクレベルが向上するという効果が得られる。   In the present embodiment, the inclination angle θ of the third cladding layer 46 after dry etching is preferably in the range of 70 degrees to 110 degrees, and more preferably in the range of 80 degrees to 100 degrees. (FIG. 14). By doing so, a ridge portion substantially perpendicular to the semiconductor substrate 41 can be formed, so that the ridge width can be reduced without increasing the device resistance. Therefore, in the high-power laser, the effect that the transverse mode is suppressed and the kink level is improved is obtained.

本実施の形態においては、図１４の状態で、リッジ部４８を被覆するようにして全面にポジ型のフォトレジスト膜４９を形成することを特徴としている（図１５）。   The present embodiment is characterized in that in the state of FIG. 14, a positive photoresist film 49 is formed on the entire surface so as to cover the ridge portion 48 (FIG. 15).

フォトレジスト膜４９を形成した後は、フォトレジスト膜４９の感光波長の光を照射する。この際、マスクを設けることなしに、フォトレジスト膜４９の全面に露光光を照射する。   After the photoresist film 49 is formed, light having a photosensitive wavelength of the photoresist film 49 is irradiated. At this time, the entire surface of the photoresist film 49 is irradiated with exposure light without providing a mask.

続いて、所定の現像液を用いて現像処理を行うと、リッジ部４８の側壁部を除いてフォトレジスト膜４９が除去される（図１６）。この理由は、次のように説明できる。すなわち、リッジ部４８の側壁部に形成されたフォトレジスト膜４９は、他の部分に比較して、半導体基板４１に垂直な方向に十分に厚い膜厚を有する。このため、側壁部では露光量が不足して現像液に不溶な部分を残すので、現像処理後に側壁部にフォトレジスト膜４９が残存する。   Subsequently, when a development process is performed using a predetermined developer, the photoresist film 49 is removed except for the side wall portion of the ridge portion 48 (FIG. 16). The reason for this can be explained as follows. That is, the photoresist film 49 formed on the side wall portion of the ridge portion 48 has a sufficiently thick film thickness in the direction perpendicular to the semiconductor substrate 41 as compared with other portions. For this reason, the exposure amount is insufficient in the side wall portion, and a portion insoluble in the developer remains, so that the photoresist film 49 remains on the side wall portion after the development processing.

次に、リッジ部４８の両側に露出している第３のクラッド層４６をウェットエッチングにより除去して、エッチング停止層４５を露出させる（図１７）。例えば、硫酸またはフッ酸系のエッチャントを用いてウェットエッチングすることができる。   Next, the third clad layer 46 exposed on both sides of the ridge portion 48 is removed by wet etching to expose the etching stopper layer 45 (FIG. 17). For example, wet etching can be performed using a sulfuric acid or hydrofluoric acid based etchant.

本実施の形態においては、リッジ部４８の側壁部にフォトレジスト膜４９が形成されているので、リッジ部４８へのサイドエッチングが起こらない状態で、第３のクラッド層４６をエッチングすることができる。   In the present embodiment, since the photoresist film 49 is formed on the side wall portion of the ridge portion 48, the third cladding layer 46 can be etched in a state where side etching to the ridge portion 48 does not occur. .

第３のクラッド層４６のウェットエッチングを終えた後は、適当な薬液を用いて不要となったフォトレジスト膜４９を除去する。その後、電流を印加する部分を除いて、電流狭窄のための絶縁膜５０を形成する（図１８）。絶縁膜５０としては、例えばＳｉＮ膜などを用いることができる。   After the wet etching of the third cladding layer 46 is completed, the unnecessary photoresist film 49 is removed using an appropriate chemical solution. Thereafter, an insulating film 50 for current confinement is formed except for the portion to which current is applied (FIG. 18). As the insulating film 50, for example, a SiN film or the like can be used.

次いで、ｐ型の上部電極５１およびｎ型の下部電極５２を蒸着法またはスパッタ法により成膜して、図１９の構造とする。上部電極５１は、例えば、Ｔｉの上にＡｕを積層させることによって形成することができる。また、下部電極５２は、例えば、半導体基板５１の側にＡｕとＧｅの合金を設け、この合金にＡｕを積層させることによって形成することができる。   Next, a p-type upper electrode 51 and an n-type lower electrode 52 are formed by vapor deposition or sputtering to form the structure shown in FIG. The upper electrode 51 can be formed, for example, by stacking Au on Ti. The lower electrode 52 can be formed, for example, by providing an alloy of Au and Ge on the semiconductor substrate 51 side and laminating Au on this alloy.

図１９の半導体レーザでは、活性層４３に効率よく電流を注入することによって、活性層４３の端面から赤色のレーザ光が出射する。   In the semiconductor laser of FIG. 19, red laser light is emitted from the end face of the active layer 43 by efficiently injecting current into the active layer 43.

本実施の形態によれば、リッジ部の側壁部にフォトレジスト膜を設けることによって、リッジ部へのサイドエッチングが起こらない状態で、エッチング停止層まで確実にエッチングすることができる。したがって、デバイス抵抗の増加を抑えることができるとともに、レーザ光の放射角が安定した半導体レーザを得ることができる。   According to the present embodiment, by providing the photoresist film on the side wall portion of the ridge portion, the etching stopper layer can be reliably etched without side etching to the ridge portion. Therefore, an increase in device resistance can be suppressed, and a semiconductor laser with a stable laser beam emission angle can be obtained.

尚、本発明は上記各実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内において、種々変形して実施することができる。例えば、実施の形態１〜３においては、赤色半導体レーザについて述べたが、他の波長帯の光を発振する半導体レーザについても同様に適用することが可能である。   The present invention is not limited to the above embodiments, and various modifications can be made without departing from the spirit of the present invention. For example, in the first to third embodiments, the red semiconductor laser has been described. However, the present invention can be similarly applied to a semiconductor laser that oscillates light in other wavelength bands.

実施の形態１における半導体レーザの製造方法の説明図である。FIG. 6 is an explanatory diagram of the method of manufacturing the semiconductor laser in the first embodiment. 実施の形態１における半導体レーザの製造方法の説明図である。FIG. 6 is an explanatory diagram of the method of manufacturing the semiconductor laser in the first embodiment. 実施の形態１における半導体レーザの製造方法の説明図である。FIG. 6 is an explanatory diagram of the method of manufacturing the semiconductor laser in the first embodiment. 実施の形態１における半導体レーザの製造方法の説明図である。FIG. 6 is an explanatory diagram of the method of manufacturing the semiconductor laser in the first embodiment. 実施の形態１における半導体レーザの断面図である。2 is a cross-sectional view of the semiconductor laser in the first embodiment. FIG. 実施の形態２における半導体レーザの製造方法の説明図である。FIG. 10 is an explanatory diagram of the semiconductor laser manufacturing method in the second embodiment. 実施の形態２における半導体レーザの製造方法の説明図である。FIG. 10 is an explanatory diagram of the semiconductor laser manufacturing method in the second embodiment. 実施の形態２における半導体レーザの製造方法の説明図である。FIG. 10 is an explanatory diagram of the semiconductor laser manufacturing method in the second embodiment. 実施の形態２における半導体レーザの製造方法の説明図である。FIG. 10 is an explanatory diagram of the semiconductor laser manufacturing method in the second embodiment. 実施の形態２における半導体レーザの製造方法の説明図である。FIG. 10 is an explanatory diagram of the semiconductor laser manufacturing method in the second embodiment. 実施の形態２における半導体レーザの製造方法の説明図である。FIG. 10 is an explanatory diagram of the semiconductor laser manufacturing method in the second embodiment. 実施の形態２における半導体レーザの断面図である。FIG. 6 is a cross-sectional view of a semiconductor laser according to a second embodiment. 実施の形態３における半導体レーザの製造方法の説明図である。FIG. 10 is an explanatory diagram of the semiconductor laser manufacturing method in the third embodiment. 実施の形態３における半導体レーザの製造方法の説明図である。FIG. 10 is an explanatory diagram of the semiconductor laser manufacturing method in the third embodiment. 実施の形態３における半導体レーザの製造方法の説明図である。FIG. 10 is an explanatory diagram of the semiconductor laser manufacturing method in the third embodiment. 実施の形態３における半導体レーザの製造方法の説明図である。FIG. 10 is an explanatory diagram of the semiconductor laser manufacturing method in the third embodiment. 実施の形態３における半導体レーザの製造方法の説明図である。FIG. 10 is an explanatory diagram of the semiconductor laser manufacturing method in the third embodiment. 実施の形態３における半導体レーザの製造方法の説明図である。FIG. 10 is an explanatory diagram of the semiconductor laser manufacturing method in the third embodiment. 実施の形態３における半導体レーザの断面図である。FIG. 6 is a cross-sectional view of a semiconductor laser according to a third embodiment. 従来の半導体レーザの断面図である。It is sectional drawing of the conventional semiconductor laser.

符号の説明Explanation of symbols

１，２１，４１，６１ 半導体基板
２，２２，４２，６２ 第１のクラッド層
３，２３，４３，６３ 活性層
４，２４，４４，６４ 第２のクラッド層
５，２５，４５，６５ エッチング停止層
６ 中間層
７，２６，４６，６６ 第３のクラッド層
８，２７，４７，６７ コンタクト層
９，５０，６９ 絶縁膜
１０，３２，５１，７０ 上部電極
１１，３３，５２，７１ 下部電極
１２，２８，４８，６８ リッジ部
２９ 第１の絶縁膜
３０ 第２の絶縁膜
４９ フォトレジスト膜 1, 2, 41, 61 Semiconductor substrate 2, 22, 42, 62 First cladding layer 3, 23, 43, 63 Active layer 4, 24, 44, 64 Second cladding layer 5, 25, 45, 65 Etching Stop layer 6 Intermediate layer 7, 26, 46, 66 Third clad layer 8, 27, 47, 67 Contact layer 9, 50, 69 Insulating film 10, 32, 51, 70 Upper electrode 11, 33, 52, 71 Lower Electrode 12, 28, 48, 68 Ridge portion 29 First insulating film 30 Second insulating film 49 Photoresist film

Claims (5)

半導体基板の上に、第１のクラッド層、活性層および第２のクラッド層を含む積層構造を形成する工程と、  Forming a laminated structure including a first cladding layer, an active layer, and a second cladding layer on a semiconductor substrate;
前記積層構造の上にエッチング停止層を形成する工程と、  Forming an etching stop layer on the laminated structure;
前記エッチング停止層の上に中間層を形成する工程と、  Forming an intermediate layer on the etch stop layer;
前記中間層の上に第３のクラッド層を形成する工程と、  Forming a third cladding layer on the intermediate layer;
前記第３のクラッド層に続いて、前記中間層を所定膜厚残して順にドライエッチングし、ストライプ状のリッジ部を形成する工程と、  Subsequent to the third cladding layer, the intermediate layer is sequentially dry-etched leaving a predetermined film thickness to form a striped ridge portion;
残存している前記中間層をウェットエッチングによって除去し、前記エッチング停止層を露出させる工程とを有し、  Removing the remaining intermediate layer by wet etching, exposing the etching stop layer,
前記中間層は、前記ウェットエッチングの際のエッチングレートが、前記エッチング停止層および前記第３のクラッド層より速いことを特徴とする半導体レーザの製造方法。  The method of manufacturing a semiconductor laser, wherein the intermediate layer has an etching rate during the wet etching faster than that of the etching stop layer and the third cladding layer. 前記中間層の膜厚は０．１μｍ以上０．３μｍ以下である請求項１に記載の半導体レーザの製造方法。  The method of manufacturing a semiconductor laser according to claim 1, wherein the intermediate layer has a thickness of 0.1 μm or more and 0.3 μm or less. 前記中間層のバンドギャップＥｇ１と、前記第３のクラッド層のバンドギャップＥｇ２との間に、Ｅｇ１≧Ｅｇ２の関係がある請求項１または２に記載の半導体レーザの製造方法。  3. The method of manufacturing a semiconductor laser according to claim 1, wherein there is a relationship of Eg1 ≧ Eg2 between the band gap Eg1 of the intermediate layer and the band gap Eg2 of the third cladding layer. 前記エッチング停止層はｐ型ＧａＩｎＰ層であり、  The etch stop layer is a p-type GaInP layer;
前記中間層はｐ型ＡｌＧａＩｎＰ層であり、  The intermediate layer is a p-type AlGaInP layer;
前記第３のクラッド層はｐ型ＡｌＧａＩｎＰ層であって、  The third cladding layer is a p-type AlGaInP layer,
前記中間層におけるＡｌの組成比は、前記第３のクラッド層における該組成比よりも大きい請求項１〜３の何れか１項に記載の半導体レーザの製造方法。  4. The method of manufacturing a semiconductor laser according to claim 1, wherein a composition ratio of Al in the intermediate layer is larger than the composition ratio in the third cladding layer. 5. 半導体基板の上に、第１のクラッド層、活性層および第２のクラッド層を含む積層構造を形成する工程と、  Forming a laminated structure including a first cladding layer, an active layer, and a second cladding layer on a semiconductor substrate;
前記積層構造の上にエッチング停止層を形成する工程と、  Forming an etching stop layer on the laminated structure;
前記エッチング停止層の上に第３のクラッド層を形成する工程と、  Forming a third cladding layer on the etch stop layer;
前記第３のクラッド層を所定膜厚残してドライエッチングし、ストライプ状のリッジ部を形成する工程と、  Forming a striped ridge by dry etching the third cladding layer leaving a predetermined thickness; and
前記第３のクラッド層の上に前記リッジ部を被覆するポジ型のフォトレジスト膜を形成する工程と、  Forming a positive photoresist film covering the ridge portion on the third cladding layer;
前記フォトレジスト膜の全面に露光光を照射する工程と、  Irradiating the entire surface of the photoresist film with exposure light;
現像処理によって、前記リッジ部の側壁部を除いて前記フォトレジスト膜を除去する工程と、  A step of removing the photoresist film except a side wall portion of the ridge portion by development processing;
前記リッジ部の両側に露出している前記第３のクラッド層をウェットエッチングによって除去し、前記エッチング停止層を露出させる工程と、  Removing the third cladding layer exposed on both sides of the ridge portion by wet etching to expose the etching stop layer;
不要となった前記フォトレジスト膜を除去する工程とを有することを特徴とする半導体レーザの製造方法。  And a step of removing the photoresist film that is no longer necessary.
JP2005117322A 2005-04-14 2005-04-14 Manufacturing method of semiconductor laser Expired - Fee Related JP4782463B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005117322A JP4782463B2 (en) 2005-04-14 2005-04-14 Manufacturing method of semiconductor laser

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005117322A JP4782463B2 (en) 2005-04-14 2005-04-14 Manufacturing method of semiconductor laser

Publications (3)

Publication Number Publication Date
JP2006295072A JP2006295072A (en) 2006-10-26
JP2006295072A5 JP2006295072A5 (en) 2008-05-08
JP4782463B2 true JP4782463B2 (en) 2011-09-28

Family

ID=37415282

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005117322A Expired - Fee Related JP4782463B2 (en) 2005-04-14 2005-04-14 Manufacturing method of semiconductor laser

Country Status (1)

Country Link
JP (1) JP4782463B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4966591B2 (en) * 2006-06-07 2012-07-04 日本オプネクスト株式会社 Manufacturing method of semiconductor light emitting device
JP2010067763A (en) * 2008-09-10 2010-03-25 Mitsubishi Electric Corp Semiconductor light element and method of manufacturing the same
JP5949292B2 (en) * 2012-08-03 2016-07-06 日亜化学工業株式会社 Manufacturing method of semiconductor laser device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH114042A (en) * 1997-06-10 1999-01-06 Nippon Telegr & Teleph Corp <Ntt> Semiconductor laser and manufacture thereof
JPH11251678A (en) * 1998-02-27 1999-09-17 Sanyo Electric Co Ltd Semiconductor laser and its manufacture
JP2000340887A (en) * 1999-05-26 2000-12-08 Sony Corp Semiconductor laser and manufacture thereof
JP2002026453A (en) * 2000-07-03 2002-01-25 Mitsubishi Electric Corp Ridge-waveguide semiconductor laser and method of manufacturing the same
JP2004342719A (en) * 2003-05-14 2004-12-02 Toshiba Corp Semiconductor laser apparatus and its manufacturing method

Also Published As

Publication number Publication date
JP2006295072A (en) 2006-10-26

Similar Documents

Publication Publication Date Title
JPH11274637A (en) Transverse coupling distribution feedback ridge semiconductor laser and manufacture thereof
US7371595B2 (en) Method for manufacturing semiconductor laser device
US20050271108A1 (en) Semiconductor laser device
JP5212605B2 (en) Semiconductor laser device and manufacturing method thereof
JP2015162500A (en) Semiconductor device manufacturing method
JP4782463B2 (en) Manufacturing method of semiconductor laser
JP2006059881A (en) Semiconductor laser device and its manufacturing method
CN116613628B (en) Edge-emitting semiconductor light-emitting structure with side wall grating structure and preparation method thereof
JP2863677B2 (en) Semiconductor laser and method of manufacturing the same
US6335216B1 (en) Method for fabricating a semiconductor optical device having a ridge stripe
JP5872790B2 (en) Semiconductor laser device
JP2009194231A (en) Method of manufacturing optical semiconductor device
JP4056717B2 (en) Semiconductor laser and manufacturing method thereof
US20060093004A1 (en) Semiconductor laser device and method for manufacturing the same
JP2001308461A (en) Method of manufacturing ridge type semiconductor element
JP2004172199A (en) Semiconductor laser device and its manufacturing method
JP2009094289A (en) Manufacturing method of monolithic semiconductor laser
JP2007335564A (en) Manufacturing method of semiconductor element with ridge section
JP2009135331A (en) Method of manufacturing semiconductor optical integrated device
JP4678208B2 (en) Manufacturing method of ridge waveguide type semiconductor laser device
JP2008192847A (en) Semiconductor light-emitting element and semiconductor light-emitting element manufacturing method
JP2006203054A (en) Semiconductor laser device and method for manufacturing the same
JP2000114660A (en) Ridge waveguide type semiconductor laser device
JP4597357B2 (en) Semiconductor laser and manufacturing method thereof
JP2008098362A (en) Semiconductor laser device and method of manufacturing the same

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080321

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080321

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101214

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110705

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110707

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140715

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees