JP4781320B2 - Constant voltage circuit, electronic equipment, electronic control equipment - Google Patents

Constant voltage circuit, electronic equipment, electronic control equipment Download PDF

Info

Publication number
JP4781320B2
JP4781320B2 JP2007173299A JP2007173299A JP4781320B2 JP 4781320 B2 JP4781320 B2 JP 4781320B2 JP 2007173299 A JP2007173299 A JP 2007173299A JP 2007173299 A JP2007173299 A JP 2007173299A JP 4781320 B2 JP4781320 B2 JP 4781320B2
Authority
JP
Japan
Prior art keywords
voltage
circuit
semiconductor element
current
constant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007173299A
Other languages
Japanese (ja)
Other versions
JP2009015381A (en
Inventor
和弘 小松
祐輔 西田
亮 泉本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Ten Ltd
Original Assignee
Denso Ten Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Ten Ltd filed Critical Denso Ten Ltd
Priority to JP2007173299A priority Critical patent/JP4781320B2/en
Publication of JP2009015381A publication Critical patent/JP2009015381A/en
Application granted granted Critical
Publication of JP4781320B2 publication Critical patent/JP4781320B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Logic Circuits (AREA)

Description

本発明は、電子制御機器等の誤動作を防止することのできる定電圧回路等に関する。   The present invention relates to a constant voltage circuit that can prevent malfunction of an electronic control device or the like.

車両に搭載される電子制御機器は、通常供給される電圧と逆極性の電圧（負サージ）が印加されると、回路素子の故障発生等により誤動作する虞がある。そこで、電子制御機器に負サージクランプ回路を設けて、入力端子に印加される負サージを負サージクランプ回路において吸収することで、回路素子の故障発生等を防止することが従来行なわれてきた。   When a voltage (negative surge) having a polarity opposite to that of a normally supplied voltage is applied to an electronic control device mounted on a vehicle, there is a risk of malfunction due to the occurrence of a circuit element failure or the like. Therefore, it has been conventionally performed to provide a negative surge clamp circuit in the electronic control device and to absorb the negative surge applied to the input terminal in the negative surge clamp circuit, thereby preventing the occurrence of a failure of the circuit element.

例えば、図１に示すような負サージクランプ回路では、入力端子ＩＮに負サージが印加されるとトランジスタＱ１がオン状態となり、電流ＩＡが電源端子ＶＣＣからトランジスタＱ１を介して入力端子ＩＮに供給され、負サージが吸収されていた。   For example, in a negative surge clamp circuit as shown in FIG. 1, when a negative surge is applied to the input terminal IN, the transistor Q1 is turned on, and the current IA is supplied from the power supply terminal VCC to the input terminal IN via the transistor Q1. The negative surge was absorbed.

しかし、図１に示すような負サージクランプ回路では、高い電圧レベルを有する負サージに対応可能とするためには、電流ＩＡの最大値を大きくする必要があった。そして、電流ＩＡの最大値を大きくするには、トランジスタＱ１のベース電流を大きくする必要があり、そのためには、定電流源９００に大きくしたベース電流以上の電流を常時流しておく必要があった。つまり、図１に示すような負サージクランプ回路では、常時流れる電流（暗電流）を大きくしておく必要があるので、電子制御機器等の消費電力が増加してしまうという問題があった。   However, in the negative surge clamp circuit as shown in FIG. 1, it is necessary to increase the maximum value of the current IA in order to cope with the negative surge having a high voltage level. In order to increase the maximum value of the current IA, it is necessary to increase the base current of the transistor Q1, and for this purpose, it is necessary to constantly supply a current equal to or greater than the increased base current to the constant current source 900. . That is, in the negative surge clamp circuit as shown in FIG. 1, since it is necessary to increase the current (dark current) that always flows, there is a problem that the power consumption of an electronic control device or the like increases.

また、トランジスタＱ１に流れる電流ＩＡの最大値を大きくすると、トランジスタＱ１のベースエミッタ間電圧が大きくなり、その結果、負サージクランプ回路のクランプレベル（ダイオードＤ１００において発生する電圧ＶＤ１からトランジスタＱ１のベースエミッタ間電圧を減じた電圧レベル）が変動してしまい、当該変動が原因で回路素子の故障を招くという問題もあった。   Further, when the maximum value of the current IA flowing through the transistor Q1 is increased, the base-emitter voltage of the transistor Q1 increases, and as a result, the clamp level of the negative surge clamp circuit (from the voltage VD1 generated at the diode D100 to the base emitter of the transistor Q1). (The voltage level obtained by reducing the inter-voltage) fluctuated, and there was also a problem that the circuit element failed due to the fluctuation.

上述の問題を解決するために、特許文献１では、図２に示すように、電流を流すことにより基準電位ＶＱ２を発生する第一半導体素子Ｑ２と、前記基準電位ＶＱ２と端子ＩＮの電位間の電位差に応じて前記端子ＩＮに供給する電流を制御する第二半導体素子Ｑ３と、大きさが第二半導体素子Ｑ３の所定倍であり、基準電位ＶＱ２と端子ＩＮの電位間の電位差に応じて端子ＩＮに供給する電流を制御する第三半導体素子Ｑ４と、第二半導体素子Ｑ３から端子ＩＮに供給される電流を検出し、該検出電流の所定率の電流を第一半導体素子Ｑ２に供給する手段９０１とを有している負サージクランプ回路が開示されていた。   In order to solve the above problem, in Patent Document 1, as shown in FIG. 2, a first semiconductor element Q2 that generates a reference potential VQ2 by flowing a current, and between the reference potential VQ2 and the potential of the terminal IN, A second semiconductor element Q3 that controls a current supplied to the terminal IN according to a potential difference, and a magnitude that is a predetermined multiple of the second semiconductor element Q3, and a terminal according to a potential difference between the reference potential VQ2 and the potential of the terminal IN. A third semiconductor element Q4 for controlling a current supplied to IN, and a means for detecting a current supplied from the second semiconductor element Q3 to the terminal IN and supplying a current at a predetermined ratio of the detected current to the first semiconductor element Q2. 901 has been disclosed.

当該負サージクランプ回路では、第二半導体素子Ｑ３のベースエミッタ間電圧が変位した場合に、基準電位ＶＱ２が第二半導体素子Ｑ３のベースエミッタ間電圧の変化量と同じだけ変位するように構成されることによって、クランプレベルの変動が抑制されていた。   The negative surge clamp circuit is configured such that when the base-emitter voltage of the second semiconductor element Q3 is displaced, the reference potential VQ2 is displaced by the same amount as the change amount of the base-emitter voltage of the second semiconductor element Q3. As a result, the fluctuation of the clamp level was suppressed.

また、当該負サージクランプ回路では、クランプレベルの変動を抑制するための半導体素子（第二半導体素子Ｑ３）と、端子ＩＮに電流を供給するための半導体素子（第三半導体素子Ｑ４）とを設けることで、暗電流を低減していた。   Further, the negative surge clamp circuit includes a semiconductor element (second semiconductor element Q3) for suppressing the fluctuation of the clamp level and a semiconductor element (third semiconductor element Q4) for supplying current to the terminal IN. As a result, the dark current was reduced.

一方、定電圧回路として特許文献２が開示されているが、当該定電圧回路は、出力端子に接続された出力トランジスタのベースエミッタ間電圧の変位に追随して基準電圧を変位させることで、出力電圧を一定に維持しようとするものであり、特許文献１と同様の思想に基づいている。
特開平７−１４７５３２号公報 特開２００５−１９０１１１号公報 On the other hand, Patent Document 2 is disclosed as a constant voltage circuit, but the constant voltage circuit outputs the output voltage by displacing the reference voltage following the displacement of the base-emitter voltage of the output transistor connected to the output terminal. This is to maintain the voltage constant, and is based on the same idea as in Patent Document 1.
JP-A-7-147532 JP-A-2005-190111

特許文献１では、クランプレベルを一定に維持するために、基準電位ＶＱ２の変化量に対する第二半導体素子Ｑ３のベースエミッタ間電圧の変化量が等しいこと、つまり第一半導体素子Ｑ２と第二半導体素子Ｑ３の特性が一致していることが必要である。しかし、当該特性が一致するのは、各半導体素子に流れる電流が微小電流（例えば約１００μＡ以下）の場合である。   In Patent Document 1, in order to keep the clamp level constant, the change amount of the base-emitter voltage of the second semiconductor element Q3 is equal to the change amount of the reference potential VQ2, that is, the first semiconductor element Q2 and the second semiconductor element. It is necessary that the characteristics of Q3 match. However, the characteristics match when the current flowing through each semiconductor element is a minute current (for example, about 100 μA or less).

ところが、車両等に搭載される電子制御機器では、各半導体素子に流れる電流が前記微小電流よりも大きな電流（例えば１ｍＡ以上）である場合が多く、このような電流領域では、第一半導体素子Ｑ２と第二半導体素子Ｑ３が同一特性を示さなくなり、例えば、図３において破線で示すように、各半導体素子に流れる電流が大きくなるほど端子ＩＮの電圧（出力電圧）が低下してしまう。   However, in an electronic control device mounted on a vehicle or the like, the current flowing through each semiconductor element is often larger than the minute current (for example, 1 mA or more), and in such a current region, the first semiconductor element Q2 is used. And the second semiconductor element Q3 do not exhibit the same characteristics. For example, as indicated by a broken line in FIG. 3, as the current flowing through each semiconductor element increases, the voltage (output voltage) at the terminal IN decreases.

このような出力電圧の低下は、特許文献２の場合でも同様に発生する。つまり、前記電流領域では、出力トランジスタと基準電圧を生成するためのトランジスタが同一特性を示さなくなり、出力電圧を一定に維持することができなくなってしまう。   Such a decrease in output voltage occurs similarly in the case of Patent Document 2. That is, in the current region, the output transistor and the transistor for generating the reference voltage do not exhibit the same characteristics, and the output voltage cannot be maintained constant.

その結果、負サージクランプ回路や定電圧回路に接続された回路素子が故障して、電子制御機器が誤動作を起こす虞がある。   As a result, a circuit element connected to the negative surge clamp circuit or the constant voltage circuit may fail, causing the electronic control device to malfunction.

本発明の目的は、上述した従来の問題点に鑑み、流れる電流の量にかかわらず出力電圧を一定に維持することで、電子制御機器等の誤動作を防止することのできる定電圧回路を提供する点にある。   In view of the above-described conventional problems, an object of the present invention is to provide a constant voltage circuit capable of preventing malfunction of an electronic control device or the like by maintaining the output voltage constant regardless of the amount of flowing current. In the point.

上述の目的を達成するため、本発明による定電圧回路の特徴構成は、電源端子に接続されたカレントミラー回路と、前記カレントミラー回路により電流値が制御される定電流源を含むバイアス電圧補正回路と、前記定電流源とグランドとの間に接続され、流入電流に基づいて基準電圧が変化する第一半導体素子を備えた基準電圧発生回路と、前記電源端子に接続され、前記基準電圧と出力電圧の電圧差に応じて出力端子からの出力電流を調整して定電圧制御する第二半導体素子と、前記カレントミラー回路と前記出力端子との間に接続され、前記基準電圧と前記出力電圧の電圧差を検出する第三半導体素子を備えた電圧検出回路と、を備え、前記バイアス電圧補正回路のカレントミラー回路によって、前記電圧検出回路により検出された電圧差に対応した電流が前記定電流源から前記基準電圧発生回路に供給されるように構成されている定電圧回路であって、前記第一半導体素子と前記第三半導体素子が同等の特性を備え、前記第一半導体素子及び前記第三半導体素子の夫々に、抵抗値及び特性が同等で且つ電圧降下が前記第一半導体素子及び前記第三半導体素子よりも大きくなる抵抗が直列に接続されている点にある。 In order to achieve the above-described object, a characteristic configuration of a constant voltage circuit according to the present invention is a bias voltage correction circuit including a current mirror circuit connected to a power supply terminal and a constant current source whose current value is controlled by the current mirror circuit. A reference voltage generation circuit including a first semiconductor element connected between the constant current source and the ground and changing a reference voltage based on an inflow current, and connected to the power supply terminal, the reference voltage and the output a second semiconductor element for adjusting to the constant voltage control of the output current from the output terminal in response to the voltage difference between the voltage, which is connected between the current mirror circuit and the output terminal of the reference voltage and the output voltage comprising a voltage detection circuit having a third semiconductor element for detecting the voltage difference, and the bias voltage by the current mirror circuit of the correction circuit, the voltage detected by said voltage detecting circuit A constant voltage circuit configured to current corresponding is supplied to the reference voltage generating circuit from said constant current source, the said first semiconductor element the third semiconductor element with the same properties, Each of the first semiconductor element and the third semiconductor element is connected in series with a resistor having the same resistance value and characteristics and having a voltage drop larger than that of the first semiconductor element and the third semiconductor element . It is in.

上述の構成によれば、定電圧回路における基準電圧は、第一半導体素子及び前記第一半導体素子に直接接続された抵抗に基づいて決定され、前記定電圧回路における出力電圧は、第三半導体素子及び前記第三半導体素子に直列接続された抵抗並びに前記基準電圧に基づいて決定される。   According to the above configuration, the reference voltage in the constant voltage circuit is determined based on the first semiconductor element and the resistance directly connected to the first semiconductor element, and the output voltage in the constant voltage circuit is the third semiconductor element. And a resistance connected in series to the third semiconductor element and the reference voltage.

そして、前記定電圧回路に、前記第一半導体素子と前記第三半導体素子の特性の同一性を維持できなくなるほどの大電流が流れても、各半導体素子に直列に接続された抵抗の特性の直線性によって、前記第一半導体素子及び前記第一半導体素子に直列接続された抵抗による基準電圧の変化量と、前記第二半導体素子及び前記第一半導体素子に直列接続された抵抗による電圧の変化量とが等しくなる。その結果、前記定電圧回路では、出力電圧を一定に維持することができ、電子制御機器等の誤動作を防止することができる。   Even if a large current flows to the constant voltage circuit so that the characteristics of the first semiconductor element and the third semiconductor element cannot be maintained, the resistance characteristics of the resistors connected in series to the semiconductor elements are reduced. Due to linearity, the amount of change in the reference voltage due to the first semiconductor element and the resistance connected in series to the first semiconductor element, and the change in voltage due to the resistance connected in series to the second semiconductor element and the first semiconductor element. The amount is equal. As a result, in the constant voltage circuit, the output voltage can be kept constant, and malfunction of the electronic control device or the like can be prevented.

本発明によれば、流れる電流の量にかかわらず出力電圧を一定に維持することで、電子制御機器等の誤動作を防止することのできる定電圧回路を提供することができるようになった。   According to the present invention, it is possible to provide a constant voltage circuit capable of preventing malfunction of an electronic control device or the like by maintaining the output voltage constant regardless of the amount of flowing current.

以下に、本発明による定電圧回路を説明する。定電圧回路１０は、一定電圧を出力端子１４から出力する回路であり、図４に示すように、流入電流に基づいて基準電圧が変化する第一半導体素子Ｑ１０を備えた基準電圧発生回路１１と、前記基準電圧と出力電圧の電圧差に応じて出力電流を調整して定電圧制御する第二半導体素子Ｑ２０と、前記基準電圧と出力電圧の電圧差を検出する第三半導体素子Ｑ３０を備えた電圧検出回路１２と、前記電圧検出回路１２により検出された電圧差に対応した電流を基準電圧発生回路１１に供給するバイアス電圧補正回路１３を備えて構成されており、第一半導体素子Ｑ１０及び第三半導体素子Ｑ３０の夫々に抵抗Ｒ１０、Ｒ３０が直列に接続されている。   The constant voltage circuit according to the present invention will be described below. The constant voltage circuit 10 is a circuit that outputs a constant voltage from the output terminal 14, and as shown in FIG. 4, a reference voltage generation circuit 11 including a first semiconductor element Q10 whose reference voltage changes based on an inflow current, A second semiconductor element Q20 for adjusting a constant current by adjusting an output current according to a voltage difference between the reference voltage and the output voltage, and a third semiconductor element Q30 for detecting a voltage difference between the reference voltage and the output voltage. The voltage detection circuit 12 includes a bias voltage correction circuit 13 that supplies a current corresponding to the voltage difference detected by the voltage detection circuit 12 to the reference voltage generation circuit 11, and includes a first semiconductor element Q10 and a first semiconductor element Q10. Resistors R10 and R30 are connected in series to the three semiconductor elements Q30, respectively.

また、定電圧回路１０は電源端子１５を備えており、電源端子１５を介して外部から給電される。   In addition, the constant voltage circuit 10 includes a power supply terminal 15, and power is supplied from the outside through the power supply terminal 15.

基準電圧発生回路１１は、ベースとコレクタが接続されたトランジスタで構成された第一半導体素子Ｑ１０と、抵抗Ｒ１０と、所定の電圧を生成する基準電源１１１とを備えて構成されており、直列に接続されたこれらの素子や電源によって基準電圧が生成される。基準電圧Ｖstは、数１に示すように、バイアス電圧補正回路１３より供給される電流に基づいて、第一半導体素子Ｑ１０のベースエミッタ間電圧ＶＢＥ（Ｑ１０）、抵抗Ｒ１０にて発生する電圧ＶＲ１０、及び基準電源１１１にて生成する電圧Ｖｒｅｆとの合計電圧であり、図４における位置Ａの電位が基準電圧Ｖstに相当する。

Figure 0004781320
The reference voltage generation circuit 11 includes a first semiconductor element Q10 including a transistor having a base and a collector connected, a resistor R10, and a reference power source 111 that generates a predetermined voltage. A reference voltage is generated by these connected elements and power supply. As shown in Equation 1, the reference voltage Vst is based on the current supplied from the bias voltage correction circuit 13, based on the base-emitter voltage VBE (Q10) of the first semiconductor element Q10, the voltage VR10 generated at the resistor R10, 4 and the voltage Vref generated by the reference power supply 111, and the potential at position A in FIG. 4 corresponds to the reference voltage Vst.
Figure 0004781320

第二半導体素子Ｑ２０は、電源端子１５から供給される電流を出力端子１４に出力する。本実施形態において、第二半導体素子Ｑ２０はダーリントン接続された二個のトランジスタＱ２１、Ｑ２２で構成されている。   The second semiconductor element Q20 outputs a current supplied from the power supply terminal 15 to the output terminal 14. In the present embodiment, the second semiconductor element Q20 includes two transistors Q21 and Q22 that are Darlington-connected.

図４においてダーリントン接続された第二半導体素子Ｑ２０では、トランジスタＱ２１が、バイアス電圧補正回路１３から供給されたベース電流によってオン状態となり、トランジスタＱ２２が、オン状態となったトランジスタＱ２１から供給されたベース電流によってオン状態となる。トランジスタＱ２２に供給されるベース電流はトランジスタＱ２１のエミッタ電流であり、バイアス電圧補正回路１３からトランジスタＱ２１に供給される電流よりも大きいので、トランジスタＱ２２から出力端子１４へ流れるエミッタ電流は、トランジスタＱ２１のエミッタ電流よりも更に大きい。   In the second semiconductor element Q20 connected in Darlington in FIG. 4, the transistor Q21 is turned on by the base current supplied from the bias voltage correction circuit 13, and the transistor Q22 is supplied from the transistor Q21 in the on state. It is turned on by current. Since the base current supplied to the transistor Q22 is the emitter current of the transistor Q21 and is larger than the current supplied from the bias voltage correction circuit 13 to the transistor Q21, the emitter current flowing from the transistor Q22 to the output terminal 14 is It is much larger than the emitter current.

つまり、第二半導体素子Ｑ２０にダーリントン接続を用いると、図２に示した従来の実施形態におけるトランジスタＱ３（図４ではトランジスタＱ３０に相当）とトランジスタＱ４（図４ではトランジスタＱ２２に相当）の間に、電流増幅手段としてのトランジスタＱ２１が挿入されて、トランジスタＱ３０、Ｑ２２が分離される。そして、ダーリントン接続を用いない場合と同一の電流で、更に大きな電流（トランジスタＱ２２に流れるコレクタ電流）を制御することができる。   That is, when a Darlington connection is used for the second semiconductor element Q20, the transistor Q3 (corresponding to the transistor Q30 in FIG. 4) and the transistor Q4 (corresponding to the transistor Q22 in FIG. 4) in the conventional embodiment shown in FIG. The transistor Q21 as current amplifying means is inserted, and the transistors Q30 and Q22 are separated. Further, a larger current (collector current flowing through the transistor Q22) can be controlled with the same current as when the Darlington connection is not used.

電圧検出回路１２は、トランジスタＱ１０と同一の特性を有するトランジスタＱ３０で構成された第三半導体素子Ｑ３０と、抵抗Ｒ１０と等しい抵抗値で同一の特性を有する抵抗Ｒ３０とを備えている。   The voltage detection circuit 12 includes a third semiconductor element Q30 composed of a transistor Q30 having the same characteristics as the transistor Q10, and a resistor R30 having a resistance value equal to that of the resistor R10 and having the same characteristics.

バイアス電圧補正回路１３は、一対のトランジスタＱ１３１、Ｑ１３２よりなるカレントミラー回路と、トランジスタＱ１０及びトランジスタＱ３０にバイアス電流を供給する定電流源１３１とを備えて構成されている。   The bias voltage correction circuit 13 includes a current mirror circuit including a pair of transistors Q131 and Q132, and a constant current source 131 that supplies a bias current to the transistors Q10 and Q30.

カレントミラー回路は、トランジスタＱ１３１からトランジスタＱ１０へ、及び、トランジスタＱ１３２からトランジスタＱ３０へ、夫々等しい電流を供給する。   The current mirror circuit supplies equal currents from the transistor Q131 to the transistor Q10 and from the transistor Q132 to the transistor Q30.

定電流源１３１は、カレントミラー回路（トランジスタＱ１３１）から基準電圧発生回路１１へ供給される電流値が零であるときも基準電圧Ｖstを発生させるために設けられており、定電流源１３１によって供給される電流は、トランジスタＱ１３１から基準電圧発生回路１１へ供給される電流よりも十分に小さく設定されている。   The constant current source 131 is provided to generate the reference voltage Vst even when the current value supplied from the current mirror circuit (transistor Q131) to the reference voltage generation circuit 11 is zero, and is supplied by the constant current source 131. The current to be applied is set to be sufficiently smaller than the current supplied from the transistor Q131 to the reference voltage generation circuit 11.

以上説明した定電圧回路１０の動作について説明する。バイアス電圧補正回路１３は、基準電圧発生回路１１、電圧検出回路１２、及び第二半導体素子Ｑ２０に電流を供給する。   The operation of the constant voltage circuit 10 described above will be described. The bias voltage correction circuit 13 supplies a current to the reference voltage generation circuit 11, the voltage detection circuit 12, and the second semiconductor element Q20.

基準電圧発生回路１１には数１で示すような基準電圧Ｖｓｔが発生する。第二半導体素子Ｑ２０は基準電圧Ｖｓｔをベース電圧として動作する。そして、バイアス電圧補正回路１３から供給された電流は、第二半導体素子Ｑ２０を介して出力端子１４へ出力される。   A reference voltage Vst as shown in Equation 1 is generated in the reference voltage generation circuit 11. The second semiconductor element Q20 operates using the reference voltage Vst as a base voltage. The current supplied from the bias voltage correction circuit 13 is output to the output terminal 14 via the second semiconductor element Q20.

このときの出力電圧ＶＯＵＴは、基準電圧ＶｓｔからトランジスタＱ２１、Ｑ２２のベースエミッタ間電圧ＶＢＥ（Ｑ２１）、ＶＢＥ（Ｑ２２）を減じた電圧レベルであり、数２のように表される。

Figure 0004781320
The output voltage VOUT at this time is a voltage level obtained by subtracting the base-emitter voltages VBE (Q21) and VBE (Q22) of the transistors Q21 and Q22 from the reference voltage Vst, and is expressed by the following equation (2).
Figure 0004781320

カレントミラー回路（トランジスタＱ１３２）からトランジスタＱ３０及び抵抗Ｒ３０には、第二半導体素子Ｑ２０に流れる電流に応じた電流が流れ、該電流によって、トランジスタＱ３０のベースエミッタ間電圧ＶＢＥ（Ｑ３０）及び抵抗Ｒ３０の両端の電圧ＶＲ３０が発生する。   A current according to the current flowing through the second semiconductor element Q20 flows from the current mirror circuit (transistor Q132) to the transistor Q30 and the resistor R30, and due to the current, the base-emitter voltage VBE (Q30) of the transistor Q30 and the resistor R30 A voltage VR30 at both ends is generated.

そして、トランジスタＱ２１、Ｑ２２とトランジスタＱ３０、抵抗Ｒ３０とは並列接続であることから数３の関係が成立し、数２を数４に置き換えることができる。

Figure 0004781320

Figure 0004781320
 Since the transistors Q21 and Q22, the transistor Q30, and the resistor R30 are connected in parallel, the relationship of Equation 3 is established, and Equation 2 can be replaced by Equation 4.
Figure 0004781320
Figure 0004781320

また、カレントミラー回路（トランジスタＱ１３１）から基準電圧発生回路１１には、トランジスタＱ１３２によってトランジスタＱ３０と抵抗Ｒ３０に供給される電流と同一の電流が供給される。   The current mirror circuit (transistor Q131) supplies the reference voltage generation circuit 11 with the same current as that supplied to the transistor Q30 and the resistor R30 by the transistor Q132.

なお、基準電圧発生回路１１に供給される電流には、トランジスタＱ１３１によって供給される電流の他に、定電流源１３１によって供給される電流があるが、上述したように、定電流源１３１からの供給電流は、カレントミラー回路からの供給電流に比べて十分小さく設定されているので、トランジスタＱ１０に供給される電流とトランジスタＱ３０に供給される電流は、同一とみなすことができる。   The current supplied to the reference voltage generation circuit 11 includes the current supplied from the constant current source 131 in addition to the current supplied from the transistor Q131. Since the supply current is set sufficiently smaller than the supply current from the current mirror circuit, the current supplied to the transistor Q10 and the current supplied to the transistor Q30 can be regarded as the same.

基準電圧発生回路１１から電圧検出回路１２に供給される電流が増加すると、ＶＢＥ（Ｑ３０）＋ＶＲ３０が増加するが、ＶＢＥ（Ｑ３０）と同じ電圧だけＶＢＥ（Ｑ１０）が増加し、ＶＲ３０と同じ電圧だけＶＲ１０が増加するので、出力電圧ＶＯＵＴは変化しない。電流が減少する場合も同様である。   When the current supplied from the reference voltage generation circuit 11 to the voltage detection circuit 12 increases, VBE (Q30) + VR30 increases, but VBE (Q10) increases by the same voltage as VBE (Q30), and only the same voltage as VR30. Since VR10 increases, the output voltage VOUT does not change. The same applies when the current decreases.

ここで、抵抗Ｒ１０、Ｒ３０において発生する電圧ＶＲ１０、ＶＲ３０の各々が、トランジスタＱ１０、Ｑ３０のベースエミッタ間電圧ＶＢＥ（Ｑ１０）、ＶＢＥ（Ｑ３０）に比べて十分大きくなるように、抵抗Ｒ１０、Ｒ３０の抵抗値を設定することで、数４を数５に置き換えることができる。

Figure 0004781320
Here, the resistances R10 and R30 have such that the voltages VR10 and VR30 generated in the resistors R10 and R30 are sufficiently larger than the base-emitter voltages VBE (Q10) and VBE (Q30) of the transistors Q10 and Q30. By setting the resistance value, Equation 4 can be replaced with Equation 5.
Figure 0004781320

つまり、出力電圧ＶＯＵＴがトランジスタＱ１０、Ｑ３０に依存しなくなる。また、抵抗Ｒ１０、Ｒ３０による電圧降下は流れる電流の大きさにかかわらずオームの法則に従う。つまり、基準電圧発生回路１１から電圧検出回路１２に供給される電流が増加すると、ＶＲ３０が増加するが、ＶＲ３０と同じ電圧だけＶＲ１０が増加するので、出力電圧ＶＯＵＴは変化しない。電流が減少する場合も同様である。   That is, the output voltage VOUT does not depend on the transistors Q10 and Q30. The voltage drop due to the resistors R10 and R30 follows Ohm's law regardless of the magnitude of the flowing current. That is, when the current supplied from the reference voltage generation circuit 11 to the voltage detection circuit 12 increases, VR30 increases. However, since VR10 increases by the same voltage as VR30, the output voltage VOUT does not change. The same applies when the current decreases.

以上より、本発明による定電圧回路１０によれば、基準電圧発生回路１１から電圧検出回路１２に供給される電流が、トランジスタＱ１０、Ｑ３０の特性の同一性を維持できなくなる値以上、例えば１ｍＡ以上に増加しても、図３において実線で示すように、出力電圧ＶＯＵＴを一定の電圧、つまり基準電源１１１にて生成される電圧Ｖｒｅｆに維持することができる。   As described above, according to the constant voltage circuit 10 of the present invention, the current supplied from the reference voltage generation circuit 11 to the voltage detection circuit 12 is not less than a value at which the same characteristics of the transistors Q10 and Q30 cannot be maintained, for example, 1 mA or more. 3, the output voltage VOUT can be maintained at a constant voltage, that is, the voltage Vref generated by the reference power supply 111, as indicated by a solid line in FIG.

以上説明した定電圧回路１０は、電子機器に組み込むことができる。当該電子機器２０は、図５に示すように、定電圧回路１０と、定電圧回路１０から給電され、所定の負荷４０を制御する車載電子制御部３０を備えており、定電圧回路１０は、バッテリ電源５０から供給された電圧に基づいて一定の電圧Ｖｒｅｆを車載電子制御部３０に供給するように構成されている。   The constant voltage circuit 10 described above can be incorporated in an electronic device. As shown in FIG. 5, the electronic device 20 includes a constant voltage circuit 10 and a vehicle-mounted electronic control unit 30 that is fed from the constant voltage circuit 10 and controls a predetermined load 40. A constant voltage Vref is supplied to the in-vehicle electronic control unit 30 based on the voltage supplied from the battery power supply 50.

このような電子機器２０としてはドライブレコーダがある。ドライブレコーダは、自車両が事故に巻き込まれたことを検知した場合、または、事故につながるような急加速や急減速等を検知した場合に、検知前後の所定時間における自車両の周辺の映像や自車両の走行データを記録しておく装置である。   Such an electronic device 20 includes a drive recorder. When the drive recorder detects that the vehicle has been involved in an accident, or detects sudden acceleration or deceleration that may lead to an accident, the drive recorder It is a device that records travel data of the host vehicle.

車載電子制御部３０は、ＣＰＵ３１と、ＣＰＵ３１で実行される制御プログラムが格納されたＲＯＭ３２と、ワーキングエリアとして使用されるＲＡＭ３３と、入出力インタフェース回路３４と、これらの機能ブロックを相互に接続する内部バス３５を備えており、ＣＰＵ３１がＲＯＭ３２に記憶された制御プログラムを実行することによって、上述したドライブレコーダの所定の機能を実現するように構成されている。   The in-vehicle electronic control unit 30 includes a CPU 31, a ROM 32 storing a control program executed by the CPU 31, a RAM 33 used as a working area, an input / output interface circuit 34, and an internal interconnecting these functional blocks. A bus 35 is provided, and the CPU 31 executes a control program stored in the ROM 32 so as to realize the predetermined function of the drive recorder described above.

所定の負荷４０としては、危険運転時に運転者に対して警告用の音声を出力するブザー４１や、ブザー４１を介して出力する音声信号を増幅させるオーディオアンプ４２等がある。これら所定の負荷４０は、入出力インタフェース回路３４によって被制御対象である車載電子制御部３０と接続されている。   Examples of the predetermined load 40 include a buzzer 41 that outputs a warning sound to the driver during dangerous driving, an audio amplifier 42 that amplifies a sound signal output through the buzzer 41, and the like. These predetermined loads 40 are connected to the in-vehicle electronic control unit 30 to be controlled by the input / output interface circuit 34.

なお、図５では図示していないが、所定の負荷４０は、定電圧回路１０または定電圧回路１０とは別の定電圧回路を介して、バッテリ電源５０から給電されている。   Although not shown in FIG. 5, the predetermined load 40 is supplied with power from the battery power supply 50 via the constant voltage circuit 10 or a constant voltage circuit different from the constant voltage circuit 10.

以下、別実施形態について説明する。上述の実施形態では、第二半導体素子Ｑ２０がダーリントン接続された二個のトランジスタＱ２１、Ｑ２２を備えている構成について説明したが、第二半導体素子Ｑ２０はダーリントン接続に限らない。例えば、図６に示すように、第二半導体素子Ｑ２０が一個のトランジスタＱ２３で構成されており、トランジスタＱ２３と出力端子１４間にダイオードＤ１が順方向に接続されている構成であってもよい。   Hereinafter, another embodiment will be described. In the above-described embodiment, the configuration in which the second semiconductor element Q20 includes the two transistors Q21 and Q22 that are Darlington connected has been described. However, the second semiconductor element Q20 is not limited to the Darlington connection. For example, as shown in FIG. 6, the second semiconductor element Q20 may be composed of a single transistor Q23, and a diode D1 may be connected in the forward direction between the transistor Q23 and the output terminal 14.

第二半導体素子Ｑ２０をダーリントン接続しない場合、トランジスタＱ２３に引き込まれるベース電流が大きくなってしまい、本来、基準電圧発生回路１０や第三半導体素子Ｑ３０に流れるべき電流がトランジスタＱ２３に流れてしまう。しかし、図６に示す構成によれば、ダイオードＤ１を挿入してトランジスタＱ２３のエミッタ端子の電位をダイオードＤ１の挿入分（例えば０．７Ｖ）だけ上昇させることで、トランジスタＱ２３のベース電流の上昇を抑制することができる。   When the second semiconductor element Q20 is not Darlington-connected, the base current drawn into the transistor Q23 increases, and the current that should flow through the reference voltage generation circuit 10 and the third semiconductor element Q30 flows through the transistor Q23. However, according to the configuration shown in FIG. 6, the base current of the transistor Q23 is increased by inserting the diode D1 and increasing the potential of the emitter terminal of the transistor Q23 by an amount corresponding to the insertion of the diode D1 (for example, 0.7 V). Can be suppressed.

上述の実施形態では、一定電圧を出力端子１４から出力する定電圧回路１０について説明したが、定電圧回路１０は、図７に示すように、第二半導体素子Ｑ２０及び電圧検出回路１２に逆流防止ダイオードＤ２、Ｄ３、Ｄ４が接続され、電圧クランプ回路として動作する構成であってもよい。   In the above-described embodiment, the constant voltage circuit 10 that outputs a constant voltage from the output terminal 14 has been described. However, the constant voltage circuit 10 prevents backflow in the second semiconductor element Q20 and the voltage detection circuit 12, as shown in FIG. The diodes D2, D3, and D4 may be connected to operate as a voltage clamp circuit.

なお、図７において、逆流防止ダイオードＤ２、Ｄ３、Ｄ４は、ＰＮＰ型トランジスタのエミッタとベースを接続することで構成されている。また、逆流防止ダイオードＤ２、Ｄ３、Ｄ４の特性にばらつきがあっても、本発明では、抵抗Ｒ１０、Ｒ３０の特性の直線性によって出力電圧が一定に保持される。   In FIG. 7, the backflow prevention diodes D2, D3, and D4 are configured by connecting the emitter and base of a PNP transistor. Further, even if the characteristics of the backflow prevention diodes D2, D3, and D4 vary, in the present invention, the output voltage is held constant by the linearity of the characteristics of the resistors R10 and R30.

図７に示す電圧クランプ回路には基準電源１１１が設けられていない。つまり、基準電圧が０Ｖに設定されている。   In the voltage clamp circuit shown in FIG. 7, the reference power supply 111 is not provided. That is, the reference voltage is set to 0V.

また、出力端子１４が集積回路６０の入力端子６１に接続されている。集積回路６０は、例えば、小信号を入力するためのコンパレータ６０であり、集積回路６０の入力端子６１はコンパレータ６０の反転入力端子である。コンパレータ６０の非反転入力端子には比較電圧が印加される。そして、コンパレータ６０の非反転入力端子には、外部からのパルス信号が抵抗Ｒ６０を介して入力される。   The output terminal 14 is connected to the input terminal 61 of the integrated circuit 60. The integrated circuit 60 is, for example, a comparator 60 for inputting a small signal, and an input terminal 61 of the integrated circuit 60 is an inverting input terminal of the comparator 60. A comparison voltage is applied to the non-inverting input terminal of the comparator 60. An external pulse signal is input to the non-inverting input terminal of the comparator 60 via the resistor R60.

つまり、図７に示す電圧クランプ回路は、コンパレータ６０の非反転入力端子に外部からの負サージノイズが印加された場合に、当該負サージノイズを吸収して、コンパレータ６０及びコンパレータ６０の後段に接続されているマイクロコンピュータ６２等の誤動作を防止するように構成されている。   That is, when a negative surge noise from the outside is applied to the non-inverting input terminal of the comparator 60, the voltage clamp circuit shown in FIG. 7 absorbs the negative surge noise and is connected to the comparator 60 and the subsequent stage of the comparator 60. The microcomputer 62 is configured to prevent malfunction.

電圧クランプ回路の動作について説明する。コンパレータ６０の非反転入力端子に外部からの負サージノイズが印加されると、電圧クランプ回路の第二半導体素子Ｑ２０と第三半導体素子Ｑ３０がオン状態となって、電源端子１５から供給される電流が出力端子１４を介して出力される。そして、出力された電流によって、負サージノイズが吸収される。   The operation of the voltage clamp circuit will be described. When negative surge noise from the outside is applied to the non-inverting input terminal of the comparator 60, the second semiconductor element Q20 and the third semiconductor element Q30 of the voltage clamp circuit are turned on, and the current supplied from the power supply terminal 15 Is output via the output terminal 14. The negative surge noise is absorbed by the output current.

以上説明した電圧クランプ回路は、電子制御機器に組み込むことができる。当該電子制御機器７０は、図８に示すように、所定の負荷を制御する車載電子制御部８０と、車載電子制御部８０への入力信号電圧に重畳するサージノイズをクランプする電圧クランプ回路１０を備えて構成されている。   The voltage clamp circuit described above can be incorporated into an electronic control device. As shown in FIG. 8, the electronic control device 70 includes an in-vehicle electronic control unit 80 that controls a predetermined load, and a voltage clamp circuit 10 that clamps surge noise superimposed on an input signal voltage to the in-vehicle electronic control unit 80. It is prepared for.

このような電子制御機器７０としては、図５に示した電子機器２０と同様、ドライブレコーダがあり、当該ドライブレコーダでは、図５に示した車載電子制御部３０と同様の構成の車載電子制御部８０によって、所定の負荷４０と同様の負荷が制御される。   As such an electronic control device 70, there is a drive recorder like the electronic device 20 shown in FIG. 5. In the drive recorder, the on-vehicle electronic control unit having the same configuration as the on-vehicle electronic control unit 30 shown in FIG. 80, a load similar to the predetermined load 40 is controlled.

なお、電圧クランプ回路１０、コンパレータ６０、及び車載電子制御部８０は、バッテリ電源５０からのバッテリ電圧を所定の電圧に降圧するレギュレータ９０等により給電される。   The voltage clamp circuit 10, the comparator 60, and the in-vehicle electronic control unit 80 are supplied with power by a regulator 90 or the like that steps down the battery voltage from the battery power supply 50 to a predetermined voltage.

上述の実施形態では、第一の半導体素子Ｑ１０、第二の半導体素子Ｑ２０、及び第三の半導体素子Ｑ３０がバイポーラトランジスタである構成について説明したがバイポーラトランジスタに限らず、例えば、図９に示すように、バイポーラトランジスタの代わりにＦＥＴで構成されていてもよい。   In the above-described embodiment, the configuration in which the first semiconductor element Q10, the second semiconductor element Q20, and the third semiconductor element Q30 are bipolar transistors has been described. However, the present invention is not limited to bipolar transistors. For example, as shown in FIG. In addition, FETs may be used instead of bipolar transistors.

上述の実施形態では、定電圧回路１０がドライブレコーダに組み込まれている構成について説明したが、定電圧回路１０が組み込まれるのは、一定の電圧を必要とする電子機器であればドライブレコーダに限らず、例えば、エンジン制御用の電子制御装置等であってもよい。   In the above-described embodiment, the configuration in which the constant voltage circuit 10 is incorporated in the drive recorder has been described. However, the constant voltage circuit 10 is incorporated only in the drive recorder as long as it is an electronic device that requires a certain voltage. For example, an electronic control device for engine control may be used.

上述の実施形態では、定電圧回路１０が組み込まれる電子機器２０が車載電子制御部３０を備えている構成、つまり電子機器２０が車両に搭載されている構成について説明したが、定電圧回路１０及び電子機器２０が搭載されるのは車両に限らない。例えば、船舶や航空機等の他の乗物、複写機やファクシミリ等の情報機器、またはオーディオ機器や家電製といった電化製品等に搭載される構成であってもよい。   In the above-described embodiment, the configuration in which the electronic device 20 in which the constant voltage circuit 10 is incorporated includes the in-vehicle electronic control unit 30, that is, the configuration in which the electronic device 20 is mounted on the vehicle has been described. The electronic device 20 is not limited to a vehicle. For example, it may be configured to be mounted on other vehicles such as ships and airplanes, information equipment such as copiers and facsimiles, or electrical appliances such as audio equipment and home appliances.

尚、上述した各実施形態は、本発明の一例に過ぎず、本発明の作用効果を奏する範囲において各ブロックの具体的構成等を適宜変更設計できることは言うまでもない。   It should be noted that each of the above-described embodiments is merely an example of the present invention, and it is needless to say that the specific configuration and the like of each block can be changed and designed as appropriate within the scope of the effects of the present invention.

従来の負サージクランプ回路の回路図Circuit diagram of conventional negative surge clamp circuit 電流を制御する半導体素子を二個備えた従来の負サージクランプ回路の回路図Circuit diagram of a conventional negative surge clamp circuit with two semiconductor elements to control current 半導体素子に流れる電流に対する出力電圧を示す説明図Explanatory drawing which shows the output voltage with respect to the electric current which flows into a semiconductor element. 本発明による定電圧回路の回路図Circuit diagram of constant voltage circuit according to the present invention 本発明による定電圧回路が組み込まれた電子機器のブロック構成図Block diagram of an electronic device incorporating the constant voltage circuit according to the present invention 第二半導体素子と出力端子間にダイオードが接続された定電圧回路の回路図Circuit diagram of a constant voltage circuit with a diode connected between the second semiconductor element and the output terminal 本発明による電圧クランプ回路の回路図Circuit diagram of a voltage clamping circuit according to the invention 本発明による電圧クランプ回路が組み込まれた電子制御機器のブロック構成図Block diagram of an electronic control device incorporating a voltage clamp circuit according to the present invention バイポーラトランジスタの代わりにＦＥＴを用いた本発明による定電圧回路の回路図Circuit diagram of a constant voltage circuit according to the invention using FETs instead of bipolar transistors.

１０：定電圧回路（電圧クランプ回路）
１１：基準電圧発生回路
１２：電圧検出回路
１３：バイアス電圧補正回路
１４：出力端子
２０：電子機器
３０、８０：車載電子制御部
６０：集積回路（コンパレータ）
６１：入力端子
７０：電子制御機器
Ｄ１：ダイオード
Ｄ２、Ｄ３、Ｄ４：逆流防止ダイオード
Ｑ１０：第一半導体素子
Ｑ２０：第二半導体素子
Ｑ３０：第三半導体素子 10: Constant voltage circuit (voltage clamp circuit)
11: Reference voltage generation circuit 12: Voltage detection circuit 13: Bias voltage correction circuit 14: Output terminal 20: Electronic device 30, 80: On-vehicle electronic control unit 60: Integrated circuit (comparator)
61: Input terminal 70: Electronic control device D1: Diodes D2, D3, D4: Backflow prevention diode Q10: First semiconductor element Q20: Second semiconductor element Q30: Third semiconductor element

Claims (7)

電源端子に接続されたカレントミラー回路と、前記カレントミラー回路により電流値が制御される定電流源を含むバイアス電圧補正回路と、
前記定電流源とグランドとの間に接続され、流入電流に基づいて基準電圧が変化する第一半導体素子を備えた基準電圧発生回路と、
前記電源端子に接続され、前記基準電圧と出力電圧の電圧差に応じて出力端子からの出力電流を調整して定電圧制御する第二半導体素子と、
前記カレントミラー回路と前記出力端子との間に接続され、前記基準電圧と前記出力電圧の電圧差を検出する第三半導体素子を備えた電圧検出回路と、
を備え、
前記バイアス電圧補正回路のカレントミラー回路によって、前記電圧検出回路により検出された電圧差に対応した電流が前記定電流源から前記基準電圧発生回路に供給されるように構成されている定電圧回路であって、
前記第一半導体素子と前記第三半導体素子が同等の特性を備え、
前記第一半導体素子及び前記第三半導体素子の夫々に、抵抗値及び特性が同等で且つ電圧降下が前記第一半導体素子及び前記第三半導体素子よりも大きくなる抵抗が直列に接続されている定電圧回路。 A bias voltage correction circuit including a current mirror circuit connected to a power supply terminal and a constant current source whose current value is controlled by the current mirror circuit;
A reference voltage generating circuit including a first semiconductor element connected between the constant current source and the ground, the reference voltage changing based on an inflow current;
A second semiconductor element that is connected to the power supply terminal and adjusts an output current from the output terminal according to a voltage difference between the reference voltage and an output voltage to perform constant voltage control;
Which is connected between the current mirror circuit and the output terminal, a voltage detection circuit having a third semiconductor element for detecting the voltage difference between the reference voltage and the output voltage,
With
A constant voltage circuit configured to supply a current corresponding to a voltage difference detected by the voltage detection circuit from the constant current source to the reference voltage generation circuit by a current mirror circuit of the bias voltage correction circuit; There,
The first semiconductor element and the third semiconductor element have equivalent characteristics,
Each of the first semiconductor element and the third semiconductor element is connected in series with a resistor having the same resistance value and characteristics and having a voltage drop larger than that of the first semiconductor element and the third semiconductor element . Voltage circuit. 前記第二半導体素子がダーリントン接続された一対のトランジスタで構成されている請求項１記載の定電圧回路。   The constant voltage circuit according to claim 1, wherein the second semiconductor element includes a pair of transistors connected in a Darlington connection. 前記第二半導体素子と前記出力端子との間にダイオードが順方向に接続されている請求項１記載の定電圧回路。 The second semiconductor element and the constant-voltage circuit according to claim 1, wherein a diode is connected in the forward direction between the output terminal. 前記第二半導体素子と前記出力端子との間及び前記電圧検出回路と前記出力端子との間に逆流防止ダイオードが接続され、電圧クランプ回路として動作する請求項１または２記載の定電圧回路。 The constant voltage circuit according to claim 1 or 2 , wherein a backflow prevention diode is connected between the second semiconductor element and the output terminal and between the voltage detection circuit and the output terminal, and operates as a voltage clamp circuit. 前記基準電圧が０Ｖに設定されるとともに、前記出力端子が集積回路の入力端子に接続されている請求項４記載の定電圧回路。 Wherein with reference voltage is set to 0V, and the constant voltage circuit according to claim 4, wherein connected to the input terminal of said output terminal integrated circuit. 請求項１から３の何れかに記載された定電圧回路と、前記定電圧回路から給電され、所定の負荷を制御する車載電子制御部を備えた電子機器。   4. An electronic apparatus comprising: the constant voltage circuit according to claim 1; and an on-vehicle electronic control unit that is fed from the constant voltage circuit and controls a predetermined load. 所定の負荷を制御する車載電子制御部と、前記車載電子制御部への入力信号電圧に重畳するサージノイズをクランプする請求項４または５記載の定電圧回路を備えた電子制御機器。
6. An electronic control device comprising an in-vehicle electronic control unit that controls a predetermined load, and a surge voltage superimposed on an input signal voltage to the on-vehicle electronic control unit.
JP2007173299A 2007-06-29 2007-06-29 Constant voltage circuit, electronic equipment, electronic control equipment Expired - Fee Related JP4781320B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007173299A JP4781320B2 (en) 2007-06-29 2007-06-29 Constant voltage circuit, electronic equipment, electronic control equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007173299A JP4781320B2 (en) 2007-06-29 2007-06-29 Constant voltage circuit, electronic equipment, electronic control equipment

Publications (2)

Publication Number Publication Date
JP2009015381A JP2009015381A (en) 2009-01-22
JP4781320B2 true JP4781320B2 (en) 2011-09-28

Family

ID=40356252

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007173299A Expired - Fee Related JP4781320B2 (en) 2007-06-29 2007-06-29 Constant voltage circuit, electronic equipment, electronic control equipment

Country Status (1)

Country Link
JP (1) JP4781320B2 (en)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04241507A (en) * 1991-01-14 1992-08-28 Toshiba Corp Clip circuit
JPH07147532A (en) * 1993-11-24 1995-06-06 Fujitsu Ten Ltd Negative surge clamping circuit
JP4433790B2 (en) * 2003-12-25 2010-03-17 株式会社デンソー Constant voltage circuit

Also Published As

Publication number Publication date
JP2009015381A (en) 2009-01-22

Similar Documents

Publication Publication Date Title
JP6663103B2 (en) Semiconductor integrated circuit for regulator
EP0573408A1 (en) Temperature-compensated apparatus for monitoring current having reduced sensitivity to supply voltage.
JP2007135274A (en) Current abnormality detection circuit and current value adjustment method at abnormality detection
US6650524B2 (en) Power supply circuit with adaptive error detection and an electronic control circuit including the same
CN102057573B (en) Overcurrent protective device for load circuit
JP6812935B2 (en) In-vehicle judgment circuit and in-vehicle power supply
JP2011203131A (en) Oxygen content sensor input device
CN110649791B (en) Current detection circuit and power supply device
JP4781320B2 (en) Constant voltage circuit, electronic equipment, electronic control equipment
JP2009064396A (en) Differential amplification circuit and current controller
US20030090249A1 (en) Power supply circuit
JP3840319B2 (en) Current communication circuit using power line
JP6020417B2 (en) Current protection circuit
US8102191B2 (en) Window comparator circuit for limiting input voltage applied to object circuit
JP3829765B2 (en) Power circuit
US6259287B1 (en) Regulated voltage supply with low voltage inhibit reset circuit
JP5989171B1 (en) CURRENT DETECTION CIRCUIT AND ELECTRIC CONTROL DEVICE FOR VEHICLE HAVING THE CIRCUIT
WO2024009758A1 (en) On-board device
JP3451954B2 (en) Voltage comparison circuit
JP4461827B2 (en) Power circuit
JP6364852B2 (en) Input protection circuit
JP2011117947A (en) Overcurrent detection circuit
JP2001215116A (en) Electronic circuit for calibrating position of transmission shifter and method therefor
KR100934249B1 (en) Current limiting circuit
JP3543744B2 (en) Constant voltage power supply circuit

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110527

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110628

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110705

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140715

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4781320

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees