JP4779487B2 - 磁気メモリデバイス - Google Patents
磁気メモリデバイス Download PDFInfo
- Publication number
- JP4779487B2 JP4779487B2 JP2005214151A JP2005214151A JP4779487B2 JP 4779487 B2 JP4779487 B2 JP 4779487B2 JP 2005214151 A JP2005214151 A JP 2005214151A JP 2005214151 A JP2005214151 A JP 2005214151A JP 4779487 B2 JP4779487 B2 JP 4779487B2
- Authority
- JP
- Japan
- Prior art keywords
- read
- voltage
- circuit
- line
- read word
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 210000004027 cell Anatomy 0.000 claims description 78
- 210000000352 storage cell Anatomy 0.000 claims description 18
- 239000004065 semiconductor Substances 0.000 claims description 6
- 238000005036 potential barrier Methods 0.000 claims description 4
- 230000000694 effects Effects 0.000 description 27
- 230000003071 parasitic effect Effects 0.000 description 16
- 230000005669 field effect Effects 0.000 description 15
- 230000007704 transition Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 239000012636 effector Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
Description
2a,2b 磁気抵抗効果発現体
5 読出ビット線
6 読出ワード線
25 Y方向中間電圧生成回路
35 X方向中間電圧生成回路
M,M1,M2 磁気メモリデバイス
Vrx,Vry 中間電圧
Claims (4)
- 2次元配列された複数の記憶セルと、
情報を読み出すための読出電流を第1の電源から前記各記憶セルに流すための複数の読出ビット線および複数の読出ワード線と、
前記第1の電源の電源電圧よりも低い中間電圧を生成する第2の電源とを備え、
前記複数の読出ビット線のすべておよび前記複数の読出ワード線のすべてが前記第2の電源に常時接続されて前記中間電圧が印加され、
前記各記憶セルのうちの所望の1つの記憶セルに記憶されている前記情報を読み出すときに、前記複数の読出ビット線のうちの当該1つの記憶セルに接続されている読出ビット線および当該1つの記憶セルを介して前記第1の電源から前記複数の読出ワード線のうちの当該1つの記憶セルに接続されている読出ワード線に対して、当該1つの記憶セルに記憶されている当該情報に応じた電流値の前記読出電流を供給する磁気メモリデバイス。 - 前記複数の読出ビット線は並設され、
前記複数の読出ワード線は、前記複数の読出ビット線とそれぞれ交差するようにして並設され、
前記各記憶セルは、それぞれ、前記読出ビット線と前記読出ワード線との交差部位または当該交差部位近傍に配設されると共に当該読出ビット線および当該読出ワード線に接続されている請求項1記載の磁気メモリデバイス。 - 前記第2の電源は、抵抗およびダイオードから構成された並列回路を介して前記複数の読出ビット線および複数の読出ワード線に接続されている請求項1または2記載の磁気メモリデバイス。
- 前記中間電圧は、前記第1の電源の電源電圧よりも半導体pn接合の固有電位障壁以上低い電圧に規定されていることを特徴とする請求項1から3のいずれかに記載の磁気メモリデバイス。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005214151A JP4779487B2 (ja) | 2005-07-25 | 2005-07-25 | 磁気メモリデバイス |
CNA2006101085322A CN1905061A (zh) | 2005-07-25 | 2006-07-24 | 磁存储器件 |
US11/459,479 US7349244B2 (en) | 2005-07-25 | 2006-07-24 | Magnetic memory device |
EP06015498A EP1750274B1 (en) | 2005-07-25 | 2006-07-25 | Magnetic memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005214151A JP4779487B2 (ja) | 2005-07-25 | 2005-07-25 | 磁気メモリデバイス |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007035122A JP2007035122A (ja) | 2007-02-08 |
JP4779487B2 true JP4779487B2 (ja) | 2011-09-28 |
Family
ID=37081636
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005214151A Active JP4779487B2 (ja) | 2005-07-25 | 2005-07-25 | 磁気メモリデバイス |
Country Status (4)
Country | Link |
---|---|
US (1) | US7349244B2 (ja) |
EP (1) | EP1750274B1 (ja) |
JP (1) | JP4779487B2 (ja) |
CN (1) | CN1905061A (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4517842B2 (ja) * | 2004-12-08 | 2010-08-04 | Tdk株式会社 | 磁気メモリデバイス |
CN104332171B (zh) * | 2014-10-11 | 2017-03-08 | 上海新储集成电路有限公司 | 基于二极管选择的存储器的快速读取方法 |
WO2016175822A1 (en) * | 2015-04-30 | 2016-11-03 | Hewlett-Packard Development Company, L.P. | Memory including bi-polar memristor |
KR102431206B1 (ko) * | 2015-12-23 | 2022-08-11 | 에스케이하이닉스 주식회사 | 전자 장치 |
JP2020155168A (ja) * | 2019-03-19 | 2020-09-24 | キオクシア株式会社 | 半導体記憶装置 |
CN113707804B (zh) * | 2021-08-27 | 2023-12-15 | 致真存储(北京)科技有限公司 | 一种自旋轨道矩磁存储器及其制备方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US693091A (en) * | 1901-11-19 | 1902-02-11 | Crompton & Knowles Loom Works | Loom for making straw matting. |
JPH05160484A (ja) * | 1991-12-03 | 1993-06-25 | Mitsubishi Electric Corp | パルスレーザ用パルス発生装置 |
JP2845212B2 (ja) * | 1996-08-29 | 1999-01-13 | 日本電気株式会社 | 半導体記憶装置 |
JP3920565B2 (ja) * | 2000-12-26 | 2007-05-30 | 株式会社東芝 | 磁気ランダムアクセスメモリ |
US6445612B1 (en) | 2001-08-27 | 2002-09-03 | Motorola, Inc. | MRAM with midpoint generator reference and method for readout |
JP2003208784A (ja) * | 2002-01-10 | 2003-07-25 | Nec Corp | 不揮発性磁気記憶装置 |
JP4404182B2 (ja) * | 2002-09-25 | 2010-01-27 | Tdk株式会社 | 磁気メモリデバイスおよびその読出方法 |
JP4419408B2 (ja) | 2003-03-14 | 2010-02-24 | Tdk株式会社 | 磁気抵抗効果素子および磁気メモリデバイス |
JP2006294155A (ja) | 2005-04-13 | 2006-10-26 | Tdk Corp | 磁気メモリデバイス |
-
2005
- 2005-07-25 JP JP2005214151A patent/JP4779487B2/ja active Active
-
2006
- 2006-07-24 US US11/459,479 patent/US7349244B2/en active Active
- 2006-07-24 CN CNA2006101085322A patent/CN1905061A/zh active Pending
- 2006-07-25 EP EP06015498A patent/EP1750274B1/en active Active
Also Published As
Publication number | Publication date |
---|---|
EP1750274A1 (en) | 2007-02-07 |
US7349244B2 (en) | 2008-03-25 |
JP2007035122A (ja) | 2007-02-08 |
CN1905061A (zh) | 2007-01-31 |
US20070019464A1 (en) | 2007-01-25 |
EP1750274B1 (en) | 2012-07-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7492629B2 (en) | Magnetic random access memory and operating method of the same | |
US6185143B1 (en) | Magnetic random access memory (MRAM) device including differential sense amplifiers | |
JP3800925B2 (ja) | 磁気ランダムアクセスメモリ回路 | |
KR100743016B1 (ko) | 반도체 기억장치 | |
US7839676B2 (en) | Magnetic memory device | |
US7453742B2 (en) | Semiconductor integrated circuit device | |
KR100572744B1 (ko) | 레퍼런스셀 없이 데이터 판독을 실행하는 박막 자성체기억장치 | |
JP4779487B2 (ja) | 磁気メモリデバイス | |
JP4084084B2 (ja) | 薄膜磁性体記憶装置 | |
US7773405B2 (en) | Magnetic random access memory and operating method of magnetic random access memory | |
JP6102418B2 (ja) | 不揮発性メモリ素子、不揮発性メモリセルおよび不揮発性メモリ | |
CN100419915C (zh) | 非易失性半导体存储器件 | |
KR101517673B1 (ko) | 저항 기반의 랜덤 액세스 메모리 | |
JP5135609B2 (ja) | 半導体装置 | |
JP4177818B2 (ja) | 半導体記憶装置 | |
US9443585B2 (en) | Resistance change memory | |
JP5150932B2 (ja) | 半導体記憶装置 | |
KR20100016058A (ko) | 공간적으로 분산된 증폭기 회로 | |
KR100583114B1 (ko) | 하이브리드 스위치 셀 및 이를 이용한 메모리 장치 | |
JP2006294155A (ja) | 磁気メモリデバイス | |
JP4762720B2 (ja) | 磁気半導体記憶装置の読出し回路 | |
JP4770432B2 (ja) | 磁気メモリデバイス | |
JP4517842B2 (ja) | 磁気メモリデバイス | |
JP5076182B2 (ja) | 不揮発性半導体記憶装置 | |
JP4517846B2 (ja) | 磁気メモリデバイス用書込回路および磁気メモリデバイス |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101109 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110111 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110607 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110620 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140715 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4779487 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |