JP4771588B2 - Optical semiconductor element storage package - Google Patents
Optical semiconductor element storage package Download PDFInfo
- Publication number
- JP4771588B2 JP4771588B2 JP2000396304A JP2000396304A JP4771588B2 JP 4771588 B2 JP4771588 B2 JP 4771588B2 JP 2000396304 A JP2000396304 A JP 2000396304A JP 2000396304 A JP2000396304 A JP 2000396304A JP 4771588 B2 JP4771588 B2 JP 4771588B2
- Authority
- JP
- Japan
- Prior art keywords
- dielectric
- optical semiconductor
- semiconductor element
- wiring layer
- optical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Optical Couplings Of Light Guides (AREA)
- Light Receiving Elements (AREA)
Description
【0001】
【発明が属する技術分野】
本発明は、光半導体素子を収納する光半導体素子収納用パッケージに関し、特に、パッケージ内から信号を入出力するための入出力端子の改良に関する。
【0002】
【従来技術】
近年、光通信分野等で用いられる各種光半導体素子を収納した光半導体収納用パッケージ(以下、光パッケージという)が注目されている。
かかる光パッケージの一般的な構造は、図3の概略断面図に示すように、金属製の基板30の上面に絶縁基体31の表面に光半導体素子(以下、光素子と略す。)32が搭載される実装基板33を載置する載置部30aを囲繞するように金属製の枠体35が基板30の表面に接合、固定されている。また、枠体35の上面には光素子32を気密に封止するための蓋体36が配設され、基板30、枠体35および蓋体36によって光素子32が気密に封止されている。
【0003】
また、枠体35の側壁には貫通孔35aが設けられ、枠体35の該貫通孔35aを囲む外壁面には、内部に光ファイバ等の光信号の伝送線路(以下、光線路と略す。)37を挿入するための貫通孔38aを有する固定部材38が接着、固定されており、固定部材38の貫通孔38a内に挿入された光線路37の先端から出力された光信号を光素子32にて受光するように配置されている。なお、光線路37は固定部材38の貫通孔38a内に充填される半田等の接着剤39によって固定部材38と接着される。
【0004】
一方、光素子32にて受光した信号は、実装基板33に形成された配線回路(図示せず)やワイヤボンディング40を介して、枠体35の側壁を貫通するように形成された2つの誘電体41、42間に信号配線層43を形成した入出力端子44の該信号配線層43の露出部と接続され、さらに、信号配線層43の他端の露出部は、枠体35の外に形成されたリード端子45と接続されて、リード端子45によって外部回路(図示せず)とパッケージとを接続する構成からなる。
【0005】
また、入出力端子44の構造は、誘電体41の上面の中央部に信号配線層43を形成し、かつ誘電体41の下面にグランド層(接地導体層)47を形成して、信号配線層43とグランド層47とによってマイクロストリップ線路が形成されており、また、誘電体42は信号配線層43を挟んで誘電体41と接合されるとともに、信号配線層43の両端が露出するように誘電体42が誘電体41よりも短く形成された、いわゆるフィードスル構造からなる。
【0006】
【発明が解決しようとする課題】
上記光半導体素子収納用パッケージにおいては、光半導体素子およびそれに接続される接続回路にて処理される光−電気の変換効率を高めるために、パッケージ内で発生する容量(C)成分を低減する必要があるが、上述した従来の光半導体素子収納用パッケージでは、パッケージで発生する容量成分が大きく、特に、上述した枠体の側壁を貫通するように形成され、ライン長の長いフィードスルー部の信号配線層の部分にて大きな容量が発生することから、光−電気の変換速度が遅くなるために信号の処理能力が低下するという問題があった。
【0007】
本発明は、上記課題を解決するためになされたものであり、その目的は、光−電気信号の変換速度を向上でき、光−電気信号を高速に、かつ円滑に授受することが可能な光半導体素子収納用パッケージを提供することにある。
【0008】
【課題を解決するための手段】
本発明者等は、上記課題に対し、上記入出力端子の構造について検討した結果、該入出力端子の信号配線層が露出した部分の直下に位置する誘電体に空隙部を形成することによって、信号配線層にて発生する容量成分を低減でき、パッケージ全体としての容量成分を低減する結果、光−電気信号の変換速度を向上して、光−電気信号を高速に、かつ円滑に授受することができることを知見した。
【0009】
すなわち、本発明の光半導体素子収納用パッケージは、上面に光半導体素子が搭載される搭載部を有する底板と、前記光半導体素子搭載部を囲むように前記底板表面に取着される枠体と、該枠体の側壁を貫通して形成されるか、または該枠体の側壁に配設された貫通孔に取着され、かつ内部に光信号の伝送線路を挿入するための貫通孔を有する筒状の固定部材と、前記枠体を貫通して形成され、かつ表面に前記光半導体素子と電気的に接続される信号配線層を形成した第1の誘電体と、該第1の誘電体の信号配線層の両端が露出するように前記信号配線層を挟んで前記第1の誘電体と接合され、該第1の誘電体と前記枠体との間に配設される第2の誘電体と、前記第1の誘電体の前記信号配線層を形成した面と反対側の面に形成されたグランド層と、を備えた入出力端子と、前記枠体の上面に取着され、前記光半導体素子を気密に封止する蓋体と、を具備する光半導体素子収納用パッケージであって、前記第1の誘電体の前記信号配線層の露出部の直下に空隙部を形成したことを特徴とするものである。
【0010】
ここで、前記空隙部を形成した直上の前記信号配線層の実効誘電率が8以下であること、前記第1の誘電体全体の厚み(t1)に対する前記空隙部の厚み(t2)の比(t2/t1)が0.1以上であること、前記第1の誘電体全体の厚み(t1)が0.25〜1mmであること、前記信号配線層の幅(w2)に対する前記空隙部の幅(w1)の比(w1/w2)が2.5以上であることが望ましい。
【0011】
【発明の実施の形態】
本発明の光半導体素子収納用パッケージ(以下、光パッケージと略す。)の一例について、その概略断面図である図1および入出力端子の概略斜視図である図2を基に説明する。
【0012】
図1の光パッケージ1によれば、底板2の上面に、表面に光半導体素子3が搭載された絶縁基体4からなる実装基板5を載置するための載置部2aを囲繞するように金属製の枠体7が、溶接または半田等の接続部材を介して底板2の表面に取着、固定されている。また、枠体7の上面には光半導体素子(以下、光素子と略す。)3を気密に封止するための蓋体9が配設され、底板2、枠体7および蓋体9によって光素子3が気密に封止されている。
【0013】
さらに、枠体7の側壁には貫通孔7aが設けられ、該貫通孔7aを囲む枠体7の外壁面には、内部に光ファイバ等の光信号の伝送線路(以下、光線路と略す。)10を挿入するための貫通孔11aを有する固定部材11が接着、固定されて、枠体7の貫通孔7aと固定部材11の貫通孔11aが連結して配設されている。
【0014】
そして、固定部材11の貫通孔11a内に挿入された光線路10の先端から出力された光信号を光素子3にて受光するように配置されている。なお、光線路10は固定部材11の貫通孔11a内に充填される半田等の接着剤13によって固定部材11と接着される。
【0015】
一方、光素子3は、実装基板5に形成された配線回路(図示せず)やワイヤボンディング15を介して、枠体7の側壁を貫通して形成され、両端が第1の誘電体16上面から露出するとともに、枠体7の側壁部において第1の誘電体16と第2の誘電体17との2つの誘電体16、17間に挟持された信号配線層18の露出部18aと接続されている。
【0016】
また、信号配線層18は、第1の誘電体16上にて枠体7の外に形成されたリード端子20と銀ロウ等のロウ材による接合によって接続されており、リード端子20によって外部回路(図示せず)と光パッケージ1とが接続されている。
【0017】
さらに、第1の誘電体16上面に形成される信号配線層18は、特に、インダクタンスを小さくする等の理由から光線路10と同一線上に配置され、かつ誘電体16、17との熱膨張差に起因する信号配線層18への応力の発生を抑制して信号配線層18を伝送する信号の伝送特性が劣化することを防止するために、第1の誘電体16上面の中央部に形成され、また、第1の誘電体16の下面(信号配線層18を形成する面と反対の底面)には、接地導体層(グランド層)22が形成されて、信号配線層18とグランド層22とによってマイクロストリップ線路が形成されており、また、第1の誘電体16、第2の誘電体17、信号配線層18およびグランド層22とによって、光パッケージ1の内部と外部を接続する入出力端子24を形成している。
【0018】
(空隙部)本発明によれば、上記入出力端子24において、第1の誘電体16の信号配線層18形成部のうち、露出部18aの直下に位置する第1の誘電体16に空隙部26を形成したことが大きな特徴であり、これによって、信号の伝送特性に関わる空隙部26を加味した第1の誘電体16の実効誘電率を小さくでき、信号配線層18にて発生する容量成分を低減できることから、パッケージ全体1としての容量成分を低減できる。その結果、
T=2.19CR
(ただし、T:受光感度を示す立ち上がり値(光信号を電気信号に変換する効率値)、C:パッケージ(配線全体+光素子)の容量、R:(配線全体+光素子)の抵抗値)で示される光−電気信号の変換速度を向上して、光−電気信号を高速に、かつ円滑に授受することができる。
【0019】
ここで、空隙部26の形状は、矩形状、碗状等いずれの形状でもよいが、製造の容易性の点および空隙部の容積を増す上では矩形形状であることが望ましい。また、その角部にはR部やテーパーが設けられていてもよい。なお、空隙部26は第1の誘電体16の内部に設けられていてもよいが、製造の容易性の点で第1の誘電体16の底面に切り欠きとして形成されることが望ましい。
【0020】
また、空隙部26の厚さ(高さ)は、容量成分の低減の点および第1の誘電体16の機械的強度を維持する点で、第1の誘電体16全体の厚み(t1)に対する空隙部26の厚み(t2)の比(t2/t1)が0.1以上、特に0.3以上、さらに0.5以上であることが望ましい。なお、第1の誘電体16の厚み(t1)は、容量成分の低減の点および機械的強度を維持する点で、0.25〜2mm、特に0.36〜1mmであることが望ましい。
【0021】
一方、空隙部26の幅(w1)は、特に、容量成分の低減の点で信号配線層18の幅(w2)に対する比(w1/w2)が2.5以上、特に第1の誘電体16の強度を維持するためには2.5〜3であることが望ましい。
【0022】
さらには空隙部26の幅(w1)を第1の誘電体16の幅(w3)と同じとする、すなわち、空隙部26の両側端が開放されたものであってもよいが、強度の観点および信号配線層18を伝送する信号の伝送特性を向上させるためには、第1の誘電体16の幅方向の断面が凹部をなし、該凹部内が空隙部18となるように形成される、すなわち、空隙部26の幅(w1)が第1の誘電体16の幅(w3)よりも小さく形成されていることが望ましい。
【0023】
さらに、空隙部26の長さ(d)は第1の誘電体16の信号配線層18形成面の露出部18aの長さに依存し、特に、容量の低減、強度の点で空隙部26の長さ(d)と第1の誘電体16の信号配線層18形成面の露出部18aの長さと同じであることが望ましい。なお、該露出部18aは信号配線層18と接続されるリード端子20やワイヤボンディング15との接続信頼性の点で、例えば、片方の長さが0.5〜2mm、特に0.8〜1.5mmにて形成されるが、空隙部26の長さ(d)は0.2〜2mm、特に0.5〜1.5mmであることが望ましい。なお、2つの露出部18aの長さは必ずしも同じである必要はなく、信号配線層18に接続されるリード端子20やワイヤボンディング15との接続状態によって変わりうる。
【0024】
また、上記空隙部26を形成することによって、この空隙部26を加味した第1の誘電体16の実効誘電率は8以下、特に6以下となり、立ち上がり時間(T)は空隙部26を形成しない場合の時間を100とした時の比率(Tr比)が50以下、特に30以下となる。
【0025】
一方、底板2は、光素子3を搭載する実装基板4を支持する支持部材として機能し、その材質は、鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金、銅(Cu)−タングステン(W)合金、アルミニウム、Cu−Mo、Cu等の金属材料、またはセラミックスからなる。また、枠体7および蓋体9は、底板2の熱膨張係数に近似する金属、例えば、鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金等の金属材料またはセラミックスからなり、光素子3を気密に封止するとともに、光素子3等にて発生した熱を外部へ放熱する。
【0026】
なお、底板2、枠体7、蓋体9およびリード端子20は、例えば、金属のインゴット(塊)に圧延加工法や打ち抜き加工法等、従来周知の金属加工法を施して形成できる。なお、これらの外表面には耐食性を高め、かつロウ材に対する濡れ性を改善するために、金属メッキ膜、特に厚さ2〜6μmのニッケルメッキ膜と厚さ0.5〜5μmの金メッキ膜を順次形成することが望ましい。
【0027】
そして、底板2と枠体7との間、および枠体7と蓋体9との間は、Pb系、Pb−Sn系、金(Au)―錫(Sn)合金、Ag−Cu系、Au−Ge系の半田等の低融点ロウ材にて接合されるか、またはシーム溶接法等の溶接により接合される。なお、底板2、枠体7および蓋体9がセラミックスからなる場合には該セラミックスの表面にメタライズを形成して接合される。
【0028】
また、固定部材11は、枠体7に熱膨張係数が近似する、例えば鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金等の金属材料からなり、その内部の貫通孔11aには光ファイバ等の光線路10が挿入されて、樹脂や半田材等の接着剤により固定部材11と光線路10とが固定される。なお、固定部材11と光線路10とを半田により接続する場合には、光線路10の半田濡れ性を高めるために、予め光線路10の先端部付近の外周面に蒸着法等の薄膜形成法によってTa、Ti、W、Mo、Cr、Ni、Pb、Sn、Au、Pdの群から選ばれる少なくとも1種のメタライズを施してから光線路10を固定部材11内に挿入することが望ましい。
【0029】
さらに、入出力端子24を構成する第1の誘電体16および第2の誘電体17は、アルミナ(Al2O3)、窒化アルミニウム(AlN)、コージェライト、ムライト、石英、ガラスセラミックス等のセラミックスやテフロン等の樹脂が適応可能であるが、中でも、金属製の枠体7との接合性、強度の点で、セラミックスからなることが望ましく、また、熱膨張特性の観点で枠体7との40〜400℃における熱膨張係数の差が10×10-6/℃以下、特に5×10-6/℃以下のセラミックスからなることが望ましい。
【0030】
また、第1の誘電体16と第2の誘電体17とは焼成したセラミックス同士を接合してもよいが、寸法精度の向上および製造の容易性の点で焼成によって同時に形成されたものであることが望ましい。
【0031】
さらに、第1の誘電体16の表面に形成される信号配線層18およびグランド層22は、モリブデン(Mo)―マンガン(Mn)、タングステン(W)、銅(Cu)、銀(Ag)、パラジウム(Pd)、白金(Pt)および金(Au)の群から選ばれる少なくとも1種の金属を含有する導体層にて形成され、ペーストを塗布して焼成するか、または金属箔等の高純度金属にて形成される。
【0032】
また、信号配線層18およびグランド層22の表面には、耐湿性向上、耐酸化性向上およびリード端子20、ワイヤボンディング15または枠体7と電気的な接続を行うために、Ni、Cu、Au等のメッキ膜(図示せず)が形成されることが望ましい。さらに、信号配線層18は銀ロウ、半田等のロウ材を介してリード端子20およびワイヤボンディング15と接続され、また、グランド層22は枠体7とロウ材等によって接合される。
【0033】
さらに、絶縁基体4は、アルミナ(Al2O3)、窒化アルミニウム(AlN)、コージェライト、ムライト、石英、ガラスセラミックス等のセラミックスやテフロン等の樹脂が適応可能であるが、中でも、金属製の底板2や枠体7との接合性、強度の点で、セラミックスからなることが望ましく、また、熱膨張特性の観点で枠体7との40〜400℃における熱膨張係数の差が10×10-6/℃以下のセラミックスからなることが望ましい。
【0034】
また、絶縁基体4の表面(図1によれば側面)に搭載される光素子3は、光線路10から出射される光信号を効率よく受信する位置に配置される。また、実装基板5はその下面に形成したメタライズ金属層等を介して半田および/または有機樹脂により底板2の載置部2aに接合される。
【0035】
(他の形態)
なお、図1によれば、底板2、枠体7および蓋体9は別体として形成したが、本発明はこれに限定されるものではなく、底板と枠体、また枠体と蓋体が一体物として形成されていてもよい。
【0036】
また、図1によれば、光線路10を固定する固定部材11が枠体7の側面に接着された構造であるが、固定部材自体が枠体7の側壁に貫通して形成されていてもよい。
【0037】
さらに、図1では、光線路10から出射された光信号を受光する受光素子である光素子3のみが搭載されているが、光素子が複数個搭載されていてもよく、また、逆に光線路に信号を発する発光素子が搭載されていてもよい。なお、本発明によれば、光信号を電気信号に変換する場合に特に有効であるために、光素子として、光線路から出射される信号を受光する受光素子を具備することが望ましい。
【0038】
【実施例】
まず、鉄−ニッケル−コバルト合金からなり、外表面にニッケルメッキ膜および金メッキ膜を形成した底板、枠体、蓋体、固定部材を準備した。
【0039】
一方、アルミナ原料粉末に焼結助剤を添加し、かつ適当な有機バインダや溶剤等を添加混合してスラリーを作製し、このスラリーを用いてドクターブレード法によってグリーンシートを形成し、該グリーンシートの所定位置にスクリーン印刷法によって、モリブデン(Mo)−マンガン(Mn)およびタングステン(W)を主成分とするメタライズペーストを用いて所定の配線層を塗布し、これを複数枚積層した後、1600℃で焼成して光素子を実装する絶縁基板を作製した。
【0040】
他方、上記グリーンシートにスクリーン印刷法により焼成後の幅が0.5mmとなる信号配線層をなす導体層を形成して第1のグリーンシートを作製し、また、他のグリーンシートの表面にグランド層をなす導体層を形成した後、このグリーンシートに切り欠きを形成してコの字状とした第2のグリーンシートを作製した。さらに、上記グリーンシートを所定形状にカットして第2の誘電体をなす第3のグリーンシートを作製した。そして、第2のグリーンシート−第1のグリーンシート−第3のグリーンシートの順に積層して1600℃で焼成することにより、図2の入出力端子を作製した。
【0041】
なお、上記切り欠き(空洞部)の焼成後の形状は、図2に示す形状とし、その具体的な寸法は、第1の誘電体の幅(w3)3mm、長さ3.5mm、第2の誘電体の長さ1.5mm、第2の誘電体の幅については第1の誘電体の幅(w3)と同じとして、第1の誘電体の信号配線層の両端部の露出長さをそれぞれ1.0mmとした。また、空隙部の形状は、幅(w1)1.5mm、長さ1.0mmを一定として、第1の誘電体全体の厚み(t1)および空隙部の厚み(t2)を表1に示すように変えた入出力端子を作製した。また、焼成後のアルミナセラミックスの誘電率は10であった。
【0042】
次に、上記底板の表面に銀ロウによって枠体を接合し、該枠体の側壁の所定位置にドリルまたはパンチングメタルによって2mmφの貫通孔を形成した。そして、該貫通孔形成部の側面に固定部材を銀ロウによって接合するとともに、前記入出力端子を枠体の他の側壁に形成した貫通孔内に配設して銀ロウにより接合した。また、前記底板の所定位置に上記絶縁基体を半田によって接合した。
【0043】
そして、前記絶縁基体と前記入出力端子の信号配線層とを金からなるワイヤボンディングにて接続するとともに、該信号配線層にAg−Cu半田を介して鉄−ニッケル−コバルト合金からなり、外表面にニッケルメッキ膜および金メッキ膜を形成したリード端子を接合した。
【0044】
さらに、前記絶縁基体側面の所定位置に受光用の光半導体素子を実装した後、枠体の上面にシーム接合により蓋体を接合した。また、前記固定部材の貫通孔内に蒸着法によって先端付近の外周面にTaN膜−Niメッキ膜−Auメッキ膜を順次被着形成した光ファイバを挿入し、半田によって光ファイバと固定部材とを接合、固定することにより、光半導体素子収納用パッケージを作製した。
【0045】
得られた光パッケージについて、光ファイバから信号を入力し、光電変換パルスパターン測定機によって立ち上がり時間を測定し、空隙を形成しない試料No.1の立ち上がり値を100として、各形状における立ち上がり値(Tr値)の比(Tr比)を算出した。また、誘電体の誘電率(ε=10)、第1の誘電体の厚み(t1)、空隙部の厚み(t2)、信号配線層の幅(0.5mm)、空隙部の幅(w1=1.5mm)の形状からシュミレーションによって空隙部を加味した第1の誘電体の実効誘電率を算出した。結果は表1に示した。
【0046】
【表1】
【0047】
表1の結果から明らかなように、空隙部を形成しない試料No.1、7に比較して空隙部を形成した試料No.2〜6ではいずれも実効誘電率が低下し、Tr比が100よりも小さくなる、すなわち立ち上がり時間が短縮できることを確認した。
【0048】
【発明の効果】
本発明の光半導体収納用パッケージによれば、該入出力端子の信号配線層が露出した部分の直下に位置する誘電体に空隙部を形成することによって、信号配線層にて発生する容量成分を低減でき、パッケージ全体としての容量成分を低減する結果、光−電気信号の変換速度を向上して、光−電気信号を高速に、かつ円滑に授受することができる。
【0049】
【図面の簡単な説明】
【図1】本発明の光半導体素子収納用パッケージの一例を示す概略断面図である。
【図2】図1の光半導体素子収納用パッケージの入出力端子の構造を説明するための斜視図である。
【図3】従来の光半導体素子収納用パッケージの概略断面図である。
【符号の説明】
1・・・光半導体素子収納用パッケージ(光パッケージ)
2・・・底板
2a・・実装基板搭載部
3・・・光半導体素子(光素子)
4・・・絶縁基体
5・・・実装基板
7・・・枠体
7a、7b・・貫通孔
9・・・蓋体
10・・光信号の伝送線路(光線路)
11・・固定部材
11a・・貫通孔
13・・接合部材
15・・ワイヤボンディング
16・・第1の誘電体
17・・第2の誘電体
18・・信号配線層
18a・・露出部
20・・リード端子
22・・グランド層
24・・入出力端子
26・・空隙部[0001]
[Technical field to which the invention belongs]
The present invention relates to an optical semiconductor element housing package for housing an optical semiconductor element, and more particularly to improvement of an input / output terminal for inputting / outputting a signal from the package.
[0002]
[Prior art]
2. Description of the Related Art In recent years, an optical semiconductor storage package (hereinafter referred to as an optical package) in which various optical semiconductor elements used in the optical communication field or the like are attracting attention.
As shown in the schematic cross-sectional view of FIG. 3, the general structure of such an optical package is that an optical semiconductor element (hereinafter abbreviated as an optical element) 32 is mounted on the surface of an
[0003]
A through
[0004]
On the other hand, the signal received by the
[0005]
Further, the structure of the input /
[0006]
[Problems to be solved by the invention]
In the optical semiconductor element housing package, it is necessary to reduce the capacitance (C) component generated in the package in order to increase the photoelectric conversion efficiency processed in the optical semiconductor element and the connection circuit connected thereto. However, in the conventional package for housing an optical semiconductor element described above, the capacitance component generated in the package is large, and in particular, the signal of the feed-through portion having a long line length formed so as to penetrate the side wall of the frame body described above. Since a large capacitance is generated in the wiring layer portion, there has been a problem that the signal processing capability is lowered because the photoelectric-electric conversion speed is reduced.
[0007]
The present invention has been made to solve the above-described problems, and an object of the present invention is to improve the optical-electrical signal conversion speed and to transmit and receive optical-electrical signals at high speed and smoothly. The object is to provide a package for housing semiconductor elements.
[0008]
[Means for Solving the Problems]
As a result of investigating the structure of the input / output terminal, the inventors have formed a void in the dielectric located immediately below the exposed portion of the signal wiring layer of the input / output terminal. Capacitance components generated in the signal wiring layer can be reduced, and as a result of reducing the capacitance components of the entire package, the optical-electrical signal conversion speed is improved, and optical-electrical signals are exchanged at high speed and smoothly. I found out that I can do it.
[0009]
That is, the optical semiconductor element storage package of the present invention includes a bottom plate having a mounting portion on which an optical semiconductor element is mounted on a top surface, and a frame attached to the bottom plate surface so as to surround the optical semiconductor element mounting portion. , Formed through the side wall of the frame body, or attached to a through hole provided in the side wall of the frame body, and having a through hole for inserting an optical signal transmission line therein A cylindrical fixing member; a first dielectric formed through the frame and having a signal wiring layer electrically connected to the optical semiconductor element on the surface; and the first dielectric A second dielectric layer disposed between the first dielectric body and the frame body, the second dielectric layer being joined to the first dielectric body with the signal wiring layer interposed therebetween so that both ends of the signal wiring layer are exposed. body and the first dielectric said signal ground wiring layer and the formed surface is formed on the opposite side of Input and output terminals, comprising: a layer, and is attached to the upper surface of the frame, an optical semiconductor element storage package having a, a lid body for sealing the optical semiconductor element hermetically, said first A void portion is formed immediately below the exposed portion of the signal wiring layer of the dielectric 1.
[0010]
Here, the effective dielectric constant of the signal wiring layer immediately above the gap is 8 or less, and the thickness (t 2 ) of the gap relative to the thickness (t 1 ) of the entire first dielectric. The ratio (t 2 / t 1 ) is 0.1 or more, the thickness (t 1 ) of the entire first dielectric is 0.25 to 1 mm, and the width (w 2 ) of the signal wiring layer It is desirable that the ratio (w 1 / w 2 ) of the width (w 1 ) of the voids to be 2.5 or more.
[0011]
DETAILED DESCRIPTION OF THE INVENTION
An example of a package for housing an optical semiconductor element (hereinafter abbreviated as an optical package) of the present invention will be described with reference to FIG. 1 which is a schematic sectional view thereof and FIG. 2 which is a schematic perspective view of input / output terminals.
[0012]
According to the optical package 1 of FIG. 1, a metal is disposed on the upper surface of the bottom plate 2 so as to surround a mounting portion 2 a for mounting a mounting substrate 5 including an insulating base 4 on which an optical semiconductor element 3 is mounted. A made frame 7 is attached and fixed to the surface of the bottom plate 2 via a connection member such as welding or soldering. Further, a lid 9 for hermetically sealing an optical semiconductor element (hereinafter abbreviated as an optical element) 3 is disposed on the upper surface of the frame 7. The element 3 is hermetically sealed.
[0013]
Further, a
[0014]
And it arrange | positions so that the optical element 3 may receive the optical signal output from the front-end | tip of the
[0015]
On the other hand, the optical element 3 is formed through a side wall of the frame body 7 via a wiring circuit (not shown) formed on the mounting substrate 5 and
[0016]
The
[0017]
Further, the
[0018]
(Gap) According to the present invention, in the input /
T = 2.19CR
(However, T: rising value indicating light receiving sensitivity (efficiency value for converting optical signal to electric signal), C: capacitance of package (whole wiring + optical element), R: resistance value of (whole wiring + optical element)) It is possible to improve the optical-electrical signal conversion speed indicated by the above, and to exchange the optical-electrical signal at high speed and smoothly.
[0019]
Here, the shape of the
[0020]
Further, the thickness (height) of the
[0021]
On the other hand, the width (w 1 ) of the
[0022]
Furthermore, the width (w 1 ) of the
[0023]
Further, the length (d) of the
[0024]
Further, by forming the
[0025]
On the other hand, the bottom plate 2 functions as a support member for supporting the mounting substrate 4 on which the optical element 3 is mounted, and the material thereof is iron (Fe) -nickel (Ni) -cobalt (Co) alloy, copper (Cu) -tungsten. (W) It consists of metal materials, such as an alloy, aluminum, Cu-Mo, Cu, or ceramics. The frame body 7 and the lid body 9 are made of a metal that approximates the thermal expansion coefficient of the bottom plate 2, for example, a metal material such as iron (Fe) -nickel (Ni) -cobalt (Co) alloy, or ceramics. 3 is hermetically sealed, and heat generated in the optical element 3 and the like is radiated to the outside.
[0026]
The bottom plate 2, the frame body 7, the lid body 9, and the
[0027]
The space between the bottom plate 2 and the frame body 7 and between the frame body 7 and the lid body 9 is Pb-based, Pb-Sn-based, gold (Au) -tin (Sn) alloy, Ag-Cu-based, Au -Joined by a low melting point brazing material such as Ge-based solder or by welding such as a seam welding method. When the bottom plate 2, the frame body 7, and the lid body 9 are made of ceramics, they are joined by forming metallization on the surface of the ceramics.
[0028]
The fixing
[0029]
Further, the
[0030]
In addition, the
[0031]
Further, the
[0032]
Further, Ni, Cu, Au are provided on the surfaces of the
[0033]
Further, the insulating substrate 4 can be made of ceramics such as alumina (Al 2 O 3 ), aluminum nitride (AlN), cordierite, mullite, quartz, glass ceramics, and resins such as Teflon. It is desirable to be made of ceramics in terms of bondability and strength to the bottom plate 2 and the frame body 7, and in terms of thermal expansion characteristics, the difference in thermal expansion coefficient at 40 to 400 ° C. with respect to the frame body 7 is 10 × 10. It is desirable to be made of ceramics at -6 / ° C or less.
[0034]
Further, the optical element 3 mounted on the surface (side surface according to FIG. 1) of the insulating substrate 4 is disposed at a position where the optical signal emitted from the
[0035]
(Other forms)
According to FIG. 1, the bottom plate 2, the frame body 7 and the lid body 9 are formed as separate bodies. However, the present invention is not limited to this, and the bottom plate and the frame body, or the frame body and the lid body. It may be formed as a single piece.
[0036]
Further, according to FIG. 1, the fixing
[0037]
Further, in FIG. 1, only the optical element 3 which is a light receiving element for receiving the optical signal emitted from the
[0038]
【Example】
First, a bottom plate, a frame, a lid, and a fixing member made of an iron-nickel-cobalt alloy and having a nickel plating film and a gold plating film formed on the outer surface were prepared.
[0039]
On the other hand, a sintering aid is added to the alumina raw material powder, and an appropriate organic binder or solvent is added and mixed to prepare a slurry, and a green sheet is formed by the doctor blade method using the slurry. After applying a predetermined wiring layer to the predetermined position by a screen printing method using a metallized paste mainly composed of molybdenum (Mo) -manganese (Mn) and tungsten (W), and laminating a plurality of these, 1600 An insulating substrate on which an optical element was mounted was manufactured by baking at a temperature of 0 ° C.
[0040]
On the other hand, a conductor layer forming a signal wiring layer having a width of 0.5 mm after firing is formed on the green sheet by a screen printing method to produce a first green sheet, and a ground layer is formed on the surface of another green sheet. After forming the conductor layer constituting the layer, a second green sheet having a U-shape was produced by forming a notch in the green sheet. Further, the green sheet was cut into a predetermined shape to produce a third green sheet forming a second dielectric. Then, the second green sheet-first green sheet-third green sheet were laminated in this order and fired at 1600 [deg.] C. to produce the input / output terminal of FIG.
[0041]
Note that the shape of the cutout (cavity portion) after firing is the shape shown in FIG. 2, and the specific dimensions are the width (w 3 ) of the first dielectric, 3 mm, the length of 3.5 mm, The length of the second dielectric is 1.5 mm, and the width of the second dielectric is the same as the width (w 3 ) of the first dielectric, and the exposed length of both ends of the signal wiring layer of the first dielectric Each thickness was 1.0 mm. Further, the shape of the void portion is set such that the width (w 1 ) is 1.5 mm and the length is 1.0 mm, and the thickness of the first dielectric (t 1 ) and the thickness of the void portion (t 2 ) are shown in Table 1. The input / output terminals changed as shown in FIG. The dielectric constant of the alumina ceramic after firing was 10.
[0042]
Next, a frame was joined to the surface of the bottom plate with silver solder, and a 2 mmφ through-hole was formed at a predetermined position on the side wall of the frame with a drill or punching metal. Then, the fixing member was joined to the side surface of the through hole forming portion by silver brazing, and the input / output terminal was disposed in the through hole formed on the other side wall of the frame body and joined by silver brazing. Further, the insulating base was joined to a predetermined position of the bottom plate with solder.
[0043]
The insulating base and the signal wiring layer of the input / output terminal are connected by wire bonding made of gold, and the signal wiring layer is made of an iron-nickel-cobalt alloy via an Ag-Cu solder, and has an outer surface. A lead terminal on which a nickel plating film and a gold plating film were formed was joined to the substrate.
[0044]
Furthermore, after the light receiving optical semiconductor element was mounted at a predetermined position on the side surface of the insulating base, a lid was joined to the upper surface of the frame by seam joining. Further, an optical fiber in which a TaN film, a Ni plating film, and an Au plating film are sequentially deposited on the outer peripheral surface near the tip is inserted into the through hole of the fixing member by vapor deposition, and the optical fiber and the fixing member are connected by solder. By bonding and fixing, an optical semiconductor element housing package was produced.
[0045]
With respect to the obtained optical package, a signal was input from an optical fiber, the rise time was measured by a photoelectric conversion pulse pattern measuring machine, and a sample no. The ratio (Tr ratio) of the rising value (Tr value) in each shape was calculated with the rising value of 1 as 100. Further, the dielectric constant of the dielectric (ε = 10), the thickness of the first dielectric (t 1 ), the thickness of the gap (t 2 ), the width of the signal wiring layer (0.5 mm), the width of the gap ( From the shape of w 1 = 1.5 mm), the effective dielectric constant of the first dielectric material including the void portion was calculated by simulation. The results are shown in Table 1.
[0046]
[Table 1]
[0047]
As is clear from the results in Table 1, the sample No. In comparison with Samples 1 and 7, Sample No. 2 to 6, it was confirmed that the effective dielectric constant decreased and the Tr ratio was smaller than 100, that is, the rise time could be shortened.
[0048]
【The invention's effect】
According to the optical semiconductor storage package of the present invention, a capacitance component generated in the signal wiring layer is formed by forming a gap in the dielectric located immediately below the portion where the signal wiring layer of the input / output terminal is exposed. As a result of reducing the capacitance component of the entire package, the optical-electrical signal conversion speed can be improved, and the optical-electrical signal can be transmitted and received smoothly at high speed.
[0049]
[Brief description of the drawings]
FIG. 1 is a schematic cross-sectional view showing an example of a package for housing an optical semiconductor element of the present invention.
2 is a perspective view for explaining a structure of input / output terminals of the optical semiconductor element housing package of FIG. 1; FIG.
FIG. 3 is a schematic cross-sectional view of a conventional package for housing an optical semiconductor element.
[Explanation of symbols]
1. Optical semiconductor element storage package (optical package)
2... Bottom plate 2a .. Mounting substrate mounting portion 3... Optical semiconductor element (optical element)
DESCRIPTION OF SYMBOLS 4 ... Insulation base | substrate 5 ... Mounting board 7 ...
11. .. fixing member 11a .. through
Claims (5)
前記光半導体素子搭載部を囲むように前記底板表面に取着される枠体と、
該枠体の側壁を貫通して形成されるか、または該枠体の側壁に配設された貫通孔に取着され、かつ内部に光信号の伝送線路を挿入するための貫通孔を有する筒状の固定部材と、
前記枠体を貫通して形成され、かつ表面に前記光半導体素子と電気的に接続される信号配線層を形成した第1の誘電体と、該第1の誘電体の信号配線層の両端が露出するように前記信号配線層を挟んで前記第1の誘電体と接合され、該第1の誘電体と前記枠体との間に配設される第2の誘電体と、前記第1の誘電体の前記信号配線層を形成した面と反対側の面に形成されたグランド層と、を備えた入出力端子と、
前記枠体の上面に取着され、前記光半導体素子を気密に封止する蓋体と、を具備する光半導体素子収納用パッケージであって、
前記第1の誘電体の前記信号配線層の露出部の直下に空隙部を形成したことを特徴とする光半導体素子収納用パッケージ。A bottom plate having a mounting portion on which an optical semiconductor element is mounted;
A frame attached to the bottom plate surface so as to surround the optical semiconductor element mounting portion;
A cylinder formed through the side wall of the frame or attached to a through-hole disposed in the side wall of the frame and having a through-hole for inserting an optical signal transmission line therein A fixing member having a shape;
A first dielectric formed through the frame and having a signal wiring layer electrically connected to the optical semiconductor element on the surface; and both ends of the signal wiring layer of the first dielectric across the signal wiring layer to expose is joined to the first dielectric, a second dielectric disposed between the frame member and the first dielectric, the first An input / output terminal comprising a ground layer formed on a surface opposite to the surface on which the signal wiring layer of the dielectric is formed ;
An optical semiconductor element storage package comprising: a lid attached to an upper surface of the frame body and hermetically sealing the optical semiconductor element;
A package for housing an optical semiconductor element, wherein a gap is formed immediately below the exposed portion of the signal wiring layer of the first dielectric.
請求項1記載の光半導体素子収納用パッケージ。2. The optical semiconductor element housing package according to claim 1, wherein an effective dielectric constant of the first dielectric material including the gap is 8 or less.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000396304A JP4771588B2 (en) | 2000-12-26 | 2000-12-26 | Optical semiconductor element storage package |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000396304A JP4771588B2 (en) | 2000-12-26 | 2000-12-26 | Optical semiconductor element storage package |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002198543A JP2002198543A (en) | 2002-07-12 |
JP4771588B2 true JP4771588B2 (en) | 2011-09-14 |
Family
ID=18861618
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000396304A Expired - Fee Related JP4771588B2 (en) | 2000-12-26 | 2000-12-26 | Optical semiconductor element storage package |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4771588B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5334746B2 (en) * | 2009-08-19 | 2013-11-06 | 京セラ株式会社 | Device storage package and mounting structure |
JP5472185B2 (en) | 2011-03-31 | 2014-04-16 | 住友大阪セメント株式会社 | Optical device sealing structure and optical device manufacturing method |
US9538637B2 (en) * | 2011-06-29 | 2017-01-03 | Finisar Corporation | Multichannel RF feedthroughs |
WO2019160065A1 (en) * | 2018-02-14 | 2019-08-22 | 古河電気工業株式会社 | Lid and semiconductor laser module |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5404006A (en) * | 1993-02-22 | 1995-04-04 | Hughes Aircraft Company | High power capacity optical receiver apparatus and method employing distributed photodetectors |
JPH0794662A (en) * | 1993-09-24 | 1995-04-07 | Sumitomo Electric Ind Ltd | Lead frame |
JPH0983083A (en) * | 1995-09-19 | 1997-03-28 | Fujitsu Ltd | Semiconductor module |
JPH09148675A (en) * | 1995-11-21 | 1997-06-06 | Oki Electric Ind Co Ltd | Mounting structure of optical module |
JP4122577B2 (en) * | 1998-07-06 | 2008-07-23 | 沖電気工業株式会社 | Optical module mounting structure |
JP2000353846A (en) * | 1999-06-11 | 2000-12-19 | Toshiba Electronic Engineering Corp | Stem-type semiconductor laser |
JP2002141596A (en) * | 2000-10-31 | 2002-05-17 | Kyocera Corp | Package for containing optical semiconductor element |
-
2000
- 2000-12-26 JP JP2000396304A patent/JP4771588B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002198543A (en) | 2002-07-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4771588B2 (en) | Optical semiconductor element storage package | |
JP4789636B2 (en) | Semiconductor element storage package and semiconductor device | |
JP7350902B2 (en) | Insulating substrates, semiconductor packages and semiconductor devices | |
JP7145311B2 (en) | Wiring substrates, packages for electronic components, and electronic devices | |
JP4373831B2 (en) | Electronic component storage package and electronic device | |
JP4522010B2 (en) | I / O terminal and semiconductor element storage package and semiconductor device | |
JP3987649B2 (en) | Package for storing semiconductor elements | |
JP3810334B2 (en) | Semiconductor element storage package and semiconductor device | |
JP3598059B2 (en) | Package for storing semiconductor elements | |
JP3615697B2 (en) | Package for storing semiconductor elements | |
JP4210207B2 (en) | High frequency wiring board | |
JP3612292B2 (en) | Semiconductor element storage package and semiconductor device | |
JP3881606B2 (en) | Semiconductor element storage package and semiconductor device | |
JP2002141596A (en) | Package for containing optical semiconductor element | |
JP3495247B2 (en) | Electronic component storage container | |
JP3628254B2 (en) | Package for storing semiconductor elements | |
JP2004228532A (en) | Input/output terminal, semiconductor element housing package, and semiconductor device | |
JP2001102472A (en) | Package for semiconductor element | |
JP3670523B2 (en) | Optical semiconductor element storage package | |
JP3638547B2 (en) | Package for storing semiconductor elements | |
JP3464136B2 (en) | Electronic component storage package | |
JP4000093B2 (en) | Input / output terminal, manufacturing method of input / output terminal, package for storing semiconductor element using input / output terminal, and semiconductor device | |
JP4206321B2 (en) | Semiconductor element storage package and semiconductor device | |
JP4497762B2 (en) | Optical semiconductor element storage package and optical semiconductor device | |
JP3462072B2 (en) | Electronic component storage container |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070912 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100409 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100511 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100709 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110524 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110621 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140701 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4771588 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |