JP4766006B2 - Analog input circuit for digital protective relay - Google Patents
Analog input circuit for digital protective relay Download PDFInfo
- Publication number
- JP4766006B2 JP4766006B2 JP2007156685A JP2007156685A JP4766006B2 JP 4766006 B2 JP4766006 B2 JP 4766006B2 JP 2007156685 A JP2007156685 A JP 2007156685A JP 2007156685 A JP2007156685 A JP 2007156685A JP 4766006 B2 JP4766006 B2 JP 4766006B2
- Authority
- JP
- Japan
- Prior art keywords
- analog
- digital
- information
- circuit
- input circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Emergency Protection Circuit Devices (AREA)
Description
本発明は、アナログ入力回路を二重化したディジタル保護継電装置のアナログ入力回路に関するものである。 The present invention relates to an analog input circuit of a digital protection relay device in which an analog input circuit is duplicated.
高信頼度の要求が高いディジタル保護継電装置（以下ＤＲｙと称す）では、回路を最大限二重化して１つの部品故障ではミストリップ出力を送出しないように構成されている。図３は従来の１例を示すＤＲｙのアナログ入力回路を二重化した回路構成図である。 A digital protection relay device (hereinafter referred to as DRy) that requires high reliability is configured so that the circuit is doubled as much as possible so that a mistrip output is not transmitted when one component fails. FIG. 3 is a circuit configuration diagram in which a DRy analog input circuit showing a conventional example is duplicated.
この図３において、系統の電流電圧情報信号を補助変成器ＡＶＣＴにより得、その２次出力情報信号はアナログフィルタＡＦ１，ＡＦ２の第１、第２入力端に入力される。アナログフィルタＡＦ１，ＡＦ２からのアナログ情報信号はアナログ・ディジタルコンバータＡＤ１，ＡＤ２でディジタル情報信号に変換されて中央演算装置ＣＰＵ１，ＣＰＵ２に入力されて演算される。 In FIG. 3, a system current-voltage information signal is obtained by an auxiliary transformer AVCT, and the secondary output information signal is input to the first and second input terminals of the analog filters AF1 and AF2. The analog information signals from the analog filters AF1 and AF2 are converted into digital information signals by the analog / digital converters AD1 and AD2, and input to the central processing units CPU1 and CPU2 for calculation.
図中、ＣＶ１は定電圧回路、Ｐは主電源、ＧＮＤは接地、Ｖは電圧を示し、定電圧回路ＣＶ１の定電圧Ｖ１はアナログフィルタＡＦ１，ＡＦ２の第２入力端に供給される。 In the figure, CV1 is a constant voltage circuit, P is a main power supply, GND is grounded, V is a voltage, and the constant voltage V1 of the constant voltage circuit CV1 is supplied to the second input terminals of the analog filters AF1 and AF2.
上記のように構成されたアナログ入力回路における補助変成器ＡＶＣＴについての受動部品における信頼性は高い。また、主電源Ｐについては、電源異常時には図示しない電源監視回路によって中央演算装置ＣＰＵにリセットがかかるため、ミストリップにつながる確率は少ないことを考慮し、更に両者のコストや実装性も勘案して二重化されていない。さらに、アナログフィルタＡＦ１，ＡＦ２の中点電位を創出する定電圧回路ＣＶ１は、電子能動部品を使った回路で二重化したい回路であるが、次に示す理由で二重化することができない。 The reliability in the passive component of the auxiliary transformer AVCT in the analog input circuit configured as described above is high. For the main power supply P, the power supply monitoring circuit (not shown) resets the central processing unit CPU when the power supply is abnormal, so that the probability of being connected to mistrips is low, and the cost and mountability of both are taken into consideration. Not duplicated. Furthermore, the constant voltage circuit CV1 that creates the midpoint potential of the analog filters AF1 and AF2 is a circuit that is to be duplicated by a circuit using electronic active components, but cannot be duplicated for the following reason.
これは、図４に示す様に定電圧回路ＣＶ２を付加（図示波線）して二重化すると、電圧Ｖ１とＶ２間の電位差（どんなに精度よく製作しても電位差は生じる）によって、Ｖ１−Ｖ２間に横流が発生し定電圧回路が破壊されてしまうためである。
図３に示したアナログ入力回路には、下記のような問題点がある。 The analog input circuit shown in FIG. 3 has the following problems.
定電圧回路については、電子能動部品を使った回路で様々な故障モードがあり、かつ故障確率は受動部品回路に比べてかなり高い。更にこの回路の故障時にはアナログ回路は二重化しているが、定電圧回路は共用しているため、アナログ・ディジタルコンバータＡＤ１，ＡＤ２出力値それぞれに大きく影響するので、二重化されたＣＰＵから同時にトリップ信号が出されてミストリップになる恐れがある。 As for the constant voltage circuit, there are various failure modes in the circuit using the electronic active component, and the failure probability is considerably higher than that of the passive component circuit. Furthermore, when this circuit fails, the analog circuit is duplicated, but the constant voltage circuit is shared, so the output values of the analog / digital converters AD1 and AD2 are greatly affected. There is a risk of being misstriped.
なお、同じ単一回路である主電源Ｐの出力電圧が図示しない電源監視回路で検出可能な程度に大きく変化した場合は、図示しない電源監視回路出力で直ちに中央演算装置ＣＰＵ１，ＣＰＵ２共にリセットがかかるため、たとえアナログ・ディジタルコンバータＡＤ１，ＡＤ２出力値それぞれに影響があってもミストリップになる恐れはまずない。 If the output voltage of the main power source P, which is the same single circuit, changes so much that it can be detected by a power monitoring circuit (not shown), both the central processing units CPU1 and CPU2 are immediately reset by the power monitoring circuit output (not shown). Therefore, even if the output values of the analog / digital converters AD1 and AD2 are affected, there is almost no risk of mistripping.
次にアナログフィルタＡＦ１，ＡＦ２における中点電位の必要性について述べるに、２電源（±電源）方式のアナログ・ディジタルコンバータの二重化を考えるとコストが嵩むことは大きな問題となる。 Next, the necessity of the midpoint potential in the analog filters AF1 and AF2 will be described. Considering the duplication of the dual power supply (± power supply) type analog / digital converter, the increase in cost is a big problem.
また、ＤＲｙでＡＣ入力（正負の両極性を持つ）を１電源方式のアナログ・ディジタルコンバータで取り込むためには、図３、図４に示すようにアナログ・ディジタルコンバータ電源電圧の中点電位を基準電位とし、ＡＣ入力をこの基準電位に重畳する形で取り込む必要がある。ところが、この中点電位の創出回路を二重化すると前述したように横流が流れるために、二重化できない。このため、回路の信頼性の確保とコストの両立が難しくなる問題がある。 Also, in order to capture an AC input (having both positive and negative polarities) with DRy with a single power supply type analog / digital converter, the midpoint potential of the analog / digital converter power supply voltage is used as a reference, as shown in FIGS. It is necessary to capture the AC input in a form superimposed on this reference potential. However, if this midpoint potential generating circuit is duplicated, a cross current flows as described above, so that it cannot be duplicated. For this reason, there is a problem that it is difficult to ensure both circuit reliability and cost.
本発明は、上記の事情に鑑みてなされたもので、定電圧回路を二重化しても横流が発生することなく、また定電圧回路の故障でミストリップ信号が送出されないようにし、安価かつ信頼度の高い回路構成としたディジタル保護継電装置のアナログ入力回路を提供することを課題とする。 The present invention has been made in view of the above circumstances, so that even if the constant voltage circuit is duplicated, no cross current is generated, and no mistrip signal is sent out due to a failure of the constant voltage circuit. An object of the present invention is to provide an analog input circuit of a digital protection relay device having a high circuit configuration.
本発明は、上記の課題を達成するために、系統の電流電圧情報を検出し、演算してディジタル保護継電装置に入力するアナログ入力回路において、電流電圧情報を取り込む補助変成器と、この補助変成器で取り込まれたアナログ情報を処理する第１、第２のアナログフィルタと、これら第１、第２のアナログフィルタからのアナログ情報をディジタル情報に変換して出力する第１、第２のアナログ・ディジタルコンバータと、出力されたディジタル情報を電気的に絶縁して出力する第１、第２の絶縁素子と、第１、第２の絶縁素子からの出力情報をそれぞれ演算する第１、第２の中央演算装置と、前記第１、第２のアナログフィルタとアナログ・ディジタルコンバータに動作供給電力を与える第１、第２の定電圧回路と、前記第１、第２の中央演算装置と定電圧回路に電力を供給し、第１、第２のアナログフィルタとアナログ・ディジタルコンバータの接地線とは電気的に分離された接地線を有する主電源とを備えたことを特徴とする。 In order to achieve the above object, the present invention provides an auxiliary transformer that captures current / voltage information in an analog input circuit that detects, calculates, and inputs the current / voltage information of the system and inputs the information to the digital protection relay device. First and second analog filters that process the analog information captured by the transformer, and first and second analog filters that convert the analog information from the first and second analog filters into digital information and output the digital information A digital converter, first and second insulating elements that electrically output and output the output digital information, and first and second that calculate output information from the first and second insulating elements, respectively. A central processing unit, first and second constant voltage circuits for supplying operation power to the first and second analog filters and the analog / digital converter, and the first and second mediums A power supply is provided for supplying power to the arithmetic unit and the constant voltage circuit, and having a main power source having a ground line electrically separated from the ground lines of the first and second analog filters and the analog / digital converter. To do.
また、本発明は、前記第１、第２の中央演算装置にだけ動作供給電力を与える主電源とを有し、主電源と第１、第２定電圧回路とは正、負極とも電気的に分離されていることを特徴とする。 The present invention further includes a main power supply that provides operation supply power only to the first and second central processing units, and the main power supply and the first and second constant voltage circuits are electrically both positive and negative. It is characterized by being separated.
本発明によれば、安価な単電源式のアナログ・ディジタルコンバータを使用して、補助変成器が共通のディジタル保護継電装置のアナログ入力回路の完全二重化を可能とし、かつ、回路を二重化しても横流の発生を無くし、高信頼度のディジタル保護継電装置が低価格で実現できる。 According to the present invention, using an inexpensive single power supply type analog-digital converter, the auxiliary transformer can make the analog input circuit of the common digital protection relay device fully duplexed, and the circuit can be duplexed. However, the generation of cross current can be eliminated and a highly reliable digital protective relay device can be realized at a low price.
また、本発明によれば、ミストリップ信号が送出されないようにしたため、ディジタル保護継電装置の信頼度の向上を図ることができる。 In addition, according to the present invention, since the mistrip signal is not transmitted, the reliability of the digital protection relay device can be improved.
さらに、主電源を使ってＡＣ入力のＣＯＭ電位を基準にした±電源を製作できるので、電源のコストも下げることができる。 Furthermore, since the ± power supply based on the AC potential of the AC input can be manufactured using the main power supply, the cost of the power supply can be reduced.
さらにまた、アナログ入力回路の電源が主電源と絶縁された元電源から作成されるので、ＣＰＵ電源のＧＮＤ（接地）とＡＣ入力のＣＯＭを接続する必要がない。主電源の他にアナログ入力回路用電源が２組必要となるために、電源コストは高くなるが、アナログ入力回路電源とＣＰＵ回路の電源が完全に絶縁されるので、ＡＣ入力側から侵入してくるノイズのＣＰＵ回路への影響は小さくなる利点がある。 Furthermore, since the power source of the analog input circuit is created from the main power source insulated from the main power source, it is not necessary to connect the GND (ground) of the CPU power source and the AC input COM. Since two sets of power supplies for the analog input circuit are required in addition to the main power supply, the power supply cost is high, but the analog input circuit power supply and the power supply for the CPU circuit are completely insulated. There is an advantage that the influence of the coming noise on the CPU circuit is reduced.
以下本発明の実施の形態を図面に基づいて説明するに、図３との関連を明確にするために、同じ機能要素には同じ符号又は記号を付してその詳細な説明を省略する。 In the following, embodiments of the present invention will be described with reference to the drawings. In order to clarify the relationship with FIG. 3, the same functional elements are denoted by the same reference numerals or symbols, and detailed description thereof will be omitted.
図１は実施の形態１を示すＤＲｙのアナログ入力回路を二重化した回路構成図で、図１において、系統からの電流電圧情報信号（ＡＣ入力）は、補助変成器ａｖｃｔを介してアナログフィルタａｆ１，ａｆ２の第１、第２入力端に供給される。アナログフィルタａｆ１，ａｆ２からのアナログ情報信号はアナログ・ディジタルコンバータＡＤ１，ＡＤ２でディジタル情報信号に変換されて、フォトカプラＰＣ１，ＰＣ２の入力のフォトダイオードに供給される。 FIG. 1 is a circuit configuration diagram in which the DRy analog input circuit according to the first embodiment is duplicated. In FIG. 1, a current voltage information signal (AC input) from the system is connected to an analog filter af1, via an auxiliary transformer avct. It is supplied to the first and second input terminals of af2. The analog information signals from the analog filters af1 and af2 are converted into digital information signals by the analog / digital converters AD1 and AD2, and supplied to the photodiodes input to the photocouplers PC1 and PC2.
フォトカプラＰＣ１，ＰＣ２は、フォトダイオードからの光信号をフォトトランジスタで受けて電気信号に変換する光絶縁素子から構成される。その光絶縁素子からの電気情報信号出力は、中央演算装置ＣＰＵ１，ＣＰＵ２に入力されて演算される。 The photocouplers PC1 and PC2 are composed of optical insulating elements that receive an optical signal from a photodiode by a phototransistor and convert it into an electrical signal. The electrical information signal output from the optical isolation element is input to the central processing units CPU1 and CPU2 and calculated.
中央演算装置ＣＰＵ１，ＣＰＵ２は主電源Ｐから電力が供給されるように正極母線Ｖと負極母線（接地）ＧＮＤ間に接続される。負極母線ＧＮＤとＡＣ入力のＣＯＭ電位となる線とを接続して、ＣＯＭ電位と負極母線ＧＮＤの接地電位とを同じ電位にする。Ｒ１，Ｒ２は抵抗である。 The central processing units CPU1 and CPU2 are connected between the positive bus V and the negative bus (ground) GND so that power is supplied from the main power supply P. The negative electrode bus GND is connected to the AC input COM potential line, so that the COM potential and the ground potential of the negative electrode bus GND are the same. R1 and R2 are resistors.
ＣＶ１，ＣＶ２は第１、第２の定電圧回路で、これら第１、第２の定電圧回路ＣＶ１，ＣＶ２は主電源Ｐの正極母線Ｖと負極母線（接地）ＧＮＤに接続され、第１、第２の定電圧回路ＣＶ１，ＣＶ２からは、両極性電圧（±Ｖ１，±Ｖ２）を送出する。 CV1 and CV2 are first and second constant voltage circuits, and these first and second constant voltage circuits CV1 and CV2 are connected to the positive bus V and the negative bus (ground) GND of the main power supply P, and the first, Bipolar voltages (± V1, ± V2) are sent from the second constant voltage circuits CV1, CV2.
そして、正極性電圧（＋Ｖ１，＋Ｖ２）は、アナログフィルタａｆ１，ａｆ２とアナログ・ディジタルコンバータＡＤ１，ＡＤ２への動作供給電圧として与えられ、負極性電圧（−Ｖ１，−Ｖ２）は、それらの接地電位を得るために接地線ＧＮＤ１，ＧＮＤ２に供給される。なお、接地線ＧＮＤ１，ＧＮＤ２の接地電位と、主電源Ｐの負極母線ＧＮＤの接地電位は、電気的に分離されている。 The positive voltage (+ V1, + V2) is supplied as an operation supply voltage to the analog filters af1, af2 and the analog / digital converters AD1, AD2, and the negative voltage (-V1, -V2) is a ground potential thereof. Is supplied to the ground lines GND1 and GND2. Note that the ground potentials of the ground lines GND1 and GND2 and the ground potential of the negative electrode bus GND of the main power supply P are electrically separated.
第１、第２の定電圧回路ＣＶ１，ＣＶ２は、アナログフィルタとアナログ・ディジタルコンバータの消費電流が小さいので、チャージポンプ方式による電源回路で構成できる。チャージポンプ方式とは、コンデンサの充放電の繰り返しを用い昇圧を行うもので、数個の小容量コンデンサで昇圧が可能なためコイルや大容量コンデンサ、ダイオード等を必要とするコイル式に比べ、一般的に小型且つ安価に製作でき、コイル式に比べ、大電流化が困難であるため小電流用として用いられる。 The first and second constant voltage circuits CV1 and CV2 can be constituted by a power supply circuit of a charge pump system because the consumption current of the analog filter and the analog / digital converter is small. The charge pump method boosts the voltage by repeatedly charging and discharging the capacitor. Since the voltage can be boosted with several small capacitors, it is more common than the coil type that requires a coil, large capacitor, diode, etc. Therefore, since it is difficult to increase the current compared with the coil type, it is used for a small current.
上記のように二重化したアナログ入力回路のアナログフィルタａｆ１，ａｆ２とアナログ・ディジタルコンバータＡＤ１，ＡＤ２の定電圧回路ＣＶ１，ＣＶ２の接地電位と、中央演算装置ＣＰＵ１，ＣＰＵ２の主電源Ｐの接地電位とを電気的に分離する構成としたので、定電圧回路ＣＶ１，ＣＶ２間での横流の発生はなくなる。 The ground potentials of the analog filters af1 and af2 of the analog input circuit duplexed as described above, the constant voltage circuits CV1 and CV2 of the analog / digital converters AD1 and AD2, and the ground potential of the main power supply P of the central processing units CPU1 and CPU2 Since it is configured to be electrically separated, no cross current is generated between the constant voltage circuits CV1 and CV2.
これにより、補助変成器が共通のＤＲｙのアナログ入力回路の完全二重化が実現可能となり、高信頼度のＤＲｙが簡単な回路構成により安価に製作できるようになる。また、主電源Ｐを使ってＡＣ入力のＣＯＭ電位を基準にした±電源を作成できるので、電源製作のコスト低減を図ることができる。 As a result, it becomes possible to realize complete duplexing of the analog input circuit of DRy that shares the auxiliary transformer, and highly reliable DRy can be manufactured at low cost with a simple circuit configuration. In addition, since the ± power supply based on the COM potential of the AC input can be created using the main power supply P, the cost of power supply production can be reduced.
図２は実施の形態２を示すＤＲｙのアナログ入力回路を二重化した回路構成図で、この図２の実施の形態２は、定電圧回路ＣＶ１，ＣＶ２に主電源Ｐから電力を供給しないで、個別に定電圧回路ＣＶ１，ＣＶ２を具備したものであり、また、実施の形態１のフォトカプラＰＣ１，ＰＣ２に代えて、トランスで絶縁しているディジタルアイソレータ等からなる第１、第２の絶縁インタフェースＩＳ１，ＩＳ２を使用して構成したものである。 FIG. 2 is a circuit configuration diagram in which the DRy analog input circuit showing the second embodiment is duplicated. In the second embodiment of FIG. 2, power is not supplied from the main power supply P to the constant voltage circuits CV1 and CV2. Are provided with constant voltage circuits CV1 and CV2, and in place of the photocouplers PC1 and PC2 of the first embodiment, first and second insulation interfaces IS1 comprising a digital isolator or the like insulated by a transformer. , IS2.
ディジタルアイソレータ等からなる第１、第２の絶縁インタフェースＩＳ１，ＩＳ２は、トランスで絶縁をとりながら１次入力側電圧を２次出力側電圧として伝えるものである。 The first and second insulation interfaces IS1 and IS2 formed of a digital isolator or the like transmit the primary input side voltage as the secondary output side voltage while insulating with a transformer.
このような構成に形成することにより、定電圧回路ＣＶ１，ＣＶ２は、主電源Ｐを使用しないので、アナログ入力回路と中央演算処理装置間を完全に回路分離して構成できるようになる。このため、ＡＣ入力側から侵入してくるノイズの中央演算装置ＣＰＵ１，ＣＰＵ２への影響を低減することができる利点がある。 By forming in such a configuration, the constant voltage circuits CV1 and CV2 do not use the main power supply P, so that the circuit between the analog input circuit and the central processing unit can be completely separated. For this reason, there is an advantage that the influence on the central processing units CPU1 and CPU2 of noise entering from the AC input side can be reduced.
なお、図１のフォトカプラＰＣ１，ＰＣ２と、図２の第１、第２の絶縁インタフェースＩＳ１，ＩＳ２の差異は、アナログ入力回路と中央演算処理装置ＣＰＵ１，ＣＰＵ２間をディジタルの論理レベル（１，０）で伝えるか、アナログ（１，０の電圧レベル）で伝えるかだけであるので、図２の第１、第２の絶縁インタフェースＩＳ１，ＩＳ２の代わりに、フォトカプラＰＣ１，ＰＣ２を用いても良い。また、図１の定電圧回路の代わりに主電源Ｐから電源を取らず個別に電源をもつ図２の定電圧回路を用いても良い。 The difference between the photocouplers PC1 and PC2 in FIG. 1 and the first and second insulation interfaces IS1 and IS2 in FIG. 2 is that a digital logic level (1, 1) is provided between the analog input circuit and the central processing units CPU1 and CPU2. 0) or analog (1,0 voltage level), the photocouplers PC1 and PC2 can be used instead of the first and second insulation interfaces IS1 and IS2 in FIG. good. Further, instead of the constant voltage circuit of FIG. 1, the constant voltage circuit of FIG. 2 having a power source separately from the main power source P may be used.
ＡＶＣＴ…補助変成器
ＣＶ１，ＣＶ２…第１、第２の定電圧回路
ＡＦ１，ＡＦ２…第１、第２のアナログフィルタ
ＡＤ１，ＡＤ２…第１、第２のアナログ・ディジタルコンバータ
ＰＣ１，ＰＣ２…第１、第２のフォトカプラ
ＣＰＵ１，ＣＰＵ２…第１、第２の中央演算装置
Ｐ…主電源
ＧＮＤ…負極母線
ＧＮＤ１，ＧＮＤ２…接地線
AVCT ... auxiliary transformers CV1, CV2 ... first and second constant voltage circuits AF1, AF2 ... first and second analog filters AD1, AD2 ... first and second analog / digital converters PC1, PC2 ... first , Second photocouplers CPU1, CPU2 ... first and second central processing units P ... main power supply GND ... negative electrode bus GND1, GND2 ... ground wire
Claims (2)
電流電圧情報を取り込む補助変成器と、
この補助変成器で取り込まれたアナログ情報を処理する第１、第２のアナログフィルタと、
これら第１、第２のアナログフィルタからのアナログ情報をディジタル情報に変換して出力する第１、第２のアナログ・ディジタルコンバータと、
出力されたディジタル情報を電気的に絶縁して出力する第１、第２の絶縁素子と、
第１、第２の絶縁素子からの出力情報をそれぞれ演算する第１、第２の中央演算装置と、
前記第１、第２のアナログフィルタとアナログ・ディジタルコンバータに動作供給電力を与える第１、第２の定電圧回路と、
前記第１、第２の中央演算装置と定電圧回路に電力を供給し、第１、第２のアナログフィルタとアナログ・ディジタルコンバータの接地線とは電気的に分離された接地線を有する主電源とを備えた
ことを特徴とするディジタル保護継電装置のアナログ入力回路。 In the analog input circuit that detects current voltage information of the system, calculates and inputs it to the digital protection relay device,
An auxiliary transformer that captures current-voltage information;
First and second analog filters for processing analog information captured by the auxiliary transformer;
First and second analog / digital converters for converting analog information from the first and second analog filters into digital information and outputting the digital information;
First and second insulating elements that electrically output and output the output digital information; and
First and second central processing units for calculating output information from the first and second insulating elements,
First and second constant voltage circuits for supplying operation power to the first and second analog filters and the analog / digital converter;
A main power supply for supplying power to the first and second central processing units and the constant voltage circuit, and having a ground line electrically separated from the ground lines of the first and second analog filters and the analog / digital converter. An analog input circuit for a digital protective relay device, characterized by comprising:
前記第１、第２の中央演算装置にだけ動作供給電力を与える主電源とを有し、
主電源と第１、第２定電圧回路とは正、負極とも電気的に分離されていることを特徴とするディジタル保護継電装置のアナログ入力回路。 In the analog input circuit of the digital protective relay device according to claim 1,
A main power supply that provides operation supply power only to the first and second central processing units,
An analog input circuit for a digital protective relay device, wherein the main power source and the first and second constant voltage circuits are electrically separated from both the positive and negative electrodes.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007156685A JP4766006B2 (en) | 2007-06-13 | 2007-06-13 | Analog input circuit for digital protective relay |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007156685A JP4766006B2 (en) | 2007-06-13 | 2007-06-13 | Analog input circuit for digital protective relay |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008312327A JP2008312327A (en) | 2008-12-25 |
| JP4766006B2 true JP4766006B2 (en) | 2011-09-07 |
Family
ID=40239412
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007156685A Active JP4766006B2 (en) | 2007-06-13 | 2007-06-13 | Analog input circuit for digital protective relay |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4766006B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102090482B1 (en) | 2017-01-11 | 2020-03-18 | 엘에스산전 주식회사 | Apparatus and method for relay welding monitoring |
| CN107942820B (en) * | 2017-12-19 | 2024-03-29 | 卡斯柯信号有限公司 | High-reliability analog quantity redundant output device and method |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3077076B2 (en) * | 1993-12-09 | 2000-08-14 | 株式会社山武 | Multi-point input 2-wire transmitter |
| JPH10105422A (en) * | 1996-09-25 | 1998-04-24 | Fuji Electric Co Ltd | Control circuit of protecting device |
| JPH10229631A (en) * | 1997-02-17 | 1998-08-25 | Hitachi Ltd | Analog monitoring circuit of digital relay device |
| JP3868700B2 (en) * | 2000-03-17 | 2007-01-17 | 株式会社東芝 | Protective relay |
| JP2004328886A (en) * | 2003-04-24 | 2004-11-18 | Hitachi Ltd | Automatic monitoring circuit |
| JP2005339424A (en) * | 2004-05-31 | 2005-12-08 | Yokogawa Electric Corp | Signal transmission device |
-
2007
- 2007-06-13 JP JP2007156685A patent/JP4766006B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008312327A (en) | 2008-12-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4155978B2 (en) | Power supply | |
| US6856497B2 (en) | System interconnection apparatus and connection method thereof | |
| US20060163946A1 (en) | Controller in a vehicle | |
| US20090174261A1 (en) | Redundant power supply system | |
| WO2018171281A1 (en) | Analogue-to-digital converter and automobile | |
| JPH0771380B2 (en) | Device for powering a computer in a car | |
| JP4766006B2 (en) | Analog input circuit for digital protective relay | |
| US20170066343A1 (en) | Voltage monitoring system | |
| WO2017099191A1 (en) | Signal transfer circuit | |
| JP7108859B2 (en) | Arc detection circuits, breakers, power conditioners, solar panels, modules attached to solar panels and junction boxes | |
| CN108279331B (en) | Photovoltaic inverter insulation resistance detection circuit and method | |
| KR20150030078A (en) | Photovoltaic inverter | |
| JP5931183B2 (en) | Grid-connected inverter device | |
| US10978747B2 (en) | Leakage detection device and battery pack having the same | |
| US20180309301A1 (en) | Solar array communications | |
| JP2020187014A (en) | Sensor device | |
| JP3396792B2 (en) | Fail-safe logic circuit, fail-safe n-input AND gate circuit, and fail-safe self-holding circuit | |
| CN111316555B (en) | Power conversion device and power generation system | |
| US8803357B2 (en) | Power supply system for rack server | |
| TW535274B (en) | Integrated circuit having a backup capacitance | |
| JP4131357B2 (en) | Power supply voltage detector | |
| KR102432054B1 (en) | Power conditioning system | |
| JP2006211226A (en) | Line break/fault detection unit | |
| JPH0226819B2 (en) | ||
| CN111351981A (en) | Alternating voltage detection circuit and power electronic device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091112 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110418 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110517 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110530 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4766006 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140624 Year of fee payment: 3 |