JP4765222B2 - Dram装置 - Google Patents
Dram装置 Download PDFInfo
- Publication number
- JP4765222B2 JP4765222B2 JP2001241627A JP2001241627A JP4765222B2 JP 4765222 B2 JP4765222 B2 JP 4765222B2 JP 2001241627 A JP2001241627 A JP 2001241627A JP 2001241627 A JP2001241627 A JP 2001241627A JP 4765222 B2 JP4765222 B2 JP 4765222B2
- Authority
- JP
- Japan
- Prior art keywords
- dram
- refresh
- self
- timer
- controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Memory System (AREA)
Description
【発明の属する技術分野】
本発明は、DRAM(Dynamic Random Access Memory)装置に関し、特に、セルフ・リフレッシュ(self refresh)機能を備えたDRAM装置におけるリフレッシュをDRAM装置の動作状態を考慮せずに行え、さらに消費電力の低減が可能なDRAM装置に関する。
【0002】
【従来の技術】
DRAMにおいては、メモリセル( memory cell)のキャパシタ(静電容量)が浮遊状態にあるため、pn接合リークやメモリセルのトランジスタのドレイン・ソース間のリーク電流により、蓄積電荷が徐々に失われる。これを防止するため、リフレッシュ動作、すなわち、リード(read)やライト(write)の要求がなくとも、定期的に情報の読み出しと再書き込みが行われている。このようなDRAMは、大容量化に適しているため、CPUと共にパソコン等の電子機器(装置)に広く用いられている。
【0003】
DRAMのリフレッシュモード(refresh mode)の切り換えは、従来、ソフトウェア作成時に特定のルーチン(routine )、例えば、装置のアイドル(idle)、サスペンドモード(suspend mode)動作時、電源制御ルーチン等で記述する場合に行われている。具体例をあげれば、サスペンド又はスタンバイ(standby )の処理ルーチン/レジューム処理ルーチンを作成し、そのルーチン内部でDRAMのリフレッシュモードの切換えを行っていた。また、機器に電力の消費を抑制するサスペンド(またはスタンバイ)処理ルーチンを実装した場合、ルーチン内部でDRAMのリフレッシュ・モードをオート・リフレッシュからセルフ・リフレッシュ・モードに切り換えるように設計されている。
【0004】
ここで、オート・リフレッシュ・モードとは、ループ処理等が発生してDRAMに一定時間アクセスが無いとき、DRAMコントローラにより所定のリフリッシュサイクルによりリフリッシュを行うモードである。また、セルフ・リフレッシュ・モードは、コマンドを受けたとき、DRAM自身が長いリフリッシュサイクルによりリフリッシュを行うモードである。セルフ・リフレッシュ・モードでは、リフリッシュサイクルが長いため、DRAMにおける電力消費を低減できるという利点がある。
【0005】
しかし、CPU及びメモリを備えた電子機器は、多機能化の傾向とともにソフトウェアが肥大化し、これに伴って大容量のメモリが必要になってきている。従来、電池を電源として動作する携帯端末(PDA:Personal Digital Assistant)機、携帯電話機、PHS(Personal Handyphone System)電話機などでは、電源供給に制限があるため、メモリには高価ではあるが消費電流の少ないSRAM(Static Random Access Memory )が用いられていた。
【0006】
しかし、最近では、電池を電源として動作する電子機器においても、メモリの大容量化に伴って、これまでのSRAMに代え、低コストで大容量化が可能なDRAMが使用されようとしている。この場合に問題となるのは、交流電源で動作するパソコン等はDRAMの内容を必要に応じてハードディスクに保存するのに対し、携帯電話機等ではDRAMがSRAMの代わりに用いられるため、電源オフでもデータが保存されるSRAMでは問題にならなかった電源オフ時のデータ消滅がDRAMでは問題になる。このため、DRAMのリフレッシュ制御は極めて重要になる。また、携帯電話機等では、常時携行している人が多いため、動作時間を長くすること、つまり電源オン状態における待機時の消費電力を低減することが要求されている。このため、装置の動作状態を考慮しながら、リフレッシュ制御を適切に行うことが要求されている。
【0007】
【発明が解決しようとする課題】
しかし、従来のDRAM装置及びそのリフレッシュ制御方法によると、リフレッシュモードの切り換え制御の仕様をソフト作成時に決定しているため、ソフトウェア作成者が機器上のソフトウェアの挙動(割込みの発生、タスクの遷移状況等)を確実に把握することなくソフト作成が行われていた場合、DRAMがセルフ・リフレッシュモードで動作しているのに、このDRAMへのアクセスを可能にする様なソフトウェアが組み込まれてしまうという問題がある。
【0008】
或いは、戻り番地がある状態でDRAMが動作している時にDRAMがセルフ・リフレッシュモードに切り換えられると、CPUはオート・リフレッシュからセルフ・リフレッシュへの切り替えを実行するが、その時に戻り番地に関するデータがセルフ・リフレッシュにより消滅するため、処理を継続することができなくなる。この場合、戻り番地を別の記憶媒体(SRAM)等に保存すればよいが、そのために構成及び処理が複雑になり、コストアップを招くことにもなる。
【0009】
また、上記した携帯端末機や携帯電話機等は多機能化が図られているためにソフトウェアの規模が大きくなっており、ハードウェアの状態を制御しながらリフレッシュモードの切り換えを行うことが難しくなりつつある。
【0010】
したがって、本発明の目的は、装置の状態等を考慮することなくDRAMのセルフ・リフレッシュの制御が行え、消費電力の低減が可能なDRAM装置を提供することにある。
【0011】
【課題を解決するための手段】
本発明は、上記の目的を達成するため、セルフ・リフレッシュの機能を有するDRAM(Dynamic Random Access Memory)と、前記DRAMを制御するDRAMコントローラと、前記DRAMコントローラに内蔵又は外部接続されたタイマと、装置全体を制御するCPUを備え、前記DRAM及び前記タイマは、複数からなり、この複数のDRAMには優先順位が設定され、この複数のDRAMのそれぞれに対応する前記タイマのそれぞれのタイマ時間を前記複数のDRAMの優先順位が高いものから順に短く設定し、前記DRAMコントローラは、前記CPUから前記DRAMへのアクセスを監視し、前記タイマで設定された時間内に前記アクセスが無かったとき、リフレッシュモードを前記セルフ・リフレッシュに切り換え、前記DRAMは、パワーダウンモードを持つメモリが用いられ、前記セルフ・リフレッシュに代えてパワーダウンモードが実行されることを特徴とするDRAM装置を提供する。
【0012】
この構成によれば、タイマで設定した時間内に、DRAMに対するアクセスが無かったとき、DRAMのリフレッシュモードがセルフ・リフレッシュに切り換えられる。従来における特定の条件(ルーチン内部でDRAMのリフレッシュ・モードをオート・リフレッシュからセルフ・リフレッシュに切り換えるとき)に限らず、DRAM上のデータ領域がキャッシュやバッファ内部に格納された状態でループ処理が長時間行われる場合等に自動的に、DRAMはセルフ・リフレッシュに代えてパワーダウンモードへ切り換えられるため、ソフトウェア作成者は装置動作時のDRAMのアクセス状態を考慮する必要がなくなるほか、非アクセス時におけるDRAMの電力消費が抑制される。
【0013】
DRAMに対するアクセスの有無を監視し、所定時間を経過しても前記DRAMにアクセスが無いとき、前記DRAMのリフレッシュモードを通常のリフレッシュからセルフ・リフレッシュに切り換え、前記セルフ・リフレッシュの動作中に前記DRAMへのアクセスを検出したとき、前記セルフ・リフレッシュを前記通常のリフレッシュに切り換えるDRAM装置のリフレッシュ制御方法が得られる。
【0014】
この方法によれば、所定時間を経過してもDRAMに対するアクセスが無いことが検出されると、DRAMは通常のリフレッシュからセルフ・リフレッシュに切り換えられ、このセルフ・リフレッシュの状態にあるときにDRAMにアクセスが行われると、通常のリフレッシュに切り換えられる。したがって、DRAMのリフレッシュ制御が効率的に行われ、ソフトウェア作成者は装置動作時のDRAMのアクセス状態を考慮する必要がなくなるほか、消費電力の低減が可能になる。
【0015】
【発明の実施の形態】
以下、本発明の実施の形態について、図面に基づき説明する。
〔第1の実施の形態〕
図1は、本発明によるDRAM装置の第1の実施の形態を示す。
キャッシュメモリ( cash memory)2を内蔵し、装置全体の制御を行うCPU1には、DRAMコントローラ3、タイマ4を内蔵したDRAM5、プログラムを格納するROM6、チップセレクタ7、及び割込みコントローラ8がアドレスバス1a及びデータバス1bを介して接続されている。CPU1からDRAMコントローラ3へは、メモリ・リード信号1c及びメモリ・ライト信号1dが所定時に印加される。図中、RASはRow Address Strobeの略で、アドレスバス1aを介して行のアドレスのビットをDRAM5に渡すときの制御信号である。また、CASはColumn Address Strobe の略で、列のアドレスのビットをDRAM5に渡すときの制御信号である。さらに、OEはアウトプット・イネーブル( Output Enable)信号である。
【0016】
CPU1は、ROM6に格納されているプログラムに従って機器(携帯端末機や携帯電話機)内の各種の制御や処理を実行する。ROM6のプログラムにDRAMコントローラ3のタイマ4の設定処理があった場合、CPU1はタイマ4に任意の値をセットする。DRAM5は、データの一時的な保存に用いられる。ROM6は、CPU1が実行するための各種のプログラムを格納している。チップセレクタ7は、チップセレクト信号をアドレスバス等から生成し、DRAM5のチップセレクトを行う。割込みコントローラ8は割込み要求に応じて割込み制御を実行する。
【0017】
DRAMコントローラ3は、DRAM5のリフレッシュ制御、アクセスの調停及び監視を実行する。また、DRAMコントローラ3は、DRAM5にアクセスが有る毎にタイマ4をセットされた値に書き戻し(=初期化し)、セットされた時間内にCPU1からDRAM5にアクセスが無いとき、DRAM5のリフレッシュモードをセルフ・リフレッシュに切り換える。
【0018】
図1のDRAM装置の概略動作を説明すると、DRAMコントローラ3によってDRAM5へのアクセスを監視し、このアクセスが一定時間無いとき(例えば、ループ処理においてデータ領域が、キャッシュメモリやバッファメモリに取り込まれている状態になり、長時間ループ処理が行われる場合)、DRAM5のリフレッシュモードを自動的にセルフ・リフレッシュに切り換える。そして、セルフ・リフレッシュに切り換わっているときにDRAM5へのアクセスが検出されると、セルフ・リフレッシュを解除し、通常のリフレッシュモードに切り換える。この切り換えを行っているときには、DRAMコントローラ3がCPUへウェイトステートを挿入する制御を行う。これにより、ソフトウェア設計上、DRAM5のリフレッシュ制御において機器の状態を考慮する必要が無くなり、CPU1は待つのみでよい。つまり、ソフトウェアから見ると、DRAM5の制御が見えない(見る必要が無い)ので、ソフトウェアの作成者はソフト作成が容易になる。また、リフレッシュモードの切換えが効率的に行われるため、消費電力の低減が可能になる。
【0019】
図2は、CPU1及びDRAMコントローラ3によるDRAM5のセルフ・リフレッシュ制御を示す。図中、Sはステップを表している。図1及び図2を参照して、以下に本発明の動作を説明する。
CPU1は、ROM6に格納されたプログラムに従ってDRAMコントローラ3内のタイマ4に任意の値をセットする。DRAMコントローラ3は、DRAM5へのアクセスの有無を監視する(S101)。DRAM5へのアクセスが検出されたとき、CPU1はタイマ4の値を予めセットした値に書き戻す(S102)。DRAM5に対するアクセスの検出は、DRAMコントローラ3のチップセレクト(CS)信号、リード/ライト(R/W)制御信号等により検出する。また、DRAMコントローラ3は、タイマ4で設定された時間内にDRAM5へのアクセスが有ったか否かを判定する(S103)。時間内にアクセスが無い、すなわちタイマ4の設定時間をオーバーしたとき、DRAMコントローラ3はDRAM5のリフレッシュモードをセルフ・リフレッシュに切り換える(S104)。
【0020】
図3は、図2のステップ104により、リフレッシュモードがセルフ・リフレッシュに切り換わった後の処理を示す。
DRAMコントローラ3は、DRAM5がセルフ・リフレッシュに切り換わっているとき(S201)、DRAM5へのアクセスを検出すると(S202)、切り換えが終了するまでCPU1へウェイトステート(wait state)を挿入し(S203)、セルフ・リフレッシュを解除、すなわちセルフ・リフレッシュから通常のリフレッシュ(オートリフレッシュなど)に切り換える(S204)。ついで、CPU1へのウェイトステートを解除(S205)した後、タイマ4の値をCPU1がセットした値に戻し(S206)て処理を終了する。
【0021】
以上のように、自動的にDRAMのリフレッシュモードの切換えが行われるため、ソフトウェア作成者が装置動作時のDRAMのアクセス状態を考慮する必要がなくなる。また、従来、セルフ・リフレッシュが実行されるのは、ソフトウェア作成時にソフトウェア作成者が設定した条件においてのみであったのに対し、本発明によれば、所定時間内にDRAM5にアクセスが無かったとき、自動的にセルフ・リフレッシュに切り換えられるため、電力消費が抑制される。例えば、128メガバイトのSDRAM(例えば、商品名:μPD45128821)において、通常のリフレッシュ動作では131mAの電流を消費するが、セルフ・リフレッシュでは1〜2mAであるため、セルフ・リフレッシュにおける電力消費は低減される。
【0022】
〔第2の実施の形態〕
図4は、本発明のDRAM装置の第2の実施の形態を示す。
本実施の形態は、パワーダウンモード(power down)を実行することにより、前記実施の形態よりも電力消費の抑制が更に高くなるようにしたところに特徴がある。本実施の形態が図1の構成と異なるところは、タイマ4に第2のタイマ10を追加し、さらにフラッシュメモリ(flash memory)11を設けたところにある。タイマ10は、DRAM5がリフレッシュモードからセルフ・リフレッシュモードに切り換わってからの時間を測定する。フラッシュメモリ10は、DRAM5の内容をバックアップするために用いられる。フラッシュメモリ11を設けたことにより、DRAM5の内容を他のメモリにバックアップ保存することが可能になる。
【0023】
図5は、図4の構成において、リフレッシュモードがセルフ・リフレッシュに切り換わったときの処理を示す。図6、図7、図8及び図9は、割り込み発生時の処理を示す。ここで、図7と図8はフラッシュメモリ11に対する処理を示し、図9はCPU1へウェイトステート挿入後の処理を示す。
【0024】
図5に示すように、DRAMコントローラ3は、DRAM5がセルフ・リフレッシュに切り換わっているときにDRAM5へのアクセスを検出すると(S301)、切り換えが終了するまでCPU1へウェイトステートを挿入し(S302)、DRAM5のセルフ・リフレッシュを解除すると共に、CPU1に出していたウェイトステートを解除する(S303)。ついで、タイマ4の値を再設定する(S304)。この後、タイマ10を初期値に設定し直して停止させる(S305)。ついで、DRAMの処理を実行する(S306)。S301でDRAM5へのアクセス無しが判断されたとき、タイマ10で設定した時間を超過したか否かを判断し、設定時間未満であれば処理をS301へ戻して以降の処理を再実行し、設定時間を超過していれば図6に示す処理を実行する(S308)。
【0025】
図6に示すように、セルフ・リフレッシュの状態のままタイマ10に設定した時間が経過すると、DRAM5のセルフ・リフレッシュが解除される(図6のS401)。ついで、割込み要求が出され、割込みコントローラ8を経由してCPU1に割込信号を通知する(S402)。割込みを受け付けたCPU1は、DRAM5の内容をフラッシュメモリ11へバックアップして(図7のS601)、割込みコントローラ8を経由して割込みのクリアをDRAMコントローラ3へ通知する(S602)。割込みクリアの情報を受け取ったDRAMコントローラ3は、DRAM5のリフレッシュモードをパワーダウンモードに切り換える(S404)。ついで、パワーダウンモード(S405)に入った後、図9の処理を実行する(S406)。
図6の処理により、DRAM5のデータは破壊されるが、セルフ・リフレッシュに比べ更に省電力のパワーダウンモードに設定される。したがって、電力消費の抑制は更に高められる。
【0026】
図6のS405のパワーダウンモード中にDRAM5へのアクセスが発生した場合(図9のS701)、DRAMコントローラ3は、DRAM5の切り換えが終了するまで、CPU1へウェイトステートを挿入する(S702)。ついで、パワーダウンモード中のDRAM5を通常モードへ復帰(S703)させる。また、CPU1へのウェイトステートを解除(S704)した後、割込みコントローラ8を経由してCPU1へ割込みを通知する(S705)。割込みを受け付けたCPU1は、フラッシュメモリ11の内容をDRAM5へ書き戻し(図8のS601)、割込みコントローラ8を経由して割込みのクリアをDRAMコントローラ3に通知する(S602)。DRAMコントローラ3は割込みの解除の有無を判定する(S706)。割込みの末解除が判定されれば、タイマ4を再起動する(S707)と共に、タイマ10の値を書き戻し(初期化し)て停止させ(S708)た後、パワーダウンモードの処理を終了する(S709)。
【0027】
本実施の形態によれば、ステップ104においてセルフ・リフレッシュに切り換えることにより、ソフトウェア作成者の負担が軽減されるほか、消費電流の抑制によって電力消費の低減が可能になる。さらに、セルフ・リフレッシュが所定時間続いたときにはセルフ・リフレッシュが解除され、割り込み処理が実行され、パワーダウンモードに切り換えられるので、より省電力化が図られる。
【0028】
図10は、図1の構成の変形例を示す。
DRAMコントローラ3に内蔵されているタイマ4を外に出し、DRAMコントローラ3にタイマ4を外付けにしたものである。この構成によれば、DRAMコントローラ3にタイマ4を内蔵させる必要がないため、DRAMコントローラ3として用いるICの選択肢を広げることができる。また、汎用(既存)のDRAMコントローラ3と汎用のタイマ4の組み合わせも可能になる。
【0029】
〔第3の実施の形態〕
図11は、本発明によるDRAM装置の第3の実施の形態を示す。
本実施の形態は、複数のDRAMをDRAMコントローラにより個別に制御できるようにしたものであり、DRAMが大容量になる場合に適している。例えば、DRAM全体の記憶容量として24メガバイト(MB)を必要とする場合、各8MBのDRAM5a,5b,5cを用い、それぞれに割り当てられたタイマ(1)13,(2)14,(3)15を備えるDRAMコントローラ12を設けることにより、本実施の形態を構成することができる。DRAM5a,5b,5cのそれぞれには、DRAMコントローラ12からOE信号(OE1,OE2,OE3)が付与される。タイマ13〜15は、DRAMコントローラ12に内蔵されていてもよいし、外付けであってもよい。
【0030】
メモリは常に全領域が使われるわけではなく、通常は比較的小さいメモリ領域が使われているに過ぎない。例えば、データの格納がDRAM5a→DRAM5b→DRAM5cの順で行われるとすると、頻繁にアクセスされるのはDRAM5aになる。そこで、このような場合、優先順位をDRAM5a(第1順位)〜DRAM5c(第3順位)に設定し、更に、タイマ時間をタイマ13<タイマ14<タイマ15に設定しておき、タイマ13で設定した時間内にDRAM5aがアクセスされなかったとき、DRAMコントローラ12はDRAM5aのみをセルフ・リフレッシュに切り換え、DRAM5b,5cをオート・リフレッシュからセルフ・リフレッシュ(又はパワーダウン)にする。また、DRAM5a及び5bにアクセスがあり、DRAM5cにアクセスが無いときには、DRAM5cのみをオート・リフレッシュからセルフ・リフレッシュ(又はパワーダウン)にする。このような構成により、メモリ容量が増えてもリフレッシュが効果的に行われ、或いはパワーダウンが行われる結果、メモリ容量が増えるほど、DRAM装置の電力消費の抑制効果が高められる。
【0031】
上記実施の形態において、DRAMは、SDRAMであってもよい。また、フラッシュメモリ11は、スタチックメモリ、強誘電体メモリ(FRAM)等の他のメモリであってもよい。さらに、本発明にかかるDRAM装置は、上記したCPUとの組み合わせのほか、DSP(Digital Signal Processor)への適用も可能である。
【0032】
さらに、図1において、電源オフに際し又は電源オフに備えて、DRAM5の内容をバックアップするためのフラッシュメモリを増設してもよい。このフラッシュメモリは、アドレスバス1a及びデータバス1bに接続される。
【0033】
【発明の効果】
以上より明らかなように、本発明のDRAM装置によれば、DRAMコントローラによりDRAMへのアクセスを監視し、タイマで設定された時間内にアクセスが無かったとき、DRAMコントローラによりリフレッシュモードをセルフ・リフレッシュに切り換えるようにしたので、DRAM上のデータ領域がキャッシュやバッファ内部に格納された状態でループ処理が長時間行われる場合等に自動的にDRAMはセルフ・リフレッシュに代えてパワーダウンモードへ切り換えられるため、ソフトウェア作成者は装置動作時のDRAMのアクセス状態を考慮する必要がなくなるほか、DRAMの電力消費が抑制される。
【0034】
また、DRAM装置のリフレッシュ制御方法によれば、DRAMに対するアクセスの有無を監視し、このアクセスが所定時間を経過しても無かったとき、DRAMのリフレッシュモードを通常のリフレッシュからセルフ・リフレッシュに切り換え、このセルフ・リフレッシュの実行中にDRAMへのアクセスがあったとき、セルフ・リフレッシュを前記通常のリフレッシュに切り換えるようにしたので、DRAMのリフレッシュ制御が効率的に行われ、ソフトウェア作成者は装置動作時のDRAMのアクセス状態を考慮する必要がなくなるほか、消費電力の低減が可能になる。
【図面の簡単な説明】
【図1】本発明によるDRAM装置の第1の実施の形態を示すブロック図である。
【図2】図1のDRAM装置におけるDRAMのセルフ・リフレッシュ制御の処理を示すフローチャートである。
【図3】リフレッシュモードがセルフ・リフレッシュに切り換わった後の処理を示すフローチャートである。
【図4】本発明によるDRAM装置の第2の実施の形態を示すブロック図である。
【図5】図4の構成において、リフレッシュモードがセルフ・リフレッシュに切り換わったときの処理を示すフローチャートである。
【図6】図4の構成におけるリフレッシュモード解除時の処理を示すフローチャートである。
【図7】図4のフラッシュメモリに対する処理を示ステップフローチャートである。
【図8】図4のフラッシュメモリに対する他の処理を示ステップフローチャートである。
【図9】CPUへウェイトステート挿入後の処理を示すフローチャートである。
【図10】図1の構成の変形例を示すブロック図である。
【図11】本発明によるDRAM装置の第3の実施の形態を示すブロック図である。
【符号の説明】
1 CPU
2 キャッシュメモリ
3,12 DRAMコントローラ
4,10,13,14,15 タイマ
5,5a,5b,5c DRAM
6 ROM
7 チップセレクタ
8 割込みコントローラ
Claims (1)
- セルフ・リフレッシュの機能を有するDRAM(Dynamic Random Access Memory)と、
前記DRAMを制御するDRAMコントローラと、
前記DRAMコントローラに内蔵又は外部接続されたタイマと、
装置全体を制御するCPUを備え、
前記DRAM及び前記タイマは、複数からなり、この複数のDRAMには優先順位が設定され、この複数のDRAMのそれぞれに対応する前記タイマのそれぞれのタイマ時間を前記複数のDRAMの優先順位が高いものから順に短く設定し、
前記DRAMコントローラは、前記CPUから前記DRAMへのアクセスを監視し、前記タイマで設定された時間内に前記アクセスが無かったとき、リフレッシュモードを前記セルフ・リフレッシュに切り換え、
前記DRAMは、パワーダウンモードを持つメモリが用いられ、前記セルフ・リフレッシュに代えてパワーダウンモードが実行されることを特徴とするDRAM装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001241627A JP4765222B2 (ja) | 2001-08-09 | 2001-08-09 | Dram装置 |
US10/214,139 US6948029B2 (en) | 2001-08-09 | 2002-08-08 | DRAM device and refresh control method therefor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001241627A JP4765222B2 (ja) | 2001-08-09 | 2001-08-09 | Dram装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003059266A JP2003059266A (ja) | 2003-02-28 |
JP4765222B2 true JP4765222B2 (ja) | 2011-09-07 |
Family
ID=19072035
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001241627A Expired - Fee Related JP4765222B2 (ja) | 2001-08-09 | 2001-08-09 | Dram装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6948029B2 (ja) |
JP (1) | JP4765222B2 (ja) |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040215912A1 (en) * | 2003-04-24 | 2004-10-28 | George Vergis | Method and apparatus to establish, report and adjust system memory usage |
JP4298610B2 (ja) | 2004-08-31 | 2009-07-22 | キヤノン株式会社 | データ記憶装置 |
US7532532B2 (en) * | 2005-05-31 | 2009-05-12 | Micron Technology, Inc. | System and method for hidden-refresh rate modification |
US7613941B2 (en) * | 2005-12-29 | 2009-11-03 | Intel Corporation | Mechanism for self refresh during advanced configuration and power interface (ACPI) standard C0 power state |
US8904098B2 (en) | 2007-06-01 | 2014-12-02 | Netlist, Inc. | Redundant backup using non-volatile memory |
US8874831B2 (en) | 2007-06-01 | 2014-10-28 | Netlist, Inc. | Flash-DRAM hybrid memory module |
US8301833B1 (en) | 2007-06-01 | 2012-10-30 | Netlist, Inc. | Non-volatile memory module |
CN102402271B (zh) * | 2010-09-13 | 2016-03-30 | 富泰华工业(深圳)有限公司 | 电子设备及其节省电能源的方法 |
US10198350B2 (en) | 2011-07-28 | 2019-02-05 | Netlist, Inc. | Memory module having volatile and non-volatile memory subsystems and method of operation |
US10380022B2 (en) | 2011-07-28 | 2019-08-13 | Netlist, Inc. | Hybrid memory module and system and method of operating the same |
US10838646B2 (en) | 2011-07-28 | 2020-11-17 | Netlist, Inc. | Method and apparatus for presearching stored data |
JP6003449B2 (ja) * | 2012-09-20 | 2016-10-05 | 株式会社ソシオネクスト | 半導体装置及びメモリの制御方法 |
US9076548B1 (en) | 2012-11-22 | 2015-07-07 | Samsung Electronics Co., Ltd. | Semiconductor memory device including refresh control circuit and method of refreshing the same |
US10372551B2 (en) | 2013-03-15 | 2019-08-06 | Netlist, Inc. | Hybrid memory system with configurable error thresholds and failure analysis capability |
JP6038699B2 (ja) * | 2013-03-22 | 2016-12-07 | シャープ株式会社 | 電子機器 |
US9436600B2 (en) | 2013-06-11 | 2016-09-06 | Svic No. 28 New Technology Business Investment L.L.P. | Non-volatile memory storage for multi-channel memory system |
US10248328B2 (en) | 2013-11-07 | 2019-04-02 | Netlist, Inc. | Direct data move between DRAM and storage on a memory module |
US9298602B2 (en) | 2013-11-27 | 2016-03-29 | Lenovo (Singapore) Pte. Ltd. | Nonvolatile random access memory use |
US20160155491A1 (en) * | 2014-11-27 | 2016-06-02 | Advanced Micro Devices, Inc. | Memory persistence management control |
KR102373544B1 (ko) | 2015-11-06 | 2022-03-11 | 삼성전자주식회사 | 요청 기반의 리프레쉬를 수행하는 메모리 장치, 메모리 시스템 및 메모리 장치의 동작방법 |
KR20180047778A (ko) * | 2016-11-01 | 2018-05-10 | 삼성전자주식회사 | 단계별 저전력 상태들을 갖는 메모리 장치 |
CN107015628B (zh) * | 2017-03-30 | 2020-08-28 | 中国科学院计算技术研究所 | 一种面向近似应用的低开销dram刷新方法及*** |
TWI639920B (zh) | 2017-11-17 | 2018-11-01 | 財團法人工業技術研究院 | 記憶體控制器及其控制方法以及記憶體及其控制方法 |
TWI671632B (zh) | 2018-10-24 | 2019-09-11 | 財團法人工業技術研究院 | 記憶體裝置及其復新資訊同步方法 |
US11074960B2 (en) * | 2019-06-17 | 2021-07-27 | Micron Technology, Inc. | Interrupt-driven content protection of a memory device |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0172003B1 (ko) * | 1995-03-28 | 1999-03-30 | 김광호 | 컴퓨터 시스템 및 그 제어방법 |
JPH09306164A (ja) * | 1996-05-13 | 1997-11-28 | Internatl Business Mach Corp <Ibm> | メモリ・リフレッシュ・システム |
JPH1115742A (ja) * | 1997-06-19 | 1999-01-22 | Kofu Nippon Denki Kk | メモリ・リフレッシュ制御回路 |
US5999481A (en) * | 1997-08-22 | 1999-12-07 | Micron Technology, Inc. | Method and apparatus for controlling the operation of an integrated circuit responsive to out-of-synchronism control signals |
US6334167B1 (en) * | 1998-08-31 | 2001-12-25 | International Business Machines Corporation | System and method for memory self-timed refresh for reduced power consumption |
JP2000207277A (ja) * | 1999-01-14 | 2000-07-28 | Sony Corp | 情報処理装置および方法、並びに提供媒体 |
JP2001005723A (ja) * | 1999-06-21 | 2001-01-12 | Mitsubishi Electric Corp | 半導体記憶装置およびそれを用いたメモリシステム |
US6546472B2 (en) * | 2000-12-29 | 2003-04-08 | Hewlett-Packard Development Company, L.P. | Fast suspend to disk |
-
2001
- 2001-08-09 JP JP2001241627A patent/JP4765222B2/ja not_active Expired - Fee Related
-
2002
- 2002-08-08 US US10/214,139 patent/US6948029B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20030033472A1 (en) | 2003-02-13 |
US6948029B2 (en) | 2005-09-20 |
JP2003059266A (ja) | 2003-02-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4765222B2 (ja) | Dram装置 | |
US6647472B2 (en) | Fast suspend to disk | |
JP4015835B2 (ja) | 半導体記憶装置 | |
KR100266885B1 (ko) | 메모리 리프레시 시스템 | |
CN100483363C (zh) | 半导体集成电路及其省电控制方法 | |
CN117524276A (zh) | 用于节省存储器刷新功率的部分刷新技术 | |
US9727462B2 (en) | Runtime backup of data in a memory module | |
KR19980073522A (ko) | 파워다운모드를 지원하는 반도체 메모리 장치와 이를 구비한 컴퓨터 시스템 및 이의 제어방법 | |
US20110296095A1 (en) | Data movement engine and memory control methods thereof | |
US7395176B2 (en) | Memory controller for controlling a refresh cycle of a memory and a method thereof | |
JP2009525555A (ja) | 装置の非アクティブな期間の間、dramの未使用部分のリフレッシュを動作不能にすることによって電力消費量を低減すること | |
KR100861439B1 (ko) | 반밀도 및 전밀도 동작을 갖는 dram 및 이와 같은 메모리를 동작시키기 위한 방법 | |
WO2004053879A2 (en) | Memory device and method having low-power, high write latency mode and high-power, low write latency mode and/or independently selectable write latency | |
JPH0612866A (ja) | データ処理システム及びdramをリフレッシュする方法 | |
KR20050120344A (ko) | 데이터 백업에 의한 에스디램의 셀프 리프레쉬 소모전류절감 방법 | |
US20030084235A1 (en) | Synchronous DRAM controller and control method for the same | |
US20020103984A1 (en) | Information processing system, information processing method and readable-by-computer recording medium | |
JP2000021162A (ja) | 揮発性メモリおよびエンベッデッド・ダイナミック・ランダム・アクセス・メモリ | |
EP2581804A1 (en) | Electronic apparatus using NAND flash and memory management method thereof | |
JP2002055822A (ja) | 端末装置のプログラム制御方式およびその方法、並びにその制御プログラムを記録する記録媒体 | |
KR20080083878A (ko) | 디바이스의 대기전류 감소를 위한 방법 및 장치 | |
CN107407953B (zh) | 降低内存功耗的方法及计算机设备 | |
US20230280913A1 (en) | Electronic device using external memory device to store hardware setting of semiconductor chip for fast boot and power saving of semiconductor chip | |
KR100362572B1 (ko) | 통신장치의 이중화 방법 및 이중화된 프로세서 장치 | |
JP2004280947A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080111 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101026 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101102 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110301 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110421 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110517 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110530 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140624 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |