JP4762169B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4762169B2
JP4762169B2 JP2007038436A JP2007038436A JP4762169B2 JP 4762169 B2 JP4762169 B2 JP 4762169B2 JP 2007038436 A JP2007038436 A JP 2007038436A JP 2007038436 A JP2007038436 A JP 2007038436A JP 4762169 B2 JP4762169 B2 JP 4762169B2
Authority
JP
Japan
Prior art keywords
insulating film
semiconductor device
manufacturing
forming
nitrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007038436A
Other languages
English (en)
Other versions
JP2008205127A (ja
Inventor
浩志 南方
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2007038436A priority Critical patent/JP4762169B2/ja
Priority to TW097101635A priority patent/TW200837834A/zh
Priority to CNA2008100049262A priority patent/CN101252085A/zh
Priority to KR1020080012920A priority patent/KR100981332B1/ko
Priority to US12/032,030 priority patent/US20080200000A1/en
Publication of JP2008205127A publication Critical patent/JP2008205127A/ja
Application granted granted Critical
Publication of JP4762169B2 publication Critical patent/JP4762169B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は、微細化に好適な半導体装置の製造方法に関する。
近年、半導体装置の高集積化が進められており、半導体装置を構成するＭＩＳトランジスタの微細化が必要とされている。このため、ＭＩＳトランジスタを構成するゲート絶縁膜の薄膜化が進められている。従来、ゲート絶縁膜としてシリコン酸化膜が用いられている。ところが、シリコン酸化膜を薄膜化すると、ゲート電極に含まれる不純物がチャネルまで拡散しやすくなるという問題が生じる。そこで、ゲート絶縁膜として、シリコン酸窒化膜を用いる技術が採用されつつある。
シリコン酸窒化膜を形成する方法としては、シリコン酸化膜にプラズマ窒化又はアンモニアアニールを行うという方法が挙げられる。但し、アンモニアアニールを行う方法では、シリコン酸窒化膜のチャネルとの界面近傍に多くの窒素が存在しやすくなり、この窒素の影響によりトランジスタの移動度及び閾値が変動することがある。このため、シリコン酸窒化膜の形成には、主にプラズマ窒化を行う方法が採用されている。
しかしながら、プラズマ窒化をシリコン酸化膜に行った場合には、形成されたシリコン酸窒化膜の表面近傍にダメージが残存しやすい。このため、ゲート電極に含まれる不純物の拡散を十分に抑制できる程度の窒素をプラズマ窒化により導入すると、信頼性が低下したり、リーク電流が増加したりする。このような不具合があるため、現状では、窒素の導入量を、ダメージが許容される程度の範囲内に抑えている。
特開２００６−２７８７５２号公報 特開２００４−２２９０２号公報 特表２００２−５２３８９７号公報 国際公開第２００４／９７９２５号パンフレット
本発明は、ゲート電極からの不純物の拡散を十分に抑制しつつ、良好な特性を示すゲート絶縁膜を得ることができる半導体装置の製造方法を提供することを目的とする。
本願発明者は、前記課題を解決すべく、鋭意検討を重ねた結果、以下に示す発明に想到した。
本発明に係る半導体装置の製造方法では、半導体基板の表面に絶縁膜を形成し、その後、前記絶縁膜に活性窒素を導入する。そして、前記活性窒素が導入された絶縁膜に対して、窒素原子を含有する非酸化系のガスの雰囲気中で熱処理を行う。前記熱処理の後に、Ｎ 2 Ｏガス又はＮＯガスの雰囲気中でアニールを行う。
本発明によれば、活性窒素の導入と適切な雰囲気中での熱処理との組み合わせにより、窒素が表面側に多く位置するゲート絶縁膜を得ることができる。従って、ゲート電極からの不純物の拡散を十分に抑制しつつ、良好な特性を確保することができる。
以下、本発明の実施形態について、添付の図面を参照して具体的に説明する。図１は、本発明の実施形態に係る半導体装置の製造方法の概要を示すフローチャートである。また、図２Ａ乃至図２Ｋは、本発明の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
本実施形態では、先ず、図２Ａに示すように、Ｓｉ基板１の表面に、素子活性領域を区画する素子分離絶縁膜２を形成する。素子分離絶縁膜２は、例えばＳＴＩ（Shallow Trench Isolation）法により形成する。次に、ｐチャネル型ＭＯＳトランジスタを形成する予定の素子活性領域内にｎ型不純物を導入することにより、ｎウェル３ｎを形成し、ｎチャネル型ＭＯＳトランジスタを形成する予定の素子活性領域内にｐ型不純物を導入することにより、ｐウェル３ｐを形成する。
次いで、前処理として、Ｓｉ基板１の洗浄を行う（ステップＳ１）。この洗浄としては、例えばＲＣＡ洗浄を行う。
その後、図２Ｂに示すように、下地酸化として、Ｓｉ基板１の表面をＲＴＯ（Rapid Thermal Oxidation）法により熱酸化することにより、シリコン酸化膜４を形成する（ステップＳ２）。この熱酸化では、例えば、チャンバ内の雰囲気を酸素雰囲気とし、Ｓｉ基板１の温度を９００℃とし、チャンバ内の圧力を６６６．６Ｐａ（５Ｔｏｒｒ）とする。この条件下で５秒間の熱酸化を行うと、厚さが約０．９ｎｍのシリコン酸化膜４が得られる。
続いて、シリコン酸化膜４に対してプラズマ窒化を行う（ステップＳ３）。このプラズマ窒化としては、例えば、チャンバ内の雰囲気を窒素及びヘリウムを含有する雰囲気とし、Ｓｉ基板１の温度を５００℃とし、パワーを１５００Ｗとし、３０秒間のリモートプラズマ窒化を行う。このようなプラズマ窒化の結果、図２Ｃに示すように、活性窒素の導入によりシリコン酸化膜４が窒化され、シリコン酸窒化膜５が得られる。但し、プラズマ窒化により得られたシリコン酸窒化膜５中では、窒素の多くは表面近傍に位置しており、ｎウェル３ｎ又はｐウェル３ｐとの界面近傍の窒素濃度は低い。
次に、図２Ｄに示すように、アンモニア雰囲気中でアニールを行う（ステップＳ４）。このアニールでは、例えば、Ｓｉ基板１の温度を８００℃とし、チャンバ内の圧力を６６６．６Ｐａ（５Ｔｏｒｒ）とし、時間を５分間とする。この結果、シリコン酸窒化膜５中の表面近傍に、更に窒素が導入される。
次いで、図２Ｅに示すように、後アニール（ポストアニール）として、窒素及び酸素を含有する雰囲気中でアニールを行う（ステップＳ５）。このアニールでは、例えば、窒素ガス及び酸素ガスの混合ガス、Ｎ2Ｏガス又はＮＯガス等を使用する。また、例えば、Ｓｉ基板１の温度を８５０℃とし、時間を１０秒間とする。シリコン酸窒化膜５中に、ＳｉとＮとが互いに十分に結合していない部分があったとしても、この後アニールにより、これらが強く結合するようになる。
その後、図２Ｆに示すように、例えばＣＶＤ（Chemical Vapor Deposition）法により、シリコン酸窒化膜５上に多結晶シリコン膜６を形成する。
続いて、リソグラフィ技術及びエッチング技術により、図２Ｇに示すように、多結晶シリコン膜６及びシリコン酸窒化膜５をパターニングすることにより、ゲート電極７及びゲート絶縁膜１４を形成する。
次に、図２Ｈに示すように、ゲート電極７及びレジストパターン（図示せず）をマスクとして、ｎウェル３ｎの表面にｐ型不純物を導入することにより、ｐ型不純物拡散層８ｐを形成し、ｐウェル３ｐの表面にｎ型不純物を導入することにより、ｎ型不純物拡散層８ｎを形成する。なお、レジストパターンは、ｐ型不純物の導入とｎ型不純物の導入とで相異なるものを用いる。
次いで、図２Ｉに示すように、ゲート電極７の側方にサイドウォール絶縁膜９を形成する。
その後、図２Ｊに示すように、ゲート電極７、サイドウォール絶縁膜９及びレジストパターン（図示せず）をマスクとして、ｎウェル３ｎの表面にｐ型不純物を導入することにより、ｐ型不純物拡散層１０ｐを形成し、ｐウェル３ｐの表面にｎ型不純物を導入することにより、ｎ型不純物拡散層１０ｎを形成する。但し、この時の不純物の導入量は、ｐ型不純物拡散層８ｐ及びｎ型不純物拡散層８ｎを形成する時のものよりも多くする。この結果、ソース・ドレイン領域が形成される。なお、レジストパターンは、ｐ型不純物の導入とｎ型不純物の導入とで相異なるものを用いる。
なお、不純物拡散層の形成の際等にゲート電極７に、閾値電圧の調整等を目的として不純物を導入してもよい。
続いて、図２Ｋに示すように、全面に層間絶縁膜１１を形成する。次に、この層間絶縁膜１１に、ソース・ドレイン領域等まで到達するコンタクトホールを形成し、このコンタクトホール内にコンタクトプラグ１２を形成する。次いで、層間絶縁膜１１上に、コンタクトプラグ１２に接する配線１３を形成する。その後、更に上層の配線等を形成する。
このようにして、ＣＭＯＳトランジスタを備えた半導体装置が完成する。
このような実施形態によれば、ゲート絶縁膜１４の形成に当たり、シリコン酸化膜４に、プラズマ窒化（ステップＳ３）を行った後にアンモニアアニール（ステップＳ４）を行っているので、ダメージが残存するほどのプラズマ窒化を行わずとも、十分な量の窒素をゲート絶縁膜１４の表面に含ませることができる。なお、詳細は後述するが、本願発明者の実験によれば、プラズマ窒化後のアンモニアアニールによっても、不具合が生じるほどの量の窒素がチャネル（ｎウェル３ｎ、ｐウェル３ｐ）との界面近傍までは拡散しないことが確認されている。従って、第１の実施形態によれば、ゲート電極７からの不純物の拡散を十分に抑制しつつ、良好な特性を示すゲート絶縁膜１４を得ることができるといえる。
なお、活性窒素の導入に当たり、プラズマ窒化以外の方法を採用してもよい。例えば触媒を用いて活性窒素を発生させてもよい。また、アンモニアアニールの代わりに、窒素原子を含有する非酸化系のガスを用いたアニールとして、窒素アニール等を行ってもよい。但し、ばらつき及び信頼性を考慮すると、アンモニアアニールが最も好ましい。なお、酸化系のガスを用いたアニールでは、窒化の効率が低くなり、十分な窒化を行おうとすると、窒素がチャネルとの界面近傍まで拡散する可能性がある。
また、アンモニアアニール等の熱処理を行う際の基板温度は、プラズマ窒化等の活性窒素の導入時の基板温度よりも高くすることが好ましい。これは、ダメージを低くするためには、活性窒素の導入時の基板温度は低めにすることが好ましいが、熱処理をこれよりも低くすると、窒素を十分に導入し難くなるためである。
また、ポストアニールを行う際の基板温度は、アンモニアアニール等の熱処理を行う際の基板温度よりも高くすることが好ましい。これは、ポストアニールを熱処理よりも低温で行うと、十分な効果が得られないことがあるからである。
次に、本願発明者が実際に行った実験の内容及び結果について説明する。
この実験では、上述の実施形態に倣って、後アニール（ステップＳ５）までの処理を行うことにより、試料Ｃを作製した。また、比較のために、試料Ａ及び試料Ｂを作製した。試料Ａの作製に当たっては、Ｓｉ基板上にシリコン酸化膜を形成した後に、プラズマ窒化を行わずに、アンモニアアニールによってシリコン酸化膜を窒化させることにより、シリコン酸窒化膜を形成した。そして、試料Ｃと同様に、後アニールを行った。試料Ｂの作製に当たっては、シリコン酸化膜にプラズマ窒化を行うことにより、シリコン酸窒化膜を形成した。そして、アンモニアアニールを行わずに、後アニールを行った。なお、試料Ａ又はＢを作製するに当たり、このようなプラズマ窒化又はアンモニアアニールの省略以外の条件については、試料Ｃのものと同一とした。
そして、各試料について、シリコン酸窒化膜中の窒素濃度の測定、フラットバンド電圧（Ｖｆｂ）の測定、界面欠陥密度の測定、及び容量換算膜厚（ＣＥＴ：Capacitance Equivalent Thickness）の測定を行った。窒素濃度の測定結果を図３に示し、フラットバンド電圧（Ｖｆｂ）の測定結果を図４に示し、界面欠陥密度の測定結果を図５に示し、容量換算膜厚（ＣＥＴ）の測定結果を図６に示す。
図３に示すように、シリコン酸窒化膜全体の窒素濃度は、試料Ｃにおいて最大となった。
フラットバンド電圧は、シリコン酸窒化膜のチャネルとの界面近傍の電荷の量を反映し、この実験の条件では、−０．４程度で電荷がほとんど存在しないことを意味する。図４に示すように、試料Ｃにおいてフラットバンド電圧が最も−０．４に近かった。このことは、試料Ｃにおいて、シリコン酸窒化膜のチャネルとの界面近傍の電荷の量が最も少なかったこと、つまり窒素の量が最も少なかったことを意味する。
界面欠陥密度は、シリコン酸窒化膜のチャネルとの界面近傍の欠陥の密度を反映し、この欠陥には窒素の存在も含まれる。図５に示すように、試料Ｃにおいて界面欠陥密度が最も低くなった。このことは、試料Ｃにおいて、シリコン酸窒化膜のチャネルとの界面近傍の欠陥の密度が最も少なかったこと、つまり窒素の密度が最も少なかったことを意味する。
容量換算膜厚は、実効的なゲート絶縁膜の厚さを反映する。図６に示すように、試料Ｃにおいても、試料Ａ及びＢと同等の結果が得られた。このことは、試料Ｃにおいても、実効的なゲート絶縁膜の厚さが不必要に変動していないことを意味している。
このように、本願発明の技術的範囲に属する試料Ｃでは、従来技術に相当する試料Ａ及びＢと比較して、極めて良好な結果が得られた。
以下、本発明の諸態様を付記としてまとめて記載する。
（付記１）
半導体基板の表面に絶縁膜を形成する工程と、
前記絶縁膜に活性窒素を導入する工程と、
前記活性窒素が導入された絶縁膜に対して、窒素原子を含有する非酸化系のガスの雰囲気中で熱処理を行う工程と、
を有することを特徴とする半導体装置の製造方法。
（付記２）
前記半導体基板としてシリコン基板を用いることを特徴とする付記１に記載の半導体装置の製造方法。
（付記３）
前記絶縁膜を形成する工程は、前記シリコン基板の表面を酸化することにより、シリコン酸化膜を形成する工程を有することを特徴とする付記２に記載の半導体装置の製造方法。
（付記４）
前記活性窒素を導入する工程は、前記絶縁膜に対しプラズマ窒化を行う工程を有することを特徴とする付記１乃至３のいずれか１項に記載の半導体装置の製造方法。
（付記５）
前記窒素原子を含有する非酸化系のガスとして、ＮＨ3ガスを用いることを特徴とする付記１乃至４のいずれか１項に記載の半導体装置の製造方法。
（付記６）
前記熱処理を行う工程の後に、酸素原子を含有するガスの雰囲気中でアニールを行う工程を有することを特徴とする付記１乃至５のいずれか１項に記載の半導体装置の製造方法。
（付記７）
前記酸素原子を含有するガスとして、Ｏ2ガス、Ｎ2Ｏガス及びＮＯガスからなる群から選択された少なくとも１種を用いることを特徴とする付記６に記載の半導体装置の製造方法。
（付記８）
前記熱処理を行う際の前記半導体基板の温度を、前記活性窒素を導入する際の前記半導体基板の温度よりも高くすることを特徴とする付記１乃至７のいずれか１項に記載の半導体装置の製造方法。
（付記９）
前記アニールを行う際の前記半導体基板の温度を、前記熱処理を行う際の前記半導体基板の温度よりも高くすることを特徴とする付記６乃至８のいずれか１項に記載の半導体装置の製造方法。
（付記１０）
前記活性窒素の導入を、前記絶縁膜の表面にダメージが生じない条件下で行うことを特徴とする付記１乃至９のいずれか１項に記載の半導体装置の製造方法。
（付記１１）
前記熱処理を、前記絶縁膜中の窒素が表面に残存する条件下で行うことを特徴とする付記１乃至１０のいずれか１項に記載の半導体装置の製造方法。
（付記１２）
前記熱処理を行う工程の後に、前記絶縁膜の上にゲート電極を形成する工程を有することを特徴とする付記１乃至１１のいずれか１項に記載の半導体装置の製造方法。
（付記１３）
前記ゲート電極として、不純物を含有する多結晶シリコンからなるものを形成することを特徴とする付記１２に記載の半導体装置の製造方法。
（付記１４）
半導体基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記ゲート電極の側面に側壁絶縁膜を形成する工程と、
前記側壁絶縁膜をマスクとして、半導体基板内に不純物を導入する工程と、
を有し、
前記ゲート絶縁膜を形成する工程は、
シリコン酸化膜を形成する工程と、
前記シリコン酸化膜に、活性窒素を導入する工程と、
次いで、窒素原子を含むガスの雰囲気中で、加熱する工程と、
を有することを特徴とする半導体装置の製造方法。
本発明の実施形態に係る半導体装置の製造方法の概要を示すフローチャートである。 本発明の実施形態に係る半導体装置の製造方法を示す断面図である。 図２Ａに引き続き、半導体装置の製造方法を示す断面図である。 図２Ｂに引き続き、半導体装置の製造方法を示す断面図である。 図２Ｃに引き続き、半導体装置の製造方法を示す断面図である。 図２Ｄに引き続き、半導体装置の製造方法を示す断面図である。 図２Ｅに引き続き、半導体装置の製造方法を示す断面図である。 図２Ｆに引き続き、半導体装置の製造方法を示す断面図である。 図２Ｇに引き続き、半導体装置の製造方法を示す断面図である。 図２Ｈに引き続き、半導体装置の製造方法を示す断面図である。 図２Ｉに引き続き、半導体装置の製造方法を示す断面図である。 図２Ｊに引き続き、半導体装置の製造方法を示す断面図である。 窒素濃度の測定結果を示すグラフである。 フラットバンド電圧（Ｖｆｂ）の測定結果を示すグラフである。 界面欠陥密度の測定結果を示すグラフである。 容量換算膜厚（ＣＥＴ）の測定結果を示すグラフである。
符号の説明
１：Ｓｉ基板
４：シリコン酸化膜
５：シリコン酸窒化膜
１４：ゲート絶縁膜

Claims (8)

  1. 半導体基板の表面に絶縁膜を形成する工程と、
    前記絶縁膜に活性窒素を導入する工程と、
    前記活性窒素が導入された絶縁膜に対して、窒素原子を含有する非酸化系のガスの雰囲気中で熱処理を行う工程と、
    前記熱処理を行う工程の後に、Ｎ 2 Ｏガス又はＮＯガスの雰囲気中でアニールを行う工程と、
    を有することを特徴とする半導体装置の製造方法。
  2. 前記半導体基板としてシリコン基板を用いることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記絶縁膜を形成する工程は、前記シリコン基板の表面を酸化することにより、シリコン酸化膜を形成する工程を有することを特徴とする請求項２に記載の半導体装置の製造方法。
  4. 前記活性窒素を導入する工程は、前記絶縁膜に対しプラズマ窒化を行う工程を有することを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置の製造方法。
  5. 前記窒素原子を含有する非酸化系のガスとして、ＮＨ3ガスを用いることを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置の製造方法。
  6. 前記活性窒素の導入を、前記絶縁膜の表面にダメージが生じない条件下で行うことを特徴とする請求項１乃至５のいずれか１項に記載の半導体装置の製造方法。
  7. 前記熱処理を、前記絶縁膜中の窒素が表面に残存する条件下で行うことを特徴とする請求項１乃至６のいずれか１項に記載の半導体装置の製造方法。
  8. 半導体基板上にゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜上にゲート電極を形成する工程と、
    前記ゲート電極の側面に側壁絶縁膜を形成する工程と、
    前記側壁絶縁膜をマスクとして、半導体基板内に不純物を導入する工程と、
    を有し、
    前記ゲート絶縁膜を形成する工程は、
    シリコン酸化膜を形成する工程と、
    前記シリコン酸化膜に、活性窒素を導入する工程と、
    次いで、窒素原子を含むガスの雰囲気中で、加熱する工程と、
    前記加熱する工程の後に、Ｎ 2 Ｏガス又はＮＯガスの雰囲気中でアニールを行う工程と、
    を有することを特徴とする半導体装置の製造方法。
JP2007038436A 2007-02-19 2007-02-19 半導体装置の製造方法 Expired - Fee Related JP4762169B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2007038436A JP4762169B2 (ja) 2007-02-19 2007-02-19 半導体装置の製造方法
TW097101635A TW200837834A (en) 2007-02-19 2008-01-16 Method for manufacturing semiconductor device
CNA2008100049262A CN101252085A (zh) 2007-02-19 2008-01-29 半导体器件的制造方法
KR1020080012920A KR100981332B1 (ko) 2007-02-19 2008-02-13 반도체 장치의 제조 방법
US12/032,030 US20080200000A1 (en) 2007-02-19 2008-02-15 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007038436A JP4762169B2 (ja) 2007-02-19 2007-02-19 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008205127A JP2008205127A (ja) 2008-09-04
JP4762169B2 true JP4762169B2 (ja) 2011-08-31

Family

ID=39707038

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007038436A Expired - Fee Related JP4762169B2 (ja) 2007-02-19 2007-02-19 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US20080200000A1 (ja)
JP (1) JP4762169B2 (ja)
KR (1) KR100981332B1 (ja)
CN (1) CN101252085A (ja)
TW (1) TW200837834A (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102456732B (zh) * 2010-10-19 2014-10-08 格科微电子（上海）有限公司 Mos晶体管及其制造方法、cmos图像传感器
KR101929384B1 (ko) * 2012-05-24 2018-12-14 삼성전자주식회사 선택적으로 질화처리된 게이트 절연막을 갖는 반도체 장치의 제조 방법
TWI608614B (zh) * 2012-12-07 2017-12-11 聯華電子股份有限公司 半導體結構及其製程
US9634083B2 (en) 2012-12-10 2017-04-25 United Microelectronics Corp. Semiconductor structure and process thereof
CN103035732B (zh) * 2012-12-17 2015-10-28 华南理工大学 一种vdmos晶体管及其制备方法
CN105789318B (zh) * 2014-12-26 2019-02-22 昆山国显光电有限公司 薄膜晶体管及其制备方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6162687A (en) * 1998-08-19 2000-12-19 Advanced Micro Devices, Inc. Method of manufacturing semiconductor device having oxide-nitride gate insulating layer
US6780719B2 (en) * 2001-06-20 2004-08-24 Texas Instruments Incorporated Method for annealing ultra-thin, high quality gate oxide layers using oxidizer/hydrogen mixtures
EP1409438B1 (en) * 2001-07-13 2010-08-11 ExxonMobil Research and Engineering Company Direct production of high purity fischer-tropsch wax
JP2004022902A (ja) * 2002-06-18 2004-01-22 Fujitsu Ltd 半導体装置の製造方法
US6649538B1 (en) * 2002-10-09 2003-11-18 Taiwan Semiconductor Manufacturing Co. Ltd. Method for plasma treating and plasma nitriding gate oxides
JP2005033098A (ja) * 2003-03-05 2005-02-03 Nec Electronics Corp 半導体装置及びその製造方法
JP2005101503A (ja) * 2003-03-26 2005-04-14 Fujitsu Ltd 半導体装置及びその製造方法
US7514376B2 (en) * 2003-04-30 2009-04-07 Fujitsu Microelectronics Limited Manufacture of semiconductor device having nitridized insulating film
JP4059183B2 (ja) * 2003-10-07 2008-03-12 ソニー株式会社 絶縁体薄膜の製造方法
US20050130448A1 (en) * 2003-12-15 2005-06-16 Applied Materials, Inc. Method of forming a silicon oxynitride layer
US8119210B2 (en) * 2004-05-21 2012-02-21 Applied Materials, Inc. Formation of a silicon oxynitride layer on a high-k dielectric material
US7402472B2 (en) * 2005-02-25 2008-07-22 Freescale Semiconductor, Inc. Method of making a nitrided gate dielectric
JP4413809B2 (ja) * 2005-03-29 2010-02-10 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
US20070134861A1 (en) * 2005-12-14 2007-06-14 Jin-Ping Han Semiconductor devices and methods of manufacture thereof

Also Published As

Publication number Publication date
CN101252085A (zh) 2008-08-27
US20080200000A1 (en) 2008-08-21
JP2008205127A (ja) 2008-09-04
KR100981332B1 (ko) 2010-09-10
KR20080077325A (ko) 2008-08-22
TW200837834A (en) 2008-09-16

Similar Documents

Publication Publication Date Title
KR100741442B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
TWI642108B (zh) 半導體裝置之製造方法
JP4762169B2 (ja) 半導体装置の製造方法
US7514376B2 (en) Manufacture of semiconductor device having nitridized insulating film
US7247914B2 (en) Semiconductor device and method for fabricating the same
US7759744B2 (en) Semiconductor device having high dielectric constant layers of different thicknesses
US20070138573A1 (en) Semiconductor device and manufacturing method of the same
JP4005055B2 (ja) 半導体装置およびその製造方法
JP2007123662A (ja) 半導体装置の製造方法および半導体装置
JP2004335566A (ja) 半導体装置の製造方法
JP2005064032A (ja) 半導体装置及びその製造方法
JP2007142024A (ja) 半導体装置の製造方法
CN104009037B (zh) 半导体器件及其制造方法
JP2006245306A (ja) 半導体装置の製造方法
US7682988B2 (en) Thermal treatment of nitrided oxide to improve negative bias thermal instability
KR100603510B1 (ko) 반도체 소자의 제조 방법
JP3644682B2 (ja) 半導体装置の製造方法
JP2005353655A (ja) 半導体装置の製造方法
JP2006295131A (ja) 半導体装置およびその製造方法
JP2005285805A (ja) 半導体装置の製造方法
JP5119904B2 (ja) 半導体装置の製造方法
JP2005252052A (ja) 半導体装置及びその製造方法
KR100575449B1 (ko) 반도체 장치의 제조방법
JP2004265973A (ja) 半導体装置の製造方法
JP2001332722A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080731

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110125

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110324

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110531

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110607

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140617

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4762169

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees