JP4759252B2 - 電力制御回路並びにそれを用いた半導体装置及び送受信回路 - Google Patents
電力制御回路並びにそれを用いた半導体装置及び送受信回路 Download PDFInfo
- Publication number
- JP4759252B2 JP4759252B2 JP2004337266A JP2004337266A JP4759252B2 JP 4759252 B2 JP4759252 B2 JP 4759252B2 JP 2004337266 A JP2004337266 A JP 2004337266A JP 2004337266 A JP2004337266 A JP 2004337266A JP 4759252 B2 JP4759252 B2 JP 4759252B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- digital
- power control
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005540 biological transmission Effects 0.000 title claims description 115
- 239000004065 semiconductor Substances 0.000 title claims description 74
- 238000006243 chemical reaction Methods 0.000 claims description 106
- 238000004891 communication Methods 0.000 claims description 69
- 238000001514 detection method Methods 0.000 claims description 64
- 238000000034 method Methods 0.000 claims description 53
- 230000003321 amplification Effects 0.000 claims description 14
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 8
- 238000010295 mobile communication Methods 0.000 claims description 6
- 239000000284 extract Substances 0.000 claims 5
- 238000012545 processing Methods 0.000 description 38
- 238000010586 diagram Methods 0.000 description 28
- 230000000694 effects Effects 0.000 description 15
- 238000013461 design Methods 0.000 description 14
- 238000004088 simulation Methods 0.000 description 7
- 230000005236 sound signal Effects 0.000 description 7
- 238000012546 transfer Methods 0.000 description 6
- 230000001413 cellular effect Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 5
- 238000005070 sampling Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000013139 quantization Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 235000014676 Phragmites communis Nutrition 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012886 linear function Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
- H03G3/3042—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers in modulators, frequency-changers, transmitters or power amplifiers
- H03G3/3047—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers in modulators, frequency-changers, transmitters or power amplifiers for intermittent signals, e.g. burst signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/02—Manually-operated control
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
- H03G3/3042—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers in modulators, frequency-changers, transmitters or power amplifiers
Landscapes
- Transmitters (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
図1に本発明の電力制御回路による実施の形態1を示す。本実施の形態の電力制御回路の構造、動作及び効果を簡便に説明するため、本発明を一例としてGSM及びW−CDMAに対応した携帯電話端末へ適用する場合が取り上げられる。図1は、本実施の形態の電力制御回路を具備した携帯電話端末の送信部を示す回路構成図である。
図2Aに本発明の電力制御回路による実施の形態2を示す。図2Aは、本実施の形態の電力制御回路を具備した携帯電話端末の送信部を示す回路構成図である。本発明を適用する携帯電話端末は、GSM及びW−CDMAに加えてEDGEにも対応している。従って、本実施の形態の電力制御回路は、GSM及びEDGE動作に適用され、マルチモード電力制御回路となる。
図7に本発明の電力制御回路による実施の形態3を示す。図7は、本実施の形態の電力制御回路を具備した携帯電話端末の送信部を示す回路構成図である。本発明を適用する携帯電話端末は、実施の形態2と同様にGSM、W−CDMA及びEDGEの各々に対応している。本実施の形態の電力制御回路は、変調信号出力期間450に比較器90bをオフとすることが可能になる場合に用いられ、サンプルホールド回路140cのみがA/D変換器80aの入力側に配置される。従って、実施の形態2に比べて、サンプルホールド回路の個数が少ない分、電力制御回路220が小型化される。
図9に本発明の電力制御回路による実施の形態3を示す。図9は、本実施の形態の電力制御回路を具備した携帯電話端末の送信部を示す回路構成図である。本実施の形態の電力制御回路は、図2Aにおけるサンプルホールド回路140aをA/D変換器70を構成する初段サンプルホールド回路140dと兼用にすることが可能になる場合に用いられる。実施の形態2に比べて、サンプルホールド回路140aが省略される分、電力制御回路220が小型化される。
図10に本発明の半導体装置及び送受信回路による実施の形態5を示す。本実施の形態は、例えばGSM及びEDGE(以下、「GSM/EDGE」と略記する)(第2の通信方式)並びにW−CDMA(第1の通信方式)に対応の携帯電話端末に用いられ、実施の形態2〜4から選択された電力制御回路220が備えられる。
図11に本発明の半導体装置及び送受信回路による実施の形態6を示す。本実施の形態では、実施の形態5の送受信回路に対してモジュール構成が変更される。
図12に本発明の半導体装置及び送受信回路による実施の形態7を示す。本実施の形態では、実施の形態5、6の半導体装置及び送受信回路に対して周波数変換回路20aと電力増幅器40aとの間の構成が変更され、その間に利得可変増幅器30を含む経路と含まない経路が設けられる。
図13に本発明の半導体装置及び送受信回路による実施の形態8を示す。本実施の形態では、実施の形態7の半導体装置及び無線通信モジュールに対して、周波数変換回路20aからの経路毎に電力増幅器が配置される。図13において、40bはW−CDMA用の電力増幅器、40cはGSM/EDGE用の電力増幅器である。本実施の形態では、このように、電力増幅器がW−CDMA用、GSM/EDGE用に別個に備えられるので、それに伴い、電力制御回路220は、GSM/EDGE用電力増幅器40cに対してのみ制御を行なう。
図14に本発明の半導体装置及び送受信回路による実施の形態9を示す。本実施の形態では、実施の形態8の半導体装置及び送受信回路に対して、電力増幅器40b、40cのそれぞれに方向性結合器が設けられる。図14において、50bは、W−CDMA用電力増幅器40bとアイソレータ500の間に配置した方向性結合器、50cは、GSM/EDGE用電力増幅器40cと送信フィルタ520aの間に配置した方向性結合器である。このような構成によって、周波数変換回路20aとデュプレクサ510との間にW−CDMA用に独立した経路が形成され、周波数変換回路20aとアンテナスイッチ530aとの間にGSM/EDGE用に独立した経路が形成される。
図15に本発明の半導体装置及び送受信回路による実施の形態10を示す。本実施の形態では、実施の形態9の半導体装置及び送受信回路に対して、方向性結合器50b、50cのそれぞれに検波器が設けられる。図15において、60bは、方向性結合器50bと電力制御回路220の間に配置したW−CDMA用の検波器、60cは、方向性結合器50cと電力制御回路220の間に配置したGSM/EDGE用の検波器である。
図16に本発明の半導体装置及び送受信回路による実施の形態11を示す。本実施の形態は、ローバンドGSM、ローバンドEDGE、ハイバンドGSM、ハイバンドEDGE、及びW−CDMAの各方式に対応する携帯電話端末に用いられ、実施の形態2〜4から選択された電力制御回路220が備えられる。ローバンド、ハイバンドの周波数は上述の通り、ローバンドが800〜900MHz帯、ハイバンドが1800〜1900MHz帯である。更に、W−CDMAの周波数は、説明の簡便性を考慮して、1800〜1900MHz帯とする。
図17A及び図17Bに本発明の半導体装置及び送受信回路による実施の形態12を示す。本実施の形態は、アンテナがW−CDMA用とGSM/EDGE用とで別々に設けられる。
図18に本発明の半導体装置及び送受信回路による実施の形態13を示す。本実施の形態では、電力増幅器40の電源電圧を調整する回路が付加される。
図19に本発明の半導体装置及び送受信回路による実施の形態14を示す。電力制御回路220への入力信号を実施の形態1〜13では電力増幅器40の出力信号を検出することによって得ていたのに代えて、本実施の形態では、電力増幅器40の消費電流を検知することによって得るように検出方法が変更される。
図20に本発明の電力制御回路による実施の形態15を示す。図20は、本実施の形態の電力制御回路を具備した携帯電話端末の送信部を示す回路構成図である。本発明を適用する携帯電話端末は、実施の形態1と同様にGSM方式及びW−CDMA方式に対応しているが、利得制御が電力増幅器40で行なわれるのでなく、利得可変増幅器30で行なわれるように構成される。
図21に本発明の電力制御回路による実施の形態16を示す。図21は、本実施の形態の電力制御回路を具備した携帯電話端末の送信部を示す回路構成図である。本発明を適用する携帯電話端末は、実施の形態1と同様にGSM及びW−CDMAに対応しているが、利得制御が電力増幅器40及び利得可変増幅器30で行なわれるように構成される。
Claims (29)
- 電力制御信号に応じて増幅器の出力電力が所望の電力値となるように上記増幅器の利得を制御する電力制御回路であって、
上記増幅器の出力電力の電力値を検出して得る検出信号をディジタル信号に変換してから上記電力制御信号との差分を取り、上記差分をアナログ信号に変換して第1の帰還信号を出力するディジタル帰還回路と、
アナログ信号に変換された上記電力制御信号と上記検出信号との差分の高周波成分を第2の帰還信号として出力するアナログ帰還回路と、
上記第1の帰還信号と上記第2の帰還信号との和を取って上記増幅器の利得を制御するための利得制御信号を出力する加算器と
を具備して成り、
上記ディジタル帰還回路は、
上記検出信号をディジタル信号に変換して出力するアナログ/ディジタル変換器と、
上記アナログ/ディジタル変換器のディジタル出力信号と上記電力制御信号との差分を出力する第1の比較器と、
上記第1の比較器のディジタル出力信号をアナログ信号に変換して上記第1の帰還信号を出力する第1のディジタル/アナログ変換器と
を具備し、
上記アナログ帰還回路は、
上記電力制御信号をアナログ信号に変換して出力する第2のディジタル/アナログ変換器と、
上記検出信号と上記第2のディジタル/アナログ変換器が出力するアナログ信号に変換された上記電力制御信号との差分を取る第2の比較器と、
上記第2の比較器の出力信号の高周波成分を取り出して上記第2の帰還信号を出力するハイパスフィルタと
を具備する
ことを特徴とする電力制御回路。 - 請求項2において、
上記検出信号を記憶して保持する第1のサンプルホールド回路と、
上記電力制御信号を記憶して保持する第2のサンプルホールド回路と、
上記第1のディジタル/アナログ変換器と上記第1の比較器との間に配置され、上記第1の比較器の上記ディジタル出力信号を記憶して保持する第3のサンプルホールド回路とを更に具備し、
上記検出信号は、上記第1のサンプルホールド回路を経て上記アナログ/ディジタル変換器と上記第2の比較器とに入力され、上記電力制御信号は、上記第2のサンプルホールド回路を経て上記第2のディジタル/アナログ変換器に入力される
ことを特徴とする電力制御回路。 - 請求項1において、
上記第1のディジタル/アナログ変換器と上記第1の比較器との間に配置され、上記第1の比較器の上記ディジタル出力信号を記憶して保持するサンプルホールド回路を更に具備し、
上記サンプルホールド回路が動作中に上記第2の比較器が動作を停止する
ことを特徴とする電力制御回路。 - 受信された第1の信号を増幅する受信回路と、
上記受信回路が出力する増幅後の上記第1の信号に対して周波数変換を行なって第2の信号を出力する第1の周波数変換回路と、
送信する第3の信号を入力して周波数変換を行なって第4の信号を出力する第2の周波数変換回路と、
上記周波数変換回路が出力する上記第4の信号を増幅する第1の増幅器であって、第2の電力制御信号によって利得が制御される第1の増幅器と、
上記第4の信号を増幅する外部の第2の増幅器の出力電力が所望の電力値となるように電力制御信号によって上記出力電力を制御する電力制御回路と
を含む回路ブロックを具備し、
上記電力制御回路は、
上記外部の第2の増幅器の出力電力の電力値を検出して得る検出信号をディジタル信号に変換してから上記第1の電力制御信号との差分を取り、上記差分をアナログ信号に変換して第1の帰還信号を出力するディジタル帰還回路と、
アナログ信号に変換された上記電力制御信号と上記検出信号との差分の高周波成分を第2の帰還信号として出力するアナログ帰還回路と、
上記第1の帰還信号と上記第2の帰還信号との和を取って上記出力電力を制御するための利得制御信号を出力する加算器と
を具備し、
上記回路ブロックが同一半導体基板上に形成され、
上記ディジタル帰還回路は、
上記検出信号をディジタル信号に変換して出力するアナログ/ディジタル変換器と、
上記アナログ/ディジタル変換器のディジタル出力信号と上記電力制御信号との差分を出力する第1の比較器と、
上記第1の比較器のディジタル出力信号をアナログ信号に変換して上記第1の帰還信号を出力する第1のディジタル/アナログ変換器と
を具備し、
上記アナログ帰還回路は、
上記電力制御信号をアナログ信号に変換して出力する第2のディジタル/アナログ変換器と、
上記検出信号と上記第2のディジタル/アナログ変換器が出力するアナログ信号に変換された上記電力制御信号との差分を取る第2の比較器と、
上記第2の比較器の出力信号の高周波成分を取り出して上記第2の帰還信号を出力するハイパスフィルタと
を具備する
ことを特徴とする半導体装置。 - 請求項4において、
上記検出信号を記憶して保持する第1のサンプルホールド回路と、
上記第1の電力制御信号を記憶して保持する第2のサンプルホールド回路と、
上記第1のディジタル/アナログ変換器と上記第1の比較器との間に配置され、上記第1の比較器の上記ディジタル出力信号を記憶して保持する第3のサンプルホールド回路とを更に具備し、
上記検出信号は、上記第1のサンプルホールド回路を経て上記アナログ/ディジタル変換器と上記第2の比較器とに入力され、上記第1の電力制御信号は、上記第2のサンプルホールド回路を経て上記第2のディジタル/アナログ変換器に入力される
ことを特徴とする半導体装置。 - 請求項4において、
上記第1のディジタル/アナログ変換器と上記第1の比較器との間に配置され、上記第1の比較器の上記ディジタル出力信号を記憶して保持するサンプルホールド回路を更に具備し、
上記サンプルホールド回路が動作中に上記第2の比較器が動作を停止する
ことを特徴とする半導体装置。 - 受信された第1の信号を増幅する受信回路と、
上記受信回路が出力する増幅後の上記第1の信号に対して周波数変換を行なって第2の信号を出力する第1の周波数変換回路と、
送信する第3の信号を入力して周波数変換を行なって第4の信号を出力する第2の周波数変換回路と、
上記周波数変換回路が出力する上記第4の信号を増幅する第1の増幅器であって、第2の電力制御信号によって利得が制御される第1の増幅器と、
上記第4の信号を増幅する外部の第2の増幅器の出力電力が所望の電力値となるように電力制御信号によって上記出力電力を制御する電力制御回路と
を含む回路ブロックを具備し、
上記電力制御回路は、
上記外部の第2の増幅器の出力電力の電力値を検出して得る検出信号をディジタル信号に変換してから上記第1の電力制御信号との差分を取り、上記差分をアナログ信号に変換して第1の帰還信号を出力するディジタル帰還回路と、
アナログ信号に変換された上記電力制御信号と上記検出信号との差分の高周波成分を第2の帰還信号として出力するアナログ帰還回路と、
上記第1の帰還信号と上記第2の帰還信号との和を取って上記出力電力を制御するための利得制御信号を出力する加算器と
を具備し、
上記回路ブロックが同一半導体基板上に形成され、
上記利得制御信号によって上記外部の第2の増幅器の利得が制御されることにより、上記出力電力が制御される
ことを特徴とする半導体装置。 - 受信された第1の信号を増幅する受信回路と、
上記受信回路が出力する増幅後の上記第1の信号に対して周波数変換を行なって第2の信号を出力する第1の周波数変換回路と、
送信する第3の信号を入力して周波数変換を行なって第4の信号を出力する第2の周波数変換回路と、
上記周波数変換回路が出力する上記第4の信号を増幅する第1の増幅器であって、第2の電力制御信号によって利得が制御される第1の増幅器と、
上記第4の信号を増幅する外部の第2の増幅器の出力電力が所望の電力値となるように電力制御信号によって上記出力電力を制御する電力制御回路と
を含む回路ブロックを具備し、
上記電力制御回路は、
上記外部の第2の増幅器の出力電力の電力値を検出して得る検出信号をディジタル信号に変換してから上記第1の電力制御信号との差分を取り、上記差分をアナログ信号に変換して第1の帰還信号を出力するディジタル帰還回路と、
アナログ信号に変換された上記電力制御信号と上記検出信号との差分の高周波成分を第2の帰還信号として出力するアナログ帰還回路と、
上記第1の帰還信号と上記第2の帰還信号との和を取って上記出力電力を制御するための利得制御信号を出力する加算器と
を具備し、
上記回路ブロックが同一半導体基板上に形成され、
上記第1の増幅器は、上記利得制御信号によっても利得が制御され、上記利得制御信号によって上記第1の増幅器の利得が制御されることにより、上記出力電力が制御される
ことを特徴とする半導体装置。 - 受信された第1の信号を増幅する受信回路と、
上記受信回路が出力する増幅後の上記第1の信号に対して周波数変換を行なって第2の信号を出力する第1の周波数変換回路と、
送信する第3の信号を入力して周波数変換を行なって第4の信号を出力する第2の周波数変換回路と、
上記周波数変換回路が出力する上記第4の信号を増幅する第1の増幅器であって、第2の電力制御信号によって利得が制御される第1の増幅器と、
上記第4の信号を増幅する外部の第2の増幅器の出力電力が所望の電力値となるように電力制御信号によって上記出力電力を制御する電力制御回路と
を含む回路ブロックを具備し、
上記電力制御回路は、
上記外部の第2の増幅器の出力電力の電力値を検出して得る検出信号をディジタル信号に変換してから上記第1の電力制御信号との差分を取り、上記差分をアナログ信号に変換して第1の帰還信号を出力するディジタル帰還回路と、
アナログ信号に変換された上記電力制御信号と上記検出信号との差分の高周波成分を第2の帰還信号として出力するアナログ帰還回路と、
上記第1の帰還信号と上記第2の帰還信号との和を取って上記出力電力を制御するための利得制御信号を出力する加算器と
を具備し、
上記回路ブロックが同一半導体基板上に形成され、
送信する上記第3の信号は、第1の通信方式と第2の通信方式とから選択された一方の通信方式の信号であり、上記第2の電力制御信号は、上記第1の通信方式に対して用いられ、上記第1の電力制御信号は、上記第2の通信方式に対して用いられる
ことを特徴とする半導体装置。 - アンテナによって受信された第1の通信方式の第1aの信号を増幅する第1の受信回路と、
上記アンテナによって受信された第2の通信方式の第1bの信号を増幅する第2の受信回路と、
上記第1又は第2の受信回路が出力する増幅後の上記第1a又は第1bの信号に対して周波数変換を行なって第2の信号を出力する第1の周波数変換回路と、
送信する上記第1の通信方式の第3aの信号又は上記第2の通信方式の第3bの信号を入力して周波数変換を行なって、第4の信号を出力する第2の周波数変換回路と、
上記周波数変換回路が出力する上記第4の信号を増幅する第1の増幅器であって、第2の電力制御信号によって利得が制御される第1の増幅器と、
上記第1の増幅器が出力する増幅後の上記第4の信号を電力増幅する第2の増幅器と、
上記第2の増幅器の出力信号の電力値を検出して検出信号を出力する検出器と、
上記第2の増幅器の出力電力が所望の電力値となるように第1の電力制御信号によって上記出力電力を制御する電力制御回路と
を含む回路ブロックを具備して成り、
上記電力制御回路は、
上記検出器が出力する上記検出信号をディジタル信号に変換してから上記第1の電力制御信号との差分を取り、上記差分をアナログ信号に変換して第1の帰還信号を出力するディジタル帰還回路と、
アナログ信号に変換された上記第1の電力制御信号と上記検出信号との差分の高周波成分を第2の帰還信号として出力するアナログ帰還回路と、
上記第1の帰還信号と上記第2の帰還信号との和を取って上記出力電力を制御するための利得制御信号を出力する加算器と
を具備し、
上記ディジタル帰還回路は、
上記検出信号をディジタル信号に変換して出力するアナログ/ディジタル変換器と、
上記アナログ/ディジタル変換器のディジタル出力信号と上記第1の電力制御信号との差分を出力する第1の比較器と、
上記第1の比較器のディジタル出力信号をアナログ信号に変換して上記第1の帰還信号を出力する第1のディジタル/アナログ変換器と
を具備し、
上記アナログ帰還回路は、
上記第1の電力制御信号をアナログ信号に変換して出力する第2のディジタル/アナログ変換器と、
上記検出信号と上記第2のディジタル/アナログ変換器が出力するアナログ信号に変換された上記第1の電力制御信号との差分を取る第2の比較器と、
上記第2の比較器の出力信号の高周波成分を取り出して上記第2の帰還信号を出力するハイパスフィルタと
を具備する
ことを特徴とする送受信回路。 - 請求項10において、
上記検出信号を記憶して保持する第1のサンプルホールド回路と、
上記第1の電力制御信号を記憶して保持する第2のサンプルホールド回路と、
上記第1のディジタル/アナログ変換器と上記第1の比較器との間に配置され、上記第1の比較器の上記ディジタル出力信号を記憶して保持する第3のサンプルホールド回路とを更に具備し、
上記検出信号は、上記第1のサンプルホールド回路を経て上記アナログ/ディジタル変換器と上記第2の比較器とに入力され、上記第1の電力制御信号は、上記第2のサンプルホールド回路を経て上記第2のディジタル/アナログ変換器に入力される
ことを特徴とする送受信回路。 - アンテナによって受信された第1の通信方式の第1aの信号を増幅する第1の受信回路と、
上記アンテナによって受信された第2の通信方式の第1bの信号を増幅する第2の受信回路と、
上記第1又は第2の受信回路が出力する増幅後の上記第1a又は第1bの信号に対して周波数変換を行なって第2の信号を出力する第1の周波数変換回路と、
送信する上記第1の通信方式の第3aの信号又は上記第2の通信方式の第3bの信号を入力して周波数変換を行なって、第4の信号を出力する第2の周波数変換回路と、
上記周波数変換回路が出力する上記第4の信号を増幅する第1の増幅器であって、第2の電力制御信号によって利得が制御される第1の増幅器と、
上記第1の増幅器が出力する増幅後の上記第4の信号を電力増幅する第2の増幅器と、
上記第2の増幅器の出力信号の電力値を検出して検出信号を出力する検出器と、
上記第2の増幅器の出力電力が所望の電力値となるように第1の電力制御信号によって上記出力電力を制御する電力制御回路と
を含む回路ブロックを具備して成り、
上記電力制御回路は、
上記検出器が出力する上記検出信号をディジタル信号に変換してから上記第1の電力制御信号との差分を取り、上記差分をアナログ信号に変換して第1の帰還信号を出力するディジタル帰還回路と、
アナログ信号に変換された上記第1の電力制御信号と上記検出信号との差分の高周波成分を第2の帰還信号として出力するアナログ帰還回路と、
上記第1の帰還信号と上記第2の帰還信号との和を取って上記出力電力を制御するための利得制御信号を出力する加算器と
を具備し、
上記第2の電力制御信号は、上記第1の通信方式に対して用いられ、上記第1の電力制御信号は、上記第2の通信方式に対して用いられ、
上記利得制御信号によって上記第2の増幅器の利得が制御されることにより、上記出力電力が制御される
ことを特徴とする送受信回路。 - アンテナによって受信された第1の通信方式の第1aの信号を増幅する第1の受信回路と、
上記アンテナによって受信された第2の通信方式の第1bの信号を増幅する第2の受信回路と、
上記第1又は第2の受信回路が出力する増幅後の上記第1a又は第1bの信号に対して周波数変換を行なって第2の信号を出力する第1の周波数変換回路と、
送信する上記第1の通信方式の第3aの信号又は上記第2の通信方式の第3bの信号を入力して周波数変換を行なって、第4の信号を出力する第2の周波数変換回路と、
上記周波数変換回路が出力する上記第4の信号を増幅する第1の増幅器であって、第2の電力制御信号によって利得が制御される第1の増幅器と、
上記第1の増幅器が出力する増幅後の上記第4の信号を電力増幅する第2の増幅器と、
上記第2の増幅器の出力信号の電力値を検出して検出信号を出力する検出器と、
上記第2の増幅器の出力電力が所望の電力値となるように第1の電力制御信号によって上記出力電力を制御する電力制御回路と
を含む回路ブロックを具備して成り、
上記電力制御回路は、
上記検出器が出力する上記検出信号をディジタル信号に変換してから上記第1の電力制御信号との差分を取り、上記差分をアナログ信号に変換して第1の帰還信号を出力するディジタル帰還回路と、
アナログ信号に変換された上記第1の電力制御信号と上記検出信号との差分の高周波成分を第2の帰還信号として出力するアナログ帰還回路と、
上記第1の帰還信号と上記第2の帰還信号との和を取って上記出力電力を制御するための利得制御信号を出力する加算器と
を具備し、
上記第2の電力制御信号は、上記第1の通信方式に対して用いられ、上記第1の電力制御信号は、上記第2の通信方式に対して用いられ、
上記第1の増幅器は、上記利得制御信号によっても利得が制御され、上記利得制御信号によって上記第1の増幅器の利得が制御されることにより、上記出力電力が制御されることを特徴とする送受信回路。 - アンテナによって受信された第1の通信方式の第1aの信号を増幅する第1の受信回路と、
上記アンテナによって受信された第2の通信方式の第1bの信号を増幅する第2の受信回路と、
上記第1又は第2の受信回路が出力する増幅後の上記第1a又は第1bの信号に対して周波数変換を行なって第2の信号を出力する第1の周波数変換回路と、
送信する上記第1の通信方式の第3aの信号又は上記第2の通信方式の第3bの信号を入力して周波数変換を行なって、第4の信号を出力する第2の周波数変換回路と、
上記周波数変換回路が出力する上記第4の信号を増幅する第1の増幅器であって、第2の電力制御信号によって利得が制御される第1の増幅器と、
上記第1の増幅器が出力する増幅後の上記第4の信号を電力増幅する第2の増幅器と、
上記第2の増幅器の出力信号の電力値を検出して検出信号を出力する検出器と、
上記第2の増幅器の出力電力が所望の電力値となるように第1の電力制御信号によって上記出力電力を制御する電力制御回路と
を含む回路ブロックを具備して成り、
上記電力制御回路は、
上記検出器が出力する上記検出信号をディジタル信号に変換してから上記第1の電力制御信号との差分を取り、上記差分をアナログ信号に変換して第1の帰還信号を出力するディジタル帰還回路と、
アナログ信号に変換された上記第1の電力制御信号と上記検出信号との差分の高周波成分を第2の帰還信号として出力するアナログ帰還回路と、
上記第1の帰還信号と上記第2の帰還信号との和を取って上記出力電力を制御するための利得制御信号を出力する加算器と
を具備し、
上記第2の電力制御信号は、上記第1の通信方式に対して用いられ、上記第1の電力制御信号は、上記第2の通信方式に対して用いられ、
上記第1の通信方式がW−CDMA(Wide-band Code Division Multiple Access)であり、上記第2の通信方式がGSM(Global System for Mobile Communication)又はEDGE(Enhanced Data rates for GSM Evolution)の少なくともいずれかである
ことを特徴とする送受信回路。 - 電力制御信号に応じて増幅器の出力電力が所望の電力値となるように上記増幅器の利得を制御する電力制御回路であって、
上記増幅器の出力電力の電力値を検出して得る検出信号をディジタル信号に変換してから上記電力制御信号との差分を取り、上記差分をアナログ信号に変換して第1の帰還信号を出力するディジタル帰還回路と、
アナログ信号に変換された上記電力制御信号と上記検出信号との差分の高周波成分を第2の帰還信号として出力するアナログ帰還回路と、
上記第1の帰還信号と上記第2の帰還信号との和を取って上記増幅器の利得を制御するための利得制御信号を出力する加算器と
を具備して成り、
上記ディジタル帰還回路が上記増幅器の電力値を一定に保つ機能を有し、
上記ディジタル帰還回路は、
上記検出信号をディジタル信号に変換して出力するアナログ/ディジタル変換器と、
上記アナログ/ディジタル変換器のディジタル出力信号と上記電力制御信号との差分を出力する第1の比較器と、
上記第1の比較器のディジタル出力信号をアナログ信号に変換して上記第1の帰還信号を出力する第1のディジタル/アナログ変換器と
を具備し、
上記アナログ帰還回路は、
上記電力制御信号をアナログ信号に変換して出力する第2のディジタル/アナログ変換器と、
上記検出信号と上記第2のディジタル/アナログ変換器が出力するアナログ信号に変換された上記電力制御信号との差分を取る第2の比較器と、
上記第2の比較器の出力信号の高周波成分を取り出して上記第2の帰還信号を出力するハイパスフィルタとを具備する
ことを特徴とする電力制御回路。 - 請求項15において、
上記検出信号を記憶して保持する第1のサンプルホールド回路と、
上記電力制御信号を記憶して保持する第2のサンプルホールド回路と、
上記第1のディジタル/アナログ変換器と上記第1の比較器との間に配置され、上記第1の比較器の上記ディジタル出力信号を記憶して保持する第3のサンプルホールド回路とを更に具備し、
上記検出信号は、上記第1のサンプルホールド回路を経て上記アナログ/ディジタル変換器と上記第2の比較器とに入力され、上記電力制御信号は、上記第2のサンプルホールド回路を経て上記第2のディジタル/アナログ変換器に入力される
ことを特徴とする電力制御回路。 - 請求項15において、
上記第1のディジタル/アナログ変換器と上記第1の比較器との間に配置され、上記第1の比較器の上記ディジタル出力信号を記憶して保持するサンプルホールド回路を更に具備し、
上記サンプルホールド回路が動作中に上記第2の比較器が動作を停止する
ことを特徴とする電力制御回路。 - 受信された第1の信号を増幅する受信回路と、
上記受信回路が出力する増幅後の上記第1の信号に対して周波数変換を行なって第2の信号を出力する第1の周波数変換回路と、
送信する第3の信号を入力して周波数変換を行なって第4の信号を出力する第2の周波数変換回路と、
上記周波数変換回路が出力する上記第4の信号を増幅する第1の増幅器であって、第2の電力制御信号によって利得が制御される第1の増幅器と、
上記第4の信号を増幅する外部の第2の増幅器の出力電力が所望の電力値となるように電力制御信号によって上記出力電力を制御する電力制御回路と
を含む回路ブロックを具備し、
上記電力制御回路は、
上記外部の第2の増幅器の出力電力の電力値を検出して得る検出信号をディジタル信号に変換してから上記第1の電力制御信号との差分を取り、上記差分をアナログ信号に変換して第1の帰還信号を出力するディジタル帰還回路と、
アナログ信号に変換された上記電力制御信号と上記検出信号との差分の高周波成分を第2の帰還信号として出力するアナログ帰還回路と、
上記第1の帰還信号と上記第2の帰還信号との和を取って上記出力電力を制御するための利得制御信号を出力する加算器と
を具備し、
上記回路ブロックが同一半導体基板上に形成され、
上記ディジタル帰還回路が上記増幅器の電力値を一定に保つ機能を有し、
上記ディジタル帰還回路は、
上記検出信号をディジタル信号に変換して出力するアナログ/ディジタル変換器と、
上記アナログ/ディジタル変換器のディジタル出力信号と上記電力制御信号との差分を出力する第1の比較器と、
上記第1の比較器のディジタル出力信号をアナログ信号に変換して上記第1の帰還信号を出力する第1のディジタル/アナログ変換器と
を具備し、
上記アナログ帰還回路は、
上記電力制御信号をアナログ信号に変換して出力する第2のディジタル/アナログ変換器と、
上記検出信号と上記第2のディジタル/アナログ変換器が出力するアナログ信号に変換された上記電力制御信号との差分を取る第2の比較器と、
上記第2の比較器の出力信号の高周波成分を取り出して上記第2の帰還信号を出力するハイパスフィルタとを具備する
ことを特徴とする半導体装置。 - 請求項18において、
上記検出信号を記憶して保持する第1のサンプルホールド回路と、
上記第1の電力制御信号を記憶して保持する第2のサンプルホールド回路と、
上記第1のディジタル/アナログ変換器と上記第1の比較器との間に配置され、上記第1の比較器の上記ディジタル出力信号を記憶して保持する第3のサンプルホールド回路とを更に具備し、
上記検出信号は、上記第1のサンプルホールド回路を経て上記アナログ/ディジタル変換器と上記第2の比較器とに入力され、上記第1の電力制御信号は、上記第2のサンプルホールド回路を経て上記第2のディジタル/アナログ変換器に入力される
ことを特徴とする半導体装置。 - 請求項18において、
上記第1のディジタル/アナログ変換器と上記第1の比較器との間に配置され、上記第1の比較器の上記ディジタル出力信号を記憶して保持するサンプルホールド回路を更に具備し、
上記サンプルホールド回路が動作中に上記第2の比較器が動作を停止する
ことを特徴とする半導体装置。 - 請求項18において、
上記利得制御信号によって上記外部の第2の増幅器の利得が制御されることにより、上記出力電力が制御される
ことを特徴とする半導体装置。 - 請求項18において、
上記第1の増幅器は、上記利得制御信号によっても利得が制御され、上記利得制御信号によって上記第1の増幅器の利得が制御されることにより、上記出力電力が制御される
ことを特徴とする半導体装置。 - 請求項18において、
送信する上記第3の信号は、第1の通信方式と第2の通信方式とから選択された一方の通信方式の信号であり、上記第2の電力制御信号は、上記第1の通信方式に対して用いられ、上記第1の電力制御信号は、上記第2の通信方式に対して用いられる
ことを特徴とする半導体装置。 - アンテナによって受信された第1の通信方式の第1aの信号を増幅する第1の受信回路と、
上記アンテナによって受信された第2の通信方式の第1bの信号を増幅する第2の受信回路と、
上記第1又は第2の受信回路が出力する増幅後の上記第1a又は第1bの信号に対して周波数変換を行なって第2の信号を出力する第1の周波数変換回路と、
送信する上記第1の通信方式の第3aの信号又は上記第2の通信方式の第3bの信号を入力して周波数変換を行なって、第4の信号を出力する第2の周波数変換回路と、
上記周波数変換回路が出力する上記第4の信号を増幅する第1の増幅器であって、第2の電力制御信号によって利得が制御される第1の増幅器と、
上記第1の増幅器が出力する増幅後の上記第4の信号を電力増幅する第2の増幅器と、
上記第2の増幅器の出力信号の電力値を検出して検出信号を出力する検出器と、
上記第2の増幅器の出力電力が所望の電力値となるように第1の電力制御信号によって上記出力電力を制御する電力制御回路と
を含む回路ブロックを具備して成り、
上記電力制御回路は、
上記検出器が出力する上記検出信号をディジタル信号に変換してから上記第1の電力制御信号との差分を取り、上記差分をアナログ信号に変換して第1の帰還信号を出力するディジタル帰還回路と、
アナログ信号に変換された上記第1の電力制御信号と上記検出信号との差分の高周波成分を第2の帰還信号として出力するアナログ帰還回路と、
上記第1の帰還信号と上記第2の帰還信号との和を取って上記出力電力を制御するための利得制御信号を出力する加算器と
を具備し、
上記ディジタル帰還回路が上記増幅器の電力値を一定に保つ機能を有し、
上記ディジタル帰還回路は、
上記検出信号をディジタル信号に変換して出力するアナログ/ディジタル変換器と、
上記アナログ/ディジタル変換器のディジタル出力信号と上記第1の電力制御信号との差分を出力する第1の比較器と、
上記第1の比較器のディジタル出力信号をアナログ信号に変換して上記第1の帰還信号を出力する第1のディジタル/アナログ変換器と
を具備し、
上記アナログ帰還回路は、
上記第1の電力制御信号をアナログ信号に変換して出力する第2のディジタル/アナログ変換器と、
上記検出信号と上記第2のディジタル/アナログ変換器が出力するアナログ信号に変換された上記第1の電力制御信号との差分を取る第2の比較器と、
上記第2の比較器の出力信号の高周波成分を取り出して上記第2の帰還信号を出力するハイパスフィルタと
を具備する
ことを特徴とする送受信回路。 - 請求項24において、
上記検出信号を記憶して保持する第1のサンプルホールド回路と、
上記第1の電力制御信号を記憶して保持する第2のサンプルホールド回路と、
上記第1のディジタル/アナログ変換器と上記第1の比較器との間に配置され、上記第1の比較器の上記ディジタル出力信号を記憶して保持する第3のサンプルホールド回路とを更に具備し、
上記検出信号は、上記第1のサンプルホールド回路を経て上記アナログ/ディジタル変換器と上記第2の比較器とに入力され、上記第1の電力制御信号は、上記第2のサンプルホールド回路を経て上記第2のディジタル/アナログ変換器に入力される
ことを特徴とする送受信回路。 - 請求項24において、
上記第2の電力制御信号は、上記第1の通信方式に対して用いられ、上記第1の電力制御信号は、上記第2の通信方式に対して用いられる
ことを特徴とする送受信回路。 - 請求項26において、
上記利得制御信号によって上記第2の増幅器の利得が制御されることにより、上記出力電力が制御される
ことを特徴とする送受信回路。 - 請求項26において、
上記第1の増幅器は、上記利得制御信号によっても利得が制御され、上記利得制御信号によって上記第1の増幅器の利得が制御されることにより、上記出力電力が制御される
ことを特徴とする送受信回路。 - 請求項26において、
上記第1の通信方式がW−CDMA(Wide-band Code Division Multiple Access)であり、上記第2の通信方式がGSM(Global System for Mobile Communication)又はEDGE(Enhanced Data rates for GSM Evolution)の少なくともいずれかである
ことを特徴とする送受信回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004337266A JP4759252B2 (ja) | 2004-11-22 | 2004-11-22 | 電力制御回路並びにそれを用いた半導体装置及び送受信回路 |
US11/272,917 US7415254B2 (en) | 2004-11-22 | 2005-11-15 | Power control circuit, semiconductor device and transceiver circuit using the same |
US12/222,345 US8213888B2 (en) | 2004-11-22 | 2008-08-07 | Power control circuit, semiconductor device and transceiver circuit using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004337266A JP4759252B2 (ja) | 2004-11-22 | 2004-11-22 | 電力制御回路並びにそれを用いた半導体装置及び送受信回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006148647A JP2006148647A (ja) | 2006-06-08 |
JP4759252B2 true JP4759252B2 (ja) | 2011-08-31 |
Family
ID=36461550
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004337266A Expired - Fee Related JP4759252B2 (ja) | 2004-11-22 | 2004-11-22 | 電力制御回路並びにそれを用いた半導体装置及び送受信回路 |
Country Status (2)
Country | Link |
---|---|
US (2) | US7415254B2 (ja) |
JP (1) | JP4759252B2 (ja) |
Families Citing this family (54)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1604456B1 (en) * | 2003-03-12 | 2011-06-15 | MediaTek Inc. | Closed loop power control of non-constant envelope waveforms using sample/hold |
US7729671B2 (en) * | 2006-12-06 | 2010-06-01 | Broadcom Corporation | Method and system for enhancing efficiency by modulating power amplifier gain |
US8442456B2 (en) * | 2007-08-09 | 2013-05-14 | Freescale Semiconductor, Inc. | Wireless communication unit, integrated circuit and method of power control therein |
US20090081973A1 (en) * | 2007-09-26 | 2009-03-26 | Analog Devices, Inc. | Multi-slot power control for wireless transmission |
US20090137217A1 (en) * | 2007-11-27 | 2009-05-28 | Huang Chung-Er | Communication transmission system and power detection method thereof |
KR101450570B1 (ko) * | 2007-12-28 | 2014-10-14 | 삼성전자주식회사 | Gsm 단말기의 노이즈 제거 방법 및 장치 |
US8280324B2 (en) * | 2008-04-17 | 2012-10-02 | Broadcom Corporation | Method and system for closed loop power control in wireless systems |
TWI396394B (zh) | 2008-06-13 | 2013-05-11 | Asustek Comp Inc | 多頻段行動通訊裝置 |
JP5169595B2 (ja) * | 2008-08-01 | 2013-03-27 | 富士通株式会社 | 送信電力制御装置、送信電力制御方法、送信電力制御プログラムおよび送信電力制御回路 |
US8854019B1 (en) | 2008-09-25 | 2014-10-07 | Rf Micro Devices, Inc. | Hybrid DC/DC power converter with charge-pump and buck converter |
US9166471B1 (en) | 2009-03-13 | 2015-10-20 | Rf Micro Devices, Inc. | 3D frequency dithering for DC-to-DC converters used in multi-mode cellular transmitters |
US8315576B2 (en) * | 2009-05-05 | 2012-11-20 | Rf Micro Devices, Inc. | Capacitive compensation of cascaded directional couplers |
US8219145B2 (en) * | 2009-09-03 | 2012-07-10 | Micro Mobio Corporation | Universal radio card for wireless devices |
US8548398B2 (en) | 2010-02-01 | 2013-10-01 | Rf Micro Devices, Inc. | Envelope power supply calibration of a multi-mode radio frequency power amplifier |
EP2369861B1 (en) * | 2010-03-25 | 2016-07-27 | Nxp B.V. | Multi-channel audio signal processing |
US8538355B2 (en) | 2010-04-19 | 2013-09-17 | Rf Micro Devices, Inc. | Quadrature power amplifier architecture |
US9214900B2 (en) | 2010-04-20 | 2015-12-15 | Rf Micro Devices, Inc. | Interference reduction between RF communications bands |
US9048787B2 (en) | 2010-04-20 | 2015-06-02 | Rf Micro Devices, Inc. | Combined RF detector and RF attenuator with concurrent outputs |
US8947157B2 (en) | 2010-04-20 | 2015-02-03 | Rf Micro Devices, Inc. | Voltage multiplier charge pump buck |
US9214865B2 (en) | 2010-04-20 | 2015-12-15 | Rf Micro Devices, Inc. | Voltage compatible charge pump buck and buck power supplies |
US8913967B2 (en) | 2010-04-20 | 2014-12-16 | Rf Micro Devices, Inc. | Feedback based buck timing of a direct current (DC)-DC converter |
US8913971B2 (en) | 2010-04-20 | 2014-12-16 | Rf Micro Devices, Inc. | Selecting PA bias levels of RF PA circuitry during a multislot burst |
US8942650B2 (en) | 2010-04-20 | 2015-01-27 | Rf Micro Devices, Inc. | RF PA linearity requirements based converter operating mode selection |
US8942651B2 (en) | 2010-04-20 | 2015-01-27 | Rf Micro Devices, Inc. | Cascaded converged power amplifier |
US8731498B2 (en) | 2010-04-20 | 2014-05-20 | Rf Micro Devices, Inc. | Temperature correcting an envelope power supply signal for RF PA circuitry |
US8699973B2 (en) | 2010-04-20 | 2014-04-15 | Rf Micro Devices, Inc. | PA bias power supply efficiency optimization |
US8892063B2 (en) | 2010-04-20 | 2014-11-18 | Rf Micro Devices, Inc. | Linear mode and non-linear mode quadrature PA circuitry |
US8983410B2 (en) | 2010-04-20 | 2015-03-17 | Rf Micro Devices, Inc. | Configurable 2-wire/3-wire serial communications interface |
US8983407B2 (en) | 2010-04-20 | 2015-03-17 | Rf Micro Devices, Inc. | Selectable PA bias temperature compensation circuitry |
US8811920B2 (en) | 2010-04-20 | 2014-08-19 | Rf Micro Devices, Inc. | DC-DC converter semiconductor die structure |
US9362825B2 (en) | 2010-04-20 | 2016-06-07 | Rf Micro Devices, Inc. | Look-up table based configuration of a DC-DC converter |
US8958763B2 (en) | 2010-04-20 | 2015-02-17 | Rf Micro Devices, Inc. | PA bias power supply undershoot compensation |
US9577590B2 (en) | 2010-04-20 | 2017-02-21 | Qorvo Us, Inc. | Dual inductive element charge pump buck and buck power supplies |
US8712349B2 (en) | 2010-04-20 | 2014-04-29 | Rf Micro Devices, Inc. | Selecting a converter operating mode of a PA envelope power supply |
US9077405B2 (en) | 2010-04-20 | 2015-07-07 | Rf Micro Devices, Inc. | High efficiency path based power amplifier circuitry |
US8842399B2 (en) | 2010-04-20 | 2014-09-23 | Rf Micro Devices, Inc. | ESD protection of an RF PA semiconductor die using a PA controller semiconductor die |
US9008597B2 (en) | 2010-04-20 | 2015-04-14 | Rf Micro Devices, Inc. | Direct current (DC)-DC converter having a multi-stage output filter |
US8989685B2 (en) | 2010-04-20 | 2015-03-24 | Rf Micro Devices, Inc. | Look-up table based configuration of multi-mode multi-band radio frequency power amplifier circuitry |
US8831544B2 (en) | 2010-04-20 | 2014-09-09 | Rf Micro Devices, Inc. | Dynamic device switching (DDS) of an in-phase RF PA stage and a quadrature-phase RF PA stage |
US8811921B2 (en) | 2010-04-20 | 2014-08-19 | Rf Micro Devices, Inc. | Independent PA biasing of a driver stage and a final stage |
US8706063B2 (en) | 2010-04-20 | 2014-04-22 | Rf Micro Devices, Inc. | PA envelope power supply undershoot compensation |
US9900204B2 (en) | 2010-04-20 | 2018-02-20 | Qorvo Us, Inc. | Multiple functional equivalence digital communications interface |
US9553550B2 (en) | 2010-04-20 | 2017-01-24 | Qorvo Us, Inc. | Multiband RF switch ground isolation |
US9030256B2 (en) | 2010-04-20 | 2015-05-12 | Rf Micro Devices, Inc. | Overlay class F choke |
US9184701B2 (en) | 2010-04-20 | 2015-11-10 | Rf Micro Devices, Inc. | Snubber for a direct current (DC)-DC converter |
US8903333B1 (en) | 2010-06-16 | 2014-12-02 | Rf Micro Devices, Inc. | Adaptive antenna tuner for a transceiver |
US8615209B1 (en) * | 2010-09-01 | 2013-12-24 | Rf Micro Devices, Inc. | Power control system for transmission chain in a transceiver |
WO2012070627A1 (ja) * | 2010-11-26 | 2012-05-31 | 日本電気株式会社 | 送信電力制御回路及び送信装置、送信電力制御方法、プログラム |
US20130016633A1 (en) * | 2011-07-14 | 2013-01-17 | Lum Nicholas W | Wireless Circuitry for Simultaneously Receiving Radio-frequency Transmissions in Different Frequency Bands |
US9065505B2 (en) | 2012-01-31 | 2015-06-23 | Rf Micro Devices, Inc. | Optimal switching frequency for envelope tracking power supply |
US9634625B2 (en) * | 2013-05-28 | 2017-04-25 | Mediatek Inc. | Radio frequency transmitter with extended power range and related radio frequency transmission method |
US9838069B2 (en) * | 2013-10-30 | 2017-12-05 | Netgear, Inc. | Radio frequency front end module with high band selectivity |
US9667312B2 (en) * | 2015-01-13 | 2017-05-30 | Hughes Network Systems, Llc | Radio based automatic level control for linear radio calibration |
US10419066B1 (en) * | 2017-10-05 | 2019-09-17 | Harmonic, Inc. | Remote radio frequency (RF) AGC loop |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56165412A (en) * | 1980-05-23 | 1981-12-19 | Nec Corp | Voice amplitude limiting amplifier |
JP2703667B2 (ja) * | 1991-01-10 | 1998-01-26 | 三菱電機株式会社 | 電力増幅装置 |
JP2800500B2 (ja) * | 1991-10-01 | 1998-09-21 | 松下電器産業株式会社 | バースト送信出力制御回路 |
US5132634A (en) * | 1991-03-25 | 1992-07-21 | Motorola, Inc. | Amplifier circuit with envelope smoothing |
US5323329A (en) * | 1991-12-23 | 1994-06-21 | Eni, Div. Of Astec America, Inc. | Digitally assisted power levelling circuit for rf power generator |
JP3332408B2 (ja) | 1992-04-09 | 2002-10-07 | 株式会社日立国際電気 | 自動電力制御回路 |
JPH07135435A (ja) * | 1993-11-09 | 1995-05-23 | Mitsubishi Electric Corp | 携帯型電話機 |
JP3223750B2 (ja) * | 1995-03-31 | 2001-10-29 | 株式会社日立製作所 | 出力制御電力増幅器、無線通信端末及び無線通信基地局 |
JPH08274559A (ja) * | 1995-04-03 | 1996-10-18 | Oki Electric Ind Co Ltd | 出力電力制御装置 |
JPH1022756A (ja) * | 1996-07-04 | 1998-01-23 | Mitsubishi Electric Corp | 無線送信機およびその送信制御方法 |
JPH1056345A (ja) * | 1996-08-12 | 1998-02-24 | Kokusai Electric Co Ltd | 自動利得制御回路 |
US5977831A (en) * | 1998-04-03 | 1999-11-02 | Cbs Corporation | Hybrid system for control and monitoring of an amplifier |
US6519293B1 (en) * | 1998-06-03 | 2003-02-11 | Mitsubishi Denki Kabushiki Kaisha | Radio transmitter and radio communication method |
JP3618055B2 (ja) * | 1999-02-05 | 2005-02-09 | 富士通株式会社 | 携帯移動端末および送信装置 |
GB2389253B (en) | 2002-05-31 | 2005-09-21 | Hitachi Ltd | Transmitter and semiconductor integrated circuit for communication |
JP2004208136A (ja) * | 2002-12-26 | 2004-07-22 | Matsushita Electric Ind Co Ltd | マルチモード通信端末装置 |
-
2004
- 2004-11-22 JP JP2004337266A patent/JP4759252B2/ja not_active Expired - Fee Related
-
2005
- 2005-11-15 US US11/272,917 patent/US7415254B2/en active Active
-
2008
- 2008-08-07 US US12/222,345 patent/US8213888B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20080305756A1 (en) | 2008-12-11 |
US7415254B2 (en) | 2008-08-19 |
US20060111060A1 (en) | 2006-05-25 |
US8213888B2 (en) | 2012-07-03 |
JP2006148647A (ja) | 2006-06-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4759252B2 (ja) | 電力制御回路並びにそれを用いた半導体装置及び送受信回路 | |
US10333470B2 (en) | Apparatus and methods for envelope tracking systems | |
US10080192B2 (en) | Apparatus and methods for envelope tracking systems | |
US9866176B2 (en) | Apparatus and methods for envelope shaping in mobile devices | |
US9571152B2 (en) | Apparatus and methods for calibration of envelope trackers | |
US8587377B2 (en) | Apparatus and methods for biasing a power amplifier | |
US9876478B2 (en) | Apparatus and methods for wide local area network power amplifiers | |
US20160336901A1 (en) | Apparatus and methods for wideband envelope tracking | |
US8525590B2 (en) | Power amplifier control circuit | |
JP2005236570A (ja) | 高周波回路装置 | |
US20230124129A1 (en) | Output stage circuit assembly for power amplifier system with improved power management | |
US20240056040A1 (en) | Radio-frequency module and communication device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070515 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070515 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091006 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091117 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100114 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100510 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100601 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100715 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101124 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110223 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20110303 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110524 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110606 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4759252 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140610 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |