JP4759252B2 - 電力制御回路並びにそれを用いた半導体装置及び送受信回路 - Google Patents

電力制御回路並びにそれを用いた半導体装置及び送受信回路 Download PDF

Info

Publication number
JP4759252B2
JP4759252B2 JP2004337266A JP2004337266A JP4759252B2 JP 4759252 B2 JP4759252 B2 JP 4759252B2 JP 2004337266 A JP2004337266 A JP 2004337266A JP 2004337266 A JP2004337266 A JP 2004337266A JP 4759252 B2 JP4759252 B2 JP 4759252B2
Authority
JP
Japan
Prior art keywords
signal
circuit
digital
power control
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004337266A
Other languages
English (en)
Other versions
JP2006148647A (ja
Inventor
哲 栗山
聡 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2004337266A priority Critical patent/JP4759252B2/ja
Priority to US11/272,917 priority patent/US7415254B2/en
Publication of JP2006148647A publication Critical patent/JP2006148647A/ja
Priority to US12/222,345 priority patent/US8213888B2/en
Application granted granted Critical
Publication of JP4759252B2 publication Critical patent/JP4759252B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
    • H03G3/3042—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers in modulators, frequency-changers, transmitters or power amplifiers
    • H03G3/3047—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers in modulators, frequency-changers, transmitters or power amplifiers for intermittent signals, e.g. burst signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/02—Manually-operated control
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
    • H03G3/3042—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers in modulators, frequency-changers, transmitters or power amplifiers

Landscapes

  • Transmitters (AREA)
  • Control Of Amplification And Gain Control (AREA)

Description

本発明は、移動体無線通信端末、或いは無線通信基地局の送信機等の無線通信機器において出力電力を制御する技術に係り、特に複数の周波数帯域及び複数の方式に対応した無線通信機器に適用して好適な電力制御回路に関する。
携帯電話に代表される移動体通信システムは、世界的規模で普及が進んでおり、幾つかの通信方式が地域に応じて用いられている。移動体通信システムで使用されている重要技術の一つにＡＰＣ（Auto Power Control）と呼ばれる、端末及び基地局における受信電力に応じて端末の送信電力を制御する技術がある。ＡＰＣが必要な第１の理由は、端末の低消費電力化である。端末が基地局の近くにある場合、端末の送信電力を低下させることにより、送信電力が一定の場合より端末の低消費電力化を図ることが可能になる。第２の理由は、ＣＤＭＡ（Code Division Multiple Access）方式における遠近問題である。
ＣＤＭＡでは、複数の端末が各々異なるコードを用いてスペクトラム拡散方式により信号を拡散変調して送信する。それにより、同一周波数帯を複数の端末で共用化することが可能になる。例えば、基地局Ａから遠い距離に存在する端末Ｂ、基地局Ａから近い距離に存在する端末Ｃを想定した場合、端末Ｂからの信号（希望波）は端末Ｃの信号（非希望波）によりレベル干渉を受け、正確な受信が困難となる。この問題を解決するために、各端末の送信する電力を精密に制御し、基地局での受信電力を一定にすることが必須となる。
ＡＰＣを実現する電力制御回路の例として、送信電力増幅器の出力電力の一部を検波し、検波結果が基地局からの指令電力レベルとなるように送信電力増幅器を制御する例が特許文献１に開示されている。また、別の例とし、電力増幅器の出力電力の一部を検波し、電力増幅器の入力レベルを変える可変減衰器を制御して検波結果が所望の値になったときに可変減衰器の制御電圧をサンプルホールドする例が特許文献２に開示されている。更に別の例として、送信信号の搬送波の位相を制御する位相制御ループと、電力増幅回路の出力振幅を制御する振幅制御ループとを有する無線通信装置において、振幅制御ループの帰還回路の中間に可変利得増幅回路を配置し、同増幅回路の利得をディジタル回路によって制御して電力増幅回路の出力電力を制御する例が特許文献３に開示されている。更に別の例として、電力増幅部の前に２個の利得可変器を配置し、電力増幅部の出力電力の検出結果が基地局からの制御に応じた値となり、かつ位相変化が起きないように上記２個の利得可変器を制御する例が特許文献４に開示されている。更に別の例として、送信電力増幅器の出力電力の一部を検波し、検波結果が基地局からの指示に従うように送信電力増幅器をディジタル回路によって制御する例が特許文献５に開示されている。
特開平５−２９１８５４号公報（第３頁〜第４頁、図１） 特開平８−２７４５６０号公報（第５頁〜第６頁、図１） 特開２００４−７４４３号公報（第１１頁、図１） 特開２０００−２２８６４６号公報（第４頁〜第５頁、図１） 特開平８−２７４５５９号公報（第３頁、図３）
特許文献１に開示されている技術では、帰還回路がアナログ回路で構成されるため温度変化や電源変動の影響を受けやすく、安定性や精度が不十分に成らざるを得ない。更に、閉ループ制御のみであるため、送信電力増幅器の出力信号が振幅変調を伴う信号である場合、帰還回路内を伝送する信号の振幅の平均値が収束しても、変調による振幅値の変化（包絡線）を抑えようとする作用が継続される。そのため、この変化の抑えが雑音として送信電力増幅器に帰還され、その結果、送信電力増幅器の出力信号が劣化することが避けられない。従って、この技術が適用可能な通信方式には制限がある。
また、特許文献２に開示されている技術では、サンプルホールド回路を同様にアナログ回路で実現するため、サンプルホールドリーク（サンプルホールド回路を構成するコンデンサの電荷がリークすることにより、コンデンサの保持する電圧が変動する現象）が発生し、電力増幅器の出力信号を一定値にホールドすることが困難になる。
これに対して、特許文献４、５に開示されている技術では、ディジタル信号処理を用いるため電力増幅器の出力電力の相対値を詳細に制御することは可能である。しかし、欧州で普及しているＧＳＭ（Global System for Mobile Communication）などのバースト動作における高速な電力制御を行なう場合、ディジタル信号処理の有するクロック遅延によってクロック周波数である帰還信号は位相が１８０度回るため、帰還回路が不安定化又は発振に至るという不都合が起こる可能性がある。
さて、携帯電話に代表される移動体通信には複数の通信方式が存在する。例えば欧州では、第２世代無線通信方式として普及している上記のＧＳＭ、及びＧＳＭのデータ通信速度を向上したＥＤＧＥ（Enhanced Data rates for GSM Evolution）に加えて、近年サービスが開始された第３世代無線通信方式であるＷ−ＣＤＭＡ（Wide-band Code Division Multiple Access)がある。また、北米では第２世代無線通信方式であるＰＣＳ（Personal Communication System）に加えて、第３世代無線通信方式であるｃｄｍａ１ｘが普及している。
更に、各通信方式では複数の周波数帯域（バンド）が使用される。例えばＧＳＭでは、ローバンドと呼ばれる８００〜９００ＭＨｚ帯と、ハイバンドと呼ばれる１８００〜１９００ＭＨｚ帯が使用される。
このように、同一地域において複数の通信方式（モード）、複数の周波数帯域（バンド）が混在するようになってきているため、携帯電話端末には、マルチバンド化及びマルチモード化が求められる。例えば欧州では、ＧＳＭ／ＥＤＧＥ／Ｗ−ＣＤＭＡ対応の携帯電話端末が必要となる。マルチバンド・マルチモード型となっても、大型及び高コストとなることは許されず、携帯電話端末の小型化及び低コスト化を考慮すると、携帯電話端末を構成する部品及び回路においてもマルチバンド及びマルチモード化は必須であることは言うまでもない。即ち、上記ＡＰＣのための電力制御回路においても、マルチバンド及びマルチモード化への対応が求められる。
これに対して、特許文献３に開示されている技術では、例えばチャネル帯域幅が４００ｋＨｚであるＧＳＭ及びチャネル帯域幅が５ＭＨｚであるＷ−ＣＤＭＡの共用化を考慮した場合、チャネル帯域幅が大きく異なるため、両方の方式に適合した回路設計が困難とならざるを得ない。
本発明の目的は、高速動作が安定な電力制御回路を提供すること、又は同電力制御回路を用いた半導体装置を提供すること、或いは同電力制御回路を用いた送受信回路を提供することにある。
上記目的を達成するための本発明の電力制御回路は、電力制御信号に応じて増幅器の出力電力が所望の電力値となるように上記増幅器の利得を制御する電力制御回路であって、上記増幅器の出力電力の電力値を検出して得る検出信号をディジタル信号に変換してから上記電力制御信号との差分を取り、上記差分をアナログ信号に変換して第１の帰還信号を出力するディジタル帰還回路と、アナログ信号に変換された上記電力制御信号と上記検出信号との差分の高周波成分を第２の帰還信号として出力するアナログ帰還回路と、上記第１の帰還信号と上記第２の帰還信号との和を取って上記増幅器の利得を制御するための利得制御信号を出力する加算器とを具備して成ることを特徴とする。アナログ帰還回路は、ディジタル信号処理による遅延を含まないため、高速な動作が可能である。従って、電力値を一定に収束する動作は第１の帰還信号によって主にディジタル帰還回路が行ない、帰還信号の高周波成分である第２の帰還信号が高速動作の可能なアナログ帰還回路により生成されるため、電力制御回路の高速動作での安定化が可能となる。従って、本発明の電力制御回路は、複数の周波数帯域及び複数の方式において共用化が可能になる。
上記目的を達成するための本発明の半導体装置は、受信された第１の信号を増幅する受信回路と、上記受信回路が出力する増幅後の上記第１の信号に対して周波数変換を行なって第２の信号を出力する第１の周波数変換回路と、送信する第３の信号を入力して周波数変換を行なって第４の信号を出力する第２の周波数変換回路と、上記周波数変換回路が出力する上記第４の信号を増幅する第１の増幅器であって、第２の電力制御信号によって利得が制御される第１の増幅器と、上記第４の信号を増幅する外部の第２の増幅器の出力電力が所望の電力値となるように第１の電力制御信号によって上記出力電力を制御する上記の電力制御回路とを含む回路ブロックを具備し、上記回路ブロックが同一半導体基板上に形成されていることを特徴とする。上記構成の半導体装置は、安定な高速動作が可能であるため複数の周波数帯域及び複数の方式において共用化が可能な電力制御回路を備えている。従って、本発明の半導体装置を用いることにより、マルチバンド・マルチモード対応の携帯電話端末等の通信機器の小型化及び低コスト化が実現される。
上記目的を達成するための本発明の送受信回路は、アンテナによって受信された第１の通信方式の第１ａの信号を増幅する第１の受信回路と、上記アンテナによって受信された第２の通信方式の第１ｂの信号を増幅する第２の受信回路と、上記第１又は第２の受信回路が出力する増幅後の上記第１ａ又は第１ｂの信号に対して周波数変換を行なって第２の信号を出力する第１の周波数変換回路と、送信する上記第１の通信方式の第３ａの信号又は上記第２の通信方式の第３ｂの信号を入力して周波数変換を行なって、第４の信号を出力する第２の周波数変換回路と、上記周波数変換回路が出力する上記第４の信号を増幅する第１の増幅器であって、第２の電力制御信号によって利得が制御される第１の増幅器と、上記第１の増幅器が出力する増幅後の上記第４の信号を電力増幅する第２の増幅器と、上記第２の増幅器の出力信号の電力値を検出して検出信号を出力する検出器と、上記第２の増幅器の出力電力が所望の電力値となるように第１の電力制御信号によって上記出力電力を制御する上記の電力制御回路とを含む回路ブロックを具備して成ることを特徴とする。上記構成の送受信回路は、安定な高速動作が可能であるため複数の周波数帯域及び複数の方式において共用化が可能な電力制御回路を備えている。従って、本発明の送受信回路を用いることにより、マルチバンド・マルチモード対応の携帯電話端末等の通信機器の小型化及び低コスト化が実現される。
本発明によれば、帰還信号の高周波成分が高速動作の可能なアナログ帰還回路によって生成されるので、電力制御回路の高速動作が安定化される。
以下、本発明に係る電力制御回路並びにそれを用いた半導体装置及び送受信回路を図面に示した幾つかの実施の形態を参照して詳細に説明する。なお、実施の形態を説明するための全図において、同一又は類似の機能を有する部材には同一の符号を付し、その繰り返しの説明を省略する。
（実施の形態１）
図１に本発明の電力制御回路による実施の形態１を示す。本実施の形態の電力制御回路の構造、動作及び効果を簡便に説明するため、本発明を一例としてＧＳＭ及びＷ−ＣＤＭＡに対応した携帯電話端末へ適用する場合が取り上げられる。図１は、本実施の形態の電力制御回路を具備した携帯電話端末の送信部を示す回路構成図である。
図１において、１０はベースバンド信号処理装置（ＢＢ）、２０ａは周波数変換回路（ＭＩＸ）、３０は利得可変増幅器、４０ａは電力増幅器、５０ａは方向性結合器、６０ａは検波器（ＤＥＴ）、７０はアナログ／ディジタル（Ａ／Ｄ）変換器、８０ａ及び８０ｂはディジタル／アナログ（Ｄ／Ａ）変換器、９０ａ及び９０ｂは比較器、１００は加算器、１１０はハイパスフィルタ、１２０はフロントエンド回路（ＦＥ）、１３０ａはアンテナである。フロントエンド回路１２０は主にアンテナスイッチ、デュプレクサ或いはダイプレクサなどの高周波部品により構成される。
上記構成において、２００は、Ａ／Ｄ変換器７０、比較器（第１の比較器）９０ａ及びＤ／Ａ変換器（第１のＤ／Ａ変換器）８０ａにより構成されるディジタル帰還回路、２１０は、Ｄ／Ａ変換器（第２のＤ／Ａ変換器）８０ｂ、比較器（第２の比較器）９０ｂ及びハイパスフィルタ１１０により構成されるアナログ帰還回路である。更に、２２０は、ディジタル帰還回路２００、アナログ帰還回路２１０及び加算器１００により構成される電力制御回路である。
まず、本実施の形態の電力制御回路２２０を具備した携帯電話端末の送信部の動作を説明する。ＧＳＭ及びＷ−ＣＤＭＡ各々の動作において、ベースバンド信号処理装置１０の送信信号（第３の信号）は、周波数変換回路２０ａにおいて所望の周波数に周波数変換され、可変利得増幅器３０により所望の電力値に増幅され、更に電力増幅器４０ａにより所望の電力値に増幅され、方向性結合器５０ａ及びフロントエンド回路１２０を介してアンテナ１３０ａより送信される。ベースバンド信号処理装置１０は更に、基地局（図示せず）からの受信信号より検出されるディジタルの電力制御信号（電力制御信号、又は第１の電力制御信号）を出力する。
一方、方向性結合器５０ａで取り出された電力増幅器４０ａの出力信号の一部は、検波器６０ａに入力され、検波器６０ａにおいて電圧値に変換される。検波器６０ａは半波整流検波回路が簡便で好ましいが、全波整流検波回路であっても構わない。
ＧＳＭ動作を行なう場合に電力制御回路２２０が用いられる。検波器６０ａの出力信号の一部は、Ａ／Ｄ変換器７０によりディジタル信号に変換され、比較器９０ａに入力される。更に、検波器６０ａの出力信号の一部が比較器９０ｂに入力される。
比較器９０ａは、Ａ／Ｄ変換器７０の出力信号とベースバンド信号処理装置１０が出力する電力制御信号との差分を出力する。比較器９０ａの出力信号は、Ｄ／Ａ変換器８０ａによりアナログ信号に変換されて第１の帰還信号となり、加算器１００に入力される。一方、比較器９０ｂは、検波器６０ａの出力信号の一部とＤ／Ａ変換器８０ｂを介してアナログ信号に変換されたベースバンド信号処理装置１０の出力する電力制御信号との差分を出力する。比較器９０ｂの出力信号は、ハイパスフィルタ１１０を通って第２の帰還信号となり、加算器１００に入力される。加算器１００は、Ｄ／Ａ変換器８０ａが出力する第１の帰還信号とハイパスフィルタ１１０が出力する第２の帰還信号の和を出力する。加算器１００の出力信号は、電力増幅器４０ａの利得制御端子に利得制御信号（Ｖａｐｃ）として印加される。上記の回路構成により、電力増幅器４０ａの出力信号の電力値は、ベースバンド信号処理装置１０の出力する電力制御信号に応じた値に収束するように制御される。
図１に示した本実施の形態の電力制御回路によれば、アナログ帰還回路２１０がハイパスフィルタ１１０を具備するため、アナログ帰還回路２１０から出力される信号は高周波成分のみを有する。更に、アナログ帰還回路２１０はディジタル信号処理による場合に生じる遅延を含まないため、高速な動作が可能である。従って、電力値を一定に収束する動作は主にディジタル帰還回路２００が行ない、電力制御回路２２０内の信号のうち高周波成分は高速動作が可能なアナログ帰還回路２１０により帰還されるため、電力制御回路２２０の安定化が可能となる。
なお、送信部がＷ−ＣＤＭＡ動作を行なう場合、検波器６０ａの出力信号は、Ａ／Ｄ変換器７０によりディジタル信号に変換され、ベースバンド信号処理装置１０に入力される。このように、Ｗ−ＣＤＭＡでは、電力制御回路２２０のＡ／Ｄ変換器７０がＧＳＭと共用になる。
ベースバンド信号処理装置１０は、Ａ／Ｄ変換器７０の出力信号と基地局からの受信信号より検出される電力制御信号とを比較し、電力増幅器４０ａの出力信号の電力値が所望の値となるように、利得可変増幅器３０の出力信号の電力値を制御する。Ｗ−ＣＤＭＡの要求する送信信号の電力値のダイナミックレンジは約７０ｄＢと非常に大きいため、Ｗ−ＣＤＭＡ動作を行なう場合、一般に電力増幅器４０ａのバイアス点を一定にした状態で入力信号の電力値を可変することにより、出力信号の電力値が決定される。このようにして、上記の回路構成により、電力増幅器４０ａの出力信号の電力値は、ベースバンド信号処理装置１０の出力する電力制御信号（第２の電力制御信号）に応じた値に収束するように制御される。Ｗ−ＣＤＭＡ動作の場合、ベースバンド信号処理装置１０においては、ディジタル信号処理により利得可変増幅器３０の電力制御信号が生成されるため、詳細な電力制御が可能となる。
（実施の形態２）
図２Ａに本発明の電力制御回路による実施の形態２を示す。図２Ａは、本実施の形態の電力制御回路を具備した携帯電話端末の送信部を示す回路構成図である。本発明を適用する携帯電話端末は、ＧＳＭ及びＷ−ＣＤＭＡに加えてＥＤＧＥにも対応している。従って、本実施の形態の電力制御回路は、ＧＳＭ及びＥＤＧＥ動作に適用され、マルチモード電力制御回路となる。
送信部がＥＤＧＥ動作を行なう場合、基本的な動作は実施の形態１におけるＧＳＭの場合と同様である。ＧＳＭ動作と異なる点を次に説明する。
図３はＧＳＭ及びＥＤＧＥ動作を行なう場合の、アンテナ１３０ａから送信される送信信号電力値の時間応答及び規格化されたタイムマスクを示したグラフである。
図３において、横軸は時間、縦軸は電力値である。３００ａはＧＳＭ動作の場合のアンテナ１３０ａから送信される送信信号電力値、３１０ａ及び３１０ｂはＧＳＭ動作の場合のアンテナ１３０ａから送信される送信信号電力値を規定するタイムマスク、４００ａはＧＳＭ動作の場合の１スロット、４１０ａはランプアップ、４２０ａはバースト、４３０ａはランプダウンである。また、３００ｂはＥＤＧＥ動作の場合のアンテナ１３０ａから送信される送信信号電力値、３１０ｃ及び３１０ｄはＥＤＧＥ動作の場合のアンテナ１３０ａから送信される送信信号電力値を規定するタイムマスク、４００ｂはＥＤＧＥ動作の場合の１スロット、４１０ｂはランプアップ、４２０ｂはバースト、４３０ｂはランプダウンである。更に、４４０ａ及び４４０ｂは各々ＥＤＧＥ動作の場合のバースト４２０ｂの最初と最後に設定されたバッファ期間である。
図３に示すように、ＧＳＭ動作を行なう場合は、バースト４２０ａにおいてアンテナ１３０ａから送信される送信信号は一定電力値である。従って、電力増幅器４０ａの出力信号の電力値も一定であるため、電力制御回路２２０は１スロット４００ａの間の常時閉ループ動作が可能である。
一方、ＥＤＧＥ動作を行なう場合、バースト４２０ｂのバッファ期間４３０ａ及び４３０ｂを除いた変調信号出力期間４５０において、アンテナ１３０ａから送信される送信信号に振幅変調が掛かっていて、送信信号の包絡線が変化する。そのため、変調信号出力期間４５０でのサンプルホールド機能が必要である。この期間に一定の値にホールドされた利得制御電圧により、送信信号の包絡線の変化に関係なく電力増幅器４０ａの利得が一定に保たれる。
図２Ａにおいて、１４０ａ、１４０ｂ及び１４０ｃは、それぞれ、検波器６０ａの出力側、Ａ／Ｄ変換器８０ｂの入力側、Ａ／Ｄ変換器８０ａの入力側に配置されたサンプルホールド回路である（それぞれ、第１、第２、第３のサンプルホールド回路）。
図２Ａを用いて、本実施の形態のＥＤＧＥ動作におけるサンプルホールド機能の動作を説明する。先ず、ランプアップ４１０ｂではサンプルホールド回路１４０ａ〜１４０ｃは、オフとなる。
ここで、本明細書においては、サンプルホールド回路１４０がオフとは、図２Ｂに示すスイッチＳ１がオン或いは図２Ｃに示すスイッチＳ２が端子ａ側に接続されている状態を指す。また、サンプルホールド回路１４０がオンとは、スイッチＳ１がオフ或いはスイッチＳ２がｂ側に接続されている状態を指す。
図２Ｂにおいて、ＢＡ１及びＢＡ２はそれぞれバッファアンプであり、Ｃ１は容量である。Ｓ１がオン（すなわちサンプルホールド回路１４０がオフ）の場合、Ｃ１はチャージされサンプルホールド回路１４０は入力信号をそのまま出力し（サンプル状態）、Ｓ１がオフ（すなわちサンプルホールド回路１４０がオン）の場合、バッファアンプＢＡ２には容量Ｃ１のチャージ量に応じた信号が供給される（ホールド状態）ことによりサンプルホールド機能が実現される。一方、図２Ｃにおいて、例えばサンプルホールド回路本体１４００は１クロック遅延回路であり、Ｓ２が端子ａ側に接続されている（すなわちサンプルホールド回路１４０がオフ）場合、サンプルホールド回路１４０は入力信号をそのまま出力し（サンプル状態）、Ｓ２が端子ｂ側に接続されている（すなわちサンプルホールド回路１４０がオン）場合、サンプルホールド回路１４０はサンプルホールド回路本体１４００に入力された１クロック前の信号を常に出力する（ホールド状態）ことによりサンプルホールド機能が実現される。
従って、サンプルホールド回路１４０ａ〜１４０ｃがオフとなるとき、図２Ａは図１と同様となり、電力制御回路２２０は、ＧＳＭ動作の場合と同様に、電力増幅器４０ａの出力信号の電力値が所望の値に収束するように閉ループ動作する。次に、バースト４２０ｂの最初に設定されたバッファ期間４４０ａの間にサンプルホールド回路１４０ａ〜１４０ｃは同時にオンされ、各サンプルホールド回路における信号値（電圧値或いは電力値）が記憶保持される。更に、変調信号出力期間４５０では、各サンプルホールド回路１４０ａ〜１４０ｃは記憶保持した信号値を出力する。また更に、バースト４２０ｂの最後に設定されたバッファ期間４４０ｂの間に、電力増幅器４０ａの出力信号の電力値がバッファ期間４４０ａの間と等しい値に戻された（電力増幅器４０ａの入力信号が一定振幅値に戻された）後、サンプルホールド回路１４０ａ〜１４０ｃは同時にオフされる。最後に、ランプダウン４３０ｂではサンプルホールド回路１４０ａ〜１４０ｃはオフであり、電力制御回路２２０は、ＧＳＭ動作の場合と同様に、電力増幅器４０ａの出力信号の電力値が所望の値に収束するように閉ループ動作する。
本実施の形態によれば、サンプルホールド回路１４０ｂ及び１４０ｃはディジタル回路で構成されているため、サンプルホールドリークの問題がない。また、サンプルホールド回路１４０ａはアナログ回路で構成されているものの、検波器６０ａ、比較器９０ｂ及びＡ／Ｄ変換器７０はいずれも電圧を入力して動作し、系を流れる電流が微少であるためサンプルホールドリークによるサンプルホールド機能の低下は微少である。従って、上記の回路構成により、ＥＤＧＥ動作での変調信号出力期間４５０において、サンプルホールドリークが実質的にないサンプルホールド機能を実現することが可能となる。
なお、ランプダウン４３０ｂでは加算器１００をオフすることにより、電力増幅器４０ａを開ループ動作させ、電力増幅器４０ａの出力信号の電力値を所望の値に低減しても構わない。或いは、Ｄ／Ａ変換器８０ａ及び８０ｂをオフすることにより、電力増幅器４０ａを開ループ制御して所望の電力値まで電力値を低減しても構わない。この場合、バッファ期間４４０ｂでのサンプルホールド状態から閉ループへの切り替えにおけるサンプルホールド値の違いによるスプリアス発生を考慮する必要がないため、設計を容易にすることが可能である。
また或いは、ランプダウン４３０ｂの前半は閉ループ動作を適用し、後半は開ループ動作に切り替えても構わない。この場合、電力増幅器４０ａの非線形性によるループ利得低下により電力値が所望の値に収束しなくなる場合においても、開ループ動作により電力値を所望の値に収束させることが可能である。
またなお、閉ループの特性によっては、ループフィルタを適宜配置しても構わない。そのように構成した例を図４に示す。ループフィルタ１５０ａ、１５０ｂ又は１５０ｃがそれぞれ、加算器１００、Ａ／Ｄ変換器８０ａ、比較器９０ａの出力側に配置される。
更にまた、本実施の形態のマルチモード電力制御回路は、ＧＳＭ或いはＥＤＧＥ動作を行なう場合、電力増幅器４０ａの利得制御電圧を調整することにより電力増幅器４０ａの出力信号の電力値を制御しているが、周波数変換回路２０ａ或いは利得可変増幅器３０からの出力信号の電力値を必要に応じて調整しても構わない。この場合、周波数変換回路２０ａ或いは利得可変増幅器３０からの出力信号の電力値を調整する構成が新たに必要になるが、電力増幅器４０ａの利得を固定にして良いため、電力増幅器４０ａの低消費電力化及び高線形化が可能となる。
以上の本実施の形態の電力制御回路の特性をシミュレーションによって求めた。図５は、シミュレーションに用いたＧＳＭ及びＥＤＧＥ動作の回路図である。
図５において、１６０は対数／真数変換関数、１７０は真数／対数変換関数、１８０は電力増幅器４０ａの出力信号の電力値を検知するモニタ（ＭＴ）である。ベースバンド信号処理装置１０で任意に作成したランプ信号に、電力増幅器４０ａに利得制御電圧と出力電圧との関係を表した関数を適応した。また、ループフィルタ１５０ａにはカットオフ周波数が１５０ｋＨｚの１次の伝達関数を有するローパスフィルタを、ループフィルタ１５０ｂにはカットオフ周波数が１５０ｋＨｚでα＝３（αは伝達関数の有するポールとゼロ点の周波数比）の２次の伝達関数を有するラグリードフィルタを、ハイパスフィルタ１１０にはカットオフ周波数が２００ｋＨｚの１次の伝達関数を有するハイパスフィルタを、各々適用した。更にまた、Ａ／Ｄ変換器７０のサンプリング周波数を２５ＭＨｚ、量子化間隔０．２とし、Ｄ／Ａ変換器８０ａ及び８０ｂのサンプリング周波数を２５ＭＨｚとした。なお、検波器６０ａには十分なダイナミックレンジを有するダイオードを想定して、リニア関数を適用した。Ａ／Ｄ変換器７０、Ｄ／Ａ変換器８０ａ及び８０ｂには、各々３クロック分のディジタル信号処理によるクロック遅延を考慮している。
図６は上記シミュレーションの結果を示したグラフである。電力増幅器４０ａの出力信号の電力値は、ＧＳＭ動作において３４．５ｄＢｍ、ＥＤＧＥ動作において２７．０ｄＢｍを例に挙げている。図６より、ＧＳＭ及びＥＤＧＥ動作での電力増幅器４０ａの出力信号の電力値の制御が各タイムマスクを満足し、かつ電力制御回路２２０が安定に動作することが実証された。
なお、上記シミュレーションにおいて、ループフィルタ１５０ｂの伝達関数を双一次変換したディジタルループフィルタ１５０ｃとしても構わない。また、ループフィルタ１５０ａ〜１５０ｃ及びハイパスフィルタ１１０の伝達関数の次数及びカットオフ周波数、Ａ／Ｄ変換器７０のサンプリング周波数及び量子化間隔、Ｄ／Ａ変換器８０ａ及び８０ｂのサンプリング周波数は、いずれも設計に応じて適宜変更しても構わない。また、上記シミュレーションにおいて、Ａ／Ｄ変換器７０、Ｄ／Ａ変換器８０ａ及び８０ｂの必要クロック数を３クロックとしたが、これに限定されることなく、設計に応じた適当なクロック数であっても構わない。
以上、本実施の形態により、ＧＳＭ及びＥＤＧＥの各々に対して安定な電力制御が可能な電力制御回路を実現することができる。このように、複数の方式において電力制御回路の共用化が可能となるため、マルチバンド・マルチモード電力制御回路の小型化が可能になると共に、その低コスト化が可能になる。
（実施の形態３）
図７に本発明の電力制御回路による実施の形態３を示す。図７は、本実施の形態の電力制御回路を具備した携帯電話端末の送信部を示す回路構成図である。本発明を適用する携帯電話端末は、実施の形態２と同様にＧＳＭ、Ｗ−ＣＤＭＡ及びＥＤＧＥの各々に対応している。本実施の形態の電力制御回路は、変調信号出力期間４５０に比較器９０ｂをオフとすることが可能になる場合に用いられ、サンプルホールド回路１４０ｃのみがＡ／Ｄ変換器８０ａの入力側に配置される。従って、実施の形態２に比べて、サンプルホールド回路の個数が少ない分、電力制御回路２２０が小型化される。
ＧＳＭ及びＥＤＧＥに対応する電力制御回路２２０の基本的な動作は上記実施の形態２と同様であり、ＥＤＧＥ動作におけるサンプルホールド回路の動作が異なる。
図７を用いて、本発明のマルチバンド・マルチモード電力制御回路のＥＤＧＥ動作におけるサンプルホールド機能の動作を説明する。先ず、ランプアップ４１０ｂではサンプルホールド回路１４０ｃはオフとなり、電力制御回路２２０は、ＧＳＭ動作と同様に、電力増幅器４０ａの出力信号の電力値が所望の値に収束するように閉ループ動作する。次に、バースト４２０ｂの最初に設定されたバッファ期間４４０ａの間にサンプルホールド回路１４０ｃはオンされ、信号値（電圧値或いは電力値）を記憶保持すると同時に、比較器９０ｂがオフされる。更に、変調信号出力期間４５０ではサンプルホールド回路１４０ｃは記憶保持した信号値を出力する。比較器９０ｂの出力信号値は０である。また更に、バースト４２０ｂの最後に設定されたバッファ期間４４０ｂの間に、電力増幅器４０ａの出力信号の電力値がバッファ期間４４０ａの間と等しい値に戻された（電力増幅器４０ａの入力信号が一定振幅値に戻された）後、サンプルホールド回路１４０ｃはオフされ、比較器９０ｂがオンされる。最後に、ランプダウン４３０ｂではサンプルホールド回路１４０ｃはオフされ、電力制御回路２２０はＧＳＭ動作と同様に、電力増幅器４０ａの出力信号の電力値が所望の値に収束するように閉ループ動作する。
本実施の形態において、サンプルホールド回路１４０ｃはディジタル回路で構成されているため、サンプルホールドリークの問題がない。また、比較器９０ｂ及び加算器１００の間にハイパスフィルタ１１０が配置されているため、アナログ帰還回路２１０を通過する信号は高周波成分のみとなるため、電力増幅器４０ａの出力信号の電力値が一定値に収束している場合、比較器９０ｂの出力信号値（電圧値或いは電力値）はほぼ０である。従って、比較器９０ｂをオフすることにより、アナログ帰還回路２１０の出力信号値を保持することが可能である。従って、上記の回路構成により、ＥＤＧＥ動作での変調信号出力期間４５０において、サンプルホールドリークのないサンプルホールド機能を実現することが可能である。
なお、ランプダウン４３０ｂの初期の適当なタイミングで加算器１００をオフすることにより、電力増幅器４０ａを開ループ制御して、電力増幅器４０ａの出力信号の電力値を所望の値に低減しても構わない。或いは、Ｄ／Ａ変換器８０ａ及び８０ｂをオフすることにより、電力増幅器４０ａを開ループ制御して所望の電力値まで電力値を低減しても構わない。この場合、バッファ期間４４０ｂでのサンプルホールド状態から閉ループ動作への切り替えにおけるサンプルホールド値の違いによるスプリアス発生を考慮する必要がないため、設計を容易にすることが可能である。
また或いは、ランプダウン４３０ｂの前半は閉ループ動作を適用し、後半は開ループ動作に切り替えても構わない。この場合、電力増幅器４０ａの非線形性によるループ利得低下により電力値が所望の値に収束しなくなる場合においても、開ループ動作により電力値を所望の値に収束させることが可能である。
またなお、閉ループの特性によっては、ループフィルタを適宜配置しても構わない。そのように構成した例を図８に示す。ループフィルタ１５０ａ、１５０ｂ又は１５０ｃがそれぞれ、加算器１００、Ａ／Ｄ変換器８０ａ、比較器９０ａの各出力側に配置される。ループフィルタ１５０ａは、比較器９０ｂのオン及びオフ時におけるスイッチングノイズを抑圧するため、ローパスフィルタであることが望ましい。
また、上記説明の通り、アナログ帰還回路２１０を通過する信号は高周波成分のみであるため、比較器９０ｂにソフトスイッチング動作を適用することが可能である。従って、比較器９０ｂのオン及びオフの動作は、スイッチングノイズを低減するため、瞬時に切り替える動作ではなく、時間を掛けて切り替えるソフトスイッチング動作が望ましい。
（実施の形態４）
図９に本発明の電力制御回路による実施の形態３を示す。図９は、本実施の形態の電力制御回路を具備した携帯電話端末の送信部を示す回路構成図である。本実施の形態の電力制御回路は、図２Ａにおけるサンプルホールド回路１４０ａをＡ／Ｄ変換器７０を構成する初段サンプルホールド回路１４０ｄと兼用にすることが可能になる場合に用いられる。実施の形態２に比べて、サンプルホールド回路１４０ａが省略される分、電力制御回路２２０が小型化される。
ＧＳＭ及びＥＤＧＥに対応する電力制御回路２２０の基本的な動作は実施の形態２と同様である。
図９を用いて、本実施の形態のＥＤＧＥ動作におけるサンプルホールド機能の動作を説明する。先ず、ランプアップ４１０ｂではサンプルホールド回路１４０ｂ〜１４０ｄはオフされ、電力制御回路２２０はＧＳＭ動作と同様に、電力増幅器４０ａの出力信号の電力値が所望の値に収束するように動作する。次に、バースト４２０ｂの最初に設定されたバッファ期間４４０ａの間にサンプルホールド回路１４０ｂ〜１４０ｄは、同時にオンされかつ同回路間が開放され、各サンプルホールド回路における信号値（電圧値或いは電力値）を記憶保持する。更に、変調信号出力期間４５０では各サンプルホールド回路１４０ｂ〜１４０ｄは、記憶保持した信号値を出力する。また更に、バースト４２０ｂの最後に設定されたバッファ期間４４０ｂの間に、電力増幅器４０ａの出力信号の電力値がバッファ期間４４０ａの間と等しい値に戻された（電力増幅器４０ａの入力信号が一定振幅値に戻された）後、サンプルホールド回路１４０ｂ〜１４０ｄは同時にオフされる。最後に、ランプダウン４３０ｂではサンプルホールド回路１４０ｂ〜１４０ｄはオフであり、電力制御回路２２０はＧＳＭ動作と同様に、電力増幅器４０ａの出力信号の電力値が所望の値に収束するように動作する。
本実施の形態において、サンプルホールド回路１４０ｂ〜１４０ｄがディジタル回路で構成されているため、サンプルホールドリークの問題がない。
なお、上記実施の形態１と同様に、加算器１００と電力増幅器４０ａとの間、加算器１００とＤ／Ａ変換器８０ａとの間或いは比較器９０ａとサンプルホールド回路１４０ｃとの間にループフィルタ（図示せず）を適宜配置しても構わない。
（実施の形態５）
図１０に本発明の半導体装置及び送受信回路による実施の形態５を示す。本実施の形態は、例えばＧＳＭ及びＥＤＧＥ（以下、「ＧＳＭ／ＥＤＧＥ」と略記する）（第２の通信方式）並びにＷ−ＣＤＭＡ（第１の通信方式）に対応の携帯電話端末に用いられ、実施の形態２〜４から選択された電力制御回路２２０が備えられる。
図１０において、５００はアイソレータ、５１０はデュプレクサ、５２０ａは送信フィルタ、５３０ａはアンテナスイッチ、５４０ａはＷ−ＣＤＭＡ用受信回路、５５０ａはＧＳＭ／ＥＤＧＥ用受信回路、２０ｂは周波数変換回路（ＭＩＸ）である。また、６１０は、電力増幅器４０ａ、方向性結合器５０ａ、検波器６０ａ、アイソレータ５００、デュプレクサ５１０、送信フィルタ５２０ａ、アンテナスイッチ５３０ａを含んで構成される第１の回路ブロックである。第１の回路ブロック６１０は、第１のモジュール６１０として構成することができる。更に、６２０は、周波数変換回路（第１の周波数変換回路）２０ａ、周波数変換回路（第２の周波数変換回路）２０ｂ、利得可変増幅器３０、電力制御回路（ＡＰＣ）２２０、Ｗ−ＣＤＭＡ用の受信回路（Ｒｘ）（第１の受信回路）５４０ａ、ＧＳＭ／ＥＤＧＥ用の受信回路（Ｒｘ）（第２の受信回路）５５０ａを含んで構成される第２の回路ブロックである。第２の回路ブロック６２０は、半導体装置６２０又は第２のモジュール６２０として構成することができる。６００は、第１の回路ブロック６１０及び第２の回路ブロック６０を含んで構成される第３の回路ブロックである。第３の回路ブロック６００は、本実施の形態の送受信回路であり、第３のモジュール６００として構成することができる。
なお、本明細書では、上記のように、同一範囲の回路ブロック、モジュール、半導体装置に同一の符号を付すこととする。
図１０を用いて、本実施の形態の送受信回路の動作を説明する。ベースバンド信号処理装置１０に入力された音声信号或いはデータ信号は、ＧＳＭ、ＥＤＧＥ或いはＷ−ＣＤＭＡのいずれかの方式に対応した同相成分信号（Ｉ信号）及び直交成分信号（Ｑ信号）に変換されて出力される。以下、Ｉ信号及びＱ信号を「Ｉ／Ｑ信号」と略記し、Ｗ−ＣＤＭＡのＩ／Ｑ信号を第３ａの信号、ＧＳＭ又はＥＤＧＥのＩ／Ｑ信号を第３ｂの信号とする。第３ａの信号又は第３ｂの信号は、周波数変換回路（第２の周波数変換回路）２０ａにおいて変調されて第４の信号となり、同第４の信号は、利得可変増幅器（第１の増幅器）３０を介して電力増幅器（第２の増幅器）４０ａに入力される。
Ｗ−ＣＤＭＡ動作を行なう場合、電力増幅器４０ａにおいて増幅された信号はアイソレータ５００、デュプレクサ５１０及びアンテナスイッチ５３０ａを介してアンテナ１３０ａに入力され、アンテナ１３０ａより送信される。一方、ＧＳＭ或いはＥＤＧＥ動作を行なう場合、電力増幅器４０ａにおいて増幅された信号は送信フィルタ５２０ａ及びアンテナスイッチ５３０ａを介してアンテナ１３０ａに入力され、アンテナ１３０ａより送信される。
また、アンテナ１３０ａで受信されたＷ−ＣＤＭＡ対応受信信号（第１ａの信号）は、アンテナスイッチ５３０ａ、デュプレクサ５１０を介してＷ−ＣＤＭＡ用受信回路５４０ａに入力され、Ｗ−ＣＤＭＡ用受信回路５４０ａにおいて所望の電力値に増幅され、更に周波数変換回路２０ｂにおいてＩ／Ｑ信号（第２の信号）に変換される。Ｉ／Ｑ信号はベースバンド信号処理装置１０に入力され、音声信号或いはデータ信号に変換され出力される。
一方、アンテナ１３０ａで受信されたＧＳＭ或いはＥＤＧＥ対応受信信号（第１ｂの信号）は、アンテナスイッチ５３０ａを介してＧＳＭ／ＥＤＧＥ用受信回路５５０ａに入力され、ＧＳＭ／ＥＤＧＥ用受信回路５５０ａにおいて所望の電力値に増幅され、更に周波数変換回路２０ｂにおいてＩ／Ｑ信号（第２の信号）に変換される。Ｉ／Ｑ信号はベースバンド信号処理装置１０に入力され、音声信号或いはデータ信号に変換され出力される。
方向性結合器５０ａ、検波器６０ａの構成及び動作は、実施の形態２〜４と同様である。また、上述のように、電力制御回路２２０は、実施の形態２〜４から選択されたものであり、その構成及び動作は、既に述べた通りである。
本実施の形態を備える携帯電話端末は、上記の構成及び動作を有することによりＧＳＭ／ＥＤＧＥ、並びにＷ−ＣＤＭＡに対応した動作が可能である。
ここで、半導体装置６２０は、周波数変換回路２０ａ及び２０ｂ、利得可変増幅器３０、電力制御回路２２０、Ｗ−ＣＤＭＡ用受信回路５４０ａ、ＧＳＭ／ＥＤＧＥ用受信回路５５０ａを同一半導体基板上に形成することにより、ＲＦ−ＩＣ（Radio Frequency Integrated Circuit）として実現され、第２の回路ブロック６２０の小型化、低コスト化が達成される。周波数変換回路２０ａ及び２０ｂ等を構成する半導体素子は、小型化、低消費電力化、低コスト化を考慮した場合、ＢｉＣＭＯＳ（Bipolar Complementary Metal Oxide Semiconductor）であることが望ましいが、更なる低コスト化を考慮した場合はＣＭＯＳ（Complementary Metal Oxide Semiconductor）であることが望ましい。
なお、第１の回路ブロック６１０における電力増幅器４０ａ及び検波器６０ａを同一半導体基板上に形成し、半導体装置として構成することが可能である。それにより、電力増幅器４０ａを構成する電力増幅用トランジスタ（図示せず）と検波器６０ａを構成するダイオード（図示せず）の温度特性を一致させることが可能となり、検波器６０ａの高精度化が可能となる。ただし、検波器６０ａは周波数変換回路２０ａなどを含む半導体素子上（ＣＭＯＳ或いはＢｉＣＭＯＳ）に形成しても構わない。この場合、ＣＭＯＳ（或いはＢｉＣＭＯＳ）は複雑な演算回路を小型・低コストに形成し易いため、検波器６０ａの回路構成の自由度が広がるとともに、検波器６０ａのダイナミックレンジを拡張できるという効果がある。また、電力増幅器４０ａ、方向性結合器５０ａ、検波器６０ａ、アイソレータ５００、デュプレクサ５１０、送信フィルタ５２０ａ、アンテナスイッチ５３０ａを第１のモジュール６１０或いは第３のモジュール６３０のように同一モジュール上に形成することにより、上記各回路部品間のインピーダンス整合を任意に設定することが可能となり、低消費電力化、小型化が可能となる。
電力増幅器４０ａ及び検波器６０ａを具備する半導体装置の半導体素子は、小型化、高線形化及び高耐圧化を考慮した場合、ＧａＡｓを主成分としたＨＢＴ（Heterojunction Bipolar Transistor）であることが望ましい。また、同半導体素子は、ＳｉＧｅを主成分としたＨＢＴ、ＨＥＭＴ（High Electron Mobility Transistor）或いはＳｉ−ＭＯＳＦＥＴ（Silicon Metal Oxide Semiconductor Field Effect Transistor）であっても構わない。
なお、アイソレータ５００は、電力増幅器４０ａとデュプレクサ５１０との間のインピーダンス整合の設計によっては配置しなくても良い。また、アイソレータ５００の代わりにサーキュレータを用いても構わない。
また、電力増幅器４０ａを含む半導体装置と周波数変換回路２０ａを含む半導体装置を別チップとして分けることにより、電力増幅器４０ａから周波数変換回路２０ａへの信号の漏れ込みによるインジェクションロックを抑圧することが可能となる。
さて、以上では、ＧＳＭ／ＥＤＧＥ並びにＷ−ＣＤＭＡ対応の携帯電話端末に用いられる半導体装置及びモジュールに本発明を適用した実施の形態について述べたが、本発明は上記携帯電話端末に限らず、様々なマルチモードに対応の携帯電話端末や無線通信機器に適用可能であることは言うまでもない。マルチモードのそれぞれに対応して、受信回路５４０ａ、５５０ａの構成が変更される。なお、Ｗ−ＣＤＭＡに対応しない場合は、利得可変増幅器３０を制御する構成を省略するようにしても良い。更に、ＥＤＧＥに対応しない場合は、電力制御回路２２０として、図１に示した実施の形態１の電力制御回路の採用が可能である。
（実施の形態６）
図１１に本発明の半導体装置及び送受信回路による実施の形態６を示す。本実施の形態では、実施の形態５の送受信回路に対してモジュール構成が変更される。
先ず、図１０に示した第３のモジュール６００にベースバンド信号処理装置１０が含められて第４のモジュール６３０が構成される。
また、本実施の形態の送受信回路を２個のモジュールで構成する場合、第５のモジュール６４０と第６のモジュール６５０とに分けられる。第５のモジュール６４０は、周波数変換回路２０ａ、利得可変増幅器３０、電力増幅器４０ａ、方向性結合器５０ａ、検波器６０ａ、電力制御回路２２０、アイソレータ５００、デュプレクサ５１０、送信フィルタ５２０ａ、アンテナスイッチ５３０ａを含んで構成される。第６のモジュール６５０は、Ｗ−ＣＤＭＡ用受信回路５４０ａ、ＧＳＭ／ＥＤＧＥ用受信回路５５０ａ、周波数変換回路２０ｂを含んで構成される。
本実施の形態の動作及び効果は、基本的に上記実施の形態５と同様であるが、２モジュール構成を第５のモジュール６４０と第６のモジュール６５０とにしたことにより、第５のモジュール６４０の規模が大となる。しかし、その反面、周波数変換器２０ａ内の送信信号と周波数変換器２０ｂ内の受信信号とのアイソレーションを増加させることが可能になり、受信感度を向上させることが可能となる。また、受信回路が簡易化される。
更に、送受信回路携帯電話端末の送受信回路を１個の第４のモジュール６３０によって構成する場合には、モジュール６００、６１０、６２０で構成する場合、或いはモジュール６４０、６５０で構成する場合に比べて、携帯電話端末の小型化が可能となる。
（実施の形態７）
図１２に本発明の半導体装置及び送受信回路による実施の形態７を示す。本実施の形態では、実施の形態５、６の半導体装置及び送受信回路に対して周波数変換回路２０ａと電力増幅器４０ａとの間の構成が変更され、その間に利得可変増幅器３０を含む経路と含まない経路が設けられる。
本実施の形態の送受信の動作及び効果は、基本的に実施の形態５及び６と同様であるが、異なる点は以下の通りである。
本実施の形態では、Ｗ−ＣＤＭＡ動作を行なう場合は、周波数変換回路２０ａの出力信号は利得可変増幅器３０を介して電力増幅器４０ａに入力されるが、ＧＳＭ或いはＥＤＧＥ動作を行なう場合、周波数変換回路２０ａの出力信号は利得可変増幅器３０を介さずに電力増幅器４０ａに入力される。このため、電力増幅器４０ａは２入力となって構成が複雑になるが、周波数変換器２０ａをＷ−ＣＤＭＡ用と、ＧＳＭ／ＥＤＧＥ用とに個別に配置することが可能となり、周波数変換器２０ａの低消費電力化及び設計の容易化が可能となる。
本実施の形態の半導体装置及びモジュールは、実施の形態５、６にて説明したいずれの構成を選択しても構わない。即ち、図１２において、周波数変換回路２０ａ、周波数変換回路２０ｂ、利得可変増幅器３０、電力制御回路２２０、Ｗ−ＣＤＭＡ用受信回路５４０ａ、ＧＳＭ／ＥＤＧＥ用受信回路５５０ａを含んで半導体装置６２０又は第２のモジュール６２０が構成される。また、アンテナ１３０ａ及びベースバンド信号処理装置１０以外の各回路によって第３のモジュール６００が構成され、同モジュールにベースバンド信号処理装置１０を含んで第４のモジュール６３０が構成される。更に、電力増幅器４０ａ、方向性結合器５０ａ、検波器６０ａ、アイソレータ５００、デュプレクサ５１０、送信フィルタ５２０ａ、アンテナスイッチ５３０ａを含んで第１のモジュール６１０が構成される。また、周波数変換回路２０ａ、利得可変増幅器３０、電力増幅器４０ａ、方向性結合器５０ａ、検波器６０ａ、電力制御回路２２０、アイソレータ５００、デュプレクサ５１０、送信フィルタ５２０ａ、アンテナスイッチ５３０ａを含んで第５のモジュール６４０が構成される。第４のモジュール６５０の構成は実施の形態６と同一である。
なお、本実施の形態では、ＧＳＭ／ＥＤＧＥ動作に対応した経路に利得可変増幅器を配置しなかったが、これとは逆に、Ｗ−ＣＤＭＡ動作に対応した経路と同様に、ＧＳＭ／ＥＤＧＥ動作に対応した経路にもベースバンド信号処理装置１０により制御される利得可変増幅器を別個に配置しても構わない。この場合、周波数変換回路２０ａのＧＳＭ／ＥＤＧＥに対応した出力信号の電力値の可変幅の一部を利得可変増幅器に転嫁することが可能であり、周波数変換回路２０ａの低消費電力化、小型化及び設計の容易化が可能となる。
（実施の形態８）
図１３に本発明の半導体装置及び送受信回路による実施の形態８を示す。本実施の形態では、実施の形態７の半導体装置及び無線通信モジュールに対して、周波数変換回路２０ａからの経路毎に電力増幅器が配置される。図１３において、４０ｂはＷ−ＣＤＭＡ用の電力増幅器、４０ｃはＧＳＭ／ＥＤＧＥ用の電力増幅器である。本実施の形態では、このように、電力増幅器がＷ−ＣＤＭＡ用、ＧＳＭ／ＥＤＧＥ用に別個に備えられるので、それに伴い、電力制御回路２２０は、ＧＳＭ／ＥＤＧＥ用電力増幅器４０ｃに対してのみ制御を行なう。
本実施の形態の送受信の動作及び効果は、基本的には実施の形態７と同様であるが、本実施の形態では、２個の電力増幅器が配置されるため、全体として規模がやや大となる。しかし、その反面、電力増幅器４０ｂ及び４０ｃをそれぞれＷ−ＣＤＭＡ用とＧＳＭ／ＥＤＧＥ用とに個別に設計することが可能となり、電力増幅器４０ｂ及び４０ｃの低消費電力化、高線形化及び設計の容易化が可能となる。
本実施の形態の半導体装置及びモジュールは、実施の形態７にて説明したいずれの構成を選択しても構わない。即ち、図１３において、アンテナ１３０ａ及びベースバンド信号処理装置１０以外の各回路によって第３のモジュール６００が構成され、同モジュールにベースバンド信号処理装置１０を含んで第４のモジュール６３０が構成される。また、電力増幅器４０ｂ、電力増幅器４０ｃ、方向性結合器５０ａ、検波器６０ａ、アイソレータ５００、デュプレクサ５１０、送信フィルタ５２０ａ、アンテナスイッチ５３０ａを含んで第１のモジュール６１０が構成される。また、周波数変換回路２０ａ、利得可変増幅器３０、電力増幅器４０ｂ、電力増幅器４０ｃ、方向性結合器５０ａ、検波器６０ａ、電力制御回路２２０、アイソレータ５００、デュプレクサ５１０、送信フィルタ５２０ａ、アンテナスイッチ５３０ａを含んで第５のモジュール６４０が構成される。半導体装置６２０又は第２のモジュール６２０、及び第６のモジュール６５０の構成は実施の形態７と同一である。
（実施の形態９）
図１４に本発明の半導体装置及び送受信回路による実施の形態９を示す。本実施の形態では、実施の形態８の半導体装置及び送受信回路に対して、電力増幅器４０ｂ、４０ｃのそれぞれに方向性結合器が設けられる。図１４において、５０ｂは、Ｗ−ＣＤＭＡ用電力増幅器４０ｂとアイソレータ５００の間に配置した方向性結合器、５０ｃは、ＧＳＭ／ＥＤＧＥ用電力増幅器４０ｃと送信フィルタ５２０ａの間に配置した方向性結合器である。このような構成によって、周波数変換回路２０ａとデュプレクサ５１０との間にＷ−ＣＤＭＡ用に独立した経路が形成され、周波数変換回路２０ａとアンテナスイッチ５３０ａとの間にＧＳＭ／ＥＤＧＥ用に独立した経路が形成される。
本実施の形態の送受信の動作及び効果は、基本的に実施の形態８と同様であるが、本実施の形態では、送信側の経路がＷ−ＣＤＭＡ用とＧＳＭ／ＥＤＧＥ用とに分けられるため、全体として構成がやや複雑になる。しかし、その反面、周波数変換器２０ａをＷ−ＣＤＭＡ用とＧＳＭ／ＥＤＧＥ用とに個別に配置することが可能になり、周波数変換器２０ａの低消費電力化及び設計の容易化が可能となる。また、電力増幅器４０ｂ、４０ｃからアンテナ１３０ａに至る回路をＷ−ＣＤＭＡとＧＳＭ／ＥＤＧＥとで個別に設計することが可能になり、実施の形態８に比べて電力増幅器４０ｂ及び４０ｃの低消費電力化、高線形化及び設計の容易化が可能となる。
本実施の形態の半導体装置及びモジュールは、実施の形態８にて説明したいずれの構成を選択しても構わない。即ち、図１４において、アンテナ１３０ａ及びベースバンド信号処理装置１０以外の各回路によって第３のモジュール６００が構成され、同モジュールにベースバンド信号処理装置１０を含んで第４のモジュール６３０が構成される。また、電力増幅器４０ｂ、電力増幅器４０ｃ、方向性結合器５０ｂ、方向性結合器５０ｃ、検波器６０ａ、アイソレータ５００、デュプレクサ５１０、送信フィルタ５２０ａ、アンテナスイッチ５３０ａを含んで第１のモジュール６１０が構成される。更に、周波数変換回路２０ａ、利得可変増幅器３０、電力増幅器４０ｂ、電力増幅器４０ｃ、方向性結合器５０ｂ、方向性結合器５０ｃ、検波器６０ａ、電力制御回路２２０、アイソレータ５００、デュプレクサ５１０、送信フィルタ５２０ａ、アンテナスイッチ５３０ａを含んで第５のモジュール６４０が構成される。半導体装置６２０又は第２のモジュール６２０、及び第６のモジュール６５０の構成は実施の形態７と同一である。
（実施の形態１０）
図１５に本発明の半導体装置及び送受信回路による実施の形態１０を示す。本実施の形態では、実施の形態９の半導体装置及び送受信回路に対して、方向性結合器５０ｂ、５０ｃのそれぞれに検波器が設けられる。図１５において、６０ｂは、方向性結合器５０ｂと電力制御回路２２０の間に配置したＷ−ＣＤＭＡ用の検波器、６０ｃは、方向性結合器５０ｃと電力制御回路２２０の間に配置したＧＳＭ／ＥＤＧＥ用の検波器である。
本実施の形態の送受信の動作及び効果は、基本的に実施の形態９と同様であるが、本実施の形態では、検波器６０ｂ、６０ｃがＷ−ＣＤＭＡ用とＧＳＭ／ＥＤＧＥ用とに個別に備えられるため、全体として構成がやや複雑になる。しかし、その反面、検波器６０ｂ及び６０ｃをＷ−ＣＤＭＡとＧＳＭ／ＥＤＧＥとで個別に設計することが可能になり、検波器の設計が容易となる。
本実施の形態の半導体装置及びモジュールは、実施の形態９にて説明したいずれの構成を選択しても構わない。即ち、図１５において、アンテナ１３０ａ及びベースバンド信号処理装置１０以外の各回路によって第３のモジュール６００が構成され、同モジュールにベースバンド信号処理装置１０を含んで第４のモジュール６３０が構成される。また、電力増幅器４０ｂ、電力増幅器４０ｃ、方向性結合器５０ｂ、方向性結合器５０ｃ、検波器６０ｂ、検波器６０ｃ、アイソレータ５００、デュプレクサ５１０、送信フィルタ５２０ａ、アンテナスイッチ５３０ａを含んで第１のモジュール６１０が構成される。更に、周波数変換回路２０ａ、利得可変増幅器３０、電力増幅器４０ｂ、電力増幅器４０ｃ、方向性結合器５０ｂ、方向性結合器５０ｃ、検波器６０ｂ、検波器６０ｃ、電力制御回路２２０、アイソレータ５００、デュプレクサ５１０、送信フィルタ５２０ａ、アンテナスイッチ５３０ａを含んで第５のモジュール６４０が構成される。半導体装置６２０又は第２のモジュール６２０、及び第６のモジュール６５０の構成は実施の形態７と同一である。
（実施の形態１１）
図１６に本発明の半導体装置及び送受信回路による実施の形態１１を示す。本実施の形態は、ローバンドＧＳＭ、ローバンドＥＤＧＥ、ハイバンドＧＳＭ、ハイバンドＥＤＧＥ、及びＷ−ＣＤＭＡの各方式に対応する携帯電話端末に用いられ、実施の形態２〜４から選択された電力制御回路２２０が備えられる。ローバンド、ハイバンドの周波数は上述の通り、ローバンドが８００〜９００ＭＨｚ帯、ハイバンドが１８００〜１９００ＭＨｚ帯である。更に、Ｗ−ＣＤＭＡの周波数は、説明の簡便性を考慮して、１８００〜１９００ＭＨｚ帯とする。
図１６において、４０ｄはＷ−ＣＤＭＡ及びハイバンドＧＳＭ／ＥＤＧＥ用電力増幅器、４０ｅはローバンドＧＳＭ／ＥＤＧＥ用電力増幅器、５０ｄ及び５０ｅは方向性結合器、６０ｄは検波器、５２０ｂはハイバンドＧＳＭ／ＥＤＧＥに対応した送信フィルタ、５２０ｃはローバンドＧＳＭ／ＥＤＧＥに対応した送信フィルタ、５３０ｃはアンテナスイッチ、５５０ａはハイバンドＧＳＭ／ＥＤＧＥ用受信回路、５５０ｂはローバンドＧＳＭ／ＥＤＧＥ用受信回路である。
図１６を用いて、本実施の形態の送受信回路の動作を説明する。ベースバンド信号処理装置１０に入力された音声信号或いはデータ信号は、ローバンドＧＳＭ、ローバンドＥＤＧＥ、ハイバンドＧＳＭ、ハイバンドＥＤＧＥ或いはＷ−ＣＤＭＡのいずれか一方式に対応したＩ／Ｑ信号に変換されて出力され、周波数変換回路２０ａにおいて変調される。
ハイバンドＧＳＭ、ハイバンドＥＤＧＥ或いはＷ−ＣＤＭＡ動作を行なう場合、周波数変換回路２０ａの出力信号は、利得可変増幅器３０を介して電力増幅器４０ｄに入力される。更に、Ｗ−ＣＤＭＡ動作を行なう場合、電力増幅器４０ｄにおいて増幅された信号はアイソレータ５００、デュプレクサ５１０及びアンテナスイッチ５３０ｃを介してアンテナ１３０ａに入力され、アンテナ１３０ａより送信される。一方、ハイバンドＧＳＭ或いはハイバンドＥＤＧＥ動作を行なう場合、電力増幅器４０ｄにおいて増幅された信号は送信フィルタ５２０ｂ及びアンテナスイッチ５３０ｃを介してアンテナ１３０ａに入力され、アンテナ１３０ａより送信される。
一方、ローバンドＧＳＭ或いはローバンドＥＤＧＥ動作を行なう場合、周波数変換回路２０ａの出力信号は電力増幅器４０ｅに入力され、電力増幅器４０ｅで増幅された後、方向性結合器５０ｅ、送信フィルタ５２０ｃ及びアンテナスイッチ５３０ｃを介してアンテナ１３０ａに入力され、アンテナ１３０ａより送信される。
また、アンテナ１３０ａで受信されたＷ−ＣＤＭＡ対応受信信号は、アンテナスイッチ５３０ｃ、デュプレクサ５１０を介してＷ−ＣＤＭＡ用受信回路５４０ａに入力され、Ｗ−ＣＤＭＡ用受信回路５４０ａにおいて所望の電力値に増幅され、更に周波数変換回路２０ｂにおいてＩ／Ｑ信号に変換される。Ｉ／Ｑ信号は、ベースバンド信号処理装置１０に入力され、音声信号或いはデータ信号に変換され出力される。
一方、アンテナ１３０ａで受信されたハイバンドＧＳＭ或いはハイバンドＥＤＧＥ対応受信信号は、アンテナスイッチ５３０ｃを介してハイバンドＧＳＭ／ＥＤＧＥ用受信回路５５０ａに入力され、ハイバンドＧＳＭ／ＥＤＧＥ用受信回路５５０ａにおいて所望の電力値に増幅され、更に周波数変換回路２０ｂにおいてＩ／Ｑ信号に変換される。Ｉ／Ｑ信号は、ベースバンド信号処理装置１０に入力され、音声信号或いはデータ信号に変換され出力される。
また同様に、アンテナ１３０ａで受信されたローバンドＧＳＭ或いはローバンドＥＤＧＥ対応受信信号は、アンテナスイッチ５３０ｃを介してローバンドＧＳＭ／ＥＤＧＥ用受信回路５５０ｂに入力され、ローバンドＧＳＭ／ＥＤＧＥ用受信回路５５０ｂにおいて所望の電力値に増幅され、更に周波数変換回路２０ｂにおいてＩ／Ｑ信号に変換される。Ｉ／Ｑ信号はベースバンド信号処理装置１０に入力され、音声信号或いはデータ信号に変換され出力される。
方向性結合器５０ｄ及び５０ｅ、検波器６０ｄの構成及び動作は上記実施の形態１〜１０と同様である。また、電力制御回路２２０の構成及び動作は上記実施の形態２〜４のいずれを選択しても構わない。
図１６に示した本発明の一実施の形態であるマルチバンド・マルチモード電力制御回路を有する携帯電話端末の送受信回路によれば、上記の構成及び動作を有することによりローバンドＧＳＭ、ローバンドＥＤＧＥ、ハイバンドＧＳＭ、ハイバンドＥＤＧＥ及びＷ−ＣＤＭＡに対応した動作が可能であり、マルチバンド・マルチモード化が可能となる。
なお、本実施の形態の送受信回路の内、ハイバンドＧＳＭ、ハイバンドＥＤＧＥ及びＷ−ＣＤＭＡに対応した回路ブロックの構成は、実施の形態５と同様としたが、これに限定されることなく、その他の実施の形態６〜１０のいずれを選択しても構わない。
本実施の形態の半導体装置及びモジュールは、実施の形態５、６にて説明したいずれの構成を選択しても構わない。即ち、図１６において、周波数変換回路２０ａ、周波数変換回路２０ｂ、利得可変増幅器３０、電力制御回路２２０、Ｗ−ＣＤＭＡ用受信回路５４０ａ、ハイバンドＧＳＭ／ＥＤＧＥ用受信回路５５０ａ、ローバンドＧＳＭ／ＥＤＧＥ用受信回路５５０ｂを含んで半導体装置６２０又は第２のモジュール６２０が構成される。また、アンテナ１３０ａ及びベースバンド信号処理装置１０以外の各回路によって第３のモジュール６００が構成され、同モジュールにベースバンド信号処理装置１０を含んで第４のモジュール６３０が構成される。更に、電力増幅器４０ｄ、電力増幅器４０ｅ、方向性結合器５０ｄ、方向性結合器５０ｅ、検波器６０ｄ、アイソレータ５００、デュプレクサ５１０、送信フィルタ５２０ｂ、送信フィルタ５２０ｃ、アンテナスイッチ５３０ｃを含んで第１のモジュール６１０が構成される。また、周波数変換回路２０ａ、利得可変増幅器３０、電力増幅器４０ｄ、電力増幅器４０ｅ、方向性結合器５０ｄ、方向性結合器５０ｅ、検波器６０ｄ、電力制御回路２２０、アイソレータ５００、デュプレクサ５１０、送信フィルタ５２０ｂ、送信フィルタ５２０ｃ、アンテナスイッチ５３０ｃを含んで第５のモジュール６４０が構成される。また、周波数変換回路２０ｂ、Ｗ−ＣＤＭＡ用受信回路５４０ａ、ハイバンドＧＳＭ／ＥＤＧＥ用受信回路５５０ａ、ローバンドＧＳＭ／ＥＤＧＥ用受信回路５５０ｂを含んで第４のモジュール６５０が構成される。
また、本実施の形態は、ローバンドＧＳＭ、ローバンドＥＤＧＥ、ハイバンドＧＳＭ、ハイバンドＥＤＧＥ及びＷ−ＣＤＭＡの３周波数帯域（３バンド）及び３方式（３モード）の携帯電話端末に本発明が適用される例であるが、本発明が適用される周波数帯域数及び方式数はこれに限定されることなく、任意の帯域数及び方式数であって構わない。
（実施の形態１２）
図１７Ａ及び図１７Ｂに本発明の半導体装置及び送受信回路による実施の形態１２を示す。本実施の形態は、アンテナがＷ−ＣＤＭＡ用とＧＳＭ／ＥＤＧＥ用とで別々に設けられる。
図１７Ａにおいて、５３０ｂはアンテナスイッチ、１３０ｂはＷ−ＣＤＭＡ用アンテナ、１３０ｃはＧＳＭ／ＥＤＧＥ用アンテナである。また、図１７Ｂにおいて、５３０ｄはアンテナスイッチ、１３０ｄはハイバンドＧＳＭ／ＥＤＧＥ及びローバンドＧＳＭ／ＥＤＧＥに共用のアンテナである。
図１７Ａにおいて、全体構成が図示されていない本実施の形態の送受信回路は、説明する上での簡便性を図るため、実施の形態５と同様とする。また、図１７Ｂにおいて、全体構成が図示されていない送受信回路は、説明する上での簡便性より、上記実施の形態１１と同様とする。
図１７Ａに示した本実施の形態のアンテナ周辺回路１２０は、デュプレクサ５１０に接続されたアンテナ１３０ｂと、アンテナスイッチ５３０ｂに接続されたアンテナ１３０ｃとを具備する点が、実施の形態５〜１０と異なる。
また、図１７Ｂに示した本発明のアンテナ周辺回路１２０は、デュプレクサ５１０に接続されたアンテナ１３０ｂと、アンテナスイッチ５３０ｄに接続されたアンテナ１３０ｄとを具備する点が、実施の形態１１と異なる。
図１７Ａに示した本実施の形態のアンテナ周辺回路１２０の動作を説明する。
Ｗ−ＣＤＭＡ動作を行なう場合、アイソレータ５００に入力されたＷ−ＣＤＭＡ対応信号はデュプレクサ５１０を介してアンテナ１３０ｂに入力され、アンテナ１３０ａより送信される。また、アンテナ１３０ｂで受信されたＷ−ＣＤＭＡ対応受信信号は、デュプレクサ５１０を介してＷ−ＣＤＭＡ用受信回路５４０ａに入力される。
一方、ＧＳＭ或いはＥＤＧＥ動作を行なう場合、送信フィルタ５２０ａに入力されたＧＳＭ或いはＥＤＧＥ対応信号はアンテナスイッチ５３０ｂを介して、アンテナ１３０ｃより送信される。また、アンテナ１３０ｃで受信されたＧＳＭ或いはＥＤＧＥ対応受信信号は、アンテナスイッチ５３０ｂを介してＧＳＭ或いはＥＤＧＥ用受信回路５５０ａに入力される。
次に、図１７Ｂに示した本実施の形態のアンテナ周辺回路１２０の動作を説明する。
Ｗ−ＣＤＭＡ動作を行なう場合は、図１７Ａに示したアンテナ周辺回路１２０の動作と同様である。
一方、ハイバンドＧＳＭ或いはハイバンドＥＤＧＥ動作を行なう場合、送信フィルタ５２０ｂに入力されたＧＳＭ或いはＥＤＧＥ対応信号はアンテナスイッチ５３０ｄを介して、アンテナ１３０ｄより送信される。また、アンテナ１３０ｄで受信されたハイバンドＧＳＭ或いはハイバンドＥＤＧＥ対応受信信号は、アンテナスイッチ５３０ｄを介してハイバンドＧＳＭ／ＥＤＧＥ用受信回路５５０ａに入力される。
更に、ローバンドＧＳＭ或いはローバンドＥＤＧＥ動作を行なう場合、送信フィルタ５３０ｃに入力されたＧＳＭ或いはＥＤＧＥ対応信号はアンテナスイッチ５３０ｄを介して、アンテナ１３０ｄより送信される。また、アンテナ１３０ｄで受信されたローバンドＧＳＭ或いはローバンドＥＤＧＥ対応受信信号は、アンテナスイッチ５３０ｄを介してローバンドＧＳＭ／ＥＤＧＥ用受信回路５５０ｂに入力される。
本実施の形態によれば、Ｗ−ＣＤＭＡ動作を行なう場合、電力増幅器４０ａの出力信号はアンテナスイッチを介さずにアンテナ１３０ｂより送信されるため、電力増幅器４０ａとアンテナ１３０ｂとの間の回路損失を低減することが可能であり、電力増幅器４０ａの低消費電力化、小型化及び低コスト化が可能となる。
なお、図１７Ａにおいて、全体構成が図示されていない本実施の形態の送受信回路１２０は、実施の形態５と同様としたが、これに限定されることなく、上記実施の形態５〜１０のいずれを選択しても構わない。また、図１７Ｂに示した全体構成が図示されていない本実施の形態の送受信回路１２０において、ハイバンドＧＳＭ、ハイバンドＥＤＧＥ及びＷ−ＣＤＭＡに対応した回路ブロックの構成は、実施の形態４の回路の一部と同様としたが、これに限定されることなく、上記実施の形態５〜１０のいずれを選択しても構わない。
（実施の形態１３）
図１８に本発明の半導体装置及び送受信回路による実施の形態１３を示す。本実施の形態では、電力増幅器４０の電源電圧を調整する回路が付加される。
図１８において、５６０は電池（ＢＴ）、１９０はＤＣ−ＤＣコンバータ（ＤＤ）であり、４０ｆは電力増幅器、５０ｆは方向性結合器である。
図１８において、全体が図示されていない本実施の形態の送受信回路に、実施の形態５〜１２のいずれを選択しても構わない。
本実施の形態の送受信回路における電力増幅器の電源電圧調整の動作を説明する。
電池５６０から供給される電圧はＤＣ−ＤＣコンバータ１９０に入力され、ＤＣ−ＤＣコンバータにおいて所望の電圧値に変換され、電力増幅器４０ｆの電源電圧端子（図１８中の点Ａ）に印加される。ＤＣ−ＤＣコンバータ１９０での電圧変換比はベースバンド信号処理装置１０からの制御信号により調整される。電源電圧端子Ａは電力増幅器４０ｆを構成する電力増幅器用トランジスタがＨＢＴなどのバイポーラトランジスタで構成される場合はコレクタであり、ＭＯＳＦＥＴやＨＥＭＴなどの電界効果トランジスタで構成される場合はドレインである。
一般にトランジスタの出力電力は、入力電力、利得調整電圧或いは電流、負荷インピーダンス、電源電圧に依存する。
従って、本実施の形態によれば、電力増幅器４０ｆの出力信号の電力値を上記実施の形態１〜１２に比べ更に詳細に制御することが可能となる。
また、方向性結合器５０ｆにおいて取り出される出力信号を帰還させ調整する要素に入力電力及び利得制御電圧の他に電源電圧が加わって要素の数が増加するため、電力制御方法の自由度が広がり設計の容易化及び制御精度の向上が可能となる。
更にまた、電源電圧を調整することにより、同等出力電力を与える電力増幅器の消費電流を低減することが可能であるため、電力増幅器４０ｆの低消費電力化が可能となる。
（実施の形態１４）
図１９に本発明の半導体装置及び送受信回路による実施の形態１４を示す。電力制御回路２２０への入力信号を実施の形態１〜１３では電力増幅器４０の出力信号を検出することによって得ていたのに代えて、本実施の形態では、電力増幅器４０の消費電流を検知することによって得るように検出方法が変更される。
図１９において、４０ｇは電力増幅器、５７０は電力増幅器４０ｇの消費電流を検知するレプリカトランジスタ、５８０はレプリカトランジスタ５７０の消費電流を検出し電圧に変換する電流検出器である。
なお、電力制御回路２２０の構成及び動作は実施の形態１〜４のいずれを選択しても構わない。また、図１９において、全体が図示されていない本実施の形態の送受信回路に、実施の形態５〜１３のいずれを選択しても構わない。
本実施の形態の送受信回路における電力増幅器の電流検出の動作を説明する。
一般にトランジスタの出力電力とコレクタ電流（ＦＥＴの場合はドレイン電流）とは相関を有するため、電力増幅器を構成する最終段電力増幅用トランジスタの消費電流を検知することにより、電力増幅器の出力電力を検知することが可能である。ただし、最終段電力増幅用トランジスタは、例えばＧＳＭ用最終段電力増幅用トランジスタを想定し、電源電圧３．５Ｖ、出力電力３５ｄＢｍ、電力利得１０ｄＢ、電力付加効率６０％とした場合消費電流は約１．５Ａとなり、電流検出器の電流容量が非常に大きくなる。また、電力増幅用トランジスタのコレクタ電流を検出するためにコレクタ配線に直列に抵抗を挿入した場合、上記抵抗により電力増幅器の性能が劣化する問題がある。
そこで、電力増幅用トランジスタの１／ｎのサイズのレプリカトランジスタを電力増幅用トランジスタと同半導体素子上の近傍に配置し、レプリカトランジスタの消費電流を検知する。レプリカトランジスタの消費電流は電力増幅用トランジスタの消費電流の１／ｎになるため、電流検出器の電流容量を低く設計することが可能となる。また、電力増幅用トランジスタには影響を与えないため、電力増幅器の性能劣化を抑止することが可能である。
このような原理に基づいて、レプリカトランジスタ５７０の消費電流を電流検出器５７０にて検出し、電流検出器５８０にて電力増幅器４０ｇの出力信号の電力値に対応した電圧に変換する。電流検出器５８０の出力信号を入力された電力制御回路２２０の動作には、上記実施の形態１〜４のいずれを選択しても構わない。
本実施の形態によれば、電力増幅器４０ｈの出力信号の電力値を、方向性結合器よりも一般には小型であるレプリカトランジスタ５７０により検出することができるため、携帯電話端末の送信回路の小型化、低コスト化が可能となる。
（実施の形態１５）
図２０に本発明の電力制御回路による実施の形態１５を示す。図２０は、本実施の形態の電力制御回路を具備した携帯電話端末の送信部を示す回路構成図である。本発明を適用する携帯電話端末は、実施の形態１と同様にＧＳＭ方式及びＷ−ＣＤＭＡ方式に対応しているが、利得制御が電力増幅器４０で行なわれるのでなく、利得可変増幅器３０で行なわれるように構成される。
図２０において、４０ｈは電力増幅器である。
本実施の形態の電力制御回路の構成は基本的に上記実施の形態１と同様である。ただし、比較器１００の出力信号が電力増幅器４０ａではなく利得可変増幅器３０に入力される制御信号となる点が実施の形態１の場合と異なる。
本実施の形態の電力制御回路の動作及び効果は基本的に実施の形態１と同様である。ただし、ＧＳＭ動作を行なう場合、電力増幅器４０ｈはバイアス点が一定（利得制御電圧一定）の状態、即ち利得が一定の状態で動作し、電力制御回路２２０の出力信号は上記のように利得可変増幅器３０に印加される。それにより、利得可変増幅器３０の出力信号、即ち電力増幅器４０ａの入力信号の電力値が制御され、従って電力増幅器４０ｈの出力信号の電力値が制御される点が、実施の形態１の場合と異なる。
本実施の形態では、電力制御を行なう回路ブロックを利得可変増幅器３０に集約することができるため、設計の容易化が可能となる。特に、電力増幅器４０ｈの利得制御電圧の制御による低消費電力化或いは高線形化の効果が薄い方式の場合、本実施の形態の電力制御回路はその効果を発揮する。
本実施の形態の電力制御回路２２０を、実施の形態２〜４のサンプルホールド回路１４０を有する電力制御回路２２０にすることが可能である。その場合には、電力制御回路２２０は、実施の形態２〜４と同様に、ＧＳＭ／ＥＤＧＥ方式及びＷ−ＣＤＭＡ方式の携帯電話端末に適用される。同携帯電話端末は、利得制御が電力増幅器４０で行なわれるのでなく、利得可変増幅器３０で行なわれるように構成される。そして、電力制御回路２２０の出力信号が利得可変増幅器３０に入力される。
また、電力制御回路２２０を備える送受信回路の構成は、実施の形態５〜１４の送受信回路のいずれとしても構わない。同送受信回路は、利得制御が電力増幅器４０で行なわれるのでなく、利得可変増幅器３０で行なわれるように構成される。
（実施の形態１６）
図２１に本発明の電力制御回路による実施の形態１６を示す。図２１は、本実施の形態の電力制御回路を具備した携帯電話端末の送信部を示す回路構成図である。本発明を適用する携帯電話端末は、実施の形態１と同様にＧＳＭ及びＷ−ＣＤＭＡに対応しているが、利得制御が電力増幅器４０及び利得可変増幅器３０で行なわれるように構成される。
本実施の形態の電力制御回路の構成は基本的に上記実施の形態１と同様である。ただし、Ｗ−ＣＤＭＡ動作において、ベースバンド信号処理装置１０の出力する電力制御信号が電力増幅器４０及び利得可変増幅器３０両方に供給される点が実施の形態１の場合と異なる。
本実施の形態の電力制御回路の動作及び効果は基本的に実施の形態１と同様である。ただし、Ｗ−ＣＤＭＡ動作において、電力増幅器４０ａは入力電力（利得可変増幅器３０の出力電力）が段階的に制御され、利得制御電圧が電力制御信号（第３の電力制御信号）により連続的に制御されることにより、電力増幅器４０ａの出力電力が制御される点が実施の形態１の場合と異なる。なお、電力増幅器４０ａを制御する第３の電力制御信号と利得可変増幅器３０を制御する第２の電力制御信号は同一であっても効果は同様である。
本実施の形態では、Ｗ−ＣＤＭＡ動作において電力増幅器４０ａの出力電力が利得制御電圧により制御されるため、低出力時における低消費電力化が実現できる効果がある。
以上、本発明の電力制御回路の構成、動作及び効果を１６の実施の形態に分けて述べたが、上記１６の実施の形態を任意に組み合わせても構わない。
また、本発明を主に携帯電話端末に適用させてその回路の構成、動作及び効果について述べたが、本発明は、携帯電話端末に限定されることはなく、車載機器、家電製品、その他無線通信を用いる機器、装置においてその効果を発揮する。
更にまた、以上の説明では携帯電話の方式としてＧＳＭ、ＥＤＧＥ及びＷ−ＣＤＭＡを例に挙げて述べたが、これに限定されることはなく、ＰＤＣ（Personal Digital Cellular）、ｃｄｍａ１ｘ、ＴＤ−ＳＣＤＭＡ（Time Division Synchronous Code Division Multiple Access）など任意の方式であっても構わない。
本発明の電力制御回路による実施の形態１を説明するための回路図。 本発明の電力制御回路による実施の形態２を説明するための回路図。 実施の形態２に用いられるサンプルホールド回路を説明するための回路図。 実施の形態２に用いられるサンプルホールド回路を説明するための別の回路図。 ＧＳＭ及びＥＤＧＥの送信信号電力値の時間応答とタイムマスクの一例を示した図。 本発明の電力制御回路による実施の形態２を説明するための別の回路図。 本発明の電力制御回路のシミュレーションに用いた回路を示す図。 本発明の電力制御回路のシミュレーション結果を説明するための図。 本発明の電力制御回路による実施の形態３を説明するための回路図。 本発明の電力制御回路による実施の形態３を説明するための別の回路図。 本発明の電力制御回路による実施の形態４を説明するための別の回路図。 本発明の半導体装置及び送受信回路による実施の形態５を説明するための回路ブロック図。 本発明の半導体装置及び送受信回路による実施の形態６を説明するための回路ブロック図。 本発明の半導体装置及び送受信回路による実施の形態７を説明するための回路ブロック図。 本発明の半導体装置及び送受信回路による実施の形態８を説明するための回路ブロック図。 本発明の半導体装置及び送受信回路による実施の形態９を説明するための回路ブロック図。 本発明の半導体装置及び送受信回路による実施の形態１０を説明するための回路ブロック図。 本発明の半導体装置及び送受信回路による実施の形態１１を説明するための回路ブロック図。 本発明の半導体装置及び送受信回路による実施の形態１２を説明するための回路ブロック図。 本発明の半導体装置及び送受信回路による実施の形態１２を説明するための別の回路ブロック図。 本発明の半導体装置及び送受信回路による実施の形態１３を説明するための回路ブロック図。 本発明の半導体装置及び送受信回路による実施の形態１４を説明するための回路ブロック図。 本発明の電力制御回路による実施の形態１５を説明するための回路ブロック図。 本発明の電力制御回路による実施の形態１６を説明するための回路ブロック図。
符号の説明
１０…ベースバンド信号処理装置、２０…周波数変換回路、３０…利得可変増幅器、４０…電力増幅器、５０…方向性結合器、６０…検波器、７０…Ａ／Ｄ変換器、８０…Ｄ／Ａ変換器、９０…比較器、１００…加算器、１１０…ハイパスフィルタ、１２０…フロントエンド回路、１４０…サンプルホールド回路、１５０…ループフィルタ、２２０…電力制御回路、５００…アイソレータ、５１０…デュプレクサ、５２０…送信フィルタ、５３０…アンテナスイッチ、５４０…Ｗ−ＣＤＭＡ用受信回路、５５０…ＧＳＭ／ＥＤＧＥ用受信回路、５６０…電池、５７０…レプリカトランジスタ、５８０…電流検出器、６００…第３のモジュール、６１０…第１のモジュール、６２０…半導体装置又は第２のモジュール、６３０…第４のモジュール、６４０…第５のモジュール、６５０…第６のモジュール。

Claims (29)

  1. 電力制御信号に応じて増幅器の出力電力が所望の電力値となるように上記増幅器の利得を制御する電力制御回路であって、
    上記増幅器の出力電力の電力値を検出して得る検出信号をディジタル信号に変換してから上記電力制御信号との差分を取り、上記差分をアナログ信号に変換して第１の帰還信号を出力するディジタル帰還回路と、
    アナログ信号に変換された上記電力制御信号と上記検出信号との差分の高周波成分を第２の帰還信号として出力するアナログ帰還回路と、
    上記第１の帰還信号と上記第２の帰還信号との和を取って上記増幅器の利得を制御するための利得制御信号を出力する加算器と
    を具備して成り、
    上記ディジタル帰還回路は、
    上記検出信号をディジタル信号に変換して出力するアナログ／ディジタル変換器と、
    上記アナログ／ディジタル変換器のディジタル出力信号と上記電力制御信号との差分を出力する第１の比較器と、
    上記第１の比較器のディジタル出力信号をアナログ信号に変換して上記第１の帰還信号を出力する第１のディジタル／アナログ変換器と
    を具備し、
    上記アナログ帰還回路は、
    上記電力制御信号をアナログ信号に変換して出力する第２のディジタル／アナログ変換器と、
    上記検出信号と上記第２のディジタル／アナログ変換器が出力するアナログ信号に変換された上記電力制御信号との差分を取る第２の比較器と、
    上記第２の比較器の出力信号の高周波成分を取り出して上記第２の帰還信号を出力するハイパスフィルタと
    を具備する
    ことを特徴とする電力制御回路。
  2. 請求項２において、
    上記検出信号を記憶して保持する第１のサンプルホールド回路と、
    上記電力制御信号を記憶して保持する第２のサンプルホールド回路と、
    上記第１のディジタル／アナログ変換器と上記第１の比較器との間に配置され、上記第１の比較器の上記ディジタル出力信号を記憶して保持する第３のサンプルホールド回路とを更に具備し、
    上記検出信号は、上記第１のサンプルホールド回路を経て上記アナログ／ディジタル変換器と上記第２の比較器とに入力され、上記電力制御信号は、上記第２のサンプルホールド回路を経て上記第２のディジタル／アナログ変換器に入力される
    ことを特徴とする電力制御回路。
  3. 請求項１において、
    上記第１のディジタル／アナログ変換器と上記第１の比較器との間に配置され、上記第１の比較器の上記ディジタル出力信号を記憶して保持するサンプルホールド回路を更に具備し、
    上記サンプルホールド回路が動作中に上記第２の比較器が動作を停止する
    ことを特徴とする電力制御回路。
  4. 受信された第１の信号を増幅する受信回路と、
    上記受信回路が出力する増幅後の上記第１の信号に対して周波数変換を行なって第２の信号を出力する第１の周波数変換回路と、
    送信する第３の信号を入力して周波数変換を行なって第４の信号を出力する第２の周波数変換回路と、
    上記周波数変換回路が出力する上記第４の信号を増幅する第１の増幅器であって、第２の電力制御信号によって利得が制御される第１の増幅器と、
    上記第４の信号を増幅する外部の第２の増幅器の出力電力が所望の電力値となるように電力制御信号によって上記出力電力を制御する電力制御回路と
    を含む回路ブロックを具備し、
    上記電力制御回路は、
    上記外部の第２の増幅器の出力電力の電力値を検出して得る検出信号をディジタル信号に変換してから上記第１の電力制御信号との差分を取り、上記差分をアナログ信号に変換して第１の帰還信号を出力するディジタル帰還回路と、
    アナログ信号に変換された上記電力制御信号と上記検出信号との差分の高周波成分を第２の帰還信号として出力するアナログ帰還回路と、
    上記第１の帰還信号と上記第２の帰還信号との和を取って上記出力電力を制御するための利得制御信号を出力する加算器と
    を具備し、
    上記回路ブロックが同一半導体基板上に形成され、
    上記ディジタル帰還回路は、
    上記検出信号をディジタル信号に変換して出力するアナログ／ディジタル変換器と、
    上記アナログ／ディジタル変換器のディジタル出力信号と上記電力制御信号との差分を出力する第１の比較器と、
    上記第１の比較器のディジタル出力信号をアナログ信号に変換して上記第１の帰還信号を出力する第１のディジタル／アナログ変換器と
    を具備し、
    上記アナログ帰還回路は、
    上記電力制御信号をアナログ信号に変換して出力する第２のディジタル／アナログ変換器と、
    上記検出信号と上記第２のディジタル／アナログ変換器が出力するアナログ信号に変換された上記電力制御信号との差分を取る第２の比較器と、
    上記第２の比較器の出力信号の高周波成分を取り出して上記第２の帰還信号を出力するハイパスフィルタと
    を具備する
    ことを特徴とする半導体装置。
  5. 請求項４において、
    上記検出信号を記憶して保持する第１のサンプルホールド回路と、
    上記第１の電力制御信号を記憶して保持する第２のサンプルホールド回路と、
    上記第１のディジタル／アナログ変換器と上記第１の比較器との間に配置され、上記第１の比較器の上記ディジタル出力信号を記憶して保持する第３のサンプルホールド回路とを更に具備し、
    上記検出信号は、上記第１のサンプルホールド回路を経て上記アナログ／ディジタル変換器と上記第２の比較器とに入力され、上記第１の電力制御信号は、上記第２のサンプルホールド回路を経て上記第２のディジタル／アナログ変換器に入力される
    ことを特徴とする半導体装置。
  6. 請求項４において、
    上記第１のディジタル／アナログ変換器と上記第１の比較器との間に配置され、上記第１の比較器の上記ディジタル出力信号を記憶して保持するサンプルホールド回路を更に具備し、
    上記サンプルホールド回路が動作中に上記第２の比較器が動作を停止する
    ことを特徴とする半導体装置。
  7. 受信された第１の信号を増幅する受信回路と、
    上記受信回路が出力する増幅後の上記第１の信号に対して周波数変換を行なって第２の信号を出力する第１の周波数変換回路と、
    送信する第３の信号を入力して周波数変換を行なって第４の信号を出力する第２の周波数変換回路と、
    上記周波数変換回路が出力する上記第４の信号を増幅する第１の増幅器であって、第２の電力制御信号によって利得が制御される第１の増幅器と、
    上記第４の信号を増幅する外部の第２の増幅器の出力電力が所望の電力値となるように電力制御信号によって上記出力電力を制御する電力制御回路と
    を含む回路ブロックを具備し、
    上記電力制御回路は、
    上記外部の第２の増幅器の出力電力の電力値を検出して得る検出信号をディジタル信号に変換してから上記第１の電力制御信号との差分を取り、上記差分をアナログ信号に変換して第１の帰還信号を出力するディジタル帰還回路と、
    アナログ信号に変換された上記電力制御信号と上記検出信号との差分の高周波成分を第２の帰還信号として出力するアナログ帰還回路と、
    上記第１の帰還信号と上記第２の帰還信号との和を取って上記出力電力を制御するための利得制御信号を出力する加算器と
    を具備し、
    上記回路ブロックが同一半導体基板上に形成され、
    上記利得制御信号によって上記外部の第２の増幅器の利得が制御されることにより、上記出力電力が制御される
    ことを特徴とする半導体装置。
  8. 受信された第１の信号を増幅する受信回路と、
    上記受信回路が出力する増幅後の上記第１の信号に対して周波数変換を行なって第２の信号を出力する第１の周波数変換回路と、
    送信する第３の信号を入力して周波数変換を行なって第４の信号を出力する第２の周波数変換回路と、
    上記周波数変換回路が出力する上記第４の信号を増幅する第１の増幅器であって、第２の電力制御信号によって利得が制御される第１の増幅器と、
    上記第４の信号を増幅する外部の第２の増幅器の出力電力が所望の電力値となるように電力制御信号によって上記出力電力を制御する電力制御回路と
    を含む回路ブロックを具備し、
    上記電力制御回路は、
    上記外部の第２の増幅器の出力電力の電力値を検出して得る検出信号をディジタル信号に変換してから上記第１の電力制御信号との差分を取り、上記差分をアナログ信号に変換して第１の帰還信号を出力するディジタル帰還回路と、
    アナログ信号に変換された上記電力制御信号と上記検出信号との差分の高周波成分を第２の帰還信号として出力するアナログ帰還回路と、
    上記第１の帰還信号と上記第２の帰還信号との和を取って上記出力電力を制御するための利得制御信号を出力する加算器と
    を具備し、
    上記回路ブロックが同一半導体基板上に形成され、
    上記第１の増幅器は、上記利得制御信号によっても利得が制御され、上記利得制御信号によって上記第１の増幅器の利得が制御されることにより、上記出力電力が制御される
    ことを特徴とする半導体装置。
  9. 受信された第１の信号を増幅する受信回路と、
    上記受信回路が出力する増幅後の上記第１の信号に対して周波数変換を行なって第２の信号を出力する第１の周波数変換回路と、
    送信する第３の信号を入力して周波数変換を行なって第４の信号を出力する第２の周波数変換回路と、
    上記周波数変換回路が出力する上記第４の信号を増幅する第１の増幅器であって、第２の電力制御信号によって利得が制御される第１の増幅器と、
    上記第４の信号を増幅する外部の第２の増幅器の出力電力が所望の電力値となるように電力制御信号によって上記出力電力を制御する電力制御回路と
    を含む回路ブロックを具備し、
    上記電力制御回路は、
    上記外部の第２の増幅器の出力電力の電力値を検出して得る検出信号をディジタル信号に変換してから上記第１の電力制御信号との差分を取り、上記差分をアナログ信号に変換して第１の帰還信号を出力するディジタル帰還回路と、
    アナログ信号に変換された上記電力制御信号と上記検出信号との差分の高周波成分を第２の帰還信号として出力するアナログ帰還回路と、
    上記第１の帰還信号と上記第２の帰還信号との和を取って上記出力電力を制御するための利得制御信号を出力する加算器と
    を具備し、
    上記回路ブロックが同一半導体基板上に形成され、
    送信する上記第３の信号は、第１の通信方式と第２の通信方式とから選択された一方の通信方式の信号であり、上記第２の電力制御信号は、上記第１の通信方式に対して用いられ、上記第１の電力制御信号は、上記第２の通信方式に対して用いられる
    ことを特徴とする半導体装置。
  10. アンテナによって受信された第１の通信方式の第１ａの信号を増幅する第１の受信回路と、
    上記アンテナによって受信された第２の通信方式の第１ｂの信号を増幅する第２の受信回路と、
    上記第１又は第２の受信回路が出力する増幅後の上記第１ａ又は第１ｂの信号に対して周波数変換を行なって第２の信号を出力する第１の周波数変換回路と、
    送信する上記第１の通信方式の第３ａの信号又は上記第２の通信方式の第３ｂの信号を入力して周波数変換を行なって、第４の信号を出力する第２の周波数変換回路と、
    上記周波数変換回路が出力する上記第４の信号を増幅する第１の増幅器であって、第２の電力制御信号によって利得が制御される第１の増幅器と、
    上記第１の増幅器が出力する増幅後の上記第４の信号を電力増幅する第２の増幅器と、
    上記第２の増幅器の出力信号の電力値を検出して検出信号を出力する検出器と、
    上記第２の増幅器の出力電力が所望の電力値となるように第１の電力制御信号によって上記出力電力を制御する電力制御回路と
    を含む回路ブロックを具備して成り、
    上記電力制御回路は、
    上記検出器が出力する上記検出信号をディジタル信号に変換してから上記第１の電力制御信号との差分を取り、上記差分をアナログ信号に変換して第１の帰還信号を出力するディジタル帰還回路と、
    アナログ信号に変換された上記第１の電力制御信号と上記検出信号との差分の高周波成分を第２の帰還信号として出力するアナログ帰還回路と、
    上記第１の帰還信号と上記第２の帰還信号との和を取って上記出力電力を制御するための利得制御信号を出力する加算器と
    を具備し、
    上記ディジタル帰還回路は、
    上記検出信号をディジタル信号に変換して出力するアナログ／ディジタル変換器と、
    上記アナログ／ディジタル変換器のディジタル出力信号と上記第１の電力制御信号との差分を出力する第１の比較器と、
    上記第１の比較器のディジタル出力信号をアナログ信号に変換して上記第１の帰還信号を出力する第１のディジタル／アナログ変換器と
    を具備し、
    上記アナログ帰還回路は、
    上記第１の電力制御信号をアナログ信号に変換して出力する第２のディジタル／アナログ変換器と、
    上記検出信号と上記第２のディジタル／アナログ変換器が出力するアナログ信号に変換された上記第１の電力制御信号との差分を取る第２の比較器と、
    上記第２の比較器の出力信号の高周波成分を取り出して上記第２の帰還信号を出力するハイパスフィルタと
    を具備する
    ことを特徴とする送受信回路。
  11. 請求項１０において、
    上記検出信号を記憶して保持する第１のサンプルホールド回路と、
    上記第１の電力制御信号を記憶して保持する第２のサンプルホールド回路と、
    上記第１のディジタル／アナログ変換器と上記第１の比較器との間に配置され、上記第１の比較器の上記ディジタル出力信号を記憶して保持する第３のサンプルホールド回路とを更に具備し、
    上記検出信号は、上記第１のサンプルホールド回路を経て上記アナログ／ディジタル変換器と上記第２の比較器とに入力され、上記第１の電力制御信号は、上記第２のサンプルホールド回路を経て上記第２のディジタル／アナログ変換器に入力される
    ことを特徴とする送受信回路。
  12. アンテナによって受信された第１の通信方式の第１ａの信号を増幅する第１の受信回路と、
    上記アンテナによって受信された第２の通信方式の第１ｂの信号を増幅する第２の受信回路と、
    上記第１又は第２の受信回路が出力する増幅後の上記第１ａ又は第１ｂの信号に対して周波数変換を行なって第２の信号を出力する第１の周波数変換回路と、
    送信する上記第１の通信方式の第３ａの信号又は上記第２の通信方式の第３ｂの信号を入力して周波数変換を行なって、第４の信号を出力する第２の周波数変換回路と、
    上記周波数変換回路が出力する上記第４の信号を増幅する第１の増幅器であって、第２の電力制御信号によって利得が制御される第１の増幅器と、
    上記第１の増幅器が出力する増幅後の上記第４の信号を電力増幅する第２の増幅器と、
    上記第２の増幅器の出力信号の電力値を検出して検出信号を出力する検出器と、
    上記第２の増幅器の出力電力が所望の電力値となるように第１の電力制御信号によって上記出力電力を制御する電力制御回路と
    を含む回路ブロックを具備して成り、
    上記電力制御回路は、
    上記検出器が出力する上記検出信号をディジタル信号に変換してから上記第１の電力制御信号との差分を取り、上記差分をアナログ信号に変換して第１の帰還信号を出力するディジタル帰還回路と、
    アナログ信号に変換された上記第１の電力制御信号と上記検出信号との差分の高周波成分を第２の帰還信号として出力するアナログ帰還回路と、
    上記第１の帰還信号と上記第２の帰還信号との和を取って上記出力電力を制御するための利得制御信号を出力する加算器と
    を具備し、
    上記第２の電力制御信号は、上記第１の通信方式に対して用いられ、上記第１の電力制御信号は、上記第２の通信方式に対して用いられ、
    上記利得制御信号によって上記第２の増幅器の利得が制御されることにより、上記出力電力が制御される
    ことを特徴とする送受信回路。
  13. アンテナによって受信された第１の通信方式の第１ａの信号を増幅する第１の受信回路と、
    上記アンテナによって受信された第２の通信方式の第１ｂの信号を増幅する第２の受信回路と、
    上記第１又は第２の受信回路が出力する増幅後の上記第１ａ又は第１ｂの信号に対して周波数変換を行なって第２の信号を出力する第１の周波数変換回路と、
    送信する上記第１の通信方式の第３ａの信号又は上記第２の通信方式の第３ｂの信号を入力して周波数変換を行なって、第４の信号を出力する第２の周波数変換回路と、
    上記周波数変換回路が出力する上記第４の信号を増幅する第１の増幅器であって、第２の電力制御信号によって利得が制御される第１の増幅器と、
    上記第１の増幅器が出力する増幅後の上記第４の信号を電力増幅する第２の増幅器と、
    上記第２の増幅器の出力信号の電力値を検出して検出信号を出力する検出器と、
    上記第２の増幅器の出力電力が所望の電力値となるように第１の電力制御信号によって上記出力電力を制御する電力制御回路と
    を含む回路ブロックを具備して成り、
    上記電力制御回路は、
    上記検出器が出力する上記検出信号をディジタル信号に変換してから上記第１の電力制御信号との差分を取り、上記差分をアナログ信号に変換して第１の帰還信号を出力するディジタル帰還回路と、
    アナログ信号に変換された上記第１の電力制御信号と上記検出信号との差分の高周波成分を第２の帰還信号として出力するアナログ帰還回路と、
    上記第１の帰還信号と上記第２の帰還信号との和を取って上記出力電力を制御するための利得制御信号を出力する加算器と
    を具備し、
    上記第２の電力制御信号は、上記第１の通信方式に対して用いられ、上記第１の電力制御信号は、上記第２の通信方式に対して用いられ、
    上記第１の増幅器は、上記利得制御信号によっても利得が制御され、上記利得制御信号によって上記第１の増幅器の利得が制御されることにより、上記出力電力が制御されることを特徴とする送受信回路。
  14. アンテナによって受信された第１の通信方式の第１ａの信号を増幅する第１の受信回路と、
    上記アンテナによって受信された第２の通信方式の第１ｂの信号を増幅する第２の受信回路と、
    上記第１又は第２の受信回路が出力する増幅後の上記第１ａ又は第１ｂの信号に対して周波数変換を行なって第２の信号を出力する第１の周波数変換回路と、
    送信する上記第１の通信方式の第３ａの信号又は上記第２の通信方式の第３ｂの信号を入力して周波数変換を行なって、第４の信号を出力する第２の周波数変換回路と、
    上記周波数変換回路が出力する上記第４の信号を増幅する第１の増幅器であって、第２の電力制御信号によって利得が制御される第１の増幅器と、
    上記第１の増幅器が出力する増幅後の上記第４の信号を電力増幅する第２の増幅器と、
    上記第２の増幅器の出力信号の電力値を検出して検出信号を出力する検出器と、
    上記第２の増幅器の出力電力が所望の電力値となるように第１の電力制御信号によって上記出力電力を制御する電力制御回路と
    を含む回路ブロックを具備して成り、
    上記電力制御回路は、
    上記検出器が出力する上記検出信号をディジタル信号に変換してから上記第１の電力制御信号との差分を取り、上記差分をアナログ信号に変換して第１の帰還信号を出力するディジタル帰還回路と、
    アナログ信号に変換された上記第１の電力制御信号と上記検出信号との差分の高周波成分を第２の帰還信号として出力するアナログ帰還回路と、
    上記第１の帰還信号と上記第２の帰還信号との和を取って上記出力電力を制御するための利得制御信号を出力する加算器と
    を具備し、
    上記第２の電力制御信号は、上記第１の通信方式に対して用いられ、上記第１の電力制御信号は、上記第２の通信方式に対して用いられ、
    上記第１の通信方式がＷ−ＣＤＭＡ（Wide-band Code Division Multiple Access）であり、上記第２の通信方式がＧＳＭ（Global System for Mobile Communication）又はＥＤＧＥ（Enhanced Data rates for GSM Evolution）の少なくともいずれかである
    ことを特徴とする送受信回路。
  15. 電力制御信号に応じて増幅器の出力電力が所望の電力値となるように上記増幅器の利得を制御する電力制御回路であって、
    上記増幅器の出力電力の電力値を検出して得る検出信号をディジタル信号に変換してから上記電力制御信号との差分を取り、上記差分をアナログ信号に変換して第１の帰還信号を出力するディジタル帰還回路と、
    アナログ信号に変換された上記電力制御信号と上記検出信号との差分の高周波成分を第２の帰還信号として出力するアナログ帰還回路と、
    上記第１の帰還信号と上記第２の帰還信号との和を取って上記増幅器の利得を制御するための利得制御信号を出力する加算器と
    を具備して成り、
    上記ディジタル帰還回路が上記増幅器の電力値を一定に保つ機能を有し、
    上記ディジタル帰還回路は、
    上記検出信号をディジタル信号に変換して出力するアナログ／ディジタル変換器と、
    上記アナログ／ディジタル変換器のディジタル出力信号と上記電力制御信号との差分を出力する第１の比較器と、
    上記第１の比較器のディジタル出力信号をアナログ信号に変換して上記第１の帰還信号を出力する第１のディジタル／アナログ変換器と
    を具備し、
    上記アナログ帰還回路は、
    上記電力制御信号をアナログ信号に変換して出力する第２のディジタル／アナログ変換器と、
    上記検出信号と上記第２のディジタル／アナログ変換器が出力するアナログ信号に変換された上記電力制御信号との差分を取る第２の比較器と、
    上記第２の比較器の出力信号の高周波成分を取り出して上記第２の帰還信号を出力するハイパスフィルタとを具備する
    ことを特徴とする電力制御回路。
  16. 請求項１５において、
    上記検出信号を記憶して保持する第１のサンプルホールド回路と、
    上記電力制御信号を記憶して保持する第２のサンプルホールド回路と、
    上記第１のディジタル／アナログ変換器と上記第１の比較器との間に配置され、上記第１の比較器の上記ディジタル出力信号を記憶して保持する第３のサンプルホールド回路とを更に具備し、
    上記検出信号は、上記第１のサンプルホールド回路を経て上記アナログ／ディジタル変換器と上記第２の比較器とに入力され、上記電力制御信号は、上記第２のサンプルホールド回路を経て上記第２のディジタル／アナログ変換器に入力される
    ことを特徴とする電力制御回路。
  17. 請求項１５において、
    上記第１のディジタル／アナログ変換器と上記第１の比較器との間に配置され、上記第１の比較器の上記ディジタル出力信号を記憶して保持するサンプルホールド回路を更に具備し、
    上記サンプルホールド回路が動作中に上記第２の比較器が動作を停止する
    ことを特徴とする電力制御回路。
  18. 受信された第１の信号を増幅する受信回路と、
    上記受信回路が出力する増幅後の上記第１の信号に対して周波数変換を行なって第２の信号を出力する第１の周波数変換回路と、
    送信する第３の信号を入力して周波数変換を行なって第４の信号を出力する第２の周波数変換回路と、
    上記周波数変換回路が出力する上記第４の信号を増幅する第１の増幅器であって、第２の電力制御信号によって利得が制御される第１の増幅器と、
    上記第４の信号を増幅する外部の第２の増幅器の出力電力が所望の電力値となるように電力制御信号によって上記出力電力を制御する電力制御回路と
    を含む回路ブロックを具備し、
    上記電力制御回路は、
    上記外部の第２の増幅器の出力電力の電力値を検出して得る検出信号をディジタル信号に変換してから上記第１の電力制御信号との差分を取り、上記差分をアナログ信号に変換して第１の帰還信号を出力するディジタル帰還回路と、
    アナログ信号に変換された上記電力制御信号と上記検出信号との差分の高周波成分を第２の帰還信号として出力するアナログ帰還回路と、
    上記第１の帰還信号と上記第２の帰還信号との和を取って上記出力電力を制御するための利得制御信号を出力する加算器と
    を具備し、
    上記回路ブロックが同一半導体基板上に形成され、
    上記ディジタル帰還回路が上記増幅器の電力値を一定に保つ機能を有し、
    上記ディジタル帰還回路は、
    上記検出信号をディジタル信号に変換して出力するアナログ／ディジタル変換器と、
    上記アナログ／ディジタル変換器のディジタル出力信号と上記電力制御信号との差分を出力する第１の比較器と、
    上記第１の比較器のディジタル出力信号をアナログ信号に変換して上記第１の帰還信号を出力する第１のディジタル／アナログ変換器と
    を具備し、
    上記アナログ帰還回路は、
    上記電力制御信号をアナログ信号に変換して出力する第２のディジタル／アナログ変換器と、
    上記検出信号と上記第２のディジタル／アナログ変換器が出力するアナログ信号に変換された上記電力制御信号との差分を取る第２の比較器と、
    上記第２の比較器の出力信号の高周波成分を取り出して上記第２の帰還信号を出力するハイパスフィルタとを具備する
    ことを特徴とする半導体装置。
  19. 請求項１８において、
    上記検出信号を記憶して保持する第１のサンプルホールド回路と、
    上記第１の電力制御信号を記憶して保持する第２のサンプルホールド回路と、
    上記第１のディジタル／アナログ変換器と上記第１の比較器との間に配置され、上記第１の比較器の上記ディジタル出力信号を記憶して保持する第３のサンプルホールド回路とを更に具備し、
    上記検出信号は、上記第１のサンプルホールド回路を経て上記アナログ／ディジタル変換器と上記第２の比較器とに入力され、上記第１の電力制御信号は、上記第２のサンプルホールド回路を経て上記第２のディジタル／アナログ変換器に入力される
    ことを特徴とする半導体装置。
  20. 請求項１８において、
    上記第１のディジタル／アナログ変換器と上記第１の比較器との間に配置され、上記第１の比較器の上記ディジタル出力信号を記憶して保持するサンプルホールド回路を更に具備し、
    上記サンプルホールド回路が動作中に上記第２の比較器が動作を停止する
    ことを特徴とする半導体装置。
  21. 請求項１８において、
    上記利得制御信号によって上記外部の第２の増幅器の利得が制御されることにより、上記出力電力が制御される
    ことを特徴とする半導体装置。
  22. 請求項１８において、
    上記第１の増幅器は、上記利得制御信号によっても利得が制御され、上記利得制御信号によって上記第１の増幅器の利得が制御されることにより、上記出力電力が制御される
    ことを特徴とする半導体装置。
  23. 請求項１８において、
    送信する上記第３の信号は、第１の通信方式と第２の通信方式とから選択された一方の通信方式の信号であり、上記第２の電力制御信号は、上記第１の通信方式に対して用いられ、上記第１の電力制御信号は、上記第２の通信方式に対して用いられる
    ことを特徴とする半導体装置。
  24. アンテナによって受信された第１の通信方式の第１ａの信号を増幅する第１の受信回路と、
    上記アンテナによって受信された第２の通信方式の第１ｂの信号を増幅する第２の受信回路と、
    上記第１又は第２の受信回路が出力する増幅後の上記第１ａ又は第１ｂの信号に対して周波数変換を行なって第２の信号を出力する第１の周波数変換回路と、
    送信する上記第１の通信方式の第３ａの信号又は上記第２の通信方式の第３ｂの信号を入力して周波数変換を行なって、第４の信号を出力する第２の周波数変換回路と、
    上記周波数変換回路が出力する上記第４の信号を増幅する第１の増幅器であって、第２の電力制御信号によって利得が制御される第１の増幅器と、
    上記第１の増幅器が出力する増幅後の上記第４の信号を電力増幅する第２の増幅器と、
    上記第２の増幅器の出力信号の電力値を検出して検出信号を出力する検出器と、
    上記第２の増幅器の出力電力が所望の電力値となるように第１の電力制御信号によって上記出力電力を制御する電力制御回路と
    を含む回路ブロックを具備して成り、
    上記電力制御回路は、
    上記検出器が出力する上記検出信号をディジタル信号に変換してから上記第１の電力制御信号との差分を取り、上記差分をアナログ信号に変換して第１の帰還信号を出力するディジタル帰還回路と、
    アナログ信号に変換された上記第１の電力制御信号と上記検出信号との差分の高周波成分を第２の帰還信号として出力するアナログ帰還回路と、
    上記第１の帰還信号と上記第２の帰還信号との和を取って上記出力電力を制御するための利得制御信号を出力する加算器と
    を具備し、
    上記ディジタル帰還回路が上記増幅器の電力値を一定に保つ機能を有し、
    上記ディジタル帰還回路は、
    上記検出信号をディジタル信号に変換して出力するアナログ／ディジタル変換器と、
    上記アナログ／ディジタル変換器のディジタル出力信号と上記第１の電力制御信号との差分を出力する第１の比較器と、
    上記第１の比較器のディジタル出力信号をアナログ信号に変換して上記第１の帰還信号を出力する第１のディジタル／アナログ変換器と
    を具備し、
    上記アナログ帰還回路は、
    上記第１の電力制御信号をアナログ信号に変換して出力する第２のディジタル／アナログ変換器と、
    上記検出信号と上記第２のディジタル／アナログ変換器が出力するアナログ信号に変換された上記第１の電力制御信号との差分を取る第２の比較器と、
    上記第２の比較器の出力信号の高周波成分を取り出して上記第２の帰還信号を出力するハイパスフィルタと
    を具備する
    ことを特徴とする送受信回路。
  25. 請求項２４において、
    上記検出信号を記憶して保持する第１のサンプルホールド回路と、
    上記第１の電力制御信号を記憶して保持する第２のサンプルホールド回路と、
    上記第１のディジタル／アナログ変換器と上記第１の比較器との間に配置され、上記第１の比較器の上記ディジタル出力信号を記憶して保持する第３のサンプルホールド回路とを更に具備し、
    上記検出信号は、上記第１のサンプルホールド回路を経て上記アナログ／ディジタル変換器と上記第２の比較器とに入力され、上記第１の電力制御信号は、上記第２のサンプルホールド回路を経て上記第２のディジタル／アナログ変換器に入力される
    ことを特徴とする送受信回路。
  26. 請求項２４において、
    上記第２の電力制御信号は、上記第１の通信方式に対して用いられ、上記第１の電力制御信号は、上記第２の通信方式に対して用いられる
    ことを特徴とする送受信回路。
  27. 請求項２６において、
    上記利得制御信号によって上記第２の増幅器の利得が制御されることにより、上記出力電力が制御される
    ことを特徴とする送受信回路。
  28. 請求項２６において、
    上記第１の増幅器は、上記利得制御信号によっても利得が制御され、上記利得制御信号によって上記第１の増幅器の利得が制御されることにより、上記出力電力が制御される
    ことを特徴とする送受信回路。
  29. 請求項２６において、
    上記第１の通信方式がＷ−ＣＤＭＡ（Wide-band Code Division Multiple Access）であり、上記第２の通信方式がＧＳＭ（Global System for Mobile Communication）又はＥＤＧＥ（Enhanced Data rates for GSM Evolution）の少なくともいずれかである
    ことを特徴とする送受信回路。
JP2004337266A 2004-11-22 2004-11-22 電力制御回路並びにそれを用いた半導体装置及び送受信回路 Expired - Fee Related JP4759252B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004337266A JP4759252B2 (ja) 2004-11-22 2004-11-22 電力制御回路並びにそれを用いた半導体装置及び送受信回路
US11/272,917 US7415254B2 (en) 2004-11-22 2005-11-15 Power control circuit, semiconductor device and transceiver circuit using the same
US12/222,345 US8213888B2 (en) 2004-11-22 2008-08-07 Power control circuit, semiconductor device and transceiver circuit using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004337266A JP4759252B2 (ja) 2004-11-22 2004-11-22 電力制御回路並びにそれを用いた半導体装置及び送受信回路

Publications (2)

Publication Number Publication Date
JP2006148647A JP2006148647A (ja) 2006-06-08
JP4759252B2 true JP4759252B2 (ja) 2011-08-31

Family

ID=36461550

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004337266A Expired - Fee Related JP4759252B2 (ja) 2004-11-22 2004-11-22 電力制御回路並びにそれを用いた半導体装置及び送受信回路

Country Status (2)

Country Link
US (2) US7415254B2 (ja)
JP (1) JP4759252B2 (ja)

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1604456B1 (en) * 2003-03-12 2011-06-15 MediaTek Inc. Closed loop power control of non-constant envelope waveforms using sample/hold
US7729671B2 (en) * 2006-12-06 2010-06-01 Broadcom Corporation Method and system for enhancing efficiency by modulating power amplifier gain
US8442456B2 (en) * 2007-08-09 2013-05-14 Freescale Semiconductor, Inc. Wireless communication unit, integrated circuit and method of power control therein
US20090081973A1 (en) * 2007-09-26 2009-03-26 Analog Devices, Inc. Multi-slot power control for wireless transmission
US20090137217A1 (en) * 2007-11-27 2009-05-28 Huang Chung-Er Communication transmission system and power detection method thereof
KR101450570B1 (ko) * 2007-12-28 2014-10-14 삼성전자주식회사 Ｇｓｍ 단말기의 노이즈 제거 방법 및 장치
US8280324B2 (en) * 2008-04-17 2012-10-02 Broadcom Corporation Method and system for closed loop power control in wireless systems
TWI396394B (zh) 2008-06-13 2013-05-11 Asustek Comp Inc 多頻段行動通訊裝置
JP5169595B2 (ja) * 2008-08-01 2013-03-27 富士通株式会社 送信電力制御装置、送信電力制御方法、送信電力制御プログラムおよび送信電力制御回路
US8854019B1 (en) 2008-09-25 2014-10-07 Rf Micro Devices, Inc. Hybrid DC/DC power converter with charge-pump and buck converter
US9166471B1 (en) 2009-03-13 2015-10-20 Rf Micro Devices, Inc. 3D frequency dithering for DC-to-DC converters used in multi-mode cellular transmitters
US8315576B2 (en) * 2009-05-05 2012-11-20 Rf Micro Devices, Inc. Capacitive compensation of cascaded directional couplers
US8219145B2 (en) * 2009-09-03 2012-07-10 Micro Mobio Corporation Universal radio card for wireless devices
US8548398B2 (en) 2010-02-01 2013-10-01 Rf Micro Devices, Inc. Envelope power supply calibration of a multi-mode radio frequency power amplifier
EP2369861B1 (en) * 2010-03-25 2016-07-27 Nxp B.V. Multi-channel audio signal processing
US8538355B2 (en) 2010-04-19 2013-09-17 Rf Micro Devices, Inc. Quadrature power amplifier architecture
US9214900B2 (en) 2010-04-20 2015-12-15 Rf Micro Devices, Inc. Interference reduction between RF communications bands
US9048787B2 (en) 2010-04-20 2015-06-02 Rf Micro Devices, Inc. Combined RF detector and RF attenuator with concurrent outputs
US8947157B2 (en) 2010-04-20 2015-02-03 Rf Micro Devices, Inc. Voltage multiplier charge pump buck
US9214865B2 (en) 2010-04-20 2015-12-15 Rf Micro Devices, Inc. Voltage compatible charge pump buck and buck power supplies
US8913967B2 (en) 2010-04-20 2014-12-16 Rf Micro Devices, Inc. Feedback based buck timing of a direct current (DC)-DC converter
US8913971B2 (en) 2010-04-20 2014-12-16 Rf Micro Devices, Inc. Selecting PA bias levels of RF PA circuitry during a multislot burst
US8942650B2 (en) 2010-04-20 2015-01-27 Rf Micro Devices, Inc. RF PA linearity requirements based converter operating mode selection
US8942651B2 (en) 2010-04-20 2015-01-27 Rf Micro Devices, Inc. Cascaded converged power amplifier
US8731498B2 (en) 2010-04-20 2014-05-20 Rf Micro Devices, Inc. Temperature correcting an envelope power supply signal for RF PA circuitry
US8699973B2 (en) 2010-04-20 2014-04-15 Rf Micro Devices, Inc. PA bias power supply efficiency optimization
US8892063B2 (en) 2010-04-20 2014-11-18 Rf Micro Devices, Inc. Linear mode and non-linear mode quadrature PA circuitry
US8983410B2 (en) 2010-04-20 2015-03-17 Rf Micro Devices, Inc. Configurable 2-wire/3-wire serial communications interface
US8983407B2 (en) 2010-04-20 2015-03-17 Rf Micro Devices, Inc. Selectable PA bias temperature compensation circuitry
US8811920B2 (en) 2010-04-20 2014-08-19 Rf Micro Devices, Inc. DC-DC converter semiconductor die structure
US9362825B2 (en) 2010-04-20 2016-06-07 Rf Micro Devices, Inc. Look-up table based configuration of a DC-DC converter
US8958763B2 (en) 2010-04-20 2015-02-17 Rf Micro Devices, Inc. PA bias power supply undershoot compensation
US9577590B2 (en) 2010-04-20 2017-02-21 Qorvo Us, Inc. Dual inductive element charge pump buck and buck power supplies
US8712349B2 (en) 2010-04-20 2014-04-29 Rf Micro Devices, Inc. Selecting a converter operating mode of a PA envelope power supply
US9077405B2 (en) 2010-04-20 2015-07-07 Rf Micro Devices, Inc. High efficiency path based power amplifier circuitry
US8842399B2 (en) 2010-04-20 2014-09-23 Rf Micro Devices, Inc. ESD protection of an RF PA semiconductor die using a PA controller semiconductor die
US9008597B2 (en) 2010-04-20 2015-04-14 Rf Micro Devices, Inc. Direct current (DC)-DC converter having a multi-stage output filter
US8989685B2 (en) 2010-04-20 2015-03-24 Rf Micro Devices, Inc. Look-up table based configuration of multi-mode multi-band radio frequency power amplifier circuitry
US8831544B2 (en) 2010-04-20 2014-09-09 Rf Micro Devices, Inc. Dynamic device switching (DDS) of an in-phase RF PA stage and a quadrature-phase RF PA stage
US8811921B2 (en) 2010-04-20 2014-08-19 Rf Micro Devices, Inc. Independent PA biasing of a driver stage and a final stage
US8706063B2 (en) 2010-04-20 2014-04-22 Rf Micro Devices, Inc. PA envelope power supply undershoot compensation
US9900204B2 (en) 2010-04-20 2018-02-20 Qorvo Us, Inc. Multiple functional equivalence digital communications interface
US9553550B2 (en) 2010-04-20 2017-01-24 Qorvo Us, Inc. Multiband RF switch ground isolation
US9030256B2 (en) 2010-04-20 2015-05-12 Rf Micro Devices, Inc. Overlay class F choke
US9184701B2 (en) 2010-04-20 2015-11-10 Rf Micro Devices, Inc. Snubber for a direct current (DC)-DC converter
US8903333B1 (en) 2010-06-16 2014-12-02 Rf Micro Devices, Inc. Adaptive antenna tuner for a transceiver
US8615209B1 (en) * 2010-09-01 2013-12-24 Rf Micro Devices, Inc. Power control system for transmission chain in a transceiver
WO2012070627A1 (ja) * 2010-11-26 2012-05-31 日本電気株式会社 送信電力制御回路及び送信装置、送信電力制御方法、プログラム
US20130016633A1 (en) * 2011-07-14 2013-01-17 Lum Nicholas W Wireless Circuitry for Simultaneously Receiving Radio-frequency Transmissions in Different Frequency Bands
US9065505B2 (en) 2012-01-31 2015-06-23 Rf Micro Devices, Inc. Optimal switching frequency for envelope tracking power supply
US9634625B2 (en) * 2013-05-28 2017-04-25 Mediatek Inc. Radio frequency transmitter with extended power range and related radio frequency transmission method
US9838069B2 (en) * 2013-10-30 2017-12-05 Netgear, Inc. Radio frequency front end module with high band selectivity
US9667312B2 (en) * 2015-01-13 2017-05-30 Hughes Network Systems, Llc Radio based automatic level control for linear radio calibration
US10419066B1 (en) * 2017-10-05 2019-09-17 Harmonic, Inc. Remote radio frequency (RF) AGC loop

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56165412A (en) * 1980-05-23 1981-12-19 Nec Corp Voice amplitude limiting amplifier
JP2703667B2 (ja) * 1991-01-10 1998-01-26 三菱電機株式会社 電力増幅装置
JP2800500B2 (ja) * 1991-10-01 1998-09-21 松下電器産業株式会社 バースト送信出力制御回路
US5132634A (en) * 1991-03-25 1992-07-21 Motorola, Inc. Amplifier circuit with envelope smoothing
US5323329A (en) * 1991-12-23 1994-06-21 Eni, Div. Of Astec America, Inc. Digitally assisted power levelling circuit for rf power generator
JP3332408B2 (ja) 1992-04-09 2002-10-07 株式会社日立国際電気 自動電力制御回路
JPH07135435A (ja) * 1993-11-09 1995-05-23 Mitsubishi Electric Corp 携帯型電話機
JP3223750B2 (ja) * 1995-03-31 2001-10-29 株式会社日立製作所 出力制御電力増幅器、無線通信端末及び無線通信基地局
JPH08274559A (ja) * 1995-04-03 1996-10-18 Oki Electric Ind Co Ltd 出力電力制御装置
JPH1022756A (ja) * 1996-07-04 1998-01-23 Mitsubishi Electric Corp 無線送信機およびその送信制御方法
JPH1056345A (ja) * 1996-08-12 1998-02-24 Kokusai Electric Co Ltd 自動利得制御回路
US5977831A (en) * 1998-04-03 1999-11-02 Cbs Corporation Hybrid system for control and monitoring of an amplifier
US6519293B1 (en) * 1998-06-03 2003-02-11 Mitsubishi Denki Kabushiki Kaisha Radio transmitter and radio communication method
JP3618055B2 (ja) * 1999-02-05 2005-02-09 富士通株式会社 携帯移動端末および送信装置
GB2389253B (en) 2002-05-31 2005-09-21 Hitachi Ltd Transmitter and semiconductor integrated circuit for communication
JP2004208136A (ja) * 2002-12-26 2004-07-22 Matsushita Electric Ind Co Ltd マルチモード通信端末装置

Also Published As

Publication number Publication date
US20080305756A1 (en) 2008-12-11
US7415254B2 (en) 2008-08-19
US20060111060A1 (en) 2006-05-25
US8213888B2 (en) 2012-07-03
JP2006148647A (ja) 2006-06-08

Similar Documents

Publication Publication Date Title
JP4759252B2 (ja) 電力制御回路並びにそれを用いた半導体装置及び送受信回路
US10333470B2 (en) Apparatus and methods for envelope tracking systems
US10080192B2 (en) Apparatus and methods for envelope tracking systems
US9866176B2 (en) Apparatus and methods for envelope shaping in mobile devices
US9571152B2 (en) Apparatus and methods for calibration of envelope trackers
US8587377B2 (en) Apparatus and methods for biasing a power amplifier
US9876478B2 (en) Apparatus and methods for wide local area network power amplifiers
US20160336901A1 (en) Apparatus and methods for wideband envelope tracking
US8525590B2 (en) Power amplifier control circuit
JP2005236570A (ja) 高周波回路装置
US20230124129A1 (en) Output stage circuit assembly for power amplifier system with improved power management
US20240056040A1 (en) Radio-frequency module and communication device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070515

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070515

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091006

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100114

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100510

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100601

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100715

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110223

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110303

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110524

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110606

R150 Certificate of patent or registration of utility model

Ref document number: 4759252

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140610

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees