JP4758085B2 - Semiconductor device and electronic equipment - Google Patents
Semiconductor device and electronic equipment Download PDFInfo
- Publication number
- JP4758085B2 JP4758085B2 JP2004262375A JP2004262375A JP4758085B2 JP 4758085 B2 JP4758085 B2 JP 4758085B2 JP 2004262375 A JP2004262375 A JP 2004262375A JP 2004262375 A JP2004262375 A JP 2004262375A JP 4758085 B2 JP4758085 B2 JP 4758085B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- potential
- electrically connected
- switch
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 68
- 239000003990 capacitor Substances 0.000 claims description 42
- 238000005401 electroluminescence Methods 0.000 description 17
- 238000006243 chemical reaction Methods 0.000 description 14
- 238000000034 method Methods 0.000 description 8
- 239000000758 substrate Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000013459 approach Methods 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000005070 sampling Methods 0.000 description 4
- 238000009825 accumulation Methods 0.000 description 3
- 239000011368 organic material Substances 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000002041 carbon nanotube Substances 0.000 description 1
- 229910021393 carbon nanotube Inorganic materials 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000000859 sublimation Methods 0.000 description 1
- 230000008022 sublimation Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Landscapes
- Control Of El Displays (AREA)
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
本発明は負荷に供給する電流をトランジスタで制御する機能を設けた半導体装置に係り、特に電流によって輝度が変化する電流駆動型発光素子で形成された画素や、画素を駆動する信号線駆動回路を含む半導体装置およびその駆動方法に関する。 The present invention relates to a semiconductor device provided with a function of controlling a current supplied to a load with a transistor, in particular, a pixel formed of a current-driven light-emitting element whose luminance changes depending on the current, and a signal line driver circuit for driving the pixel. The present invention relates to a semiconductor device including the same and a driving method thereof.
有機発光ダイオード(OLED(Organic Light Emitting Diode))、有機EL素子、エレクトロルミネッセンス(Electro Luminescence:EL)素子などとも言う)に代表される自発光型の発光素子を用いた表示装置では、その駆動方式として単純マトリックス方式とアクティブマトリックス方式とが知られている。前者は構造は簡単であるが、大型かつ高輝度のディスプレイの実現が難しい等の問題があり、近年は発光素子に流れる電流を画素回路内部に設けた薄膜トランジスタ(TFT)によって制御するアクティブマトリックス方式の開発が進められている。 In a display device using a self-luminous light-emitting element typified by an organic light-emitting diode (OLED (Organic Light Emitting Diode)), an organic EL element, or an electroluminescence (EL) element, a driving method thereof is used. The simple matrix method and the active matrix method are known. Although the former has a simple structure, there is a problem that it is difficult to realize a large-sized and high-brightness display. In recent years, an active matrix system in which a current flowing through a light emitting element is controlled by a thin film transistor (TFT) provided in a pixel circuit is used. Development is underway.
アクティブマトリックス方式の表示装置の場合、駆動TFTの電流特性のバラツキにより発光素子に流れる電流が変化し輝度がばらついてしまうという問題が認識されていた。つまり、画素回路には発光素子に流れる電流を駆動する駆動TFTが用いられており、これらの駆動TFTの特性がばらつくことにより発光素子に流れる電流が変化し、輝度がばらついてしまうという問題があった。そこで画素回路内の駆動TFTの特性がばらついても発光素子に流れる電流は変化せず、輝度のバラツキを抑えるための種々の回路が提案されている(例えば、特許文献1乃至4参照。)。
In the case of an active matrix display device, a problem has been recognized that the current flowing through the light-emitting element changes due to variations in the current characteristics of the driving TFT, resulting in variations in luminance. In other words, a driving TFT that drives a current flowing through the light emitting element is used in the pixel circuit, and the current flowing through the light emitting element changes due to variations in characteristics of these driving TFTs, resulting in variations in luminance. It was. Therefore, even if the characteristics of the driving TFT in the pixel circuit vary, the current flowing through the light emitting element does not change, and various circuits for suppressing variations in luminance have been proposed (for example, see
特許文献1乃至3には、画素回路内に配置された駆動TFTの特性のバラツキによって発光素子に流れる電流値の変動を防ぐための回路構成が開示されている。この構成は、電流書き込み型画素、もしくは電流入力型画素などと呼ばれている。また特許文献4には、ソースドライバ回路内のTFTのバラツキによる信号電流の変化を抑制するための回路構成が開示されている。
図6に、特許文献1に開示されている従来のアクティブマトリックス型表示装置の第1の構成例を示す。図6の画素は、ソース信号線601、第1〜第3のゲート信号線602〜604、電流供給線605、TFT606〜609、保持容量610、EL素子611、映像信号入力用電流源612を有する。
FIG. 6 shows a first configuration example of a conventional active matrix display device disclosed in
図7を用いて、信号電流の書き込みから発光までの動作について説明する。図中、各部を示す図番は、図6に準ずる。図7(A)〜(C)は、電流の流れを模式的に示している。図7(D)は、信号電流の書き込み時における各経路を流れる電流の関係を示しており、図7(E)は、同じく信号電流の書き込み時に、保持容量610に蓄積される電圧、つまりTFT608のゲート・ソース間電圧について示している。
The operation from signal current writing to light emission will be described with reference to FIG. In the figure, the figure numbers indicating the respective parts are the same as those in FIG. 7A to 7C schematically show the current flow. FIG. 7D shows the relationship between currents flowing through the respective paths when signal current is written. FIG. 7E shows the voltage accumulated in the
まず、第1のゲート信号線602および第2のゲート信号線603にパルスが入力され、TFT606、607がONする。このとき、ソース信号線を流れる電流、すなわち信号電流をIdataとする。
First, a pulse is input to the first
ソース信号線には、電流Idataが流れているので、図7(A)に示すように、画素内では、電流の経路はI1とI2とに分かれて流れる。これらの関係を図7(D)に示している。なお、Idata=I1+I2であることは言うまでもない。 Since the current Idata flows through the source signal line, the current path is divided into I1 and I2 in the pixel as shown in FIG. 7A. These relationships are shown in FIG. Needless to say, Idata = I1 + I2.
TFT606がONした瞬間には、まだ保持容量610には電荷が保持されていないため、TFT608はOFFしている。よって、I2=0となり、Idata=I1となる。すなわちこの間は、保持容量610における電荷の蓄積による電流のみが流れている。
At the moment when the TFT 606 is turned on, since the charge is not held in the
その後、徐々に保持容量610に電荷が蓄積され、両電極間に電位差が生じ始める(図7(E))。両電極の電位差がVthとなると(図7(E) A点)、TFT608がONして、I2が生ずる。先に述べたように、Idata=I1+I2であるので、I1は次第に減少するが、依然電流は流れており、さらに保持容量には電荷の蓄積が行われる。
After that, electric charges are gradually accumulated in the
保持容量610においては、その両電極の電位差、つまりTFT608のゲート・ソース間電圧が所望の電圧、つまりTFT608がIdataの電流を流すことが出来るだけの電圧(VGS)になるまで電荷の蓄積が続く。やがて電荷の蓄積が終了する(図7(E)B点)と、電流I2は流れなくなり、さらにTFT608はそのときのVGSに見合った電流が流れ、Idata=I1となる(図7(B))。こうして、定常状態に達する。以上で信号の書き込み動作が完了する。最後に第1のゲート信号線602および第2のゲート信号線603の選択が終了し、TFT606、607がOFFする。
In the
このように、所定の電流を供給できるようにする動作を、設定動作と呼ぶことにする。 The operation that enables a predetermined current to be supplied in this way is called a setting operation.
続いて、発光動作に移る。第3のゲート信号線604にパルスが入力され、TFT609がONする。保持容量610には、先ほど書き込んだVGSが保持されているため、TFT608はONしており、電流供給線605から、Idataの電流が流れる。これによりEL素子611が発光する。このとき、TFT608が飽和領域において動作するようにしておけば、TFT608のソース・ドレイン間電圧が変化したとしても、Idataは変わりなく流れることが出来る。
Subsequently, the light emission operation is started. A pulse is input to the third
このように、設定した電流を出力する動作を、出力動作と呼ぶことにする。電流書き込み型画素のメリットとして、TFT608の特性等にばらつきがあった場合であっても、保持容量610には、電流Idataを流すのに必要なゲート・ソース間電圧が保持されるため、所望の電流を正確にEL素子に供給することが出来、よってTFTの特性ばらつきに起因した輝度ばらつきを抑えることが可能になる点がある。
Such an operation for outputting the set current is referred to as an output operation. As a merit of the current writing type pixel, even when the characteristics of the
以上の例は、画素回路内での駆動TFTのバラツキによる電流の変化を補正するための技術に関するものであるが、ソースドライバ回路内においても同一の問題が発生する。特許文献4には、ソースドライバ回路内でのTFTの製造上のバラツキによる信号電流の変化を防止するための回路構成が開示されている。 The above example relates to a technique for correcting a change in current due to variations in drive TFTs in a pixel circuit, but the same problem occurs in a source driver circuit. Patent Document 4 discloses a circuit configuration for preventing a change in signal current due to manufacturing variations of TFTs in a source driver circuit.
また、特許文献5には、階調を制御する電流源の他に電圧源を用意し、ソース信号線に入力する2つの電源を切り替えるための電源切り替え手段により、行選択期間の初めに電圧源により浮遊容量の電荷を瞬時に変化させ、その後所望の輝度を出すために電流源により階調表示を行う構成が開示されている。
しかしながら、特許文献5に開示された技術の場合、行選択期間の初めのある期間に、電圧源からソース信号線に電荷を供給し、その期間が終了した後、電源切り替え手段により、電圧源から電流源に切り替えて、ソース信号線に電荷を供給している。この時の構成を図43に示す。電源切り替え手段4321によって、電圧源4311から電流源4301に切り替えて、トランジスタ4302に設定動作を行っている。ここで、電流源4301には配線4304、電圧源4311には配線4314がそれぞれ接続され、トランジスタ4302には配線4307、容量素子4303、配線4305が接続されている。
However, in the case of the technique disclosed in Patent Document 5, electric charges are supplied from the voltage source to the source signal line in a certain period at the beginning of the row selection period. Switching to a current source supplies electric charges to the source signal line. The configuration at this time is shown in FIG. The power
つまり、この場合、電圧源4311から電荷を供給する期間が固定されている。そのため、電圧源4311から電荷を供給する期間と、電流源4301から電荷を供給する期間とが、最適な長さになっていない。
That is, in this case, the period during which charges are supplied from the
例として、ソース信号線の電位の時間変化を表したグラフを図44に示す。ソース信号線の初期電位をV3とする。そして、電流源から電流を供給して、定常状態になったときのソース信号線の電位が、図44(a)の場合はV1’、図44(b)の場合はV2’になるものとする。そして、時間T1までは電圧源からソース信号線に電荷を供給し、時間T1以降は電流源からソース信号線に電荷を供給するものとする。 As an example, FIG. 44 shows a graph showing the change over time of the potential of the source signal line. The initial potential of the source signal line is V3. Then, when the current is supplied from the current source and the steady state is reached, the potential of the source signal line is V1 ′ in FIG. 44A and V2 ′ in FIG. 44B. To do. Then, charge is supplied from the voltage source to the source signal line until time T1, and charge is supplied from the current source to the source signal line after time T1.
まず、図44(a)の場合、電圧源の電位がV1であるので、ソース信号線の電位はV3からV1へと近づいていく。しかし、V3とV1との電位差が大きいため、時間T1の段階では、ソース信号線の電位はV1から大きく離れている。時間T1以降は、電流源から電荷が供給されるが、電荷量が少ないため、時間T2のときでも、ソース信号線の電位は、定常状態になったときの電位であるV1’から大きく離れている。したがって、この場合は、電圧源で電荷を供給する期間をもっと長くする必要がある。 First, in the case of FIG. 44A, since the potential of the voltage source is V1, the potential of the source signal line approaches from V3 to V1. However, since the potential difference between V3 and V1 is large, at the stage of time T1, the potential of the source signal line is greatly separated from V1. After time T1, charge is supplied from the current source. However, since the amount of charge is small, even at time T2, the potential of the source signal line is far from V1 ′, which is the potential when the steady state is reached. Yes. Therefore, in this case, it is necessary to further increase the period for supplying the charge from the voltage source.
一方、図44(b)の場合は、電圧源の電位がV2であるので、ソース信号線の電位はV3からV2へと近づいていく。このとき、V3とV2との電位差は小さいため、時間T1の段階で、ソース信号線の電位はV2と近い大きさになっている。そして、時間T1以降は、電流源から電荷が供給されるが、電位差が小さいため、電荷量が少なくても、定常状態に達することが出来る。つまり、時間T2のときにおいて、ソース信号線の電位は、定常状態になったときの電位であるV2’と等しくなっている。したがって、この場合は、電圧源で電荷を供給する期間は、最適値であると言える。 On the other hand, in the case of FIG. 44B, since the potential of the voltage source is V2, the potential of the source signal line approaches from V3 to V2. At this time, since the potential difference between V3 and V2 is small, the potential of the source signal line is close to V2 at the stage of time T1. After time T1, charges are supplied from the current source, but since the potential difference is small, a steady state can be reached even with a small amount of charges. That is, at time T2, the potential of the source signal line is equal to V2 'that is the potential when the steady state is reached. Therefore, in this case, it can be said that the period during which charges are supplied from the voltage source is an optimum value.
図44(a)の場合は、電圧源で電荷を供給する期間が短かった。そこで、もっと長くして、時間T2までの間、電圧源で電荷を供給する場合について述べる。その場合のソース信号線の電位の時間変化を表したグラフを図45に示す。 In the case of FIG. 44 (a), the period during which charges are supplied from the voltage source is short. Therefore, a case where the charge is supplied from the voltage source for a longer time until time T2 will be described. FIG. 45 shows a graph showing the change over time of the potential of the source signal line in that case.
図45(a)の場合、電圧源の電位がV1であるので、ソース信号線の電位はV3からV1へと近づいていく。V3とV1との電位差が大きいが、電圧源で電荷を供給する期間が長いため、時間T2の段階では、ソース信号線の電位はV1と近い大きさになっている。そして、時間T2以降は、電流源から電荷が供給されるが、電位差が小さいため、電荷量が少なくても、定常状態に達することが出来る。つまり、時間T3のときにおいて、ソース信号線の電位は、定常状態になったときの電位であるV1’と等しくなっている。したがって、この場合は、電圧源で電荷を供給する期間は、最適値であると言える。 In the case of FIG. 45A, since the potential of the voltage source is V1, the potential of the source signal line approaches from V3 to V1. Although the potential difference between V3 and V1 is large, since the period for supplying charges from the voltage source is long, the potential of the source signal line is close to V1 at the stage of time T2. Then, after time T2, charges are supplied from the current source, but since the potential difference is small, a steady state can be reached even if the amount of charges is small. That is, at time T3, the potential of the source signal line is equal to V1 'that is the potential when the steady state is reached. Therefore, in this case, it can be said that the period during which charges are supplied from the voltage source is an optimum value.
一方、図45(b)の場合は、電圧源の電位がV2であるので、ソース信号線の電位はV3からV2へと近づいていく。このとき、V3とV2との電位差は小さいため、時間T1を越えた段階で、ソース信号線の電位はV2と等しい大きさになっている。しかし、時間T2までは、電圧源で電荷を供給されるため、ソース信号線の電位はV2のままとなる。そして、時間T2以降は、電流源から電荷が供給されるが、電位差が小さいため、電荷量が少なくても、定常状態に達することが出来る。 On the other hand, in the case of FIG. 45B, since the potential of the voltage source is V2, the potential of the source signal line approaches from V3 to V2. At this time, since the potential difference between V3 and V2 is small, the potential of the source signal line is equal to V2 when the time T1 is exceeded. However, since electric charge is supplied from the voltage source until time T2, the potential of the source signal line remains at V2. Then, after time T2, charges are supplied from the current source, but since the potential difference is small, a steady state can be reached even if the amount of charges is small.
つまり、図44(b)の場合は、時間T2のときにおいて、ソース信号線の電位は、定常状態になったときの電位であるV2’と等しくなっている。しかし、図45(b)の場合は、時間T2では、ソース信号線の電位はV2のままであり、定常状態になるには、時間T3まで必要となってしまう。 That is, in the case of FIG. 44B, at the time T2, the potential of the source signal line is equal to V2 'that is the potential when the steady state is reached. However, in the case of FIG. 45B, the potential of the source signal line remains V2 at time T2, and it is necessary until time T3 to reach a steady state.
このように、図44のように、電圧源で電荷を供給する期間が短かい場合は、電位差が大きい場合(図44(a))は、なかなか定常状態にならない。一方、電圧源で電荷を供給する期間が長い場合は、電位差が大きい場合(図45(a))だけでなく、電位差が小さい場合(図45(b))であっても、定常状態になるまでの時間が多く必要となってしまう。 As described above, as shown in FIG. 44, when the period for supplying the charge from the voltage source is short, when the potential difference is large (FIG. 44A), the steady state is not easily achieved. On the other hand, when the period for supplying the charge from the voltage source is long, not only when the potential difference is large (FIG. 45 (a)) but also when the potential difference is small (FIG. 45 (b)), the steady state is obtained. A lot of time is required.
このように、電圧源で電荷を供給する期間の長さを決めてしまうと、十分、信号線の電位が変化できなかったり、信号を書き込む期間の一部が無駄になり、定常状態になるまでの時間がより多く必要になったりしてしまう。 As described above, if the length of the period for supplying the charge from the voltage source is determined, the potential of the signal line cannot be changed sufficiently, or a part of the period for writing the signal is wasted and becomes a steady state. You will need more time.
これ以外の課題としては、行選択期間の初めに供給される電圧値が、最適な大きさになっていないことが挙げられる。最適な大きさでないため、定常状態になるまでの時間が多く必要となってしまう。 Another problem is that the voltage value supplied at the beginning of the row selection period is not optimal. Since it is not an optimal size, a long time is required until a steady state is reached.
本発明はこのような問題点に鑑み、トランジスタの特性バラツキの影響を低減し、所定の電流を供給でき、信号電流が小さな場合であっても、あるいは、信号線の電位変化量に依存することなく、信号の書き込み速度を十分に向上させることのできる半導体装置を提供することを目的とする。 In view of such a problem, the present invention reduces the influence of transistor characteristic variation, can supply a predetermined current, and is dependent on the amount of change in potential of a signal line even when the signal current is small. It is another object of the present invention to provide a semiconductor device capable of sufficiently improving the signal writing speed.
本発明は、配線の電位を検出し、その電位が所定の電位と差がある場合は、電荷を供給する。そして、配線の電位が所定の電位に達したら、電荷の供給を止めることにより、上記目的を達成するものである。 In the present invention, the potential of the wiring is detected, and when the potential is different from a predetermined potential, a charge is supplied. Then, when the potential of the wiring reaches a predetermined potential, the above object is achieved by stopping the supply of electric charges.
このような動作を行うために、プリチャージ回路が配置されている。プリチャージ回路は、配線の電位を検出し、その電位が所定の電位と差がある場合は、電荷を供給して、配線の電位が所定の電位に達したら、電荷の供給を止める機能を有している。 In order to perform such an operation, a precharge circuit is provided. The precharge circuit has a function of detecting the potential of the wiring and supplying the charge when the potential is different from the predetermined potential and stopping the supply of the charge when the potential of the wiring reaches the predetermined potential. is doing.
また、プリチャージ回路は、比較制御回路やプリチャージスイッチを有しており、比較制御回路は、配線の電位を検出し、その電位が所定の電位と差がある場合は、プリチャージスイッチのオンオフを制御する機能を有しており、プリチャージスイッチは、配線に電荷を供給するかどうかを制御する機能を有している。 The precharge circuit also has a comparison control circuit and a precharge switch. The comparison control circuit detects the potential of the wiring, and when the potential is different from a predetermined potential, the precharge switch is turned on / off. The precharge switch has a function of controlling whether to supply charges to the wiring.
本発明は、電流供給手段と配線とトランジスタとプリチャージ回路とを具備する半導体装置であって、前記電流供給手段は、前記配線を介して前記トランジスタと接続されており、前記プリチャージ回路は、前記配線の電位を検出し、所定の電位との大小関係によって、前記配線に電荷を供給する機能を有することを特徴とするものである。 The present invention is a semiconductor device comprising a current supply means, a wiring, a transistor, and a precharge circuit, wherein the current supply means is connected to the transistor through the wiring, and the precharge circuit comprises: It has a function of detecting a potential of the wiring and supplying a charge to the wiring according to a magnitude relationship with a predetermined potential.
本発明は、前記構成によって、前記比較制御回路は、オペアンプまたはチョッパーインバータコンパレータまたは差動回路を用いて構成されていること特徴とするものである。 According to the present invention, the comparison control circuit is configured by using an operational amplifier, a chopper inverter comparator, or a differential circuit.
本発明は、前記構成によって、前記トランジスタは、発光素子または画素に電流を供給すること特徴とするものである。 According to the present invention, the transistor supplies current to the light emitting element or the pixel.
本発明において、適用可能なトランジスタの種類に限定はなく、非晶質シリコンや多結晶シリコンに代表される非単結晶半導体膜を用いた薄膜トランジスタ(TFT)、半導体基板やSOI基板を用いて形成されるMOS型トランジスタ、接合型トランジスタ、バイポーラトランジスタ、有機半導体やカーボンナノチューブを用いたトランジスタ、その他のトランジスタを適用することができる。また、トランジスタが配置されている基板の種類に限定はなく、単結晶基板、SOI基板、ガラス基板などに配置することが出来る。 In the present invention, there are no limitations on the types of transistors that can be used, and the transistor is formed using a thin film transistor (TFT) using a non-single-crystal semiconductor film typified by amorphous silicon or polycrystalline silicon, a semiconductor substrate, or an SOI substrate. A MOS transistor, a junction transistor, a bipolar transistor, a transistor using an organic semiconductor or a carbon nanotube, and other transistors can be used. There is no limitation on the kind of the substrate over which the transistor is provided, and the transistor can be provided over a single crystal substrate, an SOI substrate, a glass substrate, or the like.
なお、本発明において、接続されているとは、電気的に接続されていることと同義である。したがって、本発明が開示する構成において、所定の接続関係に加え、その間に電気的な接続を可能とする他の素子(例えば、別の素子やスイッチなど)が配置されていてもよい。 In the present invention, being connected is synonymous with being electrically connected. Therefore, in the configuration disclosed by the present invention, in addition to a predetermined connection relationship, another element (for example, another element or a switch) that enables electrical connection may be disposed therebetween.
本発明では、画素や信号線駆動回路のトランジスタに電流を供給する場合、前もってプリチャージ動作を行う。そのため、すばやく、電流の書き込みが終了する。また、プリチャージ動作を行う期間が、適宜調節されるため、無駄がなく、正確に電流を設定することが出来る。また、すばやく所定の電位にプリチャージすることができる。その結果、トランジスタの特性バラツキの影響を低減し、所定の電流を供給でき、信号電流が小さな場合であっても、あるいは、信号線の電位変化量に依存することなく、信号の書き込み速度を十分に向上させることのできる。 In the present invention, when a current is supplied to a pixel or a transistor of a signal line driver circuit, a precharge operation is performed in advance. Therefore, the writing of current is completed quickly. In addition, since the period for performing the precharge operation is adjusted as appropriate, there is no waste and the current can be set accurately. In addition, it can be quickly precharged to a predetermined potential. As a result, it is possible to reduce the influence of transistor characteristic variation, supply a predetermined current, and even if the signal current is small, or sufficiently increase the signal writing speed without depending on the amount of potential change of the signal line. Can be improved.
以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って本実施の形態の記載内容に限定して解釈されるものではない。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. However, the present invention can be implemented in many different modes, and those skilled in the art can easily understand that the modes and details can be variously changed without departing from the spirit and scope of the present invention. Is done. Therefore, the present invention is not construed as being limited to the description of this embodiment mode.
(実施の形態1)
本発明は、発光素子に流れる電流値によって発光輝度を制御することが可能な素子で画素を形成する。代表的にはEL素子を適用することができる。EL素子の構成としては種々知られたものがあるが、電流値により発光輝度を制御可能なものであれば、どのような素子構造であっても本発明に適用することができる。すなわち、発光層、電荷輸送層または電荷注入層を自由に組み合わせてEL素子を形成するものであり、そのための材料として、低分子系有機材料、中分子系有機材料(昇華性を有さず、かつ、分子数が20以下または連鎖する分子の長さが10μm以下の有機発光材料)や高分子系有機材料を用いることができる。また、これらに無機材料を混合または分散させたものを用いても良い。
(Embodiment 1)
In the present invention, a pixel is formed using an element whose light emission luminance can be controlled by a value of a current flowing through the light emitting element. Typically, an EL element can be used. Although there are various known EL element configurations, any element structure can be applied to the present invention as long as the emission luminance can be controlled by the current value. That is, an EL element is formed by freely combining a light emitting layer, a charge transport layer, or a charge injection layer. As a material therefor, a low molecular weight organic material, a medium molecular weight organic material (without sublimation, In addition, an organic light-emitting material having a number of molecules of 20 or less or a chained molecule length of 10 μm or less) or a polymer organic material can be used. Moreover, you may use what mixed or disperse | distributed the inorganic material to these.
まず、図1に、本発明の基本原理に基づく構成について示す。配線107に、電流源101と、電流源101の電流を入力し、信号を書き込む対象であるトランジスタ102とが接続されている。トランジスタ102のゲート端子には、ゲート電位を保持するため、容量素子103が接続され、この容量素子103に配線106が接続されている。なお、この容量素子103は、トランジスタのゲート容量などを用いることにより、削除することも可能である。
First, FIG. 1 shows a configuration based on the basic principle of the present invention. The
なお、図1では、トランジスタ102のゲート端子とドレイン端子が接続されているが、これに限定されない。図1は、電流源101の電流をトランジスタ102に流して、信号を書き込んでいるときの接続状況を示している。したがって、図2に示すように、トランジスタ102のゲート端子とドレイン端子の間や、トランジスタ102のドレイン端子や配線107の間などに、スイッチ202〜204が配置されていたり、信号線や発光素子などの負荷201などが配置されている場合もある。また、図3のように、トランジスタ102とカレントミラー回路を構成するトランジスタ302が配置される場合もある。また、図4や図5のように、配線107に負荷201が接続されている場合もある。また、図5のように配線107にスイッチ501、502が接続されている場合もある。このように、様々な構成をとることが出来る。
Note that although the gate terminal and the drain terminal of the
なお、図2などにおける負荷201は、何でもよい。抵抗などのような素子でも、トランジスタでも、EL素子でも、そのほかの発光素子でも、トランジスタと容量とスイッチなどで構成された電流源回路でも、何かの回路が接続された配線でもよい。信号線でも、信号線とそれに接続された画素でもよい。その画素には、EL素子やFEDで用いる素子など、どのような表示素子を含んでいてもよい。
In addition, the
そして、配線107には、プリチャージ回路111が接続されている。プリチャージ回路111は、プリチャージスイッチ112、比較制御回路114などから構成されている。
A
次に、図1の回路の動作について述べる。まず、電流源101からトランジスタ102に電流が供給される。そして、そのときの配線107の電位が、比較制御回路114の第1入力端子116に供給される。一方、比較制御回路114の配線118には、所定の電位が供給されている。配線118の電位は、電流源101からトランジスタ102に電流が供給されて、定常状態になったときの配線107の電位と概ね等しいことが望ましい。
Next, the operation of the circuit of FIG. 1 will be described. First, current is supplied from the
比較制御回路114では、第1入力端子116の電位と第2入力端子117の電位とを比較して、出力端子115からプリチャージスイッチ112を制御する。つまり、第1入力端子116の電位と第2入力端子117の電位に、所定の大きさよりも大きな差があれば、プリチャージスイッチ112をオンにして、配線113から配線107に電荷が供給される。第1入力端子116の電位と第2入力端子117の電位に関して、所定の大きさよりも小さな差になれば、プリチャージスイッチ112をオフにして、配線113から配線107への電荷の供給が止まる。そして、電流源101からのみ、トランジスタ102に電流が供給されるようになる。
The
このように、プリチャージスイッチ112をオンにして、配線107に対して、プリチャージ動作を行う。なお、プリチャージスイッチ112がオンになる期間や、オフになるタイミングは、比較制御回路114によって、配線107の電位を検出しながら、制御される。したがって、プリチャージを行う期間を、適切に制御することができる。また、プリチャージスイッチ112がオンのとき、配線107の電位は、配線113の電位に、急速に近づく。なぜなら、プリチャージスイッチ112がオフになるときの配線107の電位と、配線113の電位とは、必ずしも、等しくない。したがって、時定数よりも短い期間で、配線107の電位は、配線113の電位に近づけることができる。そして、配線107の電位は、配線113の電位に十分近くなったら、比較制御回路114によってプリチャージスイッチ112がオフになり、配線113から配線107への電荷の供給が止まる。
In this manner, the
この場合の、配線107の電位の時間変化を表したグラフを図8に示す。配線107の初期電位をV3とする。そして、電流源101から電流を供給して、定常状態になったときの配線107の電位が、図8(a)の場合はV1a’、図8(b)の場合はV1b’、図8(c)の場合はV1c’になるものとする。また、V3>V1a’>V1b’>V1c’であるとする。そして、配線118の電位は、図8(a)の場合はV1a、図8(b)の場合はV1b、図8(c)の場合はV1cであるとする。また、配線113の電位は、V1c’より低い電位であればよい。たとえば、配線105の電位と等しくても良い。
FIG. 8 is a graph showing the change over time of the potential of the
あるいは、V1c’よりも低い電圧であれば、0Vや負の電源電圧でもよい。この場合は、初期電圧V3よりも低い電圧で定常状態となるので、配線113の電位は、出来るだけ低い方が望ましい。その結果、時定数よりも短い期間で、配線107の電位を配線113の電位に近づけることが出来る。よって、配線107の電位をV1a’、V1b’、V1c’などに充電するための時間も、短くすることが出来る。つまり、すばやくプリチャージすることが出来る。
Alternatively, as long as the voltage is lower than V1c ', 0V or a negative power supply voltage may be used. In this case, since a steady state is obtained at a voltage lower than the initial voltage V3, the potential of the
図8(a)の場合、時間T3までの間、プリチャージスイッチ112がオンになり、配線107の電位が急激に変化する。そして、時間T3になると、配線107の電位が配線118の電位V1aに等しくなり、プリチャージスイッチ112がオフになる。すると、トランジスタ102には、電流源101から流れる電流のみが流れるようになり、時間T4になると、配線107の電位は、V1a’となり、定常状態となる。
In the case of FIG. 8A, the
図8(b)の場合は、時間T4になって、ようやく、配線107の電位と配線118の電位とが等しくなり、プリチャージスイッチ112がオフになる。つまり、時間T4までの間、プリチャージが行われることになる。その後、トランジスタ102には、電流源101から流れる電流のみが流れるようになり、時間T5になると、配線107の電位は、V1b’となり、定常状態となる。
In the case of FIG. 8B, at time T4, finally, the potential of the
図8(c)の場合は、時間T5になって、ようやく、配線107の電位と配線118の電位とが等しくなり、プリチャージスイッチ112がオフになる。つまり、時間T5までの間、プリチャージが行われることになる。その後、トランジスタ102には、電流源101から流れる電流のみが流れるようになったあと、定常状態となる。
In the case of FIG. 8C, at time T5, the potential of the
このように、図8からわかるように、初期電位と、定常状態になったときの電位との差から、最適な期間だけ、プリチャージスイッチ112がオンになり、プリチャージを行う。プリチャージが行われる期間に、無駄な期間がないため、プリチャージの後は、その分だけより長い期間をかけて、電流源101からトランジスタ102に電流を供給して、トランジスタ102のばらつきの影響を低減するように出来る。
In this way, as can be seen from FIG. 8, the
なお、電流源101からトランジスタ102に電流を供給して、設定動作を行うことにより、トランジスタ102の電流特性がばらついても、そのばらつきを補正することができ、トランジスタ102が所定の大きさの電流を供給することが可能となる。そのためには、電流源101からトランジスタ102に電流を供給して、定常状態にする必要がある。つまり、信号の書き込みを完了させる必要がある。信号の書き込みが完了する前に、電流源101からトランジスタ102への電流の供給が止まってしまうと、トランジスタ102の電流特性のばらつきを補正することが出来ない。よって、電流源101からトランジスタ102に電流を供給して、設定動作を行う期間は、信号の書き込みを完了できるようにするため、十分長く出来るほうが望ましい。
Note that by supplying current from the
なお、図1では、電流源101からトランジスタ102の方に電流が流れ、かつ、トランジスタ102がNチャネル型の場合について述べたが、これに限定されない。図9に示すように、容易に、電流の流れる向きを逆にして、トランジスタ902の極性をPチャネル型にすることが出来る。また、トランジスタ902は配線907、保持容量903、配線905に接続されている。また、配線907は電流源901に接続され、電流源901は配線904に接続されている。また、保持容量903は配線906に接続されている。
Note that although FIG. 1 illustrates the case where a current flows from the
なお、電流源101からトランジスタ102の方に電流が流れ、かつ、トランジスタ102をPチャネル型の場合にする場合は、図10に示すようにすればよい。なお、このとき、トランジスタ1002のソース電位の変動の影響を受けにくくするためには、配線1006をトランジスタ1002のソース端子に接続することが望ましい。また、配線1006とトランジスタ1002の間に保持容量1003を設けてもよい。図9に対しても、トランジスタの極性を変える場合は、図11のように配線907にトランジスタ1102を接続し、トランジスタ1102に配線905と保持容量1103と配線1106を接続することが望ましい。
Note that in the case where a current flows from the
また、配線113は、図12に示すように、電圧源1201と配線1204が接続されていてもよいし、図13に示すように、電流源1301と配線1304が接続されていてもよい。あるいは、配線104や配線105などに接続されていてもよい。あるいは、オペアンプや、電流供給能力の高いトランジスタ(例えば、バイポーラトランジスタなど)に接続されていてもよい。つまり、配線107の電位を比較制御回路114を用いて検出しながらプリチャージを行うため、十分大きな電荷を供給できるようになっていればよい。
In addition, the
なお、図1で述べたプリチャージだけでなく、別のプリチャージ動作を組み合わせてもよい。同じ出願人による特願2003−019240号出願、特願2003−055018号出願、特願2003−131824号出願などに出願されており、さまざまなプリチャージ技術が開示されており、その内容を本発明と組み合わせることが出来る。 In addition to the precharge described in FIG. 1, other precharge operations may be combined. Patent application Nos. 2003-019240, 2003-055018, 2003-131824, and the like by the same applicant have been filed, and various precharge technologies have been disclosed. Can be combined.
つまり、比較制御回路2014で配線107の電位を検出する。スイッチ1912a、スイッチ1912bや電源線などが、回路2013の中に配置されている。そして、比較制御回路2014での電位検出結果を端子2021に入力する。それにより、回路2013の中に配置されているスイッチ1912aやスイッチ1912bを制御する。そして、端子2020から、所定の電圧が供給される。
That is, the potential of the
なお、図1などに示すスイッチは、電気的スイッチでも機械的なスイッチでも何でも良い。電流の流れを制御できるものなら、何でも良い。トランジスタでもよいし、ダイオードでもよいし、それらを組み合わせた論理回路でもよい。よって、スイッチとしてトランジスタを用いる場合、そのトランジスタは、単なるスイッチとして動作するため、トランジスタの極性(導電型)は特に限定されない。ただし、オフ電流が少ない方が望ましい場合、オフ電流が少ない方の極性のトランジスタを用いることが望ましい。オフ電流が少ないトランジスタとしては、LDD領域を設けているもの等がある。また、スイッチとして動作させるトランジスタのソース端子の電位が、低電位側電源(Vss、Vgnd、0Vなど)に近い状態で動作する場合はNチャネル型を、反対に、ソース端子の電位が、高電位側電源(Vddなど)に近い状態で動作する場合はPチャネル型を用いることが望ましい。なぜなら、ゲート・ソース間電圧の絶対値を大きくできるため、スイッチとして、動作しやすいからである。なお、Nチャネル型とPチャネル型の両方を用いて、CMOS型のスイッチにしてもよい。 The switch shown in FIG. 1 or the like may be an electrical switch or a mechanical switch. Anything that can control the current flow is acceptable. It may be a transistor, a diode, or a logic circuit combining them. Therefore, when a transistor is used as a switch, the transistor operates as a mere switch, and thus the polarity (conductivity type) of the transistor is not particularly limited. However, when it is desirable that the off-state current is small, it is desirable to use a transistor having a polarity with a small off-state current. As a transistor with low off-state current, there is a transistor provided with an LDD region. In addition, when the transistor operated as a switch operates at a source terminal potential close to a low potential power source (Vss, Vgnd, 0 V, etc.), the N channel type is used. When operating in a state close to a side power supply (Vdd or the like), it is desirable to use a P channel type. This is because the absolute value of the voltage between the gate and the source can be increased, so that it can easily operate as a switch. Note that both N-channel and P-channel switches may be used as CMOS switches.
(実施の形態2)
図8では、最も一般的な場合として、配線107の初期電位が、定常状態になったときの電位よりも高い場合について示した。しかし、実際には、配線107の初期電位の方が低い場合もある。そこで、初期電位の高低にかかわらず、プリチャージする場合について述べる。
(Embodiment 2)
FIG. 8 shows a case where the initial potential of the
まず、構成例として、複数のプリチャージ回路111a、111bを配置した場合を図14に示す。配線113aの電位が高く、配線113bの電位が低いものとする。したがって、例えば、配線113aが配線104と接続されており、配線113bが配線105と接続されていてもよい。
First, as a configuration example, FIG. 14 shows a case where a plurality of
そして、配線107の電位が、低い場合は、プリチャージスイッチ112aがオンになり、配線113aから電荷が供給され、配線107の電位が急激に上昇する。あるいは、配線107の電位が、高い場合は、プリチャージスイッチ112bがオンになり、配線113bから電荷が供給され、配線107の電位が急激に低下する。これにより、プリチャージを行うことが出来る。なお、出力端子115a、115bがプリチャージスイッチ112a、112bの制御を行う。
When the potential of the
そこで例えば、比較制御回路114aが、第1入力端子116aの電位が、第2入力端子117aの電位以上になったら、プリチャージスイッチ112aをオフにし、比較制御回路114bが、第1入力端子116bの電位が、第2入力端子117bの電位以下になったら、プリチャージスイッチ112bをオフにするものとする。その場合の第2入力端子117aと第2入力端子117bの電位のグラフを図15に示す。横軸は、電流源101から供給される電流の大きさであり、縦軸は、第2入力端子117aと第2入力端子117bの電位である。第2入力端子117aは、グラフ1503であり、第2入力端子117bはグラフ1502である。定常状態のときの配線107の電位は、グラフ1501のようになる。つまり、配線107の電位が、グラフ1502からグラフ1503までの間の値を取る場合は、プリチャージスイッチ112a、112bが両方ともオフすることになる。配線107の電位がグラフ1503の電位よりも低い場合は、プリチャージスイッチ112aがオンになって急速に電位が上昇し、グラフ1502の電位よりも高い場合は、プリチャージスイッチ112bがオンになって急速に電位が低下する。そして、配線107の電位が、グラフ1502からグラフ1503までの間の値になると、プリチャージスイッチ112a、112bが両方ともオフし、電流源101からのみ電流が供給されて、電流設定が行われるようになる。
Therefore, for example, when the potential of the
もし、どれだけ時間が経過しても、プリチャージスイッチ112a、112bが、両方ともオフにならない場合は、電流源101からの電流のみをトランジスタ102に供給することができなくなる。それは、ずっとプリチャージを行い続けることに相当し、トランジスタ102の電流特性のばらつきを補正することが出来なくなる。よって、配線107の電位が、定常状態になったときの電位に概ねひとしくなったら、プリチャージを行わないようにする必要がある。
If the
そのために、図14の構成の場合は、配線118a、118bの電位を、図15のように調節する必要がある。あるいは、比較制御回路114aや比較制御回路114bを各々調節して、配線107の電位が、定常状態になったときの電位に概ねひとしくなったら、プリチャージスイッチ112a、112bの両方がオフになるようにしてもよい。
Therefore, in the case of the configuration of FIG. 14, it is necessary to adjust the potentials of the wirings 118a and 118b as shown in FIG. Alternatively, when each of the
なお、図15において、グラフ1502とグラフ1503の幅は、トランジスタ102の電流特性のばらつき具合を考慮して決めればよい。
Note that the widths of the
また、ある程度の時間が経過したら、強制的にプリチャージを停止するようにしてもよい。例えば、図16のように、プリチャージスイッチ112と直列にスイッチ1612を設けて、強制的にプリチャージを停止してもよい。あるいは、図17のように、比較制御回路114の出力を制御回路1714に入力し、制御用入力端子1717へ入力される信号とを組み合わせて、出力端子1715からプリチャージスイッチ112を制御してもよい。この場合、制御用入力端子1717へ入力される信号を用いて、強制的にプリチャージを停止するようにすればよい。
Alternatively, precharge may be forcibly stopped after a certain amount of time has elapsed. For example, as shown in FIG. 16, a
次に、別の構成例を図18に示す。プリチャージ回路1811内の配線1813aの電位が高く、配線1813bの電位が低いものとする。そして、配線107の電位が、低い場合は、プリチャージスイッチ1812aがオンになり、配線1813aから電荷が供給され、配線107の電位が急激に上昇する。あるいは、配線107の電位が、高い場合は、プリチャージスイッチ1812bがオンになり、配線1813bから電荷が供給され、配線107の電位が急激に低下する。
Next, another configuration example is shown in FIG. It is assumed that the potential of the
比較制御回路1814には、入力端子1816と入力端子1817と、第1出力端子1815aと第2出力端子1815bとがあり、各々、プリチャージスイッチ1812aとプリチャージスイッチ1812bとを制御している。配線1818には、配線107が定常状態になったときの電位と概ね等しい電位が供給されている。そして、比較制御回路1814は、配線107の電位に応じて、プリチャージスイッチ1812aとプリチャージスイッチ1812bのどちらかをオンにするか、両方ともオフにするように制御する。つまり、図15に示すように、配線107の電位がグラフ1503よりも低い場合は、プリチャージスイッチ1812aがオンになり、配線107の電位がグラフ1502よりも高い場合は、プリチャージスイッチ1812bがオンになるように、比較制御回路1814が制御する。
The
さらに別の構成を図19に示す。図19の構成の場合、配線107は、スイッチ1912bを介して高い電位と接続され、また、スイッチ1912aを介して低い電位と接続されている。配線107の電位をあげる必要がある場合はスイッチ1912bがオンになり、配線107の電位を下げる必要がある場合はスイッチ1912aがオンになる。これにより、配線107の初期電位の高低にかかわらず、プリチャージすることができる。
Yet another configuration is shown in FIG. In the case of the configuration in FIG. 19, the
なお、スイッチ1912a、1912bの制御は、比較制御回路と同様に、配線107の電位を検出して、所定の電位と比較することにより、行えばよい。また、スイッチ1912a、1912bにはそれぞれ電圧源1901a、1901bが接続され、電圧源1901a、1901bにはそれぞれ配線1904a、1904bが接続されている。この場合のブロック図を図20に示す。
Note that the
つまり、比較制御回路2014で配線107の電位を検出する。スイッチ1912a、スイッチ1912bや電源線などが、回路2013の中に配置されている。そして、比較制御回路2014での電位検出結果を端子2021に入力する。それにより、回路2013の中に配置されているスイッチ1912aやスイッチ1912bを制御する。そして、端子2020から、所定の電圧が供給される。なお、比較制御回路2014には、入力端子2016、2017と出力端子2015が接続されており、入力端子2017には配線2018が接続されている。
That is, the potential of the
次に、別の構成例を示す。図21には、配線107の電位を初期化する場合について述べる。まず、スイッチ2112をオンにして、配線107の電位を配線2113の電位に初期化する。例えば、配線107の電位を高くする。その後、図1の場合と同様にして、比較制御回路114を用いてプリチャージスイッチ112を制御してプリチャージを行う。
Next, another configuration example is shown. FIG. 21 describes the case where the potential of the
図21の場合は、配線107の初期電位が、定常状態になったときの電位よりも高い(もしくは低い)場合のみであるとして、動作させればよい。なお、配線2113の電位は、高くすることに限定されない。電位を低くしたあと、動作させてもよい。
In the case of FIG. 21, it is only necessary to operate the
なお、プリチャージ回路2111内のスイッチ2112とプリチャージスイッチ112とが両方ともオンしないように、制御することが望ましい。
Note that it is desirable to control so that both the
なお、本実施の形態で説明した内容は、実施の形態1で説明した構成を利用したものに相当するがこれに限定されず、その要旨を変更しない範囲であれば様々な変形が可能である。したがって、実施の形態1で説明した内容は、本実施の形態にも適用できる。
The contents described in the present embodiment correspond to those using the configuration described in the first embodiment. However, the present invention is not limited to this, and various modifications are possible as long as the gist thereof is not changed. . Therefore, the content described in
(実施の形態3)
次に、比較制御回路の具体例について述べる。まず、図22に、オペアンプ2214を用いて比較制御回路を構成した場合の図を示す。図22の場合は、非反転端子が配線118に接続され、反転端子が配線107に接続されている。したがって、配線107の電位が低い場合は、出力端子115の電位が高くなる。配線113の電位が高い場合は、配線107の電位が低いときにプリチャージが行われればよいので、その場合には、スイッチ112がオンするようにすればよい。
(Embodiment 3)
Next, a specific example of the comparison control circuit will be described. First, FIG. 22 shows a diagram in the case where a comparison control circuit is configured using the
なお、配線107の電位が高い場合に、出力端子115の電位が高くなるようにしたい場合は、例えば、図23のように、オペアンプ2214の出力の先にインバータを接続して、データを反転させてもよいし、図24のように、オペアンプの非反転端子と反転端子との接続を逆にしてもよい。
Note that if the potential of the
したがって、例えば図14の場合は、図25のようにオペアンプ2214a、2214bを用いて構成すればよい。
Therefore, for example, in the case of FIG. 14, the
なお、オペアンプを用いる場合、オペアンプのオフセット電圧に注意する必要がある。よって、公知の方法を用いて、オフセットをキャンセルする方法を用いてもよい。あるいは、逆に、故意にオフセットを生じるようにオペアンプを調節し、図15に示したように、グラフ1501ではなく、そこから少しずれたグラフ1502やグラフ1503で、出力結果が変わるようにしてもよい。
When using an operational amplifier, it is necessary to pay attention to the offset voltage of the operational amplifier. Therefore, a known method may be used to cancel the offset. Alternatively, conversely, the operational amplifier is adjusted so that an offset is intentionally generated, and the output result is changed not in the
このように、比較制御回路をオペアンプを用いて構成した場合について示したが、これに限定されない。ある電位と別の電位を比較して、その大小関係によって出力結果が変わるような回路、つまり、コンパレータ回路や差動回路などを用いれば、比較制御回路を構成することは可能である。 Thus, although the case where the comparison control circuit is configured using an operational amplifier has been described, the present invention is not limited to this. A comparison control circuit can be configured by using a circuit that compares a potential with another potential and changes the output result depending on the magnitude relationship, that is, a comparator circuit or a differential circuit.
そこで、コンパレータ回路として、オペアンプ以外の回路を用いて、比較制御回路を構成した場合を図26に示す。図26は、インバータ2621や容量素子2622を用いており、いわゆる、チョッパーインバータコンパレータ2614と呼ばれる回路である。ただし、この構成を用いる場合は、まず、初期化して、容量素子2622に適切な電荷を蓄積させる必要がある。まず、配線118に所定の電位を供給し、スイッチ2626、2624をオンにし、スイッチ2625をオフにする。スイッチ2623は、オフの方が望ましい。この初期化動作によって、チョッパーインバータコンパレータの出力が変化する電位が記憶される。その後、スイッチ2624、2626をオフにし、スイッチ2625をオンにして、コンパレータとして動作させる。
Therefore, FIG. 26 shows a case where a comparison control circuit is configured using a circuit other than an operational amplifier as a comparator circuit. FIG. 26 shows a circuit called a
なお、出力端子115の電位を逆にしたい場合は、図27に示すように、インバータ2721を追加すればよい。
Note that in order to reverse the potential of the
比較制御回路として、オペアンプを用いた場合は、初期化の必要がく、オフセット電圧を故意に生じさせて、図15のように動作させることが出来る。しかしながら、回路規模が大きくなったり、オペアンプ中の定常電流の影響で消費電力が増加したりしてしまう。一方、比較制御回路として、チョッパーインバータコンパレータを用いた場合は、オフセット電圧が生じないため、ばらつきの影響を受けにくい。また、回路規模も小さくでき、消費電力も抑えることが出来る。ただし、初期化を行う必要があり、動作が複雑になる。 When an operational amplifier is used as the comparison control circuit, it is not necessary to initialize, and an offset voltage can be intentionally generated to operate as shown in FIG. However, the circuit scale increases, and the power consumption increases due to the influence of the steady current in the operational amplifier. On the other hand, when a chopper inverter comparator is used as the comparison control circuit, an offset voltage does not occur, so that it is not easily affected by variations. In addition, the circuit scale can be reduced and power consumption can be suppressed. However, it is necessary to perform initialization, and the operation becomes complicated.
あるいは、オペアンプを構成している回路の一つである、差動回路を用いても良い。差動回路だけなら、回路規模も小さく、消費電力も少なくて問題ない。この他にも、ソース接地増幅回路など、さまざまな回路を用いて、比較制御回路を構成できるため、本実施の形態に制限されない。 Alternatively, a differential circuit that is one of the circuits constituting the operational amplifier may be used. With only a differential circuit, there is no problem with a small circuit scale and low power consumption. In addition, since the comparison control circuit can be configured using various circuits such as a common source amplifier circuit, the present embodiment is not limited to this embodiment.
なお、本実施の形態で説明した内容は、実施の形態1、2で説明した構成を具体的に述べたものに相当するがこれに限定されず、その要旨を変更しない範囲であれば様々な変形が可能である。したがって、実施の形態1、2で説明した内容は、本実施の形態にも適用できる。また、本実施の形態は、実施の形態1、2と容易に組み合わせることが出来る。
Note that the contents described in this embodiment correspond to those specifically described in the configuration described in
(実施の形態4)
次に、比較制御回路の第2入力端子117(もしくは配線118)の電位を決定する手段について述べる。この電位は、定常状態になったときの配線107の電位とおおむね等しいか、あるいは、図15のように、わずかに大きいか、わずかに小さい、という値にすることが望ましい。
(Embodiment 4)
Next, means for determining the potential of the second input terminal 117 (or the wiring 118) of the comparison control circuit will be described. It is desirable that this potential is approximately equal to the potential of the
定常状態になったときの配線107の電位は、電流源101が流す電流の大きさによっても変わるし、トランジスタ102のチャネル長Lやチャネル幅Wや移動度やしきい値電圧などによっても変わる。したがって、それに合わせた電位を比較制御回路の第2入力端子117(もしくは配線118)に供給する必要がある。
The potential of the
そこで、ダミー電流をダミートランジスタに流して、電位を取得する場合の構成を図28に示し、図1の構成に組み合わせた場合を図29に示す。 Therefore, FIG. 28 shows a configuration in the case where a dummy current is passed through the dummy transistor to acquire a potential, and FIG. 29 shows a case where the potential is combined with the configuration in FIG.
もし、比較制御回路の第2入力端子117の電位を、定常状態になったときの配線107の電位と概ね等しくする場合は、ダミー電流源101Zが供給する電流の大きさを、電流源101が供給する電流のA倍にして、かつ、ダミートランジスタ102ZのW/Lを、トランジスタ102のW/LのA倍にすればよい。そのようにすれば、比較制御回路の第2入力端子117の電位と、定常状態になったときの配線107の電位とは、概ね等しくなる。なお、ダミー電流源101Zは配線104Zと接続され、ダミートランジスタ102Zは配線105Zと接続されている。
If the potential of the
比較制御回路の第2入力端子117の電位を、定常状態になったときの配線107の電位よりも低くする場合は、ダミー電流源101Zが供給する電流の大きさを、電流源101が供給する電流のB倍にして、かつ、ダミートランジスタ102ZのW/Lを、トランジスタ102のW/LのC倍にすればよい。ここで、B<Cとすればよい。その結果、ダミートランジスタ102Zのゲート・ソース間電圧が小さくなるため、比較制御回路の第2入力端子117の電位を低くすることが出来る。
When the potential of the
逆に、比較制御回路の第2入力端子117の電位を、定常状態になったときの配線107の電位よりも高くする場合は、B>Cとすればよい。その結果、ダミートランジスタ102Zのゲート・ソース間電圧が大きくなるため、比較制御回路の第2入力端子117の電位を高くすることが出来る。なおここで、A、B、Cは、0より大きい任意の数である。
On the other hand, when the potential of the
なお、A<1(またはB<1、C<1)として、ダミー電流源101Zが供給する電流の大きさを小さくすれば、電流値が小さいため、消費電力を少なくすることが出来る。また、ダミー電流源101Zやダミートランジスタ102Zの大きさを小さく出来るので、レイアウト面積を小さくでき、額縁を小さく出来る。
Note that if A <1 (or B <1, C <1) and the magnitude of the current supplied by the dummy
ただし、図29の構成の場合は、比較制御回路の第2入力端子117に電位を供給しつづけるためには、ダミー電流源101Zが電流を供給し続ける必要があり、消費電力が大きくなる。そこで、図30に示すように、比較制御回路の第2入力端子117の電位を保持できるようにするため、容量素子3104を設けてもよい。容量素子3104を使って電荷を保存し、スイッチ3103をオフすることにより、比較制御回路の第2入力端子117の電位が保たれる。スイッチ3103がオフした後は、ダミー電流源101Zが電流を供給しつづける必要はない。よって、電流を止めたり、あるいは、ダミー電流源101Zの先にスイッチを設けて、電流が流れないようにしてもよい。
However, in the case of the configuration of FIG. 29, in order to continue to supply a potential to the
このように、図29や図30では、ダミー電流源101Zを用いていたが、電流源101を用いて、ダミートランジスタに電流を供給してもよい。この場合の構成図を図31に示す。
As described above, the dummy
まず、スイッチ3102をオフにして、スイッチ3101、3103をオンにして、ダミートランジスタ102Zの方に電流を流す。そして、容量素子3104に電荷を蓄積する。その後、スイッチ3102をオンにして、スイッチ3101、3103をオフにして、トランジスタ102の方に電流を流すようにする。
First, the
なお、比較制御回路の第2入力端子117の電位を、定常状態になったときの配線107の電位と概ね等しくする場合は、ダミートランジスタ102ZのW/Lを、トランジスタ102のW/Lと同じ大きさにすればよい。比較制御回路の第2入力端子117の電位を、定
常状態になったときの配線107の電位よりも低くする場合は、ダミートランジスタ102ZのW/Lを、トランジスタ102のW/Lよりも大きくすればよい。逆に、比較制御回路の第2入力端子117の電位を、定常状態になったときの配線107の電位よりも高くする場合は、ダミートランジスタ102ZのW/Lを、トランジスタ102のW/Lよりも小さくすればよい。このように、ダミートランジスタ102ZのW/Lを調節して、ダミートランジスタ102Zのゲート・ソース間電圧を制御すればよい。
Note that in the case where the potential of the
このように、図29〜図31に示したように、電流が流れる向き(電流源からトランジスタへ、または、トランジスタから電流源へ)を、ダミー電流源101Zとダミートランジスタ102Zの場合と、電流源101とトランジスタ102の場合とで、一致させ、かつ、ダミートランジスタ102Zとトランジスタ102の極性を一致させることが望ましい。これにより、電流源101が供給する電流の大きさに関わらず、適切な電位を、比較制御回路の第2入力端子117に供給することが可能となる。
Thus, as shown in FIGS. 29 to 31, the direction of current flow (from the current source to the transistor or from the transistor to the current source) is determined in the case of the dummy
したがって、図1の場合は図28の構成を用いることが望ましく、同様に、図9の場合は図32の構成を用い、図10の場合は図33の構成を用い、図11の場合は図34の構成を用いることが望ましい。 Therefore, in the case of FIG. 1, it is desirable to use the configuration of FIG. 28. Similarly, in the case of FIG. 9, the configuration of FIG. 32 is used, in the case of FIG. It is desirable to use 34 configurations.
なお、図32ではダミートランジスタ902Zは配線905Zとダミー電流源901Zと接続され、ダミー電流源901Zは配線904Zと接続されている。また、図33ではダミー電流源101Zと配線105Zの間にダミートランジスタ1002Zが接続されている。また、図34ではダミー電源901Zと配線905Zの間にダミートランジスタ1102Zが接続されている。
In FIG. 32, the
なお、トランジスタ102と、ダミートランジスタ102Zとは、出来るだけ、特性がそろっていることが望ましい。なぜなら、電流特性がばらついてしまうと、正確な電位にすることが難しくなるためである。よって、トランジスタを作成する過程において、できるだけ、電流特性が揃うように工夫することが望ましい。例えば、トランジスタ102とダミートランジスタ102Zの半導体層にレーザを照射して製造する場合、トランジスタ102とダミートランジスタ102Zの電流特性が揃うようにレーザを照射することが望ましい。
Note that it is desirable that the
なお、本実施の形態で説明した内容は、実施の形態1〜3で説明した構成の一部を具体的に述べたものに相当するがこれに限定されず、その要旨を変更しない範囲であれば様々な変形が可能である。したがって、実施の形態1〜3で説明した内容は、本実施の形態にも適用できる。また、本実施の形態は、実施の形態1〜3と容易に組み合わせることが出来る。
The contents described in the present embodiment correspond to those specifically described in part of the configuration described in the first to third embodiments, but are not limited thereto, and are within the scope not changing the gist thereof. Various modifications are possible. Therefore, the contents described in
(実施の形態5)
図1などでは、配線107に対して、1つのトランジスタ102が接続されていた。そこで次に、配線107に対して、複数のトランジスタが接続されている場合について述べる。
(Embodiment 5)
In FIG. 1 and the like, one
図35に、図14の構成で、トランジスタが複数接続されている場合について示す。トランジスタ102a、102bが、配線107に対して、複数接続されているトランジスタに相当する。トランジスタ102aやスイッチ202a、203a、204a、容量素子103a、負荷201aなどで1つのまとまりとなっている。負荷201aが発光素子などの場合は、このまとまりが画素に相当し、電流源101などが信号線駆動回路(もしくはその一部)に相当することになる。あるいは、負荷201aが信号線や信号線に接続された画素などの場合は、このまとまりが信号線駆動回路(もしくはその一部)に相当し、電流源101などが信号線駆動回路(もしくはその一部)に電流を供給する回路に相当することになる。
FIG. 35 shows a case where a plurality of transistors are connected in the configuration of FIG. The
なお、図35では、図14での配線113aが第1電源線に相当する配線104に接続され、図14での配線113bが第2電源線に相当する配線3604に接続されている。ここで、トランジスタ102aやスイッチ202a、203a、204a、容量素子103aを、単位回路3504aと呼ぶことにする。また、トランジスタ102bやスイッチ202b、203b、204b、容量素子103bを、単位回路3504bと呼ぶことにする。
In FIG. 35, the
なお、図35では、配線107に、2個のトランジスタ102a、102bが接続されているが、つまり、単位回路3504a、負荷201aや単位回路3504b、負荷201bなどが2個づつ接続されているが、これに限定されない。同様に、さらに多くのトランジスタ(もしくはそのまとまりや単位回路や負荷)を接続することは可能である。
In FIG. 35, two
次に、図35の構成をより具体的に記載した回路図を図36に示す。ただし、図22や図29の構成も、さらに組み合わせている。 Next, FIG. 36 shows a circuit diagram more specifically describing the configuration of FIG. However, the configurations of FIGS. 22 and 29 are further combined.
なお、図35では、配線107に、2個のトランジスタ102a、102bが接続されているが、簡単のため、図36では、配線107に、1個のトランジスタ102aaが接続されているものとする。
Note that in FIG. 35, two
図35での比較制御回路114a、114bが、図36でのオペアンプ114aa、114baに相当する。また、図35でのプリチャージスイッチ112a、112bが、図36でのトランジスタ112aa、112baに相当する。なお、図36では、CMOS構成になっていないが、CMOS構成にしてもよい。ただし、電位が高い配線にPチャネル型トランジスタ112aaが接続され、電位が低い配線にNチャネル型トランジスタ112baが接続されているため、CMOS構成にしなくても、正常に動作させることが出来る。
The
また、図35における電流源101が、図36でのトランジスタ101aaに相当する。また、図29におけるダミー電流源101Zが、図36でのトランジスタ101Zaa、101Zbaに相当する。図36のように、トランジスタ101aa、101Zaa、101Zbaのゲート端子を接続することにより、電流源101に相当するトランジスタ101aaが供給する電流に応じた電流が、ダミー電流源101Zに相当するトランジスタ101Zaa、101Zbaから供給することが可能となる。
Further, the
なお、オペアンプ114aaには入力端子116aa、117aaが接続され、オペアンプ114baには入力端子116ba、117baが接続されている。また、入力端子117aa、117baにはそれぞれトランジスタ102Zaa、102Zbaが接続され、トランジスタ112aaには配線113aaが接続されている。トランジスタ101Zaa、101aa、101Zbaのゲート電極には配線3601が接続されている。また、図36の配線104aa、3604aaは図35の配線104、3604にそれぞれ対応している。ここで、トランジスタ102a、202aa、203aa、204aaや負荷201a、容量素子103aを、単位回路3504aaと呼ぶことにする。
Input terminals 116aa and 117aa are connected to the operational amplifier 114aa, and input terminals 116ba and 117ba are connected to the operational amplifier 114ba. The transistors 102Zaa and 102Zba are connected to the input terminals 117aa and 117ba, respectively, and the wiring 113aa is connected to the transistor 112aa. A
なお、画素や信号線駆動回路の構成に関しては、少なくとも電流を入力するような方式であれば、どのような構成でもよい。また、画素に配置されている負荷は、EL素子に限定されない。抵抗などのような素子、トランジスタ、EL素子、その他の発光素子、トランジスタと容量とスイッチなどで構成された電流源回路、任意の回路が接続された配線でもよいし、信号線、信号線とそれに接続された画素でもよい。その画素には、EL素子やFEDで用いる素子、その他電流を流して駆動する素子を含んでいてもよい。 Note that the configuration of the pixel and the signal line driver circuit may be any configuration as long as at least a current is input. Further, the load disposed on the pixel is not limited to the EL element. An element such as a resistor, a transistor, an EL element, another light emitting element, a current source circuit composed of a transistor, a capacitor, a switch, and the like, a wiring to which an arbitrary circuit is connected, or a signal line, a signal line, It may be a connected pixel. The pixel may include an EL element, an element used in an FED, or an element driven by passing current.
したがって、同じ出願人による国際公開第03/027997号パンフレットや、特願2002−274680号出願に出願されている内容に対しても本発明に適用したり、本発明と組み合わせることが出来る。 Therefore, the present invention can be applied to the present invention or combined with the present invention even for the contents filed in the pamphlet of International Publication No. 03/027997 and the Japanese Patent Application No. 2002-274680 by the same applicant.
なお、また、信号線駆動回路や電流源回路の構成については、国際公開第 03/038793号パンフレット、国際公開第 03/038794号パンフレット、国際公開第03/038795号パンフレット、国際公開第 03/038796号パンフレット、国際公開第 03/038797号パンフレットに記載されており、その内容を本発明に適用したり、本発明と組み合わせることが出来る。 Note that the configurations of the signal line driver circuit and the current source circuit are described in International Publication No. 03/038793 pamphlet, International Publication No. 03/038794 pamphlet, International Publication No. 03/038795 pamphlet, International Publication No. 03/038796. No. pamphlet and International Publication No. 03/038797 pamphlet, the contents of which can be applied to the present invention or combined with the present invention.
なお、これまで述べてきたさまざまな構成において、スイッチが各部分に配置されているが、その配置場所は、すでに述べた場所に限定されない。正常に動作する場所であれば、任意の場所にスイッチを配置することが可能である。 In the various configurations described so far, the switch is arranged in each part, but the arrangement place is not limited to the place already described. A switch can be arranged at an arbitrary place as long as it operates normally.
なお、本実施の形態で説明した内容は、実施の形態1〜4で説明した構成を応用したものに相当するがこれに限定されず、その要旨を変更しない範囲であれば様々な変形が可能である。したがって、実施の形態1〜4で説明した内容は、本実施の形態にも適用できる。また、本実施の形態は、実施の形態1〜4と容易に組み合わせることが出来る。
The contents described in the present embodiment correspond to the application of the configuration described in the first to fourth embodiments, but are not limited thereto, and various modifications are possible as long as the gist is not changed. It is. Therefore, the contents described in
(実施の形態6)
本実施の形態では、表示装置、および、信号線駆動回路などの構成とその動作について、説明する。信号線駆動回路の一部や画素に、本発明の回路を適用することができる。
(Embodiment 6)
In this embodiment, structures and operations of a display device, a signal line driver circuit, and the like are described. The circuit of the present invention can be applied to a part of a signal line driver circuit or a pixel.
表示装置は、図37に示すように、画素配列3701、ゲート線駆動回路3702、信号線駆動回路3710を有している。ゲート線駆動回路3702は、画素配列3701に選択信号を順次出力する。信号線駆動回路3710は、画素配列3701にビデオ信号を順次出力する。画素配列3701では、ビデオ信号に従って、光の状態を制御することにより、画像を表示する。信号線駆動回路3710から画素配列3701へ入力するビデオ信号は、電流である場合が多い。つまり、各画素に配置された表示素子や表示素子を制御する素子は、信号線駆動回路3710から入力されるビデオ信号(電流)によって、状態を変化させる。画素に配置する表示素子の例としては、EL素子やFED(フィールドエミッションディスプレイ)で用いる素子などがあげられる。
As shown in FIG. 37, the display device includes a
なお、ゲート線駆動回路3702や信号線駆動回路3710は、複数配置されていてもよい。
Note that a plurality of gate
信号線駆動回路3710は、構成を複数の部分に分けられる。大まかには、一例として、シフトレジスタ3703、第1ラッチ回路(LAT1)3704、第2ラッチ回路(LAT2)3705、デジタル・アナログ変換回路3706に分けられる。デジタル・アナログ変換回路3706には、電圧を電流に変換する機能も有しており、ガンマ補正を行う機能も有していてもよい。つまり、デジタル・アナログ変換回路3706には、画素に電流(ビデオ信号)を出力する回路、すなわち、電流源回路を有しており、そこに本発明を適用することが出来る。
The signal
また、画素は、EL素子などの表示素子を有している。その表示素子に電流(ビデオ信号)を出力する回路、すなわち、電流源回路を有しており、そこにも、本発明を適用することが出来る。 Further, the pixel has a display element such as an EL element. A circuit for outputting a current (video signal) to the display element, that is, a current source circuit is provided, and the present invention can be applied thereto.
なお、画素の構成によっては、ビデオ信号用のデジタル電圧信号と、画素の中の電流源回路のための制御用の電流とを、画素に入力する場合がある。その場合は、デジタル・アナログ変換回路3706は、デジタル・アナログ変換機能ではなく、電圧を電流に変換する機能を有しており、その電流を制御用の電流として画素に出力する回路、すなわち、電流源回路を有しており、そこに本発明を適用することが出来る。
Depending on the configuration of the pixel, a digital voltage signal for a video signal and a control current for a current source circuit in the pixel may be input to the pixel. In that case, the digital /
そこで、信号線駆動回路3710の動作を簡単に説明する。シフトレジスタ3703は、フリップフロップ回路(FF)等を複数列用いて構成され、クロック信号(S−CLK)、スタートパルス(SP)、クロック反転信号(S−CLKb)が入力される、これらの信号のタイミングに従って、順次サンプリングパルスが出力される。
Therefore, the operation of the signal
シフトレジスタ3703より出力されたサンプリングパルスは、第1ラッチ回路(LAT1)3704に入力される。第1ラッチ回路(LAT1)3704には、ビデオ信号線3708より、ビデオ信号が入力されており、サンプリングパルスが入力されるタイミングに従って、各列でビデオ信号を保持していく。なお、デジタル・アナログ変換回路3706を配置している場合は、ビデオ信号はデジタル値である。また、この段階でのビデオ信号は、電圧であることが多い。
The sampling pulse output from the
ただし、第1ラッチ回路3704や第2ラッチ回路3705が、アナログ値を保存できる回路である場合は、デジタル・アナログ変換回路3706は省略できる場合が多い。その場合、ビデオ信号は、電流であることも多い。また、画素配列3701に出力するデータが2値、つまり、デジタル値である場合は、デジタル・アナログ変換回路3706は省略できる場合が多い。
However, in the case where the
第1ラッチ回路(LAT1)3704において、最終列までビデオ信号の保持が完了すると、水平帰線期間中に、ラッチ制御線3709よりラッチパルス(Latch Pulse)が入力され、第1ラッチ回路(LAT1)3704に保持されていたビデオ信号は、一斉に第2ラッチ回路(LAT2)3705に転送される。その後、第2ラッチ回路(LAT2)3705に保持されたビデオ信号は、1行分が同時に、デジタル・アナログ変換回路3706へと入力される。そして、デジタル・アナログ変換回路3706から出力される信号は、画素配列3701へ入力される。
When the first latch circuit (LAT1) 3704 completes holding the video signal up to the last column, a latch pulse (Latch Pulse) is input from the
第2ラッチ回路(LAT2)3705に保持されたビデオ信号がデジタル・アナログ変換回路3706に入力され、そして、画素配列3701に入力されている間、シフトレジスタ3703においては再びサンプリングパルスが出力される。つまり、同時に2つの動作が行われる。これにより、線順次駆動が可能となる。以後、この動作を繰り返す。
While the video signal held in the second latch circuit (LAT2) 3705 is input to the digital-
なお、デジタル・アナログ変換回路3706が有している電流源回路が、設定動作と出力動作とを行うような回路である場合、その電流源回路に、電流を流す回路が必要となる。そのような場合、リファレンス用電流源回路3714が配置されている。
Note that in the case where the current source circuit included in the digital /
なお、信号線駆動回路やその一部は、画素配列3701と同一基板上に存在せず、例えば、外付けのICチップを用いて構成されることもある。
Note that the signal line driver circuit and a part thereof do not exist on the same substrate as the
なお、信号線駆動回路などの構成は、図37に限定されない。 Note that the structure of the signal line driver circuit and the like is not limited to that in FIG.
例えば、第1ラッチ回路3704や第2ラッチ回路3705が、アナログ値を保存できる回路である場合、図38に示すように、リファレンス用電流源回路3714から第1ラッチ回路(LAT1)3704に、ビデオ信号(アナログ電流)が入力されることもある。また、図38において、第2ラッチ回路3705が存在しない場合もある。そのような場合は、第1ラッチ回路3704に、より多くの電流源回路が配置されている場合が多い。
For example, when the
なお、具体的な構成などは、特願2002−287997号出願、特願2002−288104号出願、特願2002−288043号出願、特願2002−287921号出願、特願2002−287948号出願などに記載されているため、その内容を本願と組み合わせることが出来る。 In addition, specific configurations are disclosed in Japanese Patent Application No. 2002-287997 application, Japanese Patent Application No. 2002-288104 application, Japanese Patent Application No. 2002-288043 application, Japanese Patent Application No. 2002-287921 application, Japanese Patent Application No. 2002-287948 application, etc. Since it is described, the contents can be combined with the present application.
このような場合、図37における、デジタル・アナログ変換回路3706の中の電流源回路に、本発明を適用することが出来る。デジタル・アナログ変換回路3706の中に、たくさんのユニット回路があり、リファレンス用電流源回路3714に、電流源101が配置されている。
In such a case, the present invention can be applied to the current source circuit in the digital-
あるいは、図38における、第1ラッチ回路(LAT1)3704の中の電流源回路に、本発明を適用することが出来る。LAT Alternatively, the present invention can be applied to the current source circuit in the first latch circuit (LAT1) 3704 in FIG. LAT
あるいは、図37、図38における画素配列3701の中の画素(その中の電流源回路)に、本発明を適用することが出来る。画素配列3701の中に、沢山の電流源回路があり、信号線駆動回路3710に、電流源101が配置されている。
Alternatively, the present invention can be applied to the pixels (current source circuit therein) in the
つまり、回路の様々な部分に、電流を供給するような回路が存在する。そのような電流源回路は、正確な電流を出力する必要がある。そのため、別の電流源回路を用いて、トランジスタが正確な電流が出力できるように設定を行う。別の電流源回路も、正確な電流を出力する必要がある。したがって、図39、図40、図41に示すように、ある場所に、基本となる電流源回路があり、そこから電流源トランジスタを次々に設定していく。それにより、電流源回路は、正確な電流を出力することが可能となる。よって、そのような部分に、本発明を適用することが出来る。 That is, there are circuits that supply current to various parts of the circuit. Such a current source circuit needs to output an accurate current. Therefore, a setting is performed using another current source circuit so that the transistor can output an accurate current. Another current source circuit must also output an accurate current. Therefore, as shown in FIG. 39, FIG. 40, and FIG. 41, there is a basic current source circuit at a certain place, and current source transistors are sequentially set from there. Thereby, the current source circuit can output an accurate current. Therefore, the present invention can be applied to such a portion.
なお、本実施の形態で説明した内容は、実施の形態1〜5で説明した内容を利用したものに相当する。したがって、実施の形態1〜5で説明した内容は、本実施の形態にも適用できる。
The contents described in the present embodiment correspond to those using the contents described in the first to fifth embodiments. Therefore, the contents described in
(実施の形態7)
本発明を用いた電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再生装置(カーオーディオ、オーディオコンポ等)、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等)、記録媒体を備えた画像再生装置(具体的にはDigital Versatile Disc(DVD)等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置)などが挙げられる。それらの電子機器の具体例を図42に示す。
(Embodiment 7)
As an electronic device using the present invention, a video camera, a digital camera, a goggle type display (head mounted display), a navigation system, a sound reproduction device (car audio, audio component, etc.), a notebook type personal computer, a game device, a portable information terminal (Mobile computer, mobile phone, portable game machine, electronic book, or the like), an image playback apparatus (specifically, a digital versatile disc (DVD)) provided with a recording medium, and can display the image And a device equipped with a display). Specific examples of these electronic devices are shown in FIGS.
図42(A)は発光装置であり、筐体13001、支持台13002、表示部13003、スピーカー部13004、ビデオ入力端子13005等を含む。本発明は表示部13003を構成する半導体装置に用いることができる。また本発明により、トランジスタのばらつきの影響を低減できるため、輝度ムラを低減でき、階調が低い画素にたいしても、プリチャージ動作により、正確に信号を入力することができるため、綺麗な画像を表示することができるようになり、図42(A)に示す発光装置が完成される。発光装置は自発光型であるためバックライトが必要なく、液晶ディスプレイよりも薄い表示部とすることができる。なお、発光装置は、パーソナルコンピューター用、テレビ(TV)放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
FIG. 42A illustrates a light-emitting device, which includes a
図42(B)はデジタルスチルカメラであり、本体13101、表示部13102、受像部13103、操作キー13104、外部接続ポート13105、シャッター13106等を含む。本発明は、表示部13102を構成する半導体装置に用いることができる。また本発明により、トランジスタのばらつきの影響を低減できるため、輝度ムラを低減でき、階調が低い画素にたいしても、プリチャージ動作により、正確に信号を入力することができるため、綺麗な画像を表示することができるようになり、図42(B)に示すデジタルスチルカメラが完成される。
FIG. 42B shows a digital still camera, which includes a
図42(C)はノート型パーソナルコンピュータであり、本体13201、筐体13202、表示部13203、キーボード13204、外部接続ポート13205、ポインティングマウス13206等を含む。本発明は、表示部13203を構成する半導体装置に
用いることができる。また本発明により、トランジスタのばらつきの影響を低減できるため、輝度ムラを低減でき、階調が低い画素にたいしても、プリチャージ動作により、正確に信号を入力することができるため、綺麗な画像を表示することができるようになり、図42(C)に示すノート型パーソナルコンピュータが完成される。
FIG. 42C illustrates a laptop personal computer, which includes a
図42(D)はモバイルコンピュータであり、本体13301、表示部13302、スイッチ13303、操作キー13304、赤外線ポート13305等を含む。本発明は、表示部13302を構成する半導体装置に用いることができる。また本発明により、トランジスタのばらつきの影響を低減できるため、輝度ムラを低減でき、階調が低い画素にたいしても、プリチャージ動作により、正確に信号を入力することができるため、綺麗な画像を表示することができるようになり、図42(D)に示すモバイルコンピュータが完成される。
FIG. 42D illustrates a mobile computer, which includes a
図42(E)は記録媒体を備えた携帯型の画像再生装置(具体的にはDVD再生装置)であり、本体13401、筐体13402、表示部A13403、表示部B13404、記録媒体(DVD等)読み込み部13405、操作キー13406、スピーカー部13407等を含む。表示部A13403は主として画像情報を表示し、表示部B13404は主として文字情報を表示するが、本発明は、表示部A13403、表示部B13404を構成する半導体装置に用いることができる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。また本発明により、トランジスタのばらつきの影響を低減できるため、輝度ムラを低減でき、階調が低い画素にたいしても、プリチャージ動作により、正確に信号を入力することができるため、綺麗な画像を表示することができるようになり、図42(E)に示すDVD再生装置が完成される。
FIG. 42E shows a portable image reproducing device (specifically, a DVD reproducing device) provided with a recording medium, which includes a main body 13401, a
図42(F)はゴーグル型ディスプレイ(ヘッドマウントディスプレイ)であり、本体13501、表示部13502、アーム部13503を含む。本発明は、表示部13502を構成する半導体装置に用いることができる。また本発明により、トランジスタのばらつきの影響を低減できるため、輝度ムラを低減でき、階調が低い画素にたいしても、プリチャージ動作により、正確に信号を入力することができるため、綺麗な画像を表示することができるようになり、図42(F)に示すゴーグル型ディスプレイが完成される。
FIG. 42F illustrates a goggle type display (head mounted display), which includes a
図42(G)はビデオカメラであり、本体13601、表示部13602、筐体13603、外部接続ポート13604、リモコン受信部13605、受像部13606、バッテリー13607、音声入力部13608、操作キー13609、接眼部13610等を含む。本発明は、表示部13602を構成する半導体装置に用いることができる。また本発明により、トランジスタのばらつきの影響を低減できるため、輝度ムラを低減でき、階調が低い画素にたいしても、プリチャージ動作により、正確に信号を入力することができるため、綺麗な画像を表示することができるようになり、図42(G)に示すビデオカメラが完成される。
FIG. 42G illustrates a video camera, which includes a main body 13601, a display portion 13602, a
図42(H)は携帯電話であり、本体13701、筐体13702、表示部13703、音声入力部13704、音声出力部13705、操作キー13706、外部接続ポート13707、アンテナ13708等を含む。本発明は、表示部13703を構成する半導体装置に用いることができる。なお、表示部13703は黒色の背景に白色の文字を表示することで携帯電話の消費電流を抑えることができる。また本発明により、トランジスタのばらつきの影響を低減できるため、輝度ムラを低減でき、階調が低い画素にたいしても、プリチャージ動作により、正確に信号を入力することができるため、綺麗な画像を表示することができるようになり、図42(H)に示す携帯電話が完成される。
FIG. 42H illustrates a mobile phone, which includes a
なお、将来的に発光材料の発光輝度が高くなれば、出力した画像情報を含む光をレンズ等で拡大投影してフロント型若しくはリア型のプロジェクターに用いることも可能となる。 If the emission luminance of the luminescent material is increased in the future, the light including the output image information can be enlarged and projected by a lens or the like to be used for a front type or rear type projector.
また、上記電子機器はインターネットやCATV(ケーブルテレビ)などの電子通信回線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増してきている。発光材料の応答速度は非常に高いため、発光装置は動画表示に好ましい。 In addition, the electronic devices often display information distributed through electronic communication lines such as the Internet and CATV (cable television), and in particular, opportunities to display moving image information are increasing. Since the response speed of the light emitting material is very high, the light emitting device is preferable for displaying moving images.
また、発光装置は発光している部分が電力を消費するため、発光部分が極力少なくなるように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話や音響再生装置のような文字情報を主とする表示部に発光装置を用いる場合には、非発光部分を背景として文字情報を発光部分で形成するように駆動することが望ましい。 In addition, since the light emitting device consumes power in the light emitting portion, it is desirable to display information so that the light emitting portion is minimized. Therefore, when a light emitting device is used for a display unit mainly including character information, such as a portable information terminal, particularly a mobile phone or a sound reproduction device, it is driven so that character information is formed by the light emitting part with the non-light emitting part as the background. It is desirable to do.
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。また本実施の形態の電子機器は、実施の形態1〜6に示したいずれの構成の半導体装置を用いても良い。
As described above, the applicable range of the present invention is so wide that it can be used for electronic devices in various fields. Further, the electronic device of this embodiment may use the semiconductor device having any structure described in
1002 トランジスタ
1002Z ダミートランジスタ
1003 保持容量
1006 配線
101 電流源
101aa トランジスタ
101Z ダミー電流源
101Zaa トランジスタ
101Zab トランジスタ
101Zba トランジスタ
102 トランジスタ
102a トランジスタ
102aa トランジスタ
102b トランジスタ
102Z ダミートランジスタ
102Zaa トランジスタ
102Zba トランジスタ
103 容量素子
103a 容量素子
103b 容量素子
104 配線
104aa 配線
104Z 配線
105 配線
105Z 配線
106 配線
107 配線
1102 トランジスタ
1102Z ダミートランジスタ
1103 保持容量
1106 配線
111 プリチャージ回路
111a プリチャージ回路
112 プリチャージスイッチ
112a プリチャージスイッチ
112aa Pチャネル型トランジスタ
112b プリチャージスイッチ
112ba Nチャネル型トランジスタ
113 配線
113a 配線
113aa 配線
113b 配線
114 比較制御回路
114a 比較制御回路
114aa オペアンプ
114b 比較制御回路
114ba オペアンプ
115 出力端子
115a 出力端子
115b 出力端子
116 入力端子
116a 入力端子
116aa 入力端子
116b 入力端子
116ba 入力端子
117 入力端子
117a 入力端子
117aa 入力端子
117b 入力端子
117ba 入力端子
118 配線
118a 配線
118b 配線
1201 電圧源
1204 配線
13001 筐体
13002 支持台
13003 表示部
13004 スピーカー部
13005 ビデオ入力端子
1301 電流源
1304 配線
13101 本体
13102 表示部
13103 受像部
13104 操作キー
13105 外部接続ポート
13106 シャッター
13201 本体
13202 筐体
13203 表示部
13204 キーボード
13205 外部接続ポート
13206 ポインティングマウス
13301 本体
13302 表示部
13303 スイッチ
13304 操作キー
13305 赤外線ポート
13401 本体
13402 筐体
13403 表示部A
13404 表示部B
13406 操作キー
13407 スピーカー部
13501 本体
13502 表示部
13503 アーム部
13601 本体
13602 表示部
13603 筐体
13604 外部接続ポート
13605 リモコン受信部
13606 受像部
13607 バッテリー
13608 音声入力部
13609 操作キー
13701 本体
13702 筐体
13703 表示部
13704 音声入力部
13705 音声出力部
13706 操作キー
13707 外部接続ポート
13708 アンテナ
1501 グラフ
1502 グラフ
1503 グラフ
1612 スイッチ
1714 制御回路
1715 出力端子
1717 制御用入力端子
1811 プリチャージ回路
1812a プリチャージスイッチ
1812b プリチャージスイッチ
1813a 配線
1813b 配線
1814 比較制御回路
1815a 出力端子
1815b 出力端子
1816 入力端子
1817 入力端子
1818 配線
1901a 電圧源
1901b 電圧源
1904a 配線
1904b 配線
1912a スイッチ
1912b スイッチ
201 負荷
2013 回路
2014 比較制御回路
2015 出力端子
2016 入力端子
2017 入力端子
2018 配線
201a 負荷
202 スイッチ
2020 端子
2021 端子
202a スイッチ
202aa トランジスタ
201b 負荷
202b スイッチ
203 スイッチ
203a スイッチ
203aa トランジスタ
203b スイッチ
204 スイッチ
204a スイッチ
204aa トランジスタ
204b スイッチ
2111 プリチャージ回路
2112 スイッチ
2113 配線
2214 オペアンプ
2214a オペアンプ
2214b オペアンプ
2614 チョッパーインバータコンパレータ
2621 インバータ
2622 容量素子
2623 スイッチ
2624 スイッチ
2625 スイッチ
2626 スイッチ
2721 インバータ
302 トランジスタ
3101 スイッチ
3102 スイッチ
3103 スイッチ
3104 容量素子
3504a 単位回路
3504aa 単位回路
3504b 単位回路
3601 配線
3604 配線
3604aa 配線
3701 画素配列
3702 ゲート線駆動回路
3703 シフトレジスタ
3704 ラッチ回路
3705 ラッチ回路
3706 デジタル・アナログ変換回路
3708 ビデオ信号線
3709 ラッチ制御線
3710 信号線駆動回路
3714 リファレンス用電流源回路
4301 電流源
4302 トランジスタ
4303 容量素子
4304 配線
4305 配線
4307 配線
4311 電圧源
4314 配線
4321 手段
501 スイッチ
601 ソース信号線
602 第1のゲート信号線
603 第2のゲート信号線
604 第3のゲート信号線
605 電流供給線
606 TFT
607 TFT
608 TFT
609 TFT
610 保持容量
611 EL素子
612 映像信号入力用電流源
901 電流源
901Z ダミー電流源
902 トランジスタ
902Z ダミートランジスタ
903 保持容量
904 配線
904Z 配線
905 配線
905Z 配線
906 配線
907 配線
1002
13404 Display B
13406 Operation key 13407 Speaker unit 13501 Main unit 13502 Display unit 13503 Arm unit 13601 Main unit 13602 Display unit 13603 Case 13604 External connection port 13605 Remote control receiver 13606 Image receiving unit 13607 Battery 13608 Audio input unit 13609 Operation key 13701 Main unit 13702 Case 13703 Display unit 13704 Audio input unit 13705 Audio output unit 13706 Operation key 13707 External connection port 13708 Antenna 1501 Graph 1502 Graph 1503 Graph 1612 Switch 1714 Control circuit 1715 Output terminal 1717 Control input terminal 1811 Precharge circuit 1812a Precharge switch 1812b Precharge switch 1813a Wiring 1813b wiring 1814 comparison control circuit 815a output terminal 1815b output terminal 1816 input terminal 1817 input terminal 1818 wiring 1901a voltage source 1901b voltage source 1904a wiring 1904b wiring 1912a switch 1912b switch 201 load 2013 circuit 2014 comparison control circuit 2015 output terminal 2016 input terminal 2017 input terminal 2018 wiring 201a load 202 Switch 2020 terminal 2021 terminal 202a switch 202aa transistor 201b load 202b switch 203 switch 203a switch 203aa transistor 203b switch 204 switch 204a switch 204aa transistor 204b switch 2111 precharge circuit 2112 switch 2113 wiring 2214 operational amplifier 2214b operational amplifier 2214b operational amplifier 614 Chopper inverter comparator 2621 Inverter 2622 Capacitor element 2623 Switch 2624 Switch 2625 Switch 2626 Switch 2721 Inverter 302 Transistor 3101 Switch 3102 Switch 3103 Switch 3104 Capacitor element 3504a Unit circuit 3504aa Unit circuit 3504b Unit circuit 3601 Wiring 3604 Wiring 3604aa Wiring 3701 Pixel array 3702 Gate Line driver circuit 3703 Shift register 3704 Latch circuit 3705 Latch circuit 3706 Digital / analog converter circuit 3708 Video signal line 3709 Latch control line 3710 Signal line driver circuit 3714 Reference current source circuit 4301 Current source 4302 Transistor 4303 Capacitance element 4304 Wiring 4305 Wiring 4307 Arrangement 4311 voltage source 4314 wiring 4321 means 501 switch 601 a source signal line 602 first gate signal line 603 a second gate signal line 604 third gate signal line 605 a current supply line 606 TFT
607 TFT
608 TFT
609 TFT
610
Claims (12)
前記電流源は、前記第1の配線を介して前記第2の回路の入力端子に電気的に接続されており、
前記第2の回路は、ゲートとドレインとが電気的に接続されたトランジスタを有し、
前記トランジスタのソース又はドレインの一方は、前記入力端子に電気的に接続され、
前記トランジスタのソース又はドレインの他方は、前記トランジスタに所定の電位を供給する機能を有する配線、又は負荷に、電気的に接続されており、
前記第1の配線と前記第3の配線とは、前記第1のスイッチを介して電気的に接続されており、
前記第1の回路は、第1の端子が前記第1の配線と電気的に接続され、第2の端子が前記第2の配線と電気的に接続されており、
前記電流源は、前記第2の回路へ第1の電流を供給する機能を有し、
前記第2の回路は、前記第1の電流に応じた大きさを有する第2の電流を前記負荷へ供給する機能を有し、
前記容量素子は、前記第2の配線と電気的に接続され、
前記第2のスイッチは、前記第2の配線と電気的に接続され、
前記容量素子は、前記第2のスイッチを介して供給される電位を保持する機能を有し、
前記容量素子が保持する前記電位は、前記第1の電流の大きさに応じた大きさを有し、
前記第1の回路は、前記第1の配線と前記第2の配線との電位差を検出し、前記電位差が所定の大きさよりも大きいときに前記第1のスイッチをオンにして前記第3の配線から前記第1の配線に電荷を供給させ、前記電位差を小さくさせた後、前記電位差が前記所定の大きさよりも小さくなったときに、前記第1のスイッチをオフにして前記電荷の供給を停止させる機能を有することを特徴とする半導体装置。 A current source, first and second circuits, first to third wirings, first and second switches, and a capacitor ;
The current source is electrically connected to the input terminal of the second circuit via the first wiring;
The second circuit includes a transistor whose gate and drain are electrically connected,
The source of the transistor or one of the drain is electrically connected to said input terminal,
The other of the source and the drain of the transistor is electrically connected to a wiring or a load having a function of supplying a predetermined potential to the transistor ,
The first wiring and the third wiring are electrically connected via the first switch,
In the first circuit, a first terminal is electrically connected to the first wiring, and a second terminal is electrically connected to the second wiring.
The current source has a function of supplying a first current to the second circuit;
The second circuit has a function of supplying a second current having a magnitude corresponding to said first current to said load,
The capacitive element is electrically connected to the second wiring ;
The second switch is electrically connected to the second wiring;
The capacitive element has a function of holding a potential supplied via the second switch,
The potential held by the capacitive element has a magnitude corresponding to the magnitude of the first current;
The first circuit detects a potential difference between the first wiring and the second wiring, and turns on the first switch when the potential difference is larger than a predetermined magnitude to turn on the third wiring. to supply a charge to the first wiring from, after reducing the potential difference when the potential difference is smaller than the predetermined size, stopping the supply of the charge by turning off the first switch A semiconductor device having a function of causing
前記電流源は、前記第1の配線を介して前記第2の回路の入力端子に電気的に接続されており、
前記第2の回路は、ゲートとドレインとが、前記第2のスイッチを介して電気的に接続されたトランジスタを有し、
前記トランジスタのソース又はドレインの一方は、前記入力端子に電気的に接続され、
前記トランジスタのソース又はドレインの他方は、前記トランジスタに所定の電位を供給する機能を有する配線、又は負荷に、電気的に接続されており、
前記第1の配線と前記第3の配線とは、前記第1のスイッチを介して電気的に接続されており、
前記第1の回路は、第1の端子が前記第1の配線と電気的に接続され、第2の端子が前記第2の配線と電気的に接続されており、
前記電流源は、前記第2の回路へ第1の電流を供給する機能を有し、
前記第2の回路は、前記第1の電流に応じた大きさを有する第2の電流を前記負荷へ供給する機能を有し、
前記容量素子は、前記第2の配線と電気的に接続され、
前記第3のスイッチは、前記第2の配線と電気的に接続され、
前記容量素子は、前記第3のスイッチを介して供給される電位を保持する機能を有し、
前記容量素子が保持する前記電位は、前記第1の電流の大きさに応じた大きさを有し、
前記第1の回路は、前記第1の配線と前記第2の配線との電位差を検出し、前記電位差が所定の大きさよりも大きいときに前記第1のスイッチをオンにして前記第3の配線から前記第1の配線に電荷を供給させ、前記電位差を小さくさせた後、前記電位差が前記所定の大きさよりも小さくなったときに、前記第1のスイッチをオフにして前記電荷の供給を停止させる機能を有することを特徴とする半導体装置。 A current source, first and second circuits, first to third wirings, first to third switches, and a capacitor ;
The current source is electrically connected to the input terminal of the second circuit via the first wiring;
It said second circuit includes a gate and a drain, having an electrically connected transistor via the second switch,
The source of the transistor or one of the drain is electrically connected to said input terminal,
The other of the source and the drain of the transistor is electrically connected to a wiring or a load having a function of supplying a predetermined potential to the transistor ,
The first wiring and the third wiring are electrically connected via the first switch,
In the first circuit, a first terminal is electrically connected to the first wiring, and a second terminal is electrically connected to the second wiring.
The current source has a function of supplying a first current to the second circuit;
The second circuit has a function of supplying a second current having a magnitude corresponding to said first current to said load,
The capacitive element is electrically connected to the second wiring ;
The third switch is electrically connected to the second wiring;
The capacitive element has a function of holding a potential supplied via the third switch,
The potential held by the capacitive element has a magnitude corresponding to the magnitude of the first current;
The first circuit detects a potential difference between the first wiring and the second wiring, and turns on the first switch when the potential difference is larger than a predetermined magnitude to turn on the third wiring. to supply a charge to the first wiring from, after reducing the potential difference when the potential difference is smaller than the predetermined size, stopping the supply of the charge by turning off the first switch A semiconductor device having a function of causing
前記電流源は、前記第1の配線を介して前記第2の回路の入力端子に電気的に接続されており、
前記第2の回路は、ゲートとドレインとが電気的に接続されたトランジスタを有し、
前記トランジスタのソース又はドレインの一方は、前記入力端子に電気的に接続され、
前記トランジスタのソース又はドレインの他方は、前記トランジスタに所定の電位を供給する機能を有する配線、又は負荷に、電気的に接続されており、
前記第1の配線と前記第3の配線とは、前記第1のスイッチを介して電気的に接続されており、
前記第1の配線と前記第4の配線とは、前記第2のスイッチを介して電気的に接続されており、
前記第1の回路は、第1の端子が前記第1の配線と電気的に接続され、第2の端子が前記第2の配線と電気的に接続されており、
前記電流源は、前記第2の回路へ第1の電流を供給する機能を有し、
前記第2の回路は、前記第1の電流に応じた大きさを有する第2の電流を前記負荷へ供給する機能を有し、
前記容量素子は、前記第2の配線と電気的に接続され、
前記第3のスイッチは、前記第2の配線と電気的に接続され、
前記容量素子は、前記第3のスイッチを介して供給される電位を保持する機能を有し、
前記容量素子が保持する前記電位は、前記第1の電流の大きさに応じた大きさを有し、
前記第1の配線は、前記第3の配線の電位と前記第4の配線の電位との間の電位を有し、
前記第1の回路は、前記第1の配線と前記第2の配線との電位差を検出し、前記電位差が所定の大きさよりも大きいときに前記第1のスイッチをオンにして前記第3の配線から前記第1の配線に電荷を供給させ、前記電位差を小さくさせた後、前記電位差が前記所定の大きさよりも小さくなったときに、前記第1のスイッチをオフにして前記電荷の供給を停止させる機能を有することを特徴とする半導体装置。 Has a current source, a first and second circuits, the wiring of the first to fourth, first to third switches, and a capacitor element, a,
The current source is electrically connected to the input terminal of the second circuit via the first wiring;
The second circuit includes a transistor whose gate and drain are electrically connected,
The source of the transistor or one of the drain is electrically connected to said input terminal,
The other of the source and the drain of the transistor is electrically connected to a wiring or a load having a function of supplying a predetermined potential to the transistor ,
The first wiring and the third wiring are electrically connected via the first switch,
The first wiring and the fourth wiring are electrically connected via the second switch,
In the first circuit, a first terminal is electrically connected to the first wiring, and a second terminal is electrically connected to the second wiring.
The current source has a function of supplying a first current to the second circuit;
The second circuit has a function of supplying a second current having a magnitude corresponding to said first current to said load,
The capacitive element is electrically connected to the second wiring ;
The third switch is electrically connected to the second wiring;
The capacitive element has a function of holding a potential supplied via the third switch,
The potential held by the capacitive element has a magnitude corresponding to the magnitude of the first current;
The first wiring has a potential between the potential of the third wiring and the potential of the fourth wiring;
The first circuit detects a potential difference between the first wiring and the second wiring, and turns on the first switch when the potential difference is larger than a predetermined magnitude to turn on the third wiring. to supply a charge to the first wiring from, after reducing the potential difference when the potential difference is smaller than the predetermined size, stopping the supply of the charge by turning off the first switch A semiconductor device having a function of causing
前記電流源は、前記第1の配線を介して前記第2の回路の入力端子に電気的に接続されており、
前記第2の回路は、ゲートとドレインとが、前記第3のスイッチを介して電気的に接続されたトランジスタを有し、
前記トランジスタのソース又はドレインの一方は、前記入力端子に電気的に接続され、
前記トランジスタのソース又はドレインの他方は、前記トランジスタに所定の電位を供給する機能を有する配線、又は負荷に、電気的に接続されており、
前記第1の配線と前記第3の配線とは、前記第1のスイッチを介して電気的に接続されており、
前記第1の配線と前記第4の配線とは、前記第2のスイッチを介して電気的に接続されており、
前記第1の回路は、第1の端子が前記第1の配線と電気的に接続され、第2の端子が前記第2の配線と電気的に接続されており、
前記電流源は、前記第2の回路へ第1の電流を供給する機能を有し、
前記第2の回路は、前記第1の電流に応じた大きさを有する第2の電流を前記負荷へ供給する機能を有し、
前記容量素子は、前記第2の配線と電気的に接続され、
前記第4のスイッチは、前記第2の配線と電気的に接続され、
前記容量素子は、前記第4のスイッチを介して供給される電位を保持する機能を有し、
前記容量素子が保持する前記電位は、前記第1の電流の大きさに応じた大きさを有し、
前記第1の配線は、前記第3の配線の電位と前記第4の配線の電位との間の電位を有し、
前記第1の回路は、前記第1の配線と前記第2の配線との電位差を検出し、前記電位差が所定の大きさよりも大きいときに前記第1のスイッチをオンにして前記第3の配線から前記第1の配線に電荷を供給させ、前記電位差を小さくさせた後、前記電位差が前記所定の大きさよりも小さくなったときに、前記第1のスイッチをオフにして前記電荷の供給を停止させる機能を有することを特徴とする半導体装置。 Has a current source, a first and second circuits, the wiring of the first to fourth, first to fourth switches, and a capacitor element, a,
The current source is electrically connected to the input terminal of the second circuit via the first wiring;
It said second circuit includes a gate and a drain, having an electrically connected transistor through the third switch,
The source of the transistor or one of the drain is electrically connected to said input terminal,
The other of the source and the drain of the transistor is electrically connected to a wiring or a load having a function of supplying a predetermined potential to the transistor ,
The first wiring and the third wiring are electrically connected via the first switch,
The first wiring and the fourth wiring are electrically connected via the second switch,
In the first circuit, a first terminal is electrically connected to the first wiring, and a second terminal is electrically connected to the second wiring.
The current source has a function of supplying a first current to the second circuit;
The second circuit has a function of supplying a second current having a magnitude corresponding to said first current to said load,
The capacitive element is electrically connected to the second wiring ;
The fourth switch is electrically connected to the second wiring;
The capacitive element has a function of holding a potential supplied via the fourth switch,
The potential held by the capacitive element has a magnitude corresponding to the magnitude of the first current;
The first wiring has a potential between the potential of the third wiring and the potential of the fourth wiring;
The first circuit detects a potential difference between the first wiring and the second wiring, and turns on the first switch when the potential difference is larger than a predetermined magnitude to turn on the third wiring. to supply a charge to the first wiring from, after reducing the potential difference when the potential difference is smaller than the predetermined size, stopping the supply of the charge by turning off the first switch A semiconductor device having a function of causing
前記電流源は、前記第1の配線を介して前記第2の回路の入力端子と電気的に接続されており、
前記第2の回路は、ゲートとドレインとが電気的に接続されたトランジスタを有し、
前記トランジスタのソース又はドレインの一方は、前記入力端子に電気的に接続され、
前記トランジスタのソース又はドレインの他方は、前記トランジスタに所定の電位を供給する機能を有する配線、又は負荷に、電気的に接続されており、
前記第1の配線と前記第3の配線とは、前記第1のスイッチを介して電気的に接続されており、
前記第1の配線と前記第4の配線とは、前記第2のスイッチを介して電気的に接続されており、
前記第1の回路は、第1の端子が前記第1の配線と電気的に接続され、第2の端子が前記第2の配線と電気的に接続されており、
前記第3の回路は、第1の端子が前記第1の配線と電気的に接続され、第2の端子が前記第5の配線と電気的に接続されており、
前記電流源は、前記第2の回路へ第1の電流を供給する機能を有し、
前記第2の回路は、前記第1の電流に応じた大きさを有する第2の電流を前記負荷へ供給する機能を有し、
前記容量素子は、前記第2の配線と電気的に接続され、
前記第3のスイッチは、前記第2の配線と電気的に接続され、
前記容量素子は、前記第3のスイッチを介して供給される電位を保持する機能を有し、
前記容量素子が保持する前記電位は、前記第1の電流の大きさに応じた大きさを有し、
前記第5の配線は、複数の電位を有し、
前記第1の配線は、前記第3の配線の電位と前記第4の配線の電位との間の電位を有し、
前記第1の回路は、前記第1の配線と前記第2の配線との第1の電位差を検出し、前記第1の電位差が第1の所定の大きさよりも大きいときに前記第1のスイッチをオンにして前記第3の配線から前記第1の配線に電荷を供給させ、前記第1の電位差を小さくさせた後、前記第1の電位差が前記第1の所定の大きさよりも小さくなったときに、前記第1のスイッチをオフにして前記第3の配線からの電荷の供給を停止させる機能を有し、
前記第3の回路は、前記第1の配線と前記第5の配線との第2の電位差を検出し、前記第2の電位差が第2の所定の大きさよりも大きいときに前記第2のスイッチをオンにして前記第4の配線から前記第1の配線に電荷を供給させることで前記第2の電位差を小さくさせた後、前記第2の電位差が前記第2の所定の大きさよりも小さくなったときに、前記第2のスイッチをオフにして前記第4の配線からの電荷の供給を停止させる機能を有することを特徴とする半導体装置。 It has a current source, the first to third circuit, and wiring of the first to fifth, and first to third switches, and a capacitor element, a,
The current source is electrically connected to the input terminal of the second circuit via the first wiring;
The second circuit includes a transistor whose gate and drain are electrically connected,
The source of the transistor or one of the drain is electrically connected to said input terminal,
The other of the source and the drain of the transistor is electrically connected to a wiring or a load having a function of supplying a predetermined potential to the transistor ,
The first wiring and the third wiring are electrically connected via the first switch,
The first wiring and the fourth wiring are electrically connected via the second switch,
In the first circuit, a first terminal is electrically connected to the first wiring, and a second terminal is electrically connected to the second wiring.
In the third circuit, a first terminal is electrically connected to the first wiring, and a second terminal is electrically connected to the fifth wiring.
The current source has a function of supplying a first current to the second circuit;
The second circuit has a function of supplying a second current having a magnitude corresponding to said first current to said load,
The capacitive element is electrically connected to the second wiring ;
The third switch is electrically connected to the second wiring;
The capacitive element has a function of holding a potential supplied via the third switch,
The potential held by the capacitive element has a magnitude corresponding to the magnitude of the first current;
The fifth wiring has a plurality of potentials;
The first wiring has a potential between the potential of the third wiring and the potential of the fourth wiring;
The first circuit detects a first potential difference between the first wiring and the second wiring, and when the first potential difference is larger than a first predetermined magnitude, the first switch the turn on to supply electric charges to the first wiring from the third wire, after being reduced the first potential difference, said first potential difference is smaller than said first predetermined size Sometimes having a function of turning off the first switch and stopping the supply of charge from the third wiring;
The third circuit detects a second potential difference between the first wiring and the fifth wiring, and the second switch when the second potential difference is larger than a second predetermined magnitude. The second potential difference is made smaller than the second predetermined size after the second potential difference is reduced by turning on and supplying electric charge from the fourth wiring to the first wiring. A semiconductor device having a function of turning off the second switch and stopping the supply of charge from the fourth wiring when the switch is turned off.
前記電流源は、前記第1の配線を介して前記第2の回路の入力端子と電気的に接続されており、
前記第2の回路は、ゲートとドレインとが、前記第3のスイッチを介して電気的に接続されたトランジスタを有し、
前記トランジスタのソース又はドレインの一方は、前記入力端子に電気的に接続され、
前記トランジスタのソース又はドレインの他方は、前記トランジスタに所定の電位を供給する機能を有する配線、又は負荷に、電気的に接続されており、
前記第1の配線と前記第3の配線とは、前記第1のスイッチを介して電気的に接続されており、
前記第1の配線と前記第4の配線とは、前記第2のスイッチを介して電気的に接続されており、
前記第1の回路は、第1の端子が前記第1の配線と電気的に接続され、第2の端子が前記第2の配線と電気的に接続されており、
前記第3の回路は、第1の端子が前記第1の配線と電気的に接続され、第2の端子が前記第5の配線と電気的に接続されており、
前記電流源は、前記第2の回路へ第1の電流を供給する機能を有し、
前記第2の回路は、前記第1の電流に応じた大きさを有する第2の電流を前記負荷へ供給する機能を有し、
前記容量素子は、前記第2の配線と電気的に接続され、
前記第4のスイッチは、前記第2の配線と電気的に接続され、
前記容量素子は、前記第4のスイッチを介して供給される電位を保持する機能を有し、
前記容量素子が保持する電位は、前記第1の電流の大きさに応じた大きさを有し、
前記第5の配線は、複数の電位を有し、
前記第1の配線は、前記第3の配線の電位と前記第4の配線の電位との間の電位を有し、
前記第1の回路は、前記第1の配線と前記第2の配線との第1の電位差を検出し、前記第1の電位差が第1の所定の大きさよりも大きいときに前記第1のスイッチをオンにして前記第3の配線から前記第1の配線に電荷を供給させることで前記第1の電位差を小さくさせた後、前記第1の電位差が前記第1の所定の大きさよりも小さくなったときに、前記第1のスイッチをオフにして前記第3の配線からの電荷の供給を停止させる機能を有し、
前記第3の回路は、前記第1の配線と前記第5の配線との第2の電位差を検出し、前記第2の電位差が第2の所定の大きさよりも大きいときに前記第2のスイッチをオンにして前記第4の配線から前記第1の配線に電荷を供給させることで前記第2の電位差を小さくさせた後、前記第2の電位差が前記第2の所定の大きさよりも小さくなったときに、前記第2のスイッチをオフにして前記第4の配線からの電荷の供給を停止させる機能を有することを特徴とする半導体装置。 A current source, first to third circuits, first to fifth wirings, first to fourth switches, and a capacitor ;
The current source is electrically connected to the input terminal of the second circuit via the first wiring;
It said second circuit includes a gate and a drain, having an electrically connected transistor through the third switch,
The source of the transistor or one of the drain is electrically connected to said input terminal,
The other of the source and the drain of the transistor is electrically connected to a wiring or a load having a function of supplying a predetermined potential to the transistor ,
The first wiring and the third wiring are electrically connected via the first switch,
The first wiring and the fourth wiring are electrically connected via the second switch,
In the first circuit, a first terminal is electrically connected to the first wiring, and a second terminal is electrically connected to the second wiring.
In the third circuit, a first terminal is electrically connected to the first wiring, and a second terminal is electrically connected to the fifth wiring.
The current source has a function of supplying a first current to the second circuit;
The second circuit has a function of supplying a second current having a magnitude corresponding to said first current to said load,
The capacitive element is electrically connected to the second wiring ;
The fourth switch is electrically connected to the second wiring;
The capacitive element has a function of holding a potential supplied via the fourth switch,
The potential held by the capacitive element has a magnitude corresponding to the magnitude of the first current,
The fifth wiring has a plurality of potentials;
The first wiring has a potential between the potential of the third wiring and the potential of the fourth wiring;
The first circuit detects a first potential difference between the first wiring and the second wiring, and when the first potential difference is larger than a first predetermined magnitude, the first switch The first potential difference is made smaller than the first predetermined size after the first potential difference is reduced by turning on and supplying electric charge from the third wiring to the first wiring. A function of turning off the first switch and stopping the supply of charges from the third wiring,
The third circuit detects a second potential difference between the first wiring and the fifth wiring, and the second switch when the second potential difference is larger than a second predetermined magnitude. The second potential difference is made smaller than the second predetermined size after the second potential difference is reduced by turning on and supplying electric charge from the fourth wiring to the first wiring. A semiconductor device having a function of turning off the second switch and stopping the supply of charge from the fourth wiring when the switch is turned off.
前記トランジスタのソース又はドレインの他方は、前記トランジスタに前記所定の電位を供給する機能を有する前記配線に電気的に接続されており、
前記第2の回路の出力端子は、前記第1の配線を介して前記負荷と電気的に接続されていることを特徴とする半導体装置。 In any one of Claims 1 thru | or 6,
The other of the source and the drain of the transistor is electrically connected to the wiring having a function of supplying the predetermined potential to the transistor,
An output terminal of the second circuit is electrically connected to the load through the first wiring.
前記負荷は画素を有し、
前記トランジスタは前記画素に前記第2の電流を供給する機能を有することを特徴とする半導体装置。 In any one of Claims 1 thru | or 7,
The load comprises pixels;
The semiconductor device has a function of supplying the second current to the pixel.
前記負荷は複数の画素を有し、
前記トランジスタは前記複数の画素に前記第2の電流を供給する機能を有することを特徴とする半導体装置。 In any one of Claims 1 thru | or 7,
The load includes a plurality of pixels;
The transistor has a function of supplying the second current to the plurality of pixels.
前記負荷は発光素子を有し、
前記トランジスタは前記発光素子に前記第2の電流を供給する機能を有することを特徴とする半導体装置。 In any one of Claims 1 thru | or 7,
The load has a light emitting element,
The semiconductor device has a function of supplying the second current to the light emitting element.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004262375A JP4758085B2 (en) | 2003-09-12 | 2004-09-09 | Semiconductor device and electronic equipment |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003321613 | 2003-09-12 | ||
JP2003321613 | 2003-09-12 | ||
JP2004262375A JP4758085B2 (en) | 2003-09-12 | 2004-09-09 | Semiconductor device and electronic equipment |
Related Child Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008127464A Division JP4870118B2 (en) | 2003-09-12 | 2008-05-14 | Semiconductor device driving method and electronic device driving method |
JP2011000351A Division JP5143239B2 (en) | 2003-09-12 | 2011-01-05 | Semiconductor device, display device and electronic apparatus |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2005107515A JP2005107515A (en) | 2005-04-21 |
JP2005107515A5 JP2005107515A5 (en) | 2007-10-25 |
JP4758085B2 true JP4758085B2 (en) | 2011-08-24 |
Family
ID=34554389
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004262375A Active JP4758085B2 (en) | 2003-09-12 | 2004-09-09 | Semiconductor device and electronic equipment |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4758085B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8355015B2 (en) | 2004-05-21 | 2013-01-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device and electronic device including a diode electrically connected to a signal line |
JP4497313B2 (en) * | 2004-10-08 | 2010-07-07 | 三星モバイルディスプレイ株式會社 | Data driving device and light emitting display device |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001006484A1 (en) * | 1999-07-14 | 2001-01-25 | Sony Corporation | Current drive circuit and display comprising the same, pixel circuit, and drive method |
JP2001085984A (en) * | 1999-07-21 | 2001-03-30 | Infineon Technol North America Corp | Control circuit for light emitting element array |
JP2003108066A (en) * | 2001-09-28 | 2003-04-11 | Matsushita Electric Ind Co Ltd | Active matrix type display device and its driving method |
JP2003195812A (en) * | 2001-08-29 | 2003-07-09 | Nec Corp | Semiconductor device for driving current load device and current load device equipped with the same |
JP2003195815A (en) * | 2000-11-07 | 2003-07-09 | Sony Corp | Active matrix type display device and active matrix type organic electroluminescence display device |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61248604A (en) * | 1985-04-26 | 1986-11-05 | Rohm Co Ltd | Bias circuit |
JP2753315B2 (en) * | 1988-03-23 | 1998-05-20 | 株式会社日立製作所 | Semiconductor integrated circuit |
JPH05243937A (en) * | 1992-02-27 | 1993-09-21 | Sharp Corp | Signal output circuit |
-
2004
- 2004-09-09 JP JP2004262375A patent/JP4758085B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001006484A1 (en) * | 1999-07-14 | 2001-01-25 | Sony Corporation | Current drive circuit and display comprising the same, pixel circuit, and drive method |
JP2001085984A (en) * | 1999-07-21 | 2001-03-30 | Infineon Technol North America Corp | Control circuit for light emitting element array |
JP2003195815A (en) * | 2000-11-07 | 2003-07-09 | Sony Corp | Active matrix type display device and active matrix type organic electroluminescence display device |
JP2003195812A (en) * | 2001-08-29 | 2003-07-09 | Nec Corp | Semiconductor device for driving current load device and current load device equipped with the same |
JP2003108066A (en) * | 2001-09-28 | 2003-04-11 | Matsushita Electric Ind Co Ltd | Active matrix type display device and its driving method |
Also Published As
Publication number | Publication date |
---|---|
JP2005107515A (en) | 2005-04-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4870118B2 (en) | Semiconductor device driving method and electronic device driving method | |
JP5448266B2 (en) | Semiconductor device and electronic equipment | |
JP5178863B2 (en) | Semiconductor device and electronic equipment | |
US9640106B2 (en) | Semiconductor device and driving method thereof | |
US20050285625A1 (en) | Semiconductor device, driving method thereof and electronic device | |
JP2015222433A (en) | Semiconductor device | |
JP4558509B2 (en) | Semiconductor device, display device, and electronic device | |
JP5057637B2 (en) | Semiconductor device | |
JP5514389B2 (en) | Semiconductor device and display device | |
US8378939B2 (en) | Semiconductor device | |
US8085226B2 (en) | Semiconductor device | |
JP4758085B2 (en) | Semiconductor device and electronic equipment |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070907 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070907 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080318 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080514 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080715 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080904 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20081028 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20090508 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100816 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100820 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110420 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110602 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4758085 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140610 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140610 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |