JP4754866B2

JP4754866B2 - Inverter power supply

Info

Publication number: JP4754866B2
Application number: JP2005128904A
Authority: JP
Inventors: 慶樹森本; 敏光土井; 陽彦真鍋
Original assignee: Daihen Corp
Current assignee: Daihen Corp
Priority date: 2005-04-27
Filing date: 2005-04-27
Publication date: 2011-08-24
Anticipated expiration: 2025-04-27
Also published as: JP2006311668A

Description

本発明は、負荷に電力を供給する高周波電源のインバータ電源装置において、特に直流電圧をスイッチング素子によって高周波交流電圧に変換する時に発生するインバータ部のスイッチング損失の値を低減する技術に関するものである。 The present invention relates to a technique for reducing the value of switching loss of an inverter generated when an inverter power supply device of a high-frequency power source that supplies power to a load is converted into a high-frequency AC voltage, in particular, by a switching element.

図６は、従来技術のインバータ電源装置の代表的な例であるアーク加工用電源装置の電気接続図である。同図を用いて従来技術の電源装置の動作について説明する。直流電源回路は、三相交流商用電源ＡＣの出力を整流して直流電圧に変換する一次整流回路ＤＲ１と、上記直流に変換した電圧を平滑する平滑コンデンサＣ１とから形成されている。 FIG. 6 is an electrical connection diagram of an arc machining power supply device which is a typical example of a conventional inverter power supply device. The operation of the conventional power supply apparatus will be described with reference to FIG. The DC power supply circuit is formed by a primary rectifier circuit DR1 that rectifies the output of the three-phase AC commercial power supply AC and converts it into a DC voltage, and a smoothing capacitor C1 that smoothes the voltage converted to the DC.

図６に示すブリッジ接続されたインバータ回路は、第１のスイッチング素子ＴＲ１乃至第４のスイッチング素子ＴＲ４によって形成され、相対向する辺を形成する第１のスイッチング素子ＴＲ１及び第４のスイッチング素子ＴＲ４と、第２のスイッチング素子ＴＲ２及び第３のスイッチング素子ＴＲ３とがそれぞれ対をなし、これらの対をなす第１のスイッチング素子ＴＲ１及び第４のスイッチング素子ＴＲ４又は第２のスイッチング素子ＴＲ２及び第３のスイッチング素子ＴＲ３が交互に導通と遮断を繰り返して直流電圧を高周波交流電圧に変換する。 The bridge-connected inverter circuit shown in FIG. 6 is formed by the first switching element TR1 to the fourth switching element TR4, and includes the first switching element TR1 and the fourth switching element TR4 that form opposite sides. The second switching element TR2 and the third switching element TR3 form a pair, and the first switching element TR1 and the fourth switching element TR4 or the second switching element TR2 and the third switching element TR3 and the third switching element TR3 form a pair. The switching element TR3 alternately turns on and off to convert a DC voltage into a high-frequency AC voltage.

第１の逆導通ダイオードＤ１乃至第４の逆導通ダイオードＤ４は、第１のスイッチング素子ＴＲ１乃至第４のスイッチング素子ＴＲ４に逆極性で並列に接続し、導通から遮断に移行するときに発生するサージ電圧を平滑コンデンサＣ１及び補助コンデンサＣ２にバイパスして逆電圧の印加を防止する。変圧器ＩＮＴは、一次側の高周波交流電圧をアーク加工に適した電圧に変換する。二次整流回路ＤＲ２は、上記変圧器ＩＮＴの出力を整流してアーク加工用直流電圧に変換し直流リアクトルＤＣＬを通じて供給する。 The first reverse conduction diode D1 to the fourth reverse conduction diode D4 are connected in parallel with the reverse polarity to the first switching element TR1 to the fourth switching element TR4, and generate a surge when shifting from conduction to cutoff. By bypassing the voltage to the smoothing capacitor C1 and the auxiliary capacitor C2, application of a reverse voltage is prevented. The transformer INT converts the high-frequency AC voltage on the primary side into a voltage suitable for arc machining. The secondary rectifier circuit DR2 rectifies the output of the transformer INT, converts it into a DC voltage for arc machining, and supplies it through the DC reactor DCL.

出力電流検出回路ＩＤは、出力電流を検出して出力電流検出信号Ｉｄとして出力する。誤差増幅回路ＥＲは、出力電流設定信号Ｉｒと出力電流検出信号Ｉｄとを誤差増幅して、フィードバック信号Ｅｒを出力する。パルス幅変調制御回路ＳＣは、パルス周波数が一定でパルス幅を変調するパルス幅変調制御を行い、フィードバック信号Ｅｒの値に応じてパルス幅変調制御を行い互いに半周期ずれた信号でありかつ両信号間にデッドタイム時間を有する第１の出力制御信号Ｓｃ１及び第２の出力制御信号Ｓｃ２を出力する。 The output current detection circuit ID detects the output current and outputs it as an output current detection signal Id. The error amplification circuit ER amplifies the error between the output current setting signal Ir and the output current detection signal Id and outputs a feedback signal Er. The pulse width modulation control circuit SC performs pulse width modulation control that modulates the pulse width at a constant pulse frequency, performs pulse width modulation control according to the value of the feedback signal Er, and is a signal that is shifted from each other by a half cycle, and both signals A first output control signal Sc1 and a second output control signal Sc2 having a dead time in between are output.

電力開閉用スイッチング素子ＴＲ５は、平滑コンデンサＣ１と補助コンデンサＣ２との間に直列に接続されたチョッパ用スイッチング素子であり、直流電源回路からの出力の供給を制御する。また、インバータ回路のターンオフした後に変圧器ＩＮＴの漏れインダクタンスによって溜まったエネルギーによって起電力が発生して、上記補助コンデンサＣ２が高電圧に充電され電力開閉用スイッチング素子ＴＲ５の定格電圧以上になると素子が破壊する。第５の逆導通ダイオードＤ５はこの高電圧を平滑コンデンサＣ１にバイパスさせて高電圧の発生を防止する。 The power switching switching element TR5 is a chopper switching element connected in series between the smoothing capacitor C1 and the auxiliary capacitor C2, and controls the supply of output from the DC power supply circuit. Further, after the inverter circuit is turned off, an electromotive force is generated by the energy accumulated by the leakage inductance of the transformer INT, and when the auxiliary capacitor C2 is charged to a high voltage and exceeds the rated voltage of the power switching switching element TR5, the element is Destroy. The fifth reverse conducting diode D5 bypasses the high voltage to the smoothing capacitor C1 to prevent the generation of the high voltage.

補助コンデンサＣ２は、電力開閉用スイッチング素子ＴＲ５の入力電圧と出力電圧を略同一電圧（零電圧）でスイッチングするものである。かつブリッジ接続したインバータ回路の第１のスイッチング素子ＴＲ１乃至第４のスイッチング素子ＴＲ４を略零電圧でターンオフさせる。 The auxiliary capacitor C2 switches the input voltage and the output voltage of the power switching switching element TR5 with substantially the same voltage (zero voltage). In addition, the first switching element TR1 to the fourth switching element TR4 of the bridge-connected inverter circuit are turned off at substantially zero voltage.

インバータ駆動回路ＳＲは補助コンデンサ時限回路を含み、第１の出力制御信号Ｓｃ１がオンすると第１のスイッチング素子駆動信号Ｔｒ１及び第４のスイッチング素子駆動信号Ｔｒ４をオンにし、上記第１の出力制御信号Ｓｃ１がオフすると、この変化した時点から補助コンデンサＣ２が相当に放電する補助コンデンサ放電時間Ｔａが経過した後に上記第１のスイッチング素子駆動信号Ｔｒ１及び第４のスイッチング素子駆動信号Ｔｒ４をオフにする。続いて、第２の出力制御信号Ｓｃ２がオンすると第２のスイッチング素子駆動信号Ｔｒ２及び第３のスイッチング素子駆動信号Ｔｒ３をオンにし、上記第２の出力制御信号Ｓｃ２がオフすると、この変化した時点から補助コンデンサＣ２が相当に放電する補助コンデンサ放電時間Ｔａが経過した後に上記第２のスイッチング素子駆動信号Ｔｒ２及び第３のスイッチング素子駆動信号Ｔｒ３のオフにする。 The inverter drive circuit SR includes an auxiliary capacitor timing circuit, and when the first output control signal Sc1 is turned on, the first switching element drive signal Tr1 and the fourth switching element drive signal Tr4 are turned on, and the first output control signal When Sc1 is turned off, the first switching element drive signal Tr1 and the fourth switching element drive signal Tr4 are turned off after an auxiliary capacitor discharge time Ta during which the auxiliary capacitor C2 is considerably discharged from the time of the change. Subsequently, when the second output control signal Sc2 is turned on, the second switching element drive signal Tr2 and the third switching element drive signal Tr3 are turned on. After the auxiliary capacitor discharge time Ta during which the auxiliary capacitor C2 discharges considerably, the second switching element drive signal Tr2 and the third switching element drive signal Tr3 are turned off.

電力開閉用駆動回路ＣＲは、第１の出力制御信号Ｓｃ１と第２の出力制御信号Ｓｃ２とをオア論理すると共に第１のスイッチング素子駆動信号Ｔｒ１と第２のスイッチング素子駆動信号Ｔｒ２のオア論理し、上記各オア論理した信号を続いてアンド論理して電力開閉用駆動信号Ｃｒとして出力する。 The power switching drive circuit CR performs an OR logic on the first output control signal Sc1 and the second output control signal Sc2, and performs an OR logic on the first switching element drive signal Tr1 and the second switching element drive signal Tr2. The above OR logic signals are then ANDed and output as power switching drive signals Cr.

図７は、図６に示す従来技術のアーク加工用電源装置の動作を説明する波形タイミング図であり、同図（Ａ）の波形は第１の出力制御信号Ｓｃ１を示し、同図（Ｂ）の波形は第２の出力制御信号Ｓｃ２を示す。同図（Ｃ）の波形は第１のスイッチング素子駆動信号Ｔｒ１を示し、同図（Ｄ）の波形は第２のスイッチング素子駆動信号Ｔｒ２を示す。同図（Ｅ）の波形は電力開閉用駆動信号Ｃｒを示し、同図（Ｆ）の波形は補助コンデンサＣ２の端子電圧Ｖｃ２を示し、同図（Ｇ）の波形は第１のスイッチング素子ＴＲ１のコレクタ・エミッタ間電圧Ｖ１を示し、同図（Ｈ）の波形は第１のスイッチング素子ＴＲ１のコレクタ電流Ｉｃ１を示す。同図（Ｉ）の波形は第２のスイッチング素子ＴＲ２のコレクタ・エミッタ間電圧Ｖ２を示し、同図（Ｊ）の波形は第２のスイッチング素子ＴＲ２のコレクタ電流Ｉｃ２を示す。同図（Ｋ）の波形は電力開閉用スイッチング素子ＴＲ５のコレクタ・エミッタ間電圧Ｖ５を示し、同図（Ｌ）の波形は電力開閉用スイッチング素子ＴＲ５のコレクタ電流Ｉｃ５を示す。 FIG. 7 is a waveform timing diagram for explaining the operation of the conventional arc machining power supply device shown in FIG. 6, and the waveform in FIG. 7A shows the first output control signal Sc1, and FIG. This waveform indicates the second output control signal Sc2. The waveform in FIG. 5C shows the first switching element drive signal Tr1, and the waveform in FIG. 4D shows the second switching element drive signal Tr2. The waveform in FIG. 5E shows the power switching drive signal Cr, the waveform in FIG. 4F shows the terminal voltage Vc2 of the auxiliary capacitor C2, and the waveform in FIG. 1G shows the waveform of the first switching element TR1. The collector-emitter voltage V1 is shown, and the waveform in FIG. 5H shows the collector current Ic1 of the first switching element TR1. The waveform in FIG. 10I shows the collector-emitter voltage V2 of the second switching element TR2, and the waveform in FIG. 10J shows the collector current Ic2 of the second switching element TR2. The waveform in FIG. 10K shows the collector-emitter voltage V5 of the power switching switching element TR5, and the waveform in FIG. 10L shows the collector current Ic5 of the power switching switching element TR5.

以下、図７の波形タイミング図を用いて動作について説明する。起動信号Ｔｓが入力されるとパルス幅変調制御回路ＳＣは、フィードバック信号Ｅｒの値に応じて定まる図７（Ａ）に示す第１のパルス幅Ｔ１の第１の出力制御信号Ｓｃ１、続いて、同図（Ｂ）に示す第２のパルス幅Ｔ２の第２の出力制御信号Ｓｃ２を出力する。同図（Ａ）に示す時刻ｔ＝ｔ１において、第１の出力制御信号Ｓｃ１がインバータ駆動回路ＳＲに入力されると、同図（Ｃ）に示す第１のスイッチング素子駆動信号Ｔｒ１及び（図示省略の）第４のスイッチング素子駆動信号Ｔｒ４をオンして第１のスイッチング素子ＴＲ１及び第４のスイッチング素子ＴＲ４を導通させる。このときに図７（Ｈ）に示すコレクタ電流Ｉｃ１は、変圧器ＩＮＴの漏れインダクタンスの存在により、コレクタ電流Ｉｃ１の立ち上がりが緩やかとなり、図７（Ｇ）に示すコレクタ・エミッタ間電圧Ｖ１との積で生じるターンオン損失がほとんど発生せず、いわゆる零電流ターンオンとなる。 The operation will be described below with reference to the waveform timing chart of FIG. When the activation signal Ts is input, the pulse width modulation control circuit SC determines the first output control signal Sc1 having the first pulse width T1 shown in FIG. 7A determined according to the value of the feedback signal Er, The second output control signal Sc2 having the second pulse width T2 shown in FIG. When the first output control signal Sc1 is input to the inverter drive circuit SR at the time t = t1 shown in FIG. 6A, the first switching element drive signal Tr1 shown in FIG. The fourth switching element drive signal Tr4 is turned on to make the first switching element TR1 and the fourth switching element TR4 conductive. At this time, the collector current Ic1 shown in FIG. 7 (H) rises gently due to the presence of the leakage inductance of the transformer INT, and is the product of the collector-emitter voltage V1 shown in FIG. 7 (G). Almost no turn-on loss occurs, and so-called zero current turn-on occurs.

図７（Ａ）に示す時刻ｔ＝ｔ２において、第１の出力制御信号Ｓｃ１がオフすると、インバータ駆動回路ＳＲは時限を開始して補助コンデンサが相当に放電する補助コンデンサ放電時間Ｔａが経過した同図（Ｃ）に示す時刻ｔ＝ｔ３の時点で第１のスイッチング素子駆動信号Ｔｒ１及び第４のスイッチング素子駆動信号Ｔｒ４をオフにする。上記よりＴ１+Ｔａ＝Ｔ３の間は、第１のスイッチング素子ＴＲ１及び第４のスイッチング素子ＴＲ４を導通し、このときに飽和損失が発生する。また、時刻ｔ＝ｔ２において、第１の出力制御信号Ｓｃ１がオフすると電力開閉用駆動回路ＣＲは電力開閉用駆動信号Ｃｒをオフにする。このとき電力開閉用スイッチング素子ＴＲ５は第５のパルス幅Ｔ５の間は飽和損失が発生する。続いて、上記電力開閉用スイッチング素子ＴＲ５が遮断すると直流電源回路からの出力の供給が停止する。このとき、補助コンデンサＣ２の存在により、上記電力開閉用スイッチング素子ＴＲ５の遮断時に上記電力開閉用スイッチング素子ＴＲ５のコレクタ・エミッタ間に印加される電圧Ｖ５は、同図（Ｋ）のように電圧が緩やかに上昇するため、上記上記電力開閉用スイッチング素子ＴＲ５は零電圧でターンオフされる。 At time t = t2 shown in FIG. 7A, when the first output control signal Sc1 is turned off, the inverter drive circuit SR starts the time limit and the same time that the auxiliary capacitor discharge time Ta during which the auxiliary capacitor is considerably discharged has elapsed. The first switching element drive signal Tr1 and the fourth switching element drive signal Tr4 are turned off at time t = t3 shown in FIG. From the above, during T1 + Ta = T3, the first switching element TR1 and the fourth switching element TR4 are conducted, and at this time, saturation loss occurs. At time t = t2, when the first output control signal Sc1 is turned off, the power switching drive circuit CR turns off the power switching drive signal Cr. At this time, a saturation loss occurs in the power switching switching element TR5 during the fifth pulse width T5. Subsequently, when the power switching switching element TR5 is cut off, the supply of output from the DC power supply circuit is stopped. At this time, due to the presence of the auxiliary capacitor C2, the voltage V5 applied between the collector and the emitter of the power switching switching element TR5 when the power switching switching element TR5 is cut off is as shown in FIG. Since the power rises slowly, the power switching switching element TR5 is turned off at zero voltage.

図７（Ｃ）に示す時刻ｔ＝ｔ３において、第１のスイッチング素子駆動信号Ｔｒ１及び第４のスイッチング素子駆動信号Ｔｒ４がオフになり、第１のスイッチング素子ＴＲ１及び第４のスイッチング素子ＴＲ４が遮断するが、このとき既に同図（F）に示す補助コンデンサＣ２の端子電圧Ｖｃ２が相当に放電され略零電圧になっているので、第１のスイッチング素子ＴＲ１及び第４のスイッチング素子ＴＲ４の遮断と同時に、第２の逆導通ダイオードＤ２及び第３の逆導通ダイオードＤ３が導通し、変圧器ＩＮＴの漏れインダクタンスに蓄えられたエネルギーは略零となっている上記補助コンデンサＣ２に充電され、上記補助コンデンサＣ２の端子電圧は同図（Ｆ）のように緩やかに上昇する。このとき、上記第１のスイッチング素子ＴＲ１及び第４のスイッチング素子ＴＲ４には上記補助コンデンサＣ２の端子電圧、同図（Ｆ）に示すＶｃ２と同じ電圧が印加されるので、上記第１のスイッチング素子ＴＲ１及び第４のスイッチング素子ＴＲ４のターンオフ時の電圧と電流の積は略零となり、いわゆる零電圧ターンオフが実現できる。また、時刻ｔ＝ｔ３〜ｔ４はアーム短絡を防止するデッドタイム時間である。 At time t = t3 shown in FIG. 7C, the first switching element drive signal Tr1 and the fourth switching element drive signal Tr4 are turned off, and the first switching element TR1 and the fourth switching element TR4 are cut off. However, at this time, since the terminal voltage Vc2 of the auxiliary capacitor C2 shown in FIG. 5F has already been considerably discharged to a substantially zero voltage, the first switching element TR1 and the fourth switching element TR4 are cut off. At the same time, the second reverse conducting diode D2 and the third reverse conducting diode D3 are turned on, and the energy stored in the leakage inductance of the transformer INT is charged to the auxiliary capacitor C2, which is substantially zero, and the auxiliary capacitor The terminal voltage of C2 rises gently as shown in FIG. At this time, the first switching element TR1 and the fourth switching element TR4 are applied with the terminal voltage of the auxiliary capacitor C2 and the same voltage as Vc2 shown in FIG. The product of the voltage and current at the time of turn-off of TR1 and the fourth switching element TR4 becomes substantially zero, and so-called zero voltage turn-off can be realized. Time t = t3 to t4 is a dead time time for preventing arm short circuit.

時刻ｔ＝ｔ３〜ｔ３１は、補助コンデンサＣ２を充電する回生電流が流れる期間であり、この期間中は図７（Ｆ）に示すように上記補助コンデンサＣ２は平滑コンデンサＣ１と同じ電圧まで充電される。時刻ｔ＝ｔ３１〜ｔ３２は、第５の逆導通ダイオードＤ５がオンして、変圧器ＩＮＴに蓄えられたエネルギーが平滑コンデンサＣ１に回生される期間である。続いて、時刻ｔ＝ｔ３１〜ｔ４はインバータ回路が休止状態にあり、この期間において、同図（Ｉ）に示す第２のスイッチング素子ＴＲ２のコレクタ・エミッタ間に電圧Ｖ２が発生する。 Time t = t3 to t31 is a period during which a regenerative current for charging the auxiliary capacitor C2 flows. During this period, the auxiliary capacitor C2 is charged to the same voltage as the smoothing capacitor C1 as shown in FIG. . Time t = t31 to t32 is a period in which the fifth reverse conducting diode D5 is turned on and the energy stored in the transformer INT is regenerated in the smoothing capacitor C1. Subsequently, at time t = t31 to t4, the inverter circuit is in an inactive state, and during this period, a voltage V2 is generated between the collector and emitter of the second switching element TR2 shown in FIG.

時刻ｔ＝ｔ４において、図７（Ｅ）に示す電力開閉用駆動信号Ｃｒは第２のスイッチング素子駆動信号Ｔｒ２がオンになると上記電力開閉用駆動信号Ｃｒもオンになり電力開閉用スイッチング素子ＴＲ５が導通する。この時点では、前期時刻ｔ＝ｔ３〜ｔ３２の期間において、既に変圧器ＩＮＴの漏れインダクタンスに溜まったエネルギーによって、補助コンデンサＣ２に電荷が充分充電されており、このため電力開閉用スイッチング素子ＴＲ５は入力電圧と出力電圧とを略同一電圧であり、零電圧でターンオンすることができる。 At time t = t4, the power switching drive signal Cr shown in FIG. 7E is turned on when the second switching element drive signal Tr2 is turned on, and the power switching switching element TR5 is turned on. Conduct. At this time, during the period from the previous time t = t3 to t32, the auxiliary capacitor C2 is sufficiently charged by the energy already accumulated in the leakage inductance of the transformer INT, and therefore the switching element TR5 for power switching is input. The voltage and the output voltage are substantially the same voltage, and can be turned on with zero voltage.

また、時刻ｔ＝ｔ４において、図７（Ｂ）に示す第２の出力制御信号Ｓｃ２がインバータ駆動回路ＳＲに入力されると、同図（Ｄ）に示す第２のスイッチング素子駆動信号Ｔｒ２及び（図示省略の）第３のスイッチング素子駆動信号Ｔｒ３を出力して第２のスイッチング素子ＴＲ２及び第３のスイッチング素子ＴＲ３を導通させる。このときにコレクタ電流Ｉｃ２は、変圧器ＩＮＴの漏れインダクタンスの存在により、図７（Ｊ）に示すコレクタ電流Ｉｃ２の立ち上がりが緩やかとなり、図７（Ｉ）に示すコレクタ・エミッタ間電圧Ｖ２との積で生じるターンオン損失がほとんど発生せず、いわゆる零電流ターンオンとなる。 At time t = t4, when the second output control signal Sc2 shown in FIG. 7B is input to the inverter drive circuit SR, the second switching element drive signal Tr2 shown in FIG. A third switching element drive signal Tr3 (not shown) is output to make the second switching element TR2 and the third switching element TR3 conductive. At this time, the collector current Ic2 rises slowly due to the presence of the leakage inductance of the transformer INT, and the rise of the collector current Ic2 shown in FIG. 7J becomes gradual, and the product of the collector current Ic2 and the collector-emitter voltage V2 shown in FIG. Almost no turn-on loss occurs, and so-called zero current turn-on occurs.

図７（Ｂ）に示す時刻ｔ＝ｔ５において、第２の出力制御信号Ｓｃ２がオフすると、インバータ駆動回路ＳＲは時限を開始して補助コンデンサが相当に放電する補助コンデンサ放電時間Ｔａが経過した時刻ｔ＝ｔ６の時点で第２のスイッチング素子駆動信号Ｔｒ２及び第３のスイッチング素子駆動信号Ｔｒ３をオフにする。上記よりＴ２+Ｔａ＝Ｔ４の間は、第２のスイッチング素子ＴＲ２及び第３のスイッチング素子ＴＲ３を導通し飽和損失が発生する。また、時刻ｔ＝ｔ５において、第２の出力制御信号Ｓｃ２がオフすると電力開閉用駆動回路ＣＲは電力開閉用駆動信号Ｃｒをオフにする。このときに、電力開閉用スイッチング素子ＴＲ５の第６のパルス幅Ｔ６の間は飽和損失が発生する。続いて、上記電力開閉用スイッチング素子ＴＲ５が遮断すると直流電源回路からの出力の供給が停止する。このとき、上記補助コンデンサＣ２の存在により上記電力開閉用スイッチング素子ＴＲ５の遮断時に上記電力開閉用スイッチング素子ＴＲ５のコレクタ・エミッタ間に印加される電圧Ｖ５は、同図（Ｋ）のように電圧が緩やかに上昇するため、上記電力開閉用スイッチング素子ＴＲ５は零電圧でターンオフされる。 When the second output control signal Sc2 is turned off at time t = t5 shown in FIG. 7B, the time when the auxiliary capacitor discharge time Ta for starting the time limit and discharging the auxiliary capacitor considerably has elapsed when the inverter output circuit Sc2 is turned off. At time t = t6, the second switching element drive signal Tr2 and the third switching element drive signal Tr3 are turned off. From the above, during T2 + Ta = T4, the second switching element TR2 and the third switching element TR3 are brought into conduction and a saturation loss occurs. At time t = t5, when the second output control signal Sc2 is turned off, the power switching drive circuit CR turns off the power switching drive signal Cr. At this time, a saturation loss occurs during the sixth pulse width T6 of the power switching switching element TR5. Subsequently, when the power switching switching element TR5 is cut off, the supply of output from the DC power supply circuit is stopped. At this time, the voltage V5 applied between the collector and the emitter of the power switching element TR5 when the power switching element TR5 is cut off due to the presence of the auxiliary capacitor C2 is as shown in FIG. The power switching switching element TR5 is turned off at zero voltage because it rises gently.

図７（Ｄ）に示す時刻ｔ＝ｔ６において、第２のスイッチング素子駆動信号Ｔｒ２及び第３のスイッチング素子駆動信号Ｔｒ３がオフになり、第２のスイッチング素子ＴＲ２及び第３のスイッチング素子ＴＲ３が遮断するが、このとき既に同図（F）に示す補助コンデンサＣ２の端子電圧Ｖｃ２が相当に放電され略零電圧になっているので、第２のスイッチング素子ＴＲ２及び第３のスイッチング素子ＴＲ３の遮断と同時に、第１の逆導通ダイオードＤ１及び第４の逆導通ダイオードＤ４が導通し、変圧器ＩＮＴの漏れインダクタンスに蓄えられたエネルギーは略零となっている上記補助コンデンサＣ２に充電され、上記補助コンデンサＣ２の端子電圧は同図（Ｆ）のように緩やかに上昇する。このとき、上記第２のスイッチング素子ＴＲ２及び第３のスイッチングＴＲ３には上記補助コンデンサＣ２の端子電圧、同図（Ｆ）に示すＶｃ２と同じ電圧が印加されるので、上記第２のスイッチング素子ＴＲ２及び第３のスイッチング素子ＴＲ３のターンオフ時の電圧と電流の積は略零となり、いわゆる零電圧ターンオフが実現できる。また、時刻ｔ＝ｔ６〜ｔ６１はアーム短絡を防止するデッドタイム時間である。 At time t = t6 shown in FIG. 7D, the second switching element drive signal Tr2 and the third switching element drive signal Tr3 are turned off, and the second switching element TR2 and the third switching element TR3 are cut off. However, at this time, since the terminal voltage Vc2 of the auxiliary capacitor C2 already shown in FIG. 5F is considerably discharged and becomes substantially zero voltage, the second switching element TR2 and the third switching element TR3 are cut off. At the same time, the first reverse conduction diode D1 and the fourth reverse conduction diode D4 are turned on, and the energy stored in the leakage inductance of the transformer INT is charged to the auxiliary capacitor C2, which is substantially zero, and the auxiliary capacitor The terminal voltage of C2 rises gently as shown in FIG. At this time, the terminal voltage of the auxiliary capacitor C2, the same voltage as Vc2 shown in FIG. 5F, is applied to the second switching element TR2 and the third switching TR3. Therefore, the second switching element TR2 And the product of the voltage and current at the time of turn-off of the third switching element TR3 becomes substantially zero, and so-called zero voltage turn-off can be realized. Time t = t6 to t61 is a dead time time for preventing an arm short circuit.

時刻ｔ＝ｔ６〜ｔ６１は、補助コンデンサＣ２を充電する回生電流が流れる期間であり、この期間中に図７（Ｆ）に示すように上記補助コンデンサＣ２は平滑コンデンサＣ１と同じ電圧まで充電される。時刻ｔ＝ｔ６１〜ｔ６２は、第５の逆導通ダイオードＤ５がオンして、変圧器ＩＮＴに蓄えられたエネルギーが平滑コンデンサＣ１に回生される期間である。続いて、時刻ｔ＝ｔ６１〜ｔ７は、インバータ回路が休止状態にあり、この期間において、同図（Ｇ）に示す第１のスイッチング素子ＴＲ１のコレクタ・エミッタ間に電圧Ｖ１が発生する。 Time t = t6 to t61 is a period during which a regenerative current for charging the auxiliary capacitor C2 flows. During this period, the auxiliary capacitor C2 is charged to the same voltage as the smoothing capacitor C1 as shown in FIG. . Time t = t61 to t62 is a period in which the fifth reverse conducting diode D5 is turned on and the energy stored in the transformer INT is regenerated in the smoothing capacitor C1. Subsequently, at time t = t61 to t7, the inverter circuit is in a halt state, and during this period, a voltage V1 is generated between the collector and the emitter of the first switching element TR1 shown in FIG.

時刻ｔ＝ｔ７において、図７（Ｅ）に示す電力開閉用駆動信号Ｃｒは第１のスイッチング素子駆動信号Ｔｒ１がオンになると上記電力開閉用駆動信号Ｃｒもオンになり電力開閉用スイッチング素子ＴＲ５が導通する。この時点では、前期時刻ｔ＝ｔ６〜ｔ６２の期間において、既に変圧器ＩＮＴの漏れインダクタンスに溜まったエネルギーよって、補助コンデンサＣ２に電荷が充分充電されており、このため電力開閉用スイッチング素子ＴＲ５は入力電圧と出力電圧とを略同一電圧であり、零電圧でターンオンすることができる。また、同図（Ａ）に示す第１の出力制御信号Ｓｃ１がインバータ駆動回路ＳＲに入力されると、同図（Ｄ）に示す第１のスイッチング素子駆動信号Ｔｒ１及び（図示省略の）第４のスイッチング素子駆動信号Ｔｒ４を出力して第１のスイッチング素子ＴＲ１及び第４のスイッチング素子ＴＲ４を導通させる。このときにコレクタ電流Ｉｃ１は、変圧器ＩＮＴの漏れインダクタンスの存在により、図７（Ｈ）に示すコレクタ電流Ｉｃ１の立ち上がりが緩やかとなり、図７（Ｇ）に示すコレクタ・エミッタ間電圧Ｖ１との積で生じるターンオン損失がほとんど発生せず、いわゆる零電流ターンオンとなる。特許文献１では、上述に示すソフトスイッチング技術が開示されている。 At time t = t7, the power switching drive signal Cr shown in FIG. 7E is turned on when the first switching element drive signal Tr1 is turned on, and the power switching switching element TR5 is turned on. Conduct. At this time, during the period from the previous time t = t6 to t62, the auxiliary capacitor C2 is sufficiently charged by the energy already accumulated in the leakage inductance of the transformer INT. Therefore, the power switching switching element TR5 is input to the power switching element TR5. The voltage and the output voltage are substantially the same voltage, and can be turned on with zero voltage. When the first output control signal Sc1 shown in FIG. 10A is input to the inverter drive circuit SR, the first switching element drive signal Tr1 shown in FIG. The switching element drive signal Tr4 is output to make the first switching element TR1 and the fourth switching element TR4 conductive. At this time, the collector current Ic1 rises slowly due to the presence of the leakage inductance of the transformer INT, and the rise of the collector current Ic1 shown in FIG. Almost no turn-on loss occurs, and so-called zero current turn-on occurs. Patent Document 1 discloses the soft switching technique described above.

特開２００３−３１１４０８号公報JP 2003-31408 A

上述に示す従来技術のインバータ電源装置において、直流電源回路とインバータ回路との間に上記直流電源回路からの出力を供給する電力開閉用スイッチング素子と上記インバータ回路の入力側に並列に上記電力開閉用スイッチング素子の入力電圧と出力電圧とを略同一電圧でターンオンさせる補助コンデンサとを設け、上記インバータ電源装置の出力を互いに半周期ずれた第１の出力制御信号及び第２の出力制御信号をフィードバック制御し、上記第１の出力制御信号及び第２の出力制御信号がオンすると上記電力開閉用スイッチング素子を導通させオフすると上記記電力開閉用スイッチング素子を遮断させ、上記第１の出力制御信号がオンすると第１のスイッチング素子及び第４のスイッチング素子を導通させ、上記第１の出力制御信号がオフすると上記補助コンデンサが相当に放電する補助コンデンサ放電時間が経過した後に上記第１のスイッチング素子及び上記第４のスイッチング素子を遮断させ、続いて上記第２の出力制御信号がオンすると第２のスイッチング素子及び第３のスイッチング素子を導通させ、上記第２の出力制御信号がオフすると上記補助コンデンサが相当に放電する補助コンデンサ放電時間が経過した後に上記第２のスイッチング素子及び上記第３のスイッチング素子を遮断させるので、上記補助コンデンサの端子間電圧が略零に放電され、このときに上記インバータ回路の各スイッチング素子が遮断すると略零電圧でターンオフが行われターンオフ損失値が略零となる。また、第１のスイッチング素子ＴＲ１乃至第４のスイッチング素子ＴＲ４のターンオン時は、変圧器ＩＮＴの漏れインダクタンスの存在により零電流ターンオンとなり、上記各スイッチング素子に掛かる電圧と流れる電流の積によるターンオン損失は略零である。しかし、上記各スイッチング素子のターンオン損失には、上記各スイッチング素子の出力端（ＩＧＢＴでは、コレクタ・エミッタ間、ＭＯＳＦＥＴでは、ドレイン・ソース間）に存在する寄生容量に充電された電荷を、上記各スイッチング素子のターンオン時に素子内で短絡・放電することによる損失が存在する。一般的に寄生容量が少ないＩＧＢＴを１００ｋＨｚ程度以下でスイッチングする場合は、この損失は無視出来るが、上記ＩＧＢＴを１００ｋＨｚ程度以上でスイッチングする場合や、寄生容量が大きいＭＯＳＦＥＴをスイッチング素子として使用する場合は、各スイッチング素子の寄生容量に充電された電荷の短絡・放電による損失を無視出来なくなる。また、素子の寄生容量に充電された電荷の短絡・放電にするときに、ｄｉ／ｄｔが非常に高い放電電流が流れ、電磁ノイズが発生する問題もある。 In the above-described conventional inverter power supply apparatus, the power switching switching element for supplying an output from the DC power supply circuit between the DC power supply circuit and the inverter circuit and the power switching switch in parallel on the input side of the inverter circuit An auxiliary capacitor for turning on the input voltage and output voltage of the switching element at substantially the same voltage is provided, and feedback control is performed on the first output control signal and the second output control signal in which the outputs of the inverter power supply device are shifted from each other by a half cycle. When the first output control signal and the second output control signal are turned on, the power switching switching element is turned on. When the first output control signal is turned off, the power switching switching element is shut off and the first output control signal is turned on. Then, the first switching element and the fourth switching element are made conductive, and the first output control signal The first switching element and the fourth switching element are shut off after an auxiliary capacitor discharge time during which the auxiliary capacitor discharges considerably when turned off, and then when the second output control signal is turned on, the second output control signal is turned on. When the switching element and the third switching element are turned on, and the second output control signal is turned off, the auxiliary capacitor discharges considerably after the auxiliary capacitor discharge time has elapsed. The second switching element and the third switching element Since the element is cut off, the voltage between the terminals of the auxiliary capacitor is discharged to substantially zero. At this time, when each switching element of the inverter circuit is cut off, the turn-off is performed at substantially zero voltage, and the turn-off loss value becomes substantially zero. Further, when the first switching element TR1 to the fourth switching element TR4 are turned on, a zero current turn-on occurs due to the presence of the leakage inductance of the transformer INT, and the turn-on loss due to the product of the voltage applied to each switching element and the flowing current is It is almost zero. However, the turn-on loss of each switching element includes the charge charged in the parasitic capacitance existing at the output end of each switching element (between collector and emitter in IGBT and between drain and source in MOSFET). There is a loss due to a short circuit / discharge in the element when the switching element is turned on. Generally, when switching an IGBT with a small parasitic capacitance at about 100 kHz or less, this loss can be ignored. However, when switching the IGBT at about 100 kHz or more, or when using a MOSFET with a large parasitic capacitance as a switching element. The loss due to short circuit / discharge of the charge charged in the parasitic capacitance of each switching element cannot be ignored. In addition, when short-circuiting / discharging the charge charged in the parasitic capacitance of the element, there is a problem that a discharge current having a very high di / dt flows and electromagnetic noise is generated.

そこで、本発明は、上記の課題を解決するインバータ電源装置を提供することにある。 Then, this invention is providing the inverter power supply device which solves said subject.

上述した課題を解決するために、第１の発明は、直流電圧を出力する直流電源回路と第１のスイッチング素子と第１のスイッチング素子に相対向する第４のスイッチング素子と第２のスイッチング素子と第２のスイッチング素子に相対向する第３のスイッチング素子とからブリッジを形成し前記直流電圧を高周波交流電圧に変換するインバータ回路と、負荷の電圧又は電流と予め定めた出力設定信号とを誤差増幅してフィードバック制御信号を出力する誤差増幅回路と、前記フィードバック制御信号に応じてパルス幅変調制御を行い互いに半周期ずれた信号でありかつ両信号間にデッドタイム時間を有する第１の出力制御信号及び第２の出力制御信号を出力するパルス幅変調制御回路と、前記第１の出力制御信号及び前記第２の出力制御信号に同期して前記インバータ回路を常に最大パルス幅で駆動するインバータ駆動回路と、前記直流電源回路と前記インバータ回路との間に設けて前記直流電源回路からの出力を供給する電力開閉用スイッチング素子と、前記インバータ回路の入力側に並列に設けて前記電力開閉用スイッチング素子の入力電圧と出力電圧とを略同一電圧でターンオンさせる補助コンデンサと、前記第１の出力制御信号及び前記第２の出力制御信号によって前記電力開閉用スイッチング素子を駆動すると共にこの各駆動時間の最大値を前記インバータ駆動回路の最大パルス幅よりも前記補助コンデンサが相当に放電する補助コンデンサ放電時間だけ短い時間に制限する電力開閉用駆動回路と、前記高周波交流電圧を負荷に適した電圧に変換する変圧器と、前記変換した高周波交流電圧を負荷に応じた出力に変換する出力変換回路と、を具備したことを特徴とするインバータ電源装置
である。

In order to solve the above-described problems, a first invention is a DC power supply circuit that outputs a DC voltage, a first switching element, a fourth switching element and a second switching element that are opposed to the first switching element. And an inverter circuit for converting the DC voltage into a high-frequency AC voltage, and a load voltage or current and a predetermined output setting signal are errors. An error amplification circuit that amplifies and outputs a feedback control signal, and a first output control that performs pulse width modulation control in accordance with the feedback control signal and is a signal that is shifted from each other by a half cycle and has a dead time between both signals signal and the second pulse width modulation control circuit that outputs an output control signal, the first output control signal and the second output control signal An inverter drive circuit that always drives the inverter circuit in synchronization with a maximum pulse width, and a power switching switching element that is provided between the DC power supply circuit and the inverter circuit to supply an output from the DC power supply circuit; An auxiliary capacitor provided in parallel on the input side of the inverter circuit to turn on the input voltage and the output voltage of the switching element for power switching at substantially the same voltage; the first output control signal and the second output control signal; Driving the power switching element with the power switching and limiting the maximum value of each driving time to a time shorter than the maximum pulse width of the inverter driving circuit by the auxiliary capacitor discharging time for which the auxiliary capacitor discharges considerably. A drive circuit, a transformer for converting the high-frequency AC voltage into a voltage suitable for a load, and the conversion An output conversion circuit for converting a high-frequency AC voltage to the output corresponding to the load has an inverter power supply apparatus characterized by comprising a.

第２の発明は、アーム短絡を防止する時間以上であり前記変圧器の漏れインダクタンスに溜まったエネルギーによって前記補助コンデンサを充電する回生電流が流れている時間以内であることを特徴とする請求項１記載のインバータ電源装置である。 According to a second aspect of the present invention, it is not less than the time for preventing an arm short circuit and within the time for which the regenerative current for charging the auxiliary capacitor is flowing by the energy accumulated in the leakage inductance of the transformer. It is an inverter power supply device of description.

第３の発明は、上記デッドタイム時間は、前記デッドタイム時間は、アーム短絡を防止する時間以上であり、前記変圧器の漏れインダクタンスに溜まったエネルギーによって前記補助コンデンサを充電する回生電流の通電が略終了する時間であることを特徴とする請求項１記載のインバータ電源装置である。 According to a third aspect of the present invention, the dead time is equal to or longer than a time for preventing an arm short circuit, and a regenerative current is charged to charge the auxiliary capacitor with energy accumulated in a leakage inductance of the transformer. 2. The inverter power supply device according to claim 1, wherein the inverter power supply device is substantially finished.

第１の発明によれば、２組の相対向する１対のスイッチング素子がブリッジ接続されたインバータ回路において、上記インバータ回路を常に最大パルス幅で駆動させ、電力開閉用スイッチング素子のパルス幅をフィードバック制御信号に応じて制御し直流電源回路からの出力を供給するために、上記インバータ回路と電力開閉用スイッチング素子との導通及び遮断するタイミングが非常に簡単になる。更に補助コンデンサが相当に放電された後に上記インバータ回路の最大パルス幅が終了するのでターンオフ時の損失も発生しない。 According to the first invention, in an inverter circuit in which two pairs of opposing switching elements are bridge-connected, the inverter circuit is always driven with the maximum pulse width, and the pulse width of the power switching element is fed back. Since the control is performed in accordance with the control signal and the output from the DC power supply circuit is supplied, the timing at which the inverter circuit and the power switching switching element are turned on and off is very simple. Furthermore, since the maximum pulse width of the inverter circuit ends after the auxiliary capacitor has been discharged considerably, no loss occurs at turn-off.

第２の発明によれば、インバータ回路に使用されているＩＧＢＴ又はＭＯＳＦＥＴでは出力端子の寄生容量が大きいために上記インバータ回路がターンオンしたときにコレクタ・エミッタ間に電圧が発生し、このコレクタ・エミッタ電圧とコレクタ電流との積によってターンオン損失が発生する。しかし、本発明ではアーム短絡を防止する時間以上のデッドタイム時間を設け、この期間中に変圧器の漏れインダクタンスに溜まったエネルギーによって上記補助コンデンサを充電する回生電流が流れ、この回生電流が流れているときは上記インバータ回路の所定のスイッチング素子は短絡状態にある。上記アーム短絡を防止する時間が経過し上記インバータ回路の所定のスイッチング素子が短絡状態にあるときにターンオンを行うと、コレクタ・エミッタ間の電圧が略零となりターンオン損失が発生しない。 According to the second invention, since the IGBT or MOSFET used in the inverter circuit has a large parasitic capacitance at the output terminal, a voltage is generated between the collector and the emitter when the inverter circuit is turned on. A turn-on loss is generated by the product of the voltage and the collector current. However, in the present invention, a dead time time longer than the time for preventing the arm short circuit is provided, and during this period, the regenerative current for charging the auxiliary capacitor flows by the energy accumulated in the leakage inductance of the transformer, and this regenerative current flows. When the predetermined switching element of the inverter circuit is in a short circuit state. If the turn-on is performed when the time for preventing the arm short circuit has elapsed and the predetermined switching element of the inverter circuit is in the short-circuited state, the voltage between the collector and the emitter becomes substantially zero and no turn-on loss occurs.

第３の発明によれば、変圧器の漏れインダクタンスに溜まったエネルギーによって補助コンデンサを充電する回生電流が終了する略終了時に上記インバータ回路をターンオンさせると、上記インバータ回路のターンオン損失は発生しない。更に上記補助コンデンサの電圧が相当に充電されているので電力開閉用スイッチング素子は入力電圧と出力電圧とを略同一電圧でターンオンすることができ上記電力開閉用スイッチング素子のターンオン損失も発生しない。 According to the third aspect of the invention, when the inverter circuit is turned on at substantially the end when the regenerative current for charging the auxiliary capacitor is completed by the energy accumulated in the leakage inductance of the transformer, the turn-on loss of the inverter circuit does not occur. Further, since the voltage of the auxiliary capacitor is considerably charged, the switching element for power switching can be turned on at substantially the same voltage as the input voltage and the output voltage, and the turn-on loss of the switching element for power switching does not occur.

［実施の形態１］
本発明の実施の形態について、図面を参照して説明する。図１は本発明のインバータ電源装置の代表的な例であるスイッチング・レギュレータの電気接続図である。同図を用いて本発明の動作について説明する。 [Embodiment 1]
Embodiments of the present invention will be described with reference to the drawings. FIG. 1 is an electrical connection diagram of a switching regulator which is a typical example of an inverter power supply device of the present invention. The operation of the present invention will be described with reference to FIG.

出力変換回路は、１次側の高周波交流電圧を負荷に適した電圧に変換する変換器と上記高周波交流電圧を整流して直流電圧に変換する二次整流回路ＤＲ２と、上記直流電圧を整流及び平滑してリップル成分を減衰させて負荷に供給する直流リアクトルＤＣＬ及び２次平滑コンデンサＣ３とで形成されている。 The output conversion circuit includes a converter that converts a high-frequency AC voltage on the primary side into a voltage suitable for a load, a secondary rectifier circuit DR2 that rectifies the high-frequency AC voltage and converts it to a DC voltage, and rectifies and converts the DC voltage. It is formed of a DC reactor DCL and a secondary smoothing capacitor C3 that are smoothed to attenuate the ripple component and supply the load to the load.

出力電圧検出回路ＶＤは出力電圧を検出して出力電圧検出信号Ｖｄとして出力する。誤差増幅回路ＥＲは、出力電圧設定器ＶＲによって設定された出力電圧設定信号Ｖｒと上記出力電圧検出信号Ｖｄとを誤差増幅してフィードバック信号Ｅｒを出力する。 The output voltage detection circuit VD detects the output voltage and outputs it as an output voltage detection signal Vd. The error amplifier circuit ER amplifies the error between the output voltage setting signal Vr set by the output voltage setting device VR and the output voltage detection signal Vd, and outputs a feedback signal Er.

パルス幅変調制御回路ＳＣは、パルス周波数が一定でパルス幅を変調するパルス幅変調制御を行い、フィードバック信号Ｅｒの値に応じてパルス幅変調制御を行い互いに半周期ずれた信号でありかつ両信号間にデッドタイム時間を有する第１の出力制御信号Ｓｃ１及び第２の出力制御信号Ｓｃ２を出力する。 The pulse width modulation control circuit SC performs pulse width modulation control that modulates the pulse width at a constant pulse frequency, performs pulse width modulation control according to the value of the feedback signal Er, and is a signal that is shifted from each other by a half cycle, and both signals A first output control signal Sc1 and a second output control signal Sc2 having a dead time in between are output.

インバータ駆動回路ＭＲは、図２に示すように、第１の時限回路ＴＩ１、第２の時限回路ＴＩ２、第１のバッフア回路ＢＦ１、第２のバッフア回路ＢＦ２、第３のバッフア回路ＢＦ３及び第４のバッフア回路ＢＦ４によって形成され、第１の出力制御信号Ｓｃ１がオンになると上記第１の時限回路ＴＩ１は時限を設定し、上記インバータ回路を常に最大パルス幅で駆動するように第１のスイッチング素子駆動信号Ｔｒ１及び第４のスイッチング素子駆動信号Ｔｒ４のパルス幅を設定し、第２の出力制御信号Ｓｃ２がオンになると上記第２の時限回路ＴＩ２は時限を設定し、上記インバータ回路を常に最大パルス幅で駆動するように第２のスイッチング素子駆動信号Ｔｒ２及び第３のスイッチング素子駆動信号Ｔｒ３のパルス幅を設定する。 As shown in FIG. 2, the inverter drive circuit MR includes a first time-limit circuit TI1, a second time-limit circuit TI2, a first buffer circuit BF1, a second buffer circuit BF2, a third buffer circuit BF3, and a fourth buffer circuit BF3. When the first output control signal Sc1 is turned on, the first time limit circuit TI1 sets a time limit, and the first switching element is always driven with the maximum pulse width. When the pulse widths of the drive signal Tr1 and the fourth switching element drive signal Tr4 are set and the second output control signal Sc2 is turned on, the second time limit circuit TI2 sets the time limit, and the inverter circuit is always set to the maximum pulse. The pulse widths of the second switching element drive signal Tr2 and the third switching element drive signal Tr3 are set so as to drive with a width.

電力開閉用駆動回路ＣＷは、図３に示す、第１のオア回路ＯＲ１、第３の時限回路Ｔ３及びアンド回路ＡＮＤによって形成され、第１の出力制御Ｓｃ１及び第２の出力制御信号Ｓｃ２に応じて予め定めた時限Ｔｂ経過した後に電力開閉用スイッチング素子ＴＲ５を駆動すると共にこの駆動時間の最大値を上記インバータ駆動回路ＭＲの最大パルス幅よりも上記補助コンデンサＣ２が相当に放電する補助コンデンサ放電時間Ｔａだけ短い時間に制限された電力開閉用駆動信号Ｃｗを出力する。 The power switching drive circuit CW is formed by the first OR circuit OR1, the third time limit circuit T3, and the AND circuit AND shown in FIG. 3, and corresponds to the first output control Sc1 and the second output control signal Sc2. After the predetermined time period Tb elapses, the power switching switching element TR5 is driven, and the auxiliary capacitor C2 discharges the maximum value of the driving time considerably than the maximum pulse width of the inverter drive circuit MR. A power switching drive signal Cw limited to a short time by Ta is output.

図４は、図１に示す本発明の電源装置の動作を説明する波形タイミング図であり、同図（Ａ）の波形は第１の出力制御信号Ｓｃ１を示し、同図（Ｂ）の波形は第２の出力制御信号Ｓｃ２を示す。同図（Ｃ）の波形は第１のスイッチング素子駆動信号Ｔｒ１を示し、同図（Ｄ）の波形は第２のスイッチング素子駆動信号Ｔｒ２を示す。同図（Ｅ）の波形は電力開閉用駆動信号Ｃｗを示し、同図（Ｆ）の波形は補助コンデンサＣ２の端子電圧Ｖｃ２を示し、同図（Ｇ）の波形は第１のスイッチング素子ＴＲ１のコレクタ・エミッタ間電圧Ｖ１を示し、同図（Ｈ）の波形は第１のスイッチング素子ＴＲ１のコレクタ電流Ｉｃ１を示す。同図（Ｉ）の波形は第２のスイッチング素子ＴＲ２のコレクタ・エミッタ間電圧Ｖ２を示し、同図（Ｊ）の波形は第２のスイッチング素子ＴＲ２のコレクタ電流Ｉｃ２を示す。同図４（Ｋ）の波形は電力開閉用スイッチング素子ＴＲ５のコレクタ・エミッタ間電圧Ｖ５を示し、同図（Ｌ）の波形は電力開閉用スイッチング素子ＴＲ５のコレクタ電流Ｉｃ５を示す。 FIG. 4 is a waveform timing diagram for explaining the operation of the power supply device of the present invention shown in FIG. 1. The waveform in FIG. 4A shows the first output control signal Sc1, and the waveform in FIG. A second output control signal Sc2 is shown. The waveform in FIG. 5C shows the first switching element drive signal Tr1, and the waveform in FIG. 4D shows the second switching element drive signal Tr2. The waveform in FIG. 5E shows the power switching drive signal Cw, the waveform in FIG. 4F shows the terminal voltage Vc2 of the auxiliary capacitor C2, and the waveform in FIG. 4G shows the waveform of the first switching element TR1. The collector-emitter voltage V1 is shown, and the waveform in FIG. 5H shows the collector current Ic1 of the first switching element TR1. The waveform in FIG. 10I shows the collector-emitter voltage V2 of the second switching element TR2, and the waveform in FIG. 10J shows the collector current Ic2 of the second switching element TR2. 4K shows the collector-emitter voltage V5 of the power switching switching element TR5, and the waveform of FIG. 4L shows the collector current Ic5 of the power switching switching element TR5.

以下、図４の波形タイミング図を用いて動作について説明する。起動信号Ｔｓが入力されるとパルス幅変調制御回路ＳＣは、フィードバック信号Ｅｒの値に応じて定まる図４（Ａ）に示す第１のパルス幅Ｔ１の第１の出力制御信号Ｓｃ１及び同図（Ｂ）に示す第２のパルス幅Ｔ２の第２の出力制御信号Ｓｃ２を出力する。時刻ｔ＝ｔ１において、第１の出力制御信号Ｓｃ１がインバータ駆動回路ＭＲに入力されると、同図（Ｃ）に示す第１のスイッチング素子駆動信号Ｔｒ１の第３のパルス幅Ｔ３及び（図示省略の）第４のスイッチング素子駆動信号Ｔｒ４の第３のパルス幅Ｔ３を最大パルス幅にして出力し、第１のスイッチング素子ＴＲ１及び第４のスイッチング素子ＴＲ４を導通させる。また、第１の出力制御信号Ｓｃ１がオンになり所定の時限Ｔｂが経過した時刻ｔ＝ｔ１１において、同図（Ｅ）に示す電力開閉用駆動信号Ｃｗがオンとなり、上記電力開閉用スイッチング素子ＴＲ５を導通する。この時点では既に主変圧器ＩＮＴの漏れインダクタンスに溜まったエネルギーでによって補助コンデンサＣ２の端子間には所定の電圧が充電されているので、電力開閉用スイッチング素子ＴＲ５は入力電圧と出力電圧とを略同一電圧でターンオンできターンオン損失が発生しなくなる。 The operation will be described below with reference to the waveform timing chart of FIG. When the activation signal Ts is input, the pulse width modulation control circuit SC determines the first output control signal Sc1 having the first pulse width T1 shown in FIG. 4A, which is determined according to the value of the feedback signal Er, and FIG. The second output control signal Sc2 having the second pulse width T2 shown in B) is output. When the first output control signal Sc1 is input to the inverter drive circuit MR at time t = t1, the third pulse width T3 of the first switching element drive signal Tr1 shown in FIG. The fourth switching element drive signal Tr4 is output with the third pulse width T3 set to the maximum pulse width, and the first switching element TR1 and the fourth switching element TR4 are made conductive. Further, at time t = t11 when the first output control signal Sc1 is turned on and a predetermined time period Tb has elapsed, the power switching drive signal Cw shown in FIG. 5E is turned on, and the power switching switching element TR5 is turned on. Is conducted. At this time, since the predetermined voltage is charged between the terminals of the auxiliary capacitor C2 by the energy already accumulated in the leakage inductance of the main transformer INT, the switching element TR5 for power switching substantially reduces the input voltage and the output voltage. It can be turned on at the same voltage and no turn-on loss occurs.

図４（Ａ）に示す時刻ｔ＝ｔ２において、第１の出力制御信号Ｓｃ１の第１のパルス幅Ｔ１が電力開閉用駆動信号Ｃｗの最大パルス幅Ｔ７より短いとき、上記第１の出力制御信号Ｓｃ１がオフになると電力開閉用駆動回路ＣＷの電力開閉用駆動信号Ｃｗもオフになる。このとき、電力開閉用スイッチング素子ＴＲ５の第５のパルス幅Ｔ５の期間中において飽和損失が発生する。続いて、上記電力開閉用スイッチング素子ＴＲ５が遮断すると直流電源回路からの出力の供給が停止する。このとき補助コンデンサＣ２の端子電圧は充電されており、上記電力開閉用スイッチング素子ＴＲ５を遮断しても入力電圧と出力電圧とを略同一電圧でターンオフされてターンオフ損失は発生しない。 At time t = t2 shown in FIG. 4A, when the first pulse width T1 of the first output control signal Sc1 is shorter than the maximum pulse width T7 of the power switching drive signal Cw, the first output control signal When Sc1 is turned off, the power switching drive signal Cw of the power switching drive circuit CW is also turned off. At this time, a saturation loss occurs during the fifth pulse width T5 of the power switching switching element TR5. Subsequently, when the power switching switching element TR5 is cut off, the supply of output from the DC power supply circuit is stopped. At this time, the terminal voltage of the auxiliary capacitor C2 is charged, and even if the power switching switching element TR5 is cut off, the input voltage and the output voltage are turned off at substantially the same voltage, and no turn-off loss occurs.

補助コンデンサＣ２は、時刻ｔ＝ｔ２において電力開閉用スイッチング素子ＴＲ５が遮断すると放電を開始し、補助コンデンサ放電時間Ｔａが経過した時刻ｔ３の時点では上記補助コンデンサＣ２の端子電圧Ｖｃ２が略零になっている。続いて、時刻ｔ＝ｔ２〜ｔ３において、第１のスイッチング素子ＴＲ１及び第４のスイッチング素子ＴＲ４は導通し続け、変圧器ＩＮＴ、第２の逆導通ダイオードＤ２、第１のスイッチング素子ＴＲ１及び変圧器ＩＮＴ並びに変圧器ＩＮＴ、第４のスイッチング素子ＴＲ４、第３の逆導通ダイオードＤ３、変圧器ＩＮＴの二つの経路で循環電流が流れ、図４（Ｈ）に示す様にコレクタ電流Ｉｃ１は略１／２に減少する。 The auxiliary capacitor C2 starts discharging when the power switching element TR5 is cut off at time t = t2, and the terminal voltage Vc2 of the auxiliary capacitor C2 becomes substantially zero at time t3 when the auxiliary capacitor discharge time Ta has elapsed. ing. Subsequently, at time t = t2 to t3, the first switching element TR1 and the fourth switching element TR4 continue to conduct, and the transformer INT, the second reverse conducting diode D2, the first switching element TR1 and the transformer Circulating current flows through two paths of INT, transformer INT, fourth switching element TR4, third reverse conducting diode D3, and transformer INT. As shown in FIG. 4 (H), collector current Ic1 is approximately 1 / Decrease to 2.

時刻ｔ＝ｔ３において、第１のスイッチング素子駆動信号Ｔｒ１及び第４のスイッチング素子駆動信号Ｔｒ４の第３のパルス幅Ｔ３が終了すると第１のスイッチング素子ＴＲ１及び第４のスイッチング素子ＴＲ４が遮断するが、このとき、図４（F）に示す補助コンデンサＣ２の端子電圧Ｖｃ２が既に零電圧になっているので、零電圧でターンオフが可能となりターンオフ損失は発生しない。 At time t = t3, when the third pulse width T3 of the first switching element drive signal Tr1 and the fourth switching element drive signal Tr4 ends, the first switching element TR1 and the fourth switching element TR4 are cut off. At this time, since the terminal voltage Vc2 of the auxiliary capacitor C2 shown in FIG. 4 (F) has already become zero voltage, turn-off is possible with zero voltage and no turn-off loss occurs.

時刻ｔ＝ｔ３〜ｔ４の期間は、アーム短絡を防止する時間以上のデッドタイム時間Ｔｄであり、変圧器ＩＮＴの漏れインダクタンスに溜まったエネルギーによって補助コンデンサＣ２の端子間に所定の電圧を充電する充電時間でもある。このとき、上記変圧器ＩＮＴ、第２の逆導通ダイオードＤ２、補助コンデンサＣ２及び第３の逆導通ダイオードＤ３の経路で図４（Ｊ）に負の電流が回生する。この負の電流が回生している期間は第２のスイッチング素子ＴＲ２及び第３のスイッチング素子ＴＲ３は短絡状態にあり、この短絡が継続されている時刻ｔ＝ｔ４において、上記第２のスイッチング素子ＴＲ２及び第３のスイッチング素子ＴＲ３を遮断から導通すると同図（Ｉ）に示すコレクタ・エミッタ間に電圧が発生せず、略零電圧でターンオンが可能となりターンオン損失が発生しなくなる。更に、ターンオン時に電圧が発生しなくなると電磁ノイズも減少する。 The period from time t = t3 to t4 is a dead time Td that is equal to or longer than the time for preventing the arm short circuit, and charging is performed by charging a predetermined voltage between the terminals of the auxiliary capacitor C2 by the energy accumulated in the leakage inductance of the transformer INT. It's also time. At this time, a negative current is regenerated in FIG. 4J through the path of the transformer INT, the second reverse conducting diode D2, the auxiliary capacitor C2, and the third reverse conducting diode D3. During the period in which the negative current is regenerated, the second switching element TR2 and the third switching element TR3 are in a short circuit state, and at the time t = t4 when the short circuit is continued, the second switching element TR2 When the third switching element TR3 is turned on from the cut-off, no voltage is generated between the collector and the emitter shown in (I) of the same figure, and it is possible to turn on at substantially zero voltage and no turn-on loss occurs. Furthermore, when no voltage is generated at turn-on, electromagnetic noise is reduced.

第２の出力制御信号Ｓｃ２がオンになり所定の時限Ｔｂが経過した時刻ｔ＝ｔ４１において、同図（Ｅ）に示す電力開閉用駆動信号Ｃｗがオンとなり上記電力開閉用スイッチング素子ＴＲ５を導通する。この時点では既に主変圧器ＩＮＴの漏れインダクタンスに溜まったエネルギーによって補助コンデンサＣ２の端子間には所定の電圧が充電されているので、電力開閉用スイッチング素子ＴＲ５は入力電圧と出力電圧とを略同一電圧でターンオンできターンオン損失が発生しなくなる。 At time t = t41 when the second output control signal Sc2 is turned on and a predetermined time period Tb has elapsed, the power switching drive signal Cw shown in FIG. 5E is turned on and the power switching switching element TR5 is turned on. . At this time, since a predetermined voltage is charged between the terminals of the auxiliary capacitor C2 by the energy already stored in the leakage inductance of the main transformer INT, the power switching element TR5 has substantially the same input voltage and output voltage. It can be turned on by voltage and no turn-on loss occurs.

時刻ｔ＝ｔ５において、第２の出力制御信号Ｓｃ２の第２のパルス幅Ｔ２が電力開閉用駆動信号Ｃｗの最大パルス幅Ｔ８より短いとき、上記第２の出力制御信号Ｓｃ２がオフになると電力開閉用駆動回路ＣＷの電力開閉用駆動信号Ｃｗもオフになる。このとき、電力開閉用スイッチング素子ＴＲ５は第６のパルス幅Ｔ６の期間中において飽和損失が発生する。続いて、上記電力開閉用スイッチング素子ＴＲ５が遮断すると直流電源回路からの出力の供給が停止する。このとき補助コンデンサＣ２の端子電圧は充電されており、上記電力開閉用スイッチング素子ＴＲ５を遮断しても入力電圧と出力電圧とを略同一電圧でターンオフされてターンオフ損失は発生しない。 At time t = t5, when the second pulse width T2 of the second output control signal Sc2 is shorter than the maximum pulse width T8 of the power switching drive signal Cw, the power switching is performed when the second output control signal Sc2 is turned off. The power switching drive signal Cw of the drive circuit CW is also turned off. At this time, saturation loss occurs in the power switching switching element TR5 during the period of the sixth pulse width T6. Subsequently, when the power switching switching element TR5 is cut off, the supply of output from the DC power supply circuit is stopped. At this time, the terminal voltage of the auxiliary capacitor C2 is charged, and even if the power switching switching element TR5 is cut off, the input voltage and the output voltage are turned off at substantially the same voltage, and no turn-off loss occurs.

補助コンデンサＣ２は、時刻ｔ＝ｔ５において電力開閉用スイッチング素子ＴＲ５が遮断すると放電を開始し、補助コンデンサ放電時間Ｔａが経過した時刻ｔ６の時点では上記補助コンデンサＣ２の端子電圧Ｖｃ２が略零になっている。続いて、時刻ｔ＝ｔ５〜ｔ６において、第２のスイッチング素子ＴＲ２及び第３のスイッチング素子ＴＲ３は導通し続け、変圧器ＩＮＴ、第１の逆導通ダイオードＤ１、第２のスイッチング素子ＴＲ２、変圧器ＩＮＴ及び変圧器ＩＮＴ、第３のスイッチング素子ＴＲ３、第４の逆導通ダイオードＤ４、変圧器ＩＮＴの二つの経路で循環電流が流れ、図４（Ｊ）に示す様にコレクタ電流Ｉｃ２は略１／２に減少する。 The auxiliary capacitor C2 starts discharging when the power switching element TR5 is cut off at time t = t5, and the terminal voltage Vc2 of the auxiliary capacitor C2 becomes substantially zero at time t6 when the auxiliary capacitor discharging time Ta has elapsed. ing. Subsequently, at time t = t5 to t6, the second switching element TR2 and the third switching element TR3 continue to conduct, and the transformer INT, the first reverse conducting diode D1, the second switching element TR2, the transformer Circulating current flows through two paths of INT and transformer INT, third switching element TR3, fourth reverse conducting diode D4, and transformer INT. As shown in FIG. 4 (J), collector current Ic2 is approximately 1 / Decrease to 2.

時刻ｔ＝ｔ６において、第２のスイッチング素子駆動信号Ｔｒ２及び第３のスイッチング素子駆動信号Ｔｒ３の第４のパルス幅Ｔ４が終了すると第２のスイッチング素子ＴＲ２及び第３のスイッチング素子ＴＲ３が遮断するが、このとき、図４（F）に示す補助コンデンサＣ２の端子電圧Ｖｃ２が既に略電圧になっているので零電圧でターンオフか可能となりターンオフ損失が発生しない。 At time t = t6, when the fourth pulse width T4 of the second switching element drive signal Tr2 and the third switching element drive signal Tr3 ends, the second switching element TR2 and the third switching element TR3 are cut off. At this time, since the terminal voltage Vc2 of the auxiliary capacitor C2 shown in FIG. 4 (F) is already substantially voltage, it can be turned off at zero voltage and no turn-off loss occurs.

時刻ｔ＝ｔ６〜ｔ７の期間は、アーム短絡を防止する時間以上のデッドタイム時間Ｔｄであり、上記変圧器ＩＮＴの漏れインダクタンスに溜まったエネルギーによって補助コンデンサＣ２の端子間に所定電圧を充電する充電時間でもある。このとき、変圧器ＩＮＴ、第１の逆導通ダイオードＤ１、補助コンデンサＣ２及び第４の逆導通ダイオードＤ４の経路で図４（Ｈ）に負の電流が回生する。この負の電流が回生している期間は第１のスイッチング素子ＴＲ１及び第４のスイッチング素子ＴＲ４は短絡状態にあり、この短絡が継続されている時刻ｔ＝ｔ７において、上記第１のスイッチング素子ＴＲ１及び第４のスイッチング素子ＴＲ４を遮断から導通すると同図（Ｉ）に示すコレクタ・エミッタ間に電圧が発生せず、略零電圧でターンオンが可能となりターンオン損失が発生しなくなる。更に、ターンオン時に電圧が発生しなくなると電磁ノイズも減少する。 The period from time t = t6 to t7 is a dead time Td that is equal to or longer than the time for preventing the arm short circuit, and charging is performed by charging a predetermined voltage between the terminals of the auxiliary capacitor C2 by the energy accumulated in the leakage inductance of the transformer INT. It's also time. At this time, a negative current is regenerated in FIG. 4H through the path of the transformer INT, the first reverse conducting diode D1, the auxiliary capacitor C2, and the fourth reverse conducting diode D4. During the period in which the negative current is regenerated, the first switching element TR1 and the fourth switching element TR4 are in a short-circuited state, and at the time t = t7 when the short-circuit is continued, the first switching element TR1. When the fourth switching element TR4 is turned on from the cut-off, no voltage is generated between the collector and the emitter shown in (I) of the same figure, and it is possible to turn on at substantially zero voltage and no turn-on loss occurs. Furthermore, when no voltage is generated at turn-on, electromagnetic noise is reduced.

［実施の形態２］
図５は、実施の形態２に使用するインバータ駆動回路の詳細図であり、図１に示す本発明の実施の形態１のインバータ電源装置の電気接続図と同一符号は、同一動作を行うので説明は省略して相違する動作について説明する。 [Embodiment 2]
FIG. 5 is a detailed diagram of the inverter drive circuit used in the second embodiment. The same reference numerals as those in the electrical connection diagram of the inverter power supply apparatus according to the first embodiment of the present invention shown in FIG. A description will be given of different operations by omitting.

図５に示すデッドタイム対応インバータ駆動回路ＭＲＤは、第１の時限回路ＴＩ１、第２の時限回路ＴＩ２、デッドタイム時限回路ＤＴ、第２のオア回路ＯＲ２、第３のオア回路ＯＲ３、第１のバッフア回路ＢＦ１、第２のバッフア回路ＢＦ２、第３のバッフア回路ＢＦ３及び第４のバッフア回路ＢＦ４によって形成され、第１の出力制御信号Ｓｃ１がオンになると上記第１の時限回路ＴＩ１は時限を設定し、上記インバータ回路を常に最大パルス幅で駆動するように第１の時限信号Ｔｉ１を設定し、上記デッドタイム時限回路ＤＴはアーム短絡を防止する時間以上であり、上記補助コンデンサを充電する回生電流が流れる予め定めた時限を設定し、上記第１の時限信号Ｔｉ１がオフになると動作開始し、デッドタイム時限信号ＤｔをＬｏｗレベルにして出力する。上記第３のオア回路ＯＲ３は、上記第１の時限信号Ｔｉ１と上記デッドタイム時限信号Ｄｔとのオア論理を取って第１のスイッチング素子駆動信号Ｔｒ１及び第４のスイッチング素子駆動信号Ｔｒ４として出力する。 The dead time corresponding inverter drive circuit MRD shown in FIG. 5 includes a first time circuit TI1, a second time circuit TI2, a dead time time circuit DT, a second OR circuit OR2, a third OR circuit OR3, Formed by the buffer circuit BF1, the second buffer circuit BF2, the third buffer circuit BF3, and the fourth buffer circuit BF4, the first time limit circuit TI1 sets the time limit when the first output control signal Sc1 is turned on. The first time limit signal Ti1 is set so that the inverter circuit is always driven with the maximum pulse width, and the dead time time limit circuit DT is longer than the time for preventing the arm short circuit, and the regenerative current for charging the auxiliary capacitor Is set in advance, and when the first time signal Ti1 is turned off, the operation starts and the dead time time signal Dt is set to Low. And outputs it to the bell. The third OR circuit OR3 takes the OR logic of the first time signal Ti1 and the dead time time signal Dt, and outputs it as the first switching element drive signal Tr1 and the fourth switching element drive signal Tr4. .

続いて、第２の出力制御信号Ｓｃ２がオンになると上記第２の時限回路ＴＩ２は時限を設定し、上記インバータ回路を常に最大パルス幅で駆動するように第２の時限信号Ｔｉ２を設定し、上記デッドタイム時限回路ＤＴは、上記第２の時限信号Ｔｉ２がオフになると動作開始してデッドタイム時限信号ＤｔをＬｏｗレベルにして出力する。上記第４のオア回路ＯＲ４は、上記第２の時限信号Ｔｉ２と上記デッドタイム時限信号Ｄｔとのオア論理を取って第２のスイッチング素子駆動信号Ｔｒ２及び第３のスイッチング素子駆動信号Ｔｒ３として出力する。 Subsequently, when the second output control signal Sc2 is turned on, the second time limit circuit TI2 sets a time limit, and the second time limit signal Ti2 is set so as to always drive the inverter circuit with the maximum pulse width. The dead time timing circuit DT starts operating when the second time signal Ti2 is turned off, and outputs the dead time time signal Dt at a low level. The fourth OR circuit OR4 takes the OR logic of the second time signal Ti2 and the dead time time signal Dt, and outputs it as the second switching element drive signal Tr2 and the third switching element drive signal Tr3. .

以下、動作について図４の波形タイミング図を用いて説明する。時刻ｔ＝ｔ１において、第１の出力制御信号Ｓｃ１がオンになると第１の時限回路ＴＩ１は動作を開始して、第１のスイッチング素子駆動信号Ｔｒ１及び第４のスイッチング素子駆動信号Ｔｒ４が最大パルス幅になる第１の時限信号Ｔｉ１をＨｉｇｈレベルにして出力する。続いて時刻ｔ＝ｔ３において、上記第１の時限回路ＴＩ１は動作を停止して第１の時限信号Ｔｉ１をＬｏｗレベルにする。上記デッドタイム時限回路ＤＴは、上記第１の時限信号Ｔｉ１がＬｏｗレベルになると動作を開始してアーム短絡を防止する時間以上であり、上記補助コンデンサを充電する回生電流が流れる時限のデッドタイム時限信号ＤｔをＬｏｗレベルにして出力する。上記第３のオア回路ＯＲ３は、上記第１の時限信号Ｔｉ１と上記デッドタイム時限信号Ｄｔとのオア論理を取って第１のスイッチング素子駆動信号Ｔｒ１及び第４のスイッチング素子駆動信号Ｔｒ４として出力する。このときデッドタイム時間Ｔｄは上記デッドタイム時限信号Ｄｔによって決定し、上記デッドタイム時限信号Ｄｔの時間を上記アーム短絡を防止する時限まで短く設定すると、図４（Ｄ）に示す第２のスイッチング素子駆動信号Ｔｒ２及び第３のスイッチング素子駆動信号Ｔｒ３は時刻ｔ＝ｔ４より前にオンする。 The operation will be described below with reference to the waveform timing chart of FIG. When the first output control signal Sc1 is turned on at time t = t1, the first time limit circuit TI1 starts to operate, and the first switching element drive signal Tr1 and the fourth switching element drive signal Tr4 are at the maximum pulse. The first time limit signal Ti1 having a width is set to a high level and output. Subsequently, at time t = t3, the first time limit circuit TI1 stops its operation and sets the first time limit signal Ti1 to the low level. The dead time time limit circuit DT is not less than a time for starting an operation and preventing an arm short circuit when the first time signal Ti1 becomes a low level, and a dead time time limit for a time when a regenerative current for charging the auxiliary capacitor flows. The signal Dt is set to Low level and output. The third OR circuit OR3 takes the OR logic of the first time signal Ti1 and the dead time time signal Dt, and outputs it as the first switching element drive signal Tr1 and the fourth switching element drive signal Tr4. . At this time, the dead time time Td is determined by the dead time time signal Dt, and if the time of the dead time time signal Dt is set to be short enough to prevent the arm short circuit, the second switching element shown in FIG. The drive signal Tr2 and the third switching element drive signal Tr3 are turned on before time t = t4.

時刻ｔ＝ｔ４において、第２の出力制御信号Ｓｃ２がオンになると第２の時限回路ＴＩ２は動作を開始して、第２のスイッチング素子駆動信号Ｔｒ２及び第３のスイッチング素子駆動信号Ｔｒ３が最大パルス幅になる第２の時限信号Ｔｉ２をＨｉｇｈレベルにして出力する。続いて時刻ｔ＝ｔ６において、上記第２の時限回路ＴＩ２は動作を停止して第２の時限信号Ｔｉ２をＬｏｗレベルにする。上記デッドタイム時限回路ＤＴは、上記第２の時限信号Ｔｉ２がＬｏｗレベルになると動作を開始してアーム短絡を防止する時間以上であり、上記補助コンデンサを充電する回生電流が流れるデッドタイム時限信号ＤｔをＬｏｗレベルにして出力する。上記第４のオア回路ＯＲ４は、上記第２の時限信号Ｔｉ２と上記デッドタイム時限信号Ｄｔとのオア論理を取って第２のスイッチング素子駆動信号Ｔｒ２及び第３のスイッチング素子駆動信号Ｔｒ３として出力する。このときデッドタイム時間ｔｄは上記デッドタイム時限信号Ｄｔによって決定し、上記デッドタイム時限信号Ｄｔの時間を上記アーム短絡を防止する時限まで短く設定すると、図４（Ｃ）に示す第１のスイッチング素子駆動信号Ｔｒ１及び第４のスイッチング素子駆動信号Ｔｒ４は時刻ｔ＝ｔ７より前にオンする。このとき、負の電流が回生し第１のスイッチング素子ＴＲ１及び第４のスイッチング素子ＴＲ４は短絡状態にあり短絡から導通する。 At time t = t4, when the second output control signal Sc2 is turned on, the second time limit circuit TI2 starts to operate, and the second switching element drive signal Tr2 and the third switching element drive signal Tr3 are at maximum pulses. The second time limit signal Ti2 having a width is set to a high level and output. Subsequently, at time t = t6, the second time limit circuit TI2 stops operating and sets the second time limit signal Ti2 to the low level. The dead time timing circuit DT starts operating when the second time signal Ti2 becomes low level, and is not less than a time for preventing an arm short circuit, and a dead time time signal Dt in which a regenerative current for charging the auxiliary capacitor flows. Is set to Low level and output. The fourth OR circuit OR4 takes the OR logic of the second time signal Ti2 and the dead time time signal Dt, and outputs it as the second switching element drive signal Tr2 and the third switching element drive signal Tr3. . At this time, the dead time td is determined by the dead time time signal Dt, and if the time of the dead time time signal Dt is set short to the time to prevent the arm short circuit, the first switching element shown in FIG. The drive signal Tr1 and the fourth switching element drive signal Tr4 are turned on before time t = t7. At this time, a negative current is regenerated and the first switching element TR1 and the fourth switching element TR4 are in a short-circuited state and are conducted from the short-circuit.

［実施の形態３］
実施の形態３は、図５に示すデッドタイム対応インバータ駆動回路ＭＲＤのデッドタイム時限回路ＤＴの時限を、アーム短絡を防止する時間以上であり、上記変圧器ＩＮＴの漏れインダクタンスに溜まったエネルギーによって上記補助コンデンサＣ２を充電する回生電流の通電が略終了する時間に設定するので、図４（Ｆ）に示す上記補助コンデンサＣ２の端子電圧が相当に充電され、上記第１のスイッチング素子ＴＲ１及び第４のスイッチング素子ＴＲ４並びに第２のスイッチング素子ＴＲ２及び第３のスイッチング素子ＴＲ３が短絡状態が終了する直前で導通する。 [Embodiment 3]
In the third embodiment, the dead time timing circuit DT of the dead time corresponding inverter drive circuit MRD shown in FIG. 5 is equal to or longer than the time for preventing the arm short circuit, and the energy accumulated in the leakage inductance of the transformer INT described above is used. Since the energization of the regenerative current for charging the auxiliary capacitor C2 is set to approximately the end time, the terminal voltage of the auxiliary capacitor C2 shown in FIG. 4F is considerably charged, and the first switching element TR1 and the fourth The switching element TR4, the second switching element TR2, and the third switching element TR3 become conductive immediately before the short-circuit state ends.

本発明の実施の形態１のインバータ電源装置の電気接続図である。It is an electrical connection figure of the inverter power supply device of Embodiment 1 of this invention. 図１に示すインバータ駆動回路の詳細図である。FIG. 2 is a detailed diagram of the inverter drive circuit shown in FIG. 1. 図１に示す電力開閉用駆動回路の詳細図である。FIG. 2 is a detailed diagram of a power switching drive circuit shown in FIG. 1. 本発明のインバータ電源装置の動作を説明する波形タイミング図である。It is a waveform timing diagram explaining operation | movement of the inverter power supply device of this invention. 実施の形態２及び形態３に使用するインバータ駆動回路の詳細図である。It is a detailed view of an inverter drive circuit used in the second and third embodiments. 従来技術のアーク加工用電源装置の電気接続図である。It is an electrical connection figure of the power supply apparatus for arc processing of a prior art. 従来技術の動作を説明する波形タイミング図である。It is a waveform timing diagram explaining operation | movement of a prior art.

符号の説明Explanation of symbols

ＡＮＤアンド回路
ＢＦ１第１のバッフア回路
ＢＦ２第２のバッフア回路
ＢＦ３第３のバッフア回路
ＢＦ４第４のバッフア回路
Ｃ１平滑コンデンサ
Ｃ２補助コンデンサ
Ｃ３２次平滑コンデンサ
ＣＲ電力開閉用駆動回路
ＣＷ電力開閉用駆動回路（駆動時間制限対応）
ＤＴデッドタイム時限回路
Ｄ１第１の逆導通ダイオード
Ｄ２第２の逆導通ダイオード
Ｄ３第３の逆導通ダイオード
Ｄ４第４の逆導通ダイオード
Ｄ５第５の逆導通ダイオード
ＤＣＬ直流リアクトル
ＤＲ１１次整流回路
ＤＲ２２次整流回路
ＥＲ誤差増幅回路
ＩＤ出力電流検出回路
ＩＲ出力電流設定回路
ＩＮＴ変圧器
ＭＲインバータ駆動回路（最大パルス幅対応）
ＭＲＤデッドタイム対応インバータ駆動回路
ＯＲ１第１のオア回路
ＯＲ２第２のオア回路
ＯＲ３第３のオア回路
ＯＲ４第４のオア回路
ＳＣパルス幅変調制御回路
ＳＲインバータ駆動回路
ＴＩ１第１の時限回路
ＴＩ２第２の時限回路
ＴＩ３第３の時限回路
ＴＳ起動スイッチ
ＴＲ１第１のスイッチング素子
ＴＲ２第２のスイッチング素子
ＴＲ３第３のスイッチング素子
ＴＲ４第４のスイッチング素子
ＴＲ５電力開閉用スイッチング素子
ＶＤ出力電圧検出回路
ＶＲ出力電圧設定回路
Ｃｗ電力開閉用駆動信号（駆動時間制限対応）
Ｄｔデッドタイム時限信号
Ｅｒフィードバック信号
Ｉｄ出力電流検出信号
Ｉｒ出力電流設定信号
Ｔｓ起動信号
Ｔｉ１第１の時限信号
Ｔｉ２第２の時限信号
Ｔｉ３第３の時限信号
Ｔｒ１第１のスイッチング素子駆動信号
Ｔｒ２第２のスイッチング素子駆動信号
ＴＲ３第３のスイッチング素子駆動信号
ＴＲ４第４のスイッチング素子駆動信号
Ｓｃ１第１の出力制御信号
Ｓｃ２第２の出力制御信号
Ｖｄ出力電圧検出信号
Ｖｒ出力電圧設定信号

AND AND circuit BF1 1st buffer circuit BF2 2nd buffer circuit BF3 3rd buffer circuit BF4 4th buffer circuit C1 Smoothing capacitor C2 Auxiliary capacitor C3 Secondary smoothing capacitor CR Power switching drive circuit CW Power switching drive circuit (Driving time limit support)
DT dead time timing circuit D1 first reverse conducting diode D2 second reverse conducting diode D3 third reverse conducting diode D4 fourth reverse conducting diode D5 fifth reverse conducting diode DCL DC reactor DR1 primary rectifier circuit DR2 2 Next rectifier circuit ER Error amplifier circuit ID Output current detection circuit IR Output current setting circuit INT Transformer MR Inverter drive circuit (corresponding to maximum pulse width)
MRD dead time corresponding inverter drive circuit OR1 first OR circuit OR2 second OR circuit OR3 third OR circuit OR4 fourth OR circuit SC pulse width modulation control circuit SR inverter drive circuit TI1 first time limit circuit TI2 second Time circuit TI3 3rd time circuit TS start switch TR1 1st switching element TR2 2nd switching element TR3 3rd switching element TR4 4th switching element TR5 switching element for power switching VD output voltage detection circuit VR output voltage Setting circuit Cw Power open / close drive signal (supports drive time limit)
Dt dead time time signal Er feedback signal Id output current detection signal Ir output current setting signal Ts start signal Ti1 first time signal Ti2 second time signal Ti3 third time signal Tr1 first switching element drive signal Tr2 second Switching element drive signal TR3 third switching element drive signal TR4 fourth switching element drive signal Sc1 first output control signal Sc2 second output control signal Vd output voltage detection signal Vr output voltage setting signal

Claims

直流電圧を出力する直流電源回路と第１のスイッチング素子と第１のスイッチング素子に相対向する第４のスイッチング素子と第２のスイッチング素子と第２のスイッチング素子に相対向する第３のスイッチング素子とからブリッジを形成し前記直流電圧を高周波交流電圧に変換するインバータ回路と、負荷の電圧又は電流と予め定めた出力設定信号とを誤差増幅してフィードバック制御信号を出力する誤差増幅回路と、前記フィードバック制御信号に応じてパルス幅変調制御を行い互いに半周期ずれた信号でありかつ両信号間にデッドタイム時間を有する第１の出力制御信号及び第２の出力制御信号を出力するパルス幅変調制御回路と、前記第１の出力制御信号及び前記第２の出力制御信号に同期して前記インバータ回路を常に最大パルス幅で駆動するインバータ駆動回路と、前記直流電源回路と前記インバータ回路との間に設けて前記直流電源回路からの出力を供給する電力開閉用スイッチング素子と、前記インバータ回路の入力側に並列に設けて前記電力開閉用スイッチング素子の入力電圧と出力電圧とを略同一電圧でターンオンさせる補助コンデンサと、前記第１の出力制御信号及び前記第２の出力制御信号によって前記電力開閉用スイッチング素子を駆動すると共にこの各駆動時間の最大値を前記インバータ駆動回路の最大パルス幅よりも前記補助コンデンサが相当に放電する補助コンデンサ放電時間だけ短い時間に制限する電力開閉用駆動回路と、前記高周波交流電圧を負荷に適した電圧に変換する変圧器と、前記変換した高周波交流電圧を負荷に応じた出力に変換する出力変換回路と、を具備したことを特徴とするインバータ電源装置。 DC power supply circuit for outputting DC voltage, first switching element, fourth switching element opposite to first switching element, second switching element, and third switching element opposite to second switching element An inverter circuit that converts the DC voltage into a high-frequency AC voltage, an error amplification circuit that amplifies the load voltage or current and a predetermined output setting signal to output a feedback control signal, and Pulse width modulation control that outputs a first output control signal and a second output control signal that are pulse-shift-modulated in accordance with the feedback control signal and that are shifted from each other by a half cycle and that have a dead time between both signals. circuit and is always maximum pulse the inverter circuit in synchronization with said first output control signal and the second output control signal An inverter drive circuit that is driven by the power supply, a switching element for power switching that is provided between the DC power supply circuit and the inverter circuit and supplies an output from the DC power supply circuit, and provided in parallel on the input side of the inverter circuit An auxiliary capacitor that turns on the input voltage and the output voltage of the power switching switching element at substantially the same voltage, and the power switching switching element is driven by the first output control signal and the second output control signal. A power switching driving circuit that limits the maximum value of each driving time to a time shorter than the maximum pulse width of the inverter driving circuit by the auxiliary capacitor discharging time, and the high frequency AC voltage as a load. Transformer that converts to a suitable voltage, and converts the converted high-frequency AC voltage to an output according to load Inverter power supply apparatus characterized by comprising and an output conversion circuit.

前記デッドタイム時間は、アーム短絡を防止する時間以上であり前記変圧器の漏れインダクタンスに溜まったエネルギーによって前記補助コンデンサを充電する回生電流が流れている時間以内であることを特徴とする請求項１記載のインバータ電源装置。 2. The dead time is equal to or longer than a time for preventing an arm short circuit and is within a time during which a regenerative current for charging the auxiliary capacitor is flowing due to energy accumulated in a leakage inductance of the transformer. The inverter power supply device described.

前記デッドタイム時間は、アーム短絡を防止する時間以上であり、前記変圧器の漏れインダクタンスに溜まったエネルギーによって前記補助コンデンサを充電する回生電流の通電が略終了する時間であることを特徴とする請求項１記載のインバータ電源装置。 The dead time is equal to or longer than a time for preventing an arm short circuit, and is a time for which energization of a regenerative current for charging the auxiliary capacitor with energy stored in a leakage inductance of the transformer is almost finished. The inverter power supply device according to Item 1.