JP4752281B2 - 抵抗素子内蔵プリント配線板 - Google Patents
抵抗素子内蔵プリント配線板 Download PDFInfo
- Publication number
- JP4752281B2 JP4752281B2 JP2005031355A JP2005031355A JP4752281B2 JP 4752281 B2 JP4752281 B2 JP 4752281B2 JP 2005031355 A JP2005031355 A JP 2005031355A JP 2005031355 A JP2005031355 A JP 2005031355A JP 4752281 B2 JP4752281 B2 JP 4752281B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- resistance
- printed wiring
- wiring board
- silver plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
このような受動素子の一つである抵抗素子も、プリント配線板に内蔵するためにはより小型のものが望まれている。プリント基板に内蔵される抵抗素子の種類としては一対の電極間に樹脂系の抵抗ペーストをスクリーン印刷等によって部分的に形成し、抵抗素子とする方法および一つの電極に抵抗値の高い金属被膜および無機系材料をめっきおよびスパッタリング等により形成する方法がある。前者の方が工程も少なく低コストで作製できるという利点がある。
この問題を解決すべく、図2に示すように、絶縁基板23上に設けた銅電極部22と抵抗ペーストからなる抵抗体21間に、電気接続性に優れた銀ペースト24を挟み、界面の接触抵抗を低下させた構造の抵抗素子22や、銅電極部22に銀めっき処理を施した抵抗素子が報告されている(例えば非特許文献1,特許文献1および特許文献2参照)。
しかし、上述の銀ペースト24上に抵抗ペーストを用いてスクリーン印刷により抵抗体21を形成しているため印刷条件の制御が難しく、銀ペースト24上に印刷した抵抗体21がかすれ、にじみ等の印刷不良が発生し易かった。このため、抵抗素子内蔵プリント配線板の製品間で抵抗値に大きなバラツキが生じる問題があった。
本発明の目的は、抵抗体のスクリーン印刷による抵抗値の作り込み精度に優れ、高温高湿試験においても抵抗値変動が小さく、さらに絶縁信頼性試験においてもエレクトロマイグレーションによるショート及び断線が発生しない抵抗素子内蔵プリント配線板を提供することである。
このように、抵抗素子の電極部が、置換銀めっきにより形成されているので、抵抗体と電極部界面における接触抵抗の増大に伴う抵抗値変動を抑制することが可能となった。
また、抵抗素子の電極部上に形成される置換型無電解銀めっきは、銀ペーストを電極部上に形成する場合と比較して、電極部分の厚みを薄くできるため、従来の様に抵抗ペースト印刷時におけるかすれ、にじみ等の印刷不良を軽減することが可能となった。
さらに、エレクトロマイグレーションを発生しやすい銀めっき被膜を抵抗ペーストで被覆している(図3参照)ためエレクトロマイグレーションによる断線またはショート等の不良を防ぐことが可能となった。
また、このように抵抗体を熱硬化性樹脂に導電性フィラーを分散させた抵抗材料を用いることで、一般に高温焼成が必要とされる抵抗体形成を、250℃以下の低い温度で焼成でき、耐熱性の低い有機基板上に抵抗素子形成が可能となった。
さらに、このように銀めっきは、厚みが0.3μm以上、1μm以下とすることにより、高温高湿試験(85℃、85%、1000h)においても、電極部と抵抗ペースト界面における接触抵抗の上昇が抑制され、抵抗値変動を極小にすることが可能となった。
請求項2に係わる発明は、絶縁層と銅配線層からなる多層プリント配線板の、前記配線層の少なくとも1層に一つ以上の抵抗素子を内蔵したプリント配線板において、前記抵抗素子は、前記銅配線層の一部を置換型無電解銀めっきにより被覆された電極部と、該電極部間に抵抗体を配置し、さらに前記銀めっきと銅配線の境界部を抵抗ペースト層で被覆した構造であり、前記銀めっきの厚みが0.3μm〜1μmであり、前記絶縁層がビルドアップ絶縁樹脂フィルムから形成され、前記抵抗体が熱硬化性樹脂に導電性フィラーを分散させた抵抗材料により形成されていることを特徴とする抵抗素子内蔵プリント配線板である。
請求項3に係る発明は、前記抵抗体ペースト層は、電極間に形成される抵抗体と連続していることを特徴とする請求項1又は2に記載の抵抗素子内蔵プリント配線板である。
このように抵抗体ペースト層が、銀めっき形成領域の境界部に対して新たに抵抗ペースト形成パターンを作製する必要がなく、さらに銀めっき被膜が露出していないため、抵抗素子形成後、さらに上層積層工程迄の工程滞留時間中に銀めっき被膜が酸化することによる抵抗値変動を抑制することが可能となった。
請求項4に係わる発明は、前記抵抗体は、抵抗材料を最高到達温度が180℃以上となるような温度条件下で硬化させたことを特徴とする請求項1〜3のいずれか一項に記載の抵抗素子内蔵プリント配線板である。
このように抵抗材料を最高到達温度が180℃以上となるような温度条件下、すなわち、一般的な多層プリント配線板用絶縁材料の硬化温度以上で抵抗材料を硬化させることにより、抵抗素子の内蔵前後での抵抗値変化を少なくすることが可能となった。
請求項5に係わる発明は、前記抵抗体は、抵抗材料を最高到達温度が180℃以上となるような温度条件下で硬化させたことを特徴とする請求項1〜3のいずれか一項に記載の抵抗素子内蔵プリント配線板である。
このように内蔵する抵抗素子上への絶縁層形成工程における熱履歴が抵抗素子焼成温度より低温にすることで、内蔵前後の抵抗値変動を抑制することが可能となった。
また、銀めっき被膜形成領域を抵抗ペーストにより被覆しているため、銀めっき被膜のイオンマイグレーションが抑制可能となり、また銅配線層上のめっき形成領域境界部が、抵抗ペーストにより被覆されているため、上層積層工程前に実施する配線層粗化工程に置いて局部電池作用に伴う銅配線部の断線を抑制することが可能となった。
図3(a)は、本発明の抵抗素子内蔵プリント配線板における抵抗素子構成を断面で示した断面説明図である。
図3(b)は、本発明の抵抗素子内蔵プリント配線板における抵抗素子構成の平面図である。
つまり、抵抗素子電極部34の表面が銀めっき皮膜32により被覆されているため、銅電極部表面が酸化することによる接触抵抗増加により抵抗値変動を抑制でき、さらに銀めっき被膜が、抵抗ペースト層により被覆されているため、抵抗素子形成後の積層前処理として導体層の表面粗化処理等において、銀めっき被膜が形成されている導体層(銅)境界部において局部電池作用による導体層の断線を防止することができる。
また、導体層全面に銀めっき皮膜を形成する方法と比較してめっき面積が少ないため、エレクトロマイグレーションによるショート不良を低減することが可能となり、銀めっきコストを抑えることもできる。
この置換型無電解銀めっき被膜の厚みは0.3μm以上、0.5μm以下であることが好ましい。これは銀めっき被膜の厚みが0.3μmに達しないと抵抗体と銅電極間の接触抵抗を十分に下げることができなくなり、また、0.5μmを超えると接触抵抗を下げる効果にほとんど差が無くなるためである。
ここで、前記熱硬化性樹脂としては、エポキシ樹脂、フェノール樹脂、メラミン樹脂、ポリイミド樹脂等の熱硬化性樹脂、およびこれらを変性した樹脂、またはこれら樹脂と熱可塑性樹脂の混合物等を用いることができる。中でも基材との密着性、耐薬品性、コストの点からエポキシ樹脂を用いることが好ましい。
また、導電性フィラーとしては、ケッチェレンブラック、アセチレンブラック、グラファイト、活性炭素等安価なカーボンを用いることが好ましい。導電性フィラー以外にシリカ等無機フィラーが加えてあっても良い。市販のカーボンペーストをそのまま使用することもできる。
また、一般にエポキシ樹脂等の熱硬化性樹脂は硬化温度が高くなるほど架橋密度が高くなる傾向があり、例えば一度硬化させた抵抗体をさらに高い温度で加熱すると熱硬化性樹脂の硬化が進行し、抵抗値が下がる傾向にある。
従って抵抗素子の内蔵前後での抵抗値変化を少なくするには、絶縁樹脂のプレス・ラミネート・硬化等における最高到達温度は抵抗材料の硬化時における最高到達温度より低いことが好ましい。
なお、各実施例及び比較例で製造した抵抗素子を内蔵した受動素子内蔵プリント配線板について、抵抗値測定、高温高湿試験、サーマルサイクル試験(TCT)を行い、内蔵されている受動素子の特性について評価を行った。
<抵抗値測定>
各実施例および比較例で製造した抵抗素子の設計値が100Ωである素子100個について、デジタルマルチメーターにて抵抗値測定を行い、平均抵抗値、標準偏差(σ)、3σの値を算出し抵抗値のバラツキを評価した。
<高温高湿試験>
各実施例および比較例で製造した受動素子内層基板について、40℃、95%での高温高湿試験を1000時間行い、試験前後の抵抗値より抵抗値変化を算出した。
<TCT>
各実施例および比較例で製造した受動素子内蔵プリント配線板について、低温槽−40℃、高温槽125℃、さらし時間30分の条件で1000サイクルTCTを行い、抵抗素子については、試験後の抵抗値が1000Ω以上となった素子を、クラックによる不良と判定した。
キャパシタについては、容量値が±100%以上変化した素子を不良と判断した。各実施例および比較例について設計値が、100Ωである抵抗素子100個および設計値が10pFのキャパシタ素子100個についてテストした。
図4(a)〜(g)は、本発明の受動素子内蔵プリント配線版のおける工程の一部を断面で示した説明図である。
まず、両面銅箔付き絶縁樹脂(商品名:CCL−HL830 三菱ガス化学製)からなる絶縁層42を準備した。
次いで、ドライフィルムレジスト(商品名:RY3215 日立化成製)をロールラミネーターにて熱圧着して貼り付けフィルムマスクを用いた露光、現像により配線パターンの導体層41を得た(図4a)。
印刷に使用した抵抗体のカーボンペーストは、粘度を回転粘度計(商品名:ビスコテスターVT−04 リオン製)にて測定したところ、700dPa・s前後であった。
また、前記一対の電極間に挟まれる抵抗体の設計値は、幅0.5mm、長さ0.67mmであった。このようにして抵抗体が、印刷形成された基板を90℃で30分間乾燥させた後、さらに200℃で1時間の焼成を施した。(図4e)
このようにして方法で製造された受動素子内蔵プリント配線板の評価結果を表1に示す。
コア基板上にプリプレグ/銅箔の順で積み重ね真空プレス機にて積層した後、CO2レーザーによりビアホールを形成し、アルカリ性過マンガン酸塩による粗面化処理、無電解銅めっき、電解銅めっきによる電気的接続を施し、エッチングにより抵抗素子の電極、および配線パターンを形成した。
次に銀ペースト(商品名:LS−504J アサヒ化学研究所製)を200メッシュ、線径=40μmのステンレスメッシュ版を用いて、スクリーン印刷により抵抗素子の電極上に銀ペーストパターンを形成した。
このように銀ペーストパターンが形成された基板を、90℃で30分間乾燥させた後、さらに150℃で30分間の焼成を施した後、銀ペースト硬化物の厚みを測定したところ約20μmの厚みを有していた。
次にカーボンペースト(商品名:TU−100−8 アサヒ化学研究所製)を200メッシュ、線径=40μmのステンレスメッシュ版を用いて、一対の前記銀ペースト電極間を電気的に接続できるようにスクリーン印刷した。
印刷に使用したカーボンペーストは、粘度を回転粘度計(商品名:ビスコテスターVT−04 リオン製)にて測定したところ700dPa・s前後であった。
また、前記一対の電極間に挟まれる抵抗体の設計値は、幅0.5mm、長さ0.67mmであった。
このようにして抵抗体が印刷された基板を、90℃で30分間乾燥させた後、さらに200℃で1時間の焼成を施した。
次に誘電体ペースト(商品名:CX−16 アサヒ化学研究所製)を100メッシュ、線径=50μmのステンレスメッシュ版を用いて、スクリーン印刷により下電極を被覆するように形成した。
このようにして得られた誘電体パターンを、90℃で30分間乾燥させた後、さらに150℃で30分間の焼成を施した。
次に銅ペースト(商品名:NF2000 タツタシステムエレクトロニクス製)を100メッシュ、線径=50μmのステンレスメッシュ版を用いて、誘電体パターン上と上電極引き出し配線上を跨ぐ様に形成した。
この銅ペーストパターンを、90℃で30分間乾燥させた後、さらに150℃で30分間の焼成を施し、キャパシタ素子を形成した。
以下実施例1と同様の方法で抵抗素子内蔵プリント配線板を製造した。
比較例1の受動素子内蔵プリント配線板の評価結果を表1に示す。
比較例1に記載の抵抗素子において導体電極パターンと抵抗体パターンを電気的に接続するように形成した抵抗素子内蔵プリント配線板を製造した。
比較例2の受動素子内蔵プリント配線板の評価結果を表1に示す。
比較例1の受動素子内蔵プリント配線板は、抵抗素子の作り込み精度が悪く、さらに高温高湿試験においては抵抗値の変動量が大きく、さらに線間絶縁信頼性では抵抗素子に使用されている銀ペーストがエレクトロマイグレーションにより移動し、ショート不良を起こす素子が確認された。
比較例2の受動素子内蔵プリント配線板は、高温高湿試験において抵抗値の変動が大きく信頼性が悪いことがわかる。
これらの結果より、実施例1の構造を有する受動素子内蔵プリント配線板が加工精度、信頼性の点で優れていることが明らかである。
12,22・・・・・・・銅電極
13,23・・・・・・・絶縁層
24・・・・・・・・・・銀ペースト
300a・・・・・・・・抵抗素子内蔵プリント配線板
31・・・・・・・・・・抵抗ペースト
32・・・・・・・・・・銀めっき被膜
33・・・・・・・・・・絶縁樹脂
34・・・・・・・・・・導体層(引き出し配線)
41・・・・・・・・・・導体層(銅)
42・・・・・・・・・・絶縁層
43・・・・・・・・・・レジスト
44・・・・・・・・・・銀めっき被膜
45・・・・・・・・・・抵抗ペースト
46・・・・・・・・・・プリプレグ
47・・・・・・・・・・ビアホール
48・・・・・・・・・・ソルダーレジスト
Claims (5)
- 絶縁層と銅配線層からなる多層プリント配線板の、前記配線層の少なくとも1層に一つ以上の抵抗素子を内蔵したプリント配線板において、前記抵抗素子は、前記銅配線層の一部を置換型無電解銀めっきにより被覆された電極部と、該電極部間に抵抗体を配置し、さらに前記銀めっきと銅配線の境界部を抵抗ペースト層で被覆した構造であり、前記銀めっきの厚みが0.2μm以上、0.5μm以下であり、前記抵抗体が熱硬化性樹脂に導電性フィラーを分散させた抵抗材料により形成されていることを特徴とする抵抗素子内蔵プリント配線板。
- 絶縁層と銅配線層からなる多層プリント配線板の、前記配線層の少なくとも1層に一つ以上の抵抗素子を内蔵したプリント配線板において、前記抵抗素子は、前記銅配線層の一部を置換型無電解銀めっきにより被覆された電極部と、該電極部間に抵抗体を配置し、さらに前記銀めっきと銅配線の境界部を抵抗ペースト層で被覆した構造であり、前記銀めっきの厚みが0.2μm以上、0.5μm以下であり、前記絶縁層がビルドアップ絶縁樹脂フィルムから形成され、前記抵抗体が熱硬化性樹脂に導電性フィラーを分散させた抵抗材料により形成されていることを特徴とする抵抗素子内蔵プリント配線板。
- 前記抵抗体ペースト層は、電極間に形成される抵抗体と連続していることを特徴とする
請求項1又は2に記載の抵抗素子内蔵プリント配線板。 - 前記抵抗体は、抵抗材料を最高到達温度が180℃以上となるような温度条件下で硬化させたことを特徴とする請求項1〜3のいずれか一項に記載の抵抗素子内蔵プリント配線板。
- 前記絶縁層は、抵抗体を構成する抵抗材料の硬化温度より低い温度で、プレスあるいはラミネートおよび硬化させたことを特徴とする請求項1〜4のいずれか一項に記載の抵抗素子内蔵プリント配線板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005031355A JP4752281B2 (ja) | 2005-02-08 | 2005-02-08 | 抵抗素子内蔵プリント配線板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005031355A JP4752281B2 (ja) | 2005-02-08 | 2005-02-08 | 抵抗素子内蔵プリント配線板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006222110A JP2006222110A (ja) | 2006-08-24 |
JP4752281B2 true JP4752281B2 (ja) | 2011-08-17 |
Family
ID=36984240
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005031355A Expired - Fee Related JP4752281B2 (ja) | 2005-02-08 | 2005-02-08 | 抵抗素子内蔵プリント配線板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4752281B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4818888B2 (ja) | 2006-11-20 | 2011-11-16 | 日本メクトロン株式会社 | 抵抗素子を内蔵するプリント配線板の製造法 |
JP4907479B2 (ja) | 2007-09-19 | 2012-03-28 | 日本メクトロン株式会社 | 抵抗素子を内蔵したプリント配線板の製造法 |
JP2009111133A (ja) * | 2007-10-30 | 2009-05-21 | Nippon Mektron Ltd | 膜状抵抗素子を内蔵した多層プリント配線板の製造方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01143204A (ja) * | 1987-11-27 | 1989-06-05 | Aisin Seiki Co Ltd | 可変抵抗器 |
JPH114056A (ja) * | 1997-06-11 | 1999-01-06 | Sony Corp | 印刷抵抗プリント配線板及びその製作方法 |
JP4541168B2 (ja) * | 2005-01-14 | 2010-09-08 | 大日本印刷株式会社 | 抵抗体内蔵プリント配線板及び抵抗体内蔵プリント配線板の製造方法 |
-
2005
- 2005-02-08 JP JP2005031355A patent/JP4752281B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006222110A (ja) | 2006-08-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1100295B1 (en) | Capacitor-mounted metal foil and a method for producing the same, and a circuit board and a method for producing the same | |
WO2006134977A1 (ja) | 多層プリント配線板 | |
JP2008532270A (ja) | 抵抗器及びコンデンサ用の多層構造体の製造方法 | |
US5079065A (en) | Printed-circuit substrate and method of making thereof | |
JP4702904B2 (ja) | プリント配線板及びそのプリント配線板の製造方法 | |
JP4752281B2 (ja) | 抵抗素子内蔵プリント配線板 | |
US20140054072A1 (en) | Printed circuit board and method for manufacturing the same | |
JP2006237446A (ja) | 多層配線基板およびその製造方法 | |
JP5436177B2 (ja) | 配線基板内蔵用部品及びその製造方法、並びに配線基板 | |
JP2002198654A (ja) | 電気素子内蔵配線基板およびその製造方法 | |
JP4396426B2 (ja) | 抵抗素子及びその抵抗素子を内蔵した多層プリント配線板 | |
JP2007088207A (ja) | 抵抗素子を有するプリント配線板およびその製造方法 | |
JP5398513B2 (ja) | プリント配線板 | |
JP4070193B2 (ja) | 配線基板および電子部品実装構造体 | |
JP4639733B2 (ja) | プリント配線板の製造方法 | |
JP4978032B2 (ja) | プリント配線板及びその製造方法 | |
JP2010225990A (ja) | 印刷素子内蔵プリント配線板 | |
JP4433971B2 (ja) | プリント配線板およびその製造方法 | |
JP2007088208A (ja) | 抵抗素子を有するプリント配線板およびその製造方法 | |
JP4756468B2 (ja) | 抵抗素子内蔵プリント配線板及びその製造方法 | |
JP2001244367A (ja) | 電気素子内蔵配線基板 | |
KR101020735B1 (ko) | 임베디드 캐패시터를 포함하는 인쇄회로 기판 제조 방법 | |
WO2007010705A1 (ja) | コンデンサ、コンデンサの製造方法、コンデンサ内蔵基板、およびコンデンサ内蔵基板の製造方法 | |
JP3336315B2 (ja) | 導電性ペーストおよびそれを用いたプリント配線基板 | |
JP4132042B2 (ja) | 配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080124 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100511 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100708 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101109 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110106 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110426 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110509 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140603 Year of fee payment: 3 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |