JP4750653B2 - Power supply voltage control circuit - Google Patents

Power supply voltage control circuit Download PDF

Info

Publication number
JP4750653B2
JP4750653B2 JP2006238931A JP2006238931A JP4750653B2 JP 4750653 B2 JP4750653 B2 JP 4750653B2 JP 2006238931 A JP2006238931 A JP 2006238931A JP 2006238931 A JP2006238931 A JP 2006238931A JP 4750653 B2 JP4750653 B2 JP 4750653B2
Authority
JP
Japan
Prior art keywords
voltage
power supply
circuit
line
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006238931A
Other languages
Japanese (ja)
Other versions
JP2008061481A (en
Inventor
寧一 中谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2006238931A priority Critical patent/JP4750653B2/en
Publication of JP2008061481A publication Critical patent/JP2008061481A/en
Application granted granted Critical
Publication of JP4750653B2 publication Critical patent/JP4750653B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Direct Current Feeding And Distribution (AREA)

Description

本発明は、電源電圧制御回路に関し、特に、電源遮断時に各電源ラインの電圧の降下を適切に管理する電源電圧制御回路に関する。   The present invention relates to a power supply voltage control circuit, and more particularly to a power supply voltage control circuit that appropriately manages a voltage drop in each power supply line when the power supply is shut off.

従来、特許文献１の様に、コンデンサ等を用いて各異種電源の切断タイミングをずらす方法がよく知られている。まず、この電源シーケンス実現手段について簡単に説明する。   Conventionally, as in Patent Document 1, a method of shifting the disconnection timing of each different power source using a capacitor or the like is well known. First, the power sequence realization means will be briefly described.

各電源供給回路に対して電圧比較器を用意する。電圧比較器の入力は全電圧比較器に対して充電される単一のコンデンサの正端子と各電圧を投入するタイミングを決める基準電圧とからなる。各電圧比較器は、各電源供給回路の投入信号に接続され、コンデンサの充電電圧により、各々の電源供給回路が順番に投入されていく仕組みを提供している。   A voltage comparator is prepared for each power supply circuit. The input of the voltage comparator consists of a positive terminal of a single capacitor that is charged for all the voltage comparators and a reference voltage that determines when to apply each voltage. Each voltage comparator is connected to a turn-on signal of each power supply circuit, and provides a mechanism in which each power supply circuit is turned on in order by the charging voltage of the capacitor.

この技術の位置づけを、図４を用いて説明する。図４において回路部分１'は大元の電源供給部分を表している。また、電源部２，３は、それぞれ電源ラインＶｃ１，Ｖｃ２へ電源を供給する電源回路である。付加容量（付加静電容量）４，６は、それぞれ電源ラインＶｃ１，Ｖｃ２に接続されている静電容量成分の総量を表している。また、付加抵抗５，７はそれぞれ電源ラインＶｃ１，Ｖｃ２に接続される付加抵抗成分の総量を表している。 The position of this technique will be described with reference to FIG. In FIG. 4, a circuit portion 1 ′ represents the original power supply portion. The power supply units 2 and 3 are power supply circuits that supply power to the power supply lines Vc1 and Vc2, respectively. Additional capacitances (additional capacitances) 4 and 6 represent the total amount of capacitance components connected to the power supply lines Vc1 and Vc2, respectively. The additional resistors 5 and 7 represent the total amount of the additional resistance components connected to the power supply lines Vc1 and Vc2, respectively.

回路部分２０は、電源部２，３をオンオフできるパワーシーケンス回路を提供している。この回路部分２０を用いてパワーシーケンスを実現する手段が特許文献１において実現されているパワーシーケンス回路である。   The circuit portion 20 provides a power sequence circuit that can turn on and off the power supply units 2 and 3. The means for realizing the power sequence using the circuit portion 20 is the power sequence circuit realized in Patent Document 1.

しかしながら、パワーシーケンス回路を用いた電圧の制御は次の問題点を有している。なお、ここでは問題点を説明するため、図４において電源ラインＶｃ１の方が電源ラインＶｃ２よりも先に放電させたい場合を想定して説明する。   However, voltage control using a power sequence circuit has the following problems. Here, in order to explain the problem, it is assumed that the power line Vc1 in FIG. 4 is discharged before the power line Vc2.

図４において付加容量４が大きく、かつ付加抵抗５の抵抗値が大きい場合には、回路部分２０による切断タイミングをずらす方式では、電源ラインＶｃ１の放電時間が非常に長くなる。そのため、電源ラインＶｃ２の方が先に放電してしまい、パワーシーケンスを守れない場合がある。このことを表したのが図５のタイミング図である。   In FIG. 4, when the additional capacitor 4 is large and the resistance value of the additional resistor 5 is large, the discharge time of the power supply line Vc1 becomes very long with the method of shifting the cutting timing by the circuit portion 20. For this reason, the power line Vc2 is discharged first, and the power sequence may not be observed. This is shown in the timing diagram of FIG.

図５に示すタイミング図について説明する。図５のグラフは、図４における電源ラインＶｃ１，Ｖｃ２の電圧推移を時間軸上で表している。電源切断時、時刻Ｔ１に電源ラインＶｃ１は切断される。次に、従来のパワーシーケンス回路により電源ラインＶｃ２を後に落とす為に、時刻Ｔ１よりも遅れた時刻Ｔ２に電源ラインＶｃ２が切断される。   The timing chart shown in FIG. 5 will be described. The graph of FIG. 5 represents the voltage transition of the power supply lines Vc1 and Vc2 in FIG. 4 on the time axis. When the power is turned off, the power line Vc1 is cut at time T1. Next, in order to drop the power supply line Vc2 later by the conventional power sequence circuit, the power supply line Vc2 is disconnected at time T2 later than the time T1.

電源ラインＶｃ２は、付加容量６と付加抵抗７とにより決まる時刻Ｔ３に０Ｖ付近まで電圧を降下させる。しかし、付加容量４と付加抵抗５とにより決まる電源ラインＶｃ１が０Ｖ付近まで降下する時刻が時刻Ｔ３よりも後になっている。   The power supply line Vc2 drops the voltage to near 0 V at time T3 determined by the additional capacitor 6 and the additional resistor 7. However, the time when the power supply line Vc1 determined by the additional capacitor 4 and the additional resistor 5 drops to near 0V is later than the time T3.

次に、上記の解決策として広く知られているパワーシーケンス用放電回路について図６を用いて説明する。   Next, a power sequence discharging circuit widely known as the above solution will be described with reference to FIG.

図６において、抵抗３０は付加容量４の電荷を引き抜く経路を提供する。付加抵抗３０は、極端に付加容量４が大きいわりに付加抵抗５の抵抗値が大きい電源ラインＶｃ１の全体の付加抵抗を増やして、パワーシーケンスを保つ。   In FIG. 6, the resistor 30 provides a path for extracting the charge of the additional capacitor 4. The additional resistor 30 increases the total additional resistance of the power supply line Vc1 having a large resistance value of the additional resistor 5 in spite of the extremely large additional capacitance 4, and maintains the power sequence.

特許文献２にも放電回路を用いて電圧を制御する例が記載されている。図７は、特許文献２において提案されているパワーシーケンス回路装置の回路図である。   Patent Document 2 also describes an example in which a voltage is controlled using a discharge circuit. FIG. 7 is a circuit diagram of a power sequence circuit device proposed in Patent Document 2. In FIG.

電源供給回路７１は、電源スイッチ回路に電源供給機能を付加したブロックである。レギュレータ７２，７３は、電源ラインＶｃｃ２及び電源ラインＶｃｃ３を供給し、機能は上述した電源部２，３と同じである。デバイス１３０は、電源ラインＶｃｃ２の電圧を監視する電源電圧レベル検出器であり、デバイス１５にその結果を通知する。デバイス１４０は、電源ラインＶｃｃ１の電圧を監視する電源電圧レベル検出器であり、デバイス１５にその結果を通知する。デバイス１５は、状態保持回路（レジスタ）であり、デバイス１３０及びデバイス１４０からの出力信号を受けて半導体スイッチ５０，６０のオンオフを制御する。   The power supply circuit 71 is a block in which a power supply function is added to the power switch circuit. The regulators 72 and 73 supply the power supply line Vcc2 and the power supply line Vcc3, and their functions are the same as those of the power supply units 2 and 3 described above. The device 130 is a power supply voltage level detector that monitors the voltage of the power supply line Vcc2, and notifies the device 15 of the result. The device 140 is a power supply voltage level detector that monitors the voltage of the power supply line Vcc1, and notifies the device 15 of the result. The device 15 is a state holding circuit (register), and controls output of the semiconductor switches 50 and 60 in response to output signals from the device 130 and the device 140.

デバイス１３０は、電源切断時に電源ラインＶｃｃ１が設定電圧以下になったことを検出すると、デバイス１５は電源切断を受信し、半導体スイッチ５０，６０をオンさせ、放電動作を開始させる。
特開昭６０−１２０４１４号公報 特開２０００−１５２４９７号公報 特開２００２−２７１９７８号公報 特開平１１−９５８７７号公報 特開２００５−２６９８１２号公報 When the device 130 detects that the power supply line Vcc1 has become equal to or lower than the set voltage when the power is turned off, the device 15 receives the power off, turns on the semiconductor switches 50 and 60, and starts the discharge operation.
JP-A-60-120414 JP 2000-152497 A JP 2002-271978 A JP 11-95877 A JP 2005-269812 A

しかし、上記の発明は以下の問題を有している。   However, the above invention has the following problems.

異なる複数の電源ラインを有する回路において、電源の緊急切断や活線挿抜により、負荷容量に電荷が蓄えられたまま回路動作を停止した場合、低電圧動作回路部に高電圧電源が印加されてしまう恐れがあるため、電源切断時に速やかに高電圧電源を放電させる必要がある。   In a circuit having a plurality of different power supply lines, when the circuit operation is stopped while the electric charge is stored in the load capacity due to the emergency disconnection or hot plugging of the power supply, the high voltage power supply is applied to the low voltage operation circuit unit. Since there is a risk, it is necessary to quickly discharge the high voltage power supply when the power is turned off.

従来技術では、電源の緊急切断時のパワーシーケンスを保持する為に、常時の消費電力の増大を招く回路構成となっている。その理由は、各電源系統に付属する付加容量（静電容量）と付加抵抗が異なることに起因する。   In the prior art, in order to hold the power sequence at the time of emergency power-off, the circuit configuration causes an increase in power consumption at all times. The reason is that the additional capacitance (capacitance) attached to each power supply system is different from the additional resistance.

図４において電源が切断される際の放電時間は各電源ライン電源ラインＶｃ１及び電源ラインＶｃ２の付加容量（静電容量）４，６と付加抵抗５，７の積で決まる。しかし、例えば、付加容量（静電容量）４に対して付加抵抗５の抵抗値が大きい場合には、電源ラインＶｃ１の放電時間は長くなる。 In FIG. 4, the discharge time when the power is cut off is determined by the product of the additional capacitors (capacitances) 4 and 6 and the additional resistors 5 and 7 of each power line Vc1 and power line Vc2. However, for example, when the resistance value of the additional resistor 5 is larger than the additional capacitor (electrostatic capacity) 4, the discharge time of the power supply line Vc1 becomes longer.

図６において付加抵抗３０を並列に接続する方式により、放電時間を短くする手段が一般に採られているが、この付加抵抗３０を付加する場合、付加抵抗３０に常時電流が流れるため、消費電力の増大を招く。   In FIG. 6, means for shortening the discharge time is generally employed by connecting the additional resistors 30 in parallel. However, when the additional resistor 30 is added, a current always flows through the additional resistor 30. Incurs an increase.

また、複数の電源間に対する従来のパワーシーケンス回路を使用する場合は、パワーシーケンスを必要とする電源以外にもパワーシーケンス保持回路用電源との間で、新たにパワーシーケンスの制御が必要になることである。   In addition, when using a conventional power sequence circuit for a plurality of power supplies, it is necessary to newly control the power sequence with the power supply for the power sequence holding circuit in addition to the power supply requiring the power sequence. It is.

その理由は、パワーシーケンスを保持する回路を用意した場合、例えば、図７に示す構成が知られているが、従来のパワーシーケンス回路には回路部１５の動作を維持するために別電源ラインＶｃｃ１が必要となり、この電源ラインＶｃｃ１と、本来パワーシーケンスを必要とする電源ラインＶｃｃ２及び電源ラインＶｃｃ３との間で電源切断の順番を守る必要がでてくるからである。   The reason is that, when a circuit for holding a power sequence is prepared, for example, the configuration shown in FIG. 7 is known, but the conventional power sequence circuit has a separate power line Vcc1 for maintaining the operation of the circuit unit 15. This is because it is necessary to keep the order of power-off between the power supply line Vcc1 and the power supply line Vcc2 and the power supply line Vcc3 that originally require the power sequence.

特許文献３には、放電回路部を設け、制御回路により電源回路をオン／オフすると共に、放電回路をオン／オフして、電源オフ時のシーケンスを制御する技術が開示されている。この構成では、放電回路をオン／オフする制御回路を別電源にて動作させる必要がある。これは特許文献２でも問題となっている点である。   Patent Document 3 discloses a technique for providing a discharge circuit unit, turning on / off a power supply circuit by a control circuit, and turning on / off the discharge circuit to control a sequence when the power supply is turned off. In this configuration, it is necessary to operate a control circuit for turning on / off the discharge circuit with a separate power source. This is also a problem in Patent Document 2.

特許文献４には、異電源間にダイオードを配置し、ダイオードの閾値の合計を越える電圧が異電源に掛かった場合に、ダイオードを通して放電させることにより、電源オフ時のシーケンスを守る技術が開示されている。   Patent Document 4 discloses a technique for protecting a sequence when the power is turned off by disposing a diode between different power supplies and discharging through the diode when a voltage exceeding the total threshold of the diodes is applied to the different power supply. ing.

以上に示した問題点を解決する手段として、特許文献５において図８に示すようなパワーシーケンス回路が開示されている。しかし、電源切断による電源電圧低下を検出する電源レベル検出器に入力される基準電圧源が必要であるが、特許文献５では開示されていない。また、電源レベル検出器に用いられている電圧比較器への電源供給元も明示されておらず、電源レベル検出器の入力電圧について解決できていない。   As means for solving the above-mentioned problems, Patent Document 5 discloses a power sequence circuit as shown in FIG. However, although a reference voltage source that is input to a power supply level detector that detects a power supply voltage drop due to power-off is necessary, it is not disclosed in Patent Document 5. Further, the power supply source to the voltage comparator used in the power supply level detector is not specified, and the input voltage of the power supply level detector cannot be solved.

本発明は、電圧検出器により低電圧が印加されるＶｃｃラインの電圧を検出し、緊急電源遮断や活線挿抜により電源供給が停止されたとき、Ｖｃｃラインの電圧の降下に応じて高電圧が印加されるＶｃｃラインの電圧を放電する放電回路をオン／オフすることにより、高電圧が印加されるＶｃｃラインの電圧を急速に降下させることができる電源電圧制御回路を提案することを目的としている。   The present invention detects a voltage of a Vcc line to which a low voltage is applied by a voltage detector, and when the power supply is stopped by an emergency power shutdown or hot plugging, a high voltage is generated according to a drop in the voltage of the Vcc line. An object of the present invention is to propose a power supply voltage control circuit capable of rapidly dropping the voltage of a Vcc line to which a high voltage is applied by turning on / off a discharge circuit that discharges the voltage of the applied Vcc line. .

請求項１記載の発明は、回路群と接続された複数の電源ラインへの電源の供給／遮断を制御する電源電圧制御回路において、前記電源ラインの電圧の低下を検知する電圧検出回路と、前記電圧検出回路において検出した電圧の低下に応じて出力を反転させる電圧比較回路と、前記電圧比較回路からの出力に応じて高電位が印加される前記電源ラインを放電させる放電回路とを有し、前記電圧検出回路は、電圧降下の傾きが異なる２つの電圧を出力し、前記電圧比較回路は、前記電圧検出回路から入力された２つの電圧の反転を検出することを特徴とする。 The power supply voltage control circuit for controlling supply / cutoff of power to a plurality of power supply lines connected to the circuit group includes a voltage detection circuit for detecting a decrease in voltage of the power supply line, and possess a voltage comparator circuit for inverting the output in response to a decrease in detected voltage in the voltage detection circuit, a discharge circuit for discharging the power line a high potential in response to an output from said voltage comparator circuit is applied, The voltage detection circuit outputs two voltages having different slopes of voltage drop, and the voltage comparison circuit detects inversion of two voltages input from the voltage detection circuit .

請求項２記載の発明は、請求項１記載の電源電圧制御回路において、前記電圧検出回路は、一端が接地された抵抗と、一端が接地されたダイオード又はトランジスタと、ゲート電圧が等しく、かつソースが低電位の前記電源ラインに接続された２つのトランジスタとを有し、前記２つのトランジスタのうち一方のトランジスタのドレインに前記抵抗が接続され、他方のトランジスタのドレインに前記ダイオード又は前記トランジスタが接続され、前記２つのトランジスタのそれぞれのドレイン電圧を出力することを特徴とする。 According to a second aspect of the invention, in the power supply voltage control circuit of claim 1, wherein said voltage detecting circuit includes a resistor whose one end is grounded, one end of which is grounded diode or transistor, equal gate voltage and the source Has two transistors connected to the low-potential power line, the resistor is connected to the drain of one of the two transistors, and the diode or the transistor is connected to the drain of the other transistor The drain voltage of each of the two transistors is output.

請求項３記載の発明は、請求項１又は２に記載の電源電圧制御回路において、前記放電回路は、トランジスタと、該トランジスタに直列に接続された電流制限抵抗とを有し、前記電圧比較回路からの出力に応じて、前記放電回路に高電位の前記電源ラインの電圧、又は低電位の前記電源ラインの電圧を入力し、前記放電回路は、低電位の前記電源ラインの電圧が印加されたとき、前記トランジスタをオンすることを特徴とする。 According to a third aspect of the present invention, in the power supply voltage control circuit according to the first or second aspect, the discharge circuit includes a transistor and a current limiting resistor connected in series to the transistor, and the voltage comparison circuit In response to the output from the input circuit, a high potential voltage of the power supply line or a low potential power supply line voltage is input to the discharge circuit, and the low potential power supply line voltage is applied to the discharge circuit. The transistor is turned on.

本発明は、電圧検出器により低電圧が印加されるＶｃｃラインの電圧を検出し、緊急電源遮断や活線挿抜により電源供給が停止されたとき、Ｖｃｃラインの電圧の降下に応じて高電圧が印加されるＶｃｃラインの電圧を放電する放電回路をオン／オフすることにより、高電圧が印加されるＶｃｃラインの電圧を急速に降下させることができる。   The present invention detects a voltage of a Vcc line to which a low voltage is applied by a voltage detector, and when the power supply is stopped by an emergency power shutdown or hot plugging, a high voltage is generated according to a drop in the voltage of the Vcc line. By turning on / off the discharge circuit that discharges the voltage of the applied Vcc line, the voltage of the Vcc line to which the high voltage is applied can be rapidly lowered.

以下、本発明の一実施形態に係る電源電圧制御回路について説明する。   Hereinafter, a power supply voltage control circuit according to an embodiment of the present invention will be described.

まず、本実施形態に係る電源電圧制御回路の構成について図１を用いて説明する。   First, the configuration of the power supply voltage control circuit according to the present embodiment will be described with reference to FIG.

本実施形態に係る電源電圧制御回路は、電源スイッチ回路１００、電源部１０１，１０２、電圧検出器１０３、電圧比較回路１０４、レベルシフト１０５、放電回路１０６、負荷回路１０７，１０８、Ｖｃｃ１ライン、及びＶｃｃ２ラインを有して構成される。なお、本実施形態においては、Ｖｃｃ１ラインの電圧がＶｃｃ２ラインの電圧よりも高い場合について説明する。   The power supply voltage control circuit according to this embodiment includes a power supply switch circuit 100, power supply units 101 and 102, a voltage detector 103, a voltage comparison circuit 104, a level shift 105, a discharge circuit 106, load circuits 107 and 108, a Vcc1 line, and It has a Vcc2 line. In the present embodiment, a case where the voltage of the Vcc1 line is higher than the voltage of the Vcc2 line will be described.

電源スイッチ回路１００は、電源をオンオフする回路である。電源部１０１は、Ｖｃｃ１を生成し、Ｖｃｃ１をＶｃｃ１ラインに供給する。電源部１０２は、Ｖｃｃ２を生成し、Ｖｃｃ２をＶｃｃ２ラインに供給する。電源スイッチ回路１００、及び電源１０１，１０２は、よく知られた構成であり、内部動作も本発明と直接関係しないため詳細な説明は省略する。 The power switch circuit 100 is a circuit that turns on and off the power. The power supply unit 101 generates Vcc1 and supplies Vcc1 to the Vcc1 line. The power supply unit 102 generates Vcc2 and supplies Vcc2 to the Vcc2 line. The power switch circuit 100 and the power supplies 101 and 102 are well-known configurations, and detailed description thereof is omitted because internal operations are not directly related to the present invention.

電圧検出器１０３は、Ｖｃｃ１ラインの電圧の変動を監視し、Ｖｃｃ１ラインの電圧の検出結果を電圧比較器１０４に入力する。具体的には、電圧検出器１０３は、図２に示すように、ゲート電圧が等しく、かつソースがＶｃｃ１ラインに接続されている２つのＰｃｈ−ＭＯＳトランジスタ、一端が接地された抵抗及びダイオード（又は、Ｎｃｈ−ＭＯＳトランジスタ）を有して構成される。なお、抵抗及びダイオードには、２つのＰｃｈ−ＭＯＳトランジスタのいずれかのドレインが接続されている。本実施形態においては、２つのＰｃｈ−ＭＯＳトランジスタのドレインに電圧降下時の傾きが異なる抵抗とダイオードとを接続し、電圧降下時の傾きが異なる２つの電圧ＲＲ及び電圧ＴＴを電圧比較器１０４へ出力する。よって、電圧検出器１０３を流れる電流、抵抗値、ダイオードに接続されたトランジスタのサイズを変更することにより、電圧ＲＲ及び電圧ＴＴの電圧降下時の傾きを変更することができる。また、電圧比較器１０４において電圧ＲＲ及び電圧ＴＴが入力される端子を変更することにより、放電回路１０６のオン／オフの設定を容易に変更することができる。   The voltage detector 103 monitors the fluctuation of the voltage on the Vcc1 line and inputs the detection result of the voltage on the Vcc1 line to the voltage comparator 104. Specifically, as shown in FIG. 2, the voltage detector 103 includes two Pch-MOS transistors having the same gate voltage and a source connected to the Vcc1 line, a resistor and a diode (or one end grounded) , Nch-MOS transistor). Note that the drain of one of the two Pch-MOS transistors is connected to the resistor and the diode. In the present embodiment, resistors and diodes having different slopes at the time of voltage drop are connected to the drains of two Pch-MOS transistors, and two voltages RR and TT having different slopes at the time of voltage drop are supplied to the voltage comparator 104. Output. Therefore, by changing the current flowing through the voltage detector 103, the resistance value, and the size of the transistor connected to the diode, the slopes of the voltage RR and the voltage TT when the voltage drops can be changed. Further, by changing the terminal to which the voltage RR and the voltage TT are input in the voltage comparator 104, the on / off setting of the discharge circuit 106 can be easily changed.

電圧比較器１０４は、電圧検出器１０３から入力された電圧ＲＲと電圧ＴＴとを比較し、電圧ＲＲと電圧ＴＴの関係に応じた信号を発信する。定常（通電）状態ではＶｃｃ１ラインに低電位電源電圧、Ｖｃｃ２ラインに高電位電源電圧が印加され、それぞれ負荷回路１０７，１０８を駆動している。定常状態において電圧ＲＲと電圧ＴＴとの関係は、ＲＲ＞ＴＴとなっており、電圧比較器１０４はHighレベル信号を出力して放電回路１０６をオフする。一方、緊急電源切断や活線挿抜により、Ｖｃｃ１ライン及びＶｃｃライン２への電圧の印加が切断されると、負荷回路１０７，１０８の電圧は放電により低下する。Ｖｃｃ１が低下し始めると電圧検出器１０３で検出される電圧ＲＲと電圧ＴＴとの関係は、ＲＲ＜ＴＴとなり、電圧比較器１０４はLowレベル信号を出力して放電回路１０７をオンする。   The voltage comparator 104 compares the voltage RR input from the voltage detector 103 with the voltage TT, and transmits a signal corresponding to the relationship between the voltage RR and the voltage TT. In a steady (energized) state, a low potential power supply voltage is applied to the Vcc1 line and a high potential power supply voltage is applied to the Vcc2 line to drive the load circuits 107 and 108, respectively. In the steady state, the relationship between the voltage RR and the voltage TT is RR> TT, and the voltage comparator 104 outputs a High level signal to turn off the discharge circuit 106. On the other hand, when the application of voltage to the Vcc1 line and the Vcc line 2 is cut off due to emergency power cut or hot line insertion / extraction, the voltages of the load circuits 107 and 108 decrease due to discharge. When Vcc1 begins to decrease, the relationship between the voltage RR detected by the voltage detector 103 and the voltage TT becomes RR <TT, and the voltage comparator 104 outputs a Low level signal to turn on the discharge circuit 107.

レベルシフト１０５は、電圧比較器１０４から出力されたレベル信号に応じた電圧を放電回路１０６へ入力する。具体的には、電圧比較器１０４からHighレベル信号が出力されたとき、レベルシフト１０５はＶｃｃ２を放電回路１０６へ入力して放電をオフする。一方、電圧比較器１０４からLowレベル信号が出力されたとき、レベルシフト１０５はＶｃｃ１を放電回路１０６へ入力して放電をオンする。   The level shift 105 inputs a voltage corresponding to the level signal output from the voltage comparator 104 to the discharge circuit 106. Specifically, when a high level signal is output from the voltage comparator 104, the level shift 105 inputs Vcc2 to the discharge circuit 106 and turns off the discharge. On the other hand, when a low level signal is output from the voltage comparator 104, the level shift 105 inputs Vcc1 to the discharge circuit 106 and turns on the discharge.

放電回路１０６は、図９に示すように、ゲートが電圧比較器１０４の出力と接続されたＰｃｈ−ＭＯＳトランジスタ、及び該Ｐｃｈ−ＭＯＳトランジスタと直列に接続された抵抗を有して構成される。Ｐｃｈ−ＭＯＳトランジスタは、電圧比較器１０４からのHighレベル信号によりゲートを閉じ、Lowレベル信号によりゲートを開いてＶｃｃ２ラインを放電させる。なお、Ｐｃｈ−ＭＯＳトランジスタ及び抵抗のサイズ及び抵抗値を変更することにより、放電速度を任意に設定することができる。   As shown in FIG. 9, the discharge circuit 106 includes a Pch-MOS transistor whose gate is connected to the output of the voltage comparator 104 and a resistor connected in series with the Pch-MOS transistor. The Pch-MOS transistor closes the gate by the high level signal from the voltage comparator 104 and opens the gate by the low level signal to discharge the Vcc2 line. Note that the discharge rate can be arbitrarily set by changing the size and the resistance value of the Pch-MOS transistor and the resistor.

負荷回路１０７は、Ｖｃｃ１ラインから電圧の供給を受ける回路であり、負荷容量１０７ａ及び負荷抵抗１０７ｂを有して構成される。ここで、負荷容量１０７ａは、負荷容量１０８ａよりも容量が小さいものとする。また、負荷抵抗１０７ｂは、負荷抵抗１０８ｂよりも抵抗が小さいものとする。   The load circuit 107 is a circuit that receives supply of voltage from the Vcc1 line, and includes a load capacitor 107a and a load resistor 107b. Here, it is assumed that the load capacity 107a has a smaller capacity than the load capacity 108a. Further, it is assumed that the load resistor 107b has a smaller resistance than the load resistor 108b.

負荷回路１０８は、Ｖｃｃ２ラインから電圧の供給を受ける回路であり、負荷容量１０８ａ及び負荷抵抗１０８ｂを有して構成される。ここで、負荷容量１０８ａは、負荷容量１０７ａよりも容量が大きいものとする。また、負荷抵抗１０８ｂは、負荷抵抗１０７ａよりも抵抗が小さいものとする。したがって、従来のパワーシーケンス回路によれば、負荷回路１０８は、放電時間が非常に長くなり、負荷回路１０７の方が先に放電する。しかし、本実施形態に係る電源電圧制御回路によれば、Ｖｃｃ１ラインの電圧の降下を検出して、Ｖｃｃ２ラインの電圧を放電回路１０６から放電することにより、Ｖｃｃ１ラインから電圧の供給を受ける回路に高電圧がかかり、破壊させることを防止することができる。 The load circuit 108 is a circuit that receives a supply of voltage from the Vcc2 line, and includes a load capacitor 108a and a load resistor 108b. Here, it is assumed that the load capacity 108a has a larger capacity than the load capacity 107a. Further, it is assumed that the load resistor 108b has a smaller resistance than the load resistor 107a. Therefore, according to the conventional power sequence circuit, the load circuit 108 has a very long discharge time, and the load circuit 107 discharges first. However, according to the power supply voltage control circuit according to the present embodiment, the voltage drop of the Vcc1 line is detected, and the voltage of the Vcc2 line is discharged from the discharge circuit 106, whereby the circuit receiving the voltage supply from the Vcc1 line is provided. A high voltage is applied and can be prevented from being destroyed.

次に、図３を用いて図１に示す電源電圧制御回路による電源電圧の推移を説明する。時刻ｔ１においてＶｃｃ１ライン及びＶｃｃ２ラインへの電源供給が停止される。電源供給が停止されると、Ｖｃｃ１ライン及びＶｃｃ２ラインの電圧は降下し始める。このとき、電圧検出器１０３から出力される電圧ＲＲ及び電圧ＴＴは、電圧ＲＲ＞電圧ＴＴの関係を保持するため、電圧比較器１０４からはHighレベル信号が出力され、放電回路１０６はオフされる。   Next, the transition of the power supply voltage by the power supply voltage control circuit shown in FIG. 1 will be described with reference to FIG. At time t1, power supply to the Vcc1 line and the Vcc2 line is stopped. When the power supply is stopped, the voltages on the Vcc1 line and the Vcc2 line begin to drop. At this time, since the voltage RR and the voltage TT output from the voltage detector 103 maintain the relationship of voltage RR> voltage TT, a high level signal is output from the voltage comparator 104 and the discharge circuit 106 is turned off. .

そして、時刻ｔ２において電圧出力器１０３から出力される電圧ＲＲ及び電圧ＴＴの関係が逆転して電圧ＲＲ＜電圧ＴＴになると、電圧比較器１０５からはLowレベル信号が出力され、放電回路１０７がオンされる。すると、Ｖｃｃ２ラインの放電が放電回路１０７を通じて行われ、Ｖｃｃ２ラインの電圧を急速に降下させることができる。   When the relationship between the voltage RR and the voltage TT output from the voltage output device 103 is reversed at time t2, and the voltage RR <voltage TT is satisfied, a low level signal is output from the voltage comparator 105, and the discharge circuit 107 is turned on. Is done. Then, the Vcc2 line is discharged through the discharge circuit 107, and the voltage of the Vcc2 line can be rapidly lowered.

上述の構成によれば、電圧検出器により低電圧が印加されるＶｃｃラインの電圧を検出し、緊急電源遮断や活線挿抜により電源供給が停止されたとき、Ｖｃｃラインの電圧の降下に応じて高電圧が印加されるＶｃｃラインの電圧を放電する放電回路をオン／オフすることにより、高電圧が印加されるＶｃｃラインの電圧を急速に降下させることができる。また、高電圧が印加されるＶｃｃラインの電圧を急速に降下させることにより、低電圧が印加されるＶｃｃライン等へ不用意に高電圧がかかり、破壊されることを防止することができる。また、低電圧が印加されるＶｃｃラインの電圧の変動に基づいて、放電回路をオン／オフして高電圧が印加されるＶｃｃラインの電圧を放電しているため、低電圧が印加されるＶｃｃラインに接続される回路を安定して保護することができる。また、   According to the above-described configuration, when the voltage of the Vcc line to which a low voltage is applied is detected by the voltage detector, and the power supply is stopped due to the emergency power shutoff or hot plugging / unplugging, according to the voltage drop of the Vcc line. By turning on / off the discharge circuit that discharges the voltage of the Vcc line to which the high voltage is applied, the voltage of the Vcc line to which the high voltage is applied can be rapidly lowered. In addition, by rapidly lowering the voltage of the Vcc line to which the high voltage is applied, it is possible to prevent the Vcc line to which the low voltage is applied from being accidentally applied and damaged. Further, since the voltage of the Vcc line to which the high voltage is applied is discharged by turning on / off the discharge circuit based on the fluctuation of the voltage of the Vcc line to which the low voltage is applied, the Vcc to which the low voltage is applied is discharged. A circuit connected to the line can be stably protected. Also,

次に、他の実施形態に係る電源電圧制御回路について図１０に示す図を用いて説明する。   Next, a power supply voltage control circuit according to another embodiment will be described with reference to the diagram shown in FIG.

本実施形態に係る電源電圧制御回路は、Ｖｃｃ１ライン及びＶｃｃ２ラインに加え、高電圧が印加されるＶｃｃ３ラインの電圧を制御する。そのため、図１に示す電源電圧制御回路の構成に加え、レベルシフト１０９、放電回路１１０、及び負荷回路１１１が追加され、電圧比較器１０４からのレベル信号は、レベルシフト１０５及び放電回路１０６に加え、レベルシフト１０９及び放電回路１１０に入力される。   The power supply voltage control circuit according to the present embodiment controls the voltage of the Vcc3 line to which a high voltage is applied in addition to the Vcc1 line and the Vcc2 line. Therefore, in addition to the configuration of the power supply voltage control circuit shown in FIG. 1, a level shift 109, a discharge circuit 110, and a load circuit 111 are added, and the level signal from the voltage comparator 104 is added to the level shift 105 and the discharge circuit 106. The level shift 109 and the discharge circuit 110 are input.

本実施形態に係る電源電圧制御回路においても、上述の実施形態と同様に低電圧が印加されるＶｃｃ１ラインの電圧の変動に応じてＶｃｃ２ライン及びＶｃｃ３ラインの放電を制御している。そのため、制御するＶｃｃラインが増えた場合でも、電圧比較器１０４に接続されるレベルシフト及び放電回路を追加するだけで、複数のＶｃｃラインの放電を制御することができる。   Also in the power supply voltage control circuit according to the present embodiment, the discharge of the Vcc2 line and the Vcc3 line is controlled according to the fluctuation of the voltage of the Vcc1 line to which the low voltage is applied, as in the above-described embodiment. Therefore, even when the number of Vcc lines to be controlled increases, the discharge of a plurality of Vcc lines can be controlled only by adding a level shift and discharge circuit connected to the voltage comparator 104.

なお、電圧検出回路１０３、電圧比較器１０４、レベルシフト１０５、放電回路１０６の詳細な動作については、上述の実施形態と同様であるため、ここでは、説明を省略する。   The detailed operations of the voltage detection circuit 103, the voltage comparator 104, the level shift 105, and the discharge circuit 106 are the same as those in the above-described embodiment, and thus the description thereof is omitted here.

本実施形態に係る電源電圧制御回路の構成を示す回路図である。It is a circuit diagram which shows the structure of the power supply voltage control circuit which concerns on this embodiment. 電圧検出器の具体的な回路の構成を示す回路図である。It is a circuit diagram which shows the structure of the specific circuit of a voltage detector. 本実施形態に係る電源電圧制御回路の電圧の変動を示す図である。It is a figure which shows the fluctuation | variation of the voltage of the power supply voltage control circuit which concerns on this embodiment. 従来のパワーシーケンス回路の構成を示す回路図である。It is a circuit diagram which shows the structure of the conventional power sequence circuit. 従来のパワーシーケンス回路の電圧の変動を示す図である。It is a figure which shows the fluctuation | variation of the voltage of the conventional power sequence circuit. 従来のパワーシーケンス回路の構成を示す回路図である。It is a circuit diagram which shows the structure of the conventional power sequence circuit. 従来のパワーシーケンス回路の構成を示す回路図である。It is a circuit diagram which shows the structure of the conventional power sequence circuit. 従来のパワーシーケンス回路の構成を示す回路図である。It is a circuit diagram which shows the structure of the conventional power sequence circuit. 放電回路の具体的な回路構成を示す回路図である。It is a circuit diagram which shows the specific circuit structure of a discharge circuit. 他の実施形態に係る電源電圧制御回路の構成を示す回路図である。It is a circuit diagram which shows the structure of the power supply voltage control circuit which concerns on other embodiment.

符号の説明Explanation of symbols

１００ 電源スイッチ回路
１０１，１０２ 電源部
１０３ 電圧検出器
１０４ 電圧比較器
１０５，１０９ レベルシフト
１０６，１１０ 放電回路
１０７，１０８，１１１ 負荷回路 DESCRIPTION OF SYMBOLS 100 Power supply switch circuit 101,102 Power supply part 103 Voltage detector 104 Voltage comparator 105,109 Level shift 106,110 Discharge circuit 107,108,111 Load circuit

Claims (3)

回路群と接続された複数の電源ラインへの電源の供給／遮断を制御する電源電圧制御回路において、
前記電源ラインの電圧の低下を検知する電圧検出回路と、
前記電圧検出回路において検出した電圧の低下に応じて出力を反転させる電圧比較回路と、
前記電圧比較回路からの出力に応じて高電位が印加される前記電源ラインを放電させる放電回路とを有し、
前記電圧検出回路は、電圧降下の傾きが異なる２つの電圧を出力し、
前記電圧比較回路は、前記電圧検出回路から入力された２つの電圧の反転を検出することを特徴とする電源電圧制御回路。 In a power supply voltage control circuit that controls supply / cutoff of power to a plurality of power supply lines connected to a circuit group,
A voltage detection circuit for detecting a decrease in voltage of the power line;
A voltage comparison circuit that inverts the output in response to a decrease in the voltage detected in the voltage detection circuit;
Possess a discharge circuit for discharging the power supply line to which a high potential is applied in accordance with an output from said voltage comparator circuit,
The voltage detection circuit outputs two voltages having different slopes of voltage drop,
The power supply voltage control circuit , wherein the voltage comparison circuit detects inversion of two voltages input from the voltage detection circuit. 前記電圧検出回路は、
一端が接地された抵抗と、一端が接地されたダイオード又はトランジスタと、ゲート電圧が等しく、かつソースが低電位の前記電源ラインに接続された２つのトランジスタとを有し、
前記２つのトランジスタのうち一方のトランジスタのドレインに前記抵抗が接続され、他方のトランジスタのドレインに前記ダイオード又は前記トランジスタが接続され、前記２つのトランジスタのそれぞれのドレイン電圧を出力することを特徴とする請求項１記載の電源電圧制御回路。 The voltage detection circuit includes:
A resistor having one end grounded, a diode or transistor having one end grounded, and two transistors having the same gate voltage and a source connected to the power supply line having a low potential,
The resistor is connected to the drain of one of the two transistors, the diode or the transistor is connected to the drain of the other transistor, and the respective drain voltages of the two transistors are output. The power supply voltage control circuit according to claim 1 . 前記放電回路は、トランジスタと、該トランジスタに直列に接続された電流制限抵抗とを有し、
前記電圧比較回路からの出力に応じて、前記放電回路に高電位の前記電源ラインの電圧、又は低電位の前記電源ラインの電圧を入力し、
前記放電回路は、低電位の前記電源ラインの電圧が印加されたとき、前記トランジスタをオンすることを特徴とする請求項１又は２に記載の電源電圧制御回路。 The discharge circuit includes a transistor and a current limiting resistor connected in series to the transistor,
In accordance with the output from the voltage comparison circuit, the voltage of the power supply line having a high potential or the voltage of the power supply line having a low potential is input to the discharge circuit,
The power supply voltage control circuit according to claim 1 , wherein the discharge circuit turns on the transistor when a voltage of the power supply line having a low potential is applied.
JP2006238931A 2006-09-04 2006-09-04 Power supply voltage control circuit Expired - Fee Related JP4750653B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006238931A JP4750653B2 (en) 2006-09-04 2006-09-04 Power supply voltage control circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006238931A JP4750653B2 (en) 2006-09-04 2006-09-04 Power supply voltage control circuit

Publications (2)

Publication Number Publication Date
JP2008061481A JP2008061481A (en) 2008-03-13
JP4750653B2 true JP4750653B2 (en) 2011-08-17

Family

ID=39243593

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006238931A Expired - Fee Related JP4750653B2 (en) 2006-09-04 2006-09-04 Power supply voltage control circuit

Country Status (1)

Country Link
JP (1) JP4750653B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5407466B2 (en) * 2009-03-23 2014-02-05 日本電気株式会社 Power control method

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60120414A (en) * 1983-12-05 1985-06-27 Fujitsu Ltd Control circuit of power supply sequence
JPS62135230A (en) * 1985-12-04 1987-06-18 日本電気株式会社 Multi-output source apparatus
JPS62104534U (en) * 1985-12-23 1987-07-03
JPH0580134U (en) * 1992-04-03 1993-10-29 三菱電機株式会社 Sequence circuit of DC power supply
JPH1195877A (en) * 1997-09-22 1999-04-09 Hitachi Ltd Power sequence circuit device for controller
JP2000152497A (en) * 1998-11-05 2000-05-30 Hitachi Ltd Power sequence circuit device
JP2000188828A (en) * 1998-12-22 2000-07-04 Sharp Corp Capacitor discharge circuit
JP2002271978A (en) * 2001-03-14 2002-09-20 Pioneer Electronic Corp Power source breaking equipment
JP2005269812A (en) * 2004-03-19 2005-09-29 Nec Corp Power sequence circuit

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60120414A (en) * 1983-12-05 1985-06-27 Fujitsu Ltd Control circuit of power supply sequence
JPS62135230A (en) * 1985-12-04 1987-06-18 日本電気株式会社 Multi-output source apparatus
JPS62104534U (en) * 1985-12-23 1987-07-03
JPH0580134U (en) * 1992-04-03 1993-10-29 三菱電機株式会社 Sequence circuit of DC power supply
JPH1195877A (en) * 1997-09-22 1999-04-09 Hitachi Ltd Power sequence circuit device for controller
JP2000152497A (en) * 1998-11-05 2000-05-30 Hitachi Ltd Power sequence circuit device
JP2000188828A (en) * 1998-12-22 2000-07-04 Sharp Corp Capacitor discharge circuit
JP2002271978A (en) * 2001-03-14 2002-09-20 Pioneer Electronic Corp Power source breaking equipment
JP2005269812A (en) * 2004-03-19 2005-09-29 Nec Corp Power sequence circuit

Also Published As

Publication number Publication date
JP2008061481A (en) 2008-03-13

Similar Documents

Publication Publication Date Title
KR101974024B1 (en) Undervoltage lockout circuit, switch control circuit and power supply device comprising the undervoltage lockout circuit
JP6135333B2 (en) Power supply switching circuit, electronic device, and control method for power supply switching circuit
JP2010263711A (en) Input overvoltage protection circuit with soft start function
US20160036441A1 (en) Output Signal Generation Circuitry for Converting an Input Signal From a Source Voltage Domain Into an Output Signal for a Destination Voltage Domain
US20070195475A1 (en) Power detection circuit
JP2010028424A (en) Reset signal generating circuit
JP2011077814A (en) Semiconductor device, and power supply control method for the same
US8054125B2 (en) Charge pump with low power, high voltage protection circuitry
CN103678012A (en) Semiconductor device
JP2010010920A (en) Semiconductor integrated circuit
JP5087441B2 (en) Power supply
JP4650394B2 (en) Power switching circuit
JP2005291865A (en) Power supply voltage monitoring circuit
JP6783758B2 (en) Output discharge technique for load switches
EP3306767B1 (en) A circuit protection arrangement
JP4750653B2 (en) Power supply voltage control circuit
US7453290B2 (en) Supply voltage removal detecting circuit, display device and method for removing latent image
US7332899B2 (en) Circuit arrangement for monitoring a voltage supply, and for reliable locking of signal levels when the voltage supply is below normal
US7688121B2 (en) Power supply voltage detection circuit
EP3239800B1 (en) Electronic device
JP4480229B2 (en) Power-off detection circuit
US10886774B2 (en) Method and apparatus to switch power supply for low current standby operation
JP2005269812A (en) Power sequence circuit
JP4594064B2 (en) Surge current suppression circuit and DC power supply device
JP2019186943A (en) Low quiescent current power on reset circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090521

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110222

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110419

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110517

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110519

R150 Certificate of patent or registration of utility model

Ref document number: 4750653

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140527

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees