JP4747319B2 - ヘテロエピタキシャル成長方法 - Google Patents
ヘテロエピタキシャル成長方法 Download PDFInfo
- Publication number
- JP4747319B2 JP4747319B2 JP2004085592A JP2004085592A JP4747319B2 JP 4747319 B2 JP4747319 B2 JP 4747319B2 JP 2004085592 A JP2004085592 A JP 2004085592A JP 2004085592 A JP2004085592 A JP 2004085592A JP 4747319 B2 JP4747319 B2 JP 4747319B2
- Authority
- JP
- Japan
- Prior art keywords
- crystal
- substrate
- dislocation
- growth
- grown
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 37
- 239000013078 crystal Substances 0.000 claims description 192
- 239000000758 substrate Substances 0.000 claims description 109
- 239000010409 thin film Substances 0.000 claims description 47
- 238000004581 coalescence Methods 0.000 claims description 21
- 239000000463 material Substances 0.000 claims description 13
- 239000010408 film Substances 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 description 17
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 8
- 238000004943 liquid phase epitaxy Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 239000007791 liquid phase Substances 0.000 description 3
- 238000001451 molecular beam epitaxy Methods 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000002109 crystal growth method Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000004781 supercooling Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Images
Landscapes
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Recrystallisation Techniques (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Physical Vapour Deposition (AREA)
Description
Y.Ujiie and T. Nishinaga, J. Cryst. Growth 146 (1995) 314.
(1)基板10上に、格子不整合によりミスフィット転位が発生する臨界サイズより小さい無転位結晶を成長させ、該無転位結晶を結晶核14として、前記基板の主面12に沿うように横方向成長させることとしたので、無転位,もしくは、ほぼ無転位のままで臨界サイズより大きい結晶薄膜18を得ることができる。また、バルク成長により基板結晶の作製が困難であった結晶についても、例えば、Siのような既存の大きな結晶を基板として利用することによって、無転位,もしくは、ほぼ無転位の高品質な結晶基板を作製することが可能となる。
(2)前記横方向成長を、分子線成長法により行うこととしたので、分子線の入射角度,方向,照射時間などの調整により、結晶薄膜18又は20の形状やサイズを自在に制御することが可能となる。
(3)必要に応じて成長結晶の上面にファセットを形成することとしたので、基板主面12に対して垂直方向の成長速度が抑制され、横方向成長速度を促進するとともに、平坦な結晶薄膜を得ることができる。
(1)基板30上に設けたマスク34に、格子不整合によりミスフィット転位が発生する臨界サイズより小さい穴36を形成し、該穴36の部分から露出した基板主面32に臨界サイズより小さい無転位結晶を成長させ、該無転位結晶を核として横方向成長を行うこととしたので、無転位,もしくは、ほぼ無転位のままで臨界サイズより大きいサイズの結晶薄膜44を得ることができる。
(2)結晶核38から成長させた成長結晶40,42同士を、一点で合体ないし結合させて2次元的な広がりを有する連続したヘテロエピタキシャル成長膜を形成することとしたので、基板30とほぼ同面積の無転位,もしくは、ほぼ無転位状態の結晶薄膜44を得ることが可能である。また、同時に、残留応力も非常に低い値に保つことができる。
(3)マスク34上に形成する穴36の数と位置,および照射する分子線の方向を調節することにより、効率よく大面積の無転位結晶,もしくは、ほぼ無転位の結晶をヘテロエピタキシャル成長させることが可能となる。
(1)前記実施例で示した基板,結晶ないし結晶薄膜,マスクの材質は一例であり、同様の作用を奏するように適宜変更可能である。例えば、本発明では、酸化物や半導体など、あらゆる単結晶の作製に適用可能である。
(2)前記実施例に示した形状や寸法も一例であり、同様の効果を奏するように適宜変更してよい。また、マスクに設ける穴の位置や基板上に形成する結晶核の位置や数も任意であり、臨界サイズより小さい結晶核であれば、必要に応じて適宜変更可能である。
(3)前記実施例に示した製造手順や製造条件は一例であり、何ら前記実施例に限定されるものではない。例えば、前記実施例では、分子線エピタキシー法あるいは液相エピタキシャル法により横方向成長を行うこととしたが、有機金属気相成長法(MOCVD法)や他の同様の効果を有する結晶成長法によって横方向成長を行うことを妨げるものではない。
(4)本発明の結晶薄膜の具体的な用途としては、Si基板上に作製されるLSIとGaAs基板上に作製される発光デバイスをモノリシック集積化した素子の作製などがあり、その他多様な応用が可能である。
12:主面
14:結晶核
16:成長結晶
18,20:結晶薄膜
30:基板
32:主面
34:マスク
36:穴
38:結晶核
40,42:成長結晶
44:結晶薄膜
50:基板
52:主面
54:結晶核
56:マスク
57:成長結晶
58:結晶薄膜
60:基板
62:主面
64:結晶核
66:溝
68:結晶薄膜
100:基板
102:バッファ薄膜
104:マスク
106:開口部
108:単結晶薄膜
Claims (3)
- 基板の主面上に、該基板と異なる材料によって結晶薄膜を形成するヘテロエピタキシャル成長方法であって、
格子不整合によりミスフィット転位が発生する臨界サイズより小さい無転位領域を、前記基板上に多数ヘテロエピタキシャル成長させ、該多数の無転位領域を結晶核として横方向成長を行い、前記臨界サイズ以上の結晶薄膜を、前記基板の主面に対して略水平方向に形成するとともに、
前記多数の無転位領域を結晶核として成長させた結晶が、隣接する無転位領域を結晶核として成長させた結晶と、常に一点から合体を開始する配置となるように、前記無転位領域を前記基板の主面上に分子線の入射方向を基板に対して回転させて成長させたことを特徴とするヘテロエピタキシャル成長方法。 - 前記結晶核から成長した結晶と、該結晶に隣接する結晶との合体の開始が常に一点から開始するとともに、前記合体により拡大した結晶同士が、更に少なくとも一回以上、他の結晶と一点で合体を開始するように、分子線の入射方向を基板に対して回転させて多段階の合体により前記結晶薄膜を形成することを特徴とする請求項1記載のヘテロエピタキシャル成長方法。
- 横方向成長する結晶の上面にファセットを形成し、前記結晶薄膜を平坦化することを特徴とする請求項1又は2記載のヘテロエピタキシャル成長方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004085592A JP4747319B2 (ja) | 2004-03-23 | 2004-03-23 | ヘテロエピタキシャル成長方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004085592A JP4747319B2 (ja) | 2004-03-23 | 2004-03-23 | ヘテロエピタキシャル成長方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005276951A JP2005276951A (ja) | 2005-10-06 |
JP4747319B2 true JP4747319B2 (ja) | 2011-08-17 |
Family
ID=35176312
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004085592A Expired - Lifetime JP4747319B2 (ja) | 2004-03-23 | 2004-03-23 | ヘテロエピタキシャル成長方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4747319B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5444969B2 (ja) * | 2009-09-08 | 2014-03-19 | 株式会社リコー | テンプレート |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2612565B2 (ja) * | 1987-02-06 | 1997-05-21 | キヤノン株式会社 | 電子放出素子及びその製造方法 |
JPH01157517A (ja) * | 1987-08-24 | 1989-06-20 | Canon Inc | 結晶の形成方法 |
JP3139445B2 (ja) * | 1997-03-13 | 2001-02-26 | 日本電気株式会社 | GaN系半導体の成長方法およびGaN系半導体膜 |
JP4390090B2 (ja) * | 1998-05-18 | 2009-12-24 | シャープ株式会社 | GaN系結晶膜の製造方法 |
JP3571641B2 (ja) * | 1999-11-15 | 2004-09-29 | 松下電器産業株式会社 | 窒化物半導体素子 |
JP2002353134A (ja) * | 2001-05-23 | 2002-12-06 | Sanyo Electric Co Ltd | 窒化物系半導体素子および窒化物系半導体の形成方法 |
JP2004273661A (ja) * | 2003-03-07 | 2004-09-30 | Sumitomo Chem Co Ltd | 窒化ガリウム単結晶基板の製造方法 |
-
2004
- 2004-03-23 JP JP2004085592A patent/JP4747319B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2005276951A (ja) | 2005-10-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7095062B2 (en) | Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts, and gallium nitride semiconductor structures fabricated thereby | |
US7291509B2 (en) | Method for fabricating a plurality of semiconductor chips | |
JP3950630B2 (ja) | トレンチ側壁からの横方向成長による窒化ガリウム半導体層の製造 | |
JP4845314B2 (ja) | 脆弱なポスト上に窒化ガリウム半導体層を作製するペンデオエピタキシャル法及びそれによって作製した窒化ガリウム半導体構造 | |
JP5416212B2 (ja) | エピタキシャル層の成長によるデバイス形成 | |
JP4790909B2 (ja) | 横方向成長による窒化ガリウム層の製造 | |
US7790489B2 (en) | III-V group nitride system semiconductor self-standing substrate, method of making the same and III-V group nitride system semiconductor wafer | |
JP5323792B2 (ja) | 窒化ガリウム半導体構造体の製造方法、半導体構造体の製造方法および半導体構造体 | |
KR100610396B1 (ko) | 마스크를 통한 측면 과성장에 의한 질화갈륨 반도체층을 제조하는 방법 및 제조된 질화갈륨 반도체 구조 | |
US20010007242A1 (en) | Methods of fabricating gallium nitride semiconductor layers by lateral overgrowth | |
US20080251812A1 (en) | Heteroepitaxial Crystal Quality Improvement | |
JP2010521810A (ja) | 半導体ヘテロ構造及びその製造 | |
US5356510A (en) | Method for the growing of heteroepitaxial layers | |
JPH06140346A (ja) | ヘテロエピタキシアルの薄い層と電子デバイスの製造法 | |
US5262348A (en) | Method for the growing of heteroepitaxial layers within a confinement space | |
JP4747319B2 (ja) | ヘテロエピタキシャル成長方法 | |
KR100941596B1 (ko) | 3-5족 화합물 반도체의 제조방법 및 반도체 소자 | |
JP2004363251A (ja) | 3−5族化合物半導体とその製造方法 | |
JP4137633B2 (ja) | 3−5族化合物半導体の製造方法 | |
KR20180120193A (ko) | 결정질 기판 상에 반-극성 질화물 층을 획득하는 방법 | |
JP3062603B1 (ja) | 単結晶部材の作製方法 | |
CN105140103A (zh) | 一种半导体衬底及选择性生长半导体材料的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060328 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091222 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110125 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110326 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110419 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110426 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4747319 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140527 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |