JP4747319B2 - ヘテロエピタキシャル成長方法 - Google Patents

ヘテロエピタキシャル成長方法 Download PDF

Info

Publication number
JP4747319B2
JP4747319B2 JP2004085592A JP2004085592A JP4747319B2 JP 4747319 B2 JP4747319 B2 JP 4747319B2 JP 2004085592 A JP2004085592 A JP 2004085592A JP 2004085592 A JP2004085592 A JP 2004085592A JP 4747319 B2 JP4747319 B2 JP 4747319B2
Authority
JP
Japan
Prior art keywords
crystal
substrate
dislocation
growth
grown
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004085592A
Other languages
English (en)
Other versions
JP2005276951A (ja
Inventor
重弥 成塚
隆浩 丸山
Original Assignee
学校法人 名城大学
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 学校法人 名城大学 filed Critical 学校法人 名城大学
Priority to JP2004085592A priority Critical patent/JP4747319B2/ja
Publication of JP2005276951A publication Critical patent/JP2005276951A/ja
Application granted granted Critical
Publication of JP4747319B2 publication Critical patent/JP4747319B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Physical Vapour Deposition (AREA)

Description

本発明は、ヘテロエピタキシャル成長方法に関するものであり、更に具体的には、成長膜(ないし成長結晶)中に転位が全く,あるいは、ほとんど発生しないヘテロエピタキシャル成長方法に関するものである。
従来、大型のバルク結晶を得ることが困難な材料の場合には、単結晶を得る手段として、異種基板上に結晶を成長させるヘテロエピタキシャル成長法が用いられてきた。また、異なる材料により作製されるデバイスを同一基板上にモノリシック集積化するような場合にも、ヘテロエピタキシャル成長技術が必要となる。
しかしながら、ヘテロエピタキシャル成長を行った場合、基板と成長膜に用いる材料間の格子定数差及び熱膨張係数差から、成長膜(成長結晶)内には大きな応力が発生する。転位発生の臨界値を超える応力が発生すると、成長膜中には転位が発生してしまう。転位は、デバイスの特性を大幅に劣化するため、成長膜中の無転位化が望まれる。このような転位やクラックの発生という問題を解決するため、例えば、以下の非特許文献1に示すマイクロチャネルエピタキシー法(以下「MCE法」)と呼ばれる方法が提案されている。
この方法では、図6(A)に示すように、まず、基板100上にバッファ薄膜102をヘテロエピタキシャル成長させて、次に、図6(B)に示すように、バッファ薄膜102の表面の大部分を他の材料からなるマスク104で覆う。そして、マスク104で覆われていない開口部106(バッファ薄膜102の露出部分)を通し、マスク104上に単結晶薄膜108を横方向成長させる。このような成長を行うと、基板100中に含まれる転位がマスク104により遮られるため、単結晶薄膜108のうち、開口部106以外に横方向成長した部分は、無転位に近い状態となる。
Y.Ujiie and T. Nishinaga, J. Cryst. Growth 146 (1995) 314.
しかしながら、これまで提案・実現されてきたMCE法によるヘテロエピタキシャル成長では、開口部106の短辺・長辺とも長さが1μm以上である。このため、バッファ薄膜102から転位が伝播するなどして、開口部106上に成長した結晶中には転位が存在しており、ヘテロ成長層の完全無転位化は実現されていない。すなわち、上述したMCE法により成長させた単結晶薄膜108中であっても、必ず開口部106のシード部分を経由して伝播する転位欠陥が多量に存在するという問題が生じる。特に、格子定数の差や熱膨張係数の差の大きな材料にヘテロエピタキシャル成長を行った場合には、転位の発生が顕著である。
本発明は、以上の点に着目したものであって、その目的は、ヘテロエピタキシャル成長において、成長膜(成長結晶)中の転位が零,もしくは、ほぼ無転位となる結晶薄膜を形成する方法を提供することである。
前記目的を達成するため、本発明は、基板の主面上に、該基板と異なる材料によって結晶薄膜を形成するヘテロエピタキシャル成長方法であって、格子不整合によりミスフィット転位が発生する臨界サイズより小さい無転位領域を、前記基板上に多数ヘテロエピタキシャル成長させ、該多数の無転位領域を結晶核として横方向成長を行い、前記臨界サイズ以上の結晶薄膜を、前記基板の主面に対して略水平方向に形成するとともに、前記多数の無転位領域を結晶核として成長させた結晶が、隣接する無転位領域を結晶核として成長させた結晶と、常に一点から合体を開始する配置となるように、前記無転位領域を前記基板の主面上に分子線の入射方向を基板に対して回転させて成長させたことを特徴とする。
主要な形態の一つは、前記結晶核から成長した結晶と、該結晶に隣接する結晶との合体の開始が常に一点から開始するとともに、前記合体により拡大した結晶同士が、更に少なくとも一回以上、他の結晶と一点で合体を開始するように、分子線の入射方向を基板に対して回転させて多段階の合体により前記結晶薄膜を形成することを特徴とする。
の形態は、横方向成長する結晶の上面にファセットを形成し、前記結晶薄膜を平坦化することを特徴とする。
発明の前記及び他の目的,特徴,利点は、以下の詳細な説明及び添付図面から明瞭になろう。

本発明は、基板上に、格子不整合によりミスフィット転位が発生する臨界サイズより小さい無転位領域を多数ヘテロエピタキシャル成長させ、該多数の無転位領域を結晶核として横方向成長を行い、前記臨界サイズ以上の結晶薄膜を、前記基板の主面に対して略水平方向に形成するとともに、前記多数の無転位領域を結晶核として成長させた結晶が、隣接する無転位領域を結晶核として成長させた結晶と、常に一点から合体を開始する配置となるように、前記無転位領域を前記基板の主面上に分子線の入射方向を基板に対して回転させて成長させることとした。このため、無転位のまま,もしくは、ほぼ無転位状態の所望の面積を有する結晶薄膜を得ることができる。本発明によれば、これまでバルク成長による基板結晶の作製が困難であった結晶についても、既存の大きな結晶を基板として利用することにより、無転位,もしくは、ほぼ無転位の高品質な結晶基板を得ることが可能となる。
以下、本発明を実施するための最良の形態を、実施例に基づいて詳細に説明する。
最初に、図1を参照しながら、本発明の実施例1を説明する。図1は、本実施例の製造工程の一例を示す図である。まず、図1(C)を参照して、本実施例の基本構造を説明する。結晶薄膜18は、基板10の主面12に対して水平方向に広がった面状の構造となっている。該結晶薄膜18は、基板10とは異なる材料をヘテロエピタキシャル成長させて形成したものであり、前記基板10としては、例えば、Si,GaAs,Alが利用され、結晶薄膜18の材料としては、例えば、GaAs,GaN,InAs,InPなどが利用される。
次に、本実施例の製造方法の概略を説明する。まず、図1(A)に示すように、基板10の主面12に、格子不整合によりミスフィット転位が発生する臨界サイズよりも小さい結晶を、ヘテロエピタキシャル成長させる。臨界サイズlは、基板10の材料と、結晶14の材料の格子定数差とポアソン比の値から、S. LuryiとE. Suhirにより提案された次式(S. Luryi and E. Suhir, Appl. Phys. Lett, 49 (1986) 140.)により算出される。なお、式中、l:臨界サイズ、a:エピタキシャル層の格子定数、f:格子不整合、ν:ポアソン比である。
Figure 0004747319
また、ξは、ポアソン比に関係する量であり、
Figure 0004747319
と与えられる。臨界サイズlの値は、例えば、Si基板上にGaAsを成長させた場合、約44nm、Si基板上にInPを成長させた場合、約4nmとなる。
以下、実施例として、基板10としてSiを用いて、GaAsをヘテロエピタキシャル成長させる場合について説明する。成長手法としては、例えば、分子線エピタキシー法があり、基板温度580℃〜650℃に保った状態で基板10の主面12の一部に、GaとAsの分子線を照射することにより、図1(A)に示すような結晶が成長される。この結晶は、以降の工程における横方向成長の結晶核(ないし成長核)14となるが、臨界サイズよりも小さいため、該結晶核14中に転位は全く存在しない。この結晶核14に対して、低角入射の分子線を照射し、ヘテロエピタキシャル成長部分(ないし成長結晶)を拡大する。このとき、無転位の結晶核14を核とした横方向成長となるため、新たに成長した成長結晶16中にも、転位はほとんど含まれず、臨界サイズを超えた広い面積の無転位,もしくは、ほぼ無転位の結晶の作製が可能となる。
より詳細に説明すると、図1(A)に示す臨界サイズ以下の結晶核14に向けて、まず基板主面12の上方から見て特定の方向(例えば、本実施例では図の右側)から、基板主面12に対して9°〜12°の範囲の低入射角度で分子線を照射する。そして、基板10を580℃〜650℃の温度に保ち、結晶を図1(B)に示すように分子線の入射方向に拡大成長させる。このとき、垂直方向(基板主面12に対する法線方向)への結晶成長も同時に生じるが、成長初期の段階で結晶の上面にファセットを形成することにより、基板主面12に対して垂直方向の成長速度を抑制し、主に横方向成長のみを進行させることが可能となる。この段階では、前記図1(B)に示すように、臨界サイズ以下の結晶核14からは、臨界線幅オーダーの線状の成長結晶16が生成することになる。また、この時点での成長は横方向成長となるため、基板10からの応力を受けず、成長結晶16の内部では転位はほとんど発生せず、転位密度は零,もしくは、ほぼ零となっている。
前記図1(B)に示すように特定方向に横方向成長させた後、図1(C)に示すように、基板温度を580℃〜650℃に保ちながら、前記基板主面12から見て最初に分子線を照射した方向から例えば90°回転させた方向,すなわち、前記線状の成長結晶16の長辺と直交する方向から、分子線を9°〜21°の低入射角度で成長結晶16に対して照射し、結晶成長を継続する。すると、線状であった成長結晶16から、長辺部分に対して直交する横方向に成長が進行し、2次元的な広がりを有する面状の結晶薄膜18が形成される。この場合も横方向成長であるため、結晶の内部応力は緩和されて無転位、もしくはほとんど無転位となる。従って、最終的に基板10上に形成される結晶薄膜18も無転位,もしくは、ほぼ無転位の結晶となる。なお、ここでは、分子線気相成長法を用いて横方向成長を行うこととしたが、例えば、液相成長法など他の方法を用いて成長を行うようにしてもよい。このように、本実施例の手法によれば、基板10と結晶薄膜18との間で、格子不整合や熱膨張係数などの違いがあっても、応力を低減し、転位の発生を少なくして、無転位,もしくは、ほぼ無転位の結晶薄膜18を形成することができる。
図1(D)には、本実施例の変形例が示されている。前記1(B)に示すように線状の成長結晶16を形成させた後、基板10の温度を580℃〜650℃の範囲に維持した状態で、分子線の入射角度を9°〜21°の範囲内に保ったまま、基板主面12の上方から見た角度を一定速度で回転させながら分子線を照射していくと、図1(D)に示すような扇型の結晶薄膜20を成長させることも可能となる。本変形例の場合も、線状の成長結晶16の側面から横方向に成長が生じるため、新たに成長した結晶部分、ひいては最終的に形成された結晶薄膜20も無転位,もしくは、ほぼ無転位となる。
このように、実施例1によれば、次のような効果がある。
(1)基板10上に、格子不整合によりミスフィット転位が発生する臨界サイズより小さい無転位結晶を成長させ、該無転位結晶を結晶核14として、前記基板の主面12に沿うように横方向成長させることとしたので、無転位,もしくは、ほぼ無転位のままで臨界サイズより大きい結晶薄膜18を得ることができる。また、バルク成長により基板結晶の作製が困難であった結晶についても、例えば、Siのような既存の大きな結晶を基板として利用することによって、無転位,もしくは、ほぼ無転位の高品質な結晶基板を作製することが可能となる。
(2)前記横方向成長を、分子線成長法により行うこととしたので、分子線の入射角度,方向,照射時間などの調整により、結晶薄膜18又は20の形状やサイズを自在に制御することが可能となる。
(3)必要に応じて成長結晶の上面にファセットを形成することとしたので、基板主面12に対して垂直方向の成長速度が抑制され、横方向成長速度を促進するとともに、平坦な結晶薄膜を得ることができる。
次に、図2及び図3を参照しながら本発明の実施例2を説明する。図2及び図3は、本実施例2の製造工程の一例を示す図であり、図2は斜視図,図3(A)及び(B)は、それぞれ図2(D)及び(E)を基板上面から見た平面図に相当する。本実施例では、図2(A)及び(B)に示すように、基板30の主面32に多数の開口部ないし穴36を有するマスク34が設けられている。そして、前記穴36内,すなわち、基板主面32の露出部にヘテロエピタキシャル成長させた無転位結晶を核として、基板主面32に対して水平方向かつマスク34の主面に沿うように、2次元的な広がりを有する結晶薄膜を横方向成長により形成した構造となっている。前記基板30としては、上述した実施例と同様に、例えば、SiやAlが用いられ、結晶薄膜44としては、例えば、GaAs,GaNなどが利用される。また、マスク34としては、例えば、SiOなどが利用される。
本実施例の成長法の一例を詳細に説明すると、まず、基板30の主面32をマスク34で覆い、更に、同図2(A)に示すような配置で、ヘテロエピタキシャル成長させる結晶の臨界サイズより小さい多数の穴36を形成しておく。図示の例では、多数の穴36は、略S字状となるように配置されている。これは、後述するように、多数の無転位結晶を核として横方向成長を行う際に、個々の成長結晶同士の合体(結合)を、一点から開始させるためである。前記マスク34の形成は、例えば、スパッタ法などの方法により行い、該マスク34にリソグラフィ加工を施すことにより穴36を形成し、基板主面32を露出させる。
そして、前記マスク34で覆われた基板30を用いて、前記穴36から露出した基板主面32上に、ヘテロエピタキシャル選択成長により結晶核となる結晶(図示せず)を成長させる。このときの結晶の成長には、例えば、Si基板上にGaAsを成長させる場合、Gaをメルトとして用いたスーパークーリング法による液相エピタキシャル法を用いる。ただし、最初の成長は、基板温度580℃〜650℃として行い、マスク34に設けた穴36,すなわち、基板上面32の露出部分からのみ成長が生じ、成長中に、マスク34上での成長が生じないようにする。この段階では、穴36内に形成された結晶は臨界サイズより小さく、結晶中の応力を転位の発生する臨界値以下にすることが可能なため、結晶は無転位状態となる。
更に、基板温度580℃〜650℃で成長を続けることにより、結晶は、図2(B)に示すように、穴36の部分から飛び出して成長する。マスク34の上面を超える領域まで成長が進んだ結晶核38に対し、基板温度を580℃〜650℃の範囲に維持した状態で、今度は、分子線結晶成長を行う。基板30となす角度が9°〜21°程度の低入射角度となるように保ちながら分子線を照射して回転させていくと、図2(C)に示すように、そのサイズが徐々に大きくなり、成長結晶40がマスク34の表面上に広がるようになる。この場合も、上述した実施例1と同様に、結晶核38(ないし成長結晶40)の上面にファセットを形成することにより、基板主面32に対して垂直方向の成長を抑制し、効率よく横方向成長させることが可能となる。
以上の方法でヘテロエピタキシャル成長を行うと、成長結晶40中の応力を転位が発生する臨界値以下に保つことが可能となるとともに、更に、マスク34や基板30からの応力の影響を受けない状態を保つことが可能となる。このため、マスク34上での成長結晶40が臨界サイズを超えても、ヘテロエピタキシャル成長部分は、無転位,もしくは、ほぼ無転位の状態を保つことができる。
この成長を更に進めると、多数の穴36から発生した成長結晶40同士が合体(結合)する。なお、本実施例では、成長結晶40同士の合体が一点から開始するように、予め多数の穴36の配置が決定されている。このため、分子線の照射方向を調節するだけで、図2(D)及び図3(A)に示すように、成長結晶40同士が合体した際に、合体する点での新たな転位の発生を抑制することが可能となる。かりに、多数の穴36から成長した成長結晶40が、一点からではなく複数の点から隣接する成長結晶40と合体を開始すると、ヘテロ成長界面で発生する応力の影響により、各々の結晶の合***置でずれが生じ、合体の過程で結晶ずれに起因する欠陥が生じてしまう。しかしながら、本実施例のように、一点から合体を開始する場合には、原理的に2点の結合間での結晶の結合にずれが生じることはなく、無転位,もしくは、ほぼ無転位状態のまま結晶成長層の面積を所望の大きさまで任意に拡大することが可能となる。
図2(D)及び図3(A)に示した状態から、更に成長結晶40同士の合体を進めるため、基板温度を580℃〜650℃の範囲に維持した状態で、基板30(ないしマスク34)の主面と分子線のなす角度を9°〜21°の低角に保ちながら、分子線の入射方向を回転させる。すると、図2(E)及び図3(B)に示すように、合体により大きくなった線状の成長結晶42同士の結合領域を、更に大きなレベルにおいて1点から合体を開始させ続けることが可能となる。このように1点からの合体を繰り返すと、最終的には、図2(F)で示すように、基板30とほぼ同面積を有する広い領域の無転位,もしくは、ほぼ無転位の結晶ないし結晶薄膜44を形成することが可能となる。
このように、実施例2によれば、次のような効果がある。
(1)基板30上に設けたマスク34に、格子不整合によりミスフィット転位が発生する臨界サイズより小さい穴36を形成し、該穴36の部分から露出した基板主面32に臨界サイズより小さい無転位結晶を成長させ、該無転位結晶を核として横方向成長を行うこととしたので、無転位,もしくは、ほぼ無転位のままで臨界サイズより大きいサイズの結晶薄膜44を得ることができる。
(2)結晶核38から成長させた成長結晶40,42同士を、一点で合体ないし結合させて2次元的な広がりを有する連続したヘテロエピタキシャル成長膜を形成することとしたので、基板30とほぼ同面積の無転位,もしくは、ほぼ無転位状態の結晶薄膜44を得ることが可能である。また、同時に、残留応力も非常に低い値に保つことができる。
(3)マスク34上に形成する穴36の数と位置,および照射する分子線の方向を調節することにより、効率よく大面積の無転位結晶,もしくは、ほぼ無転位の結晶をヘテロエピタキシャル成長させることが可能となる。
次に、図4を参照しながら、本発明の実施例3を説明する。図4は、本実施例の製造工程の一例を示す主要断面図である。本実施例の基本的構造は、前記実施例2と同様であるが、本実施例は、他の製造方法を示すものである。まず、図4(A)に示すように、基板温度を580℃〜650℃に保ちながら、基板主面52上に臨界サイズ以下の多数の結晶核54を、分子線エピタキシー法を用いてヘテロエピタキシャル成長させる。例えば、Si基板上にGaAsを成長させる場合のように、成長させる結晶と基板50の格子定数差が大きい場合では、結晶はVWモードと呼ばれる島状成長モードとなるため、成長開始後初期段階で成長を停止すれば、自動的に図4(A)に示すような島の状態が実現される。前記結晶核54は、基板50の主面52上にランダムに発生するが、フォトリソグラフィー技術とエッチング法により不必要な結晶核を取り除き、上述した実施例2と同様に、各々の結晶核54から成長した結晶同士が一点から合体を開始するように、例えば、基板50の主面52上に略S字状の配置となるように加工される。
次に、図4(B)に示すように、基板50上の結晶核54が存在しない部分をマスク56で覆う。その後、基板温度を580℃〜650℃とし、LPE法(液相エピタキシャル法)を用いて、マスク56上には成長が生じない条件で選択成長を行う。すると、図4(C)に示す新たに成長した部分は基板50の応力の影響を受けない横方向成長領域となるため、臨界サイズを超えた成長結晶57も無転位状態となる。更に同じ条件で成長を続けると、各々の結晶核54から成長した成長結晶57同士の合体が生じる。このとき、前記実施例2の場合と同様に、結晶同士の合体が一点から生じるように成長を行うと、合体が生じた境界において新たな転位は発生しない。従って、本実施例の方法によっても、図4(D)に示すように、基板50と同じ大きさの無転位,もしくは、ほぼ無転位の結晶薄膜58を、ヘテロエピタキシャル成長させることが可能となる。このように、LPE法を用いて横方向成長を行った場合でも、上述した実施例2と同様の基本的効果を得ることが可能である。
次に、図5を参照しながら、本発明の実施例4を説明する。本実施例は、上述した実施例3と同様にLPE法を用いて横方向成長を行うものであるが、LPE法の特徴を利用して、マスクを用いずに結晶薄膜を形成する手法である。図5は、本実施例の製造工程の一例を示す主要断面図である。まず、図5(A)に示すように、前記実施例3と同様にして、基板温度を580℃〜650℃に保ちながら、基板60の主面62上に、臨界サイズ以下の多数の結晶核64をヘテロエピタキシャル成長させる。結晶核64は、基板60の主面62上にランダムに発生するが、前記実施例3と同様に、各々の結晶核64からの成長結晶が一点から合体を開始する配置となるように、不要な結晶核64を適宜手段で取り除く。
次に、図5(B)に示すように、基板主面62のうち、結晶核64の存在しない部分を加工し、該結晶核64同士の間に溝66を形成する。このような加工が施された基板60に対して、基板温度580℃〜650℃の条件で、LPE成長を行う。このとき、多数の結晶核64同士の間隔を適切な距離まで狭めるように予め設定しておくと、LPE法に用いる溶媒が、表面張力によって溝66の内側に接しない状態となる。このため、結晶成長は溝66内部には生じず、結晶核64から横方向の成長のみが生じる。従って、結晶は、溝66の底面と接することなく横方向に成長する。また、上述した実施例と同様に、結晶上面にファセットを形成することにより、基板主面62に対して垂直方向に成長速度を抑制でき、横方向成長速度を促進することができる。
更に成長が進むと、多数の結晶核64から発生した成長部分が合体するが、前記実施例と同様に、一点で成長領域同士の合体が生じるような条件で成長を進行させることにより、図5(C)に示すように、任意の大きさ,もしくは基板62とほぼ同じ大きさの無転位,もしくは、ほぼ無転位の結晶薄膜68をヘテロエピタキシャル成長させることが可能となる。本実施例の基本的効果は、上述した実施例3と同様である。
なお、本発明は、上述した実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることができる。例えば、以下のものも含まれる。
(1)前記実施例で示した基板,結晶ないし結晶薄膜,マスクの材質は一例であり、同様の作用を奏するように適宜変更可能である。例えば、本発明では、酸化物や半導体など、あらゆる単結晶の作製に適用可能である。
(2)前記実施例に示した形状や寸法も一例であり、同様の効果を奏するように適宜変更してよい。また、マスクに設ける穴の位置や基板上に形成する結晶核の位置や数も任意であり、臨界サイズより小さい結晶核であれば、必要に応じて適宜変更可能である。
(3)前記実施例に示した製造手順や製造条件は一例であり、何ら前記実施例に限定されるものではない。例えば、前記実施例では、分子線エピタキシー法あるいは液相エピタキシャル法により横方向成長を行うこととしたが、有機金属気相成長法(MOCVD法)や他の同様の効果を有する結晶成長法によって横方向成長を行うことを妨げるものではない。
(4)本発明の結晶薄膜の具体的な用途としては、Si基板上に作製されるLSIとGaAs基板上に作製される発光デバイスをモノリシック集積化した素子の作製などがあり、その他多様な応用が可能である。
本発明によれば、基板上に、格子不整合によりミスフィット転位が発生する臨界サイズより小さい無転位領域を多数ヘテロエピタキシャル成長させ、該多数の無転位領域を結晶核として横方向成長を行い、前記臨界サイズ以上の結晶薄膜を、前記基板の主面に対して略水平方向に形成するとともに、前記多数の無転位領域を結晶核として成長させた結晶が、隣接する無転位領域を結晶核として成長させた結晶と、常に一点から合体を開始する配置となるように、前記無転位領域を前記基板の主面上に分子線の入射方向を基板に対して回転させて成長させることとした。このため、バルク成長による基板結晶の作製が困難な材料について、無転位,もしくは、ほぼ無転位で高品質な任意の面積の結晶薄膜を要する場合に好適である。特に、半導体生産分野におけるデバイス作製などの用途に好適である。

本発明の実施例1の製造工程の一例を示す図である。 本発明の実施例2の製造工程の一例を示す図である。 前記実施例2の製造工程の一例を示す図である。 本発明の実施例3の製造工程の一例を示す図である。 本発明の実施例4の製造工程の一例を示す図である。 背景技術の一例を示す図である。
符号の説明
10:基板
12:主面
14:結晶核
16:成長結晶
18,20:結晶薄膜
30:基板
32:主面
34:マスク
36:穴
38:結晶核
40,42:成長結晶
44:結晶薄膜
50:基板
52:主面
54:結晶核
56:マスク
57:成長結晶
58:結晶薄膜
60:基板
62:主面
64:結晶核
66:溝
68:結晶薄膜
100:基板
102:バッファ薄膜
104:マスク
106:開口部
108:単結晶薄膜

Claims (3)

  1. 基板の主面上に、該基板と異なる材料によって結晶薄膜を形成するヘテロエピタキシャル成長方法であって、
    格子不整合によりミスフィット転位が発生する臨界サイズより小さい無転位領域を、前記基板上に多数ヘテロエピタキシャル成長させ、該多数の無転位領域を結晶核として横方向成長を行い、前記臨界サイズ以上の結晶薄膜を、前記基板の主面に対して略水平方向に形成するとともに、
    前記多数の無転位領域を結晶核として成長させた結晶が、隣接する無転位領域を結晶核として成長させた結晶と、常に一点から合体を開始する配置となるように、前記無転位領域を前記基板の主面上に分子線の入射方向を基板に対して回転させて成長させたことを特徴とするヘテロエピタキシャル成長方法。
  2. 前記結晶核から成長した結晶と、該結晶に隣接する結晶との合体の開始が常に一点から開始するとともに、前記合体により拡大した結晶同士が、更に少なくとも一回以上、他の結晶と一点で合体を開始するように、分子線の入射方向を基板に対して回転させて多段階の合体により前記結晶薄膜を形成することを特徴とする請求項1記載のヘテロエピタキシャル成長方法。
  3. 横方向成長する結晶の上面にファセットを形成し、前記結晶薄膜を平坦化することを特徴とする請求項1又は2記載のヘテロエピタキシャル成長方法。
JP2004085592A 2004-03-23 2004-03-23 ヘテロエピタキシャル成長方法 Expired - Lifetime JP4747319B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004085592A JP4747319B2 (ja) 2004-03-23 2004-03-23 ヘテロエピタキシャル成長方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004085592A JP4747319B2 (ja) 2004-03-23 2004-03-23 ヘテロエピタキシャル成長方法

Publications (2)

Publication Number Publication Date
JP2005276951A JP2005276951A (ja) 2005-10-06
JP4747319B2 true JP4747319B2 (ja) 2011-08-17

Family

ID=35176312

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004085592A Expired - Lifetime JP4747319B2 (ja) 2004-03-23 2004-03-23 ヘテロエピタキシャル成長方法

Country Status (1)

Country Link
JP (1) JP4747319B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5444969B2 (ja) * 2009-09-08 2014-03-19 株式会社リコー テンプレート

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2612565B2 (ja) * 1987-02-06 1997-05-21 キヤノン株式会社 電子放出素子及びその製造方法
JPH01157517A (ja) * 1987-08-24 1989-06-20 Canon Inc 結晶の形成方法
JP3139445B2 (ja) * 1997-03-13 2001-02-26 日本電気株式会社 GaN系半導体の成長方法およびGaN系半導体膜
JP4390090B2 (ja) * 1998-05-18 2009-12-24 シャープ株式会社 GaN系結晶膜の製造方法
JP3571641B2 (ja) * 1999-11-15 2004-09-29 松下電器産業株式会社 窒化物半導体素子
JP2002353134A (ja) * 2001-05-23 2002-12-06 Sanyo Electric Co Ltd 窒化物系半導体素子および窒化物系半導体の形成方法
JP2004273661A (ja) * 2003-03-07 2004-09-30 Sumitomo Chem Co Ltd 窒化ガリウム単結晶基板の製造方法

Also Published As

Publication number Publication date
JP2005276951A (ja) 2005-10-06

Similar Documents

Publication Publication Date Title
US7095062B2 (en) Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts, and gallium nitride semiconductor structures fabricated thereby
US7291509B2 (en) Method for fabricating a plurality of semiconductor chips
JP3950630B2 (ja) トレンチ側壁からの横方向成長による窒化ガリウム半導体層の製造
JP4845314B2 (ja) 脆弱なポスト上に窒化ガリウム半導体層を作製するペンデオエピタキシャル法及びそれによって作製した窒化ガリウム半導体構造
JP5416212B2 (ja) エピタキシャル層の成長によるデバイス形成
JP4790909B2 (ja) 横方向成長による窒化ガリウム層の製造
US7790489B2 (en) III-V group nitride system semiconductor self-standing substrate, method of making the same and III-V group nitride system semiconductor wafer
JP5323792B2 (ja) 窒化ガリウム半導体構造体の製造方法、半導体構造体の製造方法および半導体構造体
KR100610396B1 (ko) 마스크를 통한 측면 과성장에 의한 질화갈륨 반도체층을 제조하는 방법 및 제조된 질화갈륨 반도체 구조
US20010007242A1 (en) Methods of fabricating gallium nitride semiconductor layers by lateral overgrowth
US20080251812A1 (en) Heteroepitaxial Crystal Quality Improvement
JP2010521810A (ja) 半導体ヘテロ構造及びその製造
US5356510A (en) Method for the growing of heteroepitaxial layers
JPH06140346A (ja) ヘテロエピタキシアルの薄い層と電子デバイスの製造法
US5262348A (en) Method for the growing of heteroepitaxial layers within a confinement space
JP4747319B2 (ja) ヘテロエピタキシャル成長方法
KR100941596B1 (ko) 3-5족 화합물 반도체의 제조방법 및 반도체 소자
JP2004363251A (ja) 3−5族化合物半導体とその製造方法
JP4137633B2 (ja) 3−5族化合物半導体の製造方法
KR20180120193A (ko) 결정질 기판 상에 반-극성 질화물 층을 획득하는 방법
JP3062603B1 (ja) 単結晶部材の作製方法
CN105140103A (zh) 一种半导体衬底及选择性生长半导体材料的方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060328

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110326

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110419

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110426

R150 Certificate of patent or registration of utility model

Ref document number: 4747319

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140527

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term