JP4744510B2 - データ値の多次元アレイへのパラレルなアクセスを提供するデータ処理装置 - Google Patents
データ値の多次元アレイへのパラレルなアクセスを提供するデータ処理装置 Download PDFInfo
- Publication number
- JP4744510B2 JP4744510B2 JP2007509048A JP2007509048A JP4744510B2 JP 4744510 B2 JP4744510 B2 JP 4744510B2 JP 2007509048 A JP2007509048 A JP 2007509048A JP 2007509048 A JP2007509048 A JP 2007509048A JP 4744510 B2 JP4744510 B2 JP 4744510B2
- Authority
- JP
- Japan
- Prior art keywords
- cache
- address
- block
- data
- data values
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
- H04N19/43—Hardware specially adapted for motion estimation or compensation
- H04N19/433—Hardware specially adapted for motion estimation or compensation characterised by techniques for memory access
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0862—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with prefetch
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/12—Replacement control
- G06F12/121—Replacement control using replacement algorithms
- G06F12/126—Replacement control using replacement algorithms with special data handling, e.g. priority of data or instructions, handling errors or pinning
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/45—Caching of specific data in cache memory
- G06F2212/455—Image or video data
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/60—Details of cache memory
- G06F2212/6022—Using a prefetch buffer or dedicated prefetch cache
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/60—Details of cache memory
- G06F2212/6024—History based prefetching
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Image Input (AREA)
Description
位置の値Pは、
I=P mod G
に従って、メモリバンク720のメモリ位置内の位置Iを規定するのに利用可能である。(ここで、「mod」は、モジュロ(法)関数を示し、すなわち、Gで除した後のPの剰余である。)同様に、メモリバンク720のシーケンス番号Cは、
C=[(P−I)/G]mod S
に従って規定することができる。
R=[(P−C*G−I)/(S*G)]
に従って規定することができる。
K=(I+j)mod G
に従ってメモリバンク720内の位置Kからのデータ値を出力させる。メモリバンク720は、
L=(I+j−K)/G
に従ってシーケンス番号Lによりデータ値が選択されるメモリバンクである。
i’=[i+Ay−Wy]mod N
に従ってシーケンス番号i’を有するラインユニット72からのラインセグメントを出力させる。
Claims (13)
- 少なくとも2次元のデータ値アレイを処理するデータ処理装置であって、
前記アレイからのデータ値を格納するメインメモリと、
前記アレイにおける複数の個別にアドレス指定可能な位置上に前記アレイの少なくとも2つの次元に沿って拡がるスライド領域の領域移動を通知し、領域移動の通知の間に、前記アレイの位置を示すアドレスを出力するよう構成される処理ユニットと、
前記処理ユニットと前記メインメモリとの間に接続され、複数のキャッシュ位置に関連付けされるアドレスによってアドレス指定されるデータ値をキャッシュする複数のキャッシュ位置を有し、キャッシュ置換を適用し、キャッシュミスの場合には前記関連付けされたアドレスと対応するキャッシュされているデータを変更し、アドレス指定時に適用される前記スライド領域の位置に対するデータ値を格納する所定のサブセットのキャッシュ位置を置換から選択的に免除するよう構成されるキャッシュメモリユニットと、
を有し、
前記所定のサブセットのキャッシュ位置は、前記アレイの位置ブロックのアドレスに応答して、前記アレイの複数の第1の個数のラインからのデータ値を前記処理ユニットにパラレルに出力するよう構成され、
前記所定のサブセットの外部のキャッシュメモリ位置の残りからのキャッシュ位置は、前記ブロックのアドレスに応答して、一度に1つのラインからのデータ値を出力するか、又は前記第1の個数より少ない第2の個数のラインからのデータ値をパラレルに出力するよう構成され、
前記処理ユニットは、前記処理ユニットが複数の前記第1の個数のラインからのデータ値をパラレルに入力する第1モードと、前記処理ユニットが1つのライン又は前記第2の個数のラインからパラレルにデータ値を入力する第2モードとの間を、前記アドレス指定されたブロックが前記領域内にあるか否かに応じてスイッチするよう構成されることを特徴とする装置。 - 請求項1記載のデータ処理装置であって、
予測される以降の領域のデータ値を前記所定のサブセットのキャッシュ位置に予めフェッチするプリフェッチユニットを有することを特徴とする装置。 - 請求項2記載のデータ処理装置であって、
前記プリフェッチユニットは、前記メインメモリから前記予測される以降の領域のデータ値を予めフェッチするよう構成され、前記処理ユニットが前記スライドウィンドウの移動を通知するまで、前記予めフェッチされたデータユニットをバッファするバッファメモリを有することを特徴とする装置。 - 請求項1記載のデータ処理装置であって、
前記所定のサブセットの各アドレスに関連付けされるキャッシュ位置のサイズは、前記所定のサブセットの外部のキャッシュメモリ位置の残りからのキャッシュ位置のサイズより大きいことを特徴とする装置。 - 請求項1記載のデータ処理装置であって、
前記キャッシュメモリユニットは、各キャッシュ位置に関連付けされ、各々が前記アレイにおける位置の少なくとも2つの次元を指定するいくつかのアドレスアイテムを格納するアドレス位置を有し、前記アドレスアイテムとアドレスを比較することにより、前記キャッシュ位置をアドレス指定するよう構成され、各キャッシュ位置は、前記アドレスアイテムに係る位置のブロックに対するデータ値を格納するよう構成され、
各ブロックは、前記アレイの第1次元に沿った連続する位置の第1のラインセグメントと、前記アレイの第2次元に沿った位置の第2のラインセグメントとを有し、各第2のラインセグメントは、前記第1のラインセグメントからの各自の位置を有することを特徴とする装置。 - 請求項5記載のデータ処理装置であって、
前記処理ユニットは、複数のブロックを有するマクロブロックのマクロブロックアドレスを発行するよう構成され、前記キャッシュメモリユニットは、アドレス指定されたマクロブロックからのブロックを格納する各自のキャッシュ位置から前記マクロブロックアドレスに応答して、前記複数のブロックにおける位置からのデータ値をパラレルに出力するよう構成され、マクロブロック粒度以下の前記各キャッシュ位置のキャッシュ置換をブロック粒度により管理することを特徴とする装置。 - 請求項1記載のデータ処理装置であって、
前記処理ユニットは、前記アレイの位置のブロックのブロックアドレスを発行するよう構成され、前記キャッシュメモリユニットは、前記ブロックアドレスに応答して、前記ブロックにおける位置のセットに対するデータ値を出力し、前記位置のセットが前記領域の境界を超えるようにアドレスを受け付けるよう構成されることを特徴とする装置。 - 請求項7記載のデータ処理装置であって、
前記キャッシュメモリユニットは、前記ブロックアドレスに応答して、前記領域の境界を超える位置のセットからのデータ値を同時にパラレルに出力するよう構成されることを特徴とする装置。 - 請求項8記載のデータ処理装置であって、
前記キャッシュメモリユニットは、前記ブロックアドレスの同じ受け付けに応答して、両方の外部のデータ値と連続的に前記領域内の位置に対するデータ値を出力するよう構成されることを特徴とする装置。 - 請求項8記載のデータ処理装置であって、
前記処理ユニットは、前記キャッシュメモリユニットからフェッチされたデータ値のセットをデータ値の参照セットと比較することによって、画像処理演算における動きベクトル検索を実行するようプログラムされることを特徴とする装置。 - 請求項8記載のデータ処理装置であって、
前記領域のサイズは、前記アレイの次元の少なくとも1つに沿った前記ブロックのサイズより大きいことを特徴とする装置。 - 画像処理方法であって、
画素値の画像をメインメモリに格納するステップと、
前記画素値を利用して、複数の個別にアドレス指定可能な画素位置上に前記画像の2つの次元に沿って拡がる前記画像における位置の領域の移動の時点を規定し、アクセス時に適用される前記領域の内部及び外部からの画素値にアクセスする処理演算を実行するステップと、
キャッシュ時に適用される前記領域の内部及び外部からの画素値をキャッシュするステップと、
少なくとも前記領域の外部からの画素値に対するキャッシュミスに応答して、前記領域の外部の前記画像における位置に対する画素データを格納するキャッシュ位置におけるデータの置換を可能にするため、該置換時に適用される前記領域の内部の前記画像における画素データ位置を格納する所定のサブセットのキャッシュ位置を置換から選択的に免除するキャッシュ置換を管理するステップと、
を有し、
前記所定のサブセットのキャッシュ位置は、前記アレイの位置ブロックのアドレスに応答して、前記アレイの複数の第1の個数のラインからのデータ値を前記処理ユニットにパラレルに出力するよう構成され、
前記所定のサブセットの外部のキャッシュメモリ位置の残りからのキャッシュ位置は、前記ブロックのアドレスに応答して、一度に1つのラインからのデータ値を出力するか、又は前記第1の個数より少ない第2の個数のラインからのデータ値をパラレルに出力するよう構成され、
処理対象のデータ値が複数の前記第1の個数のラインからパラレルに入力される第1モードと、処理対象のデータ値が1つのライン又は前記第2の個数のラインからパラレルに入力される第2モードとの間を、前記アドレス指定されたブロックが前記領域内にあるか否かに応じてスイッチするステップをさらに有することを特徴とする方法。 - 請求項12記載の画像処理方法であって、
2次元の位置のブロックが一度にアドレス指定され、前記領域は、前記ブロックの1つのサイズより大きなサイズを有することを特徴とする方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP04101677 | 2004-04-22 | ||
EP04101677.5 | 2004-04-22 | ||
PCT/IB2005/051308 WO2005104027A2 (en) | 2004-04-22 | 2005-04-21 | Data processing apparatus that provides parallel access to multi-dimensional array of data values |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011066486A Division JP5291138B2 (ja) | 2004-04-22 | 2011-03-24 | データ値の多次元アレイへのパラレルなアクセスを提供するデータ処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007534077A JP2007534077A (ja) | 2007-11-22 |
JP4744510B2 true JP4744510B2 (ja) | 2011-08-10 |
Family
ID=34965976
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007509048A Expired - Fee Related JP4744510B2 (ja) | 2004-04-22 | 2005-04-21 | データ値の多次元アレイへのパラレルなアクセスを提供するデータ処理装置 |
JP2011066486A Expired - Fee Related JP5291138B2 (ja) | 2004-04-22 | 2011-03-24 | データ値の多次元アレイへのパラレルなアクセスを提供するデータ処理装置 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011066486A Expired - Fee Related JP5291138B2 (ja) | 2004-04-22 | 2011-03-24 | データ値の多次元アレイへのパラレルなアクセスを提供するデータ処理装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7694078B2 (ja) |
EP (1) | EP1741296A2 (ja) |
JP (2) | JP4744510B2 (ja) |
CN (1) | CN1947424A (ja) |
WO (1) | WO2005104027A2 (ja) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100675010B1 (ko) * | 2006-02-03 | 2007-01-29 | 삼성전자주식회사 | 하이브리드 하드디스크 드라이브의 캐시 제어 방법, 이에적합한 기록 매체 그리고 이에 적합한 장치 |
JP4182442B2 (ja) * | 2006-04-27 | 2008-11-19 | ソニー株式会社 | 画像データの処理装置、画像データの処理方法、画像データの処理方法のプログラム及び画像データの処理方法のプログラムを記録した記録媒体 |
CN101443809A (zh) | 2006-05-09 | 2009-05-27 | 皇家飞利浦电子股份有限公司 | 可编程数据处理电路 |
JP4983160B2 (ja) * | 2006-09-04 | 2012-07-25 | 富士通株式会社 | 動画像処理装置 |
JP4535047B2 (ja) | 2006-09-06 | 2010-09-01 | ソニー株式会社 | 画像データ処理方法、画像データ処理方法のプログラム、画像データ処理方法のプログラムを記録した記録媒体及び画像データ処理装置 |
CN101558649A (zh) * | 2006-09-26 | 2009-10-14 | 皇家飞利浦电子股份有限公司 | 具有多个存储体的数据处理 |
US8514237B2 (en) * | 2007-05-22 | 2013-08-20 | International Business Machines Corporation | Two dimensional memory caching apparatus for high definition video |
JP4695124B2 (ja) | 2007-09-13 | 2011-06-08 | 日本電信電話株式会社 | 動画像符号化における動き探索装置 |
KR101566250B1 (ko) * | 2009-01-13 | 2015-11-05 | 삼성전자주식회사 | 휴대용 단말기에서 멀티미디어 파일 스트리밍을 위한 장치 및 방법 |
EP2399258B1 (en) * | 2009-02-20 | 2016-04-06 | Intel Corporation | Multimode accessible storage facility |
US8587598B2 (en) * | 2009-10-29 | 2013-11-19 | Mediatek Inc. | Memory address mapping method for controlling storage of images in memory device and memory address mapping circuit thereof |
US9489196B2 (en) | 2011-12-23 | 2016-11-08 | Intel Corporation | Multi-element instruction with different read and write masks |
WO2013095601A1 (en) | 2011-12-23 | 2013-06-27 | Intel Corporation | Instruction for element offset calculation in a multi-dimensional array |
US9329834B2 (en) | 2012-01-10 | 2016-05-03 | Intel Corporation | Intelligent parametric scratchap memory architecture |
JP6155859B2 (ja) * | 2013-06-05 | 2017-07-05 | 富士通株式会社 | 画像キャッシュメモリ装置および半導体集積回路 |
US9996350B2 (en) * | 2014-12-27 | 2018-06-12 | Intel Corporation | Hardware apparatuses and methods to prefetch a multidimensional block of elements from a multidimensional array |
JP6438777B2 (ja) * | 2015-01-30 | 2018-12-19 | ルネサスエレクトロニクス株式会社 | 画像処理装置および半導体装置 |
US10402196B2 (en) | 2015-05-11 | 2019-09-03 | Ceva D.S.P. Ltd. | Multi-dimensional sliding window operation for a vector processor, including dividing a filter into a plurality of patterns for selecting data elements from a plurality of input registers and performing calculations in parallel using groups of the data elements and coefficients |
JP2017097066A (ja) * | 2015-11-19 | 2017-06-01 | ルネサスエレクトロニクス株式会社 | 画像処理装置及び画像処理方法 |
US10296464B2 (en) | 2016-12-09 | 2019-05-21 | Intel Corporation | System, apparatus and method for dynamic profiling in a processor |
DE102016225349A1 (de) * | 2016-12-16 | 2018-06-21 | Robert Bosch Gmbh | Verfahren zum Überprüfen einer Gültigkeit von Bilddaten |
CN109219805B (zh) | 2017-05-08 | 2023-11-10 | 华为技术有限公司 | 一种多核***内存访问方法、相关装置、***及存储介质 |
US11151146B2 (en) | 2018-05-22 | 2021-10-19 | Pelatro Pte Ltd. | System and method for multi-dimensional real time vector search and heuristics backed insight engine |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02101589A (ja) * | 1988-10-11 | 1990-04-13 | Toshiba Corp | 画像処理装置 |
JPH07219847A (ja) * | 1994-01-31 | 1995-08-18 | Fujitsu Ltd | 情報処理装置 |
JPH09319657A (ja) * | 1996-05-31 | 1997-12-12 | Hitachi Ltd | 命令読み込み用バッファを備えたプロセッサ |
JPH1188866A (ja) * | 1997-07-18 | 1999-03-30 | Pfu Ltd | 高精細画像表示装置及びそのプログラム記憶媒体 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0451373A (ja) * | 1990-06-20 | 1992-02-19 | Fujitsu Ltd | 画像処理方式 |
JPH0676051A (ja) * | 1992-08-26 | 1994-03-18 | Olympus Optical Co Ltd | 並列画像処理装置 |
FR2719398B1 (fr) * | 1994-04-27 | 1996-07-19 | Sgs Thomson Microelectronics | Dispositif et procédé d'adressage d'une mémoire cache d'un circuit de compression d'images mobiles. |
US6163576A (en) * | 1998-04-13 | 2000-12-19 | Lsi Logic Corporation | Video encoder having reduced memory bandwidth requirements |
EP1055175B1 (en) * | 1998-12-22 | 2011-06-15 | Trident Microsystems (Far East) Ltd. | Cache with access to a moving two-dimensional window |
US6161576A (en) * | 1999-06-23 | 2000-12-19 | Mks Instruments, Inc. | Integrated turbo pump and control valve system |
-
2005
- 2005-04-21 WO PCT/IB2005/051308 patent/WO2005104027A2/en not_active Application Discontinuation
- 2005-04-21 EP EP05733761A patent/EP1741296A2/en not_active Withdrawn
- 2005-04-21 CN CNA2005800124588A patent/CN1947424A/zh active Pending
- 2005-04-21 JP JP2007509048A patent/JP4744510B2/ja not_active Expired - Fee Related
- 2005-04-21 US US11/568,004 patent/US7694078B2/en not_active Expired - Fee Related
-
2011
- 2011-03-24 JP JP2011066486A patent/JP5291138B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02101589A (ja) * | 1988-10-11 | 1990-04-13 | Toshiba Corp | 画像処理装置 |
JPH07219847A (ja) * | 1994-01-31 | 1995-08-18 | Fujitsu Ltd | 情報処理装置 |
JPH09319657A (ja) * | 1996-05-31 | 1997-12-12 | Hitachi Ltd | 命令読み込み用バッファを備えたプロセッサ |
JPH1188866A (ja) * | 1997-07-18 | 1999-03-30 | Pfu Ltd | 高精細画像表示装置及びそのプログラム記憶媒体 |
Also Published As
Publication number | Publication date |
---|---|
US7694078B2 (en) | 2010-04-06 |
JP2011154709A (ja) | 2011-08-11 |
WO2005104027A3 (en) | 2006-03-02 |
JP2007534077A (ja) | 2007-11-22 |
CN1947424A (zh) | 2007-04-11 |
EP1741296A2 (en) | 2007-01-10 |
WO2005104027A2 (en) | 2005-11-03 |
US20080282038A1 (en) | 2008-11-13 |
JP5291138B2 (ja) | 2013-09-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4744510B2 (ja) | データ値の多次元アレイへのパラレルなアクセスを提供するデータ処理装置 | |
US20080147980A1 (en) | Enhancing Performance of a Memory Unit of a Data Processing Device By Separating Reading and Fetching Functionalities | |
US9762919B2 (en) | Chroma cache architecture in block processing pipelines | |
US9351003B2 (en) | Context re-mapping in CABAC encoder | |
US20080285652A1 (en) | Apparatus and methods for optimization of image and motion picture memory access | |
JP5266096B2 (ja) | 画像データストリームを生成するための方法及び装置、画像データストリームから現在の画像を再構成するための方法及び装置 | |
TWI596570B (zh) | 像素緩衝 | |
JP2010505158A (ja) | 複数のメモリーバンクを有するデータ処理 | |
KR20080085189A (ko) | 병렬 프로세싱 시스템에서 멀티미디어 데이터의 알고리즘단계들을 프로세싱하기 위한 방법 및 장치 | |
CN101156450A (zh) | 利用区域的动态高宽比的基于区域的3drs运动估计 | |
JP2008061156A (ja) | 動画像処理装置 | |
WO2008029550A1 (en) | Image data processing method, program for image data processing method, recording medium with recorded program for image data processing method and image data processing device | |
JP2010119084A (ja) | 高速動き探索装置及びその方法 | |
US7401177B2 (en) | Data storage device, data storage control apparatus, data storage control method, and data storage control program | |
KR101412392B1 (ko) | 다중-모드 액세스가능 저장 시설 | |
US9432679B2 (en) | Data processing system | |
JP2008060836A (ja) | 動きベクトル探索方法及び装置 | |
Kim et al. | Merge mode estimation for a hardware-based HEVC encoder | |
JP2009071569A (ja) | 動画像符号化における動き探索装置 | |
Kim et al. | Cache organizations for H. 264/AVC motion compensation | |
JPH11328369A (ja) | キャッシュシステム | |
JP2008278442A (ja) | 画像処理装置 | |
AU2008255265A1 (en) | Prediction region memory access reduction | |
JP2009003632A (ja) | 画像処理システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080418 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100518 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100601 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100830 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101026 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110125 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110201 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20110203 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110221 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20110203 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110228 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110324 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110426 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110510 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140520 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4744510 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |