JP4742230B2 - PWM pulse generation method - Google Patents

PWM pulse generation method Download PDF

Info

Publication number
JP4742230B2
JP4742230B2 JP2005048829A JP2005048829A JP4742230B2 JP 4742230 B2 JP4742230 B2 JP 4742230B2 JP 2005048829 A JP2005048829 A JP 2005048829A JP 2005048829 A JP2005048829 A JP 2005048829A JP 4742230 B2 JP4742230 B2 JP 4742230B2
Authority
JP
Japan
Prior art keywords
command value
output
value
register
pulse width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005048829A
Other languages
Japanese (ja)
Other versions
JP2006191780A (en
Inventor
收志 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2005048829A priority Critical patent/JP4742230B2/en
Publication of JP2006191780A publication Critical patent/JP2006191780A/en
Application granted granted Critical
Publication of JP4742230B2 publication Critical patent/JP4742230B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Inverter Devices (AREA)

Description

この発明は、インバータやＵＰＳ（無停電電源装置）などの電力変換器を、パルス幅変調（ＰＷＭ）制御するため、特にマイコン，ＤＳＰ（ディジタルシグナルプロセッサ），ゲートアレイなどのディジタル回路を用いたＰＷＭパルス発生方式に関する。   The present invention is a PWM that uses a digital circuit such as a microcomputer, a DSP (digital signal processor), and a gate array, in particular, for pulse width modulation (PWM) control of a power converter such as an inverter or UPS (uninterruptible power supply). The present invention relates to a pulse generation method.

従来、電力変換器の主回路を構成する半導体素子のオン・オフを制御する信号（ゲートパルス）を発生する回路には、三角波比較ＰＷＭ回路が一般によく用いられる。この三角波比較ＰＷＭ回路では、三角波を搬送波、電圧指令値を信号波とし、三角波と電圧指令値との大小比較により、半導体素子のスイッチング時間を決定するもので、電圧指令値を変化させることにより、出力電圧の制御を行なうようにしている。最近は、この技術をディジタル化し、一定周期毎に指令値に相当するパルス幅を演算し、ビットのオン・オフによりＰＷＭ制御を行なっている。   Conventionally, a triangular wave comparison PWM circuit is generally used as a circuit for generating a signal (gate pulse) for controlling on / off of a semiconductor element constituting a main circuit of a power converter. In this triangular wave comparison PWM circuit, the triangular wave is a carrier wave, the voltage command value is a signal wave, the switching time of the semiconductor element is determined by comparing the size of the triangular wave and the voltage command value, and by changing the voltage command value, The output voltage is controlled. Recently, this technology has been digitized, a pulse width corresponding to a command value is calculated at regular intervals, and PWM control is performed by turning on / off bits.

図１０に、例えば特許文献１に開示されているＰＷＭ制御装置の特に比較器を、マイコンシステムで実現した例を示す。
指令値演算部３０４は、一定周期毎に指令値を演算する。搬送波発生部３０３ではアップダウンカウンタなどにより三角波が計算され、カウント値が出力される。比較部３１０ではカウント値と指令値とを比較し、一致したときにパルスを出力する。ＰＷＭ生成部３１１では比較部３１０からの信号を受け、ＰＷＭパルスを出力する。指令値レジスタ３０５に対し、指令値演算部３０４から演算結果を書き込むタイミングが重要で、書き込みタイミング制御部３１２により書き込みタイミングを制御する。 FIG. 10 shows an example in which, for example, a comparator of the PWM control device disclosed in Patent Document 1 is realized by a microcomputer system.
The command value calculation unit 304 calculates a command value at regular intervals. The carrier wave generation unit 303 calculates a triangular wave by an up / down counter or the like and outputs a count value. The comparison unit 310 compares the count value with the command value, and outputs a pulse when they match. The PWM generation unit 311 receives a signal from the comparison unit 310 and outputs a PWM pulse. The timing for writing the calculation result from the command value calculation unit 304 to the command value register 305 is important, and the write timing control unit 312 controls the write timing.

図１１に図１０の動作波形を示す。
例えば、カウントアップ中に、既にカウント値が追い越した値を指令値レジスタに書き換えた場合、比較部でカウント値と指令値が一致することはないため、いわゆるパルス抜けが発生する。したがって、信号指令値を指令値レジスタに書き込むタイミングを、書き込みタイミング制御部で制御し、図１１のように搬送波（キャリア）４０３の山の部分か、谷の部分で書き込むことで、パルス抜けの問題を回避することができる。Ｔｄは演算周期を示す。 FIG. 11 shows the operation waveform of FIG.
For example, when a value that has already passed the count value is rewritten to the command value register during the count-up, the count value does not match the command value in the comparison unit, and so-called pulse omission occurs. Therefore, the timing at which the signal command value is written to the command value register is controlled by the write timing control unit, and writing at the peak or valley of the carrier wave 403 as shown in FIG. Can be avoided. Td indicates a calculation cycle.

図１２は図１０の変形例を示し、指令値レジスタを５０５，５１３と２つ設け、ロードタイミング制御部５１２からロードパルスを与え、指令値レジスタ５１３より指令値を取り出すことにより、指令値演算後は他の演算を可能として有効利用を図るものである。したがって、その動作も図１３に示すように、指令値レジスタ５０５のデータを５１３へ移す動作が加わった程度で、基本的には図１１と同様である。
なお、図１０，１２の場合でも、キャリア周期の半分に１回しか指令値の演算を行なわないので、むだ時間による演算遅れに加えて指令値の計算間隔が粗くなり、実際に出力したい指令値とのずれが大きくなることがある。 FIG. 12 shows a modification of FIG. 10, in which two command value registers 505 and 513 are provided, a load pulse is given from the load timing control unit 512, and a command value is extracted from the command value register 513. Is intended to be used effectively by making other operations possible. Therefore, as shown in FIG. 13, the operation is basically the same as that of FIG. 11 to the extent that the operation of moving the data of the command value register 505 to 513 is added.
Even in the case of FIGS. 10 and 12, since the command value is calculated only once in half of the carrier cycle, the command value calculation interval becomes coarse in addition to the calculation delay due to dead time, and the command value that is actually desired to be output. The deviation may be larger.

特許第３３３７１１９号公報（第３頁、図１−３）Japanese Patent No. 3337119 (page 3, Fig. 1-3)

図１０，図１２の回路では搬送波と指令値とを比較し一致するタイミングを検出してパルスを生成しており、パルス抜けを防止するために指令値の更新を搬送波の周波数に同期して行なう必要があるため、指令値が出力に反映されるまでにむだ時間が発生し、制御遅れや応答性の低下に加えて指令値の計算間隔が粗くなり、実際に出力したい指令値とのずれが大きくなることがある、などの問題がある。
したがって、この発明の課題は、むだ時間を最小にして制御遅れを小さくし、応答性を向上させるとともに、実際に出力したい指令値とのずれが大きくならないようにすることにある。 In the circuits of FIGS. 10 and 12, the carrier wave and the command value are compared and the coincidence timing is detected to generate a pulse, and the command value is updated in synchronization with the frequency of the carrier wave to prevent pulse omission. As a result, there is a dead time until the command value is reflected in the output, and in addition to control delay and responsiveness deterioration, the command value calculation interval becomes rough, and there is a deviation from the command value that is actually output. There are problems such as being able to grow.
Accordingly, an object of the present invention is to minimize the dead time to reduce the control delay, improve the responsiveness, and prevent the deviation from the command value to be actually output from becoming large.

このような課題を解決するため、請求項１の発明では、電力変換器の出力電圧波形の基準となる波形信号のデータ列を指令値として出力する指令値演算部と、前記指令値を必要なタイミングで書き換え保持する指令値レジスタと、入力されるクロックにしたがって所定周波数の搬送波を出力する搬送波発生器と、この搬送波発生器から出力される搬送波データ（カウント値）と前記指令値レジスタのデータとを比較した結果を保持する出力レジスタとを備え、この出力レジスタに更新クロックを与えることによりＰＷＭパルスを発生させるＰＷＭパルス発生方式において、
前記出力レジスタにデータ更新制御端子を設け、前記指令値レジスタ値を書き換える更新期間中は、前記データ更新用端子に所定の信号を与えて、その内容を更新しないことを特徴とする。
In order to solve such a problem, the invention of claim 1 requires a command value calculation unit that outputs a data string of a waveform signal serving as a reference of the output voltage waveform of the power converter as a command value, and the command value. A command value register that is rewritten and held at timing, a carrier wave generator that outputs a carrier wave of a predetermined frequency according to an input clock, carrier wave data (count value) output from the carrier wave generator, and data in the command value register In a PWM pulse generation system that includes an output register that holds the result of comparing the output register and generates a PWM pulse by supplying an update clock to the output register,
A data update control terminal is provided in the output register, and during the update period in which the command value register value is rewritten, a predetermined signal is given to the data update terminal and the content is not updated.

上記請求項１の発明においては、前記指令値演算部にて得た指令値を所定期間累積し平均値を計算する平均値計算部と、前記指令値に従って出力したＰＷＭパルス幅相当の電圧値を計算する電圧値計算部と、前記指令値の平均電圧値と出力したＰＷＭパルス幅相当の電圧値とを比較しその差を記憶する記憶部とを付加し、次の所定期間においては、記憶した前回の差に従って出力パルス幅を補正すること（請求項２の発明）、または前記指令値に従ってパルス出力が立ち下がったときのカウント値と、パルス出力が立ち上がったときのカウント値とから出力したパルス幅を計算し、前記指令値演算部にフィードバックすることにより、次の指令値で出力したパルス幅と指令値との差を補正することができる（請求項３の発明）。

In the first aspect of the present invention, the command value obtained by the command value calculation unit is accumulated for a predetermined period to calculate an average value, and the voltage value corresponding to the PWM pulse width output according to the command value is obtained. A voltage value calculation unit to be calculated, and a storage unit for comparing the average voltage value of the command value with the output voltage value corresponding to the PWM pulse width and storing the difference are added, and stored for the next predetermined period. Correcting the output pulse width according to the previous difference (invention of claim 2), or a pulse output from the count value when the pulse output falls according to the command value and the count value when the pulse output rises By calculating the width and feeding back to the command value calculation unit, the difference between the pulse width output at the next command value and the command value can be corrected (invention of claim 3).

この発明によれば、指令値レジスタを搬送波とは無関係にいつでも更新できるようにし、指令値をＰＷＭパルスに即座に反映させるようにしたので、むだ時間を最小にすることができる。その結果、パルス制御周期を、（データの取り込み時間＋演算時間）にまで縮めることが可能となる。その結果、指令値とＰＷＭ出力パルスによる指示電圧との差を小さくすることが可能であり、しかもその差を即座に補正すれば出力電圧の応答性能を向上させることができる。   According to the present invention, the command value register can be updated at any time regardless of the carrier wave, and the command value is immediately reflected in the PWM pulse, so that the dead time can be minimized. As a result, the pulse control cycle can be shortened to (data acquisition time + calculation time). As a result, the difference between the command value and the command voltage due to the PWM output pulse can be reduced, and if the difference is corrected immediately, the response performance of the output voltage can be improved.

また、大小比較によりパルス抜けを防止し、指令値レジスタ更新中はＰＷＭパルス出力値の更新を禁止することにより、不安定状態である更新中の比較結果によるＰＷＭパルスの誤出力を防いでいる。こうして、むだ時間を最小にし、制御遅れを小さくし、応答性を向上させ、さらにはパルス抜けを防止できるので、信頼性を著しく向上させることができる。   Further, pulse omission is prevented by size comparison, and updating of the PWM pulse output value is prohibited during updating of the command value register, thereby preventing erroneous output of the PWM pulse due to the comparison result being updated which is an unstable state. Thus, the dead time can be minimized, the control delay can be reduced, the response can be improved, and further, the missing pulse can be prevented, so that the reliability can be remarkably improved.

図１はこの発明の第１の実施の形態を示す構成図である。
図示のように、この発明は更新イネーブル（更新制御）端子Ｔを持つ出力レジスタ１０８を設け、このイネーブル（更新制御）端子Ｔに指令値演算部１０４から書き込みパルスを入力するようにした点が特徴である。こうすることで、書き込みパルス発生中はＰＷＭパルスの更新を禁止することにより、書き込み途中の不安定な状態を回避し、比較の誤判定を防ぐものである。なお、その他は主として図３と同様なので詳細は省略する。 FIG. 1 is a block diagram showing a first embodiment of the present invention.
As shown in the figure, the present invention is characterized in that an output register 108 having an update enable (update control) terminal T is provided, and a write pulse is input to the enable (update control) terminal T from the command value calculation unit 104. It is. In this way, the PWM pulse is prohibited from being updated while the write pulse is being generated, thereby avoiding an unstable state during writing and preventing erroneous determination of comparison. Other details are mainly the same as in FIG.

図２はその動作説明図である。
Ｔｃは搬送波２０２の周期を示す。これに対し、指令値２０１は演算周期Ｔｄで計算され、書き込みパルス２０３によって更新される。搬送波のカウンタ値２０２と指令値２０１との比較結果であるＰＷＭ出力パルス２０４は、カウンタ値が更新されるたびに更新される。その結果、演算した指令値が即座にＰＷＭ出力パルスに反映される。ここでは、書き込みパルス２０３が出力レジスタ１０８の端子Ｔに入力されており、書き込み期間中は出力レジスタ１０８の内容を更新しないようにすることで、誤出力を防止している。 FIG. 2 is a diagram for explaining the operation.
Tc indicates the period of the carrier wave 202. On the other hand, the command value 201 is calculated at the calculation cycle Td and updated by the write pulse 203. The PWM output pulse 204, which is a comparison result between the carrier counter value 202 and the command value 201, is updated each time the counter value is updated. As a result, the calculated command value is immediately reflected in the PWM output pulse. Here, the write pulse 203 is input to the terminal T of the output register 108, and erroneous output is prevented by not updating the contents of the output register 108 during the writing period.

図２では点線丸印（矢印参照）で示す箇所で、書き込みパルスの出力中、つまり書き込み期間中となるので、この期間中は出力レジスタの内容を更新せずに、書き込み期間完了後に更新が行なわれることになる。なお、搬送波のカウンタ値と指令値との比較は比較回路１０７で大小判定しているので、更新した結果の指令値がカウンタ値を行き過ぎていたとしても、パルス抜けが発生することはない。   In FIG. 2, since the write pulse is being output, that is, during the write period, at the position indicated by the dotted circle (see arrow), the contents of the output register are not updated during this period, and the update is performed after the completion of the write period. Will be. Note that the comparison between the counter value of the carrier wave and the command value is determined by the comparison circuit 107, so that even if the updated command value exceeds the counter value, no missing pulse occurs.

図３にこの発明の第２の実施の形態を示す。
これは、図１に示すものに対し、指令値を所定期間累積する指令値累積部７１０、累積した指令値から平均値を求める平均値計算部７１１、比較回路７０７の判定結果により、パルス出力を開始または終了した搬送波のカウント値を保持する開始レジスタ７１２，終了レジスタ７１３、これらのレジスタ値からパルス幅およびパルス幅相当の平均電圧値を求める平均出力値計算部７１４、計算部７１１からの出力である指令値の平均値と計算部７１４からの平均出力値との差を計算する差計算部７１５と、その差にしたがい搬送波のカウントアップ時またはカウントダウン時にＰＷＭパルス幅を補正するパルス幅補正部７１６を付加したものである。 FIG. 3 shows a second embodiment of the present invention.
This is different from that shown in FIG. 1 in that a command value accumulating unit 710 that accumulates command values for a predetermined period, an average value calculating unit 711 that calculates an average value from the accumulated command values, and a pulse output based on the determination result of the comparison circuit 707. The output from the start register 712 and the end register 713 that hold the count value of the carrier wave that has started or ended, the average output value calculation unit 714 that obtains the pulse width and the average voltage value corresponding to the pulse width from these register values, and the output from the calculation unit 711 A difference calculation unit 715 that calculates a difference between an average value of a certain command value and an average output value from the calculation unit 714, and a pulse width correction unit 716 that corrects the PWM pulse width when the carrier wave counts up or down according to the difference. Is added.

この例では、指令値のキャリア１周期分の平均値を求める。搬送波のカウント値がゼロのときに指令値累積部７１０はクリアされ、また、差計算部７１５においては、搬送波のカウント値がゼロのとき前回の１周期における差（指令値平均値−平均出力値）を計算し、対応するカウント値に変えて保存する。
第１のパルス幅補正部の動作について、図４を参照して以下に説明する。 In this example, an average value for one cycle of the carrier of the command value is obtained. The command value accumulation unit 710 is cleared when the carrier wave count value is zero, and the difference calculation unit 715 determines that the difference (command value average value−average output value) in the previous cycle when the carrier wave count value is zero. ) And change to the corresponding count value and save.
The operation of the first pulse width correction unit will be described below with reference to FIG.

差データ（８０４）が正のときは、図４の上側のアップ時動作回路８０９で、出力パルス幅を減らす方向にパルス幅の補正がなされる。データ符号判定部８１４ではデータの符号をチェックし、データが正のときは差データを、それ以外のときはデータを０としてダウンカウンタ８０７に値をロードさせる。判定部８０８ではダウンカウンタ８０７の値が０のとき０が出力され、データをカウント中（０以外のとき）に「１」が出力される。その結果、出力されるパルス幅は短くなる。つまり、補正分の差データがセットされると、補正カウント分パルス出力は短くなる。   When the difference data (804) is positive, the up-time operation circuit 809 on the upper side of FIG. 4 corrects the pulse width in the direction of decreasing the output pulse width. The data sign determination unit 814 checks the sign of the data, and if the data is positive, the difference data is loaded, and otherwise the data is set to 0 and the down counter 807 is loaded with a value. The determination unit 808 outputs 0 when the value of the down counter 807 is 0, and outputs “1” while the data is being counted (when other than 0). As a result, the output pulse width is shortened. That is, when the difference data for correction is set, the pulse output for correction count is shortened.

これに対して、差データ（８０４）が負のときは、図４の下側のダウン時動作回路８１２で、出力パルス幅を増やす方向にパルス幅の補正がなされる。データ符号判定部８１５ではデータの符号をチェックし、データが負のときは差データを、それ以外のときはデータを０としてアップカウンタ８１０に値をロードさせる。アップカウンタ８１０に値がセットされると、０になるまでカウントアップする。判定部８１１ではアップカウンタ８１０の値が０以外のとき０が出力され、アップカウンタ８１０の値が０のときに「１」が出力される。その結果、出力されるパルス幅は長くなる。つまり、補正分の差データがセットされると、補正カウント分パルス出力は長くなる。   On the other hand, when the difference data (804) is negative, the pulse width is corrected in the direction of increasing the output pulse width in the down operation circuit 812 in FIG. The data sign determination unit 815 checks the sign of the data, and if the data is negative, the difference data is set, and otherwise the data is set to 0 and the up counter 810 is loaded with the value. When a value is set in the up counter 810, it counts up until it reaches zero. The determination unit 811 outputs 0 when the value of the up counter 810 is other than 0, and outputs “1” when the value of the up counter 810 is 0. As a result, the output pulse width becomes long. That is, when the difference data for correction is set, the pulse output for the correction count becomes longer.

次に、図６を参照して補正動作を説明する。
図６では、従来例のように制御周期Ｔｄがキャリア周期Ｔｃの半分である。指令値は１キャリア周期の間に２回演算されるが、指令値は階段状の粗いものとなる。
この発明では制御周期Ｔｄを短くすることができ、そのときの様子を図７に示す。図示のように指令値が細かく演算され、理想の指令値に近づいている。これをもう少し詳しく説明するのが図８で、演算した指令値のキャリア周期における平均値を計算する。その指令値の平均値に相当するパルス幅を、図８ではＰＷ２で示す。一方、実際に出力したＰＷＭパルス幅がＰＷ１であれば、その差に相当する分｜ＰＷ２−ＰＷ１｜を次の周期で補正することで、実際の出力電圧と指令値との差をすばやく埋める（無くす）ことができる。 Next, the correction operation will be described with reference to FIG.
In FIG. 6, the control cycle Td is half the carrier cycle Tc as in the conventional example. The command value is calculated twice during one carrier period, but the command value is a stepped coarse one.
In the present invention, the control cycle Td can be shortened, and the state at that time is shown in FIG. As shown in the figure, the command value is calculated finely and approaches the ideal command value. This will be explained in more detail in FIG. 8. The average value of the calculated command value in the carrier cycle is calculated. A pulse width corresponding to the average value of the command values is indicated by PW2 in FIG. On the other hand, if the actually outputted PWM pulse width is PW1, the difference | PW2−PW1 | corresponding to the difference is corrected in the next cycle, thereby quickly filling the difference between the actual output voltage and the command value ( Can be lost).

図５に第２のパルス幅補正部の具体例を示す。
これは、図４に示すものに対し、加算部９１６，９１７を付加したものである。すなわち、動作レンジと指令値との関係などで、差分を１周期で補正できないようなとき、未補正分をさらに次の周期で補正するため、補正できなかった分のカウント値と新しいカウント値とを加算した上で、カウンタにセットできるようにしたものである。 FIG. 5 shows a specific example of the second pulse width correction unit.
This is obtained by adding adders 916 and 917 to the one shown in FIG. That is, when the difference cannot be corrected in one cycle due to the relationship between the operation range and the command value, the uncorrected portion is further corrected in the next cycle. Is added to the counter and can be set to the counter.

図９にこの発明の第３の実施の形態を示す。
図１に示すものに対し、比較回路の判定結果により、パルス出力を開始または終了した搬送波のカウント値を保持する開始レジスタ１３１２，終了レジスタ１３１３，これらのレジスタ値を指令演算部１３０４にフィードバックする回路が付加されている。指令演算部１３０４では、これらレジスタ値からパルス幅およびパルス幅相当の平均出力電圧値を求め、指令値との差を計算する。そして、その結果を次回の指令値の演算に反映させ、指令値と出力パルスとの差を補正できるようにしている。 FIG. 9 shows a third embodiment of the present invention.
In contrast to that shown in FIG. 1, a start register 1312, an end register 1313 that holds the count value of a carrier wave that has started or ended pulse output, and a circuit that feeds back these register values to the command calculation unit 1304 according to the determination result of the comparison circuit Is added. The command calculation unit 1304 calculates a pulse width and an average output voltage value corresponding to the pulse width from these register values, and calculates a difference from the command value. Then, the result is reflected in the calculation of the next command value so that the difference between the command value and the output pulse can be corrected.

この発明の第１の実施の形態を示す構成図The block diagram which shows 1st Embodiment of this invention 図１の動作説明図FIG. 1 is an explanatory diagram of the operation. この発明の第２の実施の形態を示す構成図The block diagram which shows 2nd Embodiment of this invention 図３のパルス幅補正部の第１の具体例を示す回路図FIG. 3 is a circuit diagram showing a first specific example of the pulse width correction unit of FIG. 図３のパルス幅補正部の第２の具体例を示す回路図FIG. 3 is a circuit diagram showing a second specific example of the pulse width correction unit of FIG. 図４の動作説明図Operation explanatory diagram of FIG. 図３の動作説明図Operational explanatory diagram of FIG. 図７の詳細動作説明図Detailed operation explanatory diagram of FIG. この発明の第３の実施の形態を示す構成図The block diagram which shows 3rd Embodiment of this invention 第１の従来例を示す構成図Configuration diagram showing a first conventional example 図１０の動作説明図Explanation of operation in FIG. 第２の従来例を示す構成図Configuration diagram showing a second conventional example 図１２の動作説明図Operation explanatory diagram of FIG.

符号の説明Explanation of symbols

１０１，７０１，１３０１…クロック１、１０２，７０２，１３０２…クロック２、１０３，７０３，１３０３…搬送波発生部、１０４，７０４，１３０４…指令値演算部、１０５，７０５，１３０５…指令値レジスタ、１０６，７０６，１３０６…ＰＷＭパルス発生回路、１０７，７０７，１３０７…比較回路、１０８，７０８，１３０８…出力レジスタ、１０９，７０９，１３０９…ＰＷＭパルス、２０１，１００２，１１０２，１２０２…指令値、２０２，１００１，１１０１，１２０１…搬送波（カウンタ値）、２０３…書き込みパルス（更新イネーブル）、２０４…ＰＷＭ出力パルス、７１０…指令値累積部、７１１…平均値計算部、７１２…開始レジスタ、７１３…終了レジスタ、７１４…平均出力値計算部、７１５…差計算部、７１６…パルス幅補正部、８０７，９０７…ダウンカウンタ、８０８，９０８，８１１，９１１…判定部、８１０，９１０…アップカウンタ、８１１，９１１…、８１４，８１５，９１４，９１５…データ符号判定部、９１６，９１７…加算部。   101, 701, 1301 ... Clock 1, 102, 702, 1302 ... Clock 2, 103, 703, 1303 ... Carrier wave generation unit, 104, 704, 1304 ... Command value calculation unit, 105, 705, 1305 ... Command value register, 106 , 706, 1306 ... PWM pulse generation circuit, 107, 707, 1307 ... comparison circuit, 108, 708, 1308 ... output register, 109, 709, 1309 ... PWM pulse, 201, 1002, 1102, 1202 ... command value, 202, 1001, 1101, 1201 ... Carrier wave (counter value), 203 ... Write pulse (update enable), 204 ... PWM output pulse, 710 ... Command value accumulation unit, 711 ... Average value calculation unit, 712 ... Start register, 713 ... End register 714: Average output value calculation unit 715: Difference calculation unit 716 ... Pulse width correction unit, 807, 907 ... Down counter, 808, 908, 811, 911 ... Determination unit, 810, 910 ... Up counter, 811, 911 ..., 814, 815, 914, 915 ... Data code determination unit, 916, 917 ... Adder.

Claims (3)

電力変換器の出力電圧波形の基準となる波形信号のデータ列を指令値として出力する指令値演算部と、前記指令値を必要なタイミングで書き換え保持する指令値レジスタと、入力されるクロックにしたがって所定周波数の搬送波を出力する搬送波発生器と、この搬送波発生器から出力される搬送波データ（カウント値）と前記指令値レジスタのデータとを比較した結果を保持する出力レジスタとを備え、この出力レジスタに更新クロックを与えることによりＰＷＭパルスを発生させるＰＷＭパルス発生方式において、
前記出力レジスタにデータ更新制御端子を設け、前記指令値レジスタ値を書き換える更新期間中は、前記データ更新用端子に所定の信号を与えて、その内容を更新しないことを特徴とするＰＷＭパルス発生方式。 A command value calculation unit that outputs a data string of a waveform signal that is a reference of the output voltage waveform of the power converter as a command value, a command value register that rewrites and holds the command value at a necessary timing, and an input clock A carrier wave generator for outputting a carrier wave of a predetermined frequency, and an output register for holding a result of comparing the carrier wave data (count value) output from the carrier wave generator with the data of the command value register, and this output register In a PWM pulse generation method for generating a PWM pulse by giving an update clock to
A PWM pulse generation system characterized in that a data update control terminal is provided in the output register, and a predetermined signal is given to the data update terminal and its contents are not updated during an update period in which the command value register value is rewritten . 前記指令値演算部にて得た指令値を所定期間累積し平均値を計算する平均値計算部と、前記指令値に従って出力したＰＷＭパルス幅相当の電圧値を計算する電圧値計算部と、前記指令値の平均電圧値と出力したＰＷＭパルス幅相当の電圧値とを比較しその差を記憶する記憶部とを付加し、次の所定期間においては、記憶した前回の差に従って出力パルス幅を補正することを特徴とする請求項１に記載のＰＷＭパルス発生方式。   An average value calculation unit that calculates an average value by accumulating the command value obtained by the command value calculation unit for a predetermined period, a voltage value calculation unit that calculates a voltage value corresponding to a PWM pulse width output according to the command value, Compares the average voltage value of the command value with the voltage value equivalent to the output PWM pulse width and adds a storage unit that stores the difference, and corrects the output pulse width according to the stored previous difference in the next predetermined period The PWM pulse generation method according to claim 1, wherein: 前記指令値に従ってパルス出力が立ち下がったときのカウント値と、パルス出力が立ち上がったときのカウント値とから出力したパルス幅を計算し、前記指令値演算部にフィードバックすることにより、次の指令値で出力したパルス幅と指令値との差を補正することを特徴とする請求項１に記載のＰＷＭパルス発生方式。 By calculating the pulse width output from the count value when the pulse output falls according to the command value and the count value when the pulse output rises and feeding back to the command value calculation unit, the next command value 2. The PWM pulse generation method according to claim 1, wherein a difference between the pulse width output in step 1 and the command value is corrected.
JP2005048829A 2004-12-07 2005-02-24 PWM pulse generation method Active JP4742230B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005048829A JP4742230B2 (en) 2004-12-07 2005-02-24 PWM pulse generation method

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004353709 2004-12-07
JP2004353709 2004-12-07
JP2005048829A JP4742230B2 (en) 2004-12-07 2005-02-24 PWM pulse generation method

Publications (2)

Publication Number Publication Date
JP2006191780A JP2006191780A (en) 2006-07-20
JP4742230B2 true JP4742230B2 (en) 2011-08-10

Family

ID=36798333

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005048829A Active JP4742230B2 (en) 2004-12-07 2005-02-24 PWM pulse generation method

Country Status (1)

Country Link
JP (1) JP4742230B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5595285B2 (en) * 2008-01-24 2014-09-24 オスラム ゲーエムベーハー Electronic ballast and method for driving and controlling at least one light source
US8922062B2 (en) * 2011-03-14 2014-12-30 Sunpower Corporation Automatic voltage regulation for photovoltaic systems
CN111082645B (en) * 2020-01-19 2022-12-13 杭州禾迈电力电子技术有限公司 Variable-frequency PWM control switch parameter updating method, PWM control method and control device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3194067B2 (en) * 1994-06-28 2001-07-30 株式会社日立製作所 PWM pulse generator
JP3233005B2 (en) * 1996-03-01 2001-11-26 株式会社日立製作所 PWM controller
JP2842824B2 (en) * 1996-01-30 1999-01-06 日本電気アイシーマイコンシステム株式会社 PWM signal generator

Also Published As

Publication number Publication date
JP2006191780A (en) 2006-07-20

Similar Documents

Publication Publication Date Title
KR101048685B1 (en) Voltage converter and voltage conversion method
KR100891300B1 (en) Semiconductor device and method for operating the same
JP5175642B2 (en) Power control device
JP4497436B2 (en) How to reduce the initial lock time of a delay locked loop
JP4742230B2 (en) PWM pulse generation method
KR100620934B1 (en) Asynchronous signal input apparatus and sampling frequency conversion apparatus
JP5540666B2 (en) Self-sustained operation recovery method for interconnection inverter
JP2009005288A (en) Clock generating circuit
CN1278675A (en) Digital phase-locked loop circuit
US6487246B1 (en) Method and apparatus for programmable pulse width modulated signal generation with period and duty cycle values updated with controlled relative timing
US9397671B2 (en) Delay locked loop and semiconductor apparatus
US20150097605A1 (en) Duty correction circuit and method
JP2008125286A (en) Switching regulator, control method thereof, and control program of switching regulator
US7907028B1 (en) Jitter compensated numerically controlled oscillator
US20020006178A1 (en) Digital PLL pulse generating apparatus
JP5087109B2 (en) Voltage conversion circuit device
US20140240151A1 (en) Analog-to-digital conversion device
JP2009027900A (en) Output voltage detection error correction method for inverter and error correction circuit
US20030169605A1 (en) Device and method for inhibiting power fluctuation
JP2012120255A (en) Power control device and power supply device using the same
US7200173B2 (en) Method and apparatus for generating a distortionless pulse width modulated waveform
JP4062949B2 (en) Variable speed controller
US9887693B2 (en) Clock selection circuit and power supply device equipped with the same
US20060282715A1 (en) Signal generation
US20230370073A1 (en) Chip with automatic clock signal correction and automatic correction method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110329

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110411

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140520

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4742230

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250