JP4738508B2 - Reception circuit, communication device, and communication system - Google Patents

Reception circuit, communication device, and communication system Download PDF

Info

Publication number
JP4738508B2
JP4738508B2 JP2009090984A JP2009090984A JP4738508B2 JP 4738508 B2 JP4738508 B2 JP 4738508B2 JP 2009090984 A JP2009090984 A JP 2009090984A JP 2009090984 A JP2009090984 A JP 2009090984A JP 4738508 B2 JP4738508 B2 JP 4738508B2
Authority
JP
Japan
Prior art keywords
circuit
signal
data
pulse
demodulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009090984A
Other languages
Japanese (ja)
Other versions
JP2010245740A (en
Inventor
聡司 峯澤
直之 樋原
正裕 石原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2009090984A priority Critical patent/JP4738508B2/en
Publication of JP2010245740A publication Critical patent/JP2010245740A/en
Application granted granted Critical
Publication of JP4738508B2 publication Critical patent/JP4738508B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Communication Control (AREA)
  • Circuits Of Receivers In General (AREA)
  • Mobile Radio Communication Systems (AREA)

Description

本発明は、例えば建築物等の設備間の通信を行うための通信システムの受信回路等に関するものである。特に信号を復調するために必要な機能（手段）を備えながらも省電力化を図れるようにしたものである。   The present invention relates to a receiving circuit of a communication system for performing communication between facilities such as buildings. In particular, it is possible to save power while providing functions (means) necessary for demodulating a signal.

地球温暖化、エネルギー資源の枯渇等の問題、コスト削減等の観点から、消費電力の削減が非常に重要となっている。設備間において通信を行うための通信システムにおいても、通信していない場合は電源をＯＦＦにするといった省電力化が必要となってきている。特に設備システムにおいて、電池を駆動源とするセンサのような装置は、電池寿命とも関わってくるため省電力化は重要な課題となっている。   From the viewpoint of global warming, depletion of energy resources, cost reduction, etc., it is very important to reduce power consumption. Even in a communication system for performing communication between facilities, it is necessary to save power by turning off the power supply when communication is not being performed. In particular, in equipment systems, devices such as sensors using batteries as a driving source are also related to battery life, so power saving is an important issue.

ここで、無線通信システムでは、基本的に同期させていない限り、送信端末がいつ信号を送信するかわからない。したがって、受信端末は常時受信可能な状態にしておくか、受信端末を間欠的に起動させ、受信端末が起動している間に送信端末に信号を送信させることで通信を行うようにするものがある。ただし、受信端末を間欠動作させる場合、送信端末から信号を送信するタイミングは、受信端末の状態に依存することになる。   Here, in the wireless communication system, unless it is basically synchronized, it is not known when the transmitting terminal transmits a signal. Therefore, the receiving terminal may be in a state where it can always receive, or the receiving terminal is intermittently activated, and the transmitting terminal transmits a signal while the receiving terminal is activated to perform communication. is there. However, when the receiving terminal is operated intermittently, the timing of transmitting a signal from the transmitting terminal depends on the state of the receiving terminal.

また、無線通信システムでは、距離によって、信号が減衰したり、反射波などによる干渉によって、信号の大きさが変動したりする。したがって、受信端末では、受信する信号の大きさが変動するため、出力する信号が不安定となり、信号の検出が難しくなる。   Further, in a wireless communication system, a signal is attenuated depending on a distance, or a signal size is changed due to interference caused by a reflected wave or the like. Therefore, in the receiving terminal, since the magnitude of the received signal varies, the output signal becomes unstable, and it becomes difficult to detect the signal.

また、受信端末には、受信した信号のレベルを一定時間毎に検出するための同期用のクロックが必要となる。このため、通常、受信端末においては、このクロックを生成するため、クロックを発信する素子と、発振したクロックを受信した信号に同期させるための素子とが必要とする。   Further, the receiving terminal needs a synchronization clock for detecting the level of the received signal at regular intervals. For this reason, in order to generate this clock, the receiving terminal normally requires an element for transmitting the clock and an element for synchronizing the oscillated clock with the received signal.

また、無線通信システムにおける通信の信頼性を向上させる技術として、ＡＧＣ（Auto Gain Control ：自動利得制御）やＰＬＬ（Phase Lock Loop ：位相同期回路）が知られている。ＡＧＣを利用すれば、受信する信号の強弱に依らず、出力を安定して得ることができる。また、ＰＬＬを用いれば、周波数精度の高い出力を得たり、高精度にクロック同期を行ったりすることができる。   As techniques for improving communication reliability in a wireless communication system, AGC (Auto Gain Control) and PLL (Phase Lock Loop) are known. If AGC is used, the output can be stably obtained regardless of the strength of the received signal. Moreover, if a PLL is used, an output with high frequency accuracy can be obtained, or clock synchronization can be performed with high accuracy.

上記の無線通信システムでは、これらの機能を実行するための回路等を備えることで、消費電力が大きくなってしまっていた。このため、例えばクロック信号に関しては、信号にデータと同期情報を含め、クロックのタイミングを信号内の同期情報から得て、遅延素子を使って、信号との同期を行うことで、ＰＬＬなどのような高機能かつ高い消費電力の素子を使わずに、消費電力の低減を図っている（例えば、特許文献１参照）。   In the above wireless communication system, the power consumption has been increased by providing a circuit or the like for executing these functions. For this reason, for example, with respect to a clock signal, the data and synchronization information are included in the signal, the clock timing is obtained from the synchronization information in the signal, and synchronization with the signal is performed using a delay element, so that the PLL is The power consumption is reduced without using an element with high functionality and high power consumption (see, for example, Patent Document 1).

特開２００４−３２００８６号公報（請求項１、第１図）JP 2004-320086 A (Claim 1, FIG. 1)

しかしながら、例えば特許文献１のシステムでは、いつでも通信を行うために、常に受信端末を動作させておく必要があった。また、サンプリング用のクロックを発振する素子等も有しているため、消費電力が多くなってしまっていた。   However, for example, in the system disclosed in Patent Document 1, it is necessary to always operate the receiving terminal in order to perform communication at any time. In addition, since it has an element that oscillates a sampling clock, power consumption has increased.

さらに、出力を安定させるＡＧＣを用いずに構成している。ＡＧＣを用いないことで、消費電力は低減されるが、端末間の距離や波の干渉により、受信する信号の大きさが変動し、出力する信号が不安定になるため、通信の信頼性が低下してしまう。例えば、ＡＳＫ（Amplitude Shift Keying：振幅偏移変調）では、ＡＧＣを使用しない場合、受信信号の大きさが変動することにより、データを示すパルス幅が変化して、正しくデータを復調できない課題がある。   Furthermore, it is configured without using AGC which stabilizes the output. By not using AGC, power consumption is reduced. However, the size of the received signal varies due to the distance between terminals and the interference of waves, and the output signal becomes unstable. It will decline. For example, in ASK (Amplitude Shift Keying), when AGC is not used, there is a problem that the pulse width indicating data changes due to fluctuation in the magnitude of the received signal, and data cannot be demodulated correctly. .

そこで、高消費電力のＡＧＣのような回路等を使わずに、消費電力の低減を図りながら、通信の信頼性を確保し、信号を常に受信できる状態を保つことができる受信回路、その受信回路を有する通信機器等を得ることを目的とする。   Therefore, a receiving circuit that can ensure communication reliability and can always receive a signal while reducing power consumption without using a circuit such as AGC with high power consumption, and the receiving circuit thereof It aims at obtaining the communication apparatus etc. which have.

本発明の受信回路は、係る課題を解決するために、受信した信号からデータパルス列で構成したデータ信号を抽出する処理を行う信号受信回路と、データパルス列のパルスの立ち下がりエッジに基づいて信号レベル検出用に生成した復調用のパルスと復調用のパルスを遅延させて生成した遅延クロックとによって、遅延クロックによるタイミングで復調用のパルスのレベル検出を行い、レベルに基づいてデータ信号に含まれるデータを生成する復調回路と、データ信号を受信すると、データパルス列のパルスの立ち上がりエッジに基づいて復調回路への電力供給を開始する電源制御回路とを備える。 In order to solve such a problem, the receiving circuit of the present invention includes a signal receiving circuit that performs processing for extracting a data signal composed of a data pulse train from a received signal, and a signal level based on a falling edge of a pulse of the data pulse train. The level of the demodulation pulse is detected at the timing of the delay clock using the demodulation pulse generated for detection and the delay clock generated by delaying the demodulation pulse, and the data included in the data signal based on the level And a power supply control circuit that starts supplying power to the demodulation circuit based on the rising edge of the pulse of the data pulse train when the data signal is received.

本発明によれば、受信回路は、信号を受信したときに復調回路への電力供給を行うようにしたので、省電力化を図ることができる。このとき、復調回路に電力供給されると遅延クロックが発生するようにしたので、クロック発生器を用いなくてもよく、消費電力を低減することができる。   According to the present invention, since the receiving circuit supplies power to the demodulation circuit when receiving a signal, power saving can be achieved. At this time, since the delay clock is generated when power is supplied to the demodulation circuit, it is not necessary to use a clock generator, and power consumption can be reduced.

本発明の実施の形態１における通信機器１０の構成を表す図である。It is a figure showing the structure of the communication apparatus 10 in Embodiment 1 of this invention. 実施の形態１のデータ信号の構成内容とパルス配列との一例を示す図である。3 is a diagram illustrating an example of a configuration content of a data signal and a pulse arrangement according to Embodiment 1. FIG. 実施の形態１における通信に係る無線信号の概略を表す図である。3 is a diagram illustrating an outline of a radio signal related to communication in Embodiment 1. FIG. 実施の形態１の受信回路１００における信号処理動作を表す図である。6 is a diagram illustrating a signal processing operation in the reception circuit 100 according to the first embodiment. FIG. 実施の形態１の受信回路１００におけるタイムチャートを表す図である。3 is a diagram illustrating a time chart in the receiving circuit 100 according to Embodiment 1. FIG. 本発明の実施の形態２における通信機器１０Ａの構成を表す図である。It is a figure showing the structure of 10 A of communication apparatuses in Embodiment 2 of this invention. 実施の形態２の受信回路１００Ａにおけるタイムチャートを表す図である。FIG. 10 is a diagram illustrating a time chart in receiving circuit 100A of the second embodiment. 実施の形態３のデータ信号の構成内容とパルス配列との一例を示す図である。It is a figure which shows an example of the content of a data signal of Embodiment 3, and a pulse arrangement | sequence. 実施の形態４における通信システムの構成図である。FIG. 10 is a configuration diagram of a communication system in a fourth embodiment. 実施の形態２における起動要求信号及び実信号の構成内容を示す図である。It is a figure which shows the structure content of the starting request signal in Embodiment 2, and a real signal. 子端末３０２における信号処理動作を表す図である。It is a figure showing the signal processing operation in the child terminal. 実施の形態４の通信システムにおけるシーケンスの一例を示す図である。FIG. 20 is a diagram showing an exemplary sequence in the communication system according to the fourth embodiment.

実施の形態１．
図１は本発明の実施の形態１における通信機器１０の構成を表す図である。図１において、通信機器１０は、無線信号を受信して復調する受信回路１００と、受信回路１００が復調した信号に係るデータの処理を行うデータ処理回路１０８とを備えるものである。 Embodiment 1 FIG.
FIG. 1 is a diagram illustrating a configuration of a communication device 10 according to Embodiment 1 of the present invention. In FIG. 1, the communication device 10 includes a receiving circuit 100 that receives and demodulates a radio signal, and a data processing circuit 108 that processes data related to the signal demodulated by the receiving circuit 100.

受信回路１００は、さらに信号受信回路１０１、復調回路１０２及び電源制御回路１０３を備えるものである。信号受信回路１０１は、無線信号を受信し、無線信号から搬送波を取り除いて、ベースバンド信号を抽出する処理を行う回路である。この信号受信回路１０１は、例えば受動素子による検波回路等を利用して構成する。常時低消費電力で動作させて無線信号を受信可能な状態にしておく。   The reception circuit 100 further includes a signal reception circuit 101, a demodulation circuit 102, and a power supply control circuit 103. The signal receiving circuit 101 is a circuit that receives a radio signal, removes a carrier wave from the radio signal, and extracts a baseband signal. The signal receiving circuit 101 is configured using, for example, a detection circuit using a passive element. It is always operated with low power consumption so that a wireless signal can be received.

図２は送信されるベースバンド信号となるデータ信号の構成内容と信号のパルス配列との一例の概略を示す図である。本実施の形態のデータ信号は、復調回路１０２を起動させるための起動パルス２０１と、映像、音響、データをデジタル化（二値化）したデータを表すデータパルス列２０２とで構成する。   FIG. 2 is a diagram showing an outline of an example of the configuration content of a data signal serving as a baseband signal to be transmitted and a pulse arrangement of the signal. The data signal according to the present embodiment includes a start pulse 201 for starting the demodulation circuit 102 and a data pulse train 202 representing data obtained by digitizing (binarizing) video, sound, and data.

図３は実施の形態１における通信に係る無線信号の概略を表す図である。送信側の装置は、ベースバンド信号を搬送波に重畳して無線による送信を行う。そして、受信側の装置では、受信した搬送波からベースバンド信号を抽出して復調する。   FIG. 3 is a diagram showing an outline of a radio signal related to communication in the first embodiment. The transmission-side apparatus performs wireless transmission by superimposing a baseband signal on a carrier wave. Then, the receiving device extracts the baseband signal from the received carrier wave and demodulates it.

ここで、本実施の形態の通信において、データをデータ信号に変調する方式はパルス位置変調（Pulse Position Modulation）により行うものとする。ある区切られた時間幅（１シンボル）内の２つのパルスの間隔の幅によってデータの値を表す変調方式である。これにより、ここでは、１シンボルにより２つの値（“１”と“０”）を区別することができるものとする。そして、１シンボル内に２つのパルスを配置し、２つのパルスの間隔（２つめのパルスの位置）によって“１”と“０”を表す。例えば“１”を表す場合、１つ目のパルスと２つ目のパルスとの間隔を、“０”を表す場合の間隔よりも長くする。本実施の形態では、搬送波には例えば４２９ＭＨｚ、ベースバンド信号には１００Ｈｚの周波数の信号を用いる。ただし、これらの周波数に限るものではない。   Here, in the communication according to the present embodiment, it is assumed that a method for modulating data into a data signal is performed by pulse position modulation. This is a modulation scheme in which a data value is represented by a width of an interval between two pulses within a certain divided time width (one symbol). Thereby, here, it is assumed that two values (“1” and “0”) can be distinguished by one symbol. Two pulses are arranged in one symbol, and “1” and “0” are represented by the interval between the two pulses (the position of the second pulse). For example, when “1” is represented, the interval between the first pulse and the second pulse is set longer than the interval when “0” is represented. In this embodiment, for example, a signal having a frequency of 429 MHz is used as a carrier wave and a frequency of 100 Hz is used as a baseband signal. However, the frequency is not limited to these.

電源制御回路１０３は、本実施の形態では、例えばＲＳフリップフロップを有している。ＲＳフリップフロップは、セット端子に信号を入力すると“１”を記憶し、リセット端子に信号を入力すると“０”を記憶する１ビット記憶素子である。例えば、電源制御回路１０３にデータ信号の起動パルスが入力されると、ＲＳフリップフロップのセット端子に信号が入力され、ＲＳフリップフロップに“１”が記憶される。“１”が記憶されている間、ＲＳフリップフロップは“１”を表す出力をする。一方、データ処理回路１０８からの停止要求信号を受信すると、ＲＳフリップフロップのリセット端子に信号が入力され、ＲＳフリップフロップに“０”が記憶される。“０”が記憶されている間、ＲＳフリップフロップは“０”を表す出力をする。ＲＳフリップフロップの出力が“１”の間、電源制御回路１０３は復調回路１０２へ電力供給を行い、ＲＳフリップフロップの出力が“０”の間は復調回路１０２への電力供給を停止するようにして、復調回路１０２への電力供給制御を行う。   In the present embodiment, the power supply control circuit 103 has, for example, an RS flip-flop. The RS flip-flop is a 1-bit storage element that stores “1” when a signal is input to the set terminal and stores “0” when a signal is input to the reset terminal. For example, when a start pulse of a data signal is input to the power supply control circuit 103, a signal is input to the set terminal of the RS flip-flop, and “1” is stored in the RS flip-flop. While “1” is stored, the RS flip-flop outputs “1”. On the other hand, when a stop request signal is received from the data processing circuit 108, a signal is input to the reset terminal of the RS flip-flop, and “0” is stored in the RS flip-flop. While “0” is stored, the RS flip-flop outputs “0”. The power supply control circuit 103 supplies power to the demodulation circuit 102 while the output of the RS flip-flop is “1”, and stops supplying power to the demodulation circuit 102 while the output of the RS flip-flop is “0”. Thus, power supply control to the demodulation circuit 102 is performed.

復調回路１０２は、パルス生成回路１０４、遅延回路１０６、信号検出回路１０５及び記憶部１０７を備えるものである。パルス生成回路１０４は、パルスの立ち上がりエッジ又は立ち下がりエッジを検出すると、“ｈｉｇｈ”レベル（例えば電圧が高い側）又は“ｌｏｗ”レベル（例えば電圧が低い側）に信号のレベルを反転させ、復調に係るパルスを生成する回路である。本実施の形態では、立ち上がりエッジを検出するとレベルを反転させるものとする。このパルス生成回路１０４は、例えば、Ｔフリップフロップにより構成することができる。ここで、Ｔフリップフロップは、信号が入力される度に、レベルが反転し、反転したレベルを記憶する１ビット記憶素子である。   The demodulation circuit 102 includes a pulse generation circuit 104, a delay circuit 106, a signal detection circuit 105, and a storage unit 107. When the pulse generation circuit 104 detects a rising edge or a falling edge of the pulse, the pulse generation circuit 104 inverts the signal level to a “high” level (for example, a higher voltage side) or a “low” level (for example, a lower voltage side), and demodulates the signal. It is a circuit which produces | generates the pulse which concerns on. In this embodiment, the level is inverted when a rising edge is detected. The pulse generation circuit 104 can be configured by a T flip-flop, for example. Here, the T flip-flop is a 1-bit storage element that inverts the level each time a signal is input and stores the inverted level.

遅延回路１０６は、パルス生成回路１０４が生成したパルスを所定時間遅延させたパルスである遅延クロックを生成する回路である。遅延回路１０６が生成した遅延クロックを、信号レベルを検出するときのクロック同期のタイミングとして利用する。なお、遅延回路１０６には、例えば、ＲＣ回路から構成される積分回路を用いることで、所定時間遅延させた遅延クロックを生成することができる。信号検出回路１０５は、遅延クロックに同期して、遅延クロックが立ち上がる（“ｈｉｇｈ”レベルになる）タイミングで、パルス生成回路１０４が生成したパルスのレベルが“ｈｉｇｈ”レベルであるか“ｌｏｗ”レベルであるかを検出し、検出したレベルを出力する。記憶部１０７は、信号検出回路１０５が検出したレベルに基づく値をデータとして記憶（格納）する。記憶部１０７には、例えばＤフリップフロップを用いる。ここでは、検出に係るレベルが“ｈｉｇｈ”レベルであれば“１”として記憶し、“ｌｏｗ”レベルであれば“０”として記憶するものとする。   The delay circuit 106 is a circuit that generates a delay clock that is a pulse obtained by delaying the pulse generated by the pulse generation circuit 104 by a predetermined time. The delay clock generated by the delay circuit 106 is used as the clock synchronization timing when detecting the signal level. The delay circuit 106 can generate a delay clock delayed by a predetermined time by using, for example, an integration circuit composed of an RC circuit. The signal detection circuit 105 synchronizes with the delay clock, and at the timing when the delay clock rises (becomes a “high” level), the level of the pulse generated by the pulse generation circuit 104 is the “high” level or the “low” level. Is detected, and the detected level is output. The storage unit 107 stores (stores) a value based on the level detected by the signal detection circuit 105 as data. For the storage unit 107, for example, a D flip-flop is used. Here, if the level related to detection is “high” level, it is stored as “1”, and if it is “low” level, it is stored as “0”.

データ処理回路１０８は、記憶部１０７が記憶した復調された信号が表すデータの処理を行う回路である。また、データの処理が終了すると、電力供給の停止要求信号を電源制御回路１０３に送信する。   The data processing circuit 108 is a circuit that processes data represented by the demodulated signal stored in the storage unit 107. When the data processing is completed, a power supply stop request signal is transmitted to the power supply control circuit 103.

図４は受信回路１００における信号処理（復調処理）動作を説明するためのフローチャートを表す図である。以下では、図４に示すフローチャートに従い、通信機器１０の受信回路１００における信号処理動作について説明する。受信回路１００において、信号受信回路１０１は、無線信号を受信すると、搬送波を除去し、起動パルス２０１及びデータパルス列２０２を抽出処理する（Ｓ００１）。次に、起動パルス２０１がセット信号となり、電源制御回路１０３は復調回路１０２への電力供給を開始させる（Ｓ００２）。   FIG. 4 is a diagram illustrating a flowchart for explaining the signal processing (demodulation processing) operation in the receiving circuit 100. Hereinafter, the signal processing operation in the receiving circuit 100 of the communication device 10 will be described with reference to the flowchart shown in FIG. In the receiving circuit 100, when receiving the radio signal, the signal receiving circuit 101 removes the carrier wave and extracts the start pulse 201 and the data pulse train 202 (S001). Next, the activation pulse 201 becomes a set signal, and the power supply control circuit 103 starts supplying power to the demodulation circuit 102 (S002).

復調回路１０２において、パルス生成回路１０４にデータパルス列２０２が入力されると、信号を復調するためのパルス（復調用のパルス）を生成する（Ｓ００３）。遅延回路１０６は、パルス生成回路１０４が生成した復調用のパルスを所定時間遅延させて遅延クロックを生成し、信号検出回路１０５及び記憶部１０７に遅延クロックを供給する（Ｓ００４）。   In the demodulation circuit 102, when the data pulse train 202 is input to the pulse generation circuit 104, a pulse for demodulating the signal (demodulation pulse) is generated (S003). The delay circuit 106 delays the demodulation pulse generated by the pulse generation circuit 104 for a predetermined time to generate a delay clock, and supplies the delay clock to the signal detection circuit 105 and the storage unit 107 (S004).

信号検出回路１０５は、遅延回路１０６からの遅延クロックに合わせて、パルス生成回路１０４が生成した復調用のパルスのレベルを検出する（Ｓ００５）。また、記憶部１０７は、遅延回路１０６が供給した遅延クロックに合わせて、信号検出回路１０５が検出したレベルに基づく値をデータとして記憶部１０７に格納する（Ｓ００６）。   The signal detection circuit 105 detects the level of the demodulation pulse generated by the pulse generation circuit 104 in accordance with the delay clock from the delay circuit 106 (S005). The storage unit 107 stores a value based on the level detected by the signal detection circuit 105 as data in the storage unit 107 in accordance with the delay clock supplied by the delay circuit 106 (S006).

データ処理回路１０８は、記憶部１０７に格納したデータに基づいて処理（例えば、データの更新、センシング等）を行う（Ｓ００７）。データ処理回路１０８は処理を終了すると、電源制御回路１０３に停止要求信号を送信する。停止要求信号を受信した電源制御回路１０３は復調回路１０２への電力供給を停止する（Ｓ００８）。これにより、受信回路１００における信号処理動作を終了する。   The data processing circuit 108 performs processing (for example, data update, sensing, etc.) based on the data stored in the storage unit 107 (S007). When the data processing circuit 108 finishes the process, it transmits a stop request signal to the power supply control circuit 103. Receiving the stop request signal, the power supply control circuit 103 stops the power supply to the demodulation circuit 102 (S008). Thereby, the signal processing operation in the receiving circuit 100 is completed.

図５は実施の形態１の受信回路１００におけるタイムチャートを表す図である。図５は図４の信号処理動作において各回路が生成する信号について、信号が表す値が“１”と“０”の場合のそれぞれの波形について示している。信号受信回路１０１が、データ信号における、パルス位置変調方式によって１シンボル内に配置された２つのパルスを抽出する。上述したように、“１”のとき、データ信号における２つのパルスの間隔の幅が“０”のときよりも広くなる。   FIG. 5 is a diagram illustrating a time chart in the receiving circuit 100 according to the first embodiment. FIG. 5 shows the waveforms of the signals generated by the circuits in the signal processing operation of FIG. 4 when the values represented by the signals are “1” and “0”. The signal receiving circuit 101 extracts two pulses arranged in one symbol by a pulse position modulation method in the data signal. As described above, when “1”, the interval between two pulses in the data signal is wider than when “0”.

パルス生成回路１０４は、１つ目のパルスの立ち上がりエッジで“ｈｉｇｈ”レベルに反転し、２つ目のパルスの立ち上がりエッジで再び“ｌｏｗ”レベルに反転する。これにより、復調用のパルスを生成する。ここで、“１”のとき、データ信号における２つのパルスの間隔の幅が広いため、“１”のときの復調用のパルスについては“０”のときよりもパルス幅が広い波形となる。遅延回路１０６が発生する遅延クロックは、復調用のパルスを所定時間ずらした波形である。   The pulse generation circuit 104 inverts to the “high” level at the rising edge of the first pulse, and inverts to the “low” level again at the rising edge of the second pulse. Thereby, a pulse for demodulation is generated. Here, when “1”, the width of the interval between two pulses in the data signal is wide. Therefore, the demodulation pulse at “1” has a wider pulse width than at “0”. The delay clock generated by the delay circuit 106 has a waveform obtained by shifting the demodulation pulse by a predetermined time.

そして、信号検出回路１０５が、遅延クロックに合わせて復調用のパルスのレベルを検出したとき、“１”の場合は、パルス幅が広いので“ｈｉｇｈ”レベルの状態にある。このため、記憶部１０７は“１”を表す“ｈｉｇｈ”レベルを格納することとなる。一方、“０”の場合は、パルス幅が“１”より狭く、すでにレベルが下がってしまって“ｌｏｗ”レベルの状態にある。このため、記憶部１０７は“０”を表す“ｌｏｗ”レベルを格納することとなる。   When the signal detection circuit 105 detects the level of the pulse for demodulation in synchronization with the delay clock, the pulse width is wide in the case of “1”, so that it is in the “high” level state. For this reason, the storage unit 107 stores a “high” level representing “1”. On the other hand, in the case of “0”, the pulse width is narrower than “1”, and the level has already been lowered and is in the “low” level state. Therefore, the storage unit 107 stores a “low” level representing “0”.

以上のように、実施の形態１の通信機器１０の受信回路１００においては、信号の先頭となる起動パルス２０１とデータパルス列２０２とで構成したデータ信号が入力されると、電源制御回路１０３が復調回路１０２に電力供給を開始するようにしたので、信号を受信したときのみ復調動作を行うことにより、消費電力の低減をはかることができる。このとき、信号受信回路１０１については、常に無線信号を受信可能にすることで、送信の通信機器においては、受信の通信機器に依存しない任意のタイミングで無線信号を送信することができる。また、パルス生成回路１０４が生成した復調用のパルスを遅延させて遅延クロックとして利用するようにしたので、例えばＰＬＬ等の複雑な同期回路を用いずにクロックを生成して１シンボル毎の同期を行わせることができる。このため、消費電力及びコストの削減を図ることができる。   As described above, in the receiving circuit 100 of the communication device 10 according to the first embodiment, when the data signal composed of the start pulse 201 and the data pulse train 202 as the head of the signal is input, the power supply control circuit 103 demodulates. Since power supply to the circuit 102 is started, power consumption can be reduced by performing a demodulation operation only when a signal is received. At this time, the signal receiving circuit 101 can always receive a wireless signal, so that the transmitting communication device can transmit the wireless signal at an arbitrary timing independent of the receiving communication device. In addition, since the demodulation pulse generated by the pulse generation circuit 104 is delayed and used as a delay clock, for example, a clock is generated without using a complicated synchronization circuit such as a PLL to synchronize each symbol. Can be done. For this reason, power consumption and cost can be reduced.

また、電源制御回路１０３は、データ処理回路１０８からの停止要求信号により、復調回路１０２への電力供給を停止させるようにしたので、信号を受信したときのみ復調動作を行うことにより、消費電力の低減をはかることができる。   In addition, since the power supply control circuit 103 stops the power supply to the demodulation circuit 102 by the stop request signal from the data processing circuit 108, the power consumption control circuit 103 performs the demodulation operation only when the signal is received, thereby reducing the power consumption. Reduction can be achieved.

さらに、パルス生成回路１０４が、データ信号の立ち上がりエッジ又は立ち下がりエッジによって新たに生成した復調用のパルスから信号検出回路１０５がレベルの検出を行うようにしたので、データ信号における強弱に依らず、パルス幅が一定の安定した出力波形が得られる。このような構成にすることによって、ＡＧＣ等の複雑な出力調整回路を用いずにすみ、消費電力を低減しながら通信信頼性を向上させることができる。さらに、複雑な回路を用いないため、コストの低減をはかることができる。また、１シンボル内に２つのパルスを配置するＰＰＭによる変調方式を用いることにより、受信回路１００の構成を簡単にすることが可能である。   Furthermore, since the signal detection circuit 105 detects the level from the pulse for demodulation newly generated by the rising edge or falling edge of the data signal, the pulse generation circuit 104 does not depend on the strength of the data signal, A stable output waveform with a constant pulse width can be obtained. With such a configuration, it is not necessary to use a complicated output adjustment circuit such as AGC, and communication reliability can be improved while reducing power consumption. Furthermore, since a complicated circuit is not used, cost can be reduced. In addition, the configuration of the receiving circuit 100 can be simplified by using a PPM modulation method in which two pulses are arranged in one symbol.

実施の形態２．
図６は本発明の実施の形態２における通信機器１０Ａの構成を表す図である。図６において、図１と同じ符号を付している回路、手段等については、実施の形態１で説明したことと同様の処理動作を行う。図６における受信回路１００Ａは、変調回路１０２Ａがアナログ変換回路１０９を有している点で受信回路１００とは異なる。 Embodiment 2. FIG.
FIG. 6 is a diagram showing a configuration of communication apparatus 10A according to Embodiment 2 of the present invention. In FIG. 6, the same processing operations as those described in the first embodiment are performed for circuits, means, and the like that have the same reference numerals as those in FIG. 1. The receiving circuit 100A in FIG. 6 is different from the receiving circuit 100 in that the modulation circuit 102A includes an analog conversion circuit 109.

アナログ変換回路１０９は、パルス生成回路１０４が生成したパルスをアナログ信号に変換する回路である。例えば、積分回路のような、パルス幅に応じたレベル（例えば電圧）を出力できるアナログ信号に変換できる回路とする。このため、パルス生成回路１０４が生成したパルス幅が広いほど、アナログ信号のレベルは高くなる。本実施の形態では、信号検出回路１０５はアナログ信号におけるレベルを検出するものとする。   The analog conversion circuit 109 is a circuit that converts the pulse generated by the pulse generation circuit 104 into an analog signal. For example, a circuit that can be converted into an analog signal that can output a level (for example, voltage) corresponding to a pulse width, such as an integration circuit. For this reason, the wider the pulse width generated by the pulse generation circuit 104, the higher the level of the analog signal. In this embodiment, it is assumed that the signal detection circuit 105 detects a level in an analog signal.

実施の形態１における信号の変調方式では、１シンボルで２値（“０”，“１”）を表す例を示したが、１シンボルにおける情報量を増やすこともできる。そこで、本実施の形態では、１シンボルにおける情報量が４値（“００”，“０１”，“１０”，“１１”）である場合について説明する。   In the signal modulation method in the first embodiment, an example is shown in which one symbol represents a binary value (“0”, “1”), but the information amount in one symbol can also be increased. Therefore, in the present embodiment, a case will be described in which the amount of information in one symbol is four values (“00”, “01”, “10”, “11”).

図７は実施の形態２の受信回路１００Ａにおけるタイムチャートを表す図である。図７は信号処理動作において各回路が生成する信号について、信号が表す値が“００”、“０１”、“１０”、“１１”のそれぞれの波形について示している。信号受信回路１０１が、データ信号における、パルス位置変調方式によって１シンボル内に配置された２つのパルスを抽出する。１シンボルにおいて４つの値を表すために、２つのパルスの間隔の幅を４通りに変化できるようにしている。   FIG. 7 is a diagram illustrating a time chart in the receiving circuit 100A of the second embodiment. FIG. 7 shows the waveforms generated by the respective circuits in the signal processing operation when the values represented by the signals are “00”, “01”, “10”, and “11”. The signal receiving circuit 101 extracts two pulses arranged in one symbol by a pulse position modulation method in the data signal. In order to represent four values in one symbol, the width of the interval between two pulses can be changed in four ways.

パルス生成回路１０４は、２つのパルスの間隔の幅に基づいて復調用のパルスを生成する。２つのパルスの間隔の幅が広いほど、パルス幅が広くなる。本実施の形態では、“００”、“０１”、“１０”、“１１”の順に広くなっている。遅延回路１０６が発生する遅延クロックは、復調用のパルスを所定時間ずらした波形である。   The pulse generation circuit 104 generates a demodulation pulse based on the width of the interval between two pulses. The wider the interval between two pulses, the wider the pulse width. In this embodiment, “00”, “01”, “10”, and “11” become wider in this order. The delay clock generated by the delay circuit 106 has a waveform obtained by shifting the demodulation pulse by a predetermined time.

アナログ変換回路１０９は、復調用のパルスにおけるパルス幅の違いによって異なるレベル（ここでは４通り）のアナログ信号を出力する。信号検出回路１０５は、アナログ信号のレベルを検出して、４通りに分けた出力を行い、記憶部１０７は信号検出回路１０５の出力に基づく値をデータとして格納する。   The analog conversion circuit 109 outputs analog signals of different levels (here, four) depending on the pulse width difference in the demodulation pulse. The signal detection circuit 105 detects the level of the analog signal and performs output divided into four types, and the storage unit 107 stores a value based on the output of the signal detection circuit 105 as data.

以上のように、実施の形態２の通信機器１０Ａの受信回路１００Ａによれば、パルス生成回路１０４が生成した復調用のパルスにおけるパルス幅に基づいて、アナログ変換回路１０９が、３以上のレベルを表すことができるようにしたので、１シンボルで２値より大きなデータの値を表すことができ、情報量を増やして通信速度を向上させることができる。   As described above, according to the receiving circuit 100A of the communication device 10A of the second embodiment, the analog conversion circuit 109 has three or more levels based on the pulse width in the demodulation pulse generated by the pulse generation circuit 104. Since it can be expressed, it is possible to represent a data value larger than two values by one symbol, and it is possible to increase the amount of information and improve the communication speed.

実施の形態３．
図８は、実施の形態３におけるデータ信号のパルス配列の一例を示す概略図である。上述の実施の形態１では、起動パルス２０１とデータパルス列２０２とでデータ信号を構成した。 Embodiment 3 FIG.
FIG. 8 is a schematic diagram showing an example of a pulse arrangement of a data signal in the third embodiment. In the first embodiment, the start pulse 201 and the data pulse train 202 constitute a data signal.

本実施の形態は、図８に示すように、データパルス列２０２Ａの最初のパルスを起動パルスとしたものである。データパルス列２０２Ａの最初のパルスを起動パルスとし、その立ち上がりエッジ部分が電源制御回路１０３のＲＳフリップフロップのセット端子に入力されると、電源制御回路１０３は復調回路１０２へ電力供給を行うようにする。   In this embodiment, as shown in FIG. 8, the first pulse of the data pulse train 202A is used as a start pulse. When the first pulse of the data pulse train 202A is a start pulse and the rising edge portion is input to the set terminal of the RS flip-flop of the power supply control circuit 103, the power supply control circuit 103 supplies power to the demodulation circuit 102. .

ここで、電源制御回路１０３がデータパルス列２０２Ａの最初のパルスの立ち上がりエッジにより電力供給を行うため、パルス生成回路１０４が最初のパルスの立ち上がりエッジを検出できない可能性がある。そこで、パルス生成回路１０４は、データパルス列２０２Ａにおけるパルスの立ち下がりエッジを検出すると、レベルを反転させ、復調に係るパルスを生成するようにする。これにより、データ信号中に起動パルスを別に設ける必要がなく、データパルス列２０２Ａのみでデータ信号を構成でき、信号の構成を単純にすることができる。   Here, since the power supply control circuit 103 supplies power with the rising edge of the first pulse of the data pulse train 202A, the pulse generation circuit 104 may not be able to detect the rising edge of the first pulse. Therefore, when detecting the falling edge of the pulse in the data pulse train 202A, the pulse generation circuit 104 inverts the level and generates a pulse related to demodulation. Thereby, it is not necessary to provide a separate start pulse in the data signal, and the data signal can be configured only by the data pulse train 202A, and the configuration of the signal can be simplified.

また、上述した実施の形態１では、電源制御回路１０３は、データ処理回路１０８からの停止要求信号に基づいて、復調回路１０２への電力供給を停止させるようにしたが、これに限定するものではない。例えばタイマ等（図示せず）を設け、電力供給開始後、復調処理後の所定時間が経過したものと判断すると、復調回路１０２への電力供給を停止させるようにしてもよい。これにより、ノイズ等を起動パルスとして、電源制御回路１０３が誤って復調回路１０２を起動させた場合でも、データ処理回路１０８からの停止要求信号がなくても一定時間経過後に、復調回路１０２への電力供給を停止させることができる。また、復調回路１０２への電力供給を停止させるため、ノイズ受信後もデータ信号を受信することが可能である。   In the first embodiment described above, the power supply control circuit 103 stops the power supply to the demodulation circuit 102 based on the stop request signal from the data processing circuit 108. However, the present invention is not limited to this. Absent. For example, a timer or the like (not shown) may be provided, and power supply to the demodulation circuit 102 may be stopped when it is determined that a predetermined time after demodulation processing has elapsed after the start of power supply. As a result, even when the power supply control circuit 103 erroneously activates the demodulation circuit 102 using noise or the like as a start pulse, even if there is no stop request signal from the data processing circuit 108, after a certain time has passed, The power supply can be stopped. In addition, since the power supply to the demodulation circuit 102 is stopped, the data signal can be received even after receiving noise.

実施の形態４．
図９は本発明の実施の形態４における通信システムを表す図である。本実施の形態の通信システムは１台又は複数台の親端末３０１と１台又は複数台の子端末３０２とで構成するものである。図９では、１台の親端末３０１と１台の子端末３０２とで構成している。 Embodiment 4 FIG.
FIG. 9 is a diagram showing a communication system according to Embodiment 4 of the present invention. The communication system of the present embodiment is composed of one or a plurality of parent terminals 301 and one or a plurality of child terminals 302. In FIG. 9, it is composed of one parent terminal 301 and one child terminal 302.

親端末３０１は、送信回路３０３と親端末第二通信部３０４とを備えている。送信回路３０３は、無線通信により起動要求信号を送信する。そして、親端末第二通信部３０４は、送信回路３０３に起動要求信号の送信を指示する。また、第二通信部３０７との間で無線通信によるデータ信号の送受信を行う。   The parent terminal 301 includes a transmission circuit 303 and a parent terminal second communication unit 304. The transmission circuit 303 transmits an activation request signal by wireless communication. Then, the parent terminal second communication unit 304 instructs the transmission circuit 303 to transmit an activation request signal. In addition, data signals are transmitted / received to / from the second communication unit 307 by wireless communication.

一方、子端末３０２は、受信回路３０５、端末識別回路３０６及び第二通信部３０７を備えるものである。受信回路１００は上述の実施の形態１において説明した受信回路１００である。本実施の形態では、受信した起動要求信号のデータパルス列が表す宛先アドレスをデータとして検出し、記憶部１０７に記憶する。ここでは受信回路１００により説明するが、実施の形態２で説明した受信回路１００Ａとしてもよい。   On the other hand, the child terminal 302 includes a receiving circuit 305, a terminal identification circuit 306, and a second communication unit 307. The receiving circuit 100 is the receiving circuit 100 described in the first embodiment. In the present embodiment, the destination address represented by the data pulse train of the received activation request signal is detected as data and stored in the storage unit 107. Here, the receiving circuit 100 will be described, but the receiving circuit 100A described in the second embodiment may be used.

端末識別回路３０６は、自端末アドレス記憶部５０２及び比較回路５０４を備えるものである。ここで、端末識別回路３０６は、電源制御回路１０３の制御に基づき、受信回路３０５の復調回路１０２と同じ電力供給制御を受けるものとする。自端末アドレス記憶部５０２は、通信システム内において、各端末が固有に有するアドレスについて、自端末のアドレスデータを記憶する。ここで、自端末アドレス記憶部５０２には、例えばＤＩＰスイッチ、Ｄフリップフロップ等を用いる。また、比較回路５０４は、自端末アドレス５０２が記憶する自端末のアドレスデータと受信回路１００の記憶部１０７が記憶する宛先アドレスのデータとを比較する。その結果、データが一致するものと判断すると、第二通信部３０７へ起動信号を送信し、第二通信部３０７を起動させる処理を行う。また、不一致であると判断すると、第二通信部３０７へ起動信号を送信せず、第二通信部３０７を起動させない。さらに、復調回路１０２及び端末識別回路３０６の電源供給を停止させるために、電源制御回路１０３に停止要求信号を送信する。   The terminal identification circuit 306 includes its own terminal address storage unit 502 and a comparison circuit 504. Here, it is assumed that the terminal identification circuit 306 receives the same power supply control as that of the demodulation circuit 102 of the reception circuit 305 based on the control of the power supply control circuit 103. The own terminal address storage unit 502 stores the address data of the own terminal for the address that each terminal has uniquely in the communication system. Here, for example, a DIP switch, a D flip-flop, or the like is used for the own terminal address storage unit 502. The comparison circuit 504 compares the address data of the own terminal stored in the own terminal address 502 with the data of the destination address stored in the storage unit 107 of the receiving circuit 100. As a result, if it is determined that the data match, an activation signal is transmitted to the second communication unit 307, and the second communication unit 307 is activated. If it is determined that they do not match, the activation signal is not transmitted to the second communication unit 307 and the second communication unit 307 is not activated. Further, a stop request signal is transmitted to the power supply control circuit 103 in order to stop the power supply to the demodulation circuit 102 and the terminal identification circuit 306.

第二通信部３０７は、起動している間、親端末第二通信部３０４との無線通信を行う。親端末第二通信部３０４と第二通信部３０７との間で行う通信は、送信回路３０３と受信回路１００との間で行う通信に比べて通信速度が速く、データの信頼性も高い高性能な通信である。その分、第二通信部３０７における消費電力は大きくなる。ここで、第二通信部３０７が起動した場合には、第二通信部３０７が電源制御回路１０３に停止要求信号を送信する。   The second communication unit 307 performs wireless communication with the parent terminal second communication unit 304 while activated. The communication performed between the parent terminal second communication unit 304 and the second communication unit 307 has a higher communication speed and higher data reliability than the communication performed between the transmission circuit 303 and the reception circuit 100. Communication. Accordingly, power consumption in the second communication unit 307 increases. Here, when the second communication unit 307 is activated, the second communication unit 307 transmits a stop request signal to the power supply control circuit 103.

このため、本実施の形態の通信システムでは、データの送受信を行う子端末３０２の第二通信部３０７が低消費電力なスリープ状態であり、自端末宛の起動要求信号を受信したときに起動して送受信可能な状態とするものである。   For this reason, in the communication system according to the present embodiment, the second communication unit 307 of the child terminal 302 that transmits and receives data is in a low power consumption sleep state and is activated when an activation request signal addressed to the own terminal is received. To enable transmission / reception.

図１０は実施の形態２における起動要求信号および実信号の構成内容を示す概略図である。起動要求信号は、実施の形態１で説明した起動パルス２０１及びデータパルス列２０２構成を持つものである。ここで、本実施の形態では、データパルス列２０２が表すデータは宛先アドレス４０２のデータである。また、実信号は、親端末３０１と子端末３０２との間で、宛先アドレス４０２のデータ及び実データを表すペイロード４０３からなる構成を持つものである。ここで、起動要求信号、実データ信号の搬送波は、それぞれ例えば４２９ＭＨｚ、２．４ＧＨｚ帯域の周波数を用いるものとする。   FIG. 10 is a schematic diagram showing the configuration contents of the activation request signal and the actual signal in the second embodiment. The activation request signal has the configuration of the activation pulse 201 and the data pulse train 202 described in the first embodiment. Here, in the present embodiment, data represented by the data pulse train 202 is data of the destination address 402. In addition, the actual signal has a configuration including the data of the destination address 402 and the payload 403 representing the actual data between the parent terminal 301 and the child terminal 302. Here, it is assumed that the start request signal and the actual data signal use, for example, frequencies of 429 MHz and 2.4 GHz, respectively.

図１１は子端末３０２における信号処理動作を説明するためのフローチャートを表す図である。以下では、図１１に示すフローチャートに従い、信号処理動作について説明する。図１１のフローチャートにおけるＳ１０１〜Ｓ１０６については、実施の形態１において説明したＳ００１〜Ｓ００６と同様である。   FIG. 11 is a diagram illustrating a flowchart for explaining a signal processing operation in the child terminal 302. Hereinafter, the signal processing operation will be described with reference to the flowchart shown in FIG. S101 to S106 in the flowchart of FIG. 11 are the same as S001 to S006 described in the first embodiment.

そして、比較回路５０４は、自端末アドレス５０２が記憶する自端末のアドレスデータと受信回路１００の記憶部１０７が記憶する宛先アドレス４０２のデータとを比較する（Ｓ１０７）。２つのアドレスデータが一致するものと判断すると、比較回路５０４は、第二通信部３０７へ起動信号を送信し、第二通信部３０７を起動させる（Ｓ１０８）。第二通信部３０７は、起動した後、電源制御回路１０３に停止要求信号を送信し、復調回路１０２及び端末識別回路３０６の電源供給を停止させる。一方、２つのアドレスデータが一致しないものと判断すると、比較回路５０４は起動信号を送信せず、電源制御回路１０３に停止要求信号を送信する（Ｓ１０９）。   Then, the comparison circuit 504 compares the address data of the own terminal stored in the own terminal address 502 with the data of the destination address 402 stored in the storage unit 107 of the receiving circuit 100 (S107). If it is determined that the two address data match, the comparison circuit 504 transmits an activation signal to the second communication unit 307 to activate the second communication unit 307 (S108). After being activated, the second communication unit 307 transmits a stop request signal to the power supply control circuit 103 to stop the power supply to the demodulation circuit 102 and the terminal identification circuit 306. On the other hand, if it is determined that the two address data do not match, the comparison circuit 504 does not transmit a start signal but transmits a stop request signal to the power supply control circuit 103 (S109).

図１２は実施の形態４の通信システムにおけるシーケンスの一例を示す図である。図１２では図１１のフローチャートに基づいて、子端末３０２の各回路の起動又は停止（スリープ）状態の推移を表している。   FIG. 12 is a diagram illustrating an example of a sequence in the communication system according to the fourth embodiment. FIG. 12 shows transition of activation or stop (sleep) state of each circuit of the child terminal 302 based on the flowchart of FIG.

まず、子端末３０２が他端末宛の宛先アドレス４０２のデータを含む起動要求信号を受信した場合について説明する。ここで、子端末３０２の宛先アドレスは“ＹＹＹ”とする。親端末３０１が宛先アドレス４０２として、“ＸＸＸ”のデータパルス列２０２を含む起動要求信号を送信する（Ｓ２０１）。起動パルス２０１が含まれる起動要求信号により、電源制御回路１０３は復調回路１０２及び端末識別回路３０６への電力供給を開始する。起動要求信号のデータパルス列２０２は復調回路１０２に入力される（Ｓ２０２）。復調回路１０２は、データパルス列２０２に基づく復調処理を行い、その結果である宛先アドレス４０２のデータが端末識別回路３０６に入力される（Ｓ２０３）。端末識別回路３０６の比較回路５０４は２つのアドレスデータが不一致であると判断するため、第二通信部３０７へ起動信号を送信しない。このため、第二通信部３０７は起動状態にならず、停止状態のままである。また、比較回路５０４は、電源制御回路１０３に停止要求信号を送信するため、復調回路１０２及び端末識別回路３０６は電力供給が停止され、停止状態となる。   First, a case where the child terminal 302 receives an activation request signal including data of a destination address 402 addressed to another terminal will be described. Here, the destination address of the child terminal 302 is “YYY”. The parent terminal 301 transmits an activation request signal including the data pulse train 202 of “XXX” as the destination address 402 (S201). In response to the activation request signal including the activation pulse 201, the power supply control circuit 103 starts supplying power to the demodulation circuit 102 and the terminal identification circuit 306. The data pulse train 202 of the activation request signal is input to the demodulation circuit 102 (S202). The demodulation circuit 102 performs demodulation processing based on the data pulse train 202, and the data at the destination address 402 as a result is input to the terminal identification circuit 306 (S203). Since the comparison circuit 504 of the terminal identification circuit 306 determines that the two address data do not match, it does not transmit an activation signal to the second communication unit 307. For this reason, the second communication unit 307 is not in the activated state and remains in the stopped state. Since the comparison circuit 504 transmits a stop request signal to the power supply control circuit 103, the demodulation circuit 102 and the terminal identification circuit 306 are stopped from being supplied with power.

次に、子端末３０２が自端末宛の宛先アドレス４０２のデータを含む起動要求信号を受信した場合について説明する。親端末３０１が宛先アドレス４０２として、“ＹＹＹ”のデータパルス列２０２を含む起動要求信号を送信する（Ｓ２０４）。起動パルス２０１が含まれる起動要求信号により、電源制御回路１０３は復調回路１０２及び端末識別回路３０６への電力供給を開始する。起動要求信号のデータパルス列２０２は復調回路１０２に入力される（Ｓ２０５）。   Next, a case where the child terminal 302 receives an activation request signal including data of the destination address 402 addressed to the own terminal will be described. The parent terminal 301 transmits an activation request signal including the data pulse train 202 of “YYY” as the destination address 402 (S204). In response to the activation request signal including the activation pulse 201, the power supply control circuit 103 starts supplying power to the demodulation circuit 102 and the terminal identification circuit 306. The data pulse train 202 of the activation request signal is input to the demodulation circuit 102 (S205).

復調回路１０２は、データパルス列２０２に基づく復調処理を行い、その結果である宛先アドレス４０２のデータが端末識別回路３０６に入力される（Ｓ２０６）。端末識別回路３０６の比較回路５０４は２つのアドレスデータが一致すると判断するため、第二通信部３０７へ起動信号を送信する（Ｓ２０７）。これにより、第二通信部３０７は起動状態となる。そして、第二通信部３０７は、親端末３０１の親端末第二通信部３０４との間でデータ信号の送受信を行い、通信終了後、スリープ状態へ移行する。また、第二通信部３０７は、電源制御回路１０３に停止要求信号を送信するため、復調回路１０２及び端末識別回路３０６は電力供給が停止され、停止状態となる。   The demodulation circuit 102 performs demodulation processing based on the data pulse train 202, and the data at the destination address 402 as a result is input to the terminal identification circuit 306 (S206). The comparison circuit 504 of the terminal identification circuit 306 transmits an activation signal to the second communication unit 307 in order to determine that the two address data match (S207). Thereby, the 2nd communication part 307 will be in a starting state. And the 2nd communication part 307 transmits / receives a data signal between the parent terminal 2nd communication parts 304 of the parent terminal 301, and transfers to a sleep state after completion | finish of communication. Further, since the second communication unit 307 transmits a stop request signal to the power supply control circuit 103, the power supply to the demodulation circuit 102 and the terminal identification circuit 306 is stopped, and the second communication unit 307 enters a stop state.

ここで、第二通信部３０７が起動状態であるとは、例えば第二通信部３０７がマイクロコンピュータである場合、クロック信号が高速で動作する状態であり、消費電力が大きい状態であることを示す。また、第二通信部３０７がスリープ状態であるとは、クロック信号が停止していたり、低速で動作していたり、また、マイクロコンピュータの周辺回路が停止している状態であり、起動状態と比較して著しく消費電力が小さい状態であることを示す。   Here, the second communication unit 307 is in the activated state, for example, when the second communication unit 307 is a microcomputer, the clock signal operates at a high speed and the power consumption is large. . The second communication unit 307 is in a sleep state when the clock signal is stopped, operating at a low speed, or when the peripheral circuit of the microcomputer is stopped. Thus, the power consumption is remarkably small.

以上のように、実施の形態４の通信システムにおいては、信号受信回路１０１が常に無線信号を受信可能であるため、親端末３０１においては、子端末３０２に依存しない任意のタイミングで無線信号を送信することができる。また、起動要求信号を受信したときに起動要求信号中の起動パルス２０１により、電源制御回路１０３が復調回路１０２及び端末識別回路３０６に電力供給を開始するようにしたので、消費電力の低減をはかることができる。さらに、端末識別回路３０６の比較回路５０４の比較動作により、起動要求信号が自端末宛のものであると判断すると復調回路１０２及び端末識別回路３０６に加え、第二通信部３０７を起動し、自端末宛ではない場合、第二通信部３０７を起動しないようにして、必要な回路を段階的に動作させ、起動要求信号を処理するために最低限の消費電力で信号処理を行うことができる。   As described above, in the communication system according to the fourth embodiment, since the signal receiving circuit 101 can always receive a radio signal, the parent terminal 301 transmits a radio signal at an arbitrary timing independent of the child terminal 302. can do. In addition, when the activation request signal is received, the power supply control circuit 103 starts supplying power to the demodulation circuit 102 and the terminal identification circuit 306 by the activation pulse 201 in the activation request signal, so that power consumption is reduced. be able to. Further, when it is determined by the comparison operation of the comparison circuit 504 of the terminal identification circuit 306 that the activation request signal is addressed to the own terminal, the second communication unit 307 is activated in addition to the demodulation circuit 102 and the terminal identification circuit 306, If the terminal is not addressed to the terminal, the second communication unit 307 is not activated, the necessary circuits are operated in stages, and signal processing can be performed with minimum power consumption to process the activation request signal.

実施の形態５．
上述の実施の形態では、無線通信について説明したが、有線の場合においても適用することができる。また、搬送媒体についても、電磁波、赤外線、可視光等を用いて通信を行うことができる。 Embodiment 5 FIG.
In the above-described embodiment, wireless communication has been described. However, the present invention can also be applied to a wired case. In addition, communication can be performed with respect to the carrier medium using electromagnetic waves, infrared rays, visible light, or the like.

また、実施の形態４の親端末３０１と子端末３０２は、起動要求信号の送受信用及び実信号の送受信用のアンテナをそれぞれ備えていたが、共通のアンテナとしてもよい。さらに、送信用と受信用とに分けてもよい。   In addition, although the parent terminal 301 and the child terminal 302 of the fourth embodiment are provided with the antenna for transmitting / receiving the activation request signal and the antenna for transmitting / receiving the actual signal, they may be a common antenna. Further, it may be divided into transmission and reception.

また、実施の形態４では、特に示さなかったが、例えば自端末アドレス記憶部５０２に、さらに同報用のアドレスのデータを記憶させるようにしてもよい。そして、比較回路５０４が、同報用のアドレスデータと受信回路１００の記憶部１０７が記憶する宛先アドレスのデータとも比較し、データが一致するものと判断すると、第二通信部３０７へ起動信号を送信するようにしてもよい。これにより、システム内の複数の子端末３０２との通信を行おうとする場合に、子端末３０２毎に起動要求信号を送信する必要がなく、システム内の信号量を少なくすることができる。   Further, although not specifically shown in the fourth embodiment, for example, data of a broadcast address may be further stored in the own terminal address storage unit 502. Then, the comparison circuit 504 compares the broadcast address data with the data of the destination address stored in the storage unit 107 of the reception circuit 100. If the comparison circuit 504 determines that the data match, an activation signal is sent to the second communication unit 307. You may make it transmit. As a result, when communicating with a plurality of child terminals 302 in the system, it is not necessary to transmit an activation request signal for each child terminal 302, and the amount of signals in the system can be reduced.

また、実施の形態４では、子端末３０２は、受信回路１００、端末識別回路３０６及び第二通信部３０７で構成していたが、第二通信部３０７に限定する必要はない。例えば、センサネットワークにおいて、第二通信部３０７の代わりに１又は複数のセンサ等で構成してもよい。このとき、起動要求信号の宛先アドレス４０２のデータを、子端末３０２が有するセンサ毎に対応させておいてもよい。これにより、複数の物理量のデータを信号に含めて送信する場合でも、受信回路１００、端末識別回路３０６を１つで構成することができ、無駄な動作や処理がなくなり、低消費電力化をはかることができる。   In the fourth embodiment, the child terminal 302 includes the receiving circuit 100, the terminal identification circuit 306, and the second communication unit 307. However, the child terminal 302 is not necessarily limited to the second communication unit 307. For example, in the sensor network, the second communication unit 307 may be configured with one or a plurality of sensors. At this time, the data of the destination address 402 of the activation request signal may be associated with each sensor of the child terminal 302. As a result, even when data of a plurality of physical quantities are included in a signal and transmitted, the receiving circuit 100 and the terminal identification circuit 306 can be configured as one, eliminating unnecessary operations and processing, and reducing power consumption. be able to.

本発明は、空気調和機器、照明システム、センサネットワーク等に用いる通信システムに応用することができる。例えば、空気調和機器の場合、空気調和機器が実施の形態４における親端末３０１を備え、空気調和機器を操作するリモートコントローラー（以下、リモコンという）が子端末３０２を備えるようにすることができる。このとき、実施の形態４で説明した動作により、空気調和機器がリモコンに温度等の更新等のデータを含む信号を送信する。リモコンの信号受信回路１０１は常に信号を受信可能な状態であるので、空気調和機器は任意時刻にデータを送信することが可能となる。また、信号を受信するとき以外は、リモコンの第二通信部３０７はスリープ状態となっている。これにより、リモコンの消費電力を低減し、リモコンの電池寿命を延ばすことができる。   The present invention can be applied to a communication system used for an air conditioner, a lighting system, a sensor network, and the like. For example, in the case of an air conditioner, the air conditioner can include the parent terminal 301 in Embodiment 4, and a remote controller (hereinafter referred to as a remote controller) that operates the air conditioner can include the child terminal 302. At this time, by the operation described in the fourth embodiment, the air-conditioning apparatus transmits a signal including data such as temperature updates to the remote controller. Since the signal receiving circuit 101 of the remote controller is always in a state where signals can be received, the air conditioning apparatus can transmit data at an arbitrary time. In addition, the second communication unit 307 of the remote controller is in a sleep state except when receiving a signal. Thereby, the power consumption of the remote controller can be reduced and the battery life of the remote controller can be extended.

また、逆に空気調和機器が実施の形態４における子端末３０２を備え、空気調和機器を操作するリモコンが実施の形態２における親端末３０１を備えるシステムにも応用可能である。この場合、信号を受信する場合を除き、空気調和機器の第二通信部３０７は常にスリープ状態となっている。したがって、空気調和機器の待機電力を低減することが可能となる。   Conversely, the present invention can also be applied to a system in which the air conditioning apparatus includes the child terminal 302 according to the fourth embodiment, and the remote controller that operates the air conditioning apparatus includes the parent terminal 301 according to the second embodiment. In this case, the 2nd communication part 307 of an air conditioning apparatus is always a sleep state except the case where a signal is received. Therefore, it is possible to reduce standby power of the air conditioner.

さらに、空気調和機器が実施の形態２における子端末３０２と送信回路３０３とを備え、空気調和機器を操作するリモコンが実施の形態４における子端末３０２と送信回路３０３とを備える通信システムにも応用することができる。この通信システムでは、空気調和機器の第二通信部３０７及びリモコンの第二通信部３０７は、信号を受信したとき以外はスリープ状態であるため、空気調和機器及びリモコンの消費電力を低減することができる。また、空気調和機器の信号受信回路１０１及びリモコンの信号受信回路１０１が常に起動要求信号を受信することが可能であるため、空気調和機器の送信回路３０３及びリモコンの送信回路３０３は任意の時刻に起動要求信号を送信することができる。   Further, the air conditioning apparatus includes the child terminal 302 and the transmission circuit 303 in the second embodiment, and the remote controller for operating the air conditioning apparatus is also applied to a communication system including the child terminal 302 and the transmission circuit 303 in the fourth embodiment. can do. In this communication system, since the second communication unit 307 of the air conditioning device and the second communication unit 307 of the remote control are in a sleep state except when a signal is received, the power consumption of the air conditioning device and the remote control can be reduced. it can. In addition, since the signal receiving circuit 101 of the air conditioning apparatus and the signal receiving circuit 101 of the remote control can always receive the activation request signal, the transmission circuit 303 of the air conditioning apparatus and the transmission circuit 303 of the remote control can be at any time. An activation request signal can be transmitted.

そして、実施の形態５で説明したセンサネットワークにおいては、センサを制御する端末が実施の形態４における親端末３０１を備え、センサが実施の形態４における子端末３０２を備える通信システムに応用することができる。このような通信システムでは、実信号を送受信するとき以外は端末の第二通信部３０７は、スリープ状態であるため、センサの消費電力を削減することができる。また、センサを制御する端末は、無線によるパラメータ設定やセンサデータの要求などを任意のタイミングで行うことができる。   The sensor network described in the fifth embodiment can be applied to a communication system in which the terminal that controls the sensor includes the parent terminal 301 in the fourth embodiment, and the sensor includes the child terminal 302 in the fourth embodiment. it can. In such a communication system, since the second communication unit 307 of the terminal is in a sleep state except when transmitting / receiving actual signals, the power consumption of the sensor can be reduced. Also, the terminal that controls the sensor can perform wireless parameter setting, sensor data request, and the like at an arbitrary timing.

１０、１０Ａ 通信機器、１００，１００Ａ 受信回路、１０１ 信号受信回路、１０２，１０２Ａ 復調回路、１０３ 電源制御回路、１０４ パルス生成回路、１０５ 信号検出回路、１０６ 遅延回路、１０７ 記憶部、１０８ データ処理回路、１０９ アナログ変換回路、２０１ 起動パルス、２０２ データパルス列、３０１ 親端末、３０２ 子端末、３０３ 送信回路、３０４ 親端末第二通信部、３０６ 端末識別回路、３０７ 第二通信部、４０２ 宛先アドレス、４０３ ペイロード、５０２ 自端末アドレス記憶部、５０４ 比較回路。   10, 10A communication device, 100, 100A reception circuit, 101 signal reception circuit, 102, 102A demodulation circuit, 103 power supply control circuit, 104 pulse generation circuit, 105 signal detection circuit, 106 delay circuit, 107 storage unit, 108 data processing circuit 109 analog conversion circuit, 201 start pulse, 202 data pulse train, 301 parent terminal, 302 child terminal, 303 transmission circuit, 304 parent terminal second communication unit, 306 terminal identification circuit, 307 second communication unit, 402 destination address, 403 Payload, 502 own terminal address storage unit, 504 comparison circuit.

Claims (9)

受信した信号からデータパルス列で構成したデータ信号を抽出する処理を行う信号受信回路と、
前記データパルス列のパルスの立ち下がりエッジに基づいて信号レベル検出用に生成した復調用のパルスと該復調用のパルスを遅延させて生成した遅延クロックとによって、前記遅延クロックによるタイミングで前記復調用のパルスのレベル検出を行い、該レベルに基づいて前記データ信号に含まれるデータを生成する復調回路と、
前記データ信号を受信すると、前記データパルス列のパルスの立ち上がりエッジに基づいて前記復調回路への電力供給を開始する電源制御回路と
を備えることを特徴とする受信回路。 A signal receiving circuit that performs a process of extracting a data signal composed of a data pulse train from the received signal;
Based on the falling edge of the pulse of the data pulse train, the demodulation pulse generated for signal level detection and the delay clock generated by delaying the demodulation pulse are used for the demodulation at the timing of the delay clock. A demodulation circuit that performs pulse level detection and generates data included in the data signal based on the level ;
A receiving circuit comprising: a power supply control circuit that starts supplying power to the demodulation circuit based on a rising edge of a pulse of the data pulse train when the data signal is received. 前記電源制御回路は、前記復調回路への電力供給を開始させてから一定時間経過後に、前記復調回路への電力供給を停止させることを特徴とする請求項１に記載の受信回路。   2. The receiving circuit according to claim 1, wherein the power supply control circuit stops the power supply to the demodulation circuit after a predetermined time has elapsed since the power supply to the demodulation circuit was started. 前記受信回路が生成したデータの処理を行うデータ処理回路から送信される停止要求信号に基づいて、前記電源制御回路は、前記復調回路への電力供給を停止させることを特徴とする請求項１に記載の受信回路。   The power supply control circuit stops power supply to the demodulation circuit based on a stop request signal transmitted from a data processing circuit that processes data generated by the receiving circuit. The receiving circuit described. 前記復調回路は、
パルス位置変調方式に基づくデータパルス列で構成した前記データ信号に対し、受信した信号内のシンボルにおける最初のパルスと次のパルスを用いて、レベルを反転し、復調用のパルスを生成するパルス生成回路と、
前記パルス生成回路が生成したパルスを所定時間遅延させ、遅延クロックを生成する遅延回路と、
該遅延クロックと同期して、前記パルス生成回路が生成したパルスのレベルを判定する信号検出回路と、
前記信号検出回路によるレベルに基づく値をデータとして格納する記憶部と
を備えることを特徴とする請求項１乃至３のいずれかに記載の受信回路。 The demodulation circuit includes:
A pulse generation circuit that inverts the level of the data signal composed of a data pulse train based on a pulse position modulation system and inverts the level using a first pulse and a next pulse in a symbol in the received signal to generate a demodulation pulse When,
A delay circuit that delays a pulse generated by the pulse generation circuit for a predetermined time and generates a delay clock; and
A signal detection circuit for determining a level of a pulse generated by the pulse generation circuit in synchronization with the delay clock;
The receiving circuit according to claim 1, further comprising a storage unit that stores a value based on the level of the signal detection circuit as data. 前記復調回路は、パルス生成回路が生成した前記復調用パルスのパルス幅に基づくレベルを有するアナログ信号に変換するアナログ変換回路をさらに備え、
前記信号検出回路は、前記パルス生成回路が生成したパルスのレベルを判定する代わりに、該アナログ変換回路が生成した前記アナログ信号のレベルを判定することを特徴とする請求項４に記載の受信回路。 The demodulation circuit further includes an analog conversion circuit that converts an analog signal having a level based on a pulse width of the demodulation pulse generated by the pulse generation circuit,
5. The receiving circuit according to claim 4 , wherein the signal detection circuit determines the level of the analog signal generated by the analog conversion circuit instead of determining the level of the pulse generated by the pulse generation circuit. . 前記データ信号として他の通信装置からの起動要求信号を受信すると、該起動要求信号を復調してデータを生成する請求項１乃至５のいずれかに記載の受信回路と、
前記データに基づいて起動要求信号が自通信機器宛であると判断すると起動信号を送信する端末識別回路と、
前記起動信号を受信すると起動して前記他の通信端末と実際のデータに基づく通信を行う第二通信部と
を備えることを特徴とする通信機器。 The receiving circuit according to any one of claims 1 to 5 , wherein when receiving a start request signal from another communication device as the data signal, the start request signal is demodulated to generate data;
A terminal identification circuit that transmits an activation signal when it is determined that the activation request signal is addressed to the own communication device based on the data;
A communication device comprising: a second communication unit which is activated when receiving the activation signal and performs communication with the other communication terminal based on actual data. 前記起動要求信号は宛先アドレスのデータを有し、前記受信回路は宛先アドレスのデータを生成し、
前記端末識別回路は、自通信機器に係るアドレスのデータを記憶する記憶部を備え、
前記宛先アドレスのデータと前記自通信機器に係るアドレスのデータとを比較して、一致するものと判断すると、前記起動信号を送信することを特徴とする請求項６記載の通信機器。 The activation request signal has destination address data, and the receiving circuit generates destination address data,
The terminal identification circuit includes a storage unit that stores address data related to the self-communication device,
The communication device according to claim 6 , wherein the activation signal is transmitted when the data of the destination address is compared with the data of the address related to the communication device and it is determined that they match. 前記記憶部は、さらに同報に係るアドレスのデータを記憶し、
前記宛先アドレスのデータと前記同報に係るアドレスのデータとを比較して、一致するものと判断すると、前記起動信号を送信することを特徴とする請求項６又は７に記載の通信機器。 The storage unit further stores address data related to the broadcast,
Wherein the destination address of the data by comparing the address data of the broadcast, if it is determined that a match, the communication device according to claim 6 or 7, characterized in that for transmitting the activation signal. 前記起動要求信号を送信する１又は複数台の親端末と、
請求項６乃至８のいずれかに記載の通信機器である１又は複数台の子端末と
を備えることを特徴とする通信システム。 One or more parent terminals that transmit the activation request signal; and
Communication system, comprising one or a plurality of child terminal is a communication device according to any one of claims 6 to 8.
JP2009090984A 2009-04-03 2009-04-03 Reception circuit, communication device, and communication system Expired - Fee Related JP4738508B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009090984A JP4738508B2 (en) 2009-04-03 2009-04-03 Reception circuit, communication device, and communication system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009090984A JP4738508B2 (en) 2009-04-03 2009-04-03 Reception circuit, communication device, and communication system

Publications (2)

Publication Number Publication Date
JP2010245740A JP2010245740A (en) 2010-10-28
JP4738508B2 true JP4738508B2 (en) 2011-08-03

Family

ID=43098296

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009090984A Expired - Fee Related JP4738508B2 (en) 2009-04-03 2009-04-03 Reception circuit, communication device, and communication system

Country Status (1)

Country Link
JP (1) JP4738508B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9065698B2 (en) 2010-03-31 2015-06-23 Panasonic Intellectual Property Management Co., Ltd. Communications apparatus, communications system, communications method and integrated circuit
JP6399428B2 (en) * 2014-02-24 2018-10-03 パナソニックＩｐマネジメント株式会社 Communication apparatus and communication system using the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005013637A1 (en) * 2003-07-30 2005-02-10 Nec Corporation Radio transmitting/receiving apparatus and intermittent transmitting/receiving control method of radio transmitting/receiving apparatus
JP2005198179A (en) * 2004-01-09 2005-07-21 Sanyo Electric Co Ltd Device, method and program for processing signal
JP2006135839A (en) * 2004-11-09 2006-05-25 Seiko Epson Corp Portable communication terminal
JP2007228204A (en) * 2006-02-23 2007-09-06 Nohmi Bosai Ltd Signal receiver and communication system

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005013637A1 (en) * 2003-07-30 2005-02-10 Nec Corporation Radio transmitting/receiving apparatus and intermittent transmitting/receiving control method of radio transmitting/receiving apparatus
JP2005198179A (en) * 2004-01-09 2005-07-21 Sanyo Electric Co Ltd Device, method and program for processing signal
JP2006135839A (en) * 2004-11-09 2006-05-25 Seiko Epson Corp Portable communication terminal
JP2007228204A (en) * 2006-02-23 2007-09-06 Nohmi Bosai Ltd Signal receiver and communication system

Also Published As

Publication number Publication date
JP2010245740A (en) 2010-10-28

Similar Documents

Publication Publication Date Title
KR860000638B1 (en) A receiver
EP1992100B1 (en) System and method for adaptive network technique using isochronous transmission
WO2011104603A1 (en) Wireless transmitter/receiver, wireless communication device, and wireless communication system
US9622203B2 (en) Low power communication system and method
JP2010118855A (en) Wireless communication apparatus
WO2005013637A1 (en) Radio transmitting/receiving apparatus and intermittent transmitting/receiving control method of radio transmitting/receiving apparatus
KR100745725B1 (en) Node synchronization system for low-power in the sensor network and its method
JP4738508B2 (en) Reception circuit, communication device, and communication system
JP2007221545A (en) Data transceiver and method of controlling same
JP4966379B2 (en) Wireless communication system
JP4374005B2 (en) Wake-up control device and method
JP4825725B2 (en) Wireless data receiver and wireless data transmission / reception system
JP4239025B2 (en) COMMUNICATION TERMINAL DEVICE, ITS START-UP METHOD, AND COMMUNICATION SYSTEM
JP4827940B2 (en) Reception circuit, communication terminal, and communication system
JP4584060B2 (en) Wireless communication device
JP4501695B2 (en) COMMUNICATION METHOD, RECEPTION DEVICE, TRANSMISSION DEVICE, AND COMMUNICATION SYSTEM
US20160306409A1 (en) Network control device
EP2370962A1 (en) An electronic device
JP4479513B2 (en) COMMUNICATION METHOD, RECEPTION DEVICE, TRANSMISSION DEVICE, AND COMMUNICATION SYSTEM
JP2003244775A (en) Wireless transmission/reception system
US20230108844A1 (en) Communication device and operating method
JP6610282B2 (en) COMMUNICATION DEVICE, COMMUNICATION PROGRAM, AND COMMUNICATION CONTROL METHOD
JP4679476B2 (en) Wireless communication device
JP5364464B2 (en) Wireless communication system
JP6497045B2 (en) Receiver

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110118

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110329

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110426

R150 Certificate of patent or registration of utility model

Ref document number: 4738508

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140513

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees